KR860002193A - 순차 주사 처리기 - Google Patents

순차 주사 처리기 Download PDF

Info

Publication number
KR860002193A
KR860002193A KR1019850006349A KR850006349A KR860002193A KR 860002193 A KR860002193 A KR 860002193A KR 1019850006349 A KR1019850006349 A KR 1019850006349A KR 850006349 A KR850006349 A KR 850006349A KR 860002193 A KR860002193 A KR 860002193A
Authority
KR
South Korea
Prior art keywords
line
video
output
signal
storage device
Prior art date
Application number
KR1019850006349A
Other languages
English (en)
Other versions
KR930004829B1 (ko
Inventor
해롤드 프리챠드 달턴 (외 1)
Original Assignee
글렌 에이취. 브르스틀
알.씨.에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/646,104 external-priority patent/US4577225A/en
Priority claimed from US06/646,182 external-priority patent/US4580163A/en
Application filed by 글렌 에이취. 브르스틀, 알.씨.에이 코포레이션 filed Critical 글렌 에이취. 브르스틀
Publication of KR860002193A publication Critical patent/KR860002193A/ko
Application granted granted Critical
Publication of KR930004829B1 publication Critical patent/KR930004829B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

내용 없음

Description

순차 주사 처리기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 실시한 처리기를 가지고 있는 텔레비젼 수상기의 블록도,
제2도는 제1도의 수상기에 사용하는데 적당한 타이밍 신호발생기 및 스위칭 장치의 상세한 블럭도,
제4도는 제1도에 도시된 처리기의 변형을 도시한 블럭도.
도면의 주요부분에 대한 부호의 설명
10:비데오 처리기, 12:안테나 터미널, 14:튜너/I.F/검출기유닛, 16:동기화 신호검출기, 18:키네스코프, 20:수평구동유닛, 22:수직구동유닛, 24:주파수 2배기, 26:휘도/색도 분리기, 28:크로마 처리기, 30:매트릭스, 32,34 및 36:한개의 라인클럭형 기억장치. 40:A/D변환기, 42:타이밍 신호발생기, 50:입력스위치, 52:클럭스위치, 54:출력스위치, 60,62 및 64:가산기, 66,68 및 70:제산기, 72:D/A변환기, 202:모듈로 6계수기, 204:1오버 6해독기.

Claims (8)

  1. 비데오 입력신호의 소스와 교번 비데오 라인이 인접한 라인으로부터 보간된 출력비데오 신호를 제공하기 위해 협력한 다수 기억장치를 구비하는 순차주사 처리기에 있어서, 제각기 상기 비데오 입력신호의 한 라인에 대한 기억용량을 갖는 세개의 라인기억장치(32,34,36); 제1 클럭율(FW)로, 한번에 한 라인씩, 상기 비데오 신호의 전류라인을 상기 기억장치의 각 기억장치에 연속 기록되게 하고 또 상기 비데오 신호가 상기 기억장치의 하나에 기록되는 동안에 먼 저기억된 2개의 라인을 제2 클럭율(FR)로 상기 기억장치의 다른 2개의 기억장치로부터 판독되게 하므로써 2개의 시간압축 비데오 신호를 제공되게 하는 기억장치 제어수단과; 상기 기억장치에 결합되고 또 상기 2개의 시간압축 비데오 신호에 응답하므로써 상기 비데오 출력신호(Y')를 상기 2개의 시간압축 비데오 신호로부터 보간된 상기 비데오 출력신호의 상기 교번라인에 공급되게 하는 출력수단(54,60 내지 70)을 특징으로 하는 순차주사 처리기.
  2. 제1항에 있어서, 상기 출력수단은 상기 기억장치중의 각 쌍(32,34:34,36:36,32)에 의해 제공된 상기 두개의 시간압축 비데오 신호의 평균을 형성하기 위해, 또 기억장치로부터 인출된 비보간된 시간압축 비데오 신호에 따라 교번하는 평균시간 압축 비데오 신호를 한번에 한 라인씩 출력터미날에 인가하기 위한 평균회로(60,66:62,64,70)를 포기하는 것을 특징으로 하는 순차주사 처리기.
  3. 제1항에 있어서, 상기 출력수단은 상기 기억장치로부터 인출된 비보간 시간압축라인이 시간압축되고 평균함으로서 형성된 라인데 따라 교번하는 처리비데오 출력신호를 형성하기 위해 상기 기억장치에 결합된 적어도 한개의 평균회로(60,66) 및 적어도 한개의 스위치(54)를 포함하는 것을 특징으로 하는 순차주사 처리기.
  4. 제2 또는 3항에 있어서, 상기 출력수단은 상기 세개의 기억장치의 각 쌍(32/34:34/36:36/32)에 대한 분리평균회로(60/66:62/68:64/70)를 포함하는 것을 특징으로 하는 순차주사 처리기.
  5. 제3항에 있어서, 상기 출력수단은 상기 기억장치의 각 쌍(32/34:34/36:36/32)사이에 접속된 세개의 평균회로로 구성되어 있으며, 상기 스위치(54)는 상기 기억장치(32,35,36)의 각 기억장치에 결합된 세개의 입력, 또 상기 평균회로의 각 회로에 결합된 세개의 또다른 입력 및 상기 기억장치로부터 인출된 비보간 시간압축라인으로 이루어져 있는 상기의 처리된 비데오 출력신호의 교번라인과 또 상기 평균회로로 부터 얻어진 시간압축 및 평균된 라인으로 이루어져 있는 상기 출력신호의 중간라인에 상기 출력신호를제공하는 출력을 가지고 있는 것을 특징으로 하는 순차주사 처리기.
  6. 제1항에 있어서, 상기 출력수단은 제1 및 제2 입력을 갖고 있는 단지 하나의 평균회로(82/84)를 포함하여, 상기 입력에 결합되어 있고, 비보간 시간압축라인으로 이루어져 있는 상기의 처리된 비데오 출력신호의 교번라인과, 또 상기 평균 회로로부터 얻어진 시간압축 및 평균된 라인으로 이루어져 있는 중간라인에 상기 처리된 비데오 출력신호를 형성하기 위해 상기 입력을 상기 기억장치의 출력에 선택적으로 결합하게 작동가능한 각 스위치(54A, 54B)를 포함하는 것을 특징으로 하는 순차주사 처리기.
  7. 제6항에 있어서, 상기 평균회로의 두 입력을 제1 시간기간동안에 판독되는 두개의 기억장치중의 하나의 기억장치에 선택적으로 결합하게 상기 스위치를 제어하고, 또 상기 평균회로의 상기 입력을 제2 시간기간동안에 판독되는 두개의 기억장치중의 각 기억장치에 결합하여, 하나의 기억장치로부터 제각기 얻어진 비보간 시간압축라인 및 그들과 함께 인터리브된 두개의 기억장치로부터 제각기 얻어진 평균시간 압축라인의 결합으로서 평균회로로부터의 상기 비데오 출력신호를 제공되게 하는 스위치 제어수단을 구비한 것을 특징으로 하는 순차주사 처리기.
  8. 제7항에 있어서, 상기 스위치(54A,54B)의 각각은 제각기 상기 기억장치(32,34,36)중의 각 기억장치에 접속된 세구의 입력과 상기 평균회로(82/84)의 각 입력에 연결된 하나의 출력을 가지며, 상기 스위치 제어수단은 상기 두개의 시간압축 비데오 신호중의 하나를 제1 시간기간동에 상기 신호평균회로의 두 입력에 결합시키도록 상기 스위치를 제어하고, 또 상기 두개의 시간압축 비데오 신호를 제2 시간기간 동안에 상기 평균회로의 상기 입력중의 각 입력에 결합시키기 위한 타이밍 신호발생기(제5도)를 포함하는 것을 특징으로 하는 순차주사 처리기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850006349A 1984-08-31 1985-08-31 순차 주사 처리기 KR930004829B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US06/646,104 US4577225A (en) 1984-08-31 1984-08-31 Progressive scan video processor having common memories for video interpolation and speed-up
US646104 1984-08-31
US646182 1984-08-31
US06/646,182 US4580163A (en) 1984-08-31 1984-08-31 Progressive scan video processor having parallel organized memories and a single averaging circuit

Publications (2)

Publication Number Publication Date
KR860002193A true KR860002193A (ko) 1986-03-26
KR930004829B1 KR930004829B1 (ko) 1993-06-08

Family

ID=27094858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006349A KR930004829B1 (ko) 1984-08-31 1985-08-31 순차 주사 처리기

Country Status (7)

Country Link
EP (1) EP0176239B1 (ko)
KR (1) KR930004829B1 (ko)
AU (1) AU574217B2 (ko)
DE (1) DE3574552D1 (ko)
ES (1) ES8700823A1 (ko)
HK (1) HK146194A (ko)
SG (1) SG24992G (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU549207B2 (en) * 1981-02-12 1986-01-16 Sony Corporation Double-scanning non-interlaced colour television display
US4400719A (en) * 1981-09-08 1983-08-23 Rca Corporation Television display system with reduced line-scan artifacts
JPS5879378A (ja) * 1981-11-05 1983-05-13 Sony Corp テレビジヨン受像機
JPS5896460A (ja) * 1981-12-03 1983-06-08 Sony Corp テレビ受像機
US4415931A (en) * 1982-03-18 1983-11-15 Rca Corporation Television display with doubled horizontal lines
JPS5937775A (ja) * 1982-08-25 1984-03-01 Sony Corp 倍走査テレビジヨン受像機

Also Published As

Publication number Publication date
HK146194A (en) 1994-12-30
SG24992G (en) 1992-05-15
ES8700823A1 (es) 1986-10-16
AU4658185A (en) 1984-03-06
AU574217B2 (en) 1988-06-30
DE3574552D1 (de) 1990-01-04
EP0176239B1 (en) 1989-11-29
EP0176239A1 (en) 1986-04-02
ES546367A0 (es) 1986-10-16
KR930004829B1 (ko) 1993-06-08

Similar Documents

Publication Publication Date Title
JPS6489791A (en) Television receiver
JPH0564911B2 (ko)
KR870007628A (ko) 텔레비전수상기
KR910009091A (ko) 텔레비젼 신호 변환기
KR840001420A (ko) 칼라 정지화상 재생 장치
KR920019194A (ko) 화상표시장치
KR880002381A (ko) 영상 신호 전환 장치
EP0717562B1 (en) Method and apparatus for displaying two video pictures simultaneously
KR930015832A (ko) Tv의 화면 종횡비 변환방법 및 장치
KR860002193A (ko) 순차 주사 처리기
GB2114396A (en) Television line standard conversion
KR940013133A (ko) 튜너 신호 스위칭 장치
JPS5879390A (ja) テレビジヨン送受信方式
JP2874971B2 (ja) テレビジョン信号のライン補間回路
JPS57164407A (en) Pll oscillating circuit
JP2615706B2 (ja) 倍速変換装置
JP2737149B2 (ja) 画像記憶装置
JPH026704Y2 (ko)
JPH02248178A (ja) 高品位テレビジョン表示装置
JPS5717269A (en) Display device for information television at home
JPS55135479A (en) Television picture receiver for still picture
KR970014415A (ko) 영상 신호 처리 장치, 디코더 및 텔레비젼 수상기
JPH0360585A (ja) テレビジョン受像機
KR930015792A (ko) Tvcr에서의 동시 녹화를 수행하기 위한 2aft전압 제어장치
KR19980038781A (ko) 적응적인 고선명 텔레비젼용 영상신호 처리시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990428

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee