KR860001638Y1 - Temperature-compensating bias circuit - Google Patents
Temperature-compensating bias circuit Download PDFInfo
- Publication number
- KR860001638Y1 KR860001638Y1 KR2019860007920U KR860007920U KR860001638Y1 KR 860001638 Y1 KR860001638 Y1 KR 860001638Y1 KR 2019860007920 U KR2019860007920 U KR 2019860007920U KR 860007920 U KR860007920 U KR 860007920U KR 860001638 Y1 KR860001638 Y1 KR 860001638Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- temperature
- circuit
- voltage
- emitter
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 온도 보상용 바이어스 회로의 구성도1 is a configuration diagram of a conventional bias circuit for temperature compensation
제2도는 본 고안의 온도 보상용 바이어스회로의 구성도2 is a block diagram of a bias circuit for temperature compensation of the present invention
제3도는 본 고안의 온도 보상용 바이어스 회로가 적용되는 멀티바이브레이터의 구성도3 is a configuration diagram of a multivibrator to which the bias circuit for temperature compensation of the present invention is applied.
제4도는 상기 멀티바이브레이터의 동작설명을 하기 위한 신호파형도4 is a signal waveform diagram for explaining the operation of the multivibrator
제5도는 발전 주파수 특성도이다.5 is a generation frequency characteristic diagram.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
14,15,55 : 저항 51,52 : 다이오드14,15,55: resistor 51,52: diode
70 : 온도 보상용 바이어스 회로70: bias circuit for temperature compensation
본 고안은 예를들면 에미터 결합형 비안정 멀티바이브레이터 등의, 트랜지스터회로의 온도 드리프트를 보상하는 온도보상용바이어스 회로에 관한 것이다.The present invention relates to a temperature compensation bias circuit that compensates for temperature drift of a transistor circuit, such as an emitter coupled unstable multivibrator.
일반적으로, 트랜지스터 회로의 동작특성은, 주위온도의 변화에 따라 변동되어 버린다. 종래부터 이 온도 드리프트에 의한 동작특성의 변동을 방지하기 위하여, 어떤 온도 보상 수단을 트랜지스터 회로에 마련하는 일이 행해지고 있었다. 예를들면 에미터결합형 비안정 멀티바이브레이터의 발전주파수는, 온도 드리프트를 가진다. 이 온도 드리프트를 가진다. 이온도 드리프트를 보상하기 위해서는 통상, 멀키바이브레이터의 발전주파수를 결정하는 바이어스 전합자체에도 온도 드리프트를 갖게 하고 있다. 즉 바이어스 회로가 설정되고, 트랜지스터회로에 인가되는 바이어스 전압에 온도의 존성을 갖게 하고 멀티바이브레이터 자체의 온도 드리프트를 상쇄하는 것이다.In general, the operating characteristics of the transistor circuit vary with the change in the ambient temperature. Conventionally, in order to prevent the fluctuation | variation of the operating characteristic by this temperature drift, what kind of temperature compensation means is provided in a transistor circuit. For example, the power generation frequency of an emitter coupled type unstable multivibrator has a temperature drift. It has a temperature drift. In order to compensate for the ionic drift, the bias electron itself, which determines the power generation frequency of the mulberry vibrator, usually has a temperature drift. That is, a bias circuit is set, which gives temperature dependence to the bias voltage applied to the transistor circuit, and offsets the temperature drift of the multivibrator itself.
제1도의 종래의 온도 보상용 바이어스 회로(60)의 회로 구성도를 도시한다. 바이어스 회로(60)는, 다이오트의 순저항이 온도상승에 따라 감소하는 것을 이용해서 온도보상을 하는 바이어스 회로이고, 직렬회로를 구성하는 저항(14),(15) 및 순바이어스에 접속되는 7개의 다이오드(51)…로 구성된다. 직렬 회로의 일단인 저항(14)에는 전원전압 Vcc이 접속되고, 타단의 다이오드(51)는 접지된다. 또 저항(14)에 인가되고 있는 전압을 바이어스 전압 V1으로 끌어내기 위하여 출력단자(27)가 저항(14),(15)사이에 설치되고 있다. 이 출력단자(27)는, 온도 보상을 할 트랜지스터회로(도시생략)의 바이어스 전압입력단자에 접속된다.The circuit block diagram of the conventional temperature compensation bias circuit 60 of FIG. 1 is shown. The bias circuit 60 is a bias circuit for performing temperature compensation by using the decrease in the pure resistance of the diode as the temperature rises, and is connected to the resistors 14, 15 and the forward bias constituting the series circuit. Diodes 51... It consists of. The power supply voltage Vcc is connected to the resistor 14 which is one end of the series circuit, and the diode 51 of the other end is grounded. In addition, an output terminal 27 is provided between the resistors 14 and 15 in order to draw the voltage applied to the resistor 14 to the bias voltage V 1 . This output terminal 27 is connected to a bias voltage input terminal of a transistor circuit (not shown) to perform temperature compensation.
이 종래의 온도보정용 바이어스 회로(60)가 설정하는 바이어스전압 V1은 다음식으로 주어진다.The bias voltage V 1 set by this conventional temperature correction bias circuit 60 is given by the following equation.
여기에서 R14, R15는 각각 저항(14)(15)의 저항치를 나타내고 VD는 다이오드(51)의 순방향 전압을 표시한다. 이때, 바이어스 전압 V1의 온도 T에 대한 변화율은,Here, R 14 and R 15 represent the resistance values of the resistors 14 and 15 , respectively, and V D represents the forward voltage of the diode 51. At this time, the change rate with respect to the temperature T of the bias voltage V 1 silver,
로 표시된다.Is displayed.
상기 제(2)식에서, 바이어스회로(60)에 의하여 설정되는 바이어스전압 V1이 온도 드리프트를 갖는 것을 알 수 있다.In Equation (2), it can be seen that the bias voltage V 1 set by the bias circuit 60 has a temperature drift.
상기의 설명과 같이, 온도에 따라 바이어스 전압 V1을 변화시키므로써, 이 바이어스 전압 V1에 의하여 결정되는 트랜지스터의 동작특성의 온도드리프트를 보상하는 것인데, 후에 상세히 설명하겠으나, 온도 보상을 적절히 실시하기 위해서는, 바이어스회로(60)가 접속되는 트랜지스터회로에 따라, 바이어스 전압 V1의 온도 계수인의 값을, 어떤 특정치와 일치시켜야 한다, 즉 온도 계수의 값은, 임의의 값과 일치할 수 있는 것이라야 한다.As described above, by changing the bias voltage V 1 according to the temperature, the temperature drift of the operating characteristics of the transistor determined by the bias voltage V 1 is compensated for, but will be described in detail later. The temperature coefficient of the bias voltage V 1 depends on the transistor circuit to which the bias circuit 60 is connected. Must match the value of, i.e. the temperature coefficient The value of must be one that can match any value.
그러나, 온도 계수의 값은 저항치 R14,R15를 적당히 선택한 후, 다이오드(51)의 갯수 n를 조작하므로써 설정하는 것인데, n은 정수치이기 때문에, 온도 계수는 연속하는 값을 취할 수가 없고, 이산적인 값을 취하지 아니할 수 없다. 그러므로, 종래의 온도 보상용 바이어스 회로(60)에서는, 바이어스 전압이 갖는 온도 계수를 원하는 값으로 일치시키는 것이 곤란하고, 근사치로 설정해야 했다. 따라서 완전한 온도 보상을 할 수가 없고, 바이어스 회로(V1)가 접속되는 트랜지스터 회로의 온도드리프트를 해소하지 못했다. 따라서 온도 보상용 바이어스 회로(60)가 접속된 트랜지스터회로를 실제로 사용하는 데에 있어서는, 그 동작특성이 아직껏 온도드리프트를 가지고 있으므로, 얻어지는 특성을 적정한 것으로하는 보정수단을 새로이 설치하지 않으면 안되었다. 이것은, 회로규모의 증대화 가격을 높이는 것으로 큰 문제가 되고 있었다.However, temperature coefficient The value of is set by appropriately selecting the resistance values R 14 and R 15 and then manipulating the number n of diodes 51. Since n is an integer value, the temperature coefficient cannot take continuous values. You can't help it. Therefore, in the conventional temperature compensation bias circuit 60, it is difficult to match the temperature coefficient of a bias voltage to a desired value, and it had to set it to the approximation value. Therefore, complete temperature compensation cannot be performed and the temperature drift of the transistor circuit to which the bias circuit V 1 is connected has not been eliminated. Therefore, in actually using the transistor circuit to which the temperature compensation bias circuit 60 is connected, since the operation characteristic still has a temperature drift, it is necessary to newly provide correction means for setting the obtained characteristic to be appropriate. This has become a big problem by increasing the price of increasing the circuit size.
본 고안의 목적은, 종래의 온도 보상용 바이어스 회로로서는 할 수 없었던 완전한 온도 보상을 실시할 수 있는 온도보상용 바이어스회로를 제공하는 것이다.An object of the present invention is to provide a temperature compensation bias circuit capable of performing a complete temperature compensation, which was not possible with a conventional temperature compensation bias circuit.
본 고안은 온도 보상을 위한 다수의 다이오드를 복수의 순 바이어스 방향으로 직렬접속한 것을 복수의 병렬로 접속한 구성의 온도보상용 바이어스 회로이다.The present invention is a temperature compensation bias circuit having a configuration in which a plurality of diodes for temperature compensation are connected in series in a plurality of forward bias directions in parallel.
제2도는 본 고안의 한 실시예인 온도보상용 바이어스 회로(70)의 회로구성도이다. 온도 보상용 바이어스회로(70)는, 제1도에 도시한 종래의 온도보상용 바이어스로 (60)에 저항(53)과 m개의 다이오드(52)……로 되는 직렬회로를 병렬로 부가한 것 같은 구성을 이룬다.2 is a circuit diagram of the temperature compensation bias circuit 70, which is an embodiment of the present invention. The temperature compensating bias circuit 70 includes a resistor 53 and m diodes 52 in the conventional temperature compensating bias path shown in FIG. … The configuration is as if a series circuit is added in parallel.
즉, 저항(15)에 n개의 다이오드(51)……를 직렬로 접속해서 구성되는 직렬회로와, 저항(53)과 m개의 다이오드(52)…를 직렬로 접속해서 구성되는 직렬회로를, 전압이 인가되었을 경우에, 순방향 바이어스가 되도록 다이오드(51),(52)의 방향을 정렬하여 병렬로 접속한다. 이와같이 얻어지는 병렬회로(80)의 일단에 저항(14)을 직렬로 접속하고, 타단은 접지한다. 저항(14)에는 전원전압 Vcc를 접속하고, 바이어스 전압 V1의 출력단자(27)는, 저항(14)과 병렬회로(80)의 중간점(50)에 설치한다.That is, n diodes 51... … And a series circuit formed by connecting the series in series with a resistor 53 and m diodes 52. Are connected in parallel by aligning the directions of the diodes 51 and 52 so as to be forward biased when a voltage is applied. The resistor 14 is connected in series to one end of the parallel circuit 80 thus obtained, and the other end is grounded. The power supply voltage Vcc is connected to the resistor 14, and the output terminal 27 of the bias voltage V 1 is provided at the intermediate point 50 of the resistor 14 and the parallel circuit 80.
상기한 구성에 의한 온도보상용 바이어스 회로(70)가 설정하는 바이어스 전압 V2는 중간점(50)의 전위를 V27로 하면,When the bias voltage V 2 set by the temperature compensation bias circuit 70 according to the above configuration is set to the potential of the intermediate point 50 as V 27 ,
V2=Vcc-V27……3)V 2 = V cc -V 27 . … 3)
로 표시된다. 또,Is displayed. In addition,
와 관계가 있으므로, 바이어스 전압 V2는Since the bias voltage V 2 is
로 구해진다. 따라서 바이어스 전압 V2의 온도 T에 대한 변화율은,Obtained by Thus, the rate of change of temperature B of bias voltage V 2 silver,
가 된다.Becomes
상기 제(6)식에서, 바이어스 전압 V2가 가지는 온도 계수 α는In the above formula (6), the temperature coefficient α of the bias voltage V 2 is
이 되는 것을 알 수 있다. 따라서, 저항치 R14,R15,R53을 적당한 값으로 정하고, 다이오드(51),(52)의 각각의 갯수 n,m를 조작하므로써 온도 계수 α를 원하는 값에 일치시킬 수 있다.It can be seen that. Therefore, by setting the resistance values R 14 , R 15 , and R 53 to appropriate values, the temperature coefficient α can be matched to the desired value by manipulating the number n, m of the diodes 51 and 52.
이로인해, 바이어스회로(70)가 접속되는 트랜지스터회로의 온도보상을 완전히 실시할 수 있다.As a result, temperature compensation of the transistor circuit to which the bias circuit 70 is connected can be performed completely.
이하 본 고안의 한 실시예인 온도 보상용 바이어스회로(70)의 구체적인 사용예를 들어 상세히 설명한다. 바이어스회로(70)가 접속되는 트랜지스터 회로로서는, VTR의 FM변조기에 사용되는 에미터결합형 비안정 멀티바이브레이터를 예로든다.Hereinafter, a detailed use example of the temperature compensation bias circuit 70 which is an embodiment of the present invention will be described in detail. As an example of the transistor circuit to which the bias circuit 70 is connected, an emitter coupled type unstable multivibrator used in an FM modulator of VTR is taken as an example.
제3도는 본 고안에 의한 온도 보상용 바이어스 회로(70)를 사용하지 않은, 에미터 결합형비안정 멀티바이브 레이터(90)의 회로구성도이다. 또 점선으로 둘러싸인 부분은, 바이어스회로(28)를 나타낸 것이다. 이바이어스회로(28)는 온도보상을 하지 않는 바이어스 회로이고, 저항(14)(15)을 직렬로 접속해서 구성되는 직렬회로로 구성된다.3 is a circuit configuration diagram of the emitter coupled type unstable multivibrator 90 without using the temperature compensation bias circuit 70 according to the present invention. In addition, the part enclosed by the dotted line shows the bias circuit 28. As shown in FIG. The bias circuit 28 is a bias circuit without temperature compensation, and is composed of a series circuit formed by connecting the resistors 14 and 15 in series.
저항(14)은 전원전압 Vcc에 접속되고, 저항(15)은 접지된다. 또 바이어스 전압출력단자(27)는 저항(14),(15)의 중간점에 설치된다.The resistor 14 is connected to the power supply voltage Vcc, and the resistor 15 is grounded. The bias voltage output terminal 27 is provided at the midpoint of the resistors 14 and 15.
이하에 멀티바이브레이터(90)의 회로구성을 설명한다. 한쌍의 트랜지스터 (1),(2)의 콜렉터는 각각 트랜지스터(3),(4)의 에미터에 접속된다. 또, 트랜지스터(1)의 콜렉터는 저항(12)을 통하여 함께 트랜지스터(5)의 에미터에 접속된다. 또한 트랜지스터(1)의 콜렉터는, 트랜지스터(6)의 베이스, 에미터 결합을 통하여 트랜지스터(2)의 베이스에 접속되는 동시에, 트랜지스터(8)의 베이스에도 접속되고, 트랜지스터(2)의 콜렉터는, 트랜지스터(7)의 베이스, 에미터 결합을 통하여 트랜지스터(1)의 베이스에 접속되는 동시에, 트랜지스터(9)의 베이스에도 접속된다.The circuit configuration of the multivibrator 90 will be described below. The collectors of the pair of transistors 1 and 2 are connected to the emitters of the transistors 3 and 4, respectively. In addition, the collector of the transistor 1 is connected to the emitter of the transistor 5 together through the resistor 12. In addition, the collector of the transistor 1 is connected to the base of the transistor 2 via the base of the transistor 6 and the emitter coupling, and also to the base of the transistor 8, and the collector of the transistor 2, It is connected to the base of the transistor 1 via the base of the transistor 7 and the emitter coupling, and also to the base of the transistor 9.
상기한 트랜지스터(3),(4)의 베이스는 공통으로 바이어스회로(28)의 출력단자 (27)에 접속되고, 콜렉터는 전원전압 Vcc에 접속된다.The bases of the transistors 3 and 4 described above are commonly connected to the output terminal 27 of the bias circuit 28, and the collector is connected to the power supply voltage Vcc.
또 상기 트랜지스터(5)의 베이스와 콜렉터 및 트랜지스터(6),(7),(8),(9)의 콜렉터도 전원전압 Vcc에 접속된다. 또 트랜지스터(6)의 에미터는, 상기와 같이 트랜지스터(2)의 베이스에 접속되고 있으나 분가되어 저항(24)을 통하여 접지되고 있다. 그와같이 트랜지스터(7)의 에미터도, 분가되어 저항(25)을 통하여 접지된다.The base of the transistor 5, the collector, and the collectors of the transistors 6, 7, 8, and 9 are also connected to the power supply voltage Vcc. The emitter of the transistor 6 is connected to the base of the transistor 2 as described above, but is divided and grounded through the resistor 24. As such, the emitter of the transistor 7 is also divided and grounded through the resistor 25.
또, 트랜지스터(8),(9)의 에미터는, 각각 저항(20)(22)을 통하여, 각각 트랜지스터(10)(11)의 베이스에 접속된다. 이 트랜지스터(10),(11)의 베이스에는, 각각 저항(21),(23)을 통하여 접지되고, 에미터는 서로 결합되고, 전류원(17)을 통해서 접지된다. 또 트랜지스터(10),(11)의 콜렉터는, 각각 트랜지스터(1),(2)의 에미터와 접속되고, 트랜지스터(1),(2)의 에미터는, 콘덴서(16)를 통하여 서로 결합된다.In addition, the emitters of the transistors 8 and 9 are connected to the bases of the transistors 10 and 11 through the resistors 20 and 22, respectively. The bases of the transistors 10 and 11 are grounded through the resistors 21 and 23, respectively, and the emitters are coupled to each other and grounded through the current source 17. The collectors of the transistors 10 and 11 are connected to the emitters of the transistors 1 and 2, respectively, and the emitters of the transistors 1 and 2 are coupled to each other via the capacitor 16. .
그러면, 상기한 구성에 의한 멀티바이브레이커(90)의 동작설명을 제4도의 신호 파형도를 참조하면서 행하기로 한다. 이하에서, 트랜지스터(1),(2)의 콜렉터전위 VC1, VC2및 에미터전위 VE1, VE2의 시간 변화를 따라간다.Next, the operation of the multivibrator 90 having the above-described configuration will be described with reference to the signal waveform diagram of FIG. In the following, the time shifts of the collector potentials V C1 , V C2 and the emitter potentials V E1 , V E2 of the transistors 1, 2 are followed.
멀티바이브레이터(90)의 발전동작은, 트랜지스터(1),(2)가 교대로 "온","오프"의 반전을 반복해서 이루어지는데, 우선, 시각 t1에 있어서, 트랜지스터(1)가 "온"이 되고, 트랜지스터(2)가 오프가 된 상태를 생각해서 정한다. 이때 트랜지스터(3)도 "온"이 되고 있으므로, 트랜지스터(1)의 콜렉터전위 VC1는 바이어스회로(28)의 출력단자 (27)의 전위보다 트랜지스터(3)의 베이스, 에미터 사이의 전압 VBE3분이 낮은 전위로 되고 있다. 출력단자(27)와 전원전압을 V0로 하면, 출력단자(27)의 전위는 VCC-V0이므로, 시각 t1에 있어서의 트랜지스터(1)의 콜렉터전위 VC1는,In the power generation operation of the multivibrator 90, the transistors 1 and 2 alternately turn on and off in turn. At first, at time t 1 , the transistor 1 ON ", considering the state in which the transistor 2 is turned off. At this time, since the transistor 3 is also "on", the collector potential V C1 of the transistor 1 is a voltage V between the base and emitter V of the transistor 3 rather than the potential of the output terminal 27 of the bias circuit 28. BE3 minute has become a low electric potential. When the output terminal 27 and the power supply voltage are set to V 0 , the potential of the output terminal 27 is V CC -V 0, so the collector potential V C1 of the transistor 1 at time t 1 is
VC1=VCC -V0-VBE3(t=t1)V C1 = VCC -V 0 -V BE3 (t = t 1 )
가 된다. 또 트랜지스터(2)의 콜렉터전위 VC2는 트랜지스터(2)가 "오프"되고 있으므로 전원전압 VCC보다도 트랜지스터(5)의 베이스·에미터 사이의 전압 VBE만 낮은 전위를 이루고,Becomes In the collector potential V C2 of the transistor 2, since the transistor 2 is "off", the potential of only the voltage V BE between the base and emitter of the transistor 5 is lower than the power supply voltage V CC .
VC1=VCC-VBE5(t=t1)V C1 = V CC -V BE5 (t = t 1 )
로 표시된다.Is displayed.
다음에, 시각 t1에 있어서의 트랜지스터(1),(2)의 에미터전위 VE1,VE2를 생각한다. 여기에서 트랜지스터(7)의 베이스·에미터 사이의 전압을 VBE7, "온"상태의 트랜지스터(1)의 베이스·에미터 사이의 전압을 VBE1로 하면,Next, emitter potentials V E1 and V E2 of the transistors 1 and 2 at time t 1 are considered. Here, if the voltage between the base emitter of the transistor 7 is V BE7 and the voltage between the base emitter of the transistor 1 in the "on" state is V BE1 ,
VE1=VCC-VBE5-VBE5-VBE1(t=t1)V E1 = V CC -V BE5 -V BE5 -V BE1 (t = t 1 )
가 된다. 그래서 트랜지스터(1)는 "온"이 되고 있으므로, 트랜지스터(11)도 "온"이 도고, 제3도의 실선의 화살표로 표시한 바와같이 콘덴서(16)에는, 정(定)전류 I0가 흐른다. 이로 인해 콘덴서(19)는, 실선의 화살표 방향의 극성에 일정속도로 충전되고, 이에따라 트랜지스터(2)의 에미터 전위 VE2는, 제4도(d)의 도시와 같이, 시각 t1이후, 일정 속도로 저하된다. 그리고 에미터전위 VE2가 그대로 감소되어 트랜지스터(2)의 베이스·에미터 전압 VBE2가 어떤 값이 되면, 트랜지스터(2)의 상태는 "온"에서 "오프"로 반전된다.Becomes Therefore, since the transistor 1 is "on", the transistor 11 is also "on" and a constant current I 0 flows through the capacitor 16 as indicated by the solid arrows in FIG. . As a result, the capacitor 19 is charged at a constant speed to the polarity in the direction of the arrow in the solid line, whereby the emitter potential V E2 of the transistor 2 is, after the time t 1 , as shown in FIG. Decreases at a constant rate. When the emitter potential V E2 is reduced as it is and the base emitter voltage V BE2 of the transistor 2 becomes a certain value, the state of the transistor 2 is inverted from "on" to "off".
이 반전을 일으키는 에미터 전압 VBE2의 값을 VBE2(ON)로 하고, 반전하는 시각을 t2로 하면, 시각 t2에 있어서의 트랜지스터(2)의 에미터 전위 VE2는,When the value of the emitter voltage V BE2 causing this inversion is set to V BE2 (ON) and the time of inversion is t 2 , the emitter potential V E2 of the transistor 2 at time t 2 is
VE2=VB2-VBE2(ON)(t=t1)V E2 = V B2 -V BE2 (ON) (t = t 1 )
가 된다. 여기에서 VE2는 트랜지스터(2)의 베이스전위이고, VB2는 트랜지스터(1)의 콜렉터전위 VC1보다도 트랜지스터(6)의 베이스·에미터 사이의 전압 VBE6만 낫기 때문에.Becomes Since V E2 is the base potential of the transistor 2 and V B2 is only the voltage V BE6 between the base and the emitter of the transistor 6 is better than the collector potential V C1 of the transistor 1.
VB2=VC1-VBE6=VCC-V0-VBE3-VBE6 V B2 = V C1 -V BE6 = V CC -V 0 -V BE3 -V BE6
가 표시되고, 결국Is displayed and eventually
VE2=VCC-VO-VBE3-VBE6-VBE2(ON)(t=t2)V E2 = V CC -V O -V BE3 -V BE6 -V BE2 (ON) (t = t 2 )
로 구해진다.Obtained by
트랜지스터(2)가 "오프"에서 "온"으로 반전되면, 트랜지스터(1)는 "온"에서 "오프"로 반전된다. 따라서 이번에는 트랜지스터(1)의 콜렉터전위 VC1이When transistor 2 is inverted from "off" to "on", transistor 1 is inverted from "on" to "off". Therefore, this time the collector potential V C1 of the transistor (1)
VC1=VCC-VBE5(t=t2)V C1 = V CC -V BE5 (t = t 2 )
이 되고, 트랜지스터(2)의 콜렉터 전위 VC2는And the collector potential V C2 of the transistor 2
VC2=VCC-VO-V1BE4(t=t2)V C2 = V CC -V O -V 1BE4 (t = t2)
이 된다. 그리고 시각 t2에서 "온"이 된 트랜지스터(2)의 에미터 전위 VE2는, 시각 t1의 트랜지스터(2)의 에미터전위 VE1과 같이,Becomes And emission at time t 2 "on" the transistor 2 emitter voltage V E2 is, as shown in the above grounds the emitter E1 of the V at time t 1 the transistor (2),
VE2=VCC-VBE5-VBE6-V1BE2(t=t2)V E2 = V CC -V BE5 -V BE6 -V 1BE2 (t = t 2 )
가 된다. 여기에서 VBE2는 "온"상태의 트랜지스터(2)의 베이스·에미터 사이의 전압을 표시한다. 그래서, 시각 t2에 있어서 트랜지스터(2)의 에미터 전위 VE2는,Becomes Here, V BE2 represents the voltage between the base emitter of the transistor 2 in the " on " state. Thus, at time t 2 , the emitter potential V E2 of the transistor 2 is
VCC-VO-VBE3-VBE6-VBE2(ON)V CC -V O -V BE3 -V BE6 -V BE2 (ON)
에서in
VCC-VBE5-VBE6-VBE2 V CC -V BE5 -V BE6 -V BE2
에 이르기까지, 공제하고Up to, deducting and
VO+VBE3-VBE5+VBE2(ON) -VBE2 V O + V BE3 -V BE5 + V BE2 (ON) -V BE2
증가되고 있다. 여기에서 트랜지스터(3)가 "온"상태일 때, 트랜지스터(3)와 트랜지스터(5)의 각각의 콜렉터에 흐르는 전류가 동일해지도록 저항(12)이 선택되어 있고, 트랜지스터(3)의 베이스·에미터 사이의 전압 VBE5과 트랜지스터(5)의 베이스, 에미터 사이의 전압 V1는 동일하다. 따라서 상기의 시각 t2에 있어서의 트랜지스터(2)의 에미터 저압 VE2의 증가분It is increasing. Here, when the transistor 3 is in the " on " state, the resistor 12 is selected so that the current flowing through each collector of the transistor 3 and the transistor 5 is the same, and the base of the transistor 3 The voltage V BE5 between the emitter and the voltage V 1 between the base and the emitter of the transistor 5 are the same. Therefore, the increase of the emitter low voltage V E2 of the transistor 2 at the time t 2 described above.
VO+VBE3-VBE5+VBE2(ON)-VBE2 V O + V BE3 -V BE5 + V BE2 (ON) -V BE2
은 VBE3=VBE5 Silver V BE3 = V BE5
이므로,Because of,
VO+VBE2(ON)-VBE2 V O + V BE2 (ON) -V BE2
가 된다. 이에 의하여 시각 t2에 있어서의 트랜지스터(I)의 에미터전압 VE1은, 시각 t2전에 있어서의Becomes The emitter of transistor (I) at time t 2 emitter by the voltage V E1 is in before time t 2
VCC-VBE5-VBE7-VBE1 V CC -V BE5 -V BE7 -V BE1
에서 상기한 증가분만 높은 전위를 이루고,In the above increments only high potential,
VE1=VCC-VBE5-VBE7-VBE1+VO+VBE2(ON)-VBE2(t=t2)V E1 = V CC -V BE5 -V BE7 -V BE1 + V O + V BE2 (ON) -V BE2 (t = t 2 )
가 되는 것을 알 수 있다.It can be seen that.
시각 t2이후, 트랜지스터(I)가 "오프"되고 트랜지스터(2)가 "온"이 된 상태에서는, 제3도의 점선의 화살표 방향으로 정(定)전류 I0가 흐르기 때문에, 이번에는 트랜지스터(I)의 에미터 전위 VE1가 제4도(C)의 표시와 같이 일정속도로 낮아지게 된다. 그리고,트랜지스터(I)가 "오프"에서 "온"이 되는데 필요한 베이스, 에미터 사이의 전압을 VBE1(ON)로 하면,After the time t 2 , in the state where the transistor I is "off" and the transistor 2 is "on", since the constant current I 0 flows in the direction of the arrow of FIG. The emitter potential V E1 of I) is lowered at a constant speed as shown in FIG. Then, if the voltage between the base and the emitter required for the transistor I to be turned "off" to "on" is V BE1 (ON),
VE1=VCC-VBE5-VBE4-VBE7-VBE1(ON)V E1 = V CC -V BE5 -V BE4 -V BE7 -V BE1 (ON)
이 된 시점(시각 t3)에서, 재차 트랜지스터(I)가 "온"이 되고, 트랜지스터(2)가 "오프"된다. "온"상태가 된 트랜지스터(I)의 에미터전압 VE1은At this point in time (time t 3 ), the transistor I is turned on again and the transistor 2 is turned off. Emitter voltage V E1 of transistor I in " on "
VE1=VCC-VBE5-VBE7-VBE1(t=t3)V E1 = V CC -V BE5 -V BE7 -V BE1 (t = t 3 )
로 복귀하고, 시각 t3에서의 VE1의 증가분은,Returning to, the increment of V E1 at time t 3 is
VO+VBE4-VBE5+VBE1(ON)-VBE1 V O + V BE4 -V BE5 + V BE1 (ON) -V BE1
이다. 상기와 같이, 트랜지스터(4)와 트랜지스터(5)의 베이스·에미터 사이의 전압 VBE5,VBE5은 모두 동일해지도록 저항(13)의 값이 선택되고 있으므로, 결국, 시각 t3에서의 VE1의 증가분은,to be. As described above, since the values of the resistors 13 are selected so that the voltages V BE5 and V BE5 between the transistors 4 and the base and emitters of the transistors 5 are the same, at last, V at time t 3 . The increase in E1 is
VO+VBE1(ON)-VBE1 V O + V BE1 (ON) -V BE1
이 된다. 이로인해, 시각 t3에서의 트랜지스터(2)의 에미터 전압VE2는, 시각 t3전에 있어서의Becomes As a result, the emitter voltage V E2 of the transistor 2 at time t 3 is equal to the time before time t 3 .
VCC-VBE5-VBE6-VBE2 V CC -V BE5 -V BE6 -V BE2
보다도 상기산 증가분만 높은,Higher than the above acid increments,
VE2=VCC-VBE5-VBE6-VBE2+VO+VBE1(ON)-VBE1(t=t3)V E2 = V CC -V BE5 -V BE6 -V BE2 + V O + V BE1 (ON) -V BE1 (t = t3)
이 된다.Becomes
이후, 트랜지스터(1)(2)의 "온","오프"의 반전이 반복되고, 트랜지스터(1)의 콜렉터전위 VC1또는 트랜지스터(2)의 콜렉터전위 VC2는, 각각 제4도 (a)(b)의 도시와 같이, 일정한 주기 2T로 반복되는 펄스파형이 되어, 멀티바이브병이터(90)의 발진출력이 얻어진다. 이 경우에 콘덴서(16)의 단자전압은 트랜지스터(1)의 콜렉터전위 VC1의 기간 T에 있어서의 변화보다, 기간 T에 있어서,Thereafter, the inversion of "on" and "off" of the transistors 1 and 2 is repeated, and the collector potential V C1 of the transistor 1 or the collector potential V C2 of the transistor 2 are respectively shown in FIG. As shown in (b), the pulse waveform is repeated at a constant cycle of 2T, so that the oscillation output of the multi-vibrator 90 is obtained. In this case, the terminal voltage of the capacitor 16 is in the period T rather than the change in the period T of the collector potential V C1 of the transistor 1,
VCC-VO+VBE4-VBE7-VBE1(ON)V CC -V O + V BE4 -V BE7 -V BE1 (ON)
에서in
VCC-VBE5-VBE7-VBE1+VO+VBE2(ON)-VBE2 V CC -V BE5 -V BE7 -V BE1 + V O + V BE2 (ON) -V BE2
까지,Till,
2VO+VBE2(ON)-VBE1+VBE2(ON)-VBE2 2V O + V BE2 (ON) -V BE1 + V BE2 (ON) -V BE2
만 변화한다. 여기에서, 트랜지스터(1),(2)를 대칭해서 선택하는 데 따라Only changes. Here, by symmetrically selecting transistors 1 and 2,
VBE1=VBE2,VBE1(ON) =VBE2(ON)V BE1 = V BE2 , V BE1 (ON) = V BE2 (ON)
가 되기 때문에, 콘덴서(16)의 인가전압의 변화는Therefore, the change in the applied voltage of the capacitor 16 is
2(VO+VBE1(ON)-VBE1)2 (V O + V BE1 (ON) -V BE1 )
가 된다. 따라서, 콘덴서(16)의 용량을 C로 하면,Becomes Therefore, when the capacity of the capacitor 16 is C,
C.2(VO+VBE1(ON)-VBE1)=I0.TC.2 (V O + V BE1 (ON) -V BE1 ) = I 0 .T
가 성립되고, 따라서 멀티바이브레이터(90)의 발진주파수 f0는,Is established, so the oscillation frequency f 0 of the multivibrator 90 is
로 구해진다. 여기에서 VC는 트랜지스터(1),(2)의 "온""오프"가 발전할 때의 콘덴서(16)의 단자 전압이고Obtained by Where V C is the terminal voltage of the capacitor 16 when the " on "" off " of the transistors 1, 2 is generated.
VC=VO+VBE2(ON)-VBE2……(9)V C = V O + V BE2 (ON) -V BE2 ... … (9)
로 표시된다.Is displayed.
상기 제(8)식에서 정전류 I0를 변화시키므로써, 발진 주파수 f0가 변화하는 것을 알 수 있다. 따라서 영상신호를 입력신호로 하고, 이 입력신호에 의하여 정진류 I0를 동상으로 변화시킴으로써 멀티바이브레이터(90)를 VTR에 있어서의 FM변조기로서 사용할 수 있다.It can be seen that the oscillation frequency f 0 changes by changing the constant current I 0 in Equation (8). Therefore, the multivibrator 90 can be used as an FM modulator in the VTR by using the video signal as an input signal and changing the rectifying current I 0 in phase with the input signal.
그런데, 이 에미터 결합형 비안정 멀티바이브병이터(90)의 발진주파수 f0는, 온도 드리프트를 가지는 것이나, 이하 이것에 대하여 상세히 설명한다.By the way, the oscillation frequency f 0 of the emitter coupled type unstable multi-vibrator 90 has a temperature drift, but this will be described in detail below.
발진주파수 f0가 온도 드리프트를 가지는 원인은, 상기 제(9)식에서 표시되는 콘덴서(16)단자 전압 VC가 온도 드리프트를 가지기 때문이다. 즉 예를드면 트랜지스터 (2)가 "오프"에서 "온"으로 발전하는 시각 t2에 있어서, 트랜지스터(1),(2)의 콜렉터 전류가 실제로는 같지 않게 되고, 그로인해, 시각 t2에서의 트랜지스터(1),(2)의 에미터·베이스전압인 VBE1, VBE2(ON)의 온도 계수에 상실(相實)이 발생하여 단자 전압 VC가 온도 드리프트를 가지게 된다.The reason why the oscillation frequency f 0 has a temperature drift is that the condenser 16 terminal voltage V C represented by the above formula (9) has a temperature drift. That is, for example, at the time t 2 in which the transistor 2 develops from "off" to "on", the collector currents of the transistors 1 and 2 are not actually the same, and thus, at time t 2 . The loss occurs in the temperature coefficients of the emitter-base voltages V BE1 and V BE2 (ON) of the transistors 1 and 2, and the terminal voltage V C has a temperature drift.
이것을 더욱 상세히 알기 위하여, 시각 t2에 있어서 트랜지스터(2)에 흐르는 콜렉터 전류 IC2(ON)를 생각해본다.To know this in more detail, consider the collector current I C2 (ON) flowing through the transistor 2 at time t 2 .
지금, 시각 t2이전의 트랜지스터(2)가 "오프"상태에 있어서, 에미터전위 VC2가감소된 것으로 한다. 이때 저항(13)을 흐르는 전류는, 트랜지스터(2)의 상호 인덕턴스를 gm2로 하면,증가한다. 이로인해, 트랜지스터(2)의 콜렉터전위 VC2는,하강한다.Now, when the transistor 2 before time t 2 is in the " off " state, the emitter potential V C2 is It is assumed to be reduced. At this time, when the current flowing through the resistor 13 sets the mutual inductance of the transistor 2 to gm 2 , Increases. Due to this, the collector potential V C2 of the transistor 2 is Descend.
이 콜렉터 전위 VC2의 변화는, 트랜지스터(7) 및 트랜지스터(1)의 베이스, 에미터접합, 콘덴서(16)를 차례로 통과해서, 트랜지스터(2) 자신의 에미터를 그대로 귀환된다. 트랜지스터(2)가 "오프"에서 "온"으로 반전하는 조건은, 이때의 루으프 이득 G, 즉The change in the collector potential V C2 passes through the base of the transistor 7, the transistor 1, the emitter junction, and the capacitor 16 in order, and returns the emitter of the transistor 2 itself as it is. The condition that the transistor 2 inverts from "off" to "on" means that the loop gain G at this time, that is,
가 1이상이 되는 일이다. 따라서, G=1이 된 순간(시각 (t2)에 트랜지스터(2)는 "오프"에서 "온"으로 반전한다. 이 순간의 트랜지스터(2)의 콜렉터 전류가 IO2(ON)이고, 상호 인덕턴스 gm2는,Is more than one. Therefore, at the moment when G = 1 (time t2), the transistor 2 inverts from "off" to "on." At this moment, the collector current of the transistor 2 is I O2 (ON), and the mutual inductance gm2 is
로 표시된다. 여기에서, R은 볼쯔만정수이고, T는 절대 온도, q는 단위전하를 각각 표시한다. 상기 제(10),(11)식에서 트랜지스터(2)의 반전시에 있어서의 콜렉터 전류 IC2(ON)은,Is displayed. Where R is the Boltzmann constant, T is the absolute temperature, and q is the unit charge. In the above formulas (10) and (11), the collector current I C2 (ON) at the time of inversion of the transistor 2 is
로 구해진다.Obtained by
그런데, 상기와 같이, 콜렉터전류 IC2(ON)가 구해지므로써, 반전시에 있어서의 트랜지스터(2)의 베이스, 에미터 전압 VBE2(ON)은 트랜지스터(1) 및(2)의 포화전류 값을 IS로 하면,By the way, as described above, the collector current I C2 (ON) is obtained, so that the base and emitter voltage V BE2 (ON) of the transistor 2 at the time of inversion are the saturated currents of the transistors 1 and 2. If the value is I S ,
로 구해진다. 또 반전시에 있어서의 트랜지스터(1)의 베이스·에미터전압 VBE1은, 트랜지스터(1)의 콜렉터 전류 IC1이 IO와 동일하므로Obtained by In addition, since the base-emitter voltage V BE1 of the transistor 1 at the time of inversion, the collector current I C1 of the transistor 1 is equal to I O.
로 구해진다. 따라서 상기 제(13)식, 제(14)식 및 제(9)식에서, 발전시의 콘덴서(16)의 단자전압 VC는,Obtained by Therefore, in the above formulas (13), (14) and (9), the terminal voltage V C of the capacitor 16 at the time of power generation is
로 구해진다. 이것에서, 단자 전압 VC가 온도 T의 함수로 되고, 부의 온도 드리프트를 가지는 것이 명백해졌다. 따라서, 제(1)식으로 나타내는 발진주파수 f0는 정의 온도 드리프트를 가지게 된다.Obtained by From this, it became clear that the terminal voltage V C became a function of the temperature T and had a negative temperature drift. Therefore, the oscillation frequency f 0 represented by Formula (1) has a positive temperature drift.
그런데 발진주파수 f0의 온도드리프트는, 콘덴서(16)의 단자전압 VC가 온도드리프트를 가지는데에 기인한다는 것이 명백해졌다. 따라서 발진주파수 f0의 온도드리프트를 보상하기 위해서는, 상기 제(15)식으로 표시되는 단자 전압 VC의 온도드리프트를 보상하면 된다. 그러므로 제(15)식 중에 포함되는 베이스전압 VO에 온도드리프트를 갖게하여, 단자전압 VC의 온도드리프트를 상쇄하는 것이 생각된다. 제3도의 베이스회로 (28)를, 제1도에 도시한 종래의 베이스 회로(60)로 치환하면, 바이어스 전압 VO는 제(1)식에 따르는 V1이 되고, 제(15)식으로 표시되는 단자전압 VC는,By the way, it became clear that the temperature drift of the oscillation frequency f 0 is due to the temperature drift of the terminal voltage V C of the capacitor 16. Therefore, in order to compensate for the temperature drift of the oscillation frequency f 0, the temperature drift of the terminal voltage V C represented by the above formula (15) may be compensated. Therefore, it is conceivable to provide a temperature drift to the base voltage V O included in the formula (15) to offset the temperature drift of the terminal voltage V C. When the base circuit 28 of FIG. 3 is replaced with the conventional base circuit 60 shown in FIG. 1, the bias voltage V O becomes V 1 according to Formula (1), and is represented by Formula (15). The terminal voltage V C displayed is
가 된다. 여기에서 VC의 온도 T에 대한 변화을 구하면,Becomes Where the change to temperature T of V C If you find,
이 된다. 그리고 제(2)식의를 대입함으로써,는Becomes And of formula (2) By substituting Is
고 구해진다. 온도드리프트의 해소란, 상기 제(18)식의 값을 0으로 하는 것이다. 따라서, 온도 T-T0로 하고, 저항치 R14,R15의 값을 정하고, 다이오드(51)의 갯수 n의 값을 조작하므로써,로 할 수 있으면, 발진주파수 f0의 온도리프트는 소멸되는 것이다. 그러나 상기와 같이 Nn은 정수값 밖에 취할 수 없고, 일반적으로는 상기 제(18)식의의 값을 0으로 하는 것이 반드시 가능하다고는 할 수 없다.Is saved. Resolving a temperature drift makes the value of said Formula (18) zero. Therefore, by setting the temperature TT 0 , determining the values of the resistances R 14 and R 15 and manipulating the value of the number n of the diodes 51, If so, the temperature lift at the oscillation frequency f 0 disappears. However, as described above, Nn can only take an integer value, and in general, It is not always possible to set the value of to 0.
그래서, 제2도에 도시한 본 고안의 바이어스회로(70)를 바이어스회로(28)에 치환해서 사용하면, 단자 전압 VC는,Therefore, when the bias circuit 70 of the present invention shown in FIG. 2 is replaced with the bias circuit 28, the terminal voltage V C is
가 되고는Become Is
가 얻어진다. 따라서,본 고안에 의하면, 저항치 R14,R15,R53을 적당한 값으로 선택하고, 그후, 다이오드(51)의 갯수 n다이오드(52)의 갯수 m의 두 개의 변수를 독립해서 조작하므로써, 상기 제(20)식의의 값을 임의의 온도 TO에 있어서, "0"으로 하는 것이 가능해진다.Is obtained. Therefore, according to the present invention, the resistance values R 14 , R 15 , and R 53 are selected as appropriate values, and then the two variables of the number n of diodes 51 and the number m of diodes 52 are operated independently, Formula (20) According to the value of the arbitrary temperature T O, it is possible to "0".
다음에, 본 발명의 효과를 제5도에 의하여 구체적으로 설명한다. 제5도는, 멀티바이브레이터(90)의 발진주파수에 대한 온도특성도이다. 이 특성은, 멀티바이트병이터 (90)를 구성하는 저항등의 값을 다음과 같이 선택할 수 있는 것이다.Next, the effects of the present invention will be specifically described with reference to FIG. 5 is a temperature characteristic diagram with respect to the oscillation frequency of the multivibrator 90. This characteristic can select a value such as a resistance constituting the multibyte formatter 90 as follows.
저항(12),(13)…1.6KΩ 저항(14)…ΩResistors 12, 13... 1.6 KΩ resistor 14... Ω
저항(15)…16KΩ 저항(20),(22)…5.3KΩResistance 15... 16 KΩ resistors 20, 22. 5.3KΩ
저항(21),(23)…6KΩ 콘덴서(16)…120PFResistors 21 and 23. 6 KΩ capacitor 16... 120 PF
전류원(17)…720μACurrent source 17. 720 μA
제5도중(a)의 특성은, 바이어스 회로로서 온도 보상효과를 가지지 않는 바이어스회로(28)를 멀티바이브병이터(90)에 접속한 경우를 나타내고 있다. 여기서 명백한 바와같이, 발진주파수는 온도드리프트를 가지고 있고, 0℃-100℃의 온도범위에서 발진주파수가 175KHZ나 변동하고 있다.The characteristic of FIG. 5A shows the case where the bias circuit 28 which does not have a temperature compensation effect as a bias circuit is connected to the multi-vibrator 90. As shown in FIG. As is apparent here, the oscillation frequency has a temperature drift, and the oscillation frequency fluctuates by 175KHZ in the temperature range of 0 ° C-100 ° C.
제5도중(b)의 특성은, 종래의 온도보상은 바이어스회로(60)를 사용한 경우인데, 다이오드(51)의 갯수가 1개인 경우이고, (c)의 특성은 그와같이 2개의 경우를 나타낸다. 어느쪽의 특성도, 발진주파수의 온도드리프트가 경감되고 있는 것을 알 수 있는데, 아직 (b)에서 68KHZ, (c)에서 83KHZ의 변동이 있다. 또, 양자 특성의 변화는 상반적이고, (b)는 온도 상승과 함께 발진주파수가 증가하고 있고, (c)는 반대로 감소하고 있다. 따라서 가장 적당한 다이오드(51)의 갯수는 이 결과에서, "1개나 2개 사이에 있음을 알 수 있으나 갯수로서는 정수치 밖에 취할 수 없고, 종래의 바이어스회로(60)에 사용하는 한, 그 이상의 온도보상을 기대할 수 없는 것이다.The characteristic of FIG. 5 (b) is the case where the conventional temperature compensation uses the bias circuit 60, and the number of diodes 51 is one, and the characteristic of (c) is two such cases. Indicates. In both of these characteristics, it can be seen that the temperature drift of the oscillation frequency is reduced, but there are still variations of 68 KHZ in (b) and 83 KHZ in (c). Also, the change in quantum characteristics is opposite, (b) the oscillation frequency increases with temperature rise, and (c) decreases conversely. Therefore, in this result, the most suitable number of diodes 51 can be found to be between "1 or 2", but the number can take only an integer value, and the temperature is higher than that used in the conventional bias circuit 60. You cannot expect a reward.
제5도중(d)의 특성은, 본 고안의 바이어스회로(70)를 사용한 경우를 나타낸다. 이때, 저항(14),(15),(53)은 각각 500Ω, 11.3KΩ, 8.7KΩ으로 선택되고 있다. 또 다이오드(51)의 갯수 n는 2개이고, 다이모드(52)의 갯수 m는 1개이다.The characteristic of FIG. 5 (d) shows a case where the bias circuit 70 of the present invention is used. At this time, the resistors 14, 15, and 53 are selected as 500Ω, 11.3KΩ, and 8.7KΩ, respectively. The number n of diodes 51 is two, and the number m of die modes 52 is one.
본 고안의 온도보상용 바이어스회로(70)를 사용함으로써 발진주파수의 온도의존성은 거의 없어지고, 0℃-100℃의 범위에서 불과 16KHZ정도의 변동으로 억제된다.By using the temperature compensation bias circuit 70 of the present invention, the temperature dependence of the oscillation frequency is almost eliminated, and suppressed by a variation of only 16 KHZ in the range of 0 ° C-100 ° C.
이상과 같이 본 고안의 온도보상용 바이어스회로(70)는 구성이 간단하고 대단히 큰 효과가 있다.As described above, the temperature compensation bias circuit 70 of the present invention is simple in construction and has a very large effect.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860007920U KR860001638Y1 (en) | 1982-07-29 | 1986-06-04 | Temperature-compensating bias circuit |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57-131242 | 1982-07-29 | ||
JP57131242A JPS5922433A (en) | 1982-07-29 | 1982-07-29 | Bias circuit for temperature compensation |
KR1019830003540A KR840005624A (en) | 1982-07-29 | 1983-07-29 | Temperature Compensation Bias Circuit |
KR2019860007920U KR860001638Y1 (en) | 1982-07-29 | 1986-06-04 | Temperature-compensating bias circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019830003540A Division KR840005624A (en) | 1982-07-29 | 1983-07-29 | Temperature Compensation Bias Circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR860001638Y1 true KR860001638Y1 (en) | 1986-07-23 |
Family
ID=27316272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860007920U KR860001638Y1 (en) | 1982-07-29 | 1986-06-04 | Temperature-compensating bias circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR860001638Y1 (en) |
-
1986
- 1986-06-04 KR KR2019860007920U patent/KR860001638Y1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4456887A (en) | Differential amplifier | |
JPH05206755A (en) | Reference voltage generating circuit | |
JPH0324815B2 (en) | ||
KR860001638Y1 (en) | Temperature-compensating bias circuit | |
US4081696A (en) | Current squaring circuit | |
KR890004771B1 (en) | Differential amplication | |
US3482177A (en) | Transistor differential operational amplifier | |
US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
US4272709A (en) | Circuit for controlling the drive of motor | |
EP0613243A1 (en) | Anti-logarithmic converter with temperature compensation | |
JPH0527139B2 (en) | ||
US3467908A (en) | Input current compensation with temperature for differential transistor amplifier | |
US3518457A (en) | Push-pull current source | |
EP0104950A2 (en) | A differential amplifier circuit | |
JP2729071B2 (en) | Constant current circuit | |
KR890004648B1 (en) | Voltage control oscillator | |
JPS5849045B2 (en) | Den Atsuseigi Yogata Multivibrator | |
JP2783301B2 (en) | Active filter circuit | |
JP2554682B2 (en) | Constant current generator | |
JP2630014B2 (en) | Transistor breakdown voltage compensation circuit | |
US4596960A (en) | Current mirror circuit | |
KR830001483Y1 (en) | amplifier | |
JPS6323573B2 (en) | ||
JPH0770930B2 (en) | Parallel return type amplifier circuit | |
KR930008802B1 (en) | Ignition device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19930712 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |