KR850001846Y1 - Syncronizing signal input-out put circuit - Google Patents
Syncronizing signal input-out put circuit Download PDFInfo
- Publication number
- KR850001846Y1 KR850001846Y1 KR2019830010814U KR830010814U KR850001846Y1 KR 850001846 Y1 KR850001846 Y1 KR 850001846Y1 KR 2019830010814 U KR2019830010814 U KR 2019830010814U KR 830010814 U KR830010814 U KR 830010814U KR 850001846 Y1 KR850001846 Y1 KR 850001846Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- output
- transistor
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 정극성 합성동기 신호 출력장치의 회로도.1 is a circuit diagram of a positive polarity synchronous signal output device according to the present invention.
제2도는 본 고안에 따른 부극성 합성 동기신호 출력장치의 회로도.2 is a circuit diagram of a negative polarity synchronizing signal output device according to the present invention.
본 고안은 음극선관 디스플레이 모니터(Display Monitor)에 동기 입력신호가 어떠한 방식으로 구성되어도 입력가능한 동기신호 입출력장치에 관한 것이다.The present invention relates to a synchronous signal input and output device which can be input to the cathode ray tube display monitor in any way.
종래에는 동기신호 입력방식에서 단지 한가지 또는 두가지 정도의 신호만을 입력가능하였으므로, 신호입력이 다른 방식으로 되어 있으면 입력신호를 수신할 수 없는 치명적인 결점이 있었다.Conventionally, since only one or two signals can be input in the synchronization signal input method, there is a fatal defect that the input signal cannot be received when the signal input is in a different manner.
이해를 돕기 위하여 동기신호 입력방식에 대하여 설명하자면 6가지 방식의 형태로 구분할 수 있는데 이것들은 다음과 같다.For the sake of understanding, the synchronization signal input method may be classified into six types. These are as follows.
1) 정극성 수평 및 수직합성신호(+H/+V).1) Positive and horizontal composite signal (+ H / + V).
2) 부극성 수평 및 수직합성선호(-H/-V).2) Negative horizontal and vertical composite preferences (-H / -V).
3) 정극성 수평 및 수직분리신호(+H,+V).3) Positive and horizontal separation signals (+ H, + V).
4) 부극성 수평 및 수직분리신호(-H,-V).4) Negative horizontal and vertical separation signals (-H, -V).
5) 정극성 수평 및 부극성 수직분리신호(+H.-V).5) Positive horizontal and negative vertical separation signals (+ H.-V).
6) 부극성 수평 정극성 수직분리신호(-H,+V).6) Negative horizontal positive polarity vertical separation signal (-H, + V).
따라서 본 고안의 목적은 동기 출력신호가 정극성(+)으로 발진회로를 동작시키느냐 또는 부극성(-)으로 동작시키느냐 만을 선택하면 입력신호의 구성방식에 관계없이 어떠한 형태로 구성되어 입력되더라도 유극선관 디스플레이 모니터를 정상적으로 동작시킬 수 있는 장치를 제공하는 것이다.Therefore, the object of the present invention is to select a synchronous output signal to operate the oscillation circuit with positive polarity (+) or negative polarity (-). It is to provide a device capable of operating a display monitor normally.
또한 본 고안의 또다른 목적은 한가지 회로구성으로 어떤 특정한 신호(상기된 6가지중 한가지)만을 입력시킬 수 있는 한정성을 탈피한 상기 6가지 가능한 입력신호중 어떠한 형태의 동기신호 입력이라도 수신가능한 입출력장치를 제공하는 것이다.In addition, another object of the present invention is an input / output device capable of receiving a synchronization signal input of any type among the six possible input signals, which deviates from the limitation that only one specific signal (one of the six described above) can be input in one circuit configuration. To provide.
이하 첨부된 도면을 참조하면서 본 고안의 특징 및 장점을 상세히 설명한다.Hereinafter, the features and advantages of the present invention will be described in detail with reference to the accompanying drawings.
제1도를 참조하면, 발진회로를 정극성의 합성동기신호 출력으로 작동시키는 경우에 사용하는 장치의 회로도가 도시되어 있다.Referring to FIG. 1, there is shown a circuit diagram of a device used when operating an oscillating circuit with a positive synchronizing signal output.
여기에서, 단자들(1)(2)은 다이오드(D1))(D2)를 통하여 트랜지스터(Q1)의 베이스에 연결되며, 트랜지스터(Q2)의 베이스에는 단자들(3)(4)이 다이오드(D3)(D4)를 통하여 연결됨과 동시에 트랜지스터(Q1)의 콜랙터가 연결되고, 트랜지스터(Q2)의 에미터는 단자(6)에 저항(R8)을 통하여 연결되어 있다.Here, terminals (1) (2) are connected to the base of transistor (Q 1 ) via diode (D 1 )) (D 2 ), and terminals (3) (4) at base of transistor (Q 2 ). ) Is connected via a diode (D 3 ) (D 4 ) and the collector of transistor (Q 1 ) is connected, and the emitter of transistor (Q 2 ) is connected to the terminal (6) via a resistor (R 8 ) have.
정극성수평, 수직합성신호(+H/+V)가 입력될 경우에는 단자(3) 또는 단자(4)를 통하여 입력신호를 입력시키면 다이오드(D3) 또는 다이오드(D4)를 통하여 전송된 신호가 저항(R5) 및 저항(R6)에 의하여 소정비율로 분압되어 트랜지스터(Q2)의 베이스에 인가되며, 트랜지스터(Q2)의 에미터에는 상기 입력신호와 동상의 위상인 정극성 합성출력 동기신호가 나타난다. 이 출력신호는 발진회로에 입력신호로 인가된다.When the positive polarity horizontal or vertical synthesis signal (+ H / + V) is input, when the input signal is input through the terminal 3 or the terminal 4, the diode D 3 or the diode D 4 is transmitted. the signal is a resistance phase (R 5) and a resistor (R 6) to an emitter is the input signal and the statue of by the partial pressure at a predetermined ratio is applied to the base of the transistor (Q 2), the transistor (Q 2) positive The composite output sync signal appears. This output signal is applied to the oscillation circuit as an input signal.
정극성 수평 및 수직 분리신호(+H,+V)가 입력되는 경우에는 수평정극성신호(+H)를 단자(3) 또는 단자(4)에 연결하고 수직 정극성신호(+V)를 단자(4) 또는 단자(3)에 연결하여 수평 및 수직 정극성신호가 각가 다이오드들(D3또는 D4)을 통하여 트랜지스터(Q2)의 베이스에 인가되어 위상 변화없이 트랜지스터(Q2)의 에디터에서 출력된다.When the positive horizontal and vertical separation signals (+ H, + V) are input, connect the horizontal positive signal (+ H) to the terminal (3) or the terminal (4) and connect the vertical positive signal (+ V) to the terminal. (4) or connected to terminal 3, the horizontal and vertical positive signals are applied to the base of transistor Q 2 via angular diodes D 3 or D 4 so that the editor of transistor Q 2 without phase change Is output from
부극성 수평 수직합성신호(-H/-V)가 입력되는 경우에는 단자(1) 또는 단자(2)를 통하여 입력시키고, 이 신호는 다이오드(Dl또는 D2)를 통하여 저항(Rl)과 저항(R2)의 비로 분압된 되며, 분압된 신호는 트랜지스터(Q1)의 베이스에 인가되어 콜렉터에서 위방 반전된 신호가 출력된다.When the negative horizontal and vertical synthesis signal (-H / -V) is input, it is input through the terminal (1) or the terminal (2), and this signal is transmitted through the diode (D l or D 2 ) and the resistance (R l ). The divided signal is divided by a ratio of the resistance R 2 , and the divided signal is applied to the base of the transistor Q 1 to output a signal inverted upward from the collector.
이 출력신호는 트랜지스터(Q2)의 베이스에 인가되어 에미터에서 출력된다. 최종 출력신호는 위상 반전에 의하여 정극성 합성출력 신호가 되는 것이다.This output signal is applied to the base of transistor Q 2 and output from the emitter. The final output signal is a positive composite output signal by phase inversion.
부극성 수평 및 수직분리신호(-H,-V)가 입력되는 경우에는 두 개의 신호들을 각각 단자를(1,2)에 동시에 인가하여 트랜지스터(Q1)에서 위상반전을 시켜 트랜지스터(Q2)의 에디터에서 출력되는데 최종 출력신호는 정극성 합성출력 신호가 된다.When the negative and horizontal separation signals (-H, -V) are input, two signals are simultaneously applied to the terminals (1, 2) to invert the phase at the transistor (Q 1 ) so that the transistor (Q 2 ) Output from the editor of the final output signal is a positive composite output signal.
정극성 수평 및 부극성수직 분리신호(+H,,-V)가 입력될 경우에는 정극성 수평신호(+H)는 단자(3 또는 4)에 인가하고 부극성 수직신호(-V)는 단자(1 또는 2)에 인가시켜서 트랜지스터 (Q1,Q2)를 통하여 출력시키면 최종출력은 정극성 합성출력신호가 된다.When the positive horizontal and negative vertical separation signals (+ H ,,-V) are input, the positive horizontal signal (+ H) is applied to the terminal (3 or 4) and the negative vertical signal (-V) is applied to the terminal. When applied to (1 or 2) and output through transistors Q 1 and Q 2 , the final output becomes a positive polarity output signal.
또한 부극성 수평 및 정극성수직 분리신호(-H,+V)가 입력될 때에도 부극성 수평신호(-H)는 단자(1 또는 2)에 인가시키고 정극성 수직신호(+V)는 단자(3 또는 4)에 인가시켜서, 트랜지스터(Q1,Q2)를 통하여 상기된 바와같이 출력시키면 최종출력은 정극성 합성출력 신호가 되는 것이다.Also, when the negative horizontal and positive vertical separation signals (-H, + V) are input, the negative horizontal signal (-H) is applied to the terminal (1 or 2), and the positive vertical signal (+ V) is applied to the terminal ( When applied to 3 or 4) and output through the transistors Q 1 and Q 2 as described above, the final output becomes a positive polarity output signal.
미설명된 단자(5)는 12V의 전원전압(Vcc)공급원이며, 단자(6)는 발진회로의 입력단자이며, 저항(R3)(R4)(R7)은 트랜지스터(Q1)(Q2)의 바이어스용 소자이고, 저항(R8)은 출력신호 레벨조정용이다.Unexplained terminal 5 is the source of the supply voltage Vcc of 12V, terminal 6 is the input terminal of the oscillating circuit, and resistors R 3 (R 4 ) (R 7 ) are transistors Q 1 ( Q 2 ) is a bias element, and the resistor R 8 is for adjusting the output signal level.
이제 제2도를 참조하면, 여기에는 발진회로를 부극성 합성 동기 출력신호로 작동시키는 경우에 사용되는 장치의 회로도가 도시되어 있다. 위상반전용 트랜지스터(Qb)(QC)의 베이스들은 단자(d)(c)에 각각 연결되고, 이들의 콜랙터는 다이오드(D3)(D4)를 통하여 트랜지스터(Qa)의 베이스에 연결되어 있다. 단자(a)(b)는 각각 다이오드(D1)(D2)를 통하여 트랜지스터(Qa)의 베이스에 연결되며, 트랜지스터(Qa)의 에미터는 저항(R13)과 콘덴서(C3)를 통하여 출력단자(f)에 연결되어 있다.Referring now to FIG. 2, there is shown a circuit diagram of an apparatus used when operating an oscillating circuit with a negative synthesized synchronous output signal. The bases of the phase reversing transistors Q b ) Q C are connected to terminals d and c, respectively, and their collectors are connected to the base of the transistor Q a through the diode D 3 and D 4 . It is connected. Terminals (a) and (b) are connected to the base of transistor Q a via diode D 1 and D 2, respectively, and the emitter of transistor Q a is resistor R 13 and capacitor C 3 . It is connected to the output terminal f through.
이제 회로작동을 살펴부면, 정극성 수평수직 합성신호(+H/+V)가 입력될 때에는 단자(c)에 입력시키고, 부극성 수평수직 합성신호(-H/-V)가 입력될 때에는 단자(b)에 입력시킨다.Referring to the circuit operation, when the positive horizontal vertical composite signal (+ H / + V) is inputted, it is input to the terminal (c), and when the negative horizontal vertical composite signal (-H / -V) is inputted, the terminal is Enter in (b).
또한 정극성 수평 및 수직 분리신호(+H/+V)가 입력될 때에는 수평신호(+H)는 단자(c)에 수직신호(+V)는 단자(d)에 입력시키고, 부극성 수평 및 수직 분리신호(-H/-V)가 입력될 때에는 수평신호(-H)는 단자(b)로, 그리고 수직신호(-V)는 단자(a)에 입력시킨다. 그리고, 정극성 수평 및 부극성 수직 분리신호(+H,-V)가 입력될 때에는 수평신호(+H)는 단자(c)로, 그리고 수직신호(-V)는 단자(a)를 통하여 입력시키며, 부극성 수평 및 수직분리신호(-H,+V)가 입력될 때에는 수평신호(-H)는 단자(b)로, 그리고 수직신호(+V)는 단자(d)로 입력시킨다.In addition, when the positive horizontal and vertical separation signals (+ H / + V) are input, the horizontal signal (+ H) is input to the terminal (c) and the vertical signal (+ V) is input to the terminal (d). When the vertical separation signal (-H / -V) is input, the horizontal signal (-H) is input to the terminal (b), and the vertical signal (-V) is input to the terminal (a). When the positive horizontal and negative vertical separation signals (+ H, -V) are input, the horizontal signal (+ H) is input through the terminal (c), and the vertical signal (-V) is input through the terminal (a). When the negative horizontal and vertical separation signals (-H, + V) are input, the horizontal signal (-H) is input to the terminal (b), and the vertical signal (+ V) is input to the terminal (d).
이렇게 함으로써 최종출력은 부극성 합성동기 출련신호가 된다.In this way, the final output becomes a negative polarity synchronizing signal.
즉, 단자(a)나 단자(b)로 입력된 신호는 다이오드(Dl)와 다이오드(D2)를 통하여 트랜지스터(Qa)의 베이스에 인가되고 트랜지스터(Qa)의 에미터에서 입력신호와 동성인 부극성 합성출력신호를 인출할 수 있으며, 단자(c)와 단자(d)에 입력된 신호는 트랜지스터(Qe)(Qb)의 콜랙터에서 위상반전이 되며, 트랜지스터(Qa)의 베이스에 인가되어서 트랜지스터(Qa)의 에미터에서 부극성 합성출력 신호가 인출된다. 여기에서 콘덴서(Cl)(C2)(C3)는 바이페스용 소자이고, 저항(Rl)(R2)(R3)(R6)(R8)(R11)(Rl3)(Rl4)은 전압제어용 소자이며, 저항(R4)(R7)(R5)(R9)은 트랜지스터(Qb)(QC)의 바이어 스용 소자이고, 또한 저항(R10)(Rl2)은 트랜지스터(Qa)의 바이어스용 소자이다.That is, the signal input to the terminal a or the terminal b is applied to the base of the transistor Q a through the diode D l and the diode D 2 and is input from the emitter of the transistor Q a . A negative composite output signal, which is the same as, can be extracted, and the signals inputted to the terminals c and d become phase inverted in the collectors of the transistors Q e and Q b , and the transistor Q a. Negative polarity output signal is output from the emitter of the transistor Q a . Here, the capacitor (C l ) (C 2 ) (C 3 ) is a bypass element, and the resistor (R l ) (R 2 ) (R 3 ) (R 6 ) (R 8 ) (R 11 ) (R l3 (R l4 ) is a voltage control element, resistor R 4 (R 7 ) (R 5 ) (R 9 ) is a bias element of transistor Q b ) (Q C ), and resistor R 10 (R l2 ) is a bias element of the transistor Q a .
단자(e)는 12V의 전원전압(Vcc)공급단자이며, 단자(f)는 출력단자이다.The terminal (e) is a supply voltage Vcc supply terminal of 12V, and the terminal (f) is an output terminal.
따라서, 본원에 의하면 입력신호가 어떠한 방식이던간에 수신할 수 있는 것이며, 단지 출력신호의 극성만을 선택하여 발진회로 작동시키도록 되어있는 것으로서, 입력신호 방식에 대한 수신제한이 없는 것이다.Therefore, according to the present application, the input signal can be received in any manner, and only the polarity of the output signal is selected to operate the oscillator, and there is no reception limitation for the input signal system.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019830010814U KR850001846Y1 (en) | 1983-12-19 | 1983-12-19 | Syncronizing signal input-out put circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019830010814U KR850001846Y1 (en) | 1983-12-19 | 1983-12-19 | Syncronizing signal input-out put circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850005520U KR850005520U (en) | 1985-08-10 |
| KR850001846Y1 true KR850001846Y1 (en) | 1985-08-28 |
Family
ID=70160561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019830010814U KR850001846Y1 (en) | 1983-12-19 | 1983-12-19 | Syncronizing signal input-out put circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR850001846Y1 (en) |
-
1983
- 1983-12-19 KR KR2019830010814U patent/KR850001846Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR850005520U (en) | 1985-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840005947A (en) | Phase locked circuit | |
| US3309615A (en) | Signal level control apparatus | |
| US5293779A (en) | Detecting circuit for detecting an abnormal state in a vibrating gyroscope | |
| KR850001846Y1 (en) | Syncronizing signal input-out put circuit | |
| KR910004020A (en) | Television set | |
| US3743764A (en) | Electronic phase shifting apparatus | |
| US4353039A (en) | Monolithic astable multivibrator circuit | |
| JPS61140279A (en) | Video signal processing circuit | |
| US3970868A (en) | Phase comparator | |
| JPS6145884B2 (en) | ||
| IL35274A (en) | A controlled oscillator system | |
| KR890015599A (en) | Video signal driving circuit and its device | |
| FR2404360A1 (en) | INTEGRATED REGENERATOR SYNCHRONIZATION CIRCUIT FOR TELEVISION RECEIVER | |
| KR850002368A (en) | TV transmission system based on time sequence method suitable for video recorder | |
| JPH0519321B2 (en) | ||
| KR910009005A (en) | Terminal device connected to communication network | |
| US4649429A (en) | Circuit for displaying selection of a channel in a television set | |
| EP0750392A2 (en) | A high voltage operational amplifier | |
| KR900005815A (en) | Luminance and Color Signal Separation Circuit of Color Television Receiver | |
| US3898484A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
| KR850003999A (en) | Vertical Contour Compensator | |
| KR900001456Y1 (en) | Multi-picture magnitude control device | |
| KR850002835Y1 (en) | Channel selecting circuit | |
| KR900004804Y1 (en) | Automatic frequency control circuit | |
| KR850002720A (en) | Vehicle information transmission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19940629 Year of fee payment: 10 |
|
| EXPY | Expiration of term |