KR850001718B1

KR850001718B1 - The two-way repeater control device for cable television

Info

Publication number: KR850001718B1
Application number: KR1019840001141A
Authority: KR
Inventors: 김종해
Original assignee: 한국 미디어 주식회사; 김종해
Priority date: 1984-03-07
Filing date: 1984-03-07
Publication date: 1985-11-26
Also published as: KR850006833A

Abstract

The two-way transducer controller for CATV comprises a control transmitter and a transducer installed on the receiver. When the transmitter installed on the other receiver doesn't operate, the two way transducer controller acts as a control transmitter. Another purporse of the invention is to decode a coding-call signal that is transmitted from a sending station. The two-way transducer controller for CATV drives a transmitter for decoding and sends a call-signal to the connected transducer.

Description

Bidirectional transducer control for CATV

제1도는 본 발명에 의한 쌍방향 변환기 제어장치의 계통도.1 is a system diagram of a bidirectional converter control device according to the present invention.

제2도~제5도는 본 발명에 의한 실시예의 전체 회로도.2 to 5 are overall circuit diagrams of an embodiment according to the present invention.

제6도는 제2도~제5도에서 입, 출력되는 신호의 파형도.6 is a waveform diagram of signals input and output in FIGS.

본 발명은 CATV 시스템에 있어서 주파수 변환 및 정보의 신호변환에 활용되는 변환기의 제어장치에 관한 것으로서, 특히 송신국측과 수신기측 사이에 상호정보 교환을 할 수 있는 CATV 시스템용 변환기의 제어장치에 관한 것이다. 종래의 CATV 시스템에서는 송신국측에서 수신측으로만 영상신호, 음성 신호 및 정보신호를 전송하는 일방향 시스템이었다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a control device for a converter used for frequency conversion and information signal conversion in a CATV system, and more particularly, to a control device for a converter for a CATV system capable of exchanging information between a transmitter station and a receiver. . In the conventional CATV system, it is a one-way system that transmits a video signal, an audio signal, and an information signal only from a transmitting station side to a receiving side.

따라서 수신기측으로 정보신호를 보낼수가 없으며, 이러한 구성을위한 아무런 장치가 없었다. 그러므로, 만약 수신기측에서 송신국측으로 정보를 전송한다고 가정하면 수신기측에서 송신국측으로 정보를 전송하기 위한 송신기가 필요하게 된다. 그러나 종래의 송신기를 CATV 시스템에서의 각각의 수신기들에 설치하게 된다면, 하나의 송신국에 수신기측이 다수개 접속되게 되어 있으므로 결국 다수 개의 송신기들이 수신기측에 접속된다.Therefore, no information signal could be sent to the receiver, and there was no device for this configuration. Therefore, if it is assumed that information is transmitted from the receiver side to the transmitting station side, a transmitter for transmitting information from the receiver side to the transmitting station side is needed. However, if a conventional transmitter is installed at each receiver in a CATV system, a plurality of receivers are connected to a receiver side because a plurality of receivers are connected to one transmitting station.

그렇다면 이러한 다수개의 송신기들이 동시에 자체 정보를 송신 한다면 송신국측에서 다수개의 정보를 동시에 수신하게 되며 또한 수신기측의 송신기들이 동시에 동일 주파수대를사용하게 된다면 신호들의 간섭에 의하여정보신호가 해독 불가능하게 된다. 따라서 소정시간대에서 예를들어 10^_6초동안 필요한 수신기의 송신기만이 구동 되도록하고 필요없는 수신기의 송신기는 비구동시키도록하는 것이 필요하게 된다.If such a plurality of transmitters transmit their own information at the same time, the transmitting station side receives a plurality of information at the same time, and if the transmitter side of the receiver uses the same frequency band at the same time, it becomes impossible to decode the information signal due to interference of the signals. Therefore, it is necessary to allow only the transmitter of the required receiver to be driven and deactivate the transmitter of the unnecessary receiver for a predetermined time period, for example, for ^10_6 seconds.

또한 이러한수신기내의 송신기 구동은 송신국의 호출에 따라서 구동되도록 하는 장치가 필요하게 된다. 또한 CATV 시스템에 있어서, 수신기측에서 송신국의 신호를 시청할 때, CATV 시스템 가입자 이외의 사람들이 CATV 방송 내용을 도청하는 것을 방지하기 위하여 CATV 시스템내의 상호 교환신호들, 즉, 영상신호, 음성신호 및 정보 신호등을 암호화하여 송신국측에서 수신국측으로 전송할 때 이러한 암호와 신호를 통상의 수신기내에서 수신할 수 있는 통상의 텔레비젼 신호 및 음성 신호를 변환함과 동시에 작동중인 수신기의 상태를 또는 송신국측에 보내고 싶은 정보를 송신기에 인가하는 것이필요하게 된다. 따라서, 본 발명의 목적은 각각의 수신기에 설치된 각각의 송신기 및 변환기를 제어하며 타측의 수신기들에 설치된 송신기들이 작동되지 않을 때 작동 되도록한 CATV 용 쌍방향 변환기 제어장치에 관한 것이다.In addition, there is a need for an apparatus for driving a transmitter in such a receiver to be driven by a call of a transmitting station. Also, in the CATV system, when the receiver side views the signal of the transmitting station, interchange signals in the CATV system, i.e., video signals, audio signals, and the like, to prevent people other than the CATV system subscribers from intercepting the contents of the CATV broadcast. When the information signal lamp is encrypted and transmitted from the transmitting station side to the receiving station side, it transmits the status of the receiver in operation to the transmitting station side while converting the ordinary television signal and audio signal which can receive such encryption and signal in the ordinary receiver. It is necessary to apply the desired information to the transmitter. Accordingly, an object of the present invention relates to a bidirectional converter control device for CATV which controls each transmitter and converter installed in each receiver and is operated when the transmitters installed in the other receivers are not operated.

본 발명의 다른 목적은 암호화된 호출신호가 송신국측에서 전송될 때 해독하고 이러한 해독 신호로 연관된 송신기를 구동시킴과 동시에 수신기측의 정보 신호를 연관된 송신기에 인가하도록하는 CATV 용 쌍방향 변환기 제어 장치에 관한 것이다. 이하 첨부된 도면을 참조하면서 본 발명을 더욱 상세히 설명하면 다음과 같다.Another object of the present invention is to provide an apparatus for controlling a two-way converter for CATV which decrypts an encrypted call signal when it is transmitted at the transmitting station side and drives an associated transmitter with the decrypted signal while simultaneously applying an information signal at the receiver side to the associated transmitter. will be. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

제1도에서는 본 발명에 의한 CATV 용 쌍방향 변환기 제어장치의 계통도가 도시되어 있다. 단자(IN)에는 송신국측에서의 호출 데이타 신호가 입력된다. 이러한 데이타 신호은 메모리(1)에 인가되어서, 메모리 내에 기억된 고유 어드레스 데이타를 AND 게이트(2)의 타측 입력에는 클록 펄스(CK)가 인가된다. 또한 메모리(1)은 시간제어기(3)를 리셋트시키며, 시간제어기(3)는 메모리(1)를 리셋트시키도록 연결되어 있다.1 is a schematic diagram of a bidirectional converter control device for CATV according to the present invention. The call data signal from the transmitting station side is input to the terminal IN. This data signal is applied to the memory 1, and a clock pulse CK is applied to the other input of the AND gate 2 with the unique address data stored in the memory. The memory 1 also resets the time controller 3, and the time controller 3 is connected to reset the memory 1.

시간제어기(3)에서는 메모리(1)에서 유출된 어드레스 데이타를 소정 시간대에 맞추어서 직렬-병렬 변환위 보조 기억장치(4)에공급 하게 된다. 또한 메모리(1)에 인가되었던 호출 데이타 신호는동시에 직력-병렬 변위 보조 기억장치(4)에 인가된다. 이러한 신호를 즉 고유 어드레스 데이타 신호와 호출 입력 신호는 비교기(5)에서 비교되어 지며 비교의 결과신호가 병렬-직렬 변위보조기억 장치(6)에 인가 된다.The time controller 3 supplies the address data leaked from the memory 1 to the auxiliary storage device 4 for serial-parallel conversion in accordance with a predetermined time period. The call data signal that has been applied to the memory 1 is also simultaneously applied to the serial-parallel displacement auxiliary storage device 4. These signals, i.e., the unique address data signal and the call input signal, are compared in the comparator 5, and the result signal of the comparison is applied to the parallel-serial displacement assist memory 6.

이에 따라서 만약 결과 신호가 상기 두개의 입력 신호들 즉, 호출 입력신호 내의 호출 어드레스와 고유 어드레스 데이타 신호가 일치한 경우를 나타내면 병렬-직렬 변위 보조 기억장치(6)의 전송 데이타 케이트가 열려져서 전송 데이타가 직렬 데이타 출력 신호로서 출력하게 된다. 또한 직렬-병렬 변위 보조기억장치(4)에서의 출력들은 메모리(7)에 인가되며, 동시에 비교기(5)의 출력도 메모리(7)에 인가된다.Accordingly, if the result signal indicates that the two input signals, i.e., the call address and the unique address data signal in the call input signal coincide, the transfer data gate of the parallel-serial displacement auxiliary storage device 6 is opened to transmit the transfer data. Will output as a serial data output signal. The outputs of the serial-parallel displacement auxiliary storage device 4 are also applied to the memory 7, and at the same time the output of the comparator 5 is also applied to the memory 7.

따라서 호출 입력 신호 내의 호출 어드레스 신호와 메모리(1)에서의 고유 어드레스가 일치하는 경우 비교기(5)에서의 출력은 메모리(7)를 구동시킴과 동시에 메모리(7)의 출력이 연결된 송신기(도시되지 않음)를 구동시키게 됨과 동시에, 기억된 데이타를 병렬-직렬 변위 보조 기억장치(6)에 인가되도록 구동하는 것이다.Therefore, when the call address signal in the call input signal and the unique address in the memory 1 coincide, the output from the comparator 5 drives the memory 7 and simultaneously the output of the memory 7 is connected to the transmitter (not shown). And the stored data are applied to the parallel-serial displacement auxiliary storage device 6 at the same time.

제2도 내지 제5도에서는 본 발며에 의한 일실시예의 상세 회로도가 도시되어 있다. 우선 제2도를 참조하여 보면 데이타 입력(IN)은 송신국측에서의 호출 어드레스 데이타를 NAND 게이트(9)에 인가하여 단자(A) 측으로는 NAND 게이트(9)의 출력을 그대로 출력하고 단자(B) 측으로는 반전기(10)을 통과여출력시킴과 동시에 두개의 NAND 게이트(11,12)로 구성된 플립플롭의 NAND 게이트(11)의 일측 입력에 공급한다. NAND 게이트(11)의 출력은 NAND 게이트(12)의 일측입력과 AND 게이트(13)의 일측 입력에 가해진다. NAND 게이트(12)의 출력은 메모리(14, 15)의 클롭입력에 가해져서 호출 어드레스를 인가하게 된다.2 to 5 show a detailed circuit diagram of an embodiment by the present invention. First, referring to FIG. 2, the data input IN applies the call address data from the transmitting station side to the NAND gate 9, outputs the output of the NAND gate 9 to the terminal A side as it is, and the terminal B. On the side, the inverter 10 passes through and outputs the same, and is supplied to one side input of the NAND gate 11 of the flip-flop composed of two NAND gates 11 and 12. The output of the NAND gate 11 is applied to one input of the NAND gate 12 and one input of the AND gate 13. The output of the NAND gate 12 is applied to the clip inputs of the memory 14, 15 to apply the call address.

또한 NAND 게이트(12)의 일측 입력에는 메모리(14)의 출력이 가해져서 호출 어드레스의 주기 시간에 동조된 데이타 출력이 NAND 게이트(12)에서 발생되도록 한다. AND 게이트(13)의 타측 입력은 클록펄스가 인가되며, 그 출력은 메모리(15)의 입력에 가해진다. 메모리(14 및 15)의 출력은 AND 게이트(16)에 가해지며, 게이트(16)의 출력은 AND 게이트(18,19,20)의 일측 입력에 가해진다. 메모리(14)의 출력은 AND 게이트(18,19,20,21)의 일측 입력들에인 가되며 또한 반전기(17)를 통하여 AND게이트(19,21)에 가해진다. AND 게이트(20,21)의 출력은 NOR게이트(23)를 통하여 단자(E)에 출력된다.In addition, an output of the memory 14 is applied to one input of the NAND gate 12 so that the data output tuned at the cycle time of the call address is generated at the NAND gate 12. A clock pulse is applied to the other input of the AND gate 13, and an output thereof is applied to the input of the memory 15. The outputs of the memories 14 and 15 are applied to the AND gate 16, and the output of the gate 16 is applied to one input of the AND gates 18, 19 and 20. The output of the memory 14 is applied to the inputs on one side of the AND gates 18, 19, 20, and 21 and is also applied to the AND gates 19, 21 through the inverter 17. The outputs of the AND gates 20 and 21 are output to the terminal E through the NOR gate 23.

재반전기(22)에는 메모리(14)의 출력이 가해져서, 그 출력이 단자(F)에 인가된다. 즉 제2도의 구성에서는 입력되는 호출 어드레스 신호의 시간주기에 본 발명 제어장치 내부의 시간 주기를 맞추면서 동시에 호출 어드레스 신호와 이러한 신호에 응답하여 메모리(14,15)에 기억된 고유 어드 레스 신호를 출력시키도록 구성된 것이다.The output of the memory 14 is applied to the recirculator 22, and the output is applied to the terminal F. That is, in the configuration of FIG. 2, the time period inside the control apparatus of the present invention is matched with the time period of the incoming call address signal, and at the same time, the call address signal and the unique address signal stored in the memory 14, 15 are output in response to this signal. It is configured to.

이제제 3도의 좌측을 참조하면 제2도의 단자들(A, B, C, D, E, F)에 대응하는 입력단자들이 도시되어 있다. 제3도에서는 제2도 회로에서의 단자(C)가 멀티 플롭플롭부(가)의 플립플롭(24)의 입력(R)과 제어비교부(나)의 NAND 게이트(25)의 일측 입력에 가해진다. NAND 게이트(25)의 타측 입력에는 비교부의 제어 출력(1)이 공급된다.Referring now to the left side of FIG. 3, input terminals corresponding to the terminals A, B, C, D, E, and F of FIG. 2 are illustrated. In FIG. 3, the terminal C in the circuit of FIG. 2 is connected to the input R of the flip-flop 24 of the multi-flop flop part and the one side of the NAND gate 25 of the control comparator B. Is applied. The control output 1 of the comparator is supplied to the other input of the NAND gate 25.

멀티 플립프롭부(가)의 출력들은 출력단자들(k₁~k₅)에 인가되며 제어비교부(나)에서는 멀티 플립플롭부(가)의 플립플롭(28,29)의 출력을 받아 NAND 게이트(25)에서의 출력을 반전기(33)을 통하여 클록 신호로서 비교기(35, 36)에 가하고 기준 신호(＋Vcc)를 재반전기(34)를 통하여 비교기(35,36)에 가하여 제어데이타를 출력 시키고 있다.The outputs of the multi flip-flop part A are applied to the output terminals k ₁ to k ₅ , and the control comparator N receives the outputs of the flip-flops 28 and 29 of the multi flip-flop part NAND. The output from the gate 25 is applied to the comparators 35 and 36 as a clock signal through the inverter 33, and the reference signal (+ Vcc) is applied to the comparators 35 and 36 through the reinverter 34 to control data. Is outputting.

비교부(다)에서는 플립플롭부(가)에서의 신호를 NAND게이트(37) AND 게이트(38,29,40,42) 및 NOR 게이트(41)을 통하여 출력단자(G, H, I)에 출력시키고 있으며, 본예에서는 수신자 선택부(라)로서 간단히 표시하고 있으나, 이 부분은 필요에 따라 컴퓨터의 키보드로 대치할수도 있다. 이 부분의 스위치들(Sw₁~Sw₄)의 상태가 바로송신국에서 보내고 있는 정보를 시청하고 있음을 즉 수신기의 상태 중 일부를 나타내고 있는 것이 된다.In the comparison unit (c), the signal from the flip-flop unit (A) is transmitted to the output terminals (G, H, I) through the NAND gates 37, AND gates 38, 29, 40, 42, and the NOR gate 41. In the present example, the receiver is simply displayed as the receiver selection unit d. However, this portion can be replaced by a computer keyboard as necessary. The state of the switches Sw ₁ to Sw ₄ in this section indicates that the information transmitted from the transmitting station is viewed, that is, part of the state of the receiver.

선택부(라)의 상태출력은 송신 구동 결정부(마)에 가해져서, 동시에 출력단자(ℓ₁~ℓ₄)에 가해진다. 송신구등 결정부(마)에는 수신기측에서 송신국측으로 송신될 송신데이타가 NAND게이트(48 및 49)의 일측입력에 가해진다. 송신구등 결정부(마)는 NAND게이트(45~52)와 반전기(43,44)로 구성되어 있다. 송신구등 결정부(마)의 출력은 출력단자(J)에 인가된다.The state output of the selecting section (d) is applied to the transmission drive determining section (e) and simultaneously applied to the output terminals (l ₁ to ₄ ). Transmission data to be transmitted from the receiver side to the transmission station side is applied to one side input of the NAND gates 48 and 49. The transmission structure determining section e includes NAND gates 45 to 52 and inverters 43 and 44. The output of the transmission specification determining section (e) is applied to the output terminal (J).

제4도에서는 직렬-병렬 변위 보조기억부(바(와 송신구들 비교부(사)가 도시되어 있다. 제4도 도면의 좌측에는 제2도 및 제3도에서의 출력 단자들에 연결되는 입력단자들(k₃,ℓ₃,G,H,mE,J,m,F 및 I)가 도시되어 있다. 송신구동 결정부(마)의 출력은직렬 병렬 변위 보조 기억부(바)에 인가되어 전송될 데이타 정보 신호를 직렬 출력단자(So)에 인가할 것인가 아닌가를 결정하게 된다. 이러한 결정은 입력단자(m,n,E)에서의 제어신호에 의하게 된다. 직렬-병렬 변위 보조 기억부(바)는 NAND 게이트들(54~61) 및 플립플롭들(62~69)으로 구성되어 있으며 상기 제어신호들에 의하여 정보출력(So)을 제어받게 된다.Figure 4 shows a series-parallel displacement auxiliary memory (bars (and transmitters comparator)). An input connected to the output terminals in Figures 2 and 3 on the left side of the figure. The terminals k ₃ , l ₃ , G, H, mE, J, m, F and I are shown.The output of the transmission drive determining section e is applied to the serial parallel displacement auxiliary storage section bar. It is decided whether or not to transmit the data information signal to be transmitted to the serial output terminal So. This determination is made by the control signal at the input terminals m, n and E. The serial-parallel displacement auxiliary storage unit ( F) is composed of NAND gates 54 to 61 and flip-flops 62 to 69, and receives the information output So by the control signals.

송신구등 비교부에서는 제어부의 출력에 의하여송신기를 구동시킬 것인가 아닌가를 결정하게 되며 그 구성은 제4도에서와 같이 NAND 게이트(70~72, 82~46) AND 게이트(73~78, 92~694) 및 NOR 게이트(79~81)로 구성되어 있으며 그 출력단자는 단자(O₁~O₃)에 접속되어 있다. 제5도에서는 제어 출력 비교부(아)가도시 되어있다. 이러한 제어 출력 비교부에서는 제어 신호의 시간마춤 작동을하게 되는 것으로서 그 구성은 제5도에서와 같이 AND게이트(96,97,100,101,112,113) NAND 게이트(95,99,103,111) 및 NOR 게이트(98,102)로 구성되어있다. 여기에서의 출력(U)는 제3도에 궤환된다. 그 작용은 병렬-직렬 변위보조기억부(바)의 작동을 제어하는 것이다.In the transmission port comparator, the output of the control unit determines whether to drive the transmitter. The configuration is as shown in FIG. 4 and the NAND gates 70 to 72, 82 to 46, and the AND gates 73 to 78, 92 to It consists of 694) and a NOR gate (79-81), and is connected to the output terminal the terminal (O ₁ ~ O _3). In FIG. 5, a control output comparing unit (a) is shown. The control output comparator performs time-shifting operation of the control signal. The configuration is composed of the AND gates 96, 97, 100, 101, 112 and 113, the NAND gates 95, 99, 103 and 111 and the NOR gates 98 and 102, as shown in FIG. The output U here is fed back to FIG. Its action is to control the operation of the parallel-serial displacement assist memory (bar).

제6도에는 본 발명의 장치에 입력되는 신호와 출력되는 신호의 파형도가 도시되어 있다. 제6(a)도에서는 입력되는 신호의 파형으로서 t₀에서 t₁까지의 시간에서는 휴지시간이고 파형내에 정보가 실리지 않게 된다. 시각t₁에서 t₂까지의 시간대의 파형은 플랙신호로서 수신기 모두에게 작동 개시준비 시호로서 작동된다. 시각 t₂에서 t₃까지 의 시간대에는 호출 어드레스 신호가 실리게 되며 시각 t₃에서 t₄까지의 시간대에는 필요한 지시사항 또는 문의 사항의정보 신호가 실리게 된다.6 shows a waveform diagram of signals input to and output from the apparatus of the present invention. In FIG. 6 (a), the waveform of the input signal is an idle time at a time from t ₀ to t ₁ and no information is carried in the waveform. The waveform in the time zone t ₁ to t ₂ is a flag signal and is operated as a start preparation time signal to both receivers. The call address signal is carried in the time t ₂ to t ₃ and the information signal of the necessary instructions or inquiries is carried in the time t ₃ to t ₄ .

신호의 표시는 주파수-전압 변환 방식을 채택하였을 때의 파형을 도시한 것이며 변환 방식이 여기에 국한되는 것이 아님을 주지 하라. 제6(b)도에서는 본 발명 장치의 출력 신호 파형도가 도시되어 있으며, 시각 t₄에서 t₅까지의 시간대에는 수신기의 송신기가 송신국을 호출하는 신호가 형성되고 시각 t₅에서 t₆까지의 시간에는 호출 어드레스와 동일한 자체의응답 어드레스가 실리는 부분이며, 시각 t₆에서 t₇까지는 수신기 장치의 상태 및 수신자의 정보 신호가 실린 구간이 된다.Note that the display of the signal shows the waveform when the frequency-to-voltage conversion scheme is adopted, and the conversion scheme is not limited thereto. In FIG. 6 (b), an output signal waveform diagram of the apparatus of the present invention is shown, and at time t ₄ to t ₅ , a signal is formed by a transmitter of a receiver calling a transmitting station, and time t ₅ to t ₆ . At the time of, it is a part carrying its own response address which is the same as the call address, and from time t ₆ to t ₇ , it is a section in which the status of the receiver device and the information signal of the receiver are loaded.

이러한 형태의 파형은 입력 신호가 같은 파형이되며 호출 부분인 t₁~ t₂와 t₄~ t₅의 시간대 및 어드레스 정보 구역인 t₂~t₃및 t₅~ t₆는 동일한 구성이되어 호출과 응답을 구분하게 되며, 특히 주의하여서 보아야될점은 호출 신호의 부분에는 수신기의 송신기 출력 신호가 발생되지 않다는 것이다. 이것은 송신기가 동일한 시간대에서 여러대가 작동하지 않음을 그리고 송신국과 수신기의 송신기가 동시에 작동하지 않음을 의미한다.This type of waveform has the same input signal, and the call parts t ₁ to t ₂ and t ₄ to t ₅ time zones and address information areas t ₂ to t ₃ and t ₅ to t ₆ have the same configuration and are called. In particular, it should be noted that the transmitter output signal of the receiver is not generated in the part of the call signal. This means that several transmitters do not work in the same time zone and that transmitters at the transmitting station and receiver do not work at the same time.

이상에서 본 발명의 장치는 일실시예를 통하여 설명되었으나, 다른 실시도 가능하며 이러한 모든 변형에는 본 발명의 청구범위에 속하는 것이다.Although the apparatus of the present invention has been described above through one embodiment, other embodiments are possible and all such modifications are within the scope of the claims of the present invention.

Claims

In the converter control apparatus for CATV, the input terminal IN is connected to the memory 1 and the serial-parallel displacement auxiliary storage device 4, and the output of the memory 1 is connected to the AND gate 2 and the time controller 3. The output of the time controller 3 is supplied to the series-parallel unit auxiliary memory 4 and the parallel series displacement auxiliary memory 6, and the output of the series-parallel displacement auxiliary memory 4 is Is applied to the comparator 5 and the memory 7, and the output of the comparator 5 is applied to the parallel-serial displacement auxiliary storage device 6 and the memory 7 so that the control signal flows out of the memory 7 and A bidirectional converter control device for CATV which outputs an output signal from the parallel serial displacement auxiliary storage device 6 to the terminal 8 and outputs the status information signal of the receiver in response to a call signal from a transmitting station. .