KR840002113B1 - Sound synthetic system - Google Patents

Sound synthetic system Download PDF

Info

Publication number
KR840002113B1
KR840002113B1 KR8205654A KR820005654A KR840002113B1 KR 840002113 B1 KR840002113 B1 KR 840002113B1 KR 8205654 A KR8205654 A KR 8205654A KR 820005654 A KR820005654 A KR 820005654A KR 840002113 B1 KR840002113 B1 KR 840002113B1
Authority
KR
South Korea
Prior art keywords
voice
data
central processing
output
processing unit
Prior art date
Application number
KR8205654A
Other languages
Korean (ko)
Other versions
KR840003097A (en
Inventor
심상구
Original Assignee
이화준
삼덕전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화준, 삼덕전자주식회사 filed Critical 이화준
Priority to KR8205654A priority Critical patent/KR840002113B1/en
Publication of KR840003097A publication Critical patent/KR840003097A/en
Application granted granted Critical
Publication of KR840002113B1 publication Critical patent/KR840002113B1/en

Links

Images

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L13/00Speech synthesis; Text to speech systems
    • G10L13/02Methods for producing synthetic speech; Speech synthesisers
    • G10L13/04Details of speech synthesis systems, e.g. synthesiser structure or memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Alarm Systems (AREA)

Abstract

A sound synthesizer for a paging system consists of a keyboard(8) for input, a CPU, an automatic reset circuit(10), a memory board(30) for storing the sound data, a memory decoder that interfaces between the CPU and memory board, a sound reproducing circuit(50) to convert sound data into a sound signal according to the keyboard input, an output control circuit(60), and a speaker(70).

Description

호출 및 고지용 음성합성기Call and notification voice synthesizer

제 1 도는 본 발명에 의한 호출 및 고지용 음성합성기를 전반적으로 도시한 계통도.1 is a schematic diagram showing an overall calling and notification voice synthesizer according to the present invention.

제 2 도는 제 1도에 도시한 자동리세트회로의 상세도.2 is a detailed view of the automatic reset circuit shown in FIG.

제 3 도는 제 1도에 도시한 음성 재생부 및 출력조절 회로의 상세회로도.3 is a detailed circuit diagram of the audio reproducing section and the output control circuit shown in FIG.

제 4 도(a)는 제3도에 도시한 음성 재생부의 출력 파형이고,4A is an output waveform of the audio reproducing unit shown in FIG.

제 4 도(b)는 출력조절회로의 출력파형도.4 (b) is an output waveform diagram of the output control circuit.

제 5 도는 본 발명에 사용된 음성자료수집 알고리즘을 표현한 도면.5 is a diagram representing a speech data collection algorithm used in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 자동 리세트 회로 20 : 중앙처리 장치10: automatic reset circuit 20: central processing unit

30 : 메모리 보오드 50 : 음성 재생부30: memory board 50: voice playback unit

60 : 출력 조절회로 70 : 스피커60: output control circuit 70: speaker

80 : 키 입력장치80: key input device

본 발명은 호출 및 고지용 음성합성기에 관한 것이며, 특히 컴퓨터방식으로 분류하여 메모리 보오드에 기억시킨 음성 데이터로부터 음성을 합성, 출력시키는 음성합성기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a speech synthesizer for calling and notification, and more particularly, to a speech synthesizer for synthesizing and outputting speech from speech data stored in a memory board classified by a computer system.

종래, 대중을 상대로 호출 및 고지를 행하기 위해서, 사람이 직접 마이크나 육성을 사용하거나, 그렇지 않으면 간단한 음성을 녹음 테이프에 담아 재생시키고 있다. 그러나, 이러한 호출 및 고지방식은 절차가 매우 번거롭고 수동적이라는 문제점이 있다. 따라서 호출 및 고지절차를 간소화시키고 또 이를 자동적으로 행하게 할 수 없을까하는 여망이 존재해왔다. 이러한 여망은 컴퓨터 방식에 의하여 음성을 합성하고 재생하여 호출 및 고지를 행하게 하는 음성합성장치를 제공함으로써 부응할 수 있는바, 이에 따라 예를들어 은행, 관공서 등과 같이 고객을 호출하여야 하는 서어비스 창구에서 자동으로 고객을 호출하여 줄 수 있고, 또 엘리베이터에서 승무원대신 충별안내를 자동으로 할 수 있으며 기타 일상생활중의 음성신호릍 발생해야 하는 곳에 설치하여 노력의 절감은 물론 혼잡을 피하고 질서유지에 지대한 공헌을 할 수 있다.Background Art [0002] Conventionally, in order to call and notify the public, a person directly uses a microphone or a voice, or otherwise, a simple voice is recorded on a recording tape and played back. However, this call and notification method has a problem that the procedure is very cumbersome and passive. Therefore, there has been a desire to simplify calling and notification procedures and to allow them to be done automatically. Such a desire can be met by providing a speech synthesis apparatus that synthesizes, reproduces, and makes calls and notifications by a computer method. Accordingly, automatic service is required at a service window where a customer should be called, for example, a bank or a public office. Can call the customer, and can provide the farewell guidance automatically instead of the crew in the elevator, and install the place where the voice signal in other daily life should occur, to reduce the effort, avoid congestion and make a significant contribution to maintaining order. can do.

따라서 본 발명의 목적은 디지탈화된 능동적인 호출 및 고지용 음성합성기를 제공하려는 것이다.It is therefore an object of the present invention to provide a digital synthesizer for active calling and announcements.

상술한 목적을 구현하기 위해 장치전체를 자동적으로 리세트시키기 위한 자동리세트회로, 장치전체를 제어하는 중앙처리 장치, 음성데이터 메모리 보오드, 중앙처리 장치와 메모리 보오드 사이의 인터페이스 기능을 수행하는 메모리 디코더, 키입력에 따라 메모리 보오드에 기억된 음성데이터를 음성신호로 변환시키기 위한 음성재생부, 그리고 이 음성재생부의 출력을 적절한 수준으로 증폭시키고 여과시켜 스피커로 전달하는 음성출력조절회로 등으로 본 발명의 호출 및 고지용 음성합성기를 구성하여, 단순한 키 입력에 따라 중앙처리 장치에서 키입력을 해독하고, 메모리 보오드에 내장된 디지탈 음성 데이터를 기초로 하여 음성 데이터롬내의 적절한 음성 데이터 블록들을 중앙처리장치로 가져와 전후의 상태를 고려하여 알맞는 음성데이터로 변환합성 한 후 이를 D/A 변환기로 전송한다. 즉, "1"과 "2"의 키입력에 이어 "ENTER"키가 눌려진 경우"십"이라는 음성데이터들을 독출하여 적절히 변환하여 출력시키고 이어 "이"라는 음성데이터들이 독출되어 위와같은 과정을 거쳐 음성출력조절 회로를 통해 원하는 음성을 출력하게 하였는 바, 이제 첨부도면을 참조하여 본 발명을 상세히 설명한다.Automatic reset circuit for automatically resetting the entire apparatus for realizing the above object, a central processing unit for controlling the entire apparatus, a voice data memory board, a memory decoder for performing an interface function between the central processing unit and the memory board A voice reproducing section for converting voice data stored in the memory board into a voice signal according to a key input, and a voice output control circuit for amplifying and filtering the output of the voice reproducing section to an appropriate level, and the like. A voice synthesizer for call and notification is configured to decipher keystrokes at the central processing unit according to simple keystrokes and, based on the digital voice data embedded in the memory board, bring the appropriate voice data blocks in the voice datarom to the central processing unit. Changed to appropriate voice data considering the state before and after After compatibility, it is sent to D / A converter. That is, when the "ENTER" key is pressed after the key input of "1" and "2", the voice data of "10" is read out, converted and outputted accordingly, and the voice data of "Yi" is read out and subjected to the above process. The desired sound is output through the voice output control circuit. Now, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 의한 호출 및 고지용 음성합성기를 전체적으로 도시한 개통도이다. 제1도에 도시한 바와같이 본 발명의 음성합성기는 시스템전체를 리세트시켜 초기화상태로 만드는 자동리세트회로(10), 시스템전체에 대한 연산작용을 행하는 중앙처리 장치(20), 음성합성기의 제어프로그램과 컴퓨터에 의해서 분류기억된 음성데이터를 내장하고 있는 롬(31a,31b) 및 사용자에 의한 임의의 데이터를 저장하기 위한 램(32)을 포함한 메모리 보오드(30), 전술한 중앙처리장치(20)와 메모리 보오드(30)사이에서 디멀티플렉스 기능을 수행하는 메모리 디코더회로, 메모리 보오드(30)에 내장된 디지탈 음성정보를 아날로그신호로 변환시키기 위해 중앙처리 장치(20)에 결합되어 있는 음성재생부(50), 이 음성재생부(50)에서 출력된 아날로그 신호를 적절한 신호로 증폭시키고 여과시키기 위한 출력조절회로(60), 이 출력조절회로(60)에서 출력된 음성신호를 외부로 발산시키기 위한 스피커(70), 그리고 사용자와의 인터페이스 영역이라 할 수 있는 키 입력보오드(80)로 구성되어 있다.Fig. 1 is a general view showing the calling and notification voice synthesizer according to the present invention as a whole. As shown in FIG. 1, the speech synthesizer of the present invention is an automatic reset circuit 10 which resets the entire system to an initializing state, a central processing unit 20 that performs arithmetic operations on the entire system, and a speech synthesizer. A memory board 30 including ROMs 31a and 31b incorporating control programs and voice data classified and stored by a computer, and a RAM 32 for storing arbitrary data by a user; 20) and a memory decoder circuit for performing a demultiplex function between the memory board 30 and a voice coupled to the central processing unit 20 to convert digital voice information embedded in the memory board 30 into an analog signal. A reproducing section 50, an output control circuit 60 for amplifying and filtering the analog signal output from the voice reproducing section 50 into an appropriate signal, and the audio signal output from the output adjusting circuit 60 It is composed of the speaker 70, and a key input boards 80, which is the area of the interface with the user for radiating to the outside.

따라서 사용자가 본 발명의 호출 및 고지용 음성합성기를 동작시키기 위해 스위치 온(ON)하는 경우 자동리세트회로(10)(제2도와 관련하여 상세히 후술함)에 의해 시스템 전체가 초기상태로 리세트되고, 키입력보오드(80)에서 필요한 키 입력을 행할 경우 중앙처리장치(20)의 연산작용에 의해 메모리 보오드(30)에 저장된 디지탈 음성데이터가 다시 중앙 처리장치(20)를 경유하여 음성재생부(50)에서 아날로그 신호로 변환된후 출력조절회로(60)를 통해 일정수준으로 증폭되고 여파된후 스피커를 통해 음성정보가 재현된다.Thus, when the user switches on to operate the call and notification voice synthesizer of the present invention, the entire system is reset to the initial state by the automatic reset circuit 10 (to be described in detail with reference to FIG. 2). When the necessary key input is performed by the key input board 80, the digital voice data stored in the memory board 30 by the operation of the central processing unit 20 is again passed through the central processing unit 20. 50) is converted into an analog signal, and then amplified and filtered through the output control circuit 60 to reproduce the voice information through the speaker.

제 2도는 제 1도에 도시한 자동리세트회로(10)를 상세하게 나타낸 회로도이다, 제 2도를 참조하면, 자동리세트회로(10)는 중앙처리장치(20)의 리세, 단자에 연결되어 본 시스템 전체를 초기화 상태로 만들며, 구체적으로 그 구성을 말하면 단안정 멀티바이브레이터(18)의 출력 Q 단자가 중앙처리장치(20)의 리세트단자에 접속되고, 멀티 바이브레이터(18)의 A 입력단자는 접지에 연결되고, 그 B 입력 단자에는 슈미트 트리거 인버터(17)를 거쳐 에미터접지 트랜지스터 T1와 다이오드(14),(11), 저항기(12),(15), 그리고 커패시터(13),(16)로 된 트리거 펄스 공급회로를 상호연결구성하였다. 그리고 단안정 멀티바이브레이터(18)의 Q단자에서 발생하는 펄스 기간의 시정수를 결정하는 저항기(19a)및 커패시터(19b)를 각각 단 안정 멀티바이브레이터(18)의 Rxy 단자 및 Cx 단자 사이에 결합구성시킴에 따라, 중앙처리장치(20)에 인입되는 리세트 펄스의 기간(Tw)은 Tw=0.7×(저항기 19a)×(커패시터 19b)로 결정된다.FIG. 2 is a circuit diagram showing the automatic reset circuit 10 shown in FIG. 1 in detail. Referring to FIG. 2, the automatic reset circuit 10 is connected to the reset terminal of the CPU 20. FIG. To make the whole system in an initial state, specifically, the configuration, that is, the output Q terminal of the monostable multivibrator 18 is connected to the reset terminal of the central processing unit 20, and the A input of the multivibrator 18. The terminal is connected to ground, and the B input terminal thereof is via the Schmitt-trigger inverter 17 to emitter ground transistor T1 and diodes 14, 11, resistors 12, 15, and capacitor 13, The trigger pulse supply circuit (16) was interconnected. A resistor 19a and a capacitor 19b for determining the time constant of the pulse period generated at the Q terminal of the monostable multivibrator 18 are respectively coupled between the Rxy terminal and the Cx terminal of the monostable multivibrator 18. As a result, the period Tw of the reset pulse introduced into the central processing unit 20 is determined as Tw = 0.7 × (resistor 19a) × (capacitor 19b).

여기서 제1도에 표시한 메모리 디코더 회로는 중앙처리 장치(20)의 4개의 어드레스 단자에 결합되어 4입력을 16출력으로 만드는 4대 16디멀티플렉서와 기타의 논리 게이트로 구성되어 있으며, 그 디코딩 방식은 롬의 개당 기억용량에 따르게 되나 4개 어드레스 라인의 입력과 16개의 라인 출력으로 4K 바이트의 16개롬을 선택하게 되며, 이는 중앙처리장치의 메모리 요구신호와 메모리 독입, 독출신호를 앤드 논리를 취하여메모리를 액세스 하드록 되어 있다.The memory decoder circuit shown in FIG. 1 is composed of four 16 demultiplexers and other logic gates coupled to four address terminals of the central processing unit 20 to make four inputs 16 outputs. Depending on the memory capacity of the ROM, 16 inputs of 4K bytes are selected by input of 4 address lines and output of 16 lines, which takes an AND logic on the memory request signal of the central processing unit and the memory read and read signals. The memory is hard-accessed.

제 3도는 제1도에 도시한 음성재생부(50) 및 출력조절회로 (60)를 상세하게 나타낸 것으로, 음성재생부(50)는 중앙처리장치(20)를 통해 인입되는 메모리 보오드(30)의 디지탈 음성 데이터를 아날로그 신호로 변환하기 위해 중앙처리 장치(20)의 출력 포오트(D0∼D7)에 통상의 디지탈대 아날로그(D/A) 변환기를 결합시켰으며, 이 D/A 변환기의 출력은 출력조절회로 (60)에 연결된다. 출력조절회로 (60)는 음성 재생부(50)에서 출력된 아날로그 신호를 스피커(70)로 구동시키는데 충분한 크기로 증폭시키고 적절한 신호로 여과시키기 위해 연산증폭(61)와 이 증폭기(61)의 출력과(-) 입력단자 사이에 연결시킨 저항기(62)와, 증폭기(61)의 출력에 결합된 저항기(63),(64),(66)와 커패시터(65),(67)의 필터회로를 통해 또 다른 증폭기(68)가 연결된다.3 is a detailed view of the voice reproducing unit 50 and the output control circuit 60 shown in FIG. 1, and the voice reproducing unit 50 receives the memory board 30 introduced through the central processing unit 20. As shown in FIG. A digital to analog converter (D / A) is combined with an output port (D 0 to D 7 ) of the central processing unit 20 to convert the digital voice data of the digital signal into an analog signal. The output of is connected to the output control circuit (60). The output control circuit 60 outputs the operational amplifier 61 and the output of the amplifier 61 to amplify the analog signal output from the voice reproducing unit 50 to a size sufficient to drive the speaker 70 and to filter it with an appropriate signal. The resistor 62 connected between the (-) input terminal and the filter circuits of the resistors 63, 64, 66 and the capacitors 65, 67 coupled to the output of the amplifier 61 Another amplifier 68 is connected through.

상술한 음성 재생부(50)는 8비트의 D/A 변환기로 구동되며, 분해도가 1/256인 특성을 갖는다. 이 음성재생부(50)의 입력은 중앙처리장치(20)의 출력포트(b0∼b7)의 8비트라인을 통해 인입되는 D0=2°, D1=21, D2=22D3=23, D4=24, D5=25, D6=26, D7=27으로 표현되는 바이너리값이다. 이 음성 재생부(50)는 정밀한 전류 제어회로이기 때문에 출력축의 부하에 따라 영향을 받게되는 바, 이러한 출력축의 부하에서 받는 영향을 방지하기 위해 연산증폭기에 의해 1:5의 증폭을 행하여 이 음성 재생부(50)가 완전한 B급 특성을 갖게 하였다. 이때 이 연산증폭기의 출력은 제 4(a)도와 같은 그래프로 표시되는데, 이러한 파형이 스피커로 재생될때 음성 데이터의 왜곡이 발생하지 않도록 저항기(63),(66), 커패시터(65)등으로 구성된 저역통과 필터에 의해 제 4(b)도와 같은 완전한 음성신호출력을 유도하였다.The voice reproducing unit 50 described above is driven by an 8-bit D / A converter and has a resolution of 1/256. The input of the audio reproducing section 50 is input through the 8-bit line of the output ports b 0 to b 7 of the central processing unit 20, D 0 = 2 °, D 1 = 2 1 , D 2 = 2 It is a binary value represented by 2 D 3 = 2 3 , D 4 = 2 4 , D 5 = 2 5 , D 6 = 2 6 , and D 7 = 2 7 . Since the voice reproducing section 50 is a precise current control circuit, it is influenced by the load of the output shaft. In order to prevent the influence of the load on the output shaft, the voice reproducing unit performs amplification of 1: 5 by the operational amplifier to reproduce the voice. Part 50 had full B-class characteristics. At this time, the output of the operational amplifier is represented by a graph as shown in FIG. 4 (a), which is composed of resistors 63, 66, and capacitor 65 so that distortion of voice data does not occur when the waveform is reproduced by a speaker. The low pass filter induces the complete audio signal output as shown in FIG. 4 (b).

이제 제 5도를 참고하여 본 발명의 호출 및 고지용 음성 합성기에 음성 데이터를 기억시키는 방법에 대해 설명한다.Referring now to FIG. 5, a method for storing voice data in the call and announcement speech synthesizer of the present invention will be described.

본 발명에 있어서, 음성 데이터는 일종의 디지탈 녹음 방식이나 이때 점유되는 메모티의 양을 줄이기 위해 독창적인 방법을 사용하고 있다. 대부분의 디지탈 녹음에는 델타변조 또는 PCM 변조를 사용하거나 전자는 음질에 있어서 후자는 정보량에 있어서 불리한 점이 있다. 본 발명에서는 위의 두가지가 조합된 HDPCM 방식을 사용하며, HDPCM 방식이란 아날로그 음성 데이터의 기억을 위해 고안된 방식으로 먼저 음성신호를 일정한 시간 간격으로 A/D 변환기를 사용하여 채집(PCM)한 후 정보량을 줄이기 위해 컴퓨터에 의해 변위량을 계산(

Figure kpo00001
변조)한다. 이때 변위량을 몇 비트로 표현하느냐에 따라 줄어드는 정보량이 결정되며, 단순한 변조에 의한 데이터의 수집은 입력 신호의 진폭이 큰 경우나 경사가 큰 경우에는 표현할 수 있는 변위량의 제약에 의해 원래의 신호와는 다른 더 작은 값만의 데이터를 갖게 된다. 이렇게 얻어진 데이터로는 양질의 음질을 바랄 수 없으므로 원음에 가까운 신호를 재생하기 위해서는 실제 변위량이 표현 가능한 변위량보다 큰 경우에는 변위량 표현 비트를 확장하고 전후에 이를 표시하는 코드를 삽입하므로써 변조오차를 없앤다.In the present invention, the voice data is a kind of digital recording method, but an original method is used to reduce the amount of memo notes occupied at this time. Most digital recordings use delta modulation or PCM modulation, or the former has a disadvantage in the amount of information in the sound quality. In the present invention, the combination of the above two uses the HDPCM method, the HDPCM method is designed for the storage of analog voice data, the audio signal is first collected by using the A / D converter at a predetermined time interval (PCM) and then the amount of information To calculate displacement by computer
Figure kpo00001
Modulation). In this case, the amount of information to be reduced is determined by how many bits the displacement is expressed, and the data collection by simple modulation is different from the original signal due to the limitation of the displacement that can be expressed when the amplitude of the input signal is large or the slope is large. You will have only small data. Since the data obtained in this way cannot be expected to be of good quality, in order to reproduce a signal close to the original sound, the modulation error is eliminated by extending the displacement expression bit and inserting a code indicating it before and after the actual displacement is larger than the displacement.

여기서 변조가 완료된 음성 데이터는 복조기에 의한 충분한 재생실험을 거쳐 양질의 음으로 수정이 가해지며 음절단위로 테이블화된 후 컴퓨터 시스템에 의하여 롬 메모리에 기록된다.In this case, the modulated speech data is subjected to sufficient reproduction experiment by the demodulator, and is corrected to high quality sound, and is tabled in syllable units and recorded in the ROM memory by a computer system.

제 5도를 참조하면, 본 발명의 음정자료 수집 알고 리즘을 나타낸 도표로서, 플로우 챠트의 각 단계에 따라 체계적으로 설명하면 다음과 같다.Referring to FIG. 5, a diagram illustrating a pitch data collecting algorithm of the present invention is described as follows according to each step of a flowchart.

al : 현 단계에서는 A/D 변환기에 의해 얻어진 8비트의 데이터를 이전의 데이터와 비교하여 비교치를 얻어 낸다.al: In this step, the 8-bit data obtained by the A / D converter is compared with the previous data to obtain a comparison value.

a2 : 이 비교치(데이터의 T°와 T+인때의 데이터 변화치)가 4비트 값이상인가를 체크한다.a2: Check whether this comparison value (data change value when T ° and T + of data) is 4 bits or more.

a3 : 변화치가 4비트 값이하인 경우이며 이는 이전데이터(T°)와 현데이터(T+)와의 차로서 그대로 보존된다.a3: When the change value is 4 bits or less, it is preserved as a difference between the previous data (T °) and the current data (T + ).

a4 : 현데이터 (T+때의)는 이제 이전데이터 (T°)로서 간주된다.a4: The current data (at T + ) is now considered as the previous data (T °).

a5 : 모든 샘플링에 의해 얻어진 데이터가 다처리 되었는가를 물어보고 다 끝난경우 작업을 종료한다.a5: Asks if the data obtained by all samplings have been processed and finishes the operation.

b1 : 데이터값의 차이가 4비트 이상이므로 우선 초과코드(이코드이후의 데이터들은 각 샘플링간의 값의 차가 아니라 완전한 데이터값임을 표시)을 삽입한다.b1: Since the difference in data values is 4 bits or more, first insert an excess code (indicating that the data after this code is a complete data value, not a difference in value between each sampling).

b2 : 4비트의 비교치 데이터가 아니라 8비트의 완전한 데이터값을 보존한다.b2: Preserves the 8-bit complete data value rather than the 4-bit comparison value data.

b3 : 현 데이터가 이전 데이터로서 세트되며 다음 데이터가 현 데이터로 간주되 어 다음단계로 준비를 한다.b3: The current data is set as the previous data, and the next data is regarded as the current data and prepared for the next step.

b4 : 현 데이터와 이전 데이터와의 차이가 역시 4비트 이상을 초과하는지 체크한다.b4: Check whether the difference between the current data and the previous data exceeds 4 bits.

b5 : 4비트가 넘어가는 경우 b2단계로 가서 음성데이터 처리를 계속한다.b5: If 4 bits are exceeded, go to step b2 to continue processing voice data.

b6 : 그 차가 4비트이하로 초과 해제코드(이후의 데이터는 샘플링간의 값의 차가 4비트 이하임을 의미)를 삽입하고 a3단계로가 처리를 계속한다.b6: The difference is 4 bits or less, and an excess release code (a subsequent data means that the difference in values between samplings is 4 bits or less) is inserted, and the processing continues to step a3.

다음에 제1도, 2도, 3도 및 4도를 참조하여 본 시스템의 전체동작을 설명하면, 사용자가 본 발명의 호출 및 고지용 음성 합성기를 사용하기 위하여 스위치 온하는 경우, 시스템 전체에 B+ 전압이 인가되고, 이때 제2도의 자동 리세트 회로(10)의 커패시터(13),(19b)가 충전하게 된다. 충전되는 동안 트랜지스터 T1은 오프상태를 이루어 B+전압은 저항기(15), 인버터(17)를 통해 단안성 멀리바이브레이터(18)의 입력에 로우레벨로 인가되나, 커패시터(13)의 충전전압이 다이오드(14)의 전위장벽을 넘어서 기에 충분한 0.7V 이상으로 되면 트랜지스터 T1은 도통상태로 되어 B+전압은 인버터(17)를 통해 단안정 멀티바이브레이터(18)의 B입력에 하이레벨로 걸리게 된다. 이때 단안정 멀티바이브레이터(18)의 Q 출력은 로우레벨로 적하강하게 되고 그 하강된 레벨의 기간은 저항기(19a)및 커패시터(19b)로 결정되는 시간만큼 유지된다. 이런 식으로 형성된 리세트 펄스는 중앙처리장치(20)의 리세트 단자에 인입되어 중앙처리장(20)를 구동시키게 된다.Next, referring to FIGS. 1, 2, 3, and 4, the overall operation of the system will be described. When the user switches on to use the call synthesizer of the present invention, the B + voltage is applied to the entire system. Is applied, and the capacitors 13 and 19b of the automatic reset circuit 10 of FIG. 2 are charged. While charging, transistor T1 is turned off so that the B + voltage is applied at low level to the input of monocular mulvibrator 18 via resistor 15, inverter 17, but the charge voltage of capacitor 13 is diode When the potential barrier of (14) is over 0.7 V, which is sufficient for the device, the transistor T1 is in a conductive state, and the B + voltage is applied to the B input of the monostable multivibrator 18 through the inverter 17 at a high level. At this time, the Q output of the monostable multivibrator 18 drops to a low level and the duration of the lowered level is maintained for a time determined by the resistor 19a and the capacitor 19b. The reset pulse formed in this manner is introduced into the reset terminal of the central processing unit 20 to drive the central processing plant 20.

전술한 바와같이 중앙처리장치(20)가 구동하게 되면, 내장된 프로그램에 따라 중앙처리장치(20)의 제어신호가 동작하여 메모리칩 선택을 하게 되고 중앙처리장치(20)는 어드레스 버스, 데이터버스 및 버퍼를 통해 메모리보오드와 교통한다. 이때 사용자의 키 입력(80)에 해당하는 음성데이터는 중앙처리장치(20)의 명령에 따라 메모리보오드로부터 호출되어 중앙처리장치(20)를 통해 출력포오트(D0∼D7)이 나타나고, 그후이 음성데이터는 D/A 변환기인 음성재생부(50)의 입력(D0∼D7)으로 인가된다(제3도 참조).As described above, when the central processing unit 20 is driven, the control signal of the central processing unit 20 is operated according to the embedded program to select the memory chip, and the central processing unit 20 includes the address bus and the data bus. And communicate with memory board through buffer. At this time, the voice data corresponding to the user's key input 80 is called from the memory board according to the command of the central processing unit 20, the output port (D 0 ~ D 7 ) through the central processing unit 20 appears, The voice data is then applied to the inputs D 0 to D 7 of the voice reproducing section 50, which is a D / A converter (see FIG. 3).

제3도에서, 음성재생부(50)에 인입된 디지탈 형태의 음성데이터는 디지탈/아날로그 변한기를 통하여 아날로그 신호로 변환된다. 다시 말해서, 재생하고자 하는 음성데이터가 중앙처리장치(20)에 들어오면 중앙처리장치(20)는 전후의 음의 종류를 고려하여 해당되는 음성 데이터 블록을 선택하게 된다. 선택된데이터 블록에서 꺼내어진 데이터는 변조시의 상황이 고려되면서 계속 가감되어져(복조)원래의 신호(디지탈)로 바뀐후 D/A 변한기를 거쳐 계단파로 출력되어 진다. 이렇게 변한된 아날로그 신호는 연산증폭기(61A)를 통하면서 일정수준으로 증폭되고(제 4a도 참조), 그후 저역통과 필터(63A)를 통해 계단피성분이 제거된 완전한 아날로그 신호로 출력되어(제4b도 참조) 스피커(70)를 울리게 된다.In FIG. 3, the voice data in the digital form introduced into the voice reproducing unit 50 is converted into an analog signal through the digital / analog converter. In other words, when the voice data to be reproduced enters the CPU 20, the CPU 20 selects a corresponding voice data block in consideration of the type of sound before and after. The data taken out from the selected data block is continuously added and subtracted (demodulated) while taking into account the situation of modulation, and converted to the original signal (digital), and then output as a stair wave through the D / A converter. The analog signal thus changed is amplified to a certain level through the operational amplifier 61A (see FIG. 4A), and then output as a complete analog signal from which the stepped components are removed through the lowpass filter 63A (4b). See also) to ring the speaker 70.

상술한 바와같이 본 발명의 호출 및 고지용 음성 합성기는 메모리 보오드에 내장된 디지탈 음성데이터를 키입력에 의하여 신택하여 아날로그 신호로 변환시켜 일정 수준으로 증폭시키고 여과시킨후 스피커를 통해 호출 및 고지를 행하게 하였으므로, 종래와 같이 사람이 손수 육성으로 호출 및 고지를 행해야 하였던 불편이 제거되었다.As described above, the voice synthesizer for call and announcement of the present invention converts the digital voice data embedded in the memory board into an analog signal by using a key input, and amplifies and filters it to a certain level. As a result, the inconvenience of having to call and notify people by hand training is eliminated.

Claims (3)

시스템을 초기상태로 리세트시켜 동작가능한 상태로 만드는 자동 리세트회로(10), 이 자동리세트 회로에 리세트 단자를 통해 결합되어 있고 시스템의 연산작용을 수행하는 중앙처리장치(20), 호출 및 고지용 음성합성기 제어프로그램 및 음성데이터를 내장하고 있는 롬(31a),(31b)과 임의 데이터 메모리인 램(32)으로된 메모리 보오드(30), 중앙처리장치(20)에 결합되어 디지탈 음성데이터를 아날로그 신호로 변환시키는 음성 재생부(50), 이 음성 재생부(50)의 출력을 일정 수존으로 증폭시키고 여파시키는 출력조절회로(60), 이 출력조절회로의 출력을 음성으로 재생시키는 스피커(70), 그리고 중앙처리장치(20)에 결합되어 키입력을 행하는 키입력보오드(80)로 구성된 것을 특징으로 하는 호출 및 고지용 음성합성기.An automatic reset circuit 10 for resetting the system to an initial state and making it operable; a central processing unit 20 coupled to the automatic reset circuit via a reset terminal and performing arithmetic operations of the system; And digital voice data coupled to the memory board 30 and the central processing unit 20, which are composed of ROMs 31a and 31b having a voice synthesizer control program and voice data and a random data memory RAM 32. A voice reproducing unit 50 for converting the signal into an analog signal, an output control circuit 60 for amplifying and filtering the output of the voice reproducing unit 50 into a predetermined zone, and a speaker for reproducing the output of the output control circuit into voice ( 70) and a voice synthesizer for call and notification, characterized in that it is composed of a key input board (80) coupled to the central processing unit (20) to perform key input. 제1항에 있어서, 단안정 멀티바이브레이터(18)와, 이 멀티바이브레이터의 B 입력단자에 연결된 인버터(17), 이 인버터의 입력에 연결된 트랜지스터 T1, 다이오드(11),(14), 저항기(12),(15) 커패시터(13),(16)의 트리거회로, 단안정 멀티바이브레이터(18)의 Rxy 및 Cx 단자와 B+단자 사이에 연결한 저항기(19a)및 커패시티(19b)로 자동리세트회로(10)를 구성한 것을 투징으로 하는 호출 및 고지용 음성합성기.A monostable multivibrator (18), an inverter (17) connected to the B input terminal of the multivibrator, transistors T1, diodes (11), (14), and a resistor (12) connected to the input of the inverter. Trigger circuit of capacitors 13 and 16, resistor 19a and capacitance 19b connected between Rxy and Cx and B + terminals of monostable multivibrator 18 A voice synthesizer for calling and notification that uses a settling unit (10) as a penalty. 제1항에 있어서, 저항기(62) 및 증폭기(61)로 연산증폭기(61A)를 구성하고, 저항기(63),(64),(66),커패시터(65),(67) 그리고 증폭기(68)로 저역통과필터(63A)를 구성하여 출력조절회로(60)를 구성한 것을 특징으로 하는 호출 및 고지용 음성합성기.The operational amplifier (61A) is composed of a resistor (62) and an amplifier (61), and the resistors (63), (64), (66), the capacitors (65), (67), and the amplifier (68). And a low pass filter (63A) to configure the output control circuit (60).
KR8205654A 1982-12-17 1982-12-17 Sound synthetic system KR840002113B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR8205654A KR840002113B1 (en) 1982-12-17 1982-12-17 Sound synthetic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR8205654A KR840002113B1 (en) 1982-12-17 1982-12-17 Sound synthetic system

Publications (2)

Publication Number Publication Date
KR840003097A KR840003097A (en) 1984-08-13
KR840002113B1 true KR840002113B1 (en) 1984-11-15

Family

ID=19226296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8205654A KR840002113B1 (en) 1982-12-17 1982-12-17 Sound synthetic system

Country Status (1)

Country Link
KR (1) KR840002113B1 (en)

Also Published As

Publication number Publication date
KR840003097A (en) 1984-08-13

Similar Documents

Publication Publication Date Title
US4914439A (en) Analog to digital conversion system utilizing dither
JPH0226240B2 (en)
US4910780A (en) Audio signal recording and reproducing apparatus utilizing digital data compression and extension
JPS6044837A (en) Waveform regenerating device
US4508457A (en) Electronic timepiece with record/playback circuits
KR840002113B1 (en) Sound synthetic system
US6426934B1 (en) One-bit data reproducing system having controllable low pass filter characteristics
JPS6331120Y2 (en)
US4870512A (en) Data recording and reproducing device
JP3875746B2 (en) Digital recording device
JP2614840B2 (en) Digital audio recording and playback device
JPS60263229A (en) Sound recording and reproducing device
JP2601440B2 (en) Digital audio recording and playback device
JPH01303933A (en) Digital signal processor
JPH0529861A (en) Automatic device for avoiding musical sound distortion
JPH075579Y2 (en) Playback device with built-in solid-state memory
KR930005598B1 (en) Camcoder
JPS5933945A (en) Signal processing circuit
JPH0772978B2 (en) Digital audio signal playback device
KR920008213B1 (en) Audio recording circuit
JPH0263271B2 (en)
JP2011215314A (en) Recorder
JP3220650B2 (en) Silence compression method
JPH073949B2 (en) Gain control circuit
US7546636B1 (en) Authorization control circuit and method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition

Free format text: OPPOSITION NUMBER: 001985000165001985001332; OPPOSITION DATE: 24010213