KR840000340B1 - 제어 변수 발생회로 - Google Patents
제어 변수 발생회로 Download PDFInfo
- Publication number
- KR840000340B1 KR840000340B1 KR7903396A KR790003396A KR840000340B1 KR 840000340 B1 KR840000340 B1 KR 840000340B1 KR 7903396 A KR7903396 A KR 7903396A KR 790003396 A KR790003396 A KR 790003396A KR 840000340 B1 KR840000340 B1 KR 840000340B1
- Authority
- KR
- South Korea
- Prior art keywords
- control
- transistor
- circuit
- transistors
- input
- Prior art date
Links
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 claims description 6
- 101100537098 Mus musculus Alyref gene Proteins 0.000 claims description 5
- 101150095908 apex1 gene Proteins 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012407 engineering method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도는 독일특허 제2406285호에서 발표된 바와 같은 압축회로.
제2도는 제1도에 도시된 내부 전달소자(12)의 구체적 형태와 관련된 본 발명에 따른 회로.
본 발명은 전자적으로 작동될 수 있는 증폭 또는 감쇄장치의 전달상수를 제어하기 위한 제어 변수 발생회로에 관한 것이다. 자동식 동적(dynamic), 압축(compression)과 신장(expansion)을 위한 시스템에서는 제어가능한 증폭 및 감쇄장치의 전달 상수와 압축기나 신장기의 유용 신호 입력 진폭 사이에 정확하게 재생가능한 관계가 필수적으로 존재해야 한다. 상기 변수들 사이의 이런 명확한 관계는, 재생된 유용 신호의 주파수 스펙트럼(spectrum)과 레벨(level) 조건이 원래의 것과 부합하기 위한 중요한 선행요건이다. 이외에도, 신장기의 입력 레벨이 압축기의 출력레벨과 절대적으로 일치해야 한다는 기본적 요건이 있다.
이 두번째 요건을 조절이나 보상을 해주지 않고서도 항상 만족될 수는 없는 것이다. 예를들어 테이프유형이 다르다든지 또는 각기 다르게 조절되어 있는 기계에서 테이프가 사용된다든지 하는 원인으로 인하여, 자기테이프 녹음장치내에서 레벨 결함이 발생될 수 있는 것이다.
상기 두번째의 요건이 다음 조건하에서는 요구되지 않을 수 있다. 즉, "미스트랙킹(mistracking)"이라는 용어로 표시되기도 하는 레벨오차는 압신기(압축신장기)의 특성 곡선이 "dB-선형(dB-linear)" 일때 다시 말해서 그것이 입력 진폭의 로그값에 대해 선형일 때에는 유용신호의 레벨조건에 영향을 미치지 않는다.
원하는 제어특성(곡선)을 얻기위해 제어전압 발생기의 충전 커패시터와 전자적으로 제어가능한 증폭 또는 감쇄장치의 제어 입력 사이에는 지수 함수적 특성을 가진 전달소자가 삽입되어 있다. 이 전달 소자는 전도상태 전류와 반도체의 순방향 전압사이에 지수함수적 관계가 사용되는 다이오드나 트랜지스터로 구성되어 있다. 이들 중 특수한 몇가지 형태만이 수 데케이드(decade)에 걸쳐 좋은 직선성을 보여준다.
본 발명의 목적은 정상(steady) 미분가능 함수에 따른 전달장치를 제공하려는 것으로, 그 장치는 수 데케이드에 걸쳐 선형으로 동작하며, 그 자체로서는 수 데케이드에 걸쳐 원하는 직선성을 보여주지 않는 트랜지스터가 그 장치 내부에 사용될 수 있다. 이 문제는 본 발명에 의해 해결되었다. 도면에 도시된 구체형의 실례를 통해 본 발명을 상세히 설명하면 다음과 같다.
먼저 종래 기술에 의한회 로의 기본 원리가 제1도에 따라 설명될 것이다. 단자(1)로 들어온 유용 신호는 저항(3)을 통해서 전자적으로 조정가능한 저항(5)를 가진 가변 전달상수 증폭기(4)의 입력으로 보내진다. 압축된 동적(dynamic) 신호를 출력단자로(2)로부터 빼낼 수 있다. 전자적으로 제어가능한 증폭기(4)에 대한 레벨에 따른 제어는, 그것의 출력에 나타나는 신호가 저항(7)을 통해 전자적으로 제어가능한 저항(9)를 가진 또 다른 제어가능 증폭기(8)의 입력으로 보내짐으로써 이루어진다. 이 증폭기의 출력에는 임계치 정류기(11)이 장치되어 있다. 이 정류기(11)은 전자적 제어가능 저항(5)과 (9)의 제어 입력(6)과 (10)으로 적절한 제어 신호를 보내서 전자적 제어가능 증폭기(8)의 출력에 0 dB의 동적신호가 나타나도록 한다. 지수함수적 특성을 지닌 전달장치(12)는 dB-선형의 특성을 달성하기위해, 직류전압발생기(13)과 병렬인 제어 전압 발생기(11)의 부하측으로 내부 결선되어 있다. (그러나 도면에 따르면 제어전압 발생기는 직류전압 발생기의 부하측에 전달장치(12)가 연결되어 있는 것으로 되어 있다).
이제 제2도를 참조하며 이 전달장치의 설계에 대해 설명할 것이다.
제2도는 제1도는 잘라낸 것으로, 내부의 직류전압발생기(13)의 부하측에 전달소자(12)가 연결되어 있는것과 전자적 제어가능 저항(5)와 (9)를 이루는 회로들을 보여주고 있다. 전달장치(12)의 제어특성을 주로 결정하는 장치는 트랜지스터(15), (18), (22)와 저항(16), (19), (23), (24)이다. 이 장치에서는 상기 트랜지스터의 콜렉터들이 상호 연결되어 있으며 또한 동시에 전류미러(mirror)회로(31)의 입력(32)로도 연결되어 있다. 트랜지스터(15), (18), (22)의 에미터는 각각 저항(16), (19), (23)으로 연결되어 있다. 저항(16), (19), (23)의 다른쪽은 각각 상호 연결되어 저항(24)와 트랜지스터(27)의 에미터-콜렉터 영역을 통과해서 제2전류미러회로(36)의 입력(37)로 연결되어 있다.
트랜지스터(15)와 (18)의 베이스는 입력단자(14)와 (17)을 통해서 기준전압(VRef1)(VRef2)로 연결되어 있다. 트랜지스터(22)의 베이스는 입력 단자(21)을 통해 기준전압(VRef3)으로 연결되어 있는 것처럼 되어 있다. 이 기준전 압은회로 공학적방법으로 베이스가 또 다른 트랜지스터(20)의 에미터-베이스 영역을 통해 기준전압(VRef2)로 연결되도록 함으로써 만들어진다.
트랜지스터(27)의 베이스는 한편으로는 트랜지스터(28)의 콜렉터로 연결되어 있는데 트랜지스터(29)의 베이스도 마찬가지로 입력단자(28)을 통해 기준전압(VRef4)로 연결되어 있고, 그 에미터는 저항(30)을 통해 부(-)의 동작전압이 들어오는 입력단자(66)으로 연결되어 있다. 트랜지스터(27)의 베이스는 또 다른 한편으로는 트랜지스터(26)과 (25)로 구성된 다알링톤 회로의 에미터로 연결되어 있다. 다알링톤 회로의 공통 콜렉터는 정(+)의 동작전압이 들어오는 입력단자(65)로 연결되어 있다. 다알링톤 증폭기의 베이스는 내부 직류전압 발생기(13)으로 연결되어 있다. 트랜지스터(25)와 (26)으로 구성된 다알링톤 회로는, 한편으로는 내부직류 전압 발생기(13)의 전위의 매칭(matching)을 위해 그리고 다른 한편으로는 전류 증폭기로서 동작하게 하기위해 사용된다. 트랜지스터(25)의 베이스를 트리거(trigger)해 줌으로써, 트랜지스터(25)와 (26)으로 구성된 다알링톤 단으로 통하는 분로와 트랜지스터(27)의 베이스-에미터 영역으로 통하는 사이에서 트랜지터스(21)에 의해 공급되는 전류의 전류분배 제어가 이루어진다. 이렇게 하여, 다알링톤단의 트랜지스터(25)의 베이스에 인가되는 제어 전압으로써 트랜지스터(27)의 에미터전위를 제어하는 것이 가능해진다. 트랜지스터(15), (18), (22)의 지수함수적인 특성의 결과로 그것들의 콜렉터전류는 트랜지스터(27)의 에미터 전위에 대한 함수로서 지수적으로 변한다. 기준전압(VRef1), (VRef2)의 크기와 저항(16)(19)(23)(24)의 크기는, 트랜지스터(27)의 에미터 전위의 함수로서 나타나는 트랜지스터(15)(18)(22)의 콜렉터 전류에 관해 원하는 특성을 얻기위해 모두 서로 다르게 되어있다. 기준전압(VRef1)은 기준전압(VRef2)보다 크다. 저항(16)은 저항(19)보다 크며 저항(19)는 저항(23)보다 크고 저항(23)은 저항(24) 보다 크다. 저항(24)는, 만일 그 값이 저항(16)(19)(23)을 정할때 포함되었다면 없어도 될 것이다. 저항들의 공통 접점(67)의 전위가 기준전압(VRef1)과 기준전압(VRef2)사이의 값을 가지는, 한예는, 다만 저항(16)(24)와 함께 트랜지스터(15)의 성질에 의해서만 특성이 형성될 것이다.
공통접점의 전위가 기준전압(VRef2)와 기준전압(VRef3)사이로 되면 즉시 트랜지스터(18)을 통해 전류가 더 흐르게 되어서, 저항(16)(19)(24)와 함께 두 트랜지스터(15)(18)의 특성으로부터 특성곡선이 얻어진다. 저항(16)(19)(23)(24)의 공통 접점(67)의 전위가(VRef3)보다 낮아지면 트랜지스터(22)가 도통되므로 결과적 특성곡선은 저항(16)(19)(23)(24)와 함께 모든 트랜지스터(15)(18)(22)의 특성으로 부터 형성된다. 기준전압과 저항이 이처럼 단계적으로 설계되어 있어서, 트랜지스터들이 직선성 범위를 벗어나는 순간 또하나의 다른 트랜지스터가 도통될 수 있게 된다.
이러한 방법으로 수 데케이드에 걸쳐 원하는 직선성을 지닌 특성 곡선형을 얻을 수 있다. 트랜지스터(15)(18)(22)로부터 생긴 콜렉터 전류는 전류미러회로(31)의 입력을 통해서 전류미러회로(31)의 한 출력(33)과 또한 출력(34)로 연결된 다이오드 체인(chain)을 트리거 하기위해 사용된다. 전류레벨회로(31)은 각 다이오드 집합내의 전류가 전류 미러회로로 들어오는 입력 전류와 정확이 일치하도록 해준다.
다이오드 체인의 각쌍은 여섯개의 직렬로 연결된 다이오드(41)-(46), (47)-(52), (53)-(58), (59)-(64)로 구성되어 있다. 다이오드 체인의 다른 끝은 각각 상보전류 미러회로(36)의 출력(38)과 (39)로 연결되어 있는데, 상보전류 미러회로(36)의 입력(37)로는 트랜지스터(15)(18)(22)와 상보적인 트랜지스터(27)의 콜렉터 전류가 들어온다. 다이오드(43)(44)의 접합점과 다이오드(49)사이에는 다이오드들을 통하는 전류의 함수로서 차동저항이 형성되며, 이 저항이 제1도 회로의 전자적 제어가능 저항(5)로서 직접 작용한다. 또 하나의 다이오드체인에도 적당한 위치에 차동저항이 형성되어 제1도에 따른 회로내의 전자적 제어가능저항(9)의 역할을 한다.
전류 미러회로(31)과 (36)이 단자(35)와 (40)을 통해 대칭적 공급전압(+VB)와 (-VB)로 연결되어 있고 상보회로 설계가 있기 때문에 차동저항(5)와 (9)는 0의 전위에 있게 된다.
Claims (1)
- 전달소자(12)는 적어도 두개의 트랜지스터(15)(18)로 구성되어 있고, 그것들의 베이스는 서로 다른 가준전압(VRef1)(VRef2)에 연결되어 있으며, 그것들의 에미터-콜렉터 전류 통로에는 서로다른 저항(16, 19)가 직렬로 연결되어 있고, 전달소자(12)의 한 입력은 트랜지스터의 에미터나 콜렉터에 인접한 전류통로의 분기점으로 연결되어 있으며, 하나의 출력은 트랜지스터의 콜렉터나에미터들 중 하나와 인접한 전류통로의 분기점에 연결되어 있는 제어변수 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR7903396A KR840000340B1 (ko) | 1979-10-02 | 1979-10-02 | 제어 변수 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR7903396A KR840000340B1 (ko) | 1979-10-02 | 1979-10-02 | 제어 변수 발생회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR840000340B1 true KR840000340B1 (ko) | 1984-03-19 |
Family
ID=19213093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR7903396A KR840000340B1 (ko) | 1979-10-02 | 1979-10-02 | 제어 변수 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR840000340B1 (ko) |
-
1979
- 1979-10-02 KR KR7903396A patent/KR840000340B1/ko active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1419748A (en) | Current stabilizing arrangement | |
US3942181A (en) | Variable-gain amplifier | |
KR0148324B1 (ko) | 가변 이득 증폭 회로 | |
US4182993A (en) | Signal amplitude compression system | |
GB1573616A (en) | Electronic impedance devices | |
US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
EP0124944B1 (en) | Peak detector | |
FI72017C (fi) | Koppling foer aoaktning av en styrsignal foer styrning av oeverfoeringsstycken hos elektronisk styrbara foerstaerknings- och daempningsorgan. | |
US4464633A (en) | Amplifier incorporating gain distribution control for cascaded amplifying stages | |
US3153189A (en) | Attenuation network automatically controlled by level of signal carrier | |
KR840000340B1 (ko) | 제어 변수 발생회로 | |
US3949317A (en) | Fast recovery limiting and phase inverting amplifier | |
US5012140A (en) | Logarithmic amplifier with gain control | |
CA1054686A (en) | Fast automatic gain control circuit with adjustable range | |
US3701036A (en) | Variable gain amplifier system | |
US3243719A (en) | A. g. c. circuit including a constant impedance variable-attenuation network utilizing current-sensitive impedances | |
US3492497A (en) | Transistor logarithmic transfer circuit | |
US3974400A (en) | Limiter circuit | |
US5812008A (en) | Logarithmic converter | |
US3832645A (en) | Wide band gain control circuit | |
US3548332A (en) | Gain control circuit | |
US3268828A (en) | Amplifier with constant amplitude output | |
US3517267A (en) | Controlled linear half-wave or full-wave alternating current signal detector using linear amplifier combined with non-linear feedback circuit | |
US3739195A (en) | Remotely controlled electronic differential resistance | |
US4013972A (en) | Amplifier with gain control means |