KR830002643B1 - Audio frequency noise suppression circuit - Google Patents

Audio frequency noise suppression circuit Download PDF

Info

Publication number
KR830002643B1
KR830002643B1 KR1019780001652A KR780001652A KR830002643B1 KR 830002643 B1 KR830002643 B1 KR 830002643B1 KR 1019780001652 A KR1019780001652 A KR 1019780001652A KR 780001652 A KR780001652 A KR 780001652A KR 830002643 B1 KR830002643 B1 KR 830002643B1
Authority
KR
South Korea
Prior art keywords
signal
noise
input terminal
pulses
pulse
Prior art date
Application number
KR1019780001652A
Other languages
Korean (ko)
Other versions
KR830000412A (en
Inventor
요한네스 버언하드 헤인리크 피크
요한 마치엘 스미트
Original Assignee
앤. 브이. 필립스 글로 아이람펜 파브리캔
미스터. 디. 제이. 싹커스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앤. 브이. 필립스 글로 아이람펜 파브리캔, 미스터. 디. 제이. 싹커스 filed Critical 앤. 브이. 필립스 글로 아이람펜 파브리캔
Priority to KR1019780001652A priority Critical patent/KR830002643B1/en
Publication of KR830000412A publication Critical patent/KR830000412A/en
Application granted granted Critical
Publication of KR830002643B1 publication Critical patent/KR830002643B1/en

Links

Images

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

오디오 주파수 잡음억제회로Audio frequency noise suppression circuit

제1도는 본 발명에 따른 잡음 억제회로의 실시예를 도시한 도면.1 shows an embodiment of a noise suppression circuit according to the present invention.

제1도는 제1도에 있어, 잡음발생시 스테레오 신호를 억제하기 위한 제어신호의 일예를 도시한 파형도.FIG. 1 is a waveform diagram showing an example of a control signal for suppressing a stereo signal when noise occurs in FIG.

제2도는 제1도에 사용된 잔파정류기 및 평활 필터의 실시예를 도시한 도면.2 shows an embodiment of a residual wave rectifier and a smoothing filter used in FIG.

제3도는 제1도에 사용된 변환기의 실시예를 도시한 회로도.3 is a circuit diagram showing an embodiment of the converter used in FIG.

제4도는 디지탈 방식에 의한 본 발명의 잡음 억제회로의 실시에를 도시한 계통도.4 is a schematic diagram showing an implementation of the noise suppression circuit of the present invention by a digital method.

본 발명은 레코드판으로 발생하는 신호내의 오디오 주파수 잡음을 억제하기 위한 회로에 관한 것이다.The present invention relates to a circuit for suppressing audio frequency noise in a signal generated by a record plate.

문헌 "Electronics Letters" 1976년 12월 9일, Vol 12, No. 25, 제 656내지 657페이지에 있는 M.R.Sach및 J.M. Bullingham의 논문 "Audio disc scratch filter"에 기재된 회로는 지연 유니트 및 이에 결함된 잡음 억제기를 갖고서 입력단자와 출력단자간에 배치되는 신호 처리부와, 잡음검출기를 갖고서 상기 입력단자에 접속되는 제어신호부를 구비한다.Document "Electronics Letters", December 9, 1976, Vol 12, No. 25, M.R. Sach and J.M. on pages 656-657. The circuit described in Bullingham's paper "Audio disc scratch filter" includes a signal processing unit disposed between an input terminal and an output terminal having a delay unit and a defective noise suppressor, and a control signal unit connected to the input terminal having a noise detector. .

종래 기술의 회로에 있어서, 잡음이 없을 경우에 지연유니트에서 지연된 신호는 잡음억제기를 거쳐 출력 단자에 전송된다. 그러나, 만일에 펄스형 간접신호, 예로서, 레코드판상의 긁힘에 기인한 펄스형 간섭신호가 잡음 검출기에서 검출되면, 제어신호가 발생되어 잡음 억제기를 작동시키는데 이같은 잡음 억제기의 작동 중에는 잡음억제기에서 절환이 행해져, 지연된 입력신호 대신에 비지연된 입력신호가 출력단자에 인가된다. 이같은 절환상태 즉, 입력단자가 잡음 억제기를 통해 출력단자에 접속되는 처환상태는 70m sec동안 지속되며, 이후 자동적으로 원상태로 복귀되어 비지연된 신호가 지연된 신호로 다시 대체된다. 그러나, 이같은 종래기술의 회로에 있어서는 절환상태 기간, 즉, 임력단자가 잡음 억제기를 통해 출력단자에 접속되는 기간중에 간섭신호가 발생될 경우 간섭신호가 억제될 수 없어, 결과적으로 오디오 주파수 출력신호에 있어 청각으로 감지되게 된다는 결점이 있다.In the circuit of the prior art, in the absence of noise, the delayed signal in the delay unit is transmitted to the output terminal via a noise suppressor. However, if a pulsed indirect signal, for example a pulsed interference signal due to scratches on the record plate, is detected at the noise detector, a control signal is generated to operate the noise suppressor. Switching is performed at and a non-delayed input signal is applied to the output terminal instead of the delayed input signal. This switching state, that is, the switching state in which the input terminal is connected to the output terminal through the noise suppressor, lasts for 70m sec, and then automatically returns to its original state so that the non-delayed signal is replaced by the delayed signal. However, in such a prior art circuit, when an interference signal is generated during the switching state period, i.e., when the force terminal is connected to the output terminal through the noise suppressor, the interference signal cannot be suppressed, and as a result, There is a drawback to being perceived by hearing.

본 발명은 공지의 회로를 개량함을 그 목적으로 한다.An object of the present invention is to improve a known circuit.

본 발명에 따른 오디오 주파수 잡음 억제회로는 입력단자와 출력단자를 구비하고, 상기 입력단자에 결합된 지연유니트 및 이 지연유니트와 출력단자 사이에 제어단자를 갖고서 승산기형태로 결합된 잡음 억제기를 포함한 신호 처리부를 구비하며 또한 상기 입력단자에 결합된 잡음 검출기 및 이 잡음검출기와 상기 잡음 억제기의 제어 단자간에 결합된 함수 발생기를 포함한 제어신호부를 구비하며, 상기 함수 발생기는 잡음 발생시 제어신호를 발생하여 레코드판으로부터의 신호를 제1기간중에 작동레벨로 부터 억제레벨로 변화시켜 제2기간중에 억제레벨에 유지시킨 후 제3기간중에 억제레벨로 부터 작동 레벨로 다시 변화시키며 상기 각 기간은 0.5msec내지 3msec의 값을 가지며, 상기 지연유니트의 지연기간은 상기 제1기간과 동등하다.An audio frequency noise suppression circuit according to the present invention has an input terminal and an output terminal, and includes a delay unit coupled to the input terminal and a noise suppressor coupled in a multiplier form with a control terminal between the delay unit and the output terminal. And a control signal unit including a noise detector coupled to the input terminal and a function generator coupled between the noise detector and a control terminal of the noise suppressor, wherein the function generator generates a control signal and generates a control signal when noise is generated. The signal from the plate is changed from the operating level to the suppression level during the first period, held at the suppression level during the second period, and then changed back from the suppression level to the operating level during the third period. The delay period of the delay unit is equal to the first period.

문헌 "Journal of the Audio Engineering Society", 1068년 10월, Vol. 16, No.4, 제 426 내지 429페이지에 있는 B.L. Cardozo 및 G.Domburg의 논문" "An Estimation of Annoyance Caused by Dropouts in magnetically Recorded Music"에는 10msec의 지속 기간을 초과하지 않는 신호 중단, 즉, 상기 지속 기간 내의 어느 기간에 걸쳐 신호의 진폭의 감소 및 증대되는 바와 같은 신호 중단은 신호 진폭 변화의 값에 무관하고 청각으로 감지행 수 없다고 공지되어 있다."Journal of the Audio Engineering Society", October 1068, Vol. 16, No. 4, B.L. on pages 426-429. Cardozo and G.Domburg's paper "An Estimation of Annoyance Caused by Dropouts in magnetically Recorded Music" includes signal interruptions that do not exceed a duration of 10 msec, i.e., the decrease and increase in the amplitude of the signal over any period within the duration. It is known that signal interruption as such is independent of the value of the signal amplitude change and cannot be sensed audibly.

본 발명은 이같은 현상을 이용하여, 인공적으로 신호 중단을 발생시키는 회로를 제공해서 원 신호내에 존재하는 펄스형 간섭신호를 신호 중단으로 대체한다. 이 경우, 상기 펄스형 간섭 신호는 레코드판의 손상 및 오염에 기인하여 레코드 작동중에 발생행 수도 있다.The present invention utilizes such a phenomenon to provide a circuit which artificially generates a signal interruption and replaces the pulsed interference signal existing in the original signal with the signal interruption. In this case, the pulsed interference signal may occur during recording operation due to damage and contamination of the record plate.

실험의 결과, 전술된 신호감소기간, 신호 억압기간 및 신호 증대기간에 간섭신호는 실제적으로 청작으로서는 감지할 수 없을 정도로 억압된다.As a result of the experiment, the interfering signal is suppressed to the extent that it cannot actually be detected by phonation in the above-described signal reduction period, signal suppression period and signal enhancement period.

본 발명의 일 실시예에 있어, 함수 발생기는 잡음 검출기에 접속된 멀티바이브레이터와, 단안정 멀티바이브레이터의 출력펄스를 적분하기 위한 적분회로망과, 적분회로망의 출력펄스를 하나의 진폭치로 제한하기 위해 잡음 억제기의 제어입력단자에 접속된 진폭 제한기와의 종속 접속회로를 구비하도록 구성된다.In one embodiment of the present invention, the function generator comprises a multivibrator connected to a noise detector, an integrating network for integrating the output pulses of the monostable multivibrator, and a noise for limiting the output pulses of the integrating network to a single amplitude value. And a subordinate connection circuit with an amplitude limiter connected to the control input terminal of the suppressor.

간섭신호가 잡음 검출기에 의해서 검출될 때 마다 단안정 멀티바이브레이터에 의해 일정의 지속기간 및 진폭을 갖는 사각형 펄스가 얻어지는데, 이 펄스를 적분회로망에서 적분한 후 진폭제한기에서 제한하므로써 상술된 변화에 응하여 신호이득을 변화시키는데 적합한 형상의 제어신호가 얻어진다.Each time an interference signal is detected by a noise detector, a monostable multivibrator obtains a rectangular pulse with a constant duration and amplitude, which is integrated in the integrating network and then limited by the amplitude limiter to the above-mentioned changes. In response, a control signal of a shape suitable for varying the signal gain is obtained.

또한 본 발명에 따른 실시예에 있어, 적분회로망은 캐패시터와 병렬접속된 연산증폭기를 구비하는데, 이전분회로망은 연산증폭기가 저항을 통해 단안정 멀티바이브레이터의 출력단자에 접속되고, 상기 연산 증폭기의 출력단자가 전폭 제한기내에서 공급전원과 접지점간에 배열된 제1 및 제2 제너다이오드의 공통접속점에 결합되도록 구성된다.In addition, in an embodiment according to the present invention, the integrating network includes an operational amplifier connected in parallel with a capacitor, wherein the previous integrating network is connected to the output terminal of the monostable multivibrator through a resistor, and the output terminal of the operational amplifier. The self-limiting limiter is configured to be coupled to a common connection point of the first and second zener diodes arranged between the power supply and the ground point.

제1도는 입력단자(1)및(2)와 출력단자(3)및 (4)사이에 배치된 신호처리부(9)와, 순방향 제어루우프에 설비된 제어신호부(10)를 가진 본 발명에 따른 회로를 도시한 것이다. 신호처리부(9)는 두개의 동일병렬신호통로를 구성하는데, 상기 제각기의 신호 통로들은 입력단자(1)및 (2)와 출력단자(3)및 (4)사이에 종속된 전치증폭기 (5)및 (6), 지연회로(7a)및 (7b), 그리고 승산기로서의 기능을 갖는 피제어증폭기(8a)및 (8b)를 포함한다. 상기 지연회로(7a)및 (7b)와 피제어증폭기(8a)및 (8b)는 제각기 지연유니트(7)와 억제기(8)를 제각기 구성한다.1 shows a signal processor 9 disposed between input terminals 1 and 2 and output terminals 3 and 4, and a control signal unit 10 provided in a forward control loop. The circuit is shown accordingly. The signal processor 9 constitutes two identical parallel signal paths, each of which has a preamplifier (5) subordinated between the input terminals (1) and (2) and the output terminals (3) and (4). And (6), delay circuits 7a and 7b, and controlled amplifiers 8a and 8b having a function as a multiplier. The delay circuits 7a and 7b and the controlled amplifiers 8a and 8b respectively constitute a delay unit 7 and a suppressor 8, respectively.

제어신호부(10)는 전치증폭기(13)및 (14)와, 이 전치증폭기(13) 및 (14)의 출력단자(90)및 (91)에 접속된 차동증폭기(29)와, 또한 신호 가산회로(21)의 저항(19) 및 (20)을 통해 상기 출력단자(90) 및 (91)에 접속된 합산증폭기(21')를 포함한다. 차동증폭기(29)는 미분기(53)를 통해 다이나믹(dynamic) 압축기(11)는 차신호 입력단자(12)에 결합되며, 합산증폭기(21')는 다이나믹압축기(11)의 합신호 입력단자(15)에 결합된다. 다이나믹 압축기(11)의 출력단자(33)는 증폭기(30) 및 (35)를 거쳐 단안정 멀티바이브레이터(36)에 결합된다. 단안정멀티 바이브레이터(36)는 변환기(37)에 접속되며, 이 변환기(37)는 펄스주파수를 직류전압으로 변환한다. 증펄기(30)에는 임계전압이 설정되어 있다.The control signal section 10 includes a preamplifier 13 and 14, a differential amplifier 29 connected to the output terminals 90 and 91 of the preamplifier 13 and 14, and also a signal. And a summation amplifier 21 'connected to the output terminals 90 and 91 through the resistors 19 and 20 of the addition circuit 21. The differential amplifier 29 is coupled to the differential signal input terminal 12 by the dynamic compressor 11 through the differentiator 53, and the summing amplifier 21 'is the sum signal input terminal of the dynamic compressor 11 ( 15). The output terminal 33 of the dynamic compressor 11 is coupled to the monostable multivibrator 36 via amplifiers 30 and 35. The monostable multi-vibrator 36 is connected to the converter 37, which converts the pulse frequency into a DC voltage. The threshold voltage is set in the pulsator 30.

변환기(37)는 (증폭기(30),(35) 및 단안정 멀티바이브레이터(36)과 함께) 절선(17)상에서 직렬 접속된 결합 캐패시터(38) 및 저항(39)와 병렬로 접속된다. 다이나믹 압축기(11)의 출력(33)은 절선(17)을 통해 잡음검출기(32)의 입력(40)에 결합되며, 또한 변화기(37)도 입력단자(40)에 결합된다. 잡음검출기(32)의 출력(18)은 함수 발생기(34)에 결합되며, 함수발생기(34)의 출력은 잡음억제기(8)의 제어입력단자(49)에 접속된다.The converter 37 is connected in parallel with the coupling capacitor 38 and the resistor 39 connected in series on the cutting line 17 (along with the amplifiers 30, 35 and the monostable multivibrator 36). The output 33 of the dynamic compressor 11 is coupled to the input 40 of the noise detector 32 via cut line 17, and also the transformer 37 is coupled to the input terminal 40. The output 18 of the noise detector 32 is coupled to the function generator 34, and the output of the function generator 34 is connected to the control input terminal 49 of the noise suppressor 8.

레코드판상에 기록된 오디오 주파수 스테레오 신호의 좌, 우 오디오 신호들(L 및 R)은 입력단자(1)및 (2)에 분리 인가된다. 신호 처리부(9)에서 상기 오디오 신호들은 전치증폭기(5) 및 (6)에 의해서 동일 범위로 증폭되고, 지연 유니트(7)에서 동등한 기간에 걸쳐 지연되며, 최후에 레코드상의 긁힘으로 하여 잡음이 발생행 경우 신호를 억압하는 것에 의해 잡음억제기(8)에 있어서 잡음이 제거된다. 신호 억압용의 제어신호는 제어신호 입력단자(49)를 통해 잡음 억제기(8)에 인가되는데, 상기 제어신호는 입력단자 (1)및 (2)에 인가된 오디오 신호 L및 R 내의 잡음이 검출될 경우 제어신호부(10)에 의해서 잡음 억제기(8)의 제어단자(49)에 인가된다.The left and right audio signals L and R of the audio frequency stereo signal recorded on the record plate are separately applied to the input terminals 1 and 2. In the signal processing section 9, the audio signals are amplified in the same range by the preamplifiers 5 and 6, are delayed over an equal period in the delay unit 7, and noise is generated as a result of scratches on the record. In the case of a row, the noise is suppressed in the noise suppressor 8 by suppressing the signal. The control signal for suppressing the signal is applied to the noise suppressor 8 through the control signal input terminal 49, which controls the noise in the audio signals L and R applied to the input terminals (1) and (2). When detected, the control signal unit 10 is applied to the control terminal 49 of the noise suppressor 8.

교랄된 스테레오 신호는 동적 범위에 기인하는 진폭 변화 이외에도, 이에 중첩되며 상기 진폭 변화에 비해 지속기간에 더 짧은 필스형 진폭변화를 갖는다. 이러한 진폭변화들은 레코드판상의 긁힘 잡음에 의해서 발생될 수도 있는데, 이 경우의 진폭변화는 바람직스럽지 않은 것이다. 그러나, 이러한 진폭변화들은 트럼펫 또는 타악기와 같은 악기로부터 발생될 수도 있는데, 이 경우의 진폭변화는 바람직한 것이다. 상기 소망의 펄스형 진폭변화는 음악펄스로서, 상기 불소망의 펄스형 진폭변화는 잡음펄스로서 이후 명세서상에 재기될 것이다.In addition to the amplitude change due to the dynamic range, the jagged stereo signal has a fill-like amplitude change that is superimposed on it and shorter in duration than the change in amplitude. These amplitude changes may be caused by scratch noise on the record plate, which in this case is undesirable. However, these amplitude changes may also be generated from instruments such as trumpets or percussion instruments, in which case the amplitude changes are desirable. The desired pulsed amplitude change is a music pulse, and the pulsed amplitude change of the fluorine network will be recovered later in the specification as a noise pulse.

잡음펄스는 두까의 설택단에서 검출된다.Noise pulses are detected at both stages.

제1설택단에서, 펄스형 진폭변화 즉, 잡음펄스 및 음악펄스는 동적범위에 의해서 야기된 진폭변화로부터 분리된다. 또한, 제2설택단에서, 잡음펄스는 음악펄스로부터 분리된다. 이런 목적달성을 위해, 잡음펄스들간의 시간간격이 음악 펄스들간의 시간간격보다 더 크다는 사실을 이용한다.In the first selection stage, the pulsed amplitude change, that is, the noise pulse and the music pulse, are separated from the amplitude change caused by the dynamic range. Also, in the second select stage, the noise pulse is separated from the music pulse. To achieve this goal, we use the fact that the time interval between noise pulses is larger than the time interval between music pulses.

제1설택단은 소정의 임계전압을 초과하는 진폭을 가진 신호만을 증폭하는 임계치를 가진 증폭기에 의해서 실현될 수 있다. 이 임계전압을 스테레로 신호의 동적범위와 더불어 어느 정도 완만히 변화시켜 중첩된 잡음 및 음악펄스만을 임계전압값 이상으로 초과시킬 수 있다. 대안으로서, 임계전압을 고정값에 선정하여 교란된 스테레오 신호를 어느 정도 완만하게 압축시켜, 동적범위에 있어 중첩된 잡음 및 음악펄스들만이 상기 임계치를 초과되도록 행 할 수 있다.The first selection stage may be realized by an amplifier having a threshold that only amplifies a signal having an amplitude exceeding a predetermined threshold voltage. This threshold voltage can be changed to some extent with the dynamic range of the stereo signal to exceed only the superimposed noise and music pulses above the threshold voltage value. Alternatively, a threshold voltage may be set to a fixed value to gently compress the disturbed stereo signal to some extent, such that only superimposed noise and music pulses in the dynamic range are exceeded.

제1도에 도시된 바와 같은 회로는 상기 제1 선택단에 대해 상기 후술된 방식을 사용하여, 차동증폭기에서 차신호 L-R를 형성한다. 그 이유는 문헌 "Electronic Letters" 1976년 12월 6일 발행, Vol. 12, 제 656내지 657페이지에 있는 M.R. Sach 및 J.M. Bullingham의 논문 "Audio disc Soratch fillter"로 부터 알 수 있는 바와같이 레코드판 상으로 부터 발생한 스테레오 신호의 차신호 L-R가 관련 레코드 판상의 긁힘에 의해서 야기된 잡음의 검출에 특히 적합하기 때문이다.The circuit as shown in FIG. 1 forms the difference signal L-R in the differential amplifier using the scheme described below for the first selection stage. The reason is the publication "Electronic Letters" published December 6, 1976, Vol. 12, M.R. 656-657. Sach and J.M. As can be seen from Bullingham's paper "Audio disc Soratch fillter," the difference signal L-R of the stereo signal from the record plate is particularly suitable for the detection of noise caused by scratches on the record plate concerned.

본 실시예의 회로에 있어, 상기 차신호 L-R은 우선적으로 미분기(53)에서 미분된다. 그 결과 음악 및 잡음펄스의 진폭은 스 테오 신호의 동적범위에 의해서 야기된 진폭변화에 대해 증대된다. 이러한 목적을 위해 미분기에는 실제상 0.14msec의 시징수가 주어진다. 이후, 차신호 L-R은 다이나믹 압축기(11)의 제어성 증폭기(16a)에서 압축된다. 이때 압축에 필요한 제어신호는 교란되지 않은 스테레오 신호의 동적범위를 나타내야만 한다. 교란되지 않은 스테레오 신호의 동적범위에 대해 허용될 수 있는 근사신호는 합신호 L-R인데, 그 이유로 합신호에 있어서는 잡음펄스가 제각기의 신호 L,R 및 L-R에 있어서의 나머지의 음악신호에 비해 극히 작음을 들 수 있다.In the circuit of this embodiment, the difference signal L-R is preferentially differentiated in the differentiator 53. As a result, the amplitude of the music and noise pulses is increased with respect to the amplitude change caused by the dynamic range of the stereo signal. For this purpose, the differentiator is actually given a 0.14 msec. The difference signal L-R is then compressed in the controllable amplifier 16a of the dynamic compressor 11. At this time, the control signal necessary for compression should represent the dynamic range of the undisturbed stereo signal. The approximate signal that can be tolerated for the dynamic range of the undisturbed stereo signal is the sum signal LR, for which the noise pulse in the sum signal is extremely small compared to the rest of the music signals in the respective signals L, R and LR. Can be mentioned.

합신호 L R은 신호 가산회로(21)에서 형성되어 다이나믹 압축기(11)의 제어성 증폭기(16b)에 인가되는데, 상기 제어성 증폭기(16b)는 고 부궤도 증폭기이다. 제어성 증폭기(16)의 부궤환은 출력 단자(22)와 제어 입력단자(28)사이에 종속 접속된 증폭단(23), 전파정류기(24) 및 평활핀터(25)를 통해 행해진다. 평활필터는 RC제어회로망으로서 작동한다. 평활필터(25)의 시정수를 적처히 크게 선정하여, 펄스형 진폭변화 즉, 잡음 및 음악펄스가 추종되지 않게 행 수 있다. 이 결과, 제어입력 단자(28)에 인가되는 제어신호는 스테레오 신호의 동적범위를 정확히 나타내게 되며, 합신호의 진폭증대 또는 감소될 경우 두 증폭기(16a) 및 (16b)를 제어하여 그 이득을 감소 또는 증대시킨다.The sum signal L R is formed in the signal addition circuit 21 and applied to the controllable amplifier 16b of the dynamic compressor 11, which is a high negative orbital amplifier. The negative feedback of the controllable amplifier 16 is performed through the amplifier stage 23, the full-wave rectifier 24, and the smoothing pin 25 which are cascaded between the output terminal 22 and the control input terminal 28. The smoothing filter operates as an RC control network. By timely selecting the time constant of the smoothing filter 25 to be large, it is possible to perform the pulse type amplitude change, that is, the noise and the music pulse not to be followed. As a result, the control signal applied to the control input terminal 28 accurately represents the dynamic range of the stereo signal, and when the amplitude of the sum signal is increased or decreased, the two amplifiers 16a and 16b are controlled to reduce the gain. Or increase.

이 결과, 차신호 L-R의 강음성분 및 약음성분은 둘 다 실제상 동일 진폭레벨로 조절된다.As a result, both the strong and weak components of the difference signal L-R are actually adjusted to the same amplitude level.

잡음 및 음악펄스는 실제상 제어신호에 존재하지 않기 때문에, 이들은 차신호 L-R에서 제거되지 않고 그대로 남게된다.Since noise and music pulses are not actually present in the control signal, they are not removed from the difference signal L-R and remain.

이런 동적 범위의 압축 후, 차신호 L-R은 임계치를 가지고 있는 증폭기(30)을 통과하게 되는데, 여기서 차신호 L-R로 부터 음악 및 잡음 펄스의 상기 제1선택이 행해진다. 이런 목적을 위해, 증폭기(30)의 임계전압은 음악 및 잡음펄스만이 상기 임계전압 이상으로 초과되도록 선정된다. 이들 음악 및 잡음펄스들은 증폭기(35)에서 증폭된 후, 단안정 멀티브이브레이터(36)를 작동시킨다.After this dynamic range of compression, the difference signal L-R is passed through an amplifier 30 having a threshold, where the first selection of music and noise pulses is made from the difference signal L-R. For this purpose, the threshold voltage of the amplifier 30 is selected such that only music and noise pulses are exceeded above the threshold voltage. These music and noise pulses are amplified by the amplifier 35 and then operate the monostable multivbrator 36.

제2선택, 즉, 잡음 및 음악펄스간의 식별을 일반적으로 잡음펄스가 독립하여 발생하고, 음악 펄스가 약 120Hz 또는 그 이상의 주파수를 가진 5개 이상의 일련의 펄스에 있어 발생한다는 사실에 근거한 것이다. 그러므로 단안정멀티바이브레이터(36)의 출력펄스의 펄스주파수는 펄스형태에 관한 정보를 포함한다. 이펄스 주파수는 변환기(37)에서 부극성의 직류 전압으로 변환되는데, 실제상, 변환기(37)의 충전시정수를 적절히 선정하므로써, 직류 전압은 20msec기간내에 5까 이상의 펄스를 포함하는 펄스열에 대하여 부방형의 최대치를 갖게 되며, 또한 변환기(37)의 방전 시정수를 적절 히선정하므로써 직류 전압은 펄스가 200msec동안 생기지 않는 경우 최대치로부터 최소치를 향해 지수함수적으로 감소하게 된다.The second choice, i.e., discrimination between noise and music pulses, is generally based on the fact that noise pulses occur independently, and that music pulses occur in five or more series of pulses having a frequency of about 120 Hz or more. Therefore, the pulse frequency of the output pulse of the monostable multivibrator 36 includes information on the pulse shape. This pulse frequency is converted into a negative DC voltage in the converter 37. In practice, by appropriately selecting the charging time constant of the converter 37, the DC voltage is applied to a pulse train including 5 or more pulses within a 20 msec period. By properly selecting the discharge time constant of the converter 37, the DC voltage decreases exponentially from the maximum to the minimum when no pulse is generated for 200 msec.

제1선택과 마찬가지로 제2선택도 소정임계전압을 초과하는 진폭을 가진 신호만을 증폭하는 임계치를 가진 증폭기에 의해서 실현될 수 있다. 상기 임계전압은 소정의 고정값으로 설정될 수도 있다. 이 경우, 변환기(37)의 직류전압을 제어 전압으로서 사용하여, 우선 제어성 증폭기에 있어서 다이나믹 압축기(11)또는 단안정 멀티바이브레이터(36)의 출력신호내에 존재하는 잡음펄스를 출력신호 내에 존재하는 음악펄스에 대해 증가시킨 후, 이들 잡음 및 출력펄스들을 고정 임계값을 가진 증폭기에 전송한다. 이경우, 임계값을 가진 증폭기의 임계전압은 잡음펄스의 진폭값과 음악펄스의 진폭값을 갖도록 선정될 필요가 있다.Like the first selection, the second selection can be realized by an amplifier having a threshold for amplifying only a signal having an amplitude exceeding a predetermined threshold voltage. The threshold voltage may be set to a predetermined fixed value. In this case, by using the DC voltage of the converter 37 as a control voltage, first, a noise pulse present in the output signal of the dynamic compressor 11 or the monostable multivibrator 36 is present in the output signal in the controllable amplifier. After increasing for the music pulses, these noise and output pulses are sent to an amplifier with a fixed threshold. In this case, the threshold voltage of the amplifier having a threshold value needs to be selected to have an amplitude value of the noise pulse and an amplitude value of the music pulse.

대안으로서, 임계전압을 변화기(37)의 직류전압과 더불어 변화시켜, 다이나믹 압축기(11) 또는 단안정 멀티 바이브레이터의 출력신호에 발생하는 잡음 및 음악 펄스들을 가변 임계값을 가진 증폭기에 직점 인가행 수도 있는데, 이런 선택방식이 본 실시예의 회로에 사용된다. 변환기(36)의 직류전압은 잡음검출기(37)의 입력단자를 통해 잡음검출기(32)에 포함되어 임계값을 가진 증폭기로서 작동하는 트랜지스터(41)의 베이스에 인가된다. 또한, 다이나믹 압축기(11)의 출력신호인 차신호 L-R도 결선(17)을 통해 입력단자(40)에 인가된다. 이 경우에 있어 트랜지스터(41)의 에미터는 접지되어 있으며 콜렉터는 콜렉터 저항과 출력단(18)자에 접속되어 있다.Alternatively, the threshold voltage may be changed together with the DC voltage of the transformer 37 to directly apply noise and music pulses generated in the output signal of the dynamic compressor 11 or the monostable multivibrator to an amplifier having a variable threshold. This selection method is used in the circuit of this embodiment. The direct current voltage of the converter 36 is applied to the base of the transistor 41 which is included in the noise detector 32 via the input terminal of the noise detector 37 and acts as an amplifier with a threshold. In addition, the difference signal L-R which is an output signal of the dynamic compressor 11 is also applied to the input terminal 40 through the wiring 17. In this case, the emitter of the transistor 41 is grounded and the collector is connected to the collector resistor and the output terminal 18.

트랜지스터(41)의 임계전압은 그것이 베이스-에미터 바이어스전압에 의해서 결정된다. 이 전압은 변환기의 직류전압의부의 값이 부방향으로 증대할 경우 증대한다. 결선(17)을 통해 트랜지스터(41)의 베이스에 인가되는 음악펄스들은 트랜지스터(41)를 도통시킬 수 없는 부값의 직류 전압을 변환기의 출력단자에 발생시킨다. 이에 반해 잡음펄스들은 트래지스터(41)가 결선을 ㅌ오한 잡음 펄스에 의해 도통 될 수 있도록 변환기의 출력단자에 부값의 직류 전압을 발생시키지 않는다.The threshold voltage of transistor 41 is determined by it's base-emitter bias voltage. This voltage increases when the value of the DC voltage portion of the converter increases in the negative direction. The music pulses applied to the base of the transistor 41 through the wiring 17 generate a negative DC voltage at the output terminal of the converter which cannot conduct the transistor 41. On the contrary, the noise pulses do not generate negative DC voltage at the output terminal of the converter so that the transistor 41 can be conducted by the noise pulse which has lost the wiring.

그러나, 잡음 펄스들은 음악펄스의 열중에 발생행 수도 있는데, 이러한 잡음 펄스들은 트랜지스터(41)을 도통시키지 않으므로, 소망의 음악펄스로서 인식된다. 실제상, 이들 잡음 펄스는 관련 음악 신호에 있어서 거의 인지행 수 없다. 잡음 검출기(32)의 출력단자(18)에 발생하는 잡음펄스는 함수 발생기(34)의 단안정 멀티 바이브레이터(43)을시동시킨다.However, noise pulses may occur in the heat of the music pulses, which are recognized as the desired music pulses because they do not conduct the transistor 41. In practice, these noise pulses can hardly be perceived in the associated music signal. The noise pulse generated at the output terminal 18 of the noise detector 32 starts the monostable multivibrator 43 of the function generator 34.

단안정 멀티바이브레이터(43)의 방형파 출력펄스는 멀티바이브레이터(43)에 접속된 가변저항(44)와 이에 직렬 접속된 연산기 증폭기(45) 및 캐패시터(46)의 병렬 접속체로 구성되는 적분회로망(50)에서 적분되어 삼각형펄스로 유출된다. 이들 삼각형 펄스의 진폭은 함수발생기(34)의 제한기회로(51)에서 제한하는데 상기 제한기 회로(51)는 직렬 접속 배열의 제너 다이오드(47) 및 (48)로 구성되며, 이들 제너 다이오드이 공통 접속점은 적분회로망(50)과 잡음억제기(8)의 제어입려단자(49)에 접속된다. 제1a도는 제어펄스의 형상을 도시한 것으로서, 경로 a,b 및 c를 통과하는 시간은 실제상 1 내지 2msec정도이다. 경로 b기간동안, 잡음억제기(8)에서 스테레오 신호가 최대로 억압된다. 경로 a 및 b 기간동아, 스테레오 신호의 이득은 잡음 억제기(8)의 피제어 증폭기(8a) 및 (8b)에서 제각기 감소되고 증폭된다.The square wave output pulse of the monostable multivibrator 43 is an integrating network composed of a parallel connection of a variable resistor 44 connected to the multivibrator 43 and an operational amplifier 45 and a capacitor 46 connected in series thereto. 50) and integrated into a triangular pulse. The amplitudes of these triangular pulses are limited in the limiter circuit 51 of the function generator 34, which consists of the zener diodes 47 and 48 in a series connection arrangement, which are common to these zener diodes. The connection point is connected to the integrated circuit 50 and the control terminal 49 of the noise suppressor 8. FIG. 1A shows the shape of the control pulse, and the time passing through the paths a, b and c is about 1 to 2 msec. During path b, the stereo signal is suppressed to the maximum at the noise suppressor 8. During paths a and b, the gain of the stereo signal is reduced and amplified respectively in the controlled amplifiers 8a and 8b of the noise suppressor 8, respectively.

지연유니트(7)에서의 지연기간은 잡음이 검출된 시점으로부터 이에 기인하여 유기된 제어펄스의 경로 b가 발생할때 까지의 기간과 적어도 동등해야만 할 필요가 있다.The delay period in the delay unit 7 needs to be at least equal to the period from the time when the noise is detected until the path b of the induced control pulse due to this occurs.

제1도에 도시된 회로에 있어, 증폭기(5),(6),(13),(14),(21')(29),(35) 및 (45)는 TCA 680 형태의 연산증폭기이며, 증폭기(30)는 BC 550형태의 트랜지스터, 단안정 멀티바이브레이터(36) 및 (43)은 HEF 4528 형태의 직접회로로서 제공된다. 지연 유니트(7)는 TDA 1022형태로 구성되어,85KHz 내지 170KHz 사이에서 조정될 수 있는 클록 주파수의 제어하에 1채널당 3내지 1.5msec의 신호지연을 실현한다. 잡음억제기(8), 제어성 증폭기(16a) 및 (16b)는 TCA 730형태이며 트랜지스터 41은 BC 550형태이다. 단안정 멀티바이브 레이터(36)에 대해서는 2msec의 펄스폭이 선정되며, 단안정 멀티바이브 레이터(43)에 대하여는5msec의 펄스폴이 선정된다.In the circuit shown in FIG. 1, amplifiers 5, 6, 13, 14, 21 '29, 35 and 45 are operational amplifiers of the type TCA 680. The amplifier 30 is a transistor of the BC 550 type, the monostable multivibrators 36 and 43 are provided as an integrated circuit of the HEF 4528 type. The delay unit 7 is configured in the form of a TDA 1022 and realizes a signal delay of 3 to 1.5 msec per channel under the control of the clock frequency which can be adjusted between 85 KHz and 170 KHz. Noise suppressor 8, control amplifiers 16a and 16b are of type TCA 730 and transistor 41 is of type BC 550. A pulse width of 2 msec is selected for the monostable multivibrator 36 and a pulse pole of 5 msec is selected for the monostable multivibrator 43.

제2도는 전파정류기(24) 및 평활필터(25)의 양호한 실시예의 상세도로서, 제1도와의 대응소자에 대해서는 동일 참조 숫자가 주어진다.FIG. 2 is a detailed view of the preferred embodiment of the full-wave rectifier 24 and the smoothing filter 25, and the same reference numerals are given to the corresponding elements in FIG.

제2도는 전파정류기(24) 및 평활필터(25)의 양호한 실시예의 상세도로서, 제1도와의 대응소자에 대해서는 동일 참조 숫자가 주어진다.FIG. 2 is a detailed view of the preferred embodiment of the full-wave rectifier 24 and the smoothing filter 25, and the same reference numerals are given to the corresponding elements in FIG.

전파정류기(24)는 연산증폭기(61) 및 (62)를포함하며, 상기 연산증폭기(61) 및 (62)의 비반전 및 반전 입력단자는 정합저항(63) 및 (64)를 통해 신호 입력단자(31)에 제각기 접속된다. 이때 연산증폭기(61) 및 (62)의 부궤한 통로는 제각기 그들의 출력으로부터 다이오드(65) 및 (67)을 통해 제각기 반전 입력단자에 이르는 경로로 형성된다. 다이오드(65) 및 (67)의 캐소우드 들은 상기 반전 입력단자들에 접속되고, 또한 저항(69) 및 (70)를 통해 평활필터(25)의 입력단자(71)에 접속된다. 또한 연산증폭기(61) 및 (62)의 출력 단자들은 다이오드(66) 및 (68)의 캐소우드들에 제각기 접속되며, 상기 다이오드(66) 및 (68)을 통해 입력단자(71)에 결합된다. 또한 연산증폭기(62)의 비반전 입력단자는 기준전압점에 접속된다.Full-wave rectifier 24 includes operational amplifiers 61 and 62, and the non-inverting and inverting input terminals of the operational amplifiers 61 and 62 input signals through matching resistors 63 and 64. It is connected to the terminal 31, respectively. At this time, the negative passages of the operational amplifiers 61 and 62 are respectively formed as paths from their outputs to the inverting input terminals through the diodes 65 and 67, respectively. The cathodes of diodes 65 and 67 are connected to the inverting input terminals and are also connected to the input terminal 71 of smoothing filter 25 via resistors 69 and 70. The output terminals of operational amplifiers 61 and 62 are also connected to the cathodes of diodes 66 and 68, respectively, and are coupled to input terminal 71 via diodes 66 and 68, respectively. . The non-inverting input terminal of the operational amplifier 62 is also connected to the reference voltage point.

평활 필터(25)는 입력단자(71)과 접지사이에 직렬 접속된 저항(26) 및 평활 캐패시터(27)을 포함한다. 이때 저항(26)과 평활 캐패시터(27) 사이의 접속점은 제어입력단자(28)에 접속된다.The smoothing filter 25 includes a resistor 26 and a smoothing capacitor 27 connected in series between the input terminal 71 and ground. At this time, the connection point between the resistor 26 and the smoothing capacitor 27 is connected to the control input terminal 28.

입력단자(31)의 신호극성이 연산증폭기(62)의 비반전 입력단자의 기준 전압에 대해 정극성인 경우, 디이오드(65)가 도통되어, 연산증폭기(61)의 부궤환이 크게 확대되어, 이득이 무시할 수 있을 정도로 작아진다. 또한 이 정극성의 신호는 증폭 및 반전되어 연산증폭기(62)의 출력에 나타나는데, 이 경우 다이오드(67)는 차단상태이고 다이오드(68)는 도통상태이므로 다이오드(68)를 통해 평활필터(25)의 입력단자(71)에 나타난다. 이경우 다이오드(66)는 차단되어 있으므로 연산증폭기(61)의 출력임피던스는 연산증폭기(62)의 출력에 부하되지 않는다.When the signal polarity of the input terminal 31 is positive with respect to the reference voltage of the non-inverting input terminal of the operational amplifier 62, the diode 65 is conducted so that the negative feedback of the operational amplifier 61 is greatly enlarged. The gain is negligibly small. In addition, this positive signal is amplified and inverted and appears at the output of the operational amplifier 62. In this case, since the diode 67 is in a blocking state and the diode 68 is in a conductive state, Appears on the input terminal 71. In this case, since the diode 66 is blocked, the output impedance of the operational amplifier 61 is not loaded on the output of the operational amplifier 62.

입력단자(31)의 신호극성이 상기 기준전압에 대해 부극성인 경우, 다이오드(65)가 차단되며 다이오드(66)가 도통된다. 이때 연산증폭기(61)의 출력신호는 증폭되어 도통상태의 다이오드(66)를 통해 평활필터(25)의 입력단자(71)에 나타난다. 이경우 다이오드(67)는 도통상태에 있으므로 연산증폭기(62)의 부궤환이 크게 확대되어 이득이 무시할 수 있을 정도로 작아지게 된다. 이경우 다이오드(68)이 차단상태에 있으므로, 연산증폭기(62)의 출력 임피던스가 연산증폭기(61)의 출력에 부하되지 않는다.When the signal polarity of the input terminal 31 is negative with respect to the reference voltage, the diode 65 is cut off and the diode 66 is conducted. At this time, the output signal of the operational amplifier 61 is amplified and appears on the input terminal 71 of the smoothing filter 25 through the diode 66 in the conductive state. In this case, since the diode 67 is in the conduction state, the negative feedback of the operational amplifier 62 is greatly enlarged so that the gain is negligible. In this case, since the diode 68 is in the cutoff state, the output impedance of the operational amplifier 62 is not loaded on the output of the operational amplifier 61.

따라서 연산증폭기(62)의 비반전 입력단자의 기준 전압과 전파 정류의 합신호 L+R의 진폭간의 차성분과 동일한 진폭을 갖는 신호가 평활필터(25)의 입력단자(71)에 나타나는데 이 신호는 합신호의 진폭이 감소할때 증대되면, 증대할때 감소한다. 이 신호는 평활필터(25)에서 평활되어, 제어성 증폭기(16a) 및 (16b)에 대한 제어신호로서 유출된다. 이경우 상기 평활필터(25)는 약 3.3msec의 시정수가 주어진다. 이러한 시정수 경우에, 제어신호는 스테레오 신호의 동적 범위에 의해서 발생하는 진폭변화만을 나타내며, 실제로 잡음 및 음악 펄스를 나타내지 않는다.Therefore, a signal having the same amplitude as the difference component between the reference voltage of the non-inverting input terminal of the operational amplifier 62 and the amplitude of the sum signal L + R of full-wave rectification appears on the input terminal 71 of the smoothing filter 25. Is increased when the amplitude of the sum signal decreases, and decreases when it increases. This signal is smoothed by the smoothing filter 25 and flows out as a control signal for the controllable amplifiers 16a and 16b. In this case, the smoothing filter 25 is given a time constant of about 3.3 msec. In this time constant case, the control signal represents only the amplitude change caused by the dynamic range of the stereo signal and does not actually represent noise and music pulses.

실제상, 연산증폭기(61) 및 (62)는 TCA 680 집적회로로 구성되며, 다이오드들은BAX 13 형태로서, 기준전압은 8볼트이다. 저항(63),(64),(69) 및 (70)의 값은 10KΩ, 평활 캐패시터(27)의 용량은 1㎌이다.In practice, operational amplifiers 61 and 62 are comprised of TCA 680 integrated circuits, the diodes being in the form of BAX 13, with a reference voltage of 8 volts. The values of the resistors 63, 64, 69, and 70 are 10 K ?, and the capacity of the smoothing capacitor 27 is 1 k ?.

제3도는 단안정 멀티바이브레이터(36)의 출력단자(80)및 잡음검출기(32)의 입력단자(40) 사이에 배치된 변환기의 양호한 실시예의 상세도 이다.3 is a detailed view of a preferred embodiment of a transducer disposed between the output terminal 80 of the monostable multivibrator 36 and the input terminal 40 of the noise detector 32.

변환기(37)는 직렬 접속된 결합 캐패시터(81), 저항(83) 및 다이오드(84)를 포함하며, 상기 다이오드(84)의 캐소우드는 저항(83)에 접속된다. 또한 다이오드(84)의 애너우드는 캐패시터(85) 및 전위차계(86)으로 구성되는 RC병렬회로를 통해 접지된다. 전위차계(86)의 가동자는 정합저항(87)을 통해 잡음검출기(32)의 입력단자(41)에 결합되며, 결합 캐패시터(81)과 저항(83) 사이의 접속점은 정합저항(82)을 통해 접지된다.The converter 37 comprises a coupling capacitor 81, a resistor 83 and a diode 84 connected in series, the cathode of which is connected to a resistor 83. The anwood of diode 84 is also grounded through an RC parallel circuit consisting of capacitor 85 and potentiometer 86. The mover of the potentiometer 86 is coupled to the input terminal 41 of the noise detector 32 through a matching resistor 87, and the connection point between the coupling capacitor 81 and the resistor 83 is connected through the matching resistor 82. Grounded.

단안정 멀티바이브레이터(36)의 출력단자(80)에 존재하는 부극성 펄스는 이들 펄스에 대해 도통되는 다이오드(84)를 통해 캐패시터(85)를 부방향으로 충전시킨다.이 캐패시터(85)는 전위차계(86)의 본체를 통해 방전되는데, 실제상 시정수는 약 0.1sec이다. 이때 RC소자의 정격값을 적절히 선정하면, 20mseb내에 5 내지 6개의 펄스를 포함하는 펄스열에 대하여 캐패시터(85)에 있어서 약 -2.2V의 부방향 최대 전압이 얻어진다. 캐패시터(85)에 있어서의 전압이 조정 가능한 부분은 전위차계(86)의 가동자에 의해 도출되어 가변임계 전압으로서 정합저항(84)을 통해 잡음검출기(32)의 입력단자(40)에 인가된다. 이경우 가동차를 적절히 조정하면, 20msec동안 어떤 펄스도 발생하지 않은 연후에 잡음검출기의 임계전압이 최소값으로 되면, 이 최소값에서 잡음 검출기는 최대감도를 갖는다.Negative pulses present on the output terminal 80 of the monostable multivibrator 36 charge the capacitor 85 negatively through a diode 84 that is conductive to these pulses. This capacitor 85 is a potentiometer Discharged through the body of 86, in practice, the time constant is about 0.1 sec. At this time, if the rated value of the RC element is appropriately selected, a negative maximum voltage of about -2.2 V is obtained in the capacitor 85 with respect to a pulse train including 5 to 6 pulses within 20 mseb. The voltage adjustable portion of the capacitor 85 is derived by the mover of the potentiometer 86 and applied to the input terminal 40 of the noise detector 32 via the matching resistor 84 as a variable threshold voltage. In this case, if the operating difference is properly adjusted, the noise detector has a maximum sensitivity at this minimum value if the threshold voltage of the noise detector reaches a minimum value after no pulse is generated for 20 msec.

실제상, 캐패시터(81) 및 (85)는 22㎌ 및 1㎌의 용량값을 제각기 갖는댜, 또한 저항(82),(83) 및 (87)은 39㏀, 5.1㏀ 및 39㏀의 값을 제각기 갖는다. 전위차계(86)는 최대값 100㏀을 갖는다. 다이오드(84)는 BAX 13형태이다.In practice, capacitors 81 and 85 have capacitance values of 22 kHz and 1 kHz, respectively, and resistors 82, 83 and 87 have values of 39 kHz, 5.1 kHz and 39 kHz, respectively. Each one has it. Potentiometer 86 has a maximum value of 100 Hz. The diode 84 is of the BAX 13 type.

제4도는 본 발명에 따른 잡음억제회로의 다른 실시예를 도시한 것으로서, 본 예에서는 오디오 주파수 스테레오 신호를 나타내는 펄스부호 변조(PCM)신호에 대해 잡음억제를 디지탈 방식으로 행하며, 제1도와 동일한 요소는 동일 참조숫자를 표기한다.FIG. 4 shows another embodiment of the noise suppression circuit according to the present invention. In this example, noise suppression is performed digitally on a pulse code modulation (PCM) signal representing an audio frequency stereo signal. Denotes the same reference number.

디지탈 신호는 입력단자(1)에 인가된다. 예로서, 이 디지탈 신호는 아나로그 오디오 주파수 신호의 샘플링치에 대응하는 수치를 표현하는 디지탈 부호어의 열로서 구성될수도 있다. 스테레오 신호의 경우에 있어 이들 부호어들은 좌, 우 오디오 신호의 샘플링치를 나타낼 수도 있다.The digital signal is applied to the input terminal 1. By way of example, this digital signal may be configured as a sequence of digital codewords representing a numerical value corresponding to the sampling value of the analog audio frequency signal. In the case of a stereo signal, these codewords may represent sampling values of left and right audio signals.

이러한 디지탈 신호에 있어서, 디지탈/아날로그 변환후에 감지될 수 있는 간섭신호가 감지되지 않도록 억제하기 위해 본 발명에 있어서는, 해당 가섭신호가 검출될 경우, 잡음억제기로서 작동하는 승산기(8)에서 부호어의 수치에 대해 1기간 동안 "1"로 부터 최소값 "0"으로 감소되고 제2기간동안 최소값 "0"으로 유지되며, 제3 기간동안 "1"로 증대하는 가중 계수를 승산한다.In such a digital signal, in order to suppress that an interference signal that can be detected after digital / analog conversion is not detected, in the present invention, when a corresponding interference signal is detected, a codeword in a multiplier 8 operating as a noise suppressor is operated. Multiplying the weighting coefficient by a decrease from " 1 " to the minimum value " 0 " for a period of 1 and keeping the minimum value " 0 " for a second period and increasing to " 1 "

이러한 가중 계수는 각 간섭신호에 있어서 클록신호의 제어하에 독출되는 ROM을 통해 함수발생기(34)에서 간단히 발생될 수 있다.This weighting coefficient can simply be generated in the function generator 34 via a ROM which is read under the control of the clock signal for each interference signal.

교란된 부호어의 간단한 검출을 위해, 샘플치의 보호화 고정중에 하나 또는 복수개의 점검비트들을 제각기의 부호어에 부가시킨다. 이들 점검비트의 값은 데이타 비트의 값에 의해서 결정되는데, 예로서, 각 부호어 및 관련 점검비트에 있는 "1"의 총수를 일정하게 유지시키는 간단한 방법으로 결정된다.For simple detection of disturbed codewords, one or a plurality of check bits are added to each codeword during protection of the sample value. The value of these check bits is determined by the value of the data bits, for example by a simple way of keeping the total number of " 1 " in each codeword and associated check bits constant.

따라서 제각기의 부호어 및 관련 점검비트에 있는 "1"의 수를 잡음검출기로서 작동하는 가산기(32)에서 계수하므로써, 교란된 부호어를 인식할 수 있다. 만일 연속하는 교란된 부호어의 수가 소정의 수를 초과하여 디지탈-아나로그 변환후에 잡음으로서 감지되기 시작하는 경우, 함수발생기(34)가 작동되고 본 발명에 따른 잡음억제가 승산기(8)에서 수행된다.Thus, by counting the number of " 1 " in each codeword and the associated check bit in the adder 32, which acts as a noise detector, it is possible to recognize the disturbed codeword. If the number of consecutive perturbed codewords exceeds a predetermined number and begins to be detected as noise after the digital-analog conversion, the function generator 34 is activated and the noise suppression according to the invention is carried out in the multiplier 8. do.

지연유니트(7)에는 공지의 방식으로서 시프트 레지스터를 설비할 수도 있다. 그경우, 지연시간은 적어도 상기 소정의 수를 초과하는 부호어가 발생되는데 요하는 기간 및 상기 제1 기간과 동등해야만 할 필요가 있다.The delay unit 7 may be equipped with a shift register in a known manner. In that case, the delay time needs to be at least equal to the period during which codewords exceeding the predetermined number are generated and the first period.

Claims (1)

지연 유니트 및 이에 결합된 잡음억제기를 부설하여 입력단자와 출력단자간에 배치된 신호 처리부와 , 잡음검출기를 부설하여 입력 단자에 결합된 제어신호부를 구비하여, 레코드판으로 부터 발생하는 신호내의 오디오 주파수 잡음을 억제하기 위한 오디오 주파수 잡음억제 회로에 있어서, 잡음억제기(8)를 지연유니트(7)와 출력단자(3,4)간에 승산기 형태로 배치하고, 승산기형 잡음억제기(8)의 제어 입력단자(49)를 제어신호 발생용의 함수발생기(34)를 통해 잡음 검출기(32)에 접속한 것을 특징으로 하는 오디오 주파수 잡음 억제회로.Audio frequency noise in the signal generated from the record plate, comprising a signal processing unit disposed between the input terminal and the output terminal by installing a delay unit and a noise suppressor coupled thereto, and a control signal unit coupled to the input terminal by installing a noise detector. In the audio frequency noise suppression circuit for suppressing the noise suppression, the noise suppressor 8 is disposed between the delay unit 7 and the output terminals 3 and 4 in the form of a multiplier, and the control input of the multiplier-type noise suppressor 8 is controlled. An audio frequency noise suppression circuit characterized in that a terminal (49) is connected to a noise detector (32) via a function generator (34) for generating a control signal.
KR1019780001652A 1978-05-31 1978-05-31 Audio frequency noise suppression circuit KR830002643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019780001652A KR830002643B1 (en) 1978-05-31 1978-05-31 Audio frequency noise suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019780001652A KR830002643B1 (en) 1978-05-31 1978-05-31 Audio frequency noise suppression circuit

Publications (2)

Publication Number Publication Date
KR830000412A KR830000412A (en) 1983-03-30
KR830002643B1 true KR830002643B1 (en) 1983-12-06

Family

ID=72896516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019780001652A KR830002643B1 (en) 1978-05-31 1978-05-31 Audio frequency noise suppression circuit

Country Status (1)

Country Link
KR (1) KR830002643B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3418976B2 (en) * 1993-08-20 2003-06-23 ソニー株式会社 Voice suppression device

Also Published As

Publication number Publication date
KR830000412A (en) 1983-03-30

Similar Documents

Publication Publication Date Title
US4182930A (en) Detection and monitoring device
US4377961A (en) Fundamental frequency extracting system
AU594071B2 (en) Automatic gain control for hearing aid
US3569852A (en) Frequency selective variable gain amplifier
US3636463A (en) Method of and means for gainranging amplification
US4724396A (en) Digital audio amplifier
DE3237988C2 (en) Hearing aid
US4306115A (en) Automatic volume control system
GB2029141A (en) Gain control arrangements
JPH01115343U (en)
GB2044564A (en) Grain control systems
EP0135081B1 (en) Noise reduction by linear interpolation using a dual function amplifier circuit
US4164626A (en) Pitch detector and method thereof
KR830002643B1 (en) Audio frequency noise suppression circuit
US6195029B1 (en) Analog to digital conversion system that enables high-level signal excursions without clipping
US5036540A (en) Speech operated noise attenuation device
GB1044003A (en) Improvements relating to sound recording and transmission systems
US4208634A (en) Circuit for suppressing noise caused by scratches on a phonograph record
RU2197057C2 (en) Frequency response compensating device for audio reproduction signal
US3959732A (en) Signal processing system and method
US4104594A (en) Modified A. M. detector
US4198612A (en) Image analysis nonlinear adaptive filter for improving signal-to-noise ratio
CA1091163A (en) Sound processing method and apparatus
JPS607848B2 (en) automatic volume adjustment device
US5241282A (en) Wide dynamic range, low power, analog-to-digital receiver