KR830002320B1

KR830002320B1 - Signal adder circuit

Info

Publication number: KR830002320B1
Application number: KR1019800000844A
Authority: KR
Inventors: 스스무 스에요시
Original assignee: 파이오니아 가부시끼가이샤; 이시즈까 요오조오
Priority date: 1980-02-29
Filing date: 1980-02-29
Publication date: 1983-10-22
Also published as: KR830002441A

Abstract

A signal-adding circuit, removing the characteristic non-linear distortion in an amplifying transistor, has first transistor whose base receives the first input signal. The second transistor receives the output of the first tran-sistor as the input, and a power supplier supplies the cur-rent to the said transistors. The adding signal is achieved detecting the variation of the currents flowing to the two transistors.

Description

Signal addition circuit

제1도는 본 발명의 1실시예를 표시하는 회로도.1 is a circuit diagram showing one embodiment of the present invention.

제2도는 본 발명의 다른 실시예를 표시하는 회로도.2 is a circuit diagram showing another embodiment of the present invention.

본 발명은 가산회로에 관한 것이며, 특히 바이포울러 트랜지스터를 사용한 신호가 산회로에 관한 것이다.The present invention relates to an adder circuit, and more particularly, to a signal using a bipolar transistor.

2개의 입력신호의 가산출력을 얻음과 동시에 그 증폭 출력을 얻는데는 트랜지스터등의 능동소자를 사용한 증폭회로 구성이 필요하게 된다. 특히 트랜지스터를 사용한 회로에 있어서는 그 베이스 에미터간의 입출력 특성이 비직선성을 나타내기 때문에 출력에는 왜곡이 발생하는 일이 많다.In order to obtain the addition output of two input signals and to obtain the amplification output, an amplification circuit configuration using active elements such as transistors is required. In particular, in a circuit using a transistor, since the input / output characteristics between the base emitters are nonlinear, distortion is often generated in the output.

따라서 본 발명의 목적은 증폭용 트랜지스터의 비직선 왜곡을 개선하여 소망의 증폭도를 가지면서 입력 신호의 양호한 가산을 이루는 신호 가산회로를 제공하는 것이다.It is therefore an object of the present invention to provide a signal adding circuit which improves the nonlinear distortion of an amplifying transistor and achieves a good addition of an input signal while having a desired degree of amplification.

본 발명의 신호가 산회로는, 베이스에 1입력이 인가된 제1의 트랜지스터에 의한 출력을 베이스 입력으로 하고, 에미터에 타입력이 인가되어서 제1의 트랜지스터와 역도 전형의 제2의 트랜지스터를 설치하고 이 제1 또는 제2의 트랜지스터에 흐르는 전류의 변화에 의해서 2입력 가산추력을 얻도록 한 것을 특징으로 하고 있다.In the signal diffusion circuit of the present invention, an output by a first transistor to which one input is applied to a base is used as a base input, and a type force is applied to the emitter so that a first transistor and a second transistor of reverse conductivity type are applied. And input two input thrust force by the change of the electric current which flows through this 1st or 2nd transistor, It is characterized by the above-mentioned.

다음에 도면을 참조하여 본 발명을 설명한다.Next, the present invention will be described with reference to the drawings.

제1도는 본 발명의 1실시예를 표시하는 도면으로서, 입력신호 V_IN1은 에미터폴로워 구성의 PNP 트랜지스터 Q₁의 베이스 입력으로 되고, 이 트랜지스터의 에미터플로워 출력은 다음단의 증폭가산용 NPN 트랜지스터 Q₂의 베이스 입력으로 된다. 이 트랜지스터 Q₂의 에미터에는 에미터저항 R₁을 개재하여 다른 이력신호 V_IN2가 인가되어 있다.1 is a diagram showing an embodiment of the present invention, in which the input signal V _IN1 becomes the base input of the PNP transistor Q ₁ having an emitter follower configuration, and the emitter follower output of this transistor is used for amplification and addition of the next stage. is input to the base of NPN transistor Q _2. The other hysteresis signal V _IN2 is applied to the emitter of the transistor Q _{2 through} the emitter resistor R ₁ .

이들 양트랜지스터 Q₁및 Q₂에 일정비의 전류 I₁, I₂(I₁/I₂=1/α, α는 일정)를 공급하는 예를들면 커런트 미러회로(1)가 설치되어 있으며, 이 커런트미러회로는 도면과 같이 서로 베이스가 공통 접속된 PNP 트랜지스터 Q₃, Q₄와 각 에미터저항 R₂, R₃으로 이루어지고, 트랜지스터 Q₄는 다이오드 접속으로 되어 있다. 저항 R₂, R₃의 선정에 의해 트랜지스터 Q₁, Q₂에 대한 공급전류비 1/α을 소망하는 일정치로 설정할 수가 있다. 그리고 본예에서는 저항 R₂의 양단 전압이 출력 V_OUT로서 사용된다.For example, a current mirror circuit 1 is provided for supplying a constant ratio of currents I ₁ , I ₂ (I ₁ / I ₂ = 1 / α, α is constant) to both transistors Q ₁ and Q ₂ . the current mirror circuits each emitter of the PNP transistor Q _3, Q ₄ are commonly connected to each other the base as shown in the drawing and is composed of resistors R _2, R _3, transistor Q ₄ is connected to the diode. By selecting the resistors R ₂ and R ₃ , the supply current ratio 1 / α to the transistors Q ₁ and Q ₂ can be set to a desired constant value. In this example, the voltage across the resistor R ₂ is used as the output V _OUT .

이 같은 구성에 있어서, 양 트랜지스터 Q₁, Q₂의 베이스 에미터간 전압을 V_BE1, V_BE2로 하면 다음식이 성립한다..In such a configuration, the following equation holds when the voltages between the base emitters of both transistors Q ₁ and Q ₂ are V _BE1 and V _BE2 .

여기서 일반적으로 트랜지스터의 콜렉터전류 I_C와 V_BE와의 관계는 다음식으로 표시된다.In general, the relationship between the collector current I _C and V _BE of the transistor is expressed by the following equation.

여기서 q는 전자전하, k는 볼츠만정수, T는 절대온도, I_S는 베이스 에미터간 역방향 포화 전류이다.Where q is the electron charge, k is the Boltzmann constant, T is the absolute temperature, and I _S is the reverse saturation current between base emitters.

따라서 (1)식중의(V_BE1-V_BE2)는 (2)식에서 다음식으로 된다.Therefore, (V _BE1 -V _BE2 ) in formula (1) becomes the following formula in formula (2).

T₁은 Q₁베이스. 에미터 접합부 온도, T₂는 Q₂의 베이스. 에미터 접합부 온도이다. 또 I_S는 트랜지스터 고유의 정수이므로 I_S2=βI_S1으로 할 수가 있으며 (β는 일정(, 또 I_S는 극히 작아서 콜렉터 전류를 충분히 흐르게 해 놓으면 I_C/I_S≫1이 성립하므로 다음식이 얻어진다.T ₁ is Q ₁ base. Emitter junction temperature, T ₂ is the base of Q ₂ . Emitter junction temperature. Since I _S is a transistor-specific integer, I _S2 = βI _S1 (β is constant (and I _S is extremely small, so that enough collector current flows, and I _C / I _{S ''} 1 is established, so Lose.

(4)식에 있어서 트랜지스터의 접합부 온도를 일정하다고 하면In Equation (4), if the junction temperature of a transistor is constant

(5)식에서 명백한 바와같이, 이 (5)식은 일정하게 되므로 이것을 r로 하면 (1)식은 다음과 같이 된다.As is apparent from this equation (5), this equation (5) becomes constant, so let r be the following equation (1).

따라서 출력 V_OUT는 다음식으로 표시된다.Therefore, the output V _OUT is represented by the following equation.

즉, 이득이 R₂/R₁이며, 또 V_BE에 관계 없이 그 입력 신호의 합출력이 얻어지게 되어서 왜곡이 발생은 없다. 이때 입력 V_IN2의 신호원 임피던스는 영(0)으로 할 필요가 있으나, 실제로는 영이 아니므로, 이 신호원 임피던스와 에미터 저항과의 합이 R₁로 되는 것으로 생각하면 된다.In other words, the gain is R ₂ / R ₁ , and the sum output of the input signal is obtained regardless of V _BE so that no distortion occurs. At this time, the signal source impedance of the input V _IN2 needs to be zero (0). However, since the signal source impedance is not zero in reality, the sum of the signal source impedance and the emitter resistance is assumed to be R ₁ .

가산 출력의 취출 방법으로서는 트랜지스터 Q₁또는 Q₂에 흐르는 전류의 변화를 취출하면 되기 때문에, 제1도의 예에 한정되지 않고, 트랜지스터 Q₂의 콜렉터와 전류 공급수단(1)과의 사이에 저항을 삽입하여 이 저항의 양단전압을 출력으로 할 수도 있다. 또 증폭도를 필요로 하지 않으면, 트랜지스터 Q₂의 에미터 저항 R₁의 양단 전압을 출력으로 할 수도 있다. 또 트랜지스터 Q₂의 에미터와 전류 공급수단과의 사이나, Q₁의 콜렉터와 전원 -B₂와의 사이에 저항을 삽입하고, 그것들의 저항의 양단전압을 출력으로 할 수도 있다. 또 저항 R₃의 양단전압도 출력으로서 이용할 수도 있다.Since when taking out a change in the current flowing through the take-out method as the transistor Q ₁ or Q ₂ of the addition output is not limited to a first-degree for example, a resistor provided between the collector of the transistor Q ₂ and the current supply means (1) It is also possible to insert the voltage across the resistor as an output by inserting it. If the degree of amplification is not required, the voltage across the emitter resistor R ₁ of the transistor Q ₂ can be used as the output. In addition, a resistor can be inserted between the emitter of the transistor Q ₂ and the current supply means, or between the collector of the Q ₁ and the power supply -B ₂ , and the output voltages of the resistors can be used as outputs. The voltage across the resistor R ₃ can also be used as an output.

제2도는 본 발명의 다른 실시예를 표시하는 회로도로서, 가산입력 V_IN2의 구체적 인가회로를 부가함과 동시에 출력 도출방법의 다른 예를 표시하고 있다. 입력인가부는 트랜지스터 Q₂의 에미터저항을 R_1A, R_1B의 직렬접속 구성으로 하고, 이 양저항을 개재하여 부전원을 인가하고, 직렬접속점과 접지점간에 콘덴서 C₁과 저항 R_1C를 설정하고, 이 접속점에 신호원 입피던스 R_1D를 가진 입력신호 V_IN2를 인가하고 있다.FIG. 2 is a circuit diagram showing another embodiment of the present invention, and shows another example of an output derivation method while adding a specific application circuit of the addition input V _IN2 . The input application unit uses the emitter resistor of transistor Q ₂ in series connection configuration of R _1A and R _1B , applies a negative power supply through both resistors, sets capacitor C ₁ and resistor R _1C between the series connection point and the ground point. The input signal V _IN2 with the signal source impedance R _1D is applied to this connection point.

출력 회로는, 전류공급 수단으로서의 커런트미러회로에 있어서 PNP 트랜지스터 Q₅와 에미터저항 R₅를 추가하여, 이 트랜지스터 Q₅의 베이스와 트랜지스터 Q₃의 베이스를 공통 접속하고, 이 콜렉터와 접지간에 출력 저항 R_4A를 설정하고, 이 양단간 전압을 콘덴서 C₂를 개재하여 도출하고 있으며, 저항 R_4B는 다음 단계회로의 입력 임피던스를 나타내고 있다.The output circuit adds the PNP transistor Q ₅ and the emitter resistor R ₅ in the current mirror circuit as the current supply means, and commonly connects the base of the transistor Q _{5 and} the base of the transistor Q ₃ , and outputs between the collector and the ground. The resistor R _4A is set, and the voltage between both ends is derived through the capacitor C ₂ , and the resistor R _4B represents the input impedance of the next step circuit.

여기서 트랜지스터 Q₁, Q₂에 대한 공급전류 I₁과 I₂와의 비를 제1도와 동일하게 1/α로 정하고, 또 트랜지스터 Q₂와 저항 R_4A에 대한 공급전류 I₂와 I₃과의 비를 1/α로 정하는 것으로 하면, 본예에 있어서도 (1)식이 성립하지만 R₁은 다음식으로 표시된다.The transistor Q _1, the supply current for Q ₂ I ₁ and I ₂ ratio establish the in the same 1 / α the first help with, and the transistor Q ₂ and the resistance ratio of the supply current I ₂ and I ₃ for R _4A If 1 is defined as 1 / α, (1) also holds in this example, but R ₁ is represented by the following formula.

그리고 트랜지스터 Q₄의 베이스전압 V_B은 다음식으로 된다.The base voltage V _B of the transistor Q ₄ is given by the following equation.

(1)식을 사용하여 (9)식을 정리하면 다음식이 얻어진다.When (9) is summed up using (1), the following equation is obtained.

또 출력 V_OUT는 다음식으로 된다.The output V _OUT is given by the following equation.

이식에 (10)식을 대입하면 다음식이 얻어진다.Substituting Eq. (10) into the transplant yields the following equation.

(12)식에 있어서(V_BE1-V_BE2)는 (5)식에서 일정치 r이며, 또(V_BE4-V_BE5)는 똑같이 다음식으로 된다.In formula (12), (V _BE1 -V _BE2 ) is a _{constant value} r in formula (5), and (V _BE4 -V _BE5 ) is the same as the following formula.

여기서 β'는 트랜지스터 Q₅와 Q₄의 I_S이다.Β 'is I _S of transistors Q ₅ and Q ₄ .

이식도 일정치이기 때문에 이것을 r'로 하면 (12)식은 다음식으로 된다.Since transplantation is also a constant value, let r 'be a formula of (12).

또한, R₁은 (8)식으로 표시되는 값이다.In addition, R <_1> is the value represented by Formula (8).

이와같이 출력은 V_BE에 관계없이 얻어지므로 왜곡의 발생은 없으며, 또 증폭도가 큰 가산 출력으로 된다.Thus, since the output is obtained irrespective of V _BE , there is no distortion and an added output with large amplification degree.

여기서 I₁, I₂, I₃을 모두 같게하고 α=α'=1로 하면 (14)식은 다음식과 같이 된다.If I ₁ , I ₂ , and I ₃ are the same and α = α '= 1, equation (14) becomes:

이상과 같이 본 발명에 의하면 왜곡의 발생을 억압하여 증폭도도 적당하게 설정하면서 가산출력이 얻어지는 것이다.As described above, according to the present invention, the addition output is obtained while suppressing the occurrence of distortion and setting the amplification degree appropriately.

또 전류공급 수단으로서 커런트미러회로를 표시 하였으나 이것에 한정되지 않고 동일 기능을 가진 회로를 사용할 수 있는 것이다.Although the current mirror circuit is shown as the current supply means, a circuit having the same function can be used without being limited to this.

Claims

The first transistor to which the first input signal is applied to the base, and the second input signal to the emitter are applied to the emitter using the output of the first transistor as the base input, and the second transistor having the reverse conductivity type with the first transistor. And current supply means for supplying a constant ratio of currents of the transistor and the first and second transistors, the current supply means being adapted to correspond to a change in current flowing through the first or second transistor. And a signal addition circuit for deriving an addition signal.