KR830002235B1

KR830002235B1 - Automatic kinescope biasing device

Info

Publication number: KR830002235B1
Application number: KR1019800001884A
Authority: KR
Inventors: 워너힌
Original assignee: 알.씨.에이. 코퍼레이션; 에드워드 제이·노오턴
Priority date: 1980-05-13
Filing date: 1980-05-13
Publication date: 1983-10-20
Also published as: KR830004031A

Abstract

내용 없음.No content.

Description

Automatic kinescope biasing device

제1도는 본 발명에 따른 장치를 포함하는 칼라 텔레비젼 수상기의 일부를 도시한 계통도.1 is a schematic diagram showing a portion of a color television receiver comprising a device according to the invention.

제2도는 제1도에 도시한 장치의 한 부분을 도시한 회로도.FIG. 2 is a circuit diagram showing a portion of the apparatus shown in FIG.

제3도 내지 제8도는 제1도에 도시한 장치의 동작을 이해하는데 사용하는 신호 파형도.3 to 8 are signal waveform diagrams used to understand the operation of the apparatus shown in FIG.

제9도와 제10도는 제1도의 장치의 한 부분을 도시한 회로도.9 and 10 are circuit diagrams showing a part of the apparatus of FIG.

제11도는 제1도, 제9도 및 제10도에 도시한 장치의 동작을 이해하는데 사용하는 신호파형도.FIG. 11 is a signal waveform diagram used to understand the operation of the apparatus shown in FIG. 1, FIG. 9 and FIG.

제12도는 제10도에 도시한 회로의 수정된 부분을 도시한 회로도.FIG. 12 is a circuit diagram showing a modified portion of the circuit shown in FIG.

본 발명은 키네스코프의 각각의 전자총에 대한 적당한 브랭킹 전류 레벨을 나타내기 위해서, 칼라 텔레비젼 수상기나 그와 동등한 장치의 비데오신호 처리장치 내의 영상 재생 키네스 코프의 바이어스를 자동적으로 제어하기 위한 장치에 관한 것으로 특히 본 발명은 특화 그 장치의 동작에 대해 역영향을 미치는 스퓨리어스 간섭신호에 대한 개량된 장점을 갖고 있는 "자동 키네스코프 바이어싱 시스템"이란 미합중국 특허원 제110,242호와 같은 용태의 자동 키네스코프 바이어싱 제어장치에 관한 것이다.The present invention is directed to an apparatus for automatically controlling the bias of an image reproduction kinematic cope in a video signal processing device of a color television receiver or equivalent device to indicate an appropriate blanking current level for each electron gun of the kinescope. In particular, the present invention relates to an automatic kinescope of the same type as US Patent Application No. 110,242, entitled "Automatic Kinescope Biasing System," which has an improved advantage over spurious interference signals that adversely affect the operation of the device. A biasing control device.

칼라 텔레비젼 수상기내에 포함된 칼라영상 재생 키네스코프는 합성 칼라 텔레비젼 신호로 부터 유도된 적색, 녹색 및 청색 표시신호들에 의해 각각 활성화된 다수의 전자총들을 구비한다. 재생된 칼라영상은 이 신호들 중의 각각의 하나와 그들간의 결합에 의해 정해지기 때문에 칼라 영상의 최적한 재생은 이 칼라 신호들의 상대비가 백색으로 부터 회색을 통해 흡색으로 모든 키네스코프 구동레벨에서 고정되는 것이 요구되는데 상기 구동레벨지점에서 세개의 전자총은 상당히 감소된 도전상태를 나타내 보이거나 컷 오프되어야만 한다.The color image reproduction kinescope included in the color television receiver has a plurality of electron guns each activated by red, green and blue display signals derived from the composite color television signal. Since the reproduced color image is determined by the combination of each one of these signals and their combination, the optimal reproduction of the color image is fixed at all kinescope drive levels with the relative ratio of these color signals absorbed from white to gray. At the drive level point, the three electron guns must exhibit a significantly reduced conductivity state or must be cut off.

키네스코프의 회색 스케일 추적과 칼라영상의 최적한 재생은 바람직하지 못한 키네스코프 컷오프오차를 발생시키는 선정된 레벨로 부터 전자총의 바이어스가 변화될 때 손상될 수 있다. 이 오차들은 표시된 모노크롬(monochrome)영상의 칼라색조로 나타나고, 표시된 칼라 영상의 칼라 충실도를 손상시킨다. 컷오프 오차들은 키네스코프와 연관된 회로의 동작특성 변화(예, 식각으로 인해), 온도효과, 및 일시 키네스코프 " 플래시 오버(flash over)"를 포함한 다수의 인자에 의해 생긴다.The gray scale tracking of the kinescopes and the optimal reproduction of color images can be compromised when the bias of the electron gun changes from a predetermined level, causing undesirable kinescope cutoff errors. These errors appear as color hues in the displayed monochrome image, impairing the color fidelity of the displayed color image. Cutoff errors are caused by a number of factors including changes in the operating characteristics of the circuit associated with the kinescope (eg, due to etching), temperature effects, and transient kinescope "flash over."

키네스코프에 대한 칼라신호들의 비가 모든 영상휘도 레벨로 고정되게 하는 것이 바람직하기 때문에 통상적으로 칼라 텔레비젼 수상기는 공지된 기술에 따라 수상기의 조립 또는 서비스 동작 모우드 내에서 키네스코프와 연관된 회로들을 조정하기 위한 장치가 구비된다. 간단하게 말하면, "정상" 및 "서비스"상태를 갖고 있는 서비스 스위치는 수상기신호 처리회로와 키네스코프에 연관된다. "서비스" 상태에서, 비데오 신호는 키네스코프로 부터 분리되고 수직 주사는약해진다. 이때 각각의 전자총의 바이어스는 각각의 전자총에 대한 바람직한 브랭킹 전류(예, 수 마이크로 암페어)를 나타내도록 조정된다. 이 조정은 인가된 비데오 신호가 없을 때나 비데오 신호의 흑색 기준 레벨에 응답하여, 그 키네스코프가 적당하게 브랭크되는 것을 확실하게 하고, 모든 휘도레벨에서 칼라 신호들의 적당한 비를 확실하게 한다. 이때 각각의 전자총에 연관된 키네스코프 구동회로는 수상기가 정상적으로 동작할 때 적색, 녹색 및 청색신호가 적당한 비로 구동되도록(예, 키네스코프 용광 무효력을 보상하도록) 바람직한 이득으로 조정된다.Since it is desirable to ensure that the ratio of color signals to kinescopes is at all image luminance levels, a color television receiver is typically an apparatus for adjusting circuits associated with kinescopes within an assembly or service operation mode of a receiver in accordance with known techniques. Is provided. In short, a service switch having "normal" and "service" states is associated with the receiver signal processing circuit and the kinescope. In the "service" state, the video signal is separated from the kinescope and the vertical scan is weakened. The bias of each electron gun is then adjusted to represent the desired blanking current (eg several micro amps) for each electron gun. This adjustment ensures that the kinescope is properly blanked in the absence of an applied video signal or in response to the black reference level of the video signal and ensures a proper ratio of color signals at all luminance levels. The kinescope drive circuit associated with each electron gun is then adjusted to the desired gain so that the red, green and blue signals are driven at an appropriate ratio (e.g., to compensate for kinescope melting voids) when the receiver is operating normally.

키네스코프 브랭킹 조정은 시간을 많이 소비하고 불편하고, 키네스코프의 수명 시간동안 여러번 행해야 한다. 또한, 키네스코프 브랭킹 및 이득 조정은 서로 상호 동작하므로 연속적인 조정을 해야 한다. 그러므로, 수상기 내의 회로에 의해 자동적으로 이 조정이 행해지게 하는 것이 유리하다.The kinescope blanking adjustment is time consuming and inconvenient, and must be done several times during the lifetime of the kinescope. In addition, the kinescope blanking and gain adjustments interact with each other, requiring continuous adjustment. Therefore, it is advantageous to make this adjustment automatically by the circuit in the receiver.

자동 키네스코프 바이어스 제어회로는 공짇되어 있다. 공지된 장치들은 대개 적당한(흑색)기준 레벨신호가 키네스코프의 감도 제어전극에 인가될 때의 기간동안 매우 작은 캐소드 브랭킹 전류 값(예, 영상정보가 없을 때 텔레비젼 신호의 수직영상 브랭킹 기간내에 생김)을 측정한다. 유도된 제어전압은 캐소드 브랭킹 전류의 바람직한 레벨을 만들도록 "키네스코프 구동증폭기의 바이어싱을 고정하기 위해서 사용된다. 그러나, 공지된 장치들은 본 발명에 의한 장치에 의해 방지되는 하나 이상의 단점을 갖고 있다.Automatic kinescope bias control circuits are common. Known devices usually have very small cathode blanking current values (e.g., in the absence of video information) during the period when a suitable (black) reference level signal is applied to the sensitivity control electrode of the kinescope. Appearance). The induced control voltage is used to fix the biasing of the "kinescope drive amplifier" to create the desired level of cathode blanking current. However, known devices have one or more disadvantages which are avoided by the device according to the invention. have.

특히, 본 발명에 따른 자동 키네스코프 바이어스 장치는 수상기의 전원 및 편향회로로 부터의 간섭신호를 바람직하게 해소해 준다. 이러한 간섭신호는 주로 전원 변압기와 연관된 불가피한 스트레이(stray)자계 키네스코프 편향 요크 부품 및 자계를 발생할 수 있는 다른 회로 성분들을 포함한다.In particular, the automatic kinescope bias device according to the present invention preferably eliminates the interference signal from the power supply and the deflection circuit of the receiver. Such interfering signals mainly include the inevitable stray magnetic field kinescope deflection yoke components associated with the power transformers and other circuit components that can generate magnetic fields.

또, 상기장치는 키네스코프 캐소드 브랭킹 전류를 지감지하기 위한 고전압 트랜지스터를 필요로 하지 않으며, 또한 키네스코프 컷오프의 부근에서 매우 낮은 캐소드 전류의 절대값을 측정하는데 의존하지 않고, 발마직하지 않은 키네스코프 바이어스 고정오차를 생기게 하는 캐소드 누설 전류에 대체로 민감하다.In addition, the device does not require a high voltage transistor to sense the kinescope cathode blanking current, and also does not rely on measuring the absolute value of the very low cathode current in the vicinity of the kinescope cutoff, and is not an ideal kinematic. It is generally sensitive to cathode leakage currents that cause scope bias fixed errors.

본 발명에 따르면, 표시될 영상 정보가 없는 동안 주기적인 순환 영상프시기간과 브랭킹 기간을 갖고 있는 영상 프시 비데오 신호를 처리하기 위한 장치에 있어서 이 장치는 캐소드와 그리드 감도 제어전곡을 갖고 있는 전자총을 갖고 있는 영상재생 키네스코프와 전자총에 비데오 신호들을 인가시키기 위한 회로를 포함하고, 키네스코프에 의해 도전된 브랭킹 전류레벨을 자동적으로 제어하기 위한 장치도 포함한다. 기준 바이어스 전압은 키네스코프 브랭킹 전류 도전통도를 통하여 개소드 전국에 인가된다. 모니터링 기간은 브랭킹 기간의 일부를 포함한다. 보조신호는 모니터링 일부동안 그리도 전국을 순방향 바이어스하는 것을 감지하는 그리드 전국에 인가된다. 캐소드 전류 통로에 결합된 제1회로는 제1신호를 유도하기 위한 모니터링 기간의 일부가 보조신호에 응답하여 도전되는 캐소드 전류의 레벨에 비례하는 동안 동작한다. 캐소드 전류통로에 결합된 제2회로는 제2신호를 유도하기 위한 모니터링 기간의 다른 부분이 모니터링 기간의 다른 부분동안 동작한다. 차동 증폭기는 출력 제어신호를 만들기 위해서 제1 및 제2유도신호에 응답한다. 제어신호는 제1 및 제2유도신호 사이의 크기의 차이에 비례하므로, 모니어링 기간을 통해 캐소드 전류 통로내로 흐르는 전류들 사이의 차이에 비례한다. 제어신호는 바람직한 키네스코프 바이어스 상태에 대응하는 레벨로 신호 차이를 조정하기 위한 방향으로 키네스코프 바이어스를 수정하기 위하여 비데오 신호 결합회로에 공급된다.According to the present invention, there is provided an apparatus for processing an image PSI video signal having a cyclic cyclic image period and a blanking period while there is no image information to be displayed, the apparatus comprising an electron gun having a cathode and grid sensitivity control tune. And a circuit for applying video signals to an image reproducing kinescope having an electron gun and an electron gun, and an apparatus for automatically controlling a blanking current level conducted by the kinescope. The reference bias voltage is applied nationwide across the kinescope blanking current conduction. The monitoring period includes part of the blanking period. Auxiliary signals are applied across the grid to detect forward bias throughout the country during some of the monitoring. The first circuit coupled to the cathode current path operates while a portion of the monitoring period for inducing the first signal is proportional to the level of cathode current conducted in response to the auxiliary signal. In the second circuit coupled to the cathode current path, another portion of the monitoring period for inducing the second signal operates during the other portion of the monitoring period. The differential amplifier is responsive to the first and second induced signals to produce an output control signal. Since the control signal is proportional to the difference in magnitude between the first and second induction signals, it is proportional to the difference between the currents flowing into the cathode current path through the moning period. The control signal is supplied to the video signal combining circuit to correct the kinescope bias in the direction for adjusting the signal difference to a level corresponding to the desired kinescope bias state.

본 발명의 특성에 따르면, 제1 및 제2의 유도회로는 모니어링 기간동안과 같은 주기의 각 기간동안동작하는 제1 및 제2의 샘플 및 유지회로(sample and hold circuit)를 포함한다.According to a feature of the invention, the first and second induction circuits comprise first and second sample and hold circuits that operate during each period of the same period as during the moning period.

본 발명의 다른 특성에 따르면, 제1 및 제2의 유도회로의 입력에 결합된 출력과 캐소드 전류 통로에 결합된 출력과 캐소드 전류 통로에 결합된 입력을 갖고 있는 전압분배기와 같은 전압 응답감지 회로를 통하여 캐소드 전류 통로에 결합된다.According to another aspect of the invention, there is provided a voltage response sensing circuit such as a voltage divider having an output coupled to the inputs of the first and second induction circuits and an output coupled to the cathode current path and an input coupled to the cathode current path. Through the cathode current path.

이하 도면을 참조하여 본 발명을 더욱 상세하게 기술하겠다.Hereinafter, the present invention will be described in more detail with reference to the drawings.

제1도에서, 텔레비젼 신호 처리회로(10)(예, 비데오 검출기, 증폭기 및 여파기 단들을 포함함)는 복조가 매트릭스(12)에 합성 칼라 텔레비젼 신호의 분리된 명도(Y) 및 색도(C)성분을 제공한다. 매트릭스(12)는 출력 저레벨 칼라영상 표시신호 r, g 및 b를 제공한다. 이 신호들은 칼라 키네스코프(15)의 각각의 캐소드 감도 제언전곡(16a, 16b 및 16c)에 고레벨 증폭 칼라 영상 신호 R, G 및 B를 공급하는 각각의 캐소드 신호처리회로(14a, 14b 및 14c) 내의 회로에 의해 증폭되고 처리된다. 이 예에서, 키네스코프(15)는 캐소드 전곡(16a, 16b 및 16c)을 포함하고 있는 각각의 전자총각 연관된 통상의 활성 그리드(18)를 가진 자기 집속 인라인 총의 용태로 되어 있다.In FIG. 1, the television signal processing circuit 10 (e.g., comprising video detectors, amplifiers and filter stages) is characterized in that the demodulation in the matrix 12 separates the brightness (Y) and chroma (C) of the composite color television signal. Provide ingredients. The matrix 12 provides the output low level color image display signals r, g and b. These signals are supplied to the respective cathode signal processing circuits 14a, 14b, and 14c for supplying the high level amplified color image signals R, G, and B to respective cathode sensitivity suggestions 16a, 16b, and 16c of the color kinescope 15, respectively. Amplified and processed by circuitry within. In this example, the kinescope 15 is in the form of a self-focusing inline gun with each electron bachelor associated conventional active grid 18 containing cathode whole grains 16a, 16b and 16c.

캐소드 신호 처리회로(14a, 14b 및 14c)는 이 실시에서의 거의 같다. 그러므로, 처리회로(14a)의 동작각구조에 대한 설명은 회로(14b 및 14c)에도 적용된다.The cathode signal processing circuits 14a, 14b and 14c are almost the same in this embodiment. Therefore, the description of the operating angle structure of the processing circuit 14a also applies to the circuits 14b and 14c.

회로(14a)에서 키이된(keyed) 게이트(20)(예, 아날로그 전자 스위치)는 키잉(keying) 신호 V_A에 응답하여 매트릭스(12)에서 키네스코프 구동증폭기(21)의 비데오 신호 입력까지의 r 신호출력을 결합시키고 리분시킨다. 구동증폭기(21)단은 키네스코프캐소드(16a)에 인가된 고레벨술력신호 R을 발행시키기 위한 신호 증폭회로를 포함한다. 캐소드(16a)는 샘플링 증폭기(22)의 입력에 결합된다. 샘플링 증폭기(22)는 하기에 설명한 바와 같이 캐소드(16a)에 의해 도전된 브랭킹 혹은 흑레벨 전류를 제어하도록 구동증폭(21)기내의 증폭기 회로의 바이어스를 수정하기 위해서 구동증폭기(21)의 바이어스 제어입력에 공급되는 출력제어 신호를 만들도록 신호 V_S와 V_G에 의해 키이(key)된다.The gated gate 20 (e.g., analog electronic switch) in the circuit 14a is connected from the matrix 12 to the video signal input of the kinescope drive amplifier 21 in response to the keying signal V _A. r Combines the signal outputs and divides them. The stage of the drive amplifier 21 includes a signal amplifying circuit for issuing a high level force force signal R applied to the kinescope cathode 16a. The cathode 16a is coupled to the input of the sampling amplifier 22. The sampling amplifier 22 biases the drive amplifier 21 to modify the bias of the amplifier circuit in the drive amplifier 21 to control the blanking or black level current conducted by the cathode 16a as described below. The signals V _S and V _G are keyed to produce an output control signal supplied to the control input.

제어논리단(28)은 제1도의 장치에 포함된다. 제어논리단(28)은 샘플링 증폭기(22)단용 키잉신호 V_G및 V_S와게이트(20)용 키잉신호 V_A를 발생하기 위해서 수상기내의 어느 부분에서 유도된 수평 및 수직귀선브랭킹 신호에 응답한다. 또, 제어논리단(28)은 키네스코프(15)의 캐소드 브랭킹 전류가 모니터될 때의 기간동안 키잉신호 Va'와 출력전압 펄스 V_G를 발생한다. 신호 V_G가 제공되는 제어논리단(28)의 출력은 그리드 펄스 기간이 아닌 다른 시간에 그리드(18)에 대한 적절한 바이어스 전압(이 예에서는 OV)을 공급한다.The control logic stage 28 is included in the apparatus of FIG. The control logic stage 28 is coupled to the horizontal and vertical retrace blanking signals derived from any part of the receiver to generate the keying signals V _G and V _S for the sampling amplifier 22 stage and the keying signals V _A for the gate 20. Answer. The control logic stage 28 also generates a keying signal Va 'and an output voltage pulse V _G during the period when the cathode blanking current of the kinescope 15 is monitored. The output of the control logic stage 28, to which the signal V _G is provided, supplies an appropriate bias voltage (OV in this example) for the grid 18 at a time other than the grid pulse period.

제어 논리단(28)의 회로 배열은 제2도에 도시되어 있다. 이 회로는 입력 정(正) 수직귀선 브레킹 펄스의 선단부에 응답하는 능동소자(31)을 포함하고 있는 단안정(원쇼트) 멀티바이브레터 로(30)와 다수의 플립플롭(32내지 35)을 포함한다. 단안정 회로(30)는 플립플롭(34와 35)의 입력에 출력 타이밍신호를 공급한다. 각각의 플립플롭단은 입력 C 및 D, 보상출력 Q 을 Q, 및 셋트(S)와 리셋트(R) 제어입력을 포함한다. 플립플롭(32내지 34)은 반전기(37 및 38)을 포함하고 있는 입력회로를 통하여 카운터단에 인가된 정의 수평선 귀선 브랭킹 펄스에 응답하는 카운터단을 포함한다. 출립출롭(35)은 캐소드 전류 모니터링 기간의 단부에서 가운터단을 리셋트하도록 작용한다. 제어 논리단(28)은 다수의 제어 논리 인버터(40 내지 42)을 포함한다. 출립출롭(32내지 35)을 집적회로 형태 CD 4013 내에 포함된 형태이고, 인버터(37, 38)과 (40내지 42)는 집적회로 형태 CD4049A에 포함된 형태이다. 이 예에서, 단안정 멀티바이브레터회로(30) 내의 능동 소자(31)은 집적회로 형태 CD4098의 일부를 포함한다. 상기에 언급한 모든 집적회로는 뉴저지 씸머빌레, 알 씨 에이 코퍼레이션의 솔리드 스테이트 디비죤에서 제조하여 판매하고 있다.The circuit arrangement of the control logic stage 28 is shown in FIG. This circuit comprises a monostable (one-shot) multivibrator furnace 30 and a number of flip-flops 32-35, including an active element 31 responsive to the leading end of an input positive vertical retrace breaking pulse. It includes. The monostable circuit 30 supplies an output timing signal to the inputs of the flip flops 34 and 35. Each flip-flop stage includes inputs C and D, a compensation output Q of Q, and a set (S) and reset (R) control input. Flip-flops 32 to 34 include a counter stage responsive to a positive horizontal retrace blanking pulse applied to the counter stage via an input circuit comprising inverters 37 and 38. The standing drop 35 serves to reset the center end at the end of the cathode current monitoring period. The control logic stage 28 includes a plurality of control logic inverters 40 to 42. The start-up drops 32 to 35 are included in the integrated circuit form CD 4013, and the inverters 37, 38 and 40 to 42 are included in the integrated circuit form CD4049A. In this example, the active element 31 in the monostable multivibrator circuit 30 includes part of the integrated circuit form CD4098. All of the above mentioned integrated circuits are manufactured and marketed by Solid State Division, Sharmville, New Jersey.

제3도 내지 제8도는 수평귀선 브랭킹 펄스와 함께 제어 논리단(28)에 의해 공급된 키잉신호의 파형과 이 신호들의 상호 타이밍 관계를 도시한 것이다.3 to 8 show the waveforms of the keying signals supplied by the control logic stage 28 together with the horizontal retrace blanking pulses and the mutual timing relationship of these signals.

키네스코프 캐소드 전류 모니터링 기간은 수직귀선 브랭킹 말기 후에 생기지만, 표시될 영상정보를 포함하고 있는 텔레비젼 신호의 영상 기간의 초기전에도 생긴다. 즉, 모니터링 기간은 영상정보가 없는 동안 여러 수평선을 포함하는 큰 시간 기간의 일부동안 생긴다. 키네스코프 캐소드 브랭킹전류를 모니터링하는 동작은 키네스코프가 이 시간에 과주 사되기 때문에 표시된 영상에서의 가시효과를 만들지 않는다(즉, 키네스코프 전자비임은 영상표시지역 위의 키네스코프의 면을 충돌시키도록 편향된다).The kinescope cathode current monitoring period occurs after the end of the vertical retrace blanking, but also early in the video period of the television signal containing the image information to be displayed. That is, the monitoring period occurs during a part of a large time period including several horizontal lines while there is no image information. Monitoring the kinescope cathode blanking current does not create a visible effect on the displayed image because the kinescope is overscanned at this time (ie, the kinescope electron beam will collide the face of the kinescope above the image display area). Biased).

이 예에서, 모니터링 기간은 수직귀선 브랭킹 말기후에 생기는 제1의 네개의 수평선을 포함한다. 이 네개의 수평선들은 선의 비율로 주기적인 정의 펄스를 포함하는 제3도의 파형에 의해 표시된다. 그러나, 모니터링하는 이 네개의 수평선들은 수직 귀선후에 제1의 네개의선에 대응하지 않는다.In this example, the monitoring period includes the first four horizontal lines occurring after the end of the vertical retrace blanking. These four horizontal lines are represented by the waveform of FIG. 3 containing periodic positive pulses in the ratio of lines. However, these four horizontal lines to monitor do not correspond to the first four lines after the vertical return.

신호 Va(제4도)와 신호 V_A(제5도)는 하나 내지 네개의 설들을 포함하는 모니터링 기간동안 생기는 부행펄스를 포함한다.Signal Va (figure 4) and signal V _A (figure 5) contain a bypass pulse which occurs during the monitoring period comprising one to four theories.

신호 V_G(제6도)는 모니터링 기간의 설 1 각 2를 포함하는 그리드 펄스 기간동안 생기는 정펄스를 포함한다. 이 펄스는 모니터링 기간의 일부동안 키네스코프 그리드에 인가된다. 이 펄스는 이 예에서 OV의 정상 그리드 바이어스 레벨에 대응하는 저 펄스 기초레벨에 대하여, +5 내지 +15V의 범위내로 고정된 정진폭을 나타낸다. 신호 V_G(제8도)는 신호 V_G의 보상형이다. 제2도의 제어 논리단(28)에 관하여 출력신호 V_G'로 표시된 신호 V_G의 진폭 제어형은 트랜지스터(45)의 클렉터 플력에서 설택할 때 이롭다. 신호 V_G'의 진폭은 저항기(46)를 통하여 트랜지스터(45)의 콜렉터에 인가된 DC 전압 V_B의 레벨에 따라 변한다.Signal V _G (FIG. 6) includes the constant pulses that occur during the grid pulse period, including each 1 and 2 of the monitoring period. This pulse is applied to the kinescope grid during part of the monitoring period. This pulse exhibits a fixed amplitude in the range of +5 to + 15V, for this low pulse base level corresponding to the normal grid bias level of OV in this example. Signal V _G (FIG. 8) is a compensation type of signal V _G. The amplitude control type of the signal V _G , denoted by the output signal V _G ′ with respect to the control logic stage 28 in FIG. 2, is advantageous when selected at the collector force of the transistor 45. The amplitude of the signal V _G 'varies with the level of the DC voltage V _B applied to the collector of the transistor 45 through the resistor 46.

신호 V_S(제7도)는 모니터링 기간의 설 3 각 4를 포함하는 기준 기간동안 기생는 부행펄스를 포함하고, 그리드 펄스기간의 만기에서 시작될 시간으로 된다.The signal V _S (FIG. 7) is the time when the parasitic includes the bypass pulse and begins at the expiration of the grid pulse period during the reference period, which includes each of the monitoring period.

설명한 장치에 따르면, 게이트(20)는 매트릭스(12)로 부터 구동증폭 (21)까지 신호 r의 도전상태를 감추도록 키잉신호 V_A에 응답하여 개방된다. 이것은 모든 모니터링 기간(설 1 내지 4)동안 생긴다. 비교적 낮은 전압 정펄스 V_G는 모니터링 기간의 설1 과 2동안 키네스코프 제에 그리드(18)에 공급되고 구동증폭기(21)의 출력에 공급되므로, 캐소드(16a)는 그리드 펄스 및 기준 기간을 포함하고 있는 모든 모니터링 기간동안 구동증폭기(21) 내의 바이어싱 회로에 의해 결정된 0 기준레벨을 갖춘다.According to the described apparatus, the gate 20 is opened in response to the keying signal V _A to hide the conduction state of the signal r from the matrix 12 to the drive amplification 21. This occurs during all monitoring periods (Sol. 1-4). Since the relatively low voltage constant pulse V _G is supplied to the grid 18 and to the output of the drive amplifier 21 for kinescopes during the first and second periods of the monitoring period, the cathode 16a includes the grid pulse and the reference period. It has zero reference level determined by the biasing circuit in the drive amplifier 21 during all monitoring periods.

모니터링 기간(즉, 그리드 펄스 및 기준 기간사이) 동안 도전되는 캐소드 전류내의 차이의 전압비는 전자총이 적당하게 브랭크(즉, 도전 0 전류 또는 설전된 매우 작은 브랭킹전류)되는 경우나 도전 과대 브랭킹 전류를 결정하는데 이용된다. 그리드 펄스 기간동안, 키네스코프는 그리드 펄스 V_G에 응답하여 캐소드 플로워로 작용한다. 여기서 그리드 펄스 V_G의 이와 같은 위상 변형될형태 그리드 펄스 기간동안 키네스코프 캐소드 전곡에서 극타난다. 그렇게 발생된 캐소드 펄스의진폭은 캐소드 전류 도전상태의 레벨에 비례하고 키네스코프 전자총 그리드 구동 특성의 비교적 낮은 순방향 변환 콘덕턴스로 인하여 그리드 펄스 V_G에 관련해서 다소 액하게 된다. 캐소드 펄스의 진폭은 캐소드 브랭킹 전류가 바람직한 브랭킹 레벨에 있을때 매우 작게 된다.The voltage ratio of the difference in the cathode current conducted during the monitoring period (i.e. between the grid pulse and the reference period) is such that if the electron gun is moderately blanked (i.e. conducting zero current or very small blanking current set up) or conducting over-blanking It is used to determine the current. During the grid pulse period, the kinescope acts as a cathode follower in response to the grid pulse V _G. Here, during this phase-deformed grid pulse period of grid pulse V _G, the kinescope cathode is shown in the whole song. The amplitude of the cathode pulses so generated is proportional to the level of the cathode current conduction state and becomes somewhat liquid with respect to grid pulse V _G due to the relatively low forward conversion conductance of the kinescope electron grid drive characteristics. The amplitude of the cathode pulse becomes very small when the cathode blanking current is at the desired blanking level.

과대하게 큰 캐소드 브랭킹 전류상하에서, 차이전압은 간섭신호를 없애도록 배열된 샘플링 증폭기(22)에 의해 처리되는데, 이는 키네스코프 바이어스 제어장치의 효력을 개설한다. 샘플링 증폭기(22)로 부터의 출력신호는 폐쇄 루우프 동작에 의해 바람직한 캐소드 브랭킹 전류 레벨을 만들기에 충분한 구동증폭기(21)의 출력에서의 바이어스 레벨을 나타내는 방향으로 구동증폭기(21)의 D.C.(바이어스) 동작점을 수정하기 위해서 구동증폭기(21)의 바이어스 제어입력에 인가된다. 게이트(20)는 모니터링 기간의 말기에서(제4설후에) 폐쇄 위치로 되돌아오므로, 매트릭스(12)의 출력으로 부터의 칼라신호가 구동증폭기(21)에 결합되게 한다.Under excessively large cathode blanking currents, the differential voltage is processed by a sampling amplifier 22 arranged to eliminate the interference signal, which outlines the effect of the kinescope bias control device. The output signal from the sampling amplifier 22 is the DC (bias) of the drive amplifier 21 in a direction indicating a bias level at the output of the drive amplifier 21 sufficient to produce the desired cathode blanking current level by a closed loop operation. ) Is applied to the bias control input of the drive amplifier 21 to correct the operating point. The gate 20 returns to the closed position at the end of the monitoring period (after the fourth snow), so that the color signal from the output of the matrix 12 is coupled to the drive amplifier 21.

제9도와 제10도는 캐소드 신호 처리회로(14a)(제1도)의 회로를 상세하게 되시한 것이다. 이와 비슷한 회로는 캐소드 신호 처리회로(14b와 14c) 내에도 포함된다.9 and 10 illustrate the circuit of the cathode signal processing circuit 14a (FIG. 1) in detail. Similar circuitry is included in the cathode signal processing circuits 14b and 14c.

제9도를 고려해보면, 구동증폭기 회로(21)와 함께 트랜지스터 전자 스위치를 포함한 게이트(20)의 배열이 도시되어 있다. 매트릭스(12)로 부터의 신호 r은 입력단자 T₁을 통해 게이트(20)에 공급되고, 키잉신호 V_A는 단자 T₂를 통하여 게이트(20)의 제어입력(모니터링 상태동안의 개방상태로 도시됨)에 공급된다.Considering FIG. 9, an arrangement of gates 20 including transistor electronic switches with drive amplifier circuit 21 is shown. The signal r from the matrix 12 is supplied to the gate 20 through the input terminal T ₁ , and the keying signal V _A is shown as an open state during the control input (monitoring state) of the gate 20 via the terminal T ₂ . Is supplied).

구동증폭기(21)는 증폭기 트랜지스터(54)를 포함한 증폭기와, 트랜지스터(55)를 구비하는 능동 부하회로를 포함한다. 트랜지스터(54)의 베이스 입력에 결합된 입력회로는 이득 조정 가변저항(51)를 구비하고 있는 주파수 보상회로(50)를 포함한다. 출력 비데오 신호는 트랜지스터(55)의 에미터에 나타나고, 임피던스 회로(60), 아아크 억제저항(62), 및 단자 T₃를 구비하고 있는 출력회로를 통하여 키네스코프 캄소드(16a)에 결합된다. 저항(65와 66)를 구비하고 있는 전압 감지 전압분배기는 단자 T₃에서의 키네스코프 캄소드(16a)와 기준전위점(+12V) 사이에 결합된다. 신호 V_G는 저항(68)를 통해 키네스코프의 그리드(18)에 인가된다. 트랜지스터(54)의 에미터에 결합된 제너 다이오드(58)는 트랜지스터(54와 55)용 기준 바이어스 전압을 제공한다. 이 예에서, 제너 다이오드(58)에 의해 제공된 기준 바이어스 전압은 단자 T₄를 통하여 캐소드 신호 처리회로(14b와 14c) 내의 대응 증폭기 회로에 인가된다.The drive amplifier 21 includes an amplifier including the amplifier transistor 54 and an active load circuit including the transistor 55. An input circuit coupled to the base input of transistor 54 includes a frequency compensation circuit 50 having a gain adjusting variable resistor 51. Output video signals are combined to appear on the emitter of the transistor 55, the impedance circuit 60, the arc suppression resistor 62, and a terminal kinescope Kam Sword (16a) via the output circuit and a T _3. The voltage sensing voltage divider with resistors 65 and 66 is coupled between the kinescope capsode 16a at the terminal T ₃ and the reference potential point (+ 12V). Signal V _G is applied to grid 18 of kinescope through resistor 68. Zener diode 58 coupled to the emitter of transistor 54 provides a reference bias voltage for transistors 54 and 55. In this example, the reference bias voltage provided by the zener diode 58 is applied to the corresponding amplifier circuit in the cathode signal processing circuits 14b and 14c via the terminal T ₄ .

모니터링 기간동안 게이트(20)이 개방되면, 구동기(21)의 0 출력레벨과 T₃에 나타난 전압은 저항(52기 57)를 포함하고 있는 바이어스 회로와 함께 제너 다이오드(58)에 의해 결정된 기준 레벨에서 나타난다. 전압 분배저항(65와 66)의 접합부에서 생긴 출력전압은 단자 T₅를 통하여 샘플링 증폭기(22)의 입력에 결합된다. 샘플링 증폭기(22)의 출력에서 나타난 바이어스 제어 전압은 단자 T₆을 통하여 저항(57)에 결합된다. 이 제어 전압은 구동증폭기(21)의 출력과 단자 T₃에 나타나는 0 레벨이 바람직한 브랭킹 레벨을 향하여 부정확한 캐소드 브랭킹 전류 레벨을 수정하기 위한 방향으로 제어되도록 저항(57)을 통하여 트랜지스터(54)의 베이스에 고정전류가 유도되게 한다.When the gate 20 is opened during the monitoring period, the zero output level of the driver 21 and the voltage indicated by T ₃ are the reference levels determined by the zener diode 58 together with the bias circuit containing the resistors 52 and 57. Appears in the. The output voltage generated at the junction of the voltage divider resistors 65 and 66 is coupled to the input of the sampling amplifier 22 via terminal T ₅ . The bias control voltage shown at the output of sampling amplifier 22 is coupled to resistor 57 via terminal T ₆ . This control voltage is applied to the transistor 54 via a resistor 57 such that the output of the drive amplifier 21 and the zero level appearing at terminal T ₃ are controlled in a direction to correct an incorrect cathode blanking current level towards the desired blanking level. Allow a fixed current to be induced at the base of).

단자 T₃에 나타나는 캐소드 신호는 제11도에 적당한 부분이 도시되어 있다. 제11도의 파형에서 각대 캐소드 브랭킹 전류가 존재할 때 그리드 펄스 기간동안 그리드 펄스 V_G에 의해 유도된 정의 캐소드 출력펄스는 ΔV(예, 100mV 정도)로 표시된다. 이 신호의 감소된 형태는 전압 분배 저항(65의 66)접 합부에서 나타나고 하기에 설명한 바와 같이 샘플링 증폭기(22)에 의해 처리된다.The cathode signal appearing at terminal T ₃ is shown in FIG. In the waveform of FIG. 11, the positive cathode output pulse induced by the grid pulse V _G during the grid pulse period when there is a cathode cathode current is represented by ΔV (eg, about 100 mV). The reduced form of this signal appears at the voltage divider resistor 66 of 65 and is processed by the sampling amplifier 22 as described below.

이 장치에서 캐소드 브랭킹 전류교정은 캐소드 누설전류(예, 캐소드-히터 누설전류)에 의해 영향을 받지 않는데, 왜냐하면 설명한 장치가 모르는 크기의 누설성분을 포함하는 키네스 코프 컷 오프부근의 매우 낮은 레벨의 캐소드 전류의 절대값을 직접 측정하지 않기 때문이다.In this device, the cathode blanking current calibration is not affected by the cathode leakage current (eg, cathode-heater leakage current) because of the very low level near Kinescop cut-off which contains leakage components of unknown size to the described device. This is because the absolute value of the cathode current of is not measured directly.

이 관계로 제9도의 회로에서 캐소드 브랭킹 전류를 포함하는 야 2.7mV의 전류가 모든 모니터킹 기간동안 전압분배 저항(65, 66)으로 흐른다는 것을 주지해야 한다. 이 전류는 이 저항들의 값으로 나누어진 저항(65, 66) 양단에 나타난 전압(즉, +180V 캐소드 전압에서 +12V 기준전을 뺀전압)에 의해 결정된다. 그러므로 수 mA의캐소드 브랭킹 전류는 전압 분배기(65, 66) 내로 흐르는 전류의 미소부분을 표시한다. 그리드 펄스 기간동안, 캐소드 전류내의 대응 증가분을 전압분배기(65, 66) 내로 흐르는 전류에 연관된 증가와 함께 발생된다. 그러므로 저항(66)의 양단과 단자 T₅에 나타난 전압은 모니터링 기간동안 나타난 캐소드 전류의 차이에 비례한다. 시간내의 주어진 점에서 매우 작은 캐소드 브랭킹 전류의 절대값을 측정하는 대신에 상기 회로는 저항(66)양단에 생긴 전압 차이에 응답한다. 그리드 펄스에 응답하여 생긴 전압 증가의 레벨과 차이 전압의 레벨은 키네스코프 제어 그리드로 부터 캐소드 까지의 신호 전달이 캐소드-히터 누설 전류에 의해 영향을 받지 않는 키네스코프 캐소드 폴워로 작용을 통하는 비임전류 도전상태에 의해 이루어지기 때문에 캐소드 누설전류에 의해 영향을 받지 않는다. 그 특정 실시예는 다음과 같다.It should be noted that in this relationship, in the circuit of FIG. 9, a current of 2.7 mV including the cathode blanking current flows into the voltage-sharing resistors 65 and 66 during all the monitoring periods. This current is determined by the voltage across the resistors 65, 66 divided by the value of these resistors (i.e., + 180V cathode voltage minus the + 12V reference field). Thus, several mA of cathode blanking currents represent a small fraction of the current flowing into voltage dividers 65 and 66. During the grid pulse period, a corresponding increase in the cathode current is generated with an increase associated with the current flowing into the voltage divider 65, 66. Therefore, the voltage across resistor 66 and terminal T ₅ is proportional to the difference in cathode current seen during the monitoring period. Instead of measuring the absolute value of the very small cathode blanking current at a given point in time, the circuit responds to the voltage difference across resistor 66. The level of the voltage increase and the difference voltage in response to the grid pulses is a non-current current acting as a kinescope cathode follower where signal transmission from the kinescope control grid to the cathode is not affected by the cathode-heater leakage current. It is made by state and is not affected by cathode leakage current. Specific embodiments thereof are as follows.

모니터링 기간동안 그리드 펄스 V_G가 없을 때 매우 낮은 캐소드 비임전류(i_bL)는 키네스코프에 의해 도전된다. 높은 캐소드 비임전류(i_BH)는 그리드 펄스에 응답하여 도전된다. 그리드 펄스의 부재 및 존재시에 전압분배기(65, 66)에 의해 도전된 전체전류는 각각 전류 i_TL각 i_TH로 구성된다. 이 전류들은 다음의 방정식들에 따라서 비데오 구동 증폭기에 의해 공급된 누설성분(i_l, 약 5mA), 전류 i_bL과 i_bH, 및 0 전류(i₀, 약 2.6mA)를 포함한다.When there is no grid pulse V _G during the monitoring period, a very low cathode beam current i _bL is challenged by the kinescope. The high cathode beam current i _BH is conducted in response to the grid pulses. The total currents _conducted by the voltage dividers 65 and 66 in the absence and presence of grid pulses are each composed of the current i _TL each i _TH . These currents include the leakage component (i ₁ , about 5 mA), currents i _bL and i _bH , and zero current (i ₀ , about 2.6 mA) supplied by the video drive amplifier according to the following equations.

i_TL=i_bL+i_l+i₀ i _TL = i _bL + i _l + i ₀

i_TH=i_bH+i_l+i₀ i _TH = i _bH + i _l + i ₀

모니터링 기간동안 전압 분배 저항(66)양단에 나타나는 전압의 크기(V₆₆)는 저항(66)의 값(R₆₆)과 상기에 지적한 전류의 값에 비례한다.The magnitude (V ₆₆ ) of the voltage across the voltage divider resistor 66 during the monitoring period is proportional to the value R ₆₆ of the resistor ₆₆ and the value of the current indicated above.

V₆₆=R₆₆(i_TH-i_TL)=R₆₆(i_bH-i_bL)V ₆₆ = R ₆₆ (i _TH -i _TL ) = R ₆₆ (i _bH -i _bL )

그러므로, 모니터링 기간동안 저항(66)양단에 발생되고, 샘플링증폭기(22)에 결합된 차이 전압은 전류 i₃와 누설전류 i_l에 의해 영향을 받지 않고, 캐소드 비임전류 차이(i_bH-i_bL)에 의해서만 영향을 받는다. 이 전류차이와 저항(66)양단에 유도된 대응 차이전압(V₆₆)의 레벨은 캐소드 비임 전류가 키네스코프 컷 오프부근의 바람직한 브랭킹 레벨에 접근함에 따라 작게 된다.Therefore, the difference voltage generated across the resistor 66 during the monitoring period and coupled to the sampling amplifier 22 is not affected by the current i ₃ and the leakage current i _l , and the cathode beam current difference i _bH -i _bL Only affected by). This current difference and the level of the corresponding difference voltage V ₆₆ induced across the resistor 66 become small as the cathode beam current approaches the desired blanking level near the kinescope cut off.

신호 V_G는 통상적으로 활성화된 단일제어 그리드가 자기 집속 안-라인 키네스코프에서 발견되는 것처럼 제어 그리드에 인가될지라도 비데오구동신호는 도시한 바와 같은 키네스코프 캐소드나 제어 그리드에 인가될 수 있다. 이상 설명한 바와 같은 장치는 상술한 "자동 키네스코프 바이어싱 시스템"이란 제목의 미합중국 특허출원서에 상세하게 기술되어 있다.The signal V _G can be applied to a kinescope cathode or control grid as shown, although a single activated control grid is typically applied to the control grid as found in self-focusing in-line kinescopes. The apparatus as described above is described in detail in the above-mentioned US patent application entitled "Automatic Kinescope Biasing System".

제10도는 제1도의 샘플링 증폭기(22)를 상세하게 도시한 것이다.FIG. 10 shows the sampling amplifier 22 of FIG. 1 in detail.

샘플링 증폭기(22)는 캐소드 출력 펄스 레벨과 기준 레벨 사이의 차이에 따라서 키네스코프 바이어스 제어 전압을 유도하기 위하여, 두개의 동일한 샘플 및 유지회로와 연관된 차동증폭기를 포함한다. 제1의 샘플링 회로는 캐소드 출력펄스가 발생될때 그리드 펄스 기간동안 동작하고, 제2샘플링 회로는 다음 기준레벨동안 동작한다. 그리드 펄스와 기준 기간동안 캐소드 전압의 시간 순차 샘플링은 샘플된 정보의 신호 처리와 결합해서, 예를 들어 스토레이 자계와 연관된 선반복 간섭과 같은 간섭신호의 거절을 제공한다.Sampling amplifier 22 includes a differential amplifier associated with two identical sample and sustain circuits to derive the kinescope bias control voltage according to the difference between the cathode output pulse level and the reference level. The first sampling circuit operates for the grid pulse period when the cathode output pulse is generated, and the second sampling circuit operates for the next reference level. The temporal sequential sampling of the cathode voltage during the grid pulse and the reference period, combined with the signal processing of the sampled information, provides for the rejection of interfering signals, such as, for example, shelving interference associated with the Storay magnetic field.

유도된 캐소드 출력펄스 ΔV(제11도) 포함하고 있는 캐소드 출신호는 제9도의 전압 분배기(65, 55)로부터 단자 T₅를 통하여 제10도의 샘플링 증폭기(22)의 입력에 결합된다. 입력신호는 에미터 폴로워 트랜지스터(70)에 의해 완충되고 트랜지스터(72 및 74)에 의해 증폭된다. 다이오드(76와 76)은 D.C. 레벨시프트가 트랜지스터(74)의 콜렉터 출력에서 발생되고 제1의 샘플 및 유지회로에 의해 처리된 증폭된 캐소드 폴스로 이동하게 한다.Arc from the cathode, which contains induced cathode output pulse ΔV (Fig claim 11) is coupled to the input of the 9-degree voltage divider (65, 55) of claim 10 degrees sampling amplifier 22 through the terminal T ₅ from. The input signal is buffered by emitter follower transistor 70 and amplified by transistors 72 and 74. Diodes 76 and 76 cause a DC level shift to be amplified cathode fall generated at the collector output of transistor 74 and processed by the first sample and hold circuit.

제1의샘플 및 유지회로는 에미터 폴로워 트랜지스터(78), 저항기(79), 다이오드(81), 전하 축적 캐패시터(85) 및 트랜지스터(87)로 구성된다. 트랜지스터(87)는 캐소드 출력펄스가 나타날때 그리드 펄스기간동안 신호 V_G에 응답하여 비도전 상태로 되므로, 캐패시터(85)가 캐소드 펄스 레벨에 비례하는 트랜지스터(78)로 부터의 전하를 수신하게 한다. 트랜지스터(87)는 모든 시간에 도전상태로 되므로, 다이오드(81)를 역 바이어스 하고 트랜지스터(78)로 부터 캐패시터(85)를 절연시킨다.The first sample and sustain circuit is composed of emitter follower transistor 78, resistor 79, diode 81, charge accumulation capacitor 85 and transistor 87. Transistor 87 is in a non-conductive state in response to signal V _G during the grid pulse period when a cathode output pulse appears, causing capacitor 85 to receive charge from transistor 78 proportional to the cathode pulse level. . Since transistor 87 is in a conductive state at all times, it reverse biases diode 81 and insulates capacitor 85 from transistor 78.

제2의샘플 및 유지회로는 트랜지스터(94), 저항(95), 다이오드(96), 축적 캐패시터(98), 및 키이된 트랜지스터(100)로 구성된다. 이 회로는 제2회로가 기준 동안 동작하는 것을 제외하면 제1의샘플 및 유지회로(트랜지스터(78), 저항기(79), 다이오드(81), 캐패시터(85), 트랜지스터(87)와 비슷하다. 트랜지스터(100)는 트랜지스터(94), 저항(95) 및 다이오드(96)를 통하여 캄퍼스터(98)를 충전시키기 위해서 신호 V_S에 응답하여 기준 기간동안 비도전 상태로 되려고 한다. 트랜지스터(100)는 모든 다른 시간에 도전상태로 있으므로, 다이오드(96)는 트랜지스터(94)로 부터 캄퍼시터(98)를 절연시키도록 역바이어스 된다.The second sample and sustain circuit consists of a transistor 94, a resistor 95, a diode 96, a storage capacitor 98, and a tall transistor 100. This circuit is similar to the first sample and sustain circuit (transistor 78, resistor 79, diode 81, capacitor 85, transistor 87) except that the second circuit operates during the reference. Transistor 100 attempts to be in a non-conductive state for a reference period in response to signal V _S to charge camphor 98 through transistor 94, resistor 95, and diode 96. Transistor 100 Is in a conductive state at all other times, so the diode 96 is reverse biased to insulate the capacitor 98 from the transistor 94.

에미터 결합된(다링톤) 트랙지스터(92와 102)는 캄퍼시트(85와 98)상의 전압을 감지하고 이 컴퍼시터들의 전압 차이에 비례하는 출력 전압을 나타내기 위해서 이 캄퍼시터(85와 98)에 결합된 각각의 베이스 전극을 가진 차동 증폭기를 형성한다. 이 출력 전압은 트랜지스터(102)의 클렉터 출력회로에 나타나고, 저항기(105)와 단자 T₆를 통하여 구동증폭기(21)(제9도)의 바이어스 제어입력에 인가되도록 트랜지스터(104)의 클렉터 출력에서 발전된 형태로 나타난다. 단자 T₆에 결합된 컴퍼시터(108)는 구동증폭기(21) 및 샘플링 증폭기(22)를 포함하는 제어 루우프의 불안정을 방지하기 우해 위상 보상을 제공한다.Emitter-coupled (darlington) trackers 92 and 102 sense the voltage on campersheets 85 and 98 and represent these outputs in order to represent the output voltage proportional to the voltage difference of these comparators. To form a differential amplifier with each base electrode coupled thereto. The output voltage is greater in appears in the large collector output circuit of transistor 102, resistor 105 and the terminal T the driving amplifier 21 through ₆ (FIG. 9), the transistor 104 to be applied to the bias control input of the selector It appears in an advanced form in the output. A capacitor 108 coupled to terminal T ₆ provides phase compensation to prevent instability of the control loop including the drive amplifier 21 and the sampling amplifier 22.

캄소드 펄스의 레벨에 응답하여 캄퍼시터(85)상에 축적된 전압은 입력완층 트랜지스터(70)의 베이스 입력에 결합된 이중 클렉터 출력각 캄퍼시터(85)에 결합된 베이스 입력을 가진(다링톤) 트랜지스터(89)에 의해 감지된다. 트랜지스터 (89)는 캄퍼시터(85)상에 나타난 전압이 약 +2.1V로 일정하게 유지(즉, 고정)되도록 트랜지스터(70)의 베이스안에서 입력 D.C. 레벨을 안정시키기 위해 궤환 고정회로를 포함한다. 이 전압은 트랜지스터(89)의 베이스-에미터 접합 오프셋트 전압과 트랜지스터(89)의 에미터 회로내에 다이오드(91)의 오프 셋트 전압을 더한 것에 대응한다. 트랜지스터(70, 72, 74 및 78)와 함께 트랜지스터(89)는 차동 증폭기(92, 102)를 포함하는 회로의 선형신호 처리 범윅가 초과하지 않게 하고, 캐소드 D.C. 레벨과 무관한 캐소드 출력신호의 매우 큰 증폭을 허용하게 하는 궤환 고정회로를 형성한다. 후자의 관계에서, 캐소드 D.C. 레벨은 키네스코프 전자층의 컷 오프 전압에 의존한다는 것을 주지해야 한다. 컷 오프 전압은 주어진 키네스코프 내의 전자층으로 변하고, 한 키네스코프에서 다른 키네스코프로 변한다. 차동 증폭기(92, 102)가 두 레벨의 경우에 이 레벨들 사이의 차이에 대응하는 바람직한 출력전압을 제공하기 때문에 궤환 고정회로가 캐스트 펄스 레벨(상술한 바와 같음)이나 기준 레벨을 고정하건 안하건 문제되지 않는다.The voltage accumulated on the capacitor 85 in response to the level of the camphorde pulse has a base input coupled to the double-clector output angle camper 85 coupled to the base input of the input perfect transistor 70. Ringtone) transistors 89 are sensed. Transistor 89 has an input D.C. C. in the base of transistor 70 such that the voltage present on capacitor 85 remains constant (ie, fixed) at about + 2.1V. A feedback lock circuit is included to stabilize the level. This voltage corresponds to the base-emitter junction offset voltage of transistor 89 plus the off set voltage of diode 91 in the emitter circuit of transistor 89. Transistor 89, together with transistors 70, 72, 74, and 78, does not exceed the linear signal processing bump of the circuit comprising differential amplifiers 92, 102, and the cathode D.C. It forms a feedback fixing circuit that allows very large amplification of the cathode output signal regardless of the level. In the latter relationship, cathode D.C. Note that the level depends on the cutoff voltage of the kinescope electronic layer. The cut off voltage changes from an electron layer within a given kinescope and from one kinescope to another. Since the differential amplifiers 92 and 102 provide the desired output voltage corresponding to the difference between these levels in the case of the two levels, the feedback fixing circuit may or may not fix the cast pulse level (as described above) or the reference level. It doesn't matter.

키네스코프가 각대 캐소드 브랭킹 전류를 도전시키면, 캐소드 출력펄스의 레벨은 증가하므로, 캐패시터(85)상에 나타난 전압도 증가한다. 이 증가는 모니터링 기간중에 캐패시터(85)상에 나타난 +2.1V 레벨을 넘는다. 캐패시터(98)상의 전압은 처음으로 변하지 않고 유지된다.When the kinescope conducts each cathode blanking current, the level of the cathode output pulse increases, so that the voltage shown on the capacitor 85 also increases. This increase exceeds the + 2.1V level seen on capacitor 85 during the monitoring period. The voltage on capacitor 98 remains unchanged for the first time.

캐패시터(85)상의 증가된 전압은 트랜지스터(89)에 의해 감지되어 도전상태가 증가되고, 입력 트랜지스터(70)의 D.C. 베이스 바이어스를 낮게 하므로, 궤환작용에 의한 캐패시터(85)상의 전압은 캐소드 출력펄스 레벨의 량에 대응하는 량만큼 증가한다. 다음 기준 기간동안 기준 레벨에 대응하는 감소된 입력 D.C. 바이어스는 캐소드 펄스 레벨의 증가와 같은 량만큼 D.C.이동(감소)도니다. D.C.이동된 기준 레벨은 캐패시터(98)상에 나타나고 캐패시터(98)상의 전압을 감소시킨다. 따라서, 트랜지스터(102)의(캐패시터(98)를 통하는) 베이스 바이어스는 캐소드 출력펄스의 증가된 레벨에 비례하는 량만큼 트랜지스터(92)의 (캐패시터(85)를 통하는) 베이스 바이어스 보다 작다. 그러므로 트랜지스터(92)의 콜렉터 전류는 트랜지스터(102)의 콜렉터 전류를 넘으므로, 트랜지스터(102)의 콜렉터 출력 전압은 트랜지스터(92와 102)의 베이스 전압이 같은 상황에서 비례해서 증가한다. 트랜지스터(104)의 콜렉터 출력 전압은 트랜지스터(102)의 증가된 콜렉터 전압에 응답하여 감소한다. 단자 T₆를 통하여 구동증폭기(21)에 인가된 것과 같은 바이어스 교정 전압은 구동 증폭기(21)의 D.C. 출력레벨(케소드 바이어스에 의해)이 바람직한 레벨을 향하는 캐소드 브랭킹 전류의 레벨을 감소시키기 위한 방향으로 증가하도록 하는 방향으로 있다. 이때 유도된 캐소드 출력펄스의 크기는 대용량을 감소시킨다.Since the increased voltage on the capacitor 85 is sensed by the transistor 89 to increase the conduction state and lower the DC base bias of the input transistor 70, the voltage on the capacitor 85 due to the feedback action is the cathode output pulse. It increases by the amount corresponding to the amount of the level. The reduced input DC bias corresponding to the reference level during the next reference period is also DC shifted (decreased) by the same amount as the increase in the cathode pulse level. The DC shifted reference level appears on capacitor 98 and reduces the voltage on capacitor 98. Thus, the base bias of transistor 102 (via capacitor 98) is less than the base bias of transistor 92 (via capacitor 85) by an amount proportional to the increased level of the cathode output pulse. Therefore, the collector current of the transistor 92 exceeds the collector current of the transistor 102, so that the collector output voltage of the transistor 102 increases proportionally in the situation where the base voltages of the transistors 92 and 102 are the same. The collector output voltage of transistor 104 decreases in response to the increased collector voltage of transistor 102. A bias correction voltage, such as that applied to drive amplifier 21 through terminal T ₆ , is used to reduce the level of cathode blanking current at which the DC output level (by cathode bias) of drive amplifier 21 is directed to a desired level. Direction to increase in direction. At this time, the size of the induced cathode output pulse reduces the large capacity.

트랜지스터(104)의 콜렉터 전압은 캐소드 펄스 레벨과 기준 레벨간의(키네스코프 캐소드에서 측정한) 차이가 약 30mV로 감소할때까지 계속 감소한다. 이 차이는 이 장치에 대한 바람직한 캐소드 브랭킹 전류상태에 대응한다.The collector voltage of transistor 104 continues to decrease until the difference between the cathode pulse level and the reference level (measured at the kinescope cathode) decreases to about 30 mV. This difference corresponds to the preferred cathode blanking current state for this device.

텔레비젼 수상기내에 국부적으로 발생한 간섭신호는 주로 선(line) 반복한다는 것을 주지해야 한다. 차동 증폭기(92, 102)에 의해 제공된 차이 신호처리는 자동 키네스코프 바이어싱 장치와 관련된 와이어링에 유도된 것과 같이 수상기 내의 전력공급원 및 편향회로의 동작에 관련된 스프레이 자계에 간섭신호의 거절 특히 선 반복 간섭이 기여하게 한다. 캐소드 펄스와 기준 레벨 샘플링 기간은 같은 시간으로 되어 있으므로, 어떤 선 반복 간섭은 같은 방법으로 샘플된 기준 레벨 정보와 샘플된 캐소드 펄스에 영향을 미치고 차동증폭기(92, 102)의 공통 모우드 신호 거절 특성에 의해 억압된다.It should be noted that interfering signals generated locally in the television receiver are often line repeating. The differential signal processing provided by the differential amplifiers 92, 102 is particularly directed to the rejection of interfering signals to the spray magnetic field involved in the operation of the power supply and deflection circuits in the receiver, as induced in the wiring associated with the automatic kinescope biasing device. Let the interference contribute. Since the cathode pulse and the reference level sampling period are the same time, some line repetitive interference affects the sampled reference level information and the sampled cathode pulse in the same way and affects the common mode signal rejection characteristics of the differential amplifiers 92 and 102. Are suppressed by

샘플링 기간은 키네스코프 바이어싱을 교정하기에 필요한 시간을 증가시키지 않고 큰 축적 캐패시터가 사용될 수 있도록 길게 되어 있다. 긴 샘플링 시간은 큰 잡음제거를 일정하게 한다.The sampling period is lengthened so that large accumulation capacitors can be used without increasing the time required to correct kinescope biasing. Long sampling times make large noise rejection constant.

또 기술한 차이 신호처리는 기준 레벨에 관련된 캐소드 출력 펄스의 진폭을 변화시키도록 빨리 응답하게 한다. 캐소드 펄스 레벨과 기준 레벨의 절대값의 이와 같은 변화는 차동 증폭기의 공통모우드 거절특성으로 인해 차동 증폭기(92, 102)에 의해 무시된다. 그러므로 주어진 D.C. 레벨에 캐소드 출력 펄스의 기준 레벨을 주기적으로 재기준하는 (예, 관련된 시간 상수와 고정회로에 의해서) 것이 필오하지 않으므로 바이어스 교정전압은 불필요한 지연이 없이 캐소드 출력펄스의 진폭으로 부터 유도된다.The difference signal processing described also allows a quick response to vary the amplitude of the cathode output pulses associated with the reference level. This change in the absolute value of the cathode pulse level and the reference level is ignored by the differential amplifiers 92 and 102 due to the common mode rejection characteristics of the differential amplifier. Therefore given D.C. The bias correction voltage is derived from the amplitude of the cathode output pulse without unnecessary delay, since it is not necessary to periodically rereference the reference level of the cathode output pulse to the level (e.g. by the associated time constants and the fixed circuit).

이 실시예에서, 교정 캐소드 브랭킹 전류 레벨이 매우 작은 비 0 레벨에 대응한다고 가정하였다. 이 이상의 관찰대수(캐소드 전류가 바람직한 레벨을 넘을 때)는 캐소드 브랭킹 전류가 바람직한 레벨 이하일때 적용된다. 이 경우에 샘플링증폭기(22)의 단자 T₆와 트랜지스터(104)로 부터 구동증폭기(21)의 바이어스 제어입력에 인가된 교정신호는 바람직한 전류 레벨이 도달할때까지 캐소드 브랭킹 전류 레벨을 증가시키는 방향으로 있게 된다.In this example, it is assumed that the calibration cathode blanking current level corresponds to a very small non-zero level. More observations (when the cathode current exceeds the desired level) are applied when the cathode blanking current is below the desired level. In this case, a calibration signal applied from the terminal T ₆ of the sampling amplifier 22 and the bias control input of the drive amplifier 21 from the transistor 104 increases the cathode blanking current level until the desired current level is reached. Direction.

캐소드 바이어스가 교정될때 생긴 기준 레벨과 캐소드 출력 펄스 레벨 사이의 30mV 차이는 다이오드(75와 76)에 의해 삽입된 오프 셋트 전압과 샘플링 증폭기(22)에 의해 갖추어진 신호 이득의 기능이다. 이 오프 셋트 전압은 바이어스 교정이 캐패시터(85와 98)상에 나타난 전압 사이의 전압차이가 최드로 생기게 한다. 특히, 전압분배기(65 66)로 부터 샘플링 증폭기(22)에 인가된 것과 같은 캐소드 출력 펄스의 레벨은 교정 바이어스가 이루어질 때 약 +3.25mV로 된다. 트랜지스터(72와 74)를 포함하는 증폭기 회로는 각각 약 20의 전압이득을 제공하므로 약 +1.3V의 캐소드 전류펄스가 트랜지스터(74)의 콜텍터전력에서 나타나게 한다. 이 전압은 제1 및 제2의 샘플링회로에 의해 처리된 신호들에 대하여 다이오드(75와 76)에 의해 제공된 D.C. 오프 셋트 전압과 같다. 증가된 감도는 다이오드(75와 76)을 제거하므로서 제공되고 이는 감소된 면제가 선 반복하지 않는 간섭 신호들로 되게 한다.The 30 mV difference between the reference level and the cathode output pulse level produced when the cathode bias is calibrated is a function of the signal gain provided by the sampling amplifier 22 and the offset voltage inserted by the diodes 75 and 76. This off set voltage causes bias correction to minimize the voltage difference between the voltages shown on capacitors 85 and 98. In particular, the level of the cathode output pulse as applied to the sampling amplifier 22 from the voltage divider 65 66 becomes about +3.25 mV when a calibration bias is made. The amplifier circuit comprising transistors 72 and 74 provide about 20 voltage gains, respectively, so that a cathode current pulse of about +1.3 V appears at the collector power of transistor 74. This voltage is provided by the diodes 75 and 76 for the signals processed by the first and second sampling circuits. Same as the offset voltage. Increased sensitivity is provided by removing diodes 75 and 76, which results in reduced immunity to interfering signals that do not pre-repeat.

제9도를 다시 참조하면, 임피던스회로(60)가 외부 캐소드 임피단스를 증가시키므로서 유도된 캐소드 출력신호의 과대감소(제11도의 ΔV)를 방지하도록 작용한다는 것을 주지해야 한다. 이러한 감소는 내부 키네스코프 임피단스가 매우 높기 때문에 특히 저 캐소드 전류에서 생기고, 반면 구동 증폭기(21)의 출력임피단스는 매우 낮다. 임피던스 회로(60)의 도시한 구성은 신호 대역폭의 손실이 없이도 저항기(61)의 증가된 값을 허용한다. 캐패시터(63)의 값은 캐소드 구동 신호와 관련된 주파수에서 고 임피단스를 나타내기에는 부족하다. 임피던스 회로(60)의 다른 형태는 이미 상술한 미합중국 특허에 상세하게 기술되어 있다.Referring back to FIG. 9, it should be noted that the impedance circuit 60 acts to prevent excessive reduction of the induced cathode output signal (ΔV in FIG. 11) by increasing the external cathode impedance. This reduction occurs especially at low cathode currents because the internal kinescope impedance is very high, while the output impedance of the drive amplifier 21 is very low. The illustrated configuration of the impedance circuit 60 allows for an increased value of the resistor 61 without loss of signal bandwidth. The value of capacitor 63 is insufficient to exhibit high impedance at the frequency associated with the cathode drive signal. Another form of impedance circuit 60 is described in detail in the above-mentioned US patent.

제9도에 관련해서 기준 기간동안 발생되는 기준 레벨은 저항기(52, 57) 및 다이오드(58)의 상호작용에 의해서 결정된다는 것을 주지해야 한다. 그러나, 이 기준 레벨은 기준 기간동안 키네스코프 구동기에 공급되는 비데오 신호로 부터 유용하게 된 적당한 기준 레벨에 응답하는 것과 같이, 다른 장치에 의해 설정될 수 있다.It should be noted that with reference to FIG. 9 the reference level generated during the reference period is determined by the interaction of the resistors 52, 57 and the diode 58. However, this reference level can be set by another device, such as in response to a suitable reference level that is available from the video signal supplied to the kinescope driver during the reference period.

어떤 경우에는 R.G.B. 캐소드 구동 신호원의 레벨이동이나 차동 D.C. 레벨 오프셋트를 보상하는 것이 필요하다. 이 표과들의 보상은 증폭기 트랜지스터(54)의 베이스와 신호 Va원(제4도에 도시한 신호 V_A의 감소된 진폭형태) 사이에 저항(105) 가변저항(108)을 포함하도록 제12도에 도시한 바와 같은 구동증폭기(21)를 수정하므로서 이루어질 수 있다. 오프 셋트 보상은 트랜지스터(54)의 베이스에서 증폭기(21)의 바이어스 제어입력에 신호 Va의 적당한 양을 더하도록 저항(108)을 조정하므로서 이루어진다.In some cases it is necessary to compensate for the level shift or differential DC level offset of the RGB cathode drive signal source. The compensation of these tables is shown in FIG. 12 to include a resistor 105 and a variable resistor 108 between the base of the amplifier transistor 54 and the signal Va source (the reduced amplitude form of the signal V _{A shown} in FIG. 4). This can be done by modifying the drive amplifier 21 as shown. Offset compensation is achieved by adjusting resistor 108 to add an appropriate amount of signal Va to the bias control input of amplifier 21 at the base of transistor 54.

Claims

An image display kinescope 15 is provided with a cathode 16 and a grid 18 sensitivity control electrode, a gate 20 is provided for applying video signals to the kinescope electron gun, and a drive amplifier 21 is provided with the kinescope. The kine including a transistor 54 for applying a reference bias voltage to the cathode electrode via a cathode current conduction passage during a monitoring period including a portion of the blanking period when a blanking current conduction state of the scope 15 is detected. And to automatically control the level of the blanking current conducted by the scope 15, and a control logic stage 28 to provide an auxiliary signal to the grid electrode for a portion of the monitoring period, the differential amplifier 92 , 102) is provided to correct, and the terminal (T _6), the bias of the kinescope to provide an output control signal responsive to the difference between each of the input levels To supply the output control signal to the gate 20, the video signal applying device, to process an image display video signal having an image display period and an image blanking period which are periodically reproduced while there is no image information to be displayed. In the device, the auxiliary signal is provided with a pulse V _G which is maximized so that the flow of the beam current in the kinescope 15 is emphasized while the signal is displayed on the grid electrode, and the cathode during the monitoring period. The devices 65, 66, 70, 74, 78, 85, 94, 98 coupled between the cathode 16 and the differential amplifiers 92, 102 at the same time in response to the potential of (16) are connected to the grid ( 18) the output control signal generated by the differential amplifiers 92 and 102 in response to the difference in the cathode potential provided by the beam current is highlighted. Yes Scope biasing device.