KR830000984B1

KR830000984B1 - Tuning device

Info

Publication number: KR830000984B1
Application number: KR1019800000187A
Authority: KR
Inventors: 다까오 모기
Original assignee: 쏘니 가부시기가이샤; 이와마 가즈오
Priority date: 1980-01-19
Filing date: 1980-01-19
Publication date: 1983-05-18

Abstract

내용 없음.No content.

Description

Tuning device

도면은 본원 발명에 의한 선국장치의 일례의 계통도.BRIEF DESCRIPTION OF THE DRAWINGS The schematic diagram of an example of the station selection apparatus by this invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

(3) : 혼합회로 (4) : 가변주파수발진기(3): mixed circuit (4): variable frequency oscillator

(5) : 영상중간주파증폭회로 (7) : 채널선택키이장치(5): Video intermediate frequency amplifier circuit (7): Channel selection key device

(8) : 채널선택데코오더회로 (9) : 리이드온리메모리(8): Channel selection decoder circuit (9): Lead only memory

(13) : 절환회로 (18) : 가변분주회로(13): switching circuit (18): variable divider circuit

(19) : 위상비교회로 (20) : 기준발진기(19): phase comparison church (20): reference oscillator

본원 발명은 텔레비전 신호등을 수신 선국함에 있어서 국부발진회로에 PLL회로(훼이즈, 로크, 루우프)를 사용하여 정도(精度)가 좋은 선국을 할 수 있도록 한 선국장치에 관한 것이며, 특히 방송파신호의 방송파주파수가 오프세트하고 있을 경우에도, 이것에 추종해서 정도가 좋은 선국을 할 수 있도록 한것을 제공하고자 하는 것이다.TECHNICAL FIELD The present invention relates to a tuning apparatus that enables a fine tuning by using a PLL circuit (faise, lock, loop) in a local oscillation circuit when receiving a television signal. Even when the broadcast wave frequency is offset, it is intended to provide the following so that it can be tuned to a good degree.

다음에 본원 발명에 의한 선국장치의 일례를 텔레비전 신호를 수신선국할 경우를 예로들어 도면에 의거하여 설명한다.Next, an example of a tuning device according to the present invention will be described with reference to the drawings, taking the case of receiving and tuning a television signal as an example.

도면에서 (1)은 수신안테나이며, 이것으로 수신된 신호는 고주파증폭회로(2)를 통해서 혼합회로(3)에 공급된다. 한편, (4)는 가변주파수발진기로서 그 발진주파수가, 후술하는 바와같이 해서 제어되어서 선택된 채널에 응한 소정의 국부발진 주파수로 되는 것으로, 이 가변주파수발진기(4)의 발진신호 So가 혼합회로(3)에 공급된다. 그리고, 혼합회로(3)에서, 고주파증폭회로(2)로부터의 신호와 가변주파수발진기(4)로부터의 발진신호가 서로 얽혀져서, 이 혼합회로(3)로부터는 양자의 차의 주파수인 58.75MHz의 중간주파수가 얻어지고 이것이 영상중간주파 증폭회로(5)를 통해서 영상검파회로(6)에 공급된다.In the drawing, reference numeral 1 denotes a reception antenna, and the received signal is supplied to the mixing circuit 3 through the high frequency amplification circuit 2. On the other hand, reference numeral 4 denotes a variable frequency oscillator whose oscillation frequency is controlled as described later to become a predetermined local oscillation frequency corresponding to the selected channel. The oscillation signal So of the variable frequency oscillator 4 is a mixed circuit ( 3) is supplied. In the mixing circuit 3, the signal from the high frequency amplifier circuit 2 and the oscillation signal from the variable frequency oscillator 4 are entangled with each other, and from this mixing circuit 3, 58.75 MHz, which is the frequency of the difference between them. The intermediate frequency of is obtained and supplied to the image detection circuit 6 through the image intermediate frequency amplification circuit 5.

가변주파수발진기(4)의 발진주파수는 다음과 같이 제어된다. 즉, (7)은 채널선택키이장치, (8)은 채널선택데코오더회로, (9)는 리이드온리메모리, (10)은 채널넘버레지스터이고, 채널선택데코오더회로(8), 리이드온리메모리(9), 채널넘버레지스터(10)는 1개의 IC로 구성할 수 있다.The oscillation frequency of the variable frequency oscillator 4 is controlled as follows. That is, (7) is a channel selection key device, (8) is a channel selection decoder circuit, (9) is a lead-only memory, (10) is a channel number register, and a channel selection decoder circuit (8) is a lead-only memory. (9) The channel number register 10 can be composed of one IC.

채널선택키이장치(7)에서, 채널선택, 예를들면 1채널을 선택하는 키이를 누르면, 데코오더회로(8)에서 이 1채널의 키이는 눌러진 것이 판별되고, 그 판별출력이 채널넘버레지스터(10)에 공급되어서 이것에서「1」을 나타내는 정보신호가 얻어지며, 이것이 드라이브회로(11)를 통해서 채널표시장치(12)에 공급되어서 이 표시장치(12)에서「1」이 표시된다.In the channel selection keying device 7, when a key for selecting a channel, for example, one channel is selected, it is determined that the key of this one channel is pressed in the decoder circuit 8, and the discrimination output is a channel number register. Supplied to (10) to obtain an information signal indicating " 1 ", which is supplied to the channel display device 12 through the drive circuit 11, and " 1 "

데코오더회로(8)로부터는 또, 채널선택키이장치(7)로 키이가 눌러지고 나서 소정시간, 예를들면 100mSec의 기간 (r)만「1」이 되는 신호 SW가 얻어지고 이것이 단자(81)를 통해서 절환회로(13)에 공급된다.From the decoder circuit 8, a signal SW is obtained which becomes "1" only for a predetermined time, e.g., a period r of 100 mSec, after the key is pressed by the channel select keying device 7. Is supplied to the switching circuit (13).

이 절환회로(13)는 이 예에서는 앤드게이트(131) 및 (132)와, 인버어터(133)와, 오어게이트(134)로 이루어져 있으며, 신호 SW는 앤드게이트(131)의 한쪽의 입력단에 공급되는 동시에, 인버어터(133)를 통해서 앤드게이트(132)의 다른쪽의 입력단에 공급된다.In this example, the switching circuit 13 is composed of the AND gates 131 and 132, the inverter 133, and the OR gate 134, and the signal SW is connected to one input terminal of the AND gate 131. At the same time, it is supplied to the other input terminal of the AND gate 132 through the inverter 133.

한편, 가변주파수발진기(4)로부터의 발진신호 So가 앰프(14)를 통해서 프리스케이러(15)에 공급되어서 미리 낮은 주파수로 분주(分周)된다. 그리고 이 프리스케이러(15)의 출력신호가 앤드게이트(131)의 다른쪽의 입력단에 공급된다.On the other hand, the oscillation signal So from the variable frequency oscillator 4 is supplied to the prescaler 15 through the amplifier 14 and divided in advance at a low frequency. The output signal of the prescaler 15 is supplied to the other input terminal of the AND gate 131.

또, 영상중간주파증폭회로(5)로부터의 중간주파신호 SIF가 앰프(16)를 통해서 분주기(17)에 공급되어서 예를들어

의 주파수로 분주된다. 그리고 이 분주기(17)의 출력신호가 앤드게이트(132)의 다른쪽의 입력단에 공급된다.In addition, the intermediate frequency signal SIF from the image intermediate frequency amplifier circuit 5 is supplied to the divider 17 through the amplifier 16, for example.

The frequency is divided by The output signal of this divider 17 is supplied to the other input terminal of the AND gate 132.

그리고, 채널선택키이가 눌리고 나서 소정시간이 경과 할때까지의 기간(r)에서는 신호 SW는 「1」이 되어있으므로, 이 기간(r)에서는 앤드게이트(131)가 개(開)의 상태가 되고, 프리스케이러(15)의 출력신호가 앤드게이트(131)를 통하고, 오어게이트(134)를 통해서 가변분주회로(18)에 공급된다.In the period r until the predetermined time elapses after the channel selection key is pressed, the signal SW is " 1 ". In this period r, the AND gate 131 is open. The output signal of the prescaler 15 is supplied to the variable frequency divider 18 through the AND gate 131 and through the OR gate 134.

이 가변분주회로(18)는 리이드온리메모리(9)로부터의 출력코오드에 의해 지정된 분주비가 되도록 프로그램되어 있는 것으로, 기간(r)의 동안은 채널선택데코오더회로(8)로부터의 눌려진 키이에 대응한 어드레스, 즉 1채널에 대응한 어드레스가 메모리(9)에 공급되어서, 이 메모리(9)로부터는 1채널을 나타내는 출력 코오드가 얻어지므로 가변분주회로(18)의 분주비는 1채널에 대응한 것으로 된다. 그리고, 이 가변분주회로(18)의 출력신호가 위상비교회로(19)에 공급된다.The variable division circuit 18 is programmed to have a division ratio designated by the output code from the read-only memory 9, and corresponds to the pressed key from the channel selection decoder circuit 8 during the period r. Since one address, that is, an address corresponding to one channel, is supplied to the memory 9, and an output code indicating one channel is obtained from the memory 9, the division ratio of the variable frequency divider 18 corresponds to one channel. It becomes. Then, the output signal of the variable frequency divider 18 is supplied to the phase comparator 19.

한편, 기준이 되는 수정발진기(20)가 설치되고, 이 수정발진기(20)의 발진신호가 분주기(21)로 분주된후, 위상비교회로(19)에 공급된다.On the other hand, the crystal oscillator 20 serving as a reference is provided, and the oscillation signal of the crystal oscillator 20 is divided into the frequency divider 21 and then supplied to the phase comparator 19.

이 경우, 이 예에서는 위상비교회로(19)에서의 위상비교주파수는 응답시간등을 고려해서 예를들어 15.625KHz로 되는 것으로 수정발진기(20)의 발진주파수는 예를들어 4MHz로 되고, 따라서 분주기(21)의 분주비는

로 된다.In this case, in this example, the phase comparison frequency in the phase comparator 19 is, for example, 15.625 KHz in consideration of the response time, and the oscillation frequency of the crystal oscillator 20 is, for example, 4 MHz. The division ratio of the cycle 21 is

It becomes

또, 프리스케이러(15)의 분주비는 예를 들어

로 되고, 1채널의 신호에 대한 국부발진주파수는 91.25MHz+58.75MHz=150MHz이므로, 가변분주회로(18)의 분주비는

로 된다.In addition, the division ratio of the prescaler 15 is, for example

Since the local oscillation frequency for the signal of one channel is 91.25 MHz + 58.75 MHz = 150 MHz, the division ratio of the variable frequency divider 18 is

It becomes

또한, 이 경우의 다른 채널번호에 있어서의 국부발진주파수 즉, 가변주파수발진기(4)의 발진주파수와, 메모리(9)의 출력코오드 및 가변분주회로(18)의 분주비는 다음 페이지의 표와 같다.In this case, the local oscillation frequency at the other channel number, that is, the oscillation frequency of the variable frequency oscillator 4, the output code of the memory 9 and the division ratio of the variable division circuit 18 are shown in the table on the next page. same.

이리하여, 위상비교회로(19)에 있어서는 분주기(21)로부터 기준의 신호와 가변분주회로(18)로부터의 신호가 위상비교되고, 그 비교오차전압이 오페앰프(22)를 통해서 가변주파수 발진기(4)에 공급되어서, 그 발진주파수가 수정발진기(20)의 정도(精度)로 정확히 150MHz가 되도록 제어된다.Thus, in the phase comparison channel 19, the reference signal from the divider 21 and the signal from the variable divider circuit 18 are compared in phase, and the comparison error voltage is transmitted through the op amp 22 through the variable frequency oscillator. Supplied to (4), the oscillation frequency is controlled to be exactly 150 MHz with the accuracy of the crystal oscillator 20.

그리고 이 경우, 데코오더회로(8)로부터는 선별된 채널이 로우채널인지, 하이채널인지, UHF 채널인지에 따라서 상태가 다른 밴드절환신호 BD가 얻어지고, 이것이 단자(82)를 통해서 고주파증폭회로(2), 가변주파수발진기(4), 프리스케이러(15)에 공급되어서, 고주파증폭회로(2)의 동조회로, 가변주파수발진기(4)의 발진중심주파수등이 밴드에 응해서 절환된다.In this case, the decoder circuit 8 obtains a band switching signal BD having a different state depending on whether the selected channel is a low channel, a high channel, or a UHF channel, and this is via the terminal 82. (2), the variable frequency oscillator 4 and the prescaler 15 are supplied so that the tuning circuit of the high frequency amplifier circuit 2, the oscillation center frequency of the variable frequency oscillator 4, and the like are switched in response to the band.

다음에, 채널선택키이가 눌려지고 나서 소정시간 경과한 후는 데코오더회로(8)로부터의 신호 SW가 「0」이 되기 때문에 절환회로(13)에서는 앤드게이트(131)가 닫히고, 앤드게이트(132)가 열린다. 그러면, 분주기(17)로부터의 중간주파신호 SIF의 분주신호가 앤드게이트(132) 및 오어게이트(134)를 통해서 가변분주회로(18)에 공급된다.Next, after a predetermined time has elapsed since the channel selection key is pressed, the signal SW from the decoder circuit 8 becomes " 0 ", so that the AND gate 131 is closed in the switching circuit 13, and the AND gate ( 132 is opened. Then, the divided signal of the intermediate frequency signal SIF from the divider 17 is supplied to the variable divider circuit 18 through the AND gate 132 and the or gate 134.

이때, 동시에 메모리(9)의 출력코오드가 채널선택에 응한 소정의 것에서, 상기 표의 최하란(最下欄)에 나타낸 특정의 것으로 절환되고, 이것에 의해 가변분주회로(18)의 분주비가 이 경우.

로 된다.At this time, at the same time, the output code of the memory 9 is switched from the predetermined one corresponding to the channel selection to the specific one shown in the lowermost column of the table, whereby the division ratio of the variable frequency divider 18 is in this case. .

It becomes

그리고 마찬가지로 해서 이 가변분주회로(18)의 출력신호와 분주기(21)의 출력신호가 위상비교회로(19)에서 위상비교되고, 그 비교오차전압이 오페앰프(22)를 통해서 가변주파수발진기(4)에 공급되어서 그 발진주파수가 제어된다.Similarly, the output signal of the variable frequency divider 18 and the output signal of the frequency divider 21 are compared in phase in the phase comparison circuit 19, and the comparison error voltage is transmitted through the variable frequency oscillator (22). 4), the oscillation frequency is controlled.

이 경우, 중간 주파신호 SIF의 주파수가 정확하게 58.75MHz이라면 가변분주회로(18)의 출력신호의 주파수는 15.625KHz로 되는 것이므로, 가변주파수발진기(4)의 발진주파수가 정확하게 58.75MHz가 되도록 제어된다.In this case, if the frequency of the intermediate frequency signal SIF is exactly 58.75 MHz, the frequency of the output signal of the variable frequency divider circuit 18 is 15.625 KHz, so that the oscillation frequency of the variable frequency oscillator 4 is controlled to be exactly 58.75 MHz.

즉, 방송국으로부터의 방송파의 주파수가 오프세트하고 있어도, 중간주파수가 58.75MHz가 되도록 국부 발진주파수가 제어됨으로써, 그 오프세트하고 있는 방송파에 바르게 동조하는 것이다.In other words, even if the frequency of the broadcast wave from the broadcast station is offset, the local oscillation frequency is controlled so that the intermediate frequency is 58.75 MHz, so that the tuner correctly tunes to the offset broadcast wave.

이상 설명한 바와같이 해서, 본 발명에서는 채널선택키이를 조작하고 나서, 즉 채널절환시로부터 소정시간 동안은 종래의 이종류의 선국장치와 마찬가지로, 국부발진주파수와 기준주파수를 비교하고, 그 비교출력에 의해 국부발진주파수를 제어하도록하고, 소정시간후의 정상상태에서는 중간주파수와 기준주파수를 비교하여 그 비교출력에 의해 다시 국부발진주파수를 제어하도록하고 있으므로, 방송국으로부터의 방송주파수가 오프세트하고 있어도 그 방송파에 정확하게 동조시킬 수 있는 것이다. 종래, 이와같이 방송파가 오프세트하고 있을 경우의 일을 고려한 것으로서, 중간주파수의 신호를 주파수변별(辨別)해서 동조가 어긋한 것에 응한 아날로그신호에 의해 다시 동조를 취하도록 한 것이 있지만 이 종래장치에 비해서, 본원 발명장치는 구성이 간단하고, 들어가는 속도가 빠르며, 게다가 조정이 불필요하다고 하는 이점이 있다.As described above, in the present invention, after operating the channel selection key, that is, for a predetermined time from the time of channel switching, the local oscillation frequency and the reference frequency are compared with the conventional oscillation frequency, and the comparison output is compared to the comparison output. By controlling the local oscillation frequency, and in the steady state after a predetermined time, the intermediate frequency and the reference frequency are compared and the local oscillation frequency is controlled again by the comparison output. Therefore, even if the broadcasting frequency from the broadcasting station is offset, the broadcasting is performed. You can accurately tune to the wave. Conventionally, the case where the broadcast wave is offset in this way is taken into consideration, and there is a case where the frequency of the intermediate frequency signal is discriminated and the tuning is performed again by the analog signal in response to the misalignment. In contrast, the device of the present invention is advantageous in that the configuration is simple, the entry speed is high, and adjustment is unnecessary.

또 본원 발명에서는 가변주파수발진기, 가변분주회로, 위상비교기, 기준발진기로 이루어지는 PLL회로는 단일로도 좋으며, 구성이 간략화되어 있다.In the present invention, the PLL circuit composed of the variable frequency oscillator, the variable frequency divider circuit, the phase comparator and the reference oscillator may be single, and the configuration is simplified.

또한, 방송파가 오프세트하고 있을 경우의 미동조시에도 정도는 수정발진기의 정도로 결정되는 고정도라고 하는 특징이 있다.In addition, the degree of precision is determined by the degree of crystal oscillator even when unsynchronized when the broadcast wave is offset.

Claims

A variable frequency oscillator 4 for obtaining a local oscillation signal, a variable frequency divider circuit 18 for dividing the output of the variable frequency oscillator 4, and a signal for determining the division ratio of the variable frequency divider 18 are stored. The phase of the memory, the reference oscillator 20, the output of the oscillator 20 and the output of the variable frequency divider 18 is compared, and the oscillation of the phase variable frequency oscillator 4 is produced by the comparison error output. A tuning device comprising: a phase comparator for controlling frequency, a mixing circuit (3) in which a high frequency signal and the local oscillation signal are mixed, and an intermediate frequency amplifier circuit (5) to which an output of the mixing circuit (3) is supplied. A switching circuit 13 for selectively supplying the output of the frequency oscillator 4 and the output of the intermediate frequency amplifier circuit 5 to the frequency divider circuit 18 and the variable circuit 13 immediately after the channel selection operation. The intermediate note after switching to the frequency oscillator 4 side after a predetermined time The channel selecting apparatus, characterized in that configured by installing the switching circuit 8 to switch to the side of the amplifier circuit (5).