KR820001842Y1

KR820001842Y1 - Electronic permutation lock with ram

Info

Publication number: KR820001842Y1
Application number: KR2019800008427U
Authority: KR
Inventors: 송기열
Original assignee: 송기열
Priority date: 1980-12-29
Filing date: 1980-12-29
Publication date: 1982-09-01

Abstract

내용 없음.No content.

Description

Memory type electronic lock

제1도는 본 고안의 개략블럭도이며,1 is a schematic block diagram of the present invention,

제2도는 본 고안의 실시회로도이고,2 is an implementation circuit diagram of the present invention,

제3도는 본 고안의 각부동작타임챠트(Time Chart)이다.3 is a time chart of each operation part of the present invention.

본 고안은 기억회로(RAM)를 이용한 전자식 시건장치에 관한 것이다.The present invention relates to an electronic lock apparatus using a memory circuit (RAM).

종래의 전자식 시건장치는 간단한 IC 및 트랜지스터의 조합으로 일정단위의 숫자에 해당하는 약정된 펄스신호를 주거나, 입력장치의 조작으로 일정한 약속에 따른 고유번호와 외부에서 해정코저하는 번호를 일치 시켜서 도어 개폐기의 마그네트코일에 해정신호를 주어 문을 열도록 하였으나, 이들은 문을 개폐하는데 있어서, 조작이 번거로 웁고, 일단 회로구성을 하드웨어(hard ware)로서 고착시키면 기억된 번호를 임의로 변경하기 위해서는 이를 해체하여 회로를 재구성해야 되고 일단 기억되어 고착시킨 고유번호가 타인에게 알려지면 그 시건장치는 쓸모없는 장치로 되는 것이 일반적이었다.Conventional electronic locker is a combination of a simple IC and a transistor to give a fixed pulse signal corresponding to a certain number of units, or by matching the unique number according to a certain appointment and the number unlocked from the outside by the operation of the input device door The door is opened by giving the release signal to the magnet coil of the switchgear, but they are cumbersome to open and close the door, and once the circuit configuration is fixed as hardware, it is disassembled to change the stored number arbitrarily. It was common for the locker to become a useless device once a unique number was memorized and fixed.

특히, 이러한 시건장치는 회로적 특성때문에 기억번호를 고착시킬 수 있는 숫자의 단위가 많아질수록 시건장치의 부피가 커지게 되어서, 숫자의 단위의 크기가 극히 제한을 받게되고 이로 말미암아 종래의 시건장치를 해정할 수 있는 확률(1자리수 일때는 1/10, 2자일때는 1/100……등의 확률)이 크게 된다.In particular, such a device has a large volume of the device as the number of units capable of fixing the memory number due to the circuit characteristics, the size of the unit of the number is extremely limited, thereby the conventional device The probability that can solve (1/10 for 1 digit, 1/100 …… for 2 characters) becomes large.

따라서, 이와같은 종래의 시건장치는 일단 고유로 번호가 지정되어 고착시키면 전체적회로 구성을 다시 재구성 하지 않는한 고유번호를 변경시킬 수가 없고 단위번호를 늘릴수록 크기에 제한을 받게되어 극히 제한된 단위의 고유번호 밖에는 고착화시킬 수밖에 없어 완벽한 시건장치로서의 구실을 다하지 못하고 있는 실정이다.Therefore, such a conventional locker is once uniquely numbered and fixed, so that the unique number cannot be changed unless the overall circuit configuration is reconfigured. There is no choice but to be a perfect locker because they can only be fixed.

본 고안은 이러한 점을 해소하고자 0-9까지의 숫자를 15단위까지 기억시키되, 이를 임의로 변경하여 고유번호로 삼을 수 있고 해정하고자 하는 번호와 기억된 고유번호가 제1차 및 제2차 비교회로를 통하여 정확히 겁지되므로 고유번호 이외의 번호로는 절대로 본 고안의 시건장치를 해정할 수 없고, 기억시킬 고유번호의 자리수가 최대 15자리까지 이므로 이를 15단위까지 기억시켰을 경우 1/10¹⁵의 활률로서 해정시킬 수 있어서 귀신이 아닌한 최대한의 안전을 보장할 수 있는 시건장치를 제공하는 것으로 이를 상세히 설명하면 다음과 같다.In order to solve this problem, the present invention stores the numbers from 0-9 up to 15 units, but can be changed arbitrarily and used as a unique number, and the number to be resolved and the stored unique number are compared with the first and second order. Since it is exactly scared through the circuit, the device of the present invention can never be resolved with a number other than the unique number, and since the number of the unique number to be stored is up to 15 digits, if you store it up to 15 units, the 1/10 ¹⁵ activation rate As it can be released as a ghost to provide a security device that can ensure the maximum safety as long as it is described in detail as follows.

본 고안의 개략적인 구성은 제1도와 같이 구성되며, 이것은 조작버튼(1), 발진부(2)를 엔코더(3)의 입력단에 연결하는데, 이때 엔 코더(3)는 조작버튼(1)으로 부터의 입력을 받아 스트로브펄스(S₁)와 2진 4비트번호코드신호를 발생시키는데, 이 스트로브펄스(S₁)가 펄스폭조정회로(8)를 거쳐 기억회로(6)에 인가되도록 연결하고 번호코드신호는 기억회로(6) 및 래치회로(7)에 인가되도록 연결하며, 이 래치회로(7) 및 기억회로(6)의 출력이 각기 1차비교부(10) 및 라이트(write)시 동작하는 카운터(13)에 인가되도록 연결하고, 1차비교부(10)의 출력은 모노스테이블(11)을 거쳐 리드(Read)시 동작하는 카운터(12)에 인가되도록 하거나 직접 이 카운터(12)에 인가되도록 연결하며, 이 카운터(12) 및 카운터(13)의 출력이 2차비교부(14)에 인가되도록하며, 2차비교부(14)의 출력이, 한편으로는 모노스테이블(11)을 거쳐 기억회로(6)에 인가되도록 하거나 직접 해정출력(Ao')을 내보내도록 연결하고, 한편 기억소거선택부(15)의 동작으로 발생된 신호가 기억소거회로(5)를 거쳐 펄스폭 조정회로(8)에 인가되도록하며, 또한 R/W 선택부(9)에서 리드(Read) 또는 라이트(Write) 선택에 따라 기억회로(6) 및 라이트시 동작하는 카운터(13)에 리드 또는 라이트 신호를 인가할 수 있도록 연결하여서 된 것이다.A schematic configuration of the present invention is configured as shown in FIG. 1, which connects the operation button 1 and the oscillation unit 2 to the input terminal of the encoder 3, in which the encoder 3 is operated from the operation button 1. A strobe pulse (S ₁ ) and a binary 4-bit number code signal are generated by receiving the input of the strobe pulse (S ₁ ). The strobe pulse (S ₁ ) is connected to the memory circuit (6) via a pulse width adjusting circuit (8) and connected. The code signal is connected to the memory circuit 6 and the latch circuit 7 so that the outputs of the latch circuit 7 and the memory circuit 6 operate during the primary comparison unit 10 and the write operation, respectively. Connected to the counter 13, and the output of the primary comparator 10 is applied to the counter 12 operating during read through the monostable 11 or directly to the counter 12 The outputs of the counter 12 and the counter 13 are applied to the secondary comparator 14, and the output of the secondary comparator 14 is On the one hand, it is connected to the memory circuit 6 via the monostable 11 or directly to output the unlock output Ao ', while the signal generated by the operation of the memory selector 15 is erased. The pulse width adjusting circuit 8 is applied to the pulse width adjusting circuit 8 via the circuit 5, and the R / W selector 9 operates at the time of the memory circuit 6 and the write operation according to the selection of the read or the write. It is connected to the counter 13 so that a read or write signal can be applied.

이러한 블록도적인 본 고안의 구체회로 제2도와 같으며 1은 통상의 다이오드, 버퍼, 숫자판으로 이뤼진 조작버튼이고, 2는 구형파발생 IC(I₂: 555), 3은 엔코더용 IC(I₃: 14419), 4는 어드레스지정회로용 IC(I₄: 14520), 5는 기억소거용 IC(I₅: 14520), 6은 램(RAM)(I₆: MM74C89), 7은 래치용 IC(I₇: 14042), 8은 펄스폭조정용 IC(I_8-1, I_8-2: 14528), 9는 두 개의 낸드게이트를 조합한 플립플롭회로, 10은 1차비교(Comparator)용 IC(I₁₀: 14585), 11은 두개의 모노스테이블 멀티바이브레이터용IC(I_11-1, I_11-2: 14528), 12는 리드시 동작하는 카운터용 IC(I₁₂: 14520), 13은 라이트시 동작하는 카운터용 IC(I₁₃: 14520), 14는 비교용 IC(I₁₃: 14585)이며, 15는 2개의 낸드게이트로 구성된 플립플롭회로이다.This block diagram is the same as the second embodiment of the specific circuit of the present invention, where 1 is an operation button made of a conventional diode, a buffer, and a number plate, 2 is a square wave generating IC (I ₂ : 555), and 3 is an encoder IC (I _3). 14419), 4 is an IC for addressing circuit (I ₄ : 14520), 5 is memory IC (I ₅ : 14520), 6 is RAM (I ₆ : MM74C89), 7 is latching IC ( I ₇ : 14042), 8 is a pulse width control IC (I _8-1 , I _8-2 : 14528), 9 is a flip-flop circuit combining two NAND gates, 10 is a IC for primary comparator ( I ₁₀ : 14585), 11 are two monostable multivibrator ICs (I _11-1 , I _11-2 : 14528), 12 are read-only counter ICs (I ₁₂ : 14520), 13 are write A counter IC (I ₁₃ : 14520), 14 is a comparison IC (I ₁₃ : 14585), and 15 is a flip-flop circuit composed of two NAND gates.

미설명부호 Ao'는 해정신호, SCR은 싸이리스터, M은 도어용 마그네트 개폐기이다.Ao 'is the unlock signal, SCR is the thyristor, and M is the magnet switch for the door.

이와같은 구성의 본 고안은 사용자가 1-15단위까지 임의 단위 및 숫자의 고유번호를 기억시킬때는 금고나 도어내측에 설치된 R/W 선택부(9)(이것은 외부에 노출되면타인이 리드/라이트를 선택조작하므로서 쉽게 고유번호를 변경시켜서 해정할 우려가 있기 때문이며, 기억고거 선택부(15)도 금고 및 도어내에 설치한다)의 선택스위치(9-1)를 라이트(W)에 놓고, 조작버튼(1)상에 약정으로 코드화된 10진숫자를 누르면 엔코더용 IC(I₃)에서는 2진 4비트코트로 출력된다(제3도의 a파형)(즉 1을 눌렀다면 엔코더용 IC(I₃)의 4단출력(E₁-E₄)에서 "0001" 또는 5를 눌렀다면 "0101"등 8421, 2진 코드가 발생), 그리고 발진부(2)의 구형파 발생 IC(I₂)에서 발진된 펄스의 수를 세어 10msec 지연시킨 스트로브펄스(제3도의 b파형)가 엔코더용 IC(I₃)의 출력단자(S₁)에서 출력되고 이는 OR계이트(O₁)를 통하여 어드레스 지정용 IC(I₄)에 인가되어 어드레스 지정용 펄스(제3도의 c파형)를 내고, 한편으로는 오어계이트(O₂)를 거쳐 펄스폭조정회로(8)의 펄스폭조정용 IC(I_8-2)의 입력단(B₁')으로 인가되어 시정수회로(8-3)에 의해 소정의 펄스폭으로 조정되고, 이를 출력단( ₃')에서 출력한다(제3도의 e파형), 이 출력은 앤드계이트(A₂)의 일측입력에 제공되고 타측입력에는 R/W 선택부(9)의 선택스위치(9-1)가 라이트(W)로 놓여져 있어서 High를 유지하고 있으므로 앤드계이트(A₂)는 Low 출력을 내어 오어게이트(O₈),(O₄)를 거쳐 메모리용 IC(I₆)의 라이트단자(WR)에 라이트용 타이밍펄스인 이네블펄스를 제공한다.The present invention of such a configuration is when the user memorizes the unique number of arbitrary units and numbers up to 1-15 units, the R / W selector 9 installed inside the safe or door (this is exposed to others when the lead / light This is because there is a possibility that the identification number can be easily changed by the selection operation, and the unlocking part can be easily resolved, and the selection switch 9-1 of the storage erase selector 15 is also installed in the safe and the door. If the decimal number coded as a contract on (1) is pressed, the encoder IC (I ₃ ) outputs a binary 4-bit coat (a waveform in FIG. 3) (that is, if 1 is pressed, the encoder IC (I ₃ )). 8421, binary code such as "0101" if "0001" or 5 is pressed at the four-stage output (E ₁ -E ₄ ), and the pulse is generated from the square wave generator IC (I ₂ ) of the oscillator ( ₂ ). A strobe pulse (b waveform in FIG. ₃ ) with a count of 10 msec and delayed is output from the output terminal S ₁ of the IC (I ₃ ) for the encoder. It is applied to the addressing IC I ₄ through the R gate O ₁ to give an addressing pulse (c waveform in FIG. 3), and on the other hand, the pulse width adjusting circuit via the ore gate O ₂ . (8) is applied to the input terminal (B ₁ ') of the pulse width adjusting IC (I _8-2 ) and adjusted by the time constant circuit (8-3) to a predetermined pulse width, and this output terminal ( ₃ ') (e-waveform in FIG. 3), this output is provided to one input of the end-gate (A ₂ ) and the selection switch 9-1 of the R / W selector 9 is provided to the other input. Since it is placed as a light (W) and maintains high, the AND gate (A ₂ ) outputs a low output to the write terminal (WR) of the memory IC (I ₆ ) via the or gate (O ₈ ) and (O ₄ ). An enable pulse, which is a timing pulse for write, is provided.

그리고, 펄스폭 조정용 IC(I₈)의 출력단( ₃')의 출력은 입력단(B₁')에 클럭신호가 입력되면 그 타측출력단(Q₃')의 출력과 항상 반대로 형성된 펄스가 발생되어서(제3도의 d파형) 트리거펄스회로(8-1)를 거쳐(I_8-1)의 입력으로 인가되어 시정수회로(8-4)에 의해 다시 정형된 반전출력(제3도의 g파형)이 출력단자( ₁') 및 오어계이트(O₃)를 거쳐 메모리용 IC(I₆)의 이네블단자(ME)에 이네블펄스를 제공한다.Then, the output terminal of the pulse width adjusting IC (I ₈ ) ( _3, the output of) the input stage (B ₁ ') when the clock signal is input to be an output pulse is formed is always opposed to the other side of the output terminal (Q _3') generating (third degree waveform d) a trigger pulse circuit (8-1 The inverted output (g waveform of FIG. 3) applied to the input of (I _8-1 ) and reshaped by the time constant circuit 8-4 is output terminal ( The enable pulse is provided to the enable terminal ME of the memory IC I ₆ via ₁ ′) and the ore gate O ₃ .

이렇게 메모리용 IC(I₆)의 두개의 이네블단자(ME,WR)에 기억에 필요한 타이밍펄스가 제공되는데, 이때 리드 및 라이트시 단자(ME,WR)에 각기인가되는 펄스의 상태에 따라 리드 및 라이트동작을 하게되는 진리표는 표 1과 같다.In this way, the timing pulses necessary for storage are provided to the two enable terminals ME and WR of the memory IC I ₆ , depending on the state of the pulses applied to the terminals ME and WR during read and write. And the truth table to write operation is shown in Table 1.

[표 1]TABLE 1

따라서 엔코더용 IC(I₃)에서 출력단(E₁-E₄)을 통하여 출력된 2진 코드가 어드레스 지정용 IC(I₄)에서 최대 15번지까지 지정하는 지정번호에 따라 임의 고유번호 숫자는 차례로 기억하게 되는데, 이 메모리용 IC(I₆)는 16바이트가 내장되어 있어 4비트(bit)(1바이트 : byte)를 하나의 번호(8421 코드)로 하여 최대 단위까지의 주소를 가지고 고유번호를 기억시키게 된다. 이때는 첫번째 고유번호, 두번째고유번호…등 그 순서를 어드레스지정용 IC(I₄)가 지정하여 주지만 몇 단위를 기억시켰는가를 기억하기 위하여 라이트시 동작하는 카운터용 IC(I₁₃)가 카운트하기 시작하며, 이는 최초에 엔코더용 IC(I₃)에서 출력단(S₁)을 통하여 발생된 메모리용 IC(I₆)의 이네블단자(ME,WR)에 각기 인가하기 위한 타이밍펄스를 발생토록 하는 스트로브펄스(S₁)가 오어게이트(O₂)를 거쳐 펄스폭 조정회로(8)의 펄스폭조정용 IC(I_8-2)에 인가되므로서 출력단(Q₃')에 소정의 펄스폭을 가진펄스가 발생된다하였는데, 이 출력은 메모리용 IC(I₆)의 이네블단자(ME)에 이네블 신호를 제공하지만, 한편으로는, 앤드게이트(A₃)의 일측단자에 high신호를 제공하며, 이의 타측단자는 R/W 선택부(9)의 선택스위치(9-1)가 라이트(W)로 선정되어 있어서, high를 제공하고 있으므로 그 출력은 라이트시 동작하는 카운터용 IC(I₁₃)에 카운트펄스(제3도의 (h)파형)를 제공하게되어 지금 들어온 펄스가 첫번째이면 첫번째라는 것을 기억하게 된다.Therefore, according to the designated number that the binary code output from the encoder IC (I ₃ ) through the output terminals (E ₁ -E ₄ ) specifies up to 15 addresses from the addressing IC (I ₄ ), the random unique number is sequentially This memory IC (I ₆ ) has 16 bytes built-in, so that 4 bits (1 byte: byte) is one number (8421 code) and the unique number is assigned to the maximum unit. Will be remembered. In this case, the first unique number, the second unique number… The ordering IC (I ₄ ) designates the order, but the counter IC (I ₁₃ ) operating at the time of writing starts to count in order to store how many units have been stored. ₃₎ a strobe pulse (S _1), which ever the timing pulse for applying each of the enabled block terminal (ME, WR) of the memory IC (I ₆₎ for generating through the output terminal (S ₁₎ generated from the OR gate (O ₂ ) is applied to the pulse width adjusting IC (I _8-2 ) of the pulse width adjusting circuit 8 to generate a pulse having a predetermined pulse width at the output terminal Q ₃ ′. The enable signal is provided to the enable terminal ME of the IC I ₆ , but on the other hand, a high signal is provided to one terminal of the AND gate A ₃ , and the other terminal thereof has an R / W selector ( 9) selector switch 9-1 is selected as the light W and provides high, so the output is Is to provide a counting pulse (third-degree (h) waveforms) to the counter IC (I ₁₃₎ is for storing the incoming pulse is now that the first if the first to.

일예로 5단위의 번호까지만 차례로 기억시켰다면 라이트시 동작하는 카운터용 IC(I₁₃)의 카운트는 5번까지만 기억하도록 기억동작을 하게되는 것이다.For example, if only five units of numbers are stored in sequence, the count operation of the counter IC (I ₁₃ ) operating at the time of writing is performed such that the count is stored up to five times.

이와같이, 메모리용 IC(I₆)의 두개의 이네블단자(ME)(WR)에 기억에 필요한 타이밍펄스가 제공되고 기억동작시 소정단위를 카운트하여 기억하는 카운터용 IC(I₁₃)가 동작을 하게되면, 상기 엔코더용 IC(I₃)에서 출력된 2진 코드가 어드레스 지정용 IC(I₃)에서 지정하는 번지수에 따라 메모리용 IC(I₄)에 소정단위의 고유번호를 최대한 15단위까지 기억시키게 되며, 한편, 이러한 기억동작중에, 최초 엔코더용 스트로브단자(S₁)서 발생된 스트로브펄스 및 2진 코드가 래치용 IC(I₇)의 단자 (D₁-D₄)에 인가되어 래치용 IC(I₇)는 단자(L₁-L₄)를 통하여 비교용 IC(I₁₀)에 인가(B₁')되나 메모리용 IC(I₆)는 라이트동작을 수행하고 있고, 이의 출력단(Q₁'-Q₄')에는 아무런 출력이 없게되어 비교용IC(I₁₀)의 타측입력단 A₁'에는 일률적인 신호만 제공되므로 이를 비교출력하는 비교용 IC(I₁₀)의 출력은 A₁'＞B₁' 또는 A₁'＜B₁' 상태의 출력만 발생된다. 그리고 이는 오어게이트(O₅)를 거쳐 앤드게이트(A₄)의 일측입력으로 제공되고, 타측입력은 IC(I_8-1)의 출력단(Q₁)에서 출력된 펄스가 트리거회로(8-2)를 거쳐 단안정멀티용 IC(I_11-2)의 입력단(A₂')에 트리거펄스를 제공하게되어 출력단(Q₃)에는 소정의 펄스가 출력되므로, 앤드게이트(A₄)는 high상태의 출력을 내어 오어게이트(O₆)를 거쳐 단안정멀티용 IC(I_11-1)의 입력단(A₂')에 인가되어 적당한 펄스폭으로 조정된 후출력단( ₂)을 통하여 메모리용 IC(I₆)가 리드동작시에만 동작하는 카운터용 IC(I₁₂)의 크리어단자(CLR)에 입력되어 불필요한 내용이 있으면 말끔히 소거시키고, 단자 앤드게이트(A₆)의 일측입력에만 high를 제공하게 된다.In this way, the timing pulse necessary for the storage is provided to the two enable terminals ME WR of the memory IC I ₆ , and the counter IC ₁₃ for counting and storing a predetermined unit during the storage operation is operated. that when the encoder IC (I ₃₎ possible 15 the unique number of the predetermined unit of the IC (I ₄₎ for the memory in accordance with the number of address specified by the binary the IC (I ₃₎ for addressing the code output from the unit for On the other hand, during this memory operation, the strobe pulse and binary code generated at the first encoder strobe terminal S ₁ are applied to the terminals D ₁ -D ₄ of the latch IC I ₇ . The latch IC I ₇ is applied to the comparison IC I ₁₀ through the terminals L _1- L ₄ (B ₁ ′), but the memory IC I ₆ is performing a write operation, and its output terminal (Q ₁ '-Q _4') has therefore no output is not compared IC (I ₁₀₎ the other input terminal a ₁ 'has only provide uniform signal for this comparison The output of the comparison IC (I ₁₀₎ for the force is only generated output of A _₁ '> B _1' or A _₁ '<B _1' condition. And this is provided to one side input of the AND gate (A ₄ ) via the or gate (O ₅ ), the other input is the pulse output from the output terminal (Q ₁ ) of the IC (I _8-1 ) is trigger circuit (8-2) The trigger pulse is provided to the input terminal A ₂ ′ of the monostable multi-use IC I _11-2 through the output of a predetermined pulse to the output terminal Q ₃ , so that the AND gate A ₄ is in a high state. After the output of the output terminal is applied to the input terminal (A ₂ ') of the monostable multi-use IC (I _11-1 ) via the or gate (O ₆ ) and adjusted to an appropriate pulse width ₂ ) The memory IC I ₆ is inputted to the CREE terminal CLR of the counter IC I _{12 which} operates only in a read operation, and erases any unnecessary contents, and the terminal AND gate A ₆ is removed. It will provide high only for one side input.

그러나, 지금은 라이트 동작이므로 리드/라이트 선택부(9)의 선택스위치(9-1)가 라이트단자(W)에 접속된 상태에서 앤드게이트(A₁)(A₆)의 타측입력은 Low상태가 되고, 그 출력은 Low상태를 유지하게 되므로서 메모리용 IC(I₆)는 라이트 동작만 진행하게되는 것이다.However, since the write operation is now performed, the other input of the AND gates A ₁ and A ₆ is in a low state when the select switch 9-1 of the lead / light selector 9 is connected to the write terminal W. Since the output is kept at a low state, the memory IC I ₆ only proceeds with the write operation.

이와같이 고유번호를 메모리용 IC(I₆)에 임의 단원별로 부호화하여 기억시킨후, 금고 또는 도어내에 설치된 R/W 선택부(9)의 선택스위치(9-1)를 리드단자(R)로 옮겨놓고 금고 또는 도어를 닫게되는 것이다.In this way, the unique number is encoded and stored in the memory IC (I ₆ ) for each unit, and then the selection switch 9-1 of the R / W selector 9 installed in the safe or the door is moved to the lead terminal R. Place and close the safe or door.

따라서, 사용자가 임의 고유번호를 임의 단위로 기억시킨 후 이를 기억 또는 메모하여 소지하고 다니다가 본 고안의 시건장치를 해정하고자 할때에는 외부에 설치된 조작버튼(1)의 숫자로 코드화된 번호를 누르게 되면 엔코더용 IC(I₃)에서는 출력단(E₁-E₄)에서 10진 번호에 해당하는 4비트 코드를 발생하여 메모리용 IC(I₆)와 래치용 IC(I₇)에 각기 인가되고, 이와 동시에 라이트 동작시와 같이 스트로브펄스가 발생하여 오어게이트(O₁)를 거쳐서는 어드레스지정용 IC(I₄)를 구동시키고, 오어게이트(O₂)를 거쳐서는 시간펄스폭 조정용회로(8)의 펄스폭조정용 IC(I_8-2)에 입력되어 각기 펄스폭조정된 출력을 내게된다. 따라서 그 출력단(Q₃', ₃')에는 각기 반대모양을 가진 펄스가 발생되어 출력되고, 이때 R/W 선택부(9)의 선택스위치(9-1)가 리드단자(R)에 선택된 상태이어서 앤드게이트(A₁)의 일측단자는 high상태를 유지하고, 타측입력단자는 IC(I₆) 출력단(WR)의 high 펄스를 받아서 메모리용 IC(I₆)의 이네블단자(WR)에 리드하라는 타이밍펄스(제3도의 d파형)를 인가하게 되고, IC(I_8-2)의 출력단자( ₃')에서 나온 펄스는 앤드게이트(A₂)의 한입력 단자에 Low상태를 유지하고, 타측입력은 라이트단자(W)가 OFF된 상태에서 그 출력은 Low 상태가 되어 앤드게이트(A₂)을 출력은 Low 상태를 유지하게 된다.Therefore, when the user memorizes the random number in arbitrary units and then carries it by memorizing or memorizing it, when the user wants to release the lock device of the present invention, when the user presses the number coded by the number of the operation button 1 installed outside The encoder IC (I ₃ ) generates a 4-bit code corresponding to the decimal number at the output terminals (E ₁ -E ₄ ) and is applied to the memory IC (I ₆ ) and the latch IC (I ₇ ), respectively. At the same time, the time pulse width adjusting circuit 8, the strobe pulse is generated via an OR gate (O ₁₎ drives the IC (I ₄₎ for the addressing, via an OR gate (O ₂₎ such as during a write operation It is input to the pulse width adjusting IC (I _8-2 ) to give the pulse width adjusted output. So its output (Q ₃ ', ₃ ') pulses having opposite shapes are generated and output, and at this time, the selector switch 9-1 of the R / W selector 9 is selected to the lead terminal R so that the AND gate A ₁ One terminal is kept in a high state, and the other input terminal receives a high pulse from the IC (I ₆ ) output terminal WR and receives a high pulse from the enable terminal WR of the memory IC (I ₆ ) (see FIG. 3). d waveform) is applied to the output terminal (IC _8-1 ) The pulse from ₃ ') remains low at one input terminal of the AND gate (A ₂ ), while the other input is turned low when the write terminal (W) is OFF, and the AND gate (A ₂ ) The output will remain low.

또한, IC(I_8-2)의 출력단자(Q₃')의 출력은 트리거회로(8-1)를 통하여 IC(I_8-1)의 입력단자(S₂)에 입력되어 각기 출력단자 (Q,)를 통하여 소정의 펄스를 발생하게 되어 메모리용 IC(I₆)의 이네블단자(ME)에 이네블클럭을 제공한다.In addition, IC (I _8-2), an output terminal (Q ₃ ') output is input to an input terminal (S ₂₎ of the IC (I _8-1), each output terminal via a trigger circuit (8-1) of the ( Q, Predetermined pulses are generated through) to provide an enable clock to the enable terminal ME of the memory IC I ₆ .

따라서 이 메모리용 IC(I₆)의 두 이네블클럭은 라이트시에 발생된 클럭중에서 표 1과 같은 단자(ME)에 인가되는 클럭 같은 파형이고, 단자(WR)에 인가되는 파형은 반대모양을 형성하고 있어서 리드동작만을 수행하게 되는 것이다.Therefore, the two enable clocks of the memory IC I ₆ are clock-like waveforms applied to the terminal ME shown in Table 1 among clocks generated at the time of writing, and the waveforms applied to the terminal WR have opposite shapes. In this case, only the read operation is performed.

이러한 두 리드동작을 위한 타이밍 및 이네블 펄스가 메모리용 IC(I₆)에 인가되면, 이 IC(I₆)의 입력단에 입력되는 엔코더용 IC(I₃)에서의 2진비트 코드가 불필요하게되고, 스트로브펄스를 받아 어드레스 지정을 IC(I₄)가 어드레스를 지정하게 되어, 그 번지수에 해당하는 첫번째 고유번호(데이터)가 출력단자(Q₁'-Q₄')를 통하여 비교기용 IC(I₁₀)의 입력단(A₁')에 입력된다.When this is applied to both the timing for a read operation and a stuffing block pulse IC (I ₆₎ for a memory, to the binary bit code necessary in the IC (I ₆₎ encoder IC (I ₃₎ for input to the input terminal of the After receiving the strobe pulse, the IC (I ₄ ) designates the address, and the first unique number (data) corresponding to the address is assigned to the comparator IC through the output terminals (Q ₁ '-Q ₄ '). It is input to the input terminal A ₁ ′ of (I ₁₀ ).

또한 이 비교기용 IC(I₁₀)의 입력단(B₁')에는 엔코더용 IC(I₃)에서 직접 부호화된 출력이 래치용 IC(I₇)를 거쳐 입력되므로, 메모리용 IC(I₆)에서 첫번째 주소에 해당하는 데이터와 실제로 조작버튼(1)에서 입력된 4비트 2진코드와 비교하여 일치하면 A₁'=B₁'의 단자로 출력하고, 틀리면 A₁'＞B₁' 또는 A₁'＜B₁'의 출력단자로 내보낸다.In addition, since the output coded directly by the encoder IC I ₃ is input to the input terminal B ₁ ′ of the comparator IC I ₁₀ through the latch IC I ₇ , the memory IC I ₆ is used. If the data corresponding to the first address is actually matched with the 4-bit binary code inputted from the control button (1), and outputs to the terminal of A ₁ '= B ₁ ', if it is incorrect, A ₁ '> B ₁ ' or A ₁ Export to the output terminal of '<B ₁ '.

그러므로, 이들 양신호가 일치하였을 때는 앤드게이트(A₅)의 일측입력단에 high를 제공하고, 타측입력단에는 IC(I_8-2)의 출력단(Q₃')에서 출력된 신호가 트리거회로(8-1)에서 단자(S₂)에 인가되고 IC(I_8-1)의 출력단(Q₁) 및 트리거회로(8-2)를 거쳐 단안정멀티용 IC(I_11-2)의 입력단(A₂')에 트리거펄스를 제공하게되고 그 출력단(Q₂)에 high펄스(제3도 h파형)가 나오게 되므로서 앤드게이트(A₅)는 high 펄스를 리드 상태시만 동작하는 카운터용 IC(I₁₂)에 첫번째 클럭입력을 제공하게 되며, 또한 IC(I_8-2)의 출력단(Q₃')의 출력은 앤드게이트(A₃)의 일측입력단에 high를 제공하지만 R/W 선택부(9)가 리드(R)로 놓여있어 타측 입력은 Low이므로 앤드게이트(A₃)의 출력은 없게되어 라이트시 동작하는 카운터용 IC(I₁₃)는 카운트를 하지 못하는 상태가 된다.Therefore, when these two signals coincide, high is provided to one input terminal of the AND gate A ₅ , and the signal output from the output terminal Q ₃ ′ of the IC I _{8-2 is} supplied to the trigger circuit 8-at the other input terminal. The input terminal A ₂ of the monostable multi- _purpose IC I _11-2 is applied to the terminal S ₂ from ₁ ) and through the output terminal Q ₁ of the IC I _8-1 and the trigger circuit 8-2. The trigger gate is provided to the ') and the high pulse (3rd h waveform) is outputted to the output terminal Q ₂ , so that the AND gate A ₅ operates the counter IC (I) which operates only when the high pulse is read. ₁₂ ) provides the first clock input, and the output of the output terminal Q ₃ 'of the IC (I _8-2 ) provides high to one input terminal of the AND gate (A ₃ ), but the R / W selector (9) ) Is placed in the lead R, and the other input is low, so that the output of the AND gate A ₃ is lost, and the counter IC I ₁₃ operating at the time of writing is unable to count.

그러므로 라이트시 동작하는 카운터용 IC(I₆)에 최초에 5단위까지 기억시켰다면, 리드시 동작하는 카운터용 IC(I₁₂)가 5회까지 계수되면 일치하므로 2차비교용 IC(I₁₄)에는 입력(A₂',B₂')이 서로 일치(A₂'=B₂')하게되어 앤드게이트(A₇)에 출력을 내보내게 되나, 이 카운터용 IC(I₁₃)가 만약 5회이상 내지는 5회미만의 계수를 하게되면 A₂'＞B₂' 또는 A₂'＜B₂'로 출력을 내보내게 된다.Therefore, if the counter IC (I ₆ ) operating at the time of writing is initially stored up to five units, the counter IC (I ₁₂ ) at the time of reading is counted up to five times, and thus the second comparison IC (I ₁₄ ) is used. The inputs (A ₂ ', B ₂ ') coincide with each other (A ₂ '= B ₂ ') to send the output to the AND gate (A ₇ ), but this counter IC (I ₁₃ ) if more than five times If the coefficient is less than five times, the output is sent as A ₂ '> B ₂ ' or A ₂ '<B ₂ '.

따라서 이 비교기용 IC(I₁₄)는 이를 비교하여 A₂'＞B₂' 또는 A₂'＜B₂'인 상태에서는 첫단의 고유번호와 해정번호가 일치하지 않았음을 high 출력하므로 노어(NOR) 게이트(N₂)의 출력은 Low로 되어 앤드게이트(A₈)의 한입력단에 Low를 제공하게되고, 앤드게이트(A₈)의 출력은 Low가 되어 해정신호가 없는 상태가되며, 한편으로는 단안정멀티용 IC(I_11-1)에 오어게이트(O₇)를 거쳐 입력되고, 리드시 동작하는 카운터용 IC(I₁₂)를 크리어(CLR)시키므로서 이 카운터용 IC(I₁₂)의 카운트된 상태를 소거시키게되는데, 이러한 이유는 라이트시 동작하는 카운터용 IC(I₁₃)-최초에 5회를 계수한 상태라며는, 리드시 동작하는 카운터(I₁₂)가 회를 초과하여 계수되었더라도 이들을 비교할 때는 일치하게되므로 해정출력을 내보낼 우려가 있어 A₂'＞B₂'인 경우에는 이를 단안정멀티용 IC(I_11-1)를 거쳐 리드시 동작하는 카운터용 IC(I₁₃)의 내용을 지워버리는 것이다.Therefore, this comparator IC (I ₁₄ ) compares this and outputs high that the unique number and the release number of the first stage did not match when A ₂ '> B ₂ ' or A ₂ '<B ₂ '. ) output of the gate (N ₂₎ is set to Low, and to provide a Low to one input terminal of the aND gate (a _8), the output of the aND gate (a ₈₎ are the Low and the condition with no unlocking signal, on the other hand Is input to the monostable multi-use IC (I _11-1 ) via the or gate (O ₇ ), and the counter IC (I ₁₂ ) operating at the time of read is cleared (CLR) while the counter IC (I ₁₂ ) The reason is that the counter IC (I ₁₃ ) operating at the time of writing is counted five times, so that the counter (I ₁₂ ) at the time of reading is counted more than times. Although so matched when comparing them there is a possibility to export the unlocking output stage this case of a _₂ '> B _2' The contents of the counter IC I ₁₃ operating at the time of reading through the stable multi-use IC I _11-1 are erased.

또한, 이들이 일치되었을 때는 A₂'=B₂'의 출력이앤드게이트(A₇)의 일측입력단에 high로 제공되고, 타측입력은 조작버튼(1)의 해정번호와 고유번호가 최종적으로 일치되는가를 알아보기 위한 결과버튼(RE)을 누르므로서 인버터(N₃)의 입력에 Low를 제공하고, 그 출력이 high가 되므로 앤드게이트(A₇)의 출력은 high가되어 앤드게이트(A₈)의 한 입력단에 제공되면, 노어게이트(N₂)는 비교기용 IC(I₁₄)에서 A₂'＞B₂', A₂'＜B₂'의 출력이 없어서 항상 high를 유지하므로, 앤드게이트(A₈)의 출력(A₀')은 high로 출력되어 SCR이 게이트에 게이팅펄스(A₀')를 가하게 되면 마그네트개폐기(M)에 교류전원(AC 100V)이 인가되어 시건장치를 해정하게 되는 것이다.In addition, when they match, the output of A ₂ '= B ₂ ' is provided high to one input terminal of the gate A ₇ , and the other input has the unlock number and the unique number of the operation button 1 finally matched? By pressing the result button (RE) to find the low level of the input of the inverter (N ₃ ), and the output is high, the output of the end gate (A ₇ ) becomes high and the end gate (A ₈ ) When provided to one of the input terminals of N, the NOR gate N ₂ has no output of A ₂ '> B ₂ ', A ₂ '<B ₂ ' in the comparator IC (I ₁₄ ), and therefore always remains high. The output (A ₀ ') of A ₈ ) is output high and when SCR applies gating pulse (A ₀ ') to the gate, AC power (100V) is applied to the magnet switch (M) to unlock the lock. will be.

한편, 오조작을 하여 조작버튼(1)을 잘못눌렀을 경우는 크리어버튼(CLR)을 누르면 인버터(N₃)의 입력이 Low가 되어 리드시 동작하는 카운터용 IC(I₁₂)의 기억내용을 소거시키게되어 다시 조작할 수 있게되는 것이며, 메모리용 IC(I₆)의 기억된 내용을 소거시키고저하는 기억소거선택부(15)의 스위치(15-1)를 동작시켜서 라이트시 동작하는 카운터용 IC(I₁₃)의 내용을 지우거나, 기억소거회로부(5)의 IC(I₅)를 동작시켜서 메모리용 IC(I₆)의 내용을 소거시키게 되는 것이다.On the other hand, when the operation button 1 is wrongly pressed by misoperation, pressing the CREE button causes the input of the inverter N ₃ to go low, thereby erasing the contents of the counter IC I ₁₂ operating at the time of read. The counter IC is operated at the time of writing by operating the switch 15-1 of the memory selector 15 to erase and reduce the stored contents of the memory IC I ₆ . The contents of (I ₁₃ ) are erased, or the contents of the memory IC (I ₆ ) are erased by operating the IC (I ₅ ) of the memory erasing circuit section 5.

이와 같은 본 고안은 종래의 전자식 시건장치에서와 같이 한번 고착화된 고유번호를 변경할 수 없어서 타인이 한번 눈치챘다며 쓸모없는 시건장치가 되버리며 고유번호단위를 늘리면 늘릴수록 내부의 고착화된 회로를 증가시켜야 되어서 극히 제한된 단위의 고유번호 밖에는 설정할 수 없어서 시건장치를 열지못할 확률이 적어지는 등의 폐단이 있었으나 본원 고안을 사용하므로 고유번호를 마음대로 변경할 수 있을 뿐만아니라 최대한 단위까지의 고유번호를 임의로 설정할 수 있어서 시건장치를 열 수 있는 확률이 1/10 15에 도달하므로 최대한의 안전을 보장할 수 있는 특징을 지닌 것이다.The present invention can not change the unique number fixed once, as in the conventional electronic keying device, so that other people noticed once, it becomes a useless keying device. There is a possibility that only the unique number of the limited unit can be set so that the probability of not opening the locker device has been reduced.However, the present invention can be used to change the unique number at will, as well as to set the unique number up to the unit. The probability of opening the lock reaches 1/10 15, which ensures maximum safety.

Claims

The operation button (1) and the square wave generating IC (I ₂ ) are connected to the encoder IC (I ₄ ), which is connected to the memory IC (I ₆ ) and the addressing IC (I ₄ ). I ₆ ), in which the pulse width adjusting ICs (I _{8-1, 8-2} ) are provided, for comparison between the memory R / W selector 9 and the information unique number. IC (I ₁₀ ), a counter IC (I ₁₂ , I ₁₃ ) for counting unique digits at read and write time, and a secondary digit comparison IC (I ₁₄ ) comparing these digits. Memory type electronic lock device.