KR820001532B1 - Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal - Google Patents

Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal Download PDF

Info

Publication number
KR820001532B1
KR820001532B1 KR7802283A KR780002283A KR820001532B1 KR 820001532 B1 KR820001532 B1 KR 820001532B1 KR 7802283 A KR7802283 A KR 7802283A KR 780002283 A KR780002283 A KR 780002283A KR 820001532 B1 KR820001532 B1 KR 820001532B1
Authority
KR
South Korea
Prior art keywords
signal
carrier
comparator
vco
facsimile
Prior art date
Application number
KR7802283A
Other languages
Korean (ko)
Inventor
러렌스 맥쿨럭 티모시
Original Assignee
칼 에이. 쿠르메이어
미네소타 마이닝 앤드 메뉴팩츄어링 컴패니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 에이. 쿠르메이어, 미네소타 마이닝 앤드 메뉴팩츄어링 컴패니 filed Critical 칼 에이. 쿠르메이어
Priority to KR7802283A priority Critical patent/KR820001532B1/en
Application granted granted Critical
Publication of KR820001532B1 publication Critical patent/KR820001532B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

The circuit includes a phase comparator(10) for switching device(20) a low-pass filter(30), a voltage controlled oscillator(VCO)(40), a limiter(50) and a divider(60). The comparator, when connected to the low-pass filter by the switching device, the VCO and a feedback connection(70) from an output of the VCO to an input of the comparator provide a phase lock loop(PLL) circuit. The switching device(20) provides a sample data mode of operation for the PLL.

Description

진폭변조 억압 반송 신호 재생용 팩시밀리 수신기 회로A facsimile receiver circuit for amplitude modulation suppressed carrier signal reproduction

제1도는 본 발명을 실시하기 위한 회로의 개략도.1 is a schematic diagram of a circuit for practicing the present invention.

제2도는 제1도의 회로를 일부 수정한 개략도.FIG. 2 is a schematic diagram of a partially modified circuit of FIG.

본 발명은 팩시밀리 수신기에서 주기가 일정한 비 변조 반송파에 진폭변조된 억압 반송 신호를 포함하는 신호로부터 반송신호를 재생하기 위한 회로에 관한 것으로, 특히 위상 고정 루우프를 이용하여 반송신호를 재생시키는 회로에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for reproducing a carrier signal from a signal including a suppressed carrier signal amplitude modulated on an unmodulated carrier having a constant period in a facsimile receiver, and more particularly, to a circuit for reproducing a carrier signal using a phase locked loop. will be.

종래의 팩시밀리 수신기는 진폭 변조된 잔류 측 파대(AMVSB) 시스템을 이용하는데, 이 시스템의 신호는 재생용으로 수신기에서 이용되는 네트 반송신호를 내포하여 진폭 변조된 신호를 동기적으로 복조시키는데 사용된다.Conventional facsimile receivers use an amplitude modulated residual side band (AMVSB) system, which signals are used to synchronously demodulate the amplitude modulated signal, including the net carrier signal used at the receiver for reproduction.

이러한 네트 반송신호는 유용한 정보 데이터를 포함하지 않는다. 팩시밀리 장치를 상호 연결하기 위해 사용된 상업적 전화선이 전송될 수 있는 신호의 전체 전력레벨을 제한하기 때문에 네트반송파가 억압되어야 바람직하다. 억압된 반송시스템은 비억압된 반송시스템보다 더 큰 신호대 잡음비(SNB)를 제공한다. 그러나 네트 반송파의 제거는 팩시밀리 수신기에서 수신된 AMVSB 억압 반송신호를 동기적으로 복조시키기 위하여 반송신호를 재생시키는 적당한 방법을 필요로 한다.Such net carrier signals do not contain useful information data. It is desirable that the net carrier be suppressed because commercial telephone lines used to interconnect the facsimile devices limit the overall power level of the signal that can be transmitted. Suppressed carrier systems provide a greater signal to noise ratio (SNB) than non-suppressed carrier systems. However, the removal of the net carrier requires a suitable method of reproducing the carrier signal to synchronously demodulate the AMVSB suppressed carrier signal received at the facsimile receiver.

표준은 AMVSB 억압된 반송파 시스템을 포함하는 진폭변조 모우드에서 동작될때 팩시밀리 장치의 다른 제조사이에 양립성이 성립하도록 채택된다. 상기 표준은 완전반송파가 전송되는 초기동기화 시간주기(약 6초)동안 제공되는데, 이 초기시간 주기동안 완전반송파는 주기적으로 차단되어 매 주사선당 한번씩 짧은 위상주기(10m초)동안 반송파를 제거한다.The standard is adopted to ensure compatibility with other manufacturers of facsimile devices when operating in an amplitude modulated mode that includes an AMVSB suppressed carrier system. The standard provides for an initial synchronization time period (approximately 6 seconds) during which a full carrier is transmitted, during which the full carrier is periodically interrupted to remove the carrier for a short phase period (10 m seconds) once per scan line.

이러한 단시간 차단의 개시는 전달 드럼의 위상이나 "개시"위치에 의해 드럼형 팩시밀리에서 제어된다. 이러한 단시간 규칙차단은 위상주기이고 수신하는 팩시밀리 장치에 의해 이용되어 드럼의 위치를 동기화하고 장치를 전달 드럼과 비교할 수 있다. 동기화가 한번 이루워지면 전달은 문서를 주사하고 AMVSB 억압반송시스템을 통해 주사된 정보를 전송하기 시작한다. 이러한 시스템에서 비변조된 반송파가 문서중 백영역부분의 주사 동안과 전달수행동안 주기적으로 계속 나타나는 단시간 위상주기 동안 나타난다.The initiation of this short interruption is controlled in the drum type facsimile by the phase or "start" position of the delivery drum. This short time ruler is a phase period and can be used by the receiving facsimile device to synchronize the position of the drum and compare the device with the delivery drum. Once synchronization has been established, delivery begins scanning the document and sending the scanned information through the AMVSB suppression and return system. In such a system, unmodulated carriers appear during short-term phase periods, which continue to appear periodically during the scan of the white region portion of the document and during the delivery process.

AMVSB 억압된 반송신호의 복조를 위해 수신기에 필요한 반송신호는 수신된 신호를 정류하고 위상 고정 루우프(PLL)에 합성된 2배의 주파수 신호를 공급하는 전 파형에서 얻어진다. 이러한 기술은 실제로 수행될 수 있으나 문서 전송동안 항상 반송파가 존재한다는 보장은 없음으로 블랙카피(black copy)에는 반송파가 없을 수 있다. 각 위상주기는 완전 반송파를 포함하는 것으로 알려져 왔으나 실제로는 짧은 시간동안 각 주사 라인에서만 나타난다. 공지된 PLL 시스템은 상기 신호가 고정될때 드리프트(drift) 되고 지터(jitter)될 것이다. 또한 주사되고 있는 문서의 백영역에 따라 수신된 신호에 제공되는 어떠한 반송파 부분은 전술한 문제점이 없이 반송파의 재생하기 위해 베이시스(basis)를 제공하는동안 충분히 일련하지 않는다.The carrier signal required for the receiver for demodulation of the AMVSB suppressed carrier signal is obtained from a full waveform that rectifies the received signal and supplies a double frequency signal synthesized in a phase locked loop (PLL). While this technique can be performed in practice, there is no guarantee that a carrier always exists during document transmission, so there can be no carrier in the black copy. Each phase period has been known to include a full carrier but in practice appears only on each scan line for a short time. Known PLL systems will drift and jitter when the signal is fixed. Also, any part of the carrier provided in the received signal according to the back area of the document being scanned is not sufficiently serialized while providing a basis for reproduction of the carrier without the above-mentioned problems.

본 발명은 상술한 바와 같은 종래 기술의 PLL 시스템을 사용할때 제거되는 위상지터나 드리프트 문제점을 피하면서 팩시밀리 시스템에서 사용되는 AMVSB 억압 반송 신호와 같은 진폭 변조 억압 반송신호로 부터 반송파를 재생하기 위한 것이다.The present invention is for reproducing a carrier from an amplitude modulated suppressed carrier signal such as an AMVSB suppressed carrier signal used in a facsimile system while avoiding phase jitter or drift problems that are eliminated when using the prior art PLL system as described above.

본 발명은 진폭 변조 억압 반송파 모우드에서 동작될때의 팩시밀리 수신기의 회로에 관한 것으로, 전파 정류 수신신호가 인가되는 PLL를 포함한다. 상기 PLL은 정류된 신호를 수신하는 위상 비교기, 저역통과 필터 및 전압 조정 오실레이터 (VCO)를 포함하고 있다. VCO는 비교기에 제2 입력으로써의 구형파신호와 필요한 90°위상변이 기능을 제공하는 삼각파 신호를 공급한다. 디바이더(divider)는 반송주파수를 갖으며 그 파가 원래의 위상과 180°전이된 위상을 갖고 있는 신호공급을 제한한후에 삼각파 신호에 감응하는 회로를 포함하고 있다. 상기 회로는 상기 회로가 페루우프(PLL)로써 동작할때 시간을 제한하도록 배열된 저역통과필터와 비교기 사이에 연결된 스위칭 장치를 포함하고 있다.The present invention relates to a circuit of a facsimile receiver when operated in an amplitude modulated suppressed carrier mode and includes a PLL to which a full-wave rectified receive signal is applied. The PLL includes a phase comparator to receive the rectified signal, a lowpass filter, and a voltage adjust oscillator (VCO). The VCO supplies a comparator with a square wave signal as the second input and a triangular wave signal that provides the necessary 90 ° phase shift function. The divider has a carrier frequency and contains a circuit that responds to a triangular wave signal after limiting the signal supply whose wave is 180 ° out of phase with the original phase. The circuit includes a switching device coupled between a low pass filter and a comparator arranged to limit the time when the circuit operates as a Peruuf (PLL).

상기 루우프는 정보신호가 수신되는 동안이나 또는 팩시밀리 수신기의 드럼이나 비교소자가 그것의 "개시"위치나 위상위치에 도달하는 타임슬로트가 각시간 제공되는 동안 비변조 반송파의 출현동안 변조된 반송파의 출현에 응답하여 폐쇄된다. 부가하여 필터의 동작은 PLL에 대하여 더 큰 주파수대역을 제공하도록 자동적으로 수정되어 비교기로부터의 출력은 PLL 주파수가 원하는 고정 주파수와 다르다는 것을 지시한다.The loop can be used for the modulation of a carrier modulated during the emergence of an unmodulated carrier while the information signal is being received or a time slot is provided each time the drum or comparator of the facsimile receiver reaches its "start" or phase position. It is closed in response to the appearance. In addition, the operation of the filter is automatically modified to provide a larger frequency band for the PLL so that the output from the comparator indicates that the PLL frequency is different from the desired fixed frequency.

안정도나 또는 루우프에 응답에 중요성이 없는 반면 정보신호가 미동조를 위해 수신되는 동안 주기 반송파가 나타날때 필터는 동작한다. 이 경우 스위칭 장치는 비교기의 출력을 필터에 인가하도록 동작하여 위상 비교기의 출력에 의해 지시된 어떤 커다란 에러 응답이 효과적이 못되지만 필터에 나타나는 어떤 누설 전류를 보상하고 어떤 작은 에러를 일정하게 하는 효과를 지니는 긴 시간동안 응답 동작한다. 스위칭 장치와 필터의 적은 수정이 이러한 현상을 감소시키는데 필요하다.While the stability or loop is of no importance to the response, the filter operates when a periodic carrier appears while the information signal is received for untuning. In this case, the switching device operates to apply the output of the comparator to the filter so that any large error response indicated by the output of the phase comparator is not effective, but it compensates for any leakage current present in the filter and keeps any small error constant. Genie responds for a long time. Small modifications to the switching device and filter are necessary to reduce this phenomenon.

이하 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 위상비교기(10), 스위치장치(20), 저역통과필터(30), VCO(40), 제한기(50) 및 디바이더(60)로 구성되는 본 발명에 따른 회로의 개략도를 예시한 것이다. 비교기(10)가 스위치 장치(20)를 통해 저역통과필터(30)와 VCO(40)에 연결될때 VCO(40)의 출력이 귀환연결선로(70)를 통해 위상비교기(10)의 입력단자에 인가되는 위상 고정 루우프가 제공된다. 스위칭장치(20)는 위상고정루우프에 대한 샘플데이터의 동작모우드를 제공한다. 저역통과필터(30)의 저항기(31)의 양단자에는 대역폭 수정회로(80)가 연결되어 있다.1 illustrates a schematic diagram of a circuit according to the invention consisting of a phase comparator 10, a switch device 20, a low pass filter 30, a VCO 40, a limiter 50 and a divider 60. will be. When the comparator 10 is connected to the low pass filter 30 and the VCO 40 through the switch device 20, the output of the VCO 40 is connected to the input terminal of the phase comparator 10 through the feedback connecting line 70. An applied phase locked loop is provided. The switching device 20 provides an operating mode of sample data for the phase locked loop. A bandwidth correction circuit 80 is connected to both terminals of the resistor 31 of the low pass filter 30.

기본 위상 고정 루우프는 위상비교기, 저역통과필터 및 VCO 를 포함하며, 이 위상고정루우프의 출력은 비교기(10)의 입력단자에 귀환된다.The basic phase locked loop includes a phase comparator, a low pass filter, and a VCO, the output of which is fed back to the input terminal of the comparator 10.

제1도의 이러한 위상 고정 루우프의 기본동작 원리는 하기와 같다.The principle of operation of this phase locked loop of FIG. 1 is as follows.

신호가 비교기(10)의 입려단자(11)에 출연하지 않을때는 저역통과필터(30)에서 VCO(40)에 인가되는 전압은 VCO(40)용 프리런닝 바이어스 전압(free running bias voltage)에 비례하여 제로(zero)가 된다.When the signal does not appear at the input terminal 11 of the comparator 10, the voltage applied to the VCO 40 in the low pass filter 30 is proportional to the free running bias voltage for the VCO 40. To zero.

VCO(40)는 제공된 프리런닝 바이어스 전압에 따른 "프리 런닝(free running)"주파수에서 동작되도록 조정된다. 입력신호가 비교기(10)의 입력단자(11)에 인가되면 비교기(10)는 VCO(40)에서 귀환 연결선로에 위상 및 주파수차에 따라 비교기(10)의 출력단자(12)에 에러 전압(error voltage)을 발생시킨다. 이 에러신호는 저역통과 필터(30)에 의해 여파되어 VCO(40)의 제어 입력단자(45)에 인가되므로써 VCO(40)의 신호와 비교기(40)의 입력신호 사이의 주파수 차를 감소하도록 VCO(40)의 주파수를 변화시킨다.VCO 40 is adjusted to operate at a “free running” frequency in accordance with the provided free running bias voltage. When an input signal is applied to the input terminal 11 of the comparator 10, the comparator 10 is connected to the output terminal 12 of the comparator 10 according to the phase and frequency difference from the feedback connection line at the VCO 40 to the error voltage ( error voltage). This error signal is filtered by the low pass filter 30 and applied to the control input terminal 45 of the VCO 40 to thereby reduce the frequency difference between the signal of the VCO 40 and the input signal of the comparator 40. The frequency of 40 is changed.

만약 두 신호의 주파수가 거의 같으면 PLL의 귀환현상은 VCO(40)가 인입신호로 동기화되거나 "고정"되도록 한다. 일단 고정되면 VCO(40)의 주파수는 VCO(40)의 주파수를 프리 런닝 주파수에서 비교기(10)의 입력신호의 주파수를 전이하기 위해 저역통과필터(30)로 부터의 출력을 산출하는데 필요한 제한한 위상차를 제외하고는 입력신호와 같다. 시스템 자체의고정 기능은 PLL이 일단 고정되면 PLL이 입력신호에서 발생하는 변화 주파수를 트랙(track)하게 한다.If the frequencies of the two signals are approximately equal, the feedback of the PLL causes the VCO 40 to be synchronized or "locked" to the incoming signal. Once fixed, the frequency of the VCO 40 limits the frequency of the VCO 40 to produce the output from the low pass filter 30 to shift the frequency of the input signal of the comparator 10 at the free running frequency. Same as the input signal except for the phase difference. The system's own locking function allows the PLL to track the frequency of change in the input signal once the PLL is locked.

상기와 같이 만약 VCO(40)의 출력이 위상지터 및 드라프트와 비교적 무관하면 PLL은 비교기(10)에 입력신호가 계속 나타나야만 동작한다.As described above, if the output of the VCO 40 is relatively independent of the phase jitter and the drift, the PLL operates only when the input signal continues to appear in the comparator 10.

팩시밀리 시스템의 변조는 부호화 된 데이터를 갖는 잔류측파대 필터의 진폭변조로, 이 측파대에는 네트 D.C.가 없고 네트 반송신호는 변조된 신호에 나타나지 않는다.이러한 형태의 팩시밀리 시스템에 기준치는 비 변조 반송파가 사용되어 각 라인 주사에 대해 단시간동안 전송된다.The modulation of the facsimile system is the amplitude modulation of the residual sideband filter with the coded data, which has no net DC and the net carrier signal does not appear in the modulated signal. Used for a short time for each line scan.

예를들면 한번의 전송속도에 대한 기준치는 비 변조 반송파를 매 166msec의 약 8msec 동안 보내도록한다. 만약 팩시밀리 신호가 비교기(10)에 인가되기전에 정류된 제1전계파(field wave)라면 상기 기본 PLL은 수신기에서 반송파를 재생시키는데 사용될 것이다.For example, the reference for one transmission rate is to send an unmodulated carrier for about 8 msec every 166 msec. If the facsimile signal is a rectified first field wave before being applied to the comparator 10, the basic PLL will be used to reproduce the carrier at the receiver.

상술한 바와 같이 이것은 수행되지만 비변조 반송파가 수신되지 않을때 루우프가 수정되어야 하기 때문에 위상지터와 드리프는 VCO의 출력에 나타난다.As described above, this is done, but phase jitter and drifting appear at the output of the VCO because the loop must be corrected when no unmodulated carrier is received.

이러한 문제점은 스위칭 장치(20)를 사용함으로써 제거되는데, 타임 슬로트(time slot)가 "개시"되거나 또는 위상위치에 도달하는 팩시박리 수신기의 드럼에 응답하여 제공되는 동안 제1도의 회로가 비 변조된 반송파의 출현에 따라 동작하기 위해 필터(30)을 선택적으로 연결함에 의해 페루우프 PLL로써의 기능을 갖도록 연결될때 이 스위칭장치(20)는 시간을 제한한다. 비변조된 반송파는 문서의 백영역들이 팩시밀리 전송기에서 주사될때 정보신호에 나타난다.This problem is eliminated by using the switching device 20, where the circuit of FIG. 1 is non-modulated while a time slot is provided in response to the drum of the facsimile receiver reaching "starting" or reaching a phase position. This switching device 20 limits the time when it is connected to function as a Peruvian PLL by selectively connecting the filter 30 to operate according to the appearance of the carrier. Unmodulated carriers appear in the information signal when the back regions of a document are scanned at the facsimile transmitter.

상기 스위칭 장치(20)는 수신된 신호중 비변조된 반송파의 주기에 응답하기 위해 비교기(10)의 입력단자(11)에 도시한 바와 같이 연결된 진폭 검파기(21)를 포함한다. 진폭 검파기(21)는 또한 정류되기전에 수신된 신호에 응답하도록 연결될수도 있다.The switching device 20 includes an amplitude detector 21 connected as shown at the input terminal 11 of the comparator 10 to respond to the period of the unmodulated carrier of the received signals. The amplitude detector 21 may also be connected to respond to a received signal before rectifying.

상기 스위칭 장치(20)는 진폭검파기(21)의출력에 의해 제어되기 위해 진폭검파기(21)의 출력단자에 연결되고 비교기(10)의 출력단자에 연결되 제1 스위치 (22)를 포함한다. 상기 제1 스위치(22)는 기능만을 나타내도록 개략적으로 도시하였는데, 이 스위치(22)는 전계효과 트랜지스터(F.E.T.)의 전자 스위치를 사용한다.The switching device 20 comprises a first switch 22 connected to the output terminal of the amplitude detector 21 and to the output terminal of the comparator 10 for being controlled by the output of the amplitude detector 21. The first switch 22 is schematically shown to show only a function, which uses an electronic switch of a field effect transistor (F.E.T.).

전폭검파기(21)는 수신된 신호중 비 변조 반송파 주기의 출현에 따라 반응하여 스위치(22)를 동작시키는 제어신호를 발생시켜 비교기(10)의 출력단자에서의 신호를 필터(30)의 제1입력단자(33)와스위치(20)의 제2 스위치(23)에 인가시킨다.The full width detector 21 generates a control signal for operating the switch 22 in response to the appearance of the unmodulated carrier period among the received signals, and outputs a signal at the output terminal of the comparator 10 to the first input of the filter 30. It is applied to the terminal 33 and the second switch 23 of the switch 20.

스위치(22)와 이 스위치(22)와 똑같은 제2 스위치(23)로 구성된 스위치장치(20)는 스위치(23)의 동작을 제어하기 위해 연결된 위상 펄스발생기(24)를 포함하고 있다. 상기 발생기(24)는 팩시밀리 수신기 드럼의 위상이나 "스타트"위치가 검파되는 각시간에 수신기에 제공된 위치신호에 응답하여 신호를 제공한다. 이러한 위치 신호들은 전송기와수신기드럼이 초기에 동기화되고 전송기 및 수신기의 동기화에 따르는 수신기에서 계속 발생할 때 사용된다. 발생기(24)로부터의 신호는 비 변조된 반송파가 각 라인에 대해 팩시밀리 수신기에 의해 전송되는짧은 시간동안 발생한다. 드럼위치의 검파는 공지된 방법에 따라 수행될 수 있다.The switch device 20 consisting of a switch 22 and a second switch 23 which is identical to the switch 22 includes a phase pulse generator 24 connected to control the operation of the switch 23. The generator 24 provides a signal in response to a position signal provided to the receiver at each time the phase or "start" position of the fax receiver drum is detected. These position signals are used when the transmitter and receiver drums are initially synchronized and continue to occur at the receiver following synchronization of the transmitter and receiver. The signal from generator 24 occurs for a short time during which an unmodulated carrier is sent by the fax receiver for each line. Detection of the drum position can be performed according to a known method.

발생기(24)로부터의 신호는 스위치(22)의 출력을 저역통과필터(30)의 제2 입력단자(32)에 인가하도록 스위치(23)를 구동시킨다.The signal from the generator 24 drives the switch 23 to apply the output of the switch 22 to the second input terminal 32 of the low pass filter 30.

상기와 같이 구성된 스위치장치(20)는 수신된 AMVSB 신호가 비변조된 반송파의 주기를 내포할 때, 즉 팩시밀리 전송기가 적어도 상기의 주기동안 문서의 백영역을 주사할 때와 위상펄스주기가 각 라인 주사동안 제공될 때 비교기(10)로부터의 예라신호가 필터(30)의 입력단자(33)와 스위치(23)에 제공하는 기능을 가진다. 스위치 장치(20)는 또한 위상 펄스 발생기(24)에 의해 제공된 타임슬로트가 스위치(23)를 동작시킬 때 비교기(10)의 출력단자와 필터(30)의 입력단자(32)를 연결하는 기능을 가진다. 만약 팩시밀리 시스템의 전송 및 수신장치가 적절히 동기화되면 발생기(24)에 의해 제공된 타임슬로트는 반송파가 각 라인 주사에 대해 요구된 단시간 주기동안 전송될 때 발생한다.The switch device 20 configured as described above has a line when the received AMVSB signal contains a period of an unmodulated carrier, i.e., when the facsimile transmitter scans the back region of the document for at least the above period and the phase pulse period is each line. When provided during the scan, the thrash signal from the comparator 10 has a function of providing the input terminal 33 and the switch 23 of the filter 30. The switch device 20 also functions to connect the output terminal of the comparator 10 and the input terminal 32 of the filter 30 when the timeslot provided by the phase pulse generator 24 operates the switch 23. Has If the sending and receiving devices of the facsimile system are properly synchronized, the time slot provided by the generator 24 occurs when the carrier is transmitted for the short period of time required for each line scan.

팩시밀리 수신기에 제공된 반송파는 PLL에 의해 동기적으로 선택되는데, 그 이유는 반송파에서 유도된 신호와 VCO(40)에서 비교기(10)에 의해 수신된 신호사이에 주파수 및 위상치에 따른 오차신호가 각 주사라인에 따른 단시간동안 필터(30)의 입력단자(32)에 전송되기 때문이다.The carriers provided to the facsimile receiver are selected synchronously by the PLL because the error signal according to the frequency and the phase value is different between the signal derived from the carrier and the signal received by the comparator 10 at the VCO 40. This is because it is transmitted to the input terminal 32 of the filter 30 for a short time according to the scan line.

필터(30)는 접지에 연결된 넌-인버어팅 입력단자를 갖는 연산증폭기(34)를 포함한다. 이 너-인버어팅 입력단자는 가각 저항기(31)와 저항기(35)를 지나 필터의 입력단자(32)(33)에 연결되었다. 저항기(35)는 저항기(31)보다 8-10배 큰 저항을 가진다. 필터(30)는 연산증폭기(34)의 출력단자와 입력단자에 직렬로 연결되 저항기(36)와 커캐시터(37)을 포함한다. 동기 샘플 에터 신호들이 입력단자(32)에 인가될 때 필터(30)는 PLL이 인입 신호로 고정될 수 있는 매우 좁은 주파수 범위로 선택된다.Filter 30 includes an operational amplifier 34 having a non-inverting input terminal connected to ground. This inverting input terminal is connected to the input terminals 32 and 33 of the filter through the angular resistor 31 and the resistor 35. The resistor 35 has a resistance 8-10 times larger than the resistor 31. The filter 30 includes a resistor 36 and a capacitor 37 connected in series with the output terminal and the input terminal of the operational amplifier 34. When synchronous sample ether signals are applied to the input terminal 32, the filter 30 is selected with a very narrow frequency range in which the PLL can be fixed as an incoming signal.

예를들면 AMVSB 억압 반송장치는 2100Hz가 반송파의 기준 주파수로 선택되는 팩시밀리 장치에서 사용되면 2100Hz±100Hz의 범위는 수락될 수 있다. 이것은 PLL에 의해 표시된 바와 같은 4200HZ±200Hz의 포획범위와 일치한다. 이러한 필터성분은 또한 선택되어 여파된 에러신호가 샘플비보다 훨씬 느린비로 응답한다. 필터는 2/1 큼플비를 만족시키는 고주파 특성을 지니는 에러신호를 제공한다.For example, if the AMVSB suppressed carrier is used in a facsimile device where 2100 Hz is selected as the reference frequency of the carrier, the range of 2100 Hz ± 100 Hz may be acceptable. This corresponds to a capture range of 4200 HZ ± 200 Hz as indicated by the PLL. This filter component is also selected and the filtered error signal responds at a much slower rate than the sample rate. The filter provides an error signal with high frequency characteristics that satisfies the 2/1 larger ratio.

스위치(22)의 동작에 응답하여 필터(30)에 제공된 반송 베이스 에러 신호의 큼플은 필터(30)의 입력단자(33)에 인가되어 저항기(35)가 이 저항기(35)와 병렬로 연결되 저항기(31) 대신에 필터(30)의 동작을 결정한다. 저항기(35)는 저항기(31)보다 훨씬 크기 때문에 여파된 에러신호는 에러신호가 필터 입력단자(32)(33)에 인가할때 얻어진 여파된 에러신호보다 더 느리게 응답하는 에러신호를 단지 입력단자(33)에서 수신할 때 제공된다. 이것이 필터(30)가 스위치(22)의 동작에 응답하여 필터(30)에 제공된 에러신호에 응답하게 하는데, 상기 에러신호는 동기 큼플링 베이스상에 제공된 에러신호의 인기사이에서 발생하여 어떤 무가적이지만 제한된 VCO의 동작의 수정을 제공한다. 입력단자(32)에 인가된 비교기(10)로부터의 에러신호의 진폭이 바람직하게 매우 클때, 이것이 포획공정을 촉진하는 PLL의 대역폭에서 증가에 영향을 끼치도록 발생할 때 시간이 생길 수 있다.In response to the operation of the switch 22, a double of the carrier base error signal provided to the filter 30 is applied to the input terminal 33 of the filter 30 so that the resistor 35 is connected in parallel with the resistor 35. The operation of the filter 30 is determined instead of the resistor 31. Since the resistor 35 is much larger than the resistor 31, the filtered error signal only receives an error signal that responds more slowly than the filtered error signal obtained when the error signal is applied to the filter input terminals 32 and 33. When received at 33 is provided. This causes the filter 30 to respond to an error signal provided to the filter 30 in response to the operation of the switch 22, which occurs between the popularity of the error signal provided on the synchronous coupling base and is therefore insignificant. However, it provides a modification of the behavior of the limited VCO. When the amplitude of the error signal from the comparator 10 applied to the input terminal 32 is preferably very large, it may take time when this occurs to affect the increase in the bandwidth of the PLL that facilitates the capture process.

이것은 필터(30)의 대역폭 증가에 의해 해결될 수 있다. 저항기(31) 양단자에 연결된 대역폭 수정회로(80)는 이러한 목적으로 설치되었으며 두 개의 병렬과 직렬로 연결될 저항기(81)를 포함하지만 극성이 서로 다른 다이오드(82)(83)를 포함하고 있다. 따라서, 에러가 한 방향에서 충분히 클때는 다이오드(82)가 통전되고 에러가 반대방향으로 충분히 클때는 다이오드(83)가 통전된다. 다이오드(82)나 다이오드(83)의 통전은 저항기(31)와 병렬된 저항기(81)가 바람직한 방법으로 필터(30)의 동작을 변화시키게 한다.This can be solved by increasing the bandwidth of the filter 30. The bandwidth correction circuit 80 connected to both ends of the resistor 31 is provided for this purpose and includes a resistor 81 to be connected in series with two parallels but includes diodes 82 and 83 with different polarities. Thus, the diode 82 is energized when the error is large enough in one direction and the diode 83 is energized when the error is sufficiently large in the opposite direction. The energization of diode 82 or diode 83 causes resistor 81 in parallel with resistor 31 to change the operation of filter 30 in a preferred manner.

VCO(40)는 함수 발생기(41)을 포함하는데, 이 함수 발생기(41)는 저항기(42),(43) 및 (44)를 포함하는 저항균이 첨가된 국제 반도체 지구에서 사용된 566형 함수 발생기이다. 전압V와 접지 사이에 직렬 연결된 저항기(42)(43)는 함수 발생기(41)에 전압을 공급하며, 상기 함수 발생기는 반송주파수인 4280Hz의 두배로 프리턴(froo run) 되도록 조정된다. 저항기(42),(43),(44)는 약 100Hz/volt의 전체 VCO 이득을 제공하도록 선택된다.VCO 40 includes a function generator 41, which is a 566-type function used in international semiconductor regions to which resistance bacteria including resistors 42, 43, and 44 have been added. Generator. Resistors 42 and 43 connected in series between voltage V and ground supply the voltage to the function generator 41, which is adjusted to pre-run at twice the carrier frequency of 4280 Hz. Resistors 42, 43, 44 are selected to provide a total VCO gain of about 100 Hz / volt.

함수발생기(41)는 VCO에 두개의 출력신호를 공급하는데, 한 출력은 선로(70)를 통해 비교기(10)의 입력단자에 인가되는 구형파 신호이고, 다른 출력은 구형파와 동상인 삼가파 신호이다. 삼각파 출력신호는 선로(90)를 통해 결합 커패시터(51), 바이어싱 저항기(52) 및 제한증폭기(53)로 구성된 제한회로(50)에 인가된다.The function generator 41 supplies two output signals to the VCO. One output is a square wave signal applied to the input terminal of the comparator 10 through the line 70, and the other output is a trigonal wave signal in phase with the square wave. . The triangular wave output signal is applied to the limiting circuit 50 consisting of the coupling capacitor 51, the biasing resistor 52 and the limiting amplifier 53 via the line 90.

제한기(53)의 출력은 귀환결선로(70)에 인가된 구형파 신호로부터 90°전이된 구형파이다. 이렇게 전이된 구형파 신호가 원하는 반송신호 주파수에 두 배의 주파수이므로 제한증폭기(53)의 출력은 디바이더(60)에 인가되어 주파수가 둘로 나눠진다. 예를 들면 디바이더(60)는 플립-플롭 회로일 수 있다. 디바이더(60)의 출력은 반송신호 주파수를 갖는 신호로 반공신호 위상과 같거나 180°전이된다. 상기 신호는 디바이더(60)의 출력에 인가되는데 디바이더(60)는 팩시밀리 수신기에 수신된 AMVSB 신호를 복조하는데 사용될 수 있다.The output of the limiter 53 is a square wave 90 ° shifted from the square wave signal applied to the feedback line 70. Since the square wave signal thus transferred is twice the frequency of the desired carrier signal frequency, the output of the limiting amplifier 53 is applied to the divider 60 so that the frequency is divided into two. For example, divider 60 may be a flip-flop circuit. The output of the divider 60 is a signal having a carrier signal frequency and shifted by 180 degrees with the anti-hollow signal phase. The signal is applied to the output of the divider 60, which can be used to demodulate the AMVSB signal received at the fax receiver.

상기와 같이 스위치(22) 동작에 따라 필터(30) 인가된 에러 신호의 사용은 VCO(40)의 동작의 수정을 제한하지만 안정도나 루우프 응답에는 중요하지 않다. 에러 신호에 의해 제공된 "미동조"가 필요하지 않는 것이 본 발명의 장점이다.As described above, the use of the error signal applied to the filter 30 according to the operation of the switch 22 limits the modification of the operation of the VCO 40 but is not important for stability or loop response. It is an advantage of the present invention that no "untuned" provided by the error signal is required.

이 경우 저항기(35)나 스위치(22)와 저항기(35) 사이에 연결은 제거될 수 있고 제2도의 배열을 이용할 수 있다. 제2도는 제1도 회로를 수정한 것으로 제2도의 필터(30)에 입력단자(32)가 사용되었고 사용된 스위치(22)나 스위치(23)는 오직 필터(30)에 에러신호의 인가를 제어하는데 사용되었다. 제2도의 회도 배열에서 진폭 검파기(21)와 위상펄스 발생기(24)는 AND회로(25)에 연결되어, AND회로(25)가 검파기(21)와 위상펄스발생기(24)에서 신호를 수신할때만 스위치(23)가 동작된다. 즉, 팩시밀리 수신기에 의한 신호는 비 변조 반송파 주기를 함유하고 있고 위상 펄스 발생기(24)는 위상이나 "개시"위치에 도달하는 수신기 드럼의 검파에 따라 타임슬로트를 제공한다.In this case, the connection between resistor 35 or switch 22 and resistor 35 can be eliminated and the arrangement of FIG. 2 can be used. 2 is a modification of the circuit of FIG. 1, in which the input terminal 32 is used for the filter 30 of FIG. 2, and the switch 22 or the switch 23 used only applies an error signal to the filter 30. Used to control. In the circuit arrangement of FIG. 2, the amplitude detector 21 and the phase pulse generator 24 are connected to the AND circuit 25 so that the AND circuit 25 receives signals from the detector 21 and the phase pulse generator 24. FIG. Only when the switch 23 is operated. That is, the signal by the facsimile receiver contains an unmodulated carrier period and the phase pulse generator 24 provides a time slot in response to the detection of the receiver drum reaching the phase or "start" position.

스위치 장치(20)를 PLL에 접속시키며 또 다른 배열이 스위치장치(20)에서 설명되었던 에러신호 적용기능을 제공할 수 있다는 것은 본 발명에서 명백한 것이다.It is apparent in the present invention that the switch device 20 is connected to the PLL and another arrangement can provide the error signal application function described in the switch device 20.

상세하게 설명되지 않은 비교기(10)는 종래 기술의 공지된 PLL에서 하너를 택했다. 제1도에 도시된 비교기(10)는 입력단자(11)에 연결된 제한기(17)를 포함하여 익스클루시스 OR회로(13)의 한 출력단자에 논리신호를 제공한다. 익스쿨루시브 OR회로의 다른 입력단자는 VCO에서 귀환 연결선로(70)에 연결되었다. 익스클루시브 OR회로의 출력단자는 저항기(15)와 커패시터(16)를 포함하는 필터를 통해 증폭기(14)에 연결되었다 필터는 불필요한 8400Hz 주파수성분을 제거하며 증폭기가 포화되는 것을 방지하고 귀환통로에 A.C 실행을 억제한다. 필터의 시정수는 PLL의 상수보다 훨씬 적게 선택하여전체 루우프 응답이나 안정도에 효과를 주지 않는다.Comparator 10, which has not been described in detail, has taken Hanner from a known PLL of the prior art. The comparator 10 shown in FIG. 1 includes a limiter 17 connected to the input terminal 11 to provide a logic signal to one output terminal of the exclusion OR circuit 13. The other input terminal of the exclusive OR circuit is connected to the return line 70 at the VCO. The output terminal of the exclusive OR circuit is connected to the amplifier 14 through a filter that includes a resistor 15 and a capacitor 16. The filter removes unnecessary 8400 Hz frequency components, prevents the amplifier from saturation and provides AC to the return path. Suppress execution. The time constant of the filter is chosen to be much less than the constant of the PLL, which does not affect the overall loop response or stability.

상기 상세한 설명이 팩시밀리 시스템을 사용함으로써 AMVSB 반송 억압신호용 반송파 재생과 연관하여 설명한 반면 본 발명은 또한 팩시밀리 시스템에서 사용된 다른 증폭 변조 억압된 반송파 신호에 적용된다. 팩시밀리 시스템에 사용된 신호는 비 변조된 반송파의 주기에 진폭 변조된 억압 반송파 신호가 포함되어 있는데, 각 간격은 수신기가 각 위상 위치에 도달되는 시간에 팩시밀리 수신기에서 발생된 위신호와 동기화한다.While the above description has been described in connection with carrier reproduction for AMVSB carrier suppressed signals by using a facsimile system, the present invention also applies to other amplified modulated suppressed carrier signals used in facsimile systems. The signal used in the facsimile system includes a suppressed carrier signal that is amplitude modulated in the period of the unmodulated carrier, each interval being synchronized with the false signal generated by the facsimile receiver at the time the receiver reaches each phase position.

Claims (1)

진폭 변조 억압된 반송신호와 주기가 짧은 비변조된 반송파를 포함하는 수신 신호로부터 얻은 전파정류신호에서 반송신호를 재생시키기 위한 팩시밀리 수신기용 회로에 있어서, 전파 정류된 신호를 수신하기 위해 연결된 제1입력단자와 귀환 연결 신호(70)를 통해 함수발생기(41)의 신호를 수신하기 우해 연결된 제2 입력단자를 가지는 비교기(10)와 저역통과필터(30)와, 이 저역 통과필터(30)의 출력단자와 상기 비교기(10)의 제2입력단자에 연결되고 반송신호 주파수의 2배의 프리런 주파수를 갖는 VCO(40를 포함하는 위상 고정 루우프와; 비변조된 반송파의 주기를 검파하기 위해 수신신호에 응답하고 각 위치 신호엔 대하여 타임 슬로트를 제공하기 위해 상기 팩시밀리 장치에 연결되고, 비변조 반송파의 짧은 간격중의 하나가 상기 타임 슬로트동안 스위칭 장치에 의해 탐지될 때 상기 비교기(10)의 출력단자를 상기 필터장치(30)에 연결하기 위해 상기 위상 고정 루우프에 연결된 스위치장치(20); 상기 VCO(40)의 출력단자에 나타난 신호의 1/2 주파수를 갈는 신호를 공급하기 위해 상기 VCO(40)의 출력단자에 연결된 디바이너(60)로 구성된 것을 특징으로 하는 팩시밀리 수신기.A circuit for facsimile receiver for reproducing a carrier signal from a full-wave rectified signal obtained from a received signal comprising an amplitude modulated suppressed carrier signal and a short unmodulated carrier, comprising: a first input coupled to receive a full-wave rectified signal A comparator 10 having a second input terminal connected to receive a signal of the function generator 41 through a terminal and a feedback connection signal 70, a low pass filter 30, and an output of the low pass filter 30. A phase locked loop comprising a VCO 40 connected to a terminal and a second input terminal of the comparator 10 and having a free run frequency twice the carrier signal frequency; a received signal for detecting a period of an unmodulated carrier wave; Is connected to the facsimile device to respond to and provide a time slot for each position signal, and one of the short intervals of the unmodulated carrier switches during the time slot. A switch device 20 connected to the phase locked loop for connecting the output terminal of the comparator 10 to the filter device 30 when detected by the device; one of the signals appearing at the output terminal of the VCO 40; A facsimile receiver, characterized in that consisting of a divider (60) connected to the output terminal of the VCO (40) to supply a signal for grinding the / 2 frequency.
KR7802283A 1978-07-24 1978-07-24 Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal KR820001532B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR7802283A KR820001532B1 (en) 1978-07-24 1978-07-24 Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR7802283A KR820001532B1 (en) 1978-07-24 1978-07-24 Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal

Publications (1)

Publication Number Publication Date
KR820001532B1 true KR820001532B1 (en) 1982-08-27

Family

ID=19208282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR7802283A KR820001532B1 (en) 1978-07-24 1978-07-24 Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal

Country Status (1)

Country Link
KR (1) KR820001532B1 (en)

Similar Documents

Publication Publication Date Title
EP0329186A2 (en) Polarization diversity optical receiver for coherent optical communication
KR880002321A (en) Time constant automatic adjustment circuit of filter circuit
JPS6133300B2 (en)
CA1057848A (en) Color killer circuit system for video tape recorder
JP2760796B2 (en) Frequency locked loop
US4459699A (en) Differential sample and hold coupling circuit
US4443769A (en) Frequency search system for a phase locked loop
US4087628A (en) Carrier lock detector
US4928318A (en) Optical signal transmission system including pulsed FM modulator/demodulator
US4706300A (en) Optical heterodyne detection pulse receiving system and method
US4213096A (en) Phaselock receiver with phaselock detector
FR2503496A1 (en) NOISE DETECTOR CIRCUIT AND SIGNAL RECEIVER FOR FREQUENCY MODULATION RECEIVER
US4099125A (en) Frequency error correction circuit
US4517531A (en) Carrier wave reproducing circuit in synchronized detection system of medium speed facsimile
KR820001532B1 (en) Circuitry for a facsimile reciever for regeneration of carried for an amplitude modulated suppressed carrier signal
US5077538A (en) Fm demodulator with carrier shift compensation
US3189825A (en) Phase-locked-loop coherent fm detector with synchronized reference oscillator
US4130839A (en) Circuitry for a facsimile receiver for regeneration of carrier for an amplitude modulated suppressed carrier signal
KR970072840A (en) Carrier recovery device
GB2099262A (en) Arrangement for checking the synchronisation of a receiver
US4346410A (en) Facsimile receiver
US3946148A (en) Television receiver operable in exact or extended range tuning modes
CA1119670A (en) Continuously synchronized tracking receiver for a priori defined swept carrier
US4608604A (en) Circuit for reducing AFC offset error
US4313139A (en) Carrier recovery circuit for a facsimile system