KR800002226Y1

KR800002226Y1 - Electronics lock

Info

Publication number: KR800002226Y1
Application number: KR790006377U
Authority: KR
Inventors: 박찬묵
Original assignee: 박찬묵
Priority date: 1979-10-23
Filing date: 1979-10-23
Publication date: 1980-12-30

Abstract

내용 없음.No content.

Description

Electronic shedding device

제 1 도는 본 고안을 구성하고 동작을 설명하기 위한 실시회로.1 is an implementation circuit for explaining the operation of the present invention.

제 2 도는 타임챠트 회로도.2 is a time chart circuit diagram.

본 고안은 전자 해정 장치(Elenctronic Number Key)에 관한 것으로 특히 하나의 스위칭키이를 눌러서 ON, OFF를 반복하고 휴지(休止) 시간의 조합으로 된 다단계의 신호를 발신하여 발신번호와 별도로 기억시켜 놓은 번호가 일치되었을 때 출력측에 해정(OPEN)신호를 발신하도록한 전자 해정 장치에 관한 것이다. 종래 전자 해정 장치에 있어서는 전원 입력신호와 또 각 단계의 숫자마다 순서에 따라 단자판을 설치해야 하므로 표면에 노출되는 단자판이 많은 것이 결점이었고 이로 말미암아 즉시 전자 해정 장치가 되어 있음을 나타내고 있었다.The present invention relates to an electronic unlocking device (Elenctronic Number Key). In particular, by pressing a single switching key, repeating ON and OFF and sending a multi-stage signal consisting of a combination of idle time and storing the number separately from the calling number. Is an electronic unlocking device for sending an OPEN signal to the output side when the P is matched. In the conventional electronic unlocking device, since the terminal boards must be provided in order for the power input signal and the number of steps, many terminal blocks are exposed on the surface, and this indicates that the electronic unlocking device is immediately available.

또한 상기한 많은 단자판을 단 하나로 한것도 알려져 있으나 이와같은 것도 반도체 집적회로 구성된 계수기와 수개조의 플립-플럽단에 펄스를 고유번호와 맞추어 순서적으로 공급하여 제이 케이플립플럽(J-K Filp-Flop)을 동작시켜 괘정구를 해정하도록 하는 것이 실용신안 공고번호 제79-895호에 알려져 있다.It is also known that only one of the many terminal boards described above is used. However, this also provides a JK Filp-Flop by supplying pulses sequentially to the counter and a number of flip-flop stages consisting of semiconductor integrated circuits according to a unique number. It is known from Utility Model Publication No. 79-895 to operate to release the ruler.

즉 콘덴서와 저항으로 구성한 미분회로를 계수기에 연결하고 타측에 또 다른 콘덴서와 저항으로 미분회로를 구성하여 이를 눌름스위치를 통하여 플립플럽의 각단자에 연결하고 그 출력단자를 제어 소자를 통해 해정 장치에 연결하여서 된 것이므로 선택스위치와 눌름스위치를 위한 복잡한 회로를 구성해야 하는 등의 불편이 있다.In other words, connect the differential circuit composed of condenser and resistor to the counter and the differential circuit composed of another condenser and resistor on the other side and connect it to each terminal of flip-flop through the push switch, and the output terminal to the unlocking device through the control element. Since it is connected, it is inconvenient to compose a complicated circuit for the selection switch and the push switch.

본 고안은 단하나의 스위치 단자를 동작하는 것만으로 자동적으로 전원이 공급되며, 기억시킨 숫자를 순서에 따라 ON,OFF시키고 일정시간이 경과되면, 자동적으로 전원이 차단되도록 하고, 스위치단자 조작중 기억시켜 놓은 번호와 맞지 않을 경우에는 경보신호를 발생하는 경보기를 겸한 전자 해정 장치를 제공하도록한 것이다.The present invention automatically supplies power only by operating a single switch terminal, and turns on and off the stored numbers in order and automatically shuts off the power after a certain period of time. If the number does not match, the electronic unlocking device, which also serves as an alarm, generates an alarm signal.

상기와 같은 본 고안을 첨부된 실시회로도를 참조하면서 상술하면 다음과 같다. 스위치단자(S₁)의 가동단자(SW)는 접지되고 고정단자(SW₁)은 다이오두(D₂)와 저항(R₁) 및 콘덴서(C₁)를 통해 전원(Batt)에 연결되어 가동단자(SW)가 고정단자(SW₁)에 닫히는 경우 트랜지스터(Q₁,Q₂)를 도통시키고 그 출력으로 저항(R₅)을 통해 트랜지스터(Q₃)를 도통시키도록 함에 있어 트랜지스터(Q₃)의 베이스와 접지사이에 제너다이오드(D₁)를 삽입하여 트랜지스터(Q₃)의 출력에는 정전압이 발생하여 이하 설명하는 각 회로에 전원을 공급하도록 전원 자동공급 및 차단회로가 구성되어 있다. 즉 스위치단자(S₁)의 가동단자(SW)가 고정단자(SW₁)에 닿을때 콘덴서(C₁)는 충전되고 고정단자(SW₁)에서 가동단자(SW)가 열리면 콘덴서(C₁)에 충전되었던 전하가 방전하게 되며, 이와같이 방전되는 동안 트랜지스터(Q₁,Q₂)가 도통되고 저항(R₃) 및 반고정 저항(R₄)으로 공급시간을 설정할 수 있게되어 있다. 한편 HAND 게이트(G₁)의 상측 입력단에는 스위치단자(S₁)의 고정단자(SW₁)가 연결되고 HAND 게이트(G₂)의 타측 입력단에는 고정단자(SW₂)가 연결되어 스위치단자(S₁)의 채터링(chattering)에 의한 펄스 카운터 회로인 집적회로(IC₁)의 오동작을 방지하도록 키이(S₁)가 "ON"일때 HAND게이트(G₁)의 출력은 "1"이 되고 HAND게이트(G₂)의 출력이 "0"이 되고 반대로 스위치 단자(S₁)가 "OFF"되면 HAND 게이트(G₁)는 출력이 "0"이 되고 HAND 게이트(G₂)의 출력은 "1"이 되도록 R-S 플립플롭회로가 구성되어 파형정형을 이루게 되어 있다.The present invention as described above with reference to the accompanying circuit diagram as follows. The movable terminal SW of the switch terminal S ₁ is grounded and the fixed terminal SW ₁ is connected to the power source Batt through the diode D ₂ , the resistor R ₁ , and the capacitor C ₁ , and operates. terminal (SW) is got as the fixed terminal to the case is closed in (SW ₁₎ conducting the transistors (Q _1, Q ₂₎ and to a transistor (Q ₃₎ via a resistor (R ₅₎ to the output conductive transistor (Q ₃ The zener diode D ₁ is inserted between the base and the ground, and a constant voltage is generated at the output of the transistor Q ₃ so that the automatic power supply and shutoff circuit is configured to supply power to each circuit described below. That is opened, the movable terminal (SW) is fixed terminal it contacts the (SW ₁₎ a capacitor (C ₁₎ is charged and the operation in the fixed terminal (SW ₁₎ terminal (SW) in the switch terminal (S ₁₎ a capacitor (C ₁₎ The electric charges charged at the discharge are discharged, and during the discharge, the transistors Q ₁ and Q ₂ are conducted and the supply time can be set to the resistor R ₃ and the semi-fixed resistor R ₄ . Meanwhile, the upper input terminal of the HAND gate (G ₁₎ There is a fixed terminal (SW ₁₎ of the switch terminal (S ₁₎ connected and the other input terminal of the HAND gate (G _2), the fixed terminal (SW ₂₎ is connected to the switch terminal (S ₁₎ output of a key (S ₁₎ is "oN" when HAND gate (G ₁₎ of chattering (so as to prevent erroneous operation of the integrated circuit (IC _1), the pulse counter circuit of the chattering) becomes a "1" HAND When the output of the gate G ₂ becomes "0" and conversely, the switch terminal S ₁ is "OFF", the output of the HAND gate G ₁ becomes "0" and the output of the HAND gate G ₂ becomes "1". RS flip-flop circuit is configured to achieve waveform shaping.

또 집적회로(IC₁)(상품명 SN 7490)는 플립플럽의 조합에 의한 2진 4단 계수기 회로를 구성한 2진화 10진 카운터 회로로서 후술하는 설정휴지시간을 초과하여 스위치단자(S₁)를 OFF하면 4개출력단은 로우 "0"으로 리세트되도록 회로를 구성하고 있으며 또 상기한 2진화 10진 카운터 회로의 출력은 디코더 회로인 직접회로(IC₂)(상품명 SN 7442)에 입력되어 2진 4단 압력을 10진 출력으로 바꾸어서 출력단에서 발생되는 0,1,2,3,4,5,6,7,8,9의 신호를 후술하는 1단계(1st stage)내지 임의 단계의 스테이지(Last stage) 입력신호단자(가, 나, 다, 라, 마, 바)에 임의 결선하도록 되어 있다.The integrated circuit IC ₁ (trade name SN 7490) is a binary decimal counter circuit that constitutes a binary four-stage counter circuit by a combination of flip-flops. The switch terminal S ₁ is turned off in excess of the setting pause time described below. The four output stages are configured to be reset to row "0", and the output of the binary decimal counter circuit described above is inputted to the integrated circuit IC ₂ (trade name SN 7442) which is a decoder circuit. However, the stage 1 or the stage 1 of any stage in which the signals of 0, 1, 2, 3, 4, 5, 6, 7, 8, and 9 generated at the output stage are described later by changing the pressure to a decimal output. ) Wiring of input signal terminal (A, B, C, D, D, B)

한편 스위치단자(S₁)가 "OFF" 되면 스위치단자(S₁)의 고정단자(SW₁)에 연결되는 다이오드(D₂)와 저항(R₁₁) 및 콘덴서(C₃)의 시정수에 의해 다이오드(D₆)의 양극전압이 상승하여 트랜지스터(Q₅)의 베이스 전류를 흐르게 함으로서 트랜지스터(Q₆)의 출력은 "0"에서 "1"로 반전하여 슈미트 트리거회로(IC₃)의 출력을 반전시켜 트리거 펄스 발생회로인 HAND 게이트(G₃) 및 인어버터(g₃)로 하여금 트리거 펄스를 발생하도록 되어 있다.On the other hand, when the switch terminal (S ₁ ) is "OFF" by the time constant of the diode (D ₂ ) and the resistor (R ₁₁ ) and the capacitor (C ₃ ) connected to the fixed terminal (SW ₁ ) of the switch terminal (S ₁ ) the output of the diode (D ₆₎ anode voltage is increased by the transistor (Q ₅₎ output of the Schmitt trigger circuit (IC ₃₎ inverts from "0" to "1" on by the transistor (Q ₆₎ flowing a base current of the By inverting, the HAND gate G ₃ and the inverter g ₃ , which are trigger pulse generation circuits, generate a trigger pulse.

즉 스위치 단자(S₁)가 "ON"일 때 트랜지스터(Q₅)의 베이스 전압은 "0"이지만 스위치단자(S₁)가 "OFF"되면 전하가 저항(R₉) 반고정 저항(R₁₀), 저항(R₁₁)을 통해 콘덴서(C₃)에 충전을 시작하여 일정시간("설정유지 시간"을 의미하며 단위번호 사이에 반드시 쉬워야 하는 최소의 시간을 뜻한다)후에는 다이오드(D₆)의 아노드전압이 상승하여 트랜지스터(Q₅)의 베이스전류가 흐르게 되고 트랜지스터(Q₅)의 출력은 "0"이 되고 트랜지스터(Q₆)의 출력은 "1"이 되어 슈미트 트리거 회로인 집적회로(IC₃)(상품명 SN 7413)의 출력은 "1"에서 "0"으로 반전하게 되어 있다. 여기서 콘덴서(C₁'), 저항(R₁')은 콘덴서(C₃)의 저하가 스위치단자(S₁)을 통해 방전되는 동안 트랜지스터(Q₅)의 오동작을 방지하기 위한 것이다. 또 스위치 단자(S₁)의 고정단자(SW₂)에 연결된 트랜지스터(Q₇)는 스위치단자(S₁)가 OFF일 때는 콘덴서(C₄)가 방전되며 고정단자(SW₁)에 연결된 트랜지스터(Q₆)가 작용하는 것과 유사하게 트랜지스터(Q₇)의 베이스전압은 "0"이지만 키이가 일정시간 이상 On을 유지하면 전하가 저항(R₁₃)과 반고정 저항(R₁₄) 및 (R₁₆)을 통해 이번에는 콘덴서(C₄)를 충전하게 되고 일정시간 뒤에는 다이오드(D₇)의 아노드전압이 상승하여 트랜지스터(Q₇)의 베이스에 전류가 흐르게 되고 저항(R₁₆)을 통해 트랜지스터(Q₇)의 출력은 "0"이 되는 반면 트랜지스터(Q₈)의 출력은 "1"이 되어 슈미트 트리거회로인 집적회로(IC₃)의 출력단(B)은 "1"에서 "0"으로 반전하게 되므로 이러한 집적회로(IC₃)의 출력단(B)에 경보기와 호출신호기를 연결하는 경우 스위치단자(S₁)를 길게 누르면 호출용 버튼으로도 사용이 가능하게 되는 것이다. 콘덴서(C₂'), 저항(R₂')는 콘덴서(C₄)의 전하가 스위치단자(S₁)을 통해 방전되는 동안 트랜지스터(Q₇)의 오동작을 방지하기 위한 것이다.That is, when the switch terminal S ₁ is "ON", the base voltage of the transistor Q ₅ is "0", but when the switch terminal S ₁ is "OFF", the charge is the resistance R ₉ and the semi-fixed resistor R _10. ), After charging the capacitor (C ₃ ) through the resistor (R ₁₁ ) and after a certain period of time (meaning the "setting holding time" and the minimum time that must be easy between the unit numbers), the diode (D ₆ ) of the O output of the node voltage is increased by the base current of the transistor (Q ₅₎ to flow and the transistor (Q ₅₎ is "0" and the transistor output of the (Q ₆₎ is a "1", the Schmitt trigger circuit is integrated The output of the circuit IC ₃ (brand name SN 7413) is inverted from "1" to "0". Here, the capacitor C ₁ ′ and the resistor R ₁ ′ are for preventing the malfunction of the transistor Q ₅ while the drop of the capacitor C ₃ is discharged through the switch terminal S ₁ . In fixed terminal transistor (Q ₇₎ connected to the (SW ₂₎ in the switch terminal (S ₁₎ is a capacitor (C ₄₎ when the switch terminal (S ₁₎ OFF discharge connected to the fixed terminal (SW ₁₎ transistor ( Similar to the operation of Q ₆ ), the base voltage of transistor Q ₇ is "0", but if the key remains on for more than a predetermined time, the charges are in the resistors (R ₁₃ ) and semi-fixed resistors (R ₁₄ ) and (R _16). This time, the capacitor C ₄ is charged, and after a certain time, the anode voltage of the diode D ₇ rises so that a current flows in the base of the transistor Q ₇ , and through the resistor R ₁₆ , the transistor ( The output of Q ₇ ) becomes "0" while the output of transistor Q ₈ becomes "1" so that the output terminal B of the integrated circuit IC ₃ , which is a Schmitt trigger circuit, is inverted from "1" to "0". since the terminals and hold the switch (S ₁₎ when connecting the detectors and call ringer to the output terminal (B) of this integrated circuit (IC ₃₎ If the button for the call will also be possible to use. The capacitor C ₂ ′ and the resistor R ₂ ′ are for preventing a malfunction of the transistor Q ₇ while the charge of the capacitor C ₄ is discharged through the switch terminal S ₁ .

또한 상기한 슈미트 트리거 집적회로(IC₃)의 또 다른 출력단에 연결되는 NAND 게이트(G₃)와 인버터(g₃)로 구성되는 트리거펄스 발생회로는 집적회로(IC₃)의 출력(6번핀)이 "1"에서 "0"으로 반전하면 일정한 폭의 짧은 펄스를 만들어 번호 검출회로의 공통 트리거단자인 트랜지스터(Q₁₀,Q₁₄,…Q₁₈)의 에미터가 합쳐진 점에 저항(R₂₀) 및 다이오드(D₅)를 통해 트리거 전류를 공급하는 단 안정 멀티바이브레이터가 되어 있으며 펄스의 폭은 콘덴서(C₆)와 저항(R₁₉)의 시정수에 의해 정해지도록 되어 있다.In addition, the trigger pulse generation circuit composed of the NAND gate (G ₃ ) and the inverter (g ₃ ) connected to another output terminal of the Schmitt trigger integrated circuit (IC ₃ ) is the output of the integrated circuit (IC ₃ ) (pin 6) Inverting from "1" to "0" produces a short pulse of a constant width, so that the resistance (R ₂₀ ) at the point where the emitters of the transistors Q ₁₀ , Q ₁₄ , ... Q ₁₈ , which are common trigger terminals of the number detection circuit, are combined And a monostable multivibrator supplying a trigger current through the diode D ₅ , and the pulse width is determined by the time constants of the capacitor C ₆ and the resistor R ₁₉ .

따라서 카운터회로인 집적회로(IC₁)의 리세트는 집적회로(IC₃)의 출력(6번핀)이 "0"이고 인버터(g₃)의 출력이 "1"일때 즉 트리거 시간이 끝나는 시간으로서 NAND 게이트(G₃)와 인버터(g₃)로 구성되는 단안정 멀티바이브레이터 회로에서 트리거 펄스의 발생이 끝난직후 집적회로(IC₁)를 "000"에 리세트하게 되는 것이다.Therefore, the reset of the integrated circuit IC ₁ , which is a counter circuit, is the time when the output (pin 6) of the integrated circuit IC ₃ is "0" and the output of the inverter g ₃ is "1", that is, the time when the trigger time ends. In the monostable multivibrator circuit composed of the NAND gate G ₃ and the inverter g ₃ , the integrated circuit IC ₁ is reset to “000” immediately after the generation of the trigger pulse.

상기와 같이 발생되는 트리거신호는 2진 4단 출력을 10진 출력으로 바꾸어주는 디코더회로인 집적회로(IC₂)의 출력단인 0-9의 단자에 제1스테이지(1ststage)의 입력단자(가)에서 종단 스테이지(Last stage)의 입력단자(바)까지를 임의로 연결하여 고유번호를 기억시켜 번호검출 회로가 구성되며 제1스테이지의 동작은 트랜지스터(Q₉)의 베이스에 저항(R₂₁)을 통해 10진 계수를 입력하도록 되어 있어서 트랜지스터(Q₉)의 입력전압이 "0"일 때(이는 디코더회로의 출력단에 연결한 고유번호 숫자와 스위치단자(S₁)를 누른 횟수가 일치되었을 때를 뜻한다) 트리거용 트랜지스터(Q₁₀)가 도통될 수 있도록 되어 있으며 이러한 상태에서 펄스가 가해지면 트랜지스터(Q₁₁,Q₁₂)의 도통상태가 계속되며 저항(R₂₃)을 통해 트랜지스터(Q₉)에 베이스전류를 공급하여 트랜지스터(Q₁₀)은 도통될 수 없게하고 저항(R₂₅)을 통해 다음 스테이지(2nd stage)의 트리거용 트랜지스터(Q₁₄)의 베이스 전원을 공급하도록 하여 전단(前段)이 트리거되지 않고서는 다음단은 절대로 트리거되지 않도록 구성되어 있다. 여기서 콘덴서(C₇)은 전원의 초기 트리프트(Drift)에 의한 오동작을 방지하기 위한 것이고 콘덴서(C₁₃)는 트랜지스터의 극간용량 및 누설전류에 의한 오동작 방지용 바이패스콘덴서이며 콘덴서(C₈)은 트리거 펄스의 공급이 끝난 후 트랜지스터(Q₉)를 도통시키기 위한 지연 동작용이며 콘덴서(C₉)은 펄스가 끝난후 다음 단계의 숫자트리거용 트랜지스터의 베이스 전원을 공급하기 위한 지연 동작용이며, 제1단 스테이지 다음의 스테이지 구성도 제1단 스테이지와 같은 구성으로 임의의 단위를 설정할 수 있으나 도면에서는 3단계만이 도시되어 있다. 제2스테이지 및 종단(Last stage)의 동작 역시 제1스테이지의 동작과 동일한 방법으로 이루어지며 이와 같은 방법으로 오동작없이 종단까지 트리거되면 NAND 게이트(G₅)가 "1"에서 "0"으로 반전하여 괘정구(도시화 되지 않음)를 열어주도록 된 것이다. 또 NAND 게이트(G₄)의 하측입력단에는 에미터가 접지된 트랜지스터(Q₂₁)의 콜렉터가 연결되고 트랜지스터(Q₂₁)의 베이스는 펄스발생회로에서 인버터(g₃)의 펄스신호에 그리고 NAND 게이트(G₄)의 상측입력단에는 펄스 발생회로인 NAND 게이트(G₃) 출력(트리거 펄스의 반전출력)이 연결하여 오번(誤番)검출회로가 구성되어 오동작을 하였을 경우(공통 트리거단자 즉 트랜지스터(Q₁₀,Q₁₄,…,Q₁₈)의 에미터에 트리거 펄스가 공급되었으나 트리거 전류가 흐르지 않을때) 이를 검출하여 NAND 게이트(G₆)를 트리거 시켜서 경보장치(AL)(도시하지 않음)를 동작시키도록 하고 전원 차단시까지 Off할 수 없는 상태를 계속유지(트랜지스터 Q₂₂,Q₂₃의 도통상태유지)하도록 하였다. 예를 들어 제1스테이지의 입력단(가)에는 디코더회로인 집적회로(IC₂)의 출력에서 "3"번을 연결하고 제2단스테이지의 입력단(나)에는 집적회로의 출력에서 "4"번 종단스테이지의 입력단(다)에는 집적회로의 출력에서 "5"번을 연결하여, 즉 "3""4""5"의 숫자를 각기 연결기억시켜 놓은 뒤 스위칭장치(S₁)를 세번 누르고 잠시후 다시 네번 누른다음 다시금 다섯번을 누르는 경우 상술한 바와같은 작용에 의해 NAND 게이트(G₅)는 반전되어 괘정구(op)를 해정시켜 주게되나 연결 기억시킨 숫자와 상이하게 스위치장치(S₁)를 누르거나 콘덴서(C₁)의 설정 시간전에 키이 동작을 하지 못하는 경우 번호검출회로나 지연회로 동작이 끝나 괘정구는 해정할 수 없으면 전자(前者)의 경우 오동작 검출회로에 의해 경보장치(AL)가 울리게 되어 전원 차단시까지 NAND 게이트(G₅)는 반전될 수 없게 된다.The trigger signal generated as described above is input terminal of the first stage (1ststage) to the terminal of 0-9 which is the output terminal of the integrated circuit IC ₂ which is the decoder circuit which converts the binary 4-stage output into the decimal output. The number detection circuit is configured by randomly connecting the input terminal (bar) of the terminal to the last stage, and storing the unique number. The operation of the first stage is performed through the resistor R ₂₁ at the base of the transistor Q ₉ . Decimal coefficient is input so that when the input voltage of transistor Q ₉ is "0" (this means the number of unique numbers connected to the output terminal of the decoder circuit and the number of times the switch terminal S ₁ is pressed) The trigger transistor Q ₁₀ is made to be conductive, and when a pulse is applied in this state, the conduction state of the transistors Q ₁₁ and Q ₁₂ is continued and is applied to the transistor Q ₉ through the resistor R ₂₃ . Transistor by supplying base current Emitter (Q ₁₀₎ is not to be conductive and a resistance (R ₂₅₎ through the next stage (2nd stage) to the base power of the trigger transistor (Q ₁₄₎ for the front end (前段) is without being triggered is the next stage to provide the Is configured to never trigger. Here, the capacitor (C ₇ ) is to prevent malfunction due to the initial drift of the power supply, and the capacitor (C ₁₃ ) is a bypass capacitor for preventing malfunction due to the inter-pole capacitance and leakage current of the transistor, and the capacitor (C ₈ ) is Delay operation for conducting transistor Q ₉ after the supply of the trigger pulse is finished, and condenser C ₉ is for delay operation for supplying the base power of the transistor for the next level after the pulse is over. The stage configuration following the first stage may also be set to the same configuration as the first stage, but only three stages are shown in the drawing. The operation of the second stage and the last stage is also performed in the same manner as the operation of the first stage. In this way, when the trigger is terminated without malfunctioning, the NAND gate G ₅ is inverted from "1" to "0". It is to open the ruler (not shown). The collector of the transistor Q ₂₁ with the emitter grounded is connected to the lower input terminal of the NAND gate G ₄ , and the base of the transistor Q ₂₁ is connected to the pulse signal of the inverter g ₃ in the pulse generating circuit and the NAND gate. When the NAND gate (G ₃ ) output (trigger pulse inverted output), which is a pulse generator circuit, is connected to the upper input terminal of (G ₄ ) and an error detection circuit is configured and malfunctions (common trigger terminal or transistor ( When the trigger pulse is supplied to the emitter of Q ₁₀ , Q ₁₄ ,…, Q ₁₈ ) but the trigger current does not flow), it detects this and triggers the NAND gate G ₆ to trigger the alarm device AL (not shown). to operate, which was not to a be power-off state to the Off maintained (the transistor Q _22, maintaining the conductive state of the Q _23). For example, the input stage (a) of the first stage is connected to "3" at the output of the integrated circuit (IC ₂ ) which is a decoder circuit, and the input stage ( _b ) of the second stage is "4" at the output of the integrated circuit. Connect "5" at the output of the integrated circuit to the input stage (C) of the termination stage, that is, store the numbers of "3", "4" and "5", respectively, and press the switching device S ₁ three times. After pressing four times again and then pressing five times again, the NAND gate G ₅ is inverted by the above-described action to release the ruler, but the switch device S ₁ is different from the number stored in the connection. If the key is not operated before the time set or the set time of the condenser C ₁ , the alarm device AL is activated by a malfunction detection circuit in the former case. NAND gate until power off (G ₅ ) Cannot be reversed.

또 스위치장치(S₁)를 계속하여 ON상태로 누르고 있게되면 집적회로(IC₃)의 출력단자(B)의 연결된 호출신호기(도시하지 않음)로 호출할 수 있게 되는 것이며 이와같은 동작은 오로지 스위칭장치(S₁) 하나만으로 할 수 있는 것이다.In addition, when the switch device S ₁ is kept pressed in the ON state, it can be called by the connected call signal (not shown) of the output terminal B of the integrated circuit IC ₃ . Only one device S ₁ can be used.

또 트랜지스터(Q₂)의 콜렉터와 접지사이에 저항(R₆)과 가변 저항(R₇) 및 저항(R₈)을 연결시키고 반고정 저항(R₇)으로 베이스 전류를 조정하도록 하며 에미터가 접지된 트랜지스터(Q₄)의 출력에는 인버터(g₁)를 둔 전원전압검출회로가 있어서 스위치장치(S₁) 조작중 전원 전압이 일정 레벨이하로 떨어지면 트랜지스터(Q₄)의 출력이 "1"이 되어 인버터(g₁)의 출력이 "1"에서 "0"으로 반전하여 단자(A)에 연결되는 신호기(예를 들어 발광다이오드)를 발광케하여 전원 교체를 신호할 수도 있게 하였다.In addition, connect resistor (R ₆ ), variable resistor (R ₇ ), and resistor (R ₈ ) between the collector of transistor (Q ₂ ) and ground, and adjust the base current with semi-fixed resistor (R ₇ ). At the output of the grounded transistor Q ₄ , there is a power supply voltage detection circuit having an inverter g _{1. When the} power supply voltage drops below a certain level during the operation of the switch device S ₁ , the output of the transistor Q ₄ is “1”. In this way, the output of the inverter g ₁ is inverted from "1" to "0" so as to emit a signal (for example, a light emitting diode) connected to the terminal A so as to signal power replacement.

제 2 도의 각종 설정시간 및 조작시간(t₀∼t₆)에 대하여 상술하면 다음과 같다.(No. 345의 경우)Various setting and operating times t _{0 to} t ₆ of FIG. 2 will be described in detail as follows. (In case of No. 345)

t₀는 키이를 누르고 있는 시간(S₁이 ON인 시간)을 의미하며t ₀ means the time the key is held down (the time S ₁ is ON)

t₀가 t₂보다 길 때는 출력단자(B)의 출력이 반전하게 된다.When t ₀ is longer than t ₂ , the output of the output terminal B is inverted.

t₁은 단위번호 내의 휴지시간(Space)을 의미하며 t₃보다 짧게 조작하여야 한다.t ₁ means the space in unit number and should be operated shorter than t ₃ .

t₂는 키이로 호출신호출력단자 B의 출력을 반전시키기 위한 최소한의 시간을 의미하며 제 1 도의 반고정 저항(R₁₄)에 의해 설정된다.t ₂ means the minimum time for inverting the output of the call signal output terminal B by the key and is set by the semi-fixed resistor R _{14 of} FIG.

t₃는 단위번호와 단위번호 사이에 최소한 쉬어야하는(키이를 누르지 않고 잠시 Off하여야 하는)시간을 의미하며 제 1 도의 반고정 저항(R₁₀)에 의해 설정되며 t₅보다 짧게 설정한다.t ₃ means the time to rest at least between the unit number and the unit number (without pressing the key) and is set by the semi-fixed resistor (R ₁₀ ) of FIG. ₁ and shorter than t ₅ .

t₄는 조작중 단위번호와 단위번호 사이에 휴지시간을 의미하며 보다는 길게 t₃보다는 짧게(t₃〈t₄〈t₅)조작하여야 한다.t ₄ is shorter than the longer than t ₃ means the pause time between the unit number and the unit number of the operations _{_{(t 3 <t 4 <t}} 5) to be operated.

t₅는 키이의 조작이 종료된 후 전원이 자동적으로 차단(Cut Off)되는 시간을 의미하며 제 1 도의 반고정저항(R₄)에 의해 설정된다.t ₅ means the time when the power is automatically cut off after the key operation is completed and is set by the semi-fixed resistor R _{4 of} FIG.

미설명부호 저항(R) 및 콘덴서(C)는 회로동작용이며, g₄, g₅는 인버터이다.Unsigned resistor R and capacitor C are circuit-operated, and g ₄ and g ₅ are inverters.

t₆는 전원이 차단된 시간을 의미한다.t ₆ means the time when the power is off.

Claims

As shown in the drawing, it is possible to connect the stage numbers composed of the transistors Q _{9 to} Q ₂₀ and the output number of the decimal decoder integrated circuit IC ₂ appearing when the switch device S ₁ is pressed. Q ₉ ~ Q ₈ ) and the pulse generation circuit composed of the integrated circuit (IC ₃ ) and NAND gate (G ₃ ) is connected, and the output terminal of the NAND gate (Q ₃ ) is connected to the upper input terminal of the NAND gate (G ₄ ) to Electronic unlocking device by connecting a false detection circuit for operating (Q ₂₂ , Q ₂₃ ).