KR800000846B1 - Control circuit arrangemant for generating control signal for a voltage converter - Google Patents

Control circuit arrangemant for generating control signal for a voltage converter Download PDF

Info

Publication number
KR800000846B1
KR800000846B1 KR760001535A KR760001535A KR800000846B1 KR 800000846 B1 KR800000846 B1 KR 800000846B1 KR 760001535 A KR760001535 A KR 760001535A KR 760001535 A KR760001535 A KR 760001535A KR 800000846 B1 KR800000846 B1 KR 800000846B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
transistor
capacitor
input
Prior art date
Application number
KR760001535A
Other languages
Korean (ko)
Inventor
죤 아드티안 튜링 더크
Original Assignee
알. 에이. 비즐
엔. 부이 필립스 구로아이람펜 화부리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알. 에이. 비즐, 엔. 부이 필립스 구로아이람펜 화부리켄 filed Critical 알. 에이. 비즐
Priority to KR760001535A priority Critical patent/KR800000846B1/en
Application granted granted Critical
Publication of KR800000846B1 publication Critical patent/KR800000846B1/en

Links

Images

Abstract

A control circuit arrangement generates a periodic pulsatory control signal for controlling a switch in a converter for converting an input direct voltage into an output direct voltage which is substantially independent of vibrations of the input voltage. The circuit comprises a current source, a controllable switch(s), a capacitor, a means connecting the current source and controllable switch to the capacitor so as to generate a sawtooth voltage across the capacitor and a threshold level detector(Dr) for converting the sawtooth voltage into the periodic pulsatory control signal.

Description

전압 변환을 위한 조정신호 발생장치Control signal generator for voltage conversion

제1도는 본 발명의 회로조정 장치의 회로 다이아그램의 1차 원리도.1 is a first principle diagram of a circuit diagram of the circuit adjustment apparatus of the present invention.

제2도는 제1도에서의 파형도.2 is a waveform diagram of FIG.

제3도는 제2도에서의 여러 가지 변형된 파형도.3 is a diagram of various modified waveforms in FIG.

제4도는 제3도의 파형에 따른 회로조절 장치의 개요도.4 is a schematic diagram of a circuit control device according to the waveform of FIG.

제5도는 회로부분의 일부분도.5 is a part of a circuit portion.

제6도는 회로조절장치의 회로 다이아그램 2차 원리도.6 is a circuit diagram secondary principle diagram of a circuit control device.

제7도는 제6도에서의 파형도.7 is a waveform diagram in FIG.

제8도는 회로조절장치의 회로다이아그램 3차 원리도.8 is a third principle diagram of a circuit diagram of a circuit controller.

제9도는 본 발명의 회로조절장치를 텔레비젼 수상기에 설치하였을 회로 다이아그램의 일부분도.9 is a partial view of a circuit diagram in which the circuit control device of the present invention will be installed in a television receiver.

제10도는 소위 상향 변환기(UP converter)라고 하는 회로 조절도.10 is a circuit regulation diagram called a so-called up converter.

본 발명은 입력 직류 전압을 입력전압과는 무관한 출력 직류 전압으로 변환하는 변환기의 스위치를 조절하기 위한 주기 맥류 조정신호를 발생하는 조정회로에 관한 것으로서, 이 조정회로는 전류 소-스와, 캐패시터에 톱니파 전압을 발생시키는 조절가능한 스위치, 그 톱니파 전압을 맥류 조절 신호로 변환시키는 검파기로 이루어져 있으며, 펄스폭은 전압을 조절함으로써 조절 가능하다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an adjustment circuit for generating a periodic pulse current adjustment signal for adjusting a switch of a converter for converting an input DC voltage into an output DC voltage independent of the input voltage. The adjustment circuit includes a current source and a capacitor. An adjustable switch for generating a sawtooth voltage, and a detector for converting the sawtooth voltage into a pulse control signal, the pulse width is adjustable by adjusting the voltage.

이러한 회로에는 부궤환이 널리 사용된다. 출력전압으로부터 궤환된 전압은 기준 전압과 비교되고, 이러한 방법으로 형성된 오차신호에 따라 출력전압이 결정된다. 그리고, 조정신호의 펄스폭은 변화한다. 이 결과 출력전압은 정류작용에 의해 생기는 입력전압의 변화와는 무관하게 된다.Negative feedback is widely used in these circuits. The voltage fed back from the output voltage is compared with the reference voltage, and the output voltage is determined according to the error signal formed in this way. The pulse width of the adjustment signal changes. As a result, the output voltage is independent of the change in the input voltage caused by the rectifying action.

부궤환 회로의 증폭도가 충분히 크면 출력 전압상의 입력전압의 느린 변화 영향을 제거할 수 있다. 그러나, 빠른 변화의 영향은 제거하기 어렵다. 출력전압이 캐패시터에 나타나고, 주어진 대여폭은 안정도(stabilization factor)와 관계 있기 때문에 루-프(loop) 자체가 지연의 원인이 된다. 그러한 입력전압의 빠른 변화는 정류후에 남는 리플(ripple) 때문이다. 보통 조정신호는 리플전압의 전연(前緣)(leading eadge)을 제거할 수 없다. 예를 들어 텔레비젼 수상기에서는 편향전압(deflection vtg)이 영상 신호폭의 변화를 흐트러트리지 않도록 0.1% 이내에서 일정하게 유지되어야 한다. 리플전압이 입력전압의 10% 일 때는 안정도가 100이어야 한다.If the amplification degree of the negative feedback circuit is large enough, the effect of the slow change of the input voltage on the output voltage can be eliminated. However, the effects of rapid change are difficult to eliminate. The loop itself causes delay because the output voltage appears at the capacitor and the given lease width is related to the stabilization factor. The rapid change in input voltage is due to the ripple remaining after rectification. Normally, the adjustment signal cannot eliminate the leading eadge of the ripple voltage. For example, in a television receiver, the deflection vtg must be kept constant within 0.1% so as not to disturb the change of the video signal width. When ripple voltage is 10% of input voltage, stability should be 100.

해결점은 리플 전압을 보다 완만하게 하는 것이다. 이것은 용량이 큰 전해콘덴서 쵸크 코일(choke coil) 등을 사용함으로써 해결될 수 있다. 이것은 값이 비싸고, 부피가 커진다. 또다른 결점이 남아 있다. 즉, 입력전압치가 높아짐에 따라 루우프 증폭도도 커진다. 그러나, 이러한 증폭도의 불안정을 피하기 위해서 입력전압은 적당한 값으로 낮아져야 한다.The solution is to make the ripple voltage more gentle. This can be solved by using a large capacitance electrolytic capacitor choke coil or the like. This is expensive and bulky. Another drawback remains. In other words, as the input voltage value increases, the loop amplification degree also increases. However, in order to avoid such amplification instability, the input voltage should be lowered to an appropriate value.

프랑스 특허출원 2,225,879호는 궤환 결합이 앞에 있는 조절기(forward control)와 연결된 변환기(converter)의 조절회로를 발표했다. 입력전압의 변화에 관한 정보가 조절회로에 전달되어 그 정보에 의해서 변환기 스위치의 도통 시간이 영향을 받게 된다. 그 정보의 선택에 의해서 다른 특허의 경우 단지 부분적이었던 보상(compen sation)을 전체적으로 수행할 수 있다.French patent application 2,225,879 published a control circuit of a converter connected to a forward control with a feedback coupling. Information about the change in the input voltage is transmitted to the control circuit so that the conduction time of the converter switch is affected. By the selection of the information, it is possible to carry out the whole compensation which was only partial for other patents.

본 발명의 목적은 입력 전압의 모든 변화 영향을 근본적으로 제거할 수 있고, 리플 전압이 어떤 영향도 미치지 않게 하고, 어떤 형태의 변환기에서도 사용할 수 있는, 조절회로를 제공하는 것이다. 따라서, 본 발명의 조절 회로의 특징은 다음과 같다. 전류원에서 공급되는 전류를 입력직류 전압과 조절전압의 선형함수로 조절하기 위한 제1, 제2, 입력단자가 있는 제1회로와, 조절신호의 발생시간 동안 톱니파 전압의 변화를 입력 직류 전압과 조절전압의 선형 함수로 조절하기 위해서, 제1, 제2 입력단자를 갖는 제2 회로와, 입력 직류전압과 연결할 수 있는 두 개의 제1 입력단자, 그리고 조절전압과 연결할 수 있는 2개의 제2 입력단자 등이 있다.It is an object of the present invention to provide a regulating circuit which can essentially eliminate all the effects of a change in the input voltage, which has no effect on the ripple voltage, and which can be used in any type of converter. Therefore, the characteristics of the adjustment circuit of the present invention are as follows. First and second circuits for adjusting the current supplied from the current source by the linear function of the input DC voltage and the control voltage, and controlling the change of the sawtooth voltage during the generation time of the control signal with the input DC voltage. In order to adjust the voltage as a linear function, a second circuit having first and second input terminals, two first input terminals that can be connected to an input DC voltage, and two second input terminals that can be connected to a regulated voltage Etc.

측정하려는 출력전압은 단지 조절전압에만 좌우되므로 마음대로 조절할 수 있고, 정확히 측정할 수 있다. 본 발명에 따른 회로는 조절전압을 공급하기 위해 궤환회로를 사용했다는 것이 특징이다. 이 궤환 회로는 출력전압과 기준 전압을 비교하기 위한 비교단을 포함한다. 이 결과 본 회로는 위에서 언급한 순방향 조절의 잇점과 이미 알려진 역방향의 잇점을 모두 갖게 된다.The output voltage to be measured depends only on the regulated voltage and can be adjusted freely and measured accurately. The circuit according to the invention is characterized in that it uses a feedback circuit to supply a regulated voltage. This feedback circuit includes a comparison stage for comparing the output voltage with the reference voltage. As a result, the circuit has both the benefits of forward regulation and the benefits of known backwards.

본 발명을 도면으로 상세히 설명하면 다음과 같다.The present invention will be described in detail with reference to the drawings.

제1도는 직렬 형태의 스위치 작용에 의해 전압을 공급하는 회로를 그린 것이다. 두 입력단자(1)(2)에 나타나는 전압은 정류기(3)에 의해 정류되어 캐패시터(4)에 의해 리플을 이루게 된다. 직류전압 VB는 캐패시터(4)에 나타나며, 입력 전압의 변화에 따른다. 정류기(3)에 연결되지 않은 캐패시터의 다른 단자는 접지되어 있다. 변환기는 n.p.n 트랜지스터, 다이오드의 캐소우드가 연결된 탭이 있는 인덕턴스 L과 캐패시터(5)를 포함한다. 트랜지스터의 콜렉터는 소자(3)과 (4)의 접합부와 연결되고, 에미터는 인덕턴스 L과 연결된다. 다이오드(D)의 아노우드(anode)와 캐패시터(5)는 접지되어 있다. 인덕턴스 L의 남은 단자에는 출력전압 V0가 나타난다. 부하(7)은 단자(6)과 접지 사이에 연결되어 있다.1 shows a circuit for supplying a voltage by a switch action in series. The voltages appearing at the two input terminals (1) (2) are rectified by the rectifier (3) and rippled by the capacitor (4). The DC voltage V B appears in the capacitor 4 and depends on the change of the input voltage. The other terminal of the capacitor, which is not connected to the rectifier 3, is grounded. The converter comprises an npn transistor, a tapped inductance L with a cathode connected to the diode and a capacitor 5. The collector of the transistor is connected to the junction of the elements 3 and 4, and the emitter is connected to the inductance L. The anode and the capacitor 5 of the diode D are grounded. The remaining terminal of the inductance L shows the output voltage V 0 . The load 7 is connected between the terminal 6 and the ground.

주기적인 조절 펄스는 트랜지스터의 베이스에 인가되어 트랜지스터가 교대로 도통되고, 불통되게 한다.Periodic conditioning pulses are applied to the base of the transistor to cause the transistor to alternately conduct and fail.

만약 트랜지스터가 도통되는 시간 δT가 주기 T의 일부이고, 인덕턴스는 전체와 탭과 단자(6) 사이의 비율이 1 : n이면 VB와 V0는 다음과 같은 관계식이 된다.If the time δT at which the transistor is conducting is part of the period T, and the inductance is 1: n between the whole and the tap and the terminal 6, then V B and V 0 become the following equation.

Figure kpo00001
Figure kpo00001

이 관계식은 인덕턴스 L이 트랜지스터의 불통 시간에서 불완전 방전임을 표시한다.This relationship indicates that the inductance L is an incomplete discharge at the transistor's dead time.

기지의 회로에서는 δ는 부궤환과 펄스 폭 변조방식으로 변화될 수 있다. 그러한 방법으로, 출력전압 V0의 변화는 입력전압 VB의 변화와 무관하게 된다. V0를 일정하게 유지해야 할 특별한 경우가 있다. 이 경우는 V0는 기준 전압과 비교되어야 한다.In the known circuit, δ can be changed by negative feedback and pulse width modulation. In that way, the change in output voltage V 0 becomes independent of the change in input voltage V B. There are special cases where V 0 must be kept constant. In this case V 0 must be compared to the reference voltage.

제1도에서 트랜지스터의 조절 회로는 주파수 10-20KHz의 펄스를 발생하는 발진기(8)을 포함한다. 이 펄스는 전압원 V1과 직렬 연결된 조절가능한 스위치 S에 인가된다. 캐패시터 C와 전류원 I는 전술한 직렬배열과 병렬 연결되며, 발진기(8), V1, C, I는 접지되어 있다. 캐패시터 C는 임계 수준감지기 Dr의 한 입력 단자와 연결되어 있고, 다른 입력단자는 전압원 V2와 연결되어 있으며, 전압 V2는 전압 V1보다 낮다. 감지기 Dr의 출력단자는 트랜지스터 베이스를 조절하며, 따라서 구동단을 조절할 수 있다.The regulating circuit of the transistor in FIG. 1 comprises an oscillator 8 which generates a pulse of frequency 10-20 KHz. This pulse is applied to an adjustable switch S in series with the voltage source V 1 . The capacitor C and the current source I are connected in parallel with the series arrangement described above, and the oscillators 8, V 1 , C, and I are grounded. Capacitor C is connected to one input terminal of the threshold level detector Dr, the other input terminal is connected to voltage source V 2, and voltage V 2 is lower than voltage V 1 . The output of the detector Dr adjusts the transistor base and thus the drive stage.

제2도는 캐패시터 C의 전압 Vc가 시간의 함수임을 보여주고 있다. 스위치 S의 짧은 도통시간에 의해서, 전압 Vc는 트랜지스터가 불통되도록 V1의 값을 갖는다. 스위치 S가 불통되면 캐패시터 C는 전류 I에 의해 방전하게 된다. 그러므로 전압 Vc는 선형적으로 감소하기 때문에 전류 I에 의해 톱니파의 기울기가 결정된다. V1가 V2로 떨어지는 순간에는 트랜지스터는 도통하게 된다. 그것은 시간격 δT 후, 새로운 주기의 초기에 나타나는 짧은 도통시간 동안 스위치 S가 도통될 때까지 여전히 도통된다.2 shows that the voltage Vc of capacitor C is a function of time. Due to the short conduction time of the switch S, the voltage Vc has a value of V1 so that the transistor is turned off. When switch S is off, capacitor C is discharged by current I. Therefore, the slope of the sawtooth wave is determined by the current I because the voltage Vc decreases linearly. As soon as V 1 falls to V 2 , the transistor is conductive. It is still conducting after the time interval δT until the switch S is energized for a short conduction time appearing at the beginning of a new period.

Figure kpo00002
Figure kpo00002

여기서 K는 상수이고, Vr는 조절 전압이다.Where K is a constant and Vr is a regulated voltage.

위와 같은 값을 가지면, 전류 I는 한 주기 후에 캐패시터의 전압을 다음 수준까지 감소시킨다.With these values, current I reduces the capacitor's voltage to the next level after one cycle.

Figure kpo00003
Figure kpo00003

Vc는 (1-δ) T 후에는 V2가 되어 다음과 같은 관계식을 만족시킨다.Vc becomes (V 2 ) after (1-δ) T to satisfy the following relation.

Figure kpo00004
Figure kpo00004

위의 값까지 충전되면, 조절전압 V2은 다음과 같이 된다.When charged to the above value, the regulated voltage V 2 becomes

Figure kpo00005
Figure kpo00005

여기에 식(1)을 대입하면,If you substitute equation (1) here,

Figure kpo00006
Figure kpo00006

가 되어, 이것은 조절전압이 원하는 출력 전압 V0의 함수로 표시된 것이다. 다른 말로 하면, 출력전압은 부궤환을 사용하지 않고 입력전압의 변화와는 무관하기 때문에, 조절전압에 의하여 결정된다. 조절전압은 출력전압이 고정되도록 정확히 조정되어질 수 있으며, 더 많은 전력을 공급할 수 있다.This is the regulated voltage expressed as a function of the desired output voltage V 0 . In other words, since the output voltage is independent of the change in the input voltage without using negative feedback, it is determined by the adjustment voltage. The regulated voltage can be precisely adjusted so that the output voltage is fixed and can supply more power.

텔레비전 수상기의 실용 회로에서는 발진기(8)로써 선 발진기(line oscillator)가 사용된다. 그 발진기는 T=64/㎲의 펄스를 공급한다. 만약 n=0.8, K=0.01이면,

Figure kpo00007
=300V에 대해서 Vr=3V가 된다. 캐패시터 C=4.7nF에 대해서, 전류 I는 두 전류의 합이다.In a practical circuit of a television receiver, a line oscillator is used as the oscillator 8. The oscillator supplies a pulse of T = 64 / kHz. If n = 0.8, K = 0.01,
Figure kpo00007
Vr = 3V for = 300V. For capacitor C = 4.7nF, current I is the sum of the two currents.

즉,

Figure kpo00008
Figure kpo00009
이다. 만약 제1 전류가 VB로부터 유입되면 저항 RB=
Figure kpo00010
=1.36MΩ이 된다.In other words,
Figure kpo00008
Wow
Figure kpo00009
to be. If the first current flows from V B , the resistance R B =
Figure kpo00010
= 1.36MΩ.

이와 유사하게 제2 전류는 V2로부터 유입되어 저항 RT=

Figure kpo00011
=68KΩ이 된다.Similarly, the second current flows from V 2 so that the resistance RT =
Figure kpo00011
= 68 KΩ.

그리고, V1과 V2는 가변저항기로써, VB와 V2로부터 이끌어 낼 수 있다.And, V 1 and V 2 are variable resistors and can be derived from V B and V 2 .

제2도에서 캐패시터 C는 Vc가 주기가 끝나기 전에 0이 되도록 완전히 방전된다. 물론 이것은 필요치 않다. 도면에서 점선은 전술한 전압이 전주기 동안 선형적으로 감소하는 경우 Vc의 변화를 나타내고 있다. 트랜지스터가 도통될 수 있는 수준은 제2 전류에 의해 증가된 V2보다 크다는 것은 유의해야 한다.In FIG. 2, capacitor C is completely discharged such that Vc becomes zero before the end of the cycle. Of course this is not necessary. The dotted line in the figure shows the change in Vc when the above-mentioned voltage decreases linearly during the entire period. It should be noted that the level at which the transistor can conduct is greater than V 2 increased by the second current.

즉, V2+(1-n)Vr=Vr, 그것은 조절 전압이며, 트랜지스터의 불통 주기(1-δ) T동안 전압 Vc의 변화는 △V=V1-V2=KVB-nVr이다. 이것으로부터 I와 △V는 VB와 Vr의 선형함수임을 알 수 있다. n=1인 특별한 경우에는, 다이오드 D는 인덕턴스 L의 탭에 연결되지 않고, 트랜지스터의 에미터와의 접합부에 연결되어지며, 전류 I는 Vr과는 무관하다. △V가 변할 때, VB가 변하기 때문에 Vc의 값은 주기 T의 마지막 순간에서는 변하지 않는다. 실지로, 이 마지막 값은 단자 V2와 Vr에 좌우된다.That is, V 2 + (1-n) Vr = Vr, which is the regulating voltage, and the change of the voltage Vc during the period (1-δ) T of the transistor is ΔV = V 1 -V 2 = KV B -nVr. From this, it can be seen that I and ΔV are linear functions of V B and Vr. In the special case of n = 1, the diode D is not connected to the tap of the inductance L, but to the junction with the emitter of the transistor, and the current I is independent of Vr. When ΔV changes, the value of Vc does not change at the last moment of the period T because V B changes. In fact, this last value depends on terminals V 2 and Vr.

위에서는 스위치 S의 도통시간이 무한히 짧으며 주기가 완전히 끝나는 순간과 일치한다고 가정하였다. 그러나, 실지로는, 트랜지스터는 7-10㎲의 한정된 시간을 가지며, 스위치 S가 적어도 전술한 시간 ts동안에는 도통되어야 한다. 스위치 S를 더 길게 도통시킬 수 있다.Above, it is assumed that the conduction time of the switch S is infinitely short and coincides with the moment when the cycle is completely finished. In practice, however, the transistor has a finite time of 7-10 milliseconds and the switch S must be energized for at least the time ts described above. The switch S can be made longer.

제3도는 스위치 S가 주기가 끝나기 전 ts, ㎲동안 도통되고, 다음 주기가 끝나기 전 βT㎲ 동안 다시 불통된 후의 Vc의 변화를 나타내고 있다. 제3도로부터 톱니파 전압의 크기 KVB+(1-n)V2는 β만큼 곱해져야 하며, 톱니파 모양은 끝이 잘린 모양이 된다.3 shows the change in Vc after the switch S is turned on for ts, ㎲ before the end of the cycle, and turned off for βT㎲ before the end of the next cycle. From FIG. 3, the magnitude of the sawtooth voltage KV B + (1-n) V 2 should be multiplied by β, and the sawtooth shape is cut off.

본 발명에 따른 회로의 구체형이 제4도에 나타나 있다. 선 발진기(8)은 폭이 ts+(1-β)T인 펄스를 트랜지스터(9)의 베이스에 인가시키며, 콜렉터는 에미터 폴로워로 구성된 스위치 S의 베이스를 조절한다. 그리고, 발진기(8)의 펄스가 발생되는 동안 스위치는 도통된다. 트랜지스터 S와 KB사이에 저항(10)을 베이스와 Kr 사이에 저항(11)을 넣고 베이스와 접지 사이에 저항(12)와 다이오드(13)을 직렬 연결시키고, KB가 VB와 연결되고, K2가 Kr에 연결시킴으로써, 도통시간 동안 트랜지스터 S의 에미터에는 전압 β〔KVB+(1-n)Vr〕을 갖게 할 수 있다. 예를 들면 K=0.01 β=0.75 n=0.5일 때 저항(10)(11)(12)의 값은 390KΩ, 7.8KΩ, 4.7KΩ이 된다. 다이오드(13)의 전압강하는 트랜지스터(5)의 에미터와 베이스간의 전압차로 보완된다.The embodiment of the circuit according to the invention is shown in FIG. The line oscillator 8 applies a pulse of width ts + (1-β) T to the base of the transistor 9, and the collector adjusts the base of the switch S composed of emitter followers. Then, the switch is turned on while the pulse of the oscillator 8 is generated. Put resistor 10 between transistor S and K B and resistor 11 between base and Kr and connect resistor 12 and diode 13 in series between base and ground, and K B is connected to V B. By connecting K 2 to Kr, the emitter of the transistor S can have a voltage β [KV B + (1-n) Vr] during the conduction time. For example, when K = 0.01 β = 0.75 n = 0.5, the values of the resistors 10, 11 and 12 are 390 KΩ, 7.8 KΩ and 4.7 KΩ. The voltage drop of the diode 13 is compensated by the voltage difference between the emitter and the base of the transistor 5.

캐패시터(C)는 트랜지스터(S)의 에미터와 트랜지스터(14) 사이에 연결되고, 베이스와 저항 Rr 사이에 연결된다. RB1과 조절가능한 RB2는 직렬 연결된다.Capacitor C is connected between the emitter of transistor S and transistor 14, and is connected between the base and resistor Rr. RB 1 and the adjustable RB 2 are connected in series.

저항 Rr과 RB2는 Kr과 K8의 끝 단자에 연결되고, KB는 VB와 연결되며, Kr은 Vr과 연결된다. RB2는 RB1과 RB2의 합이 RB의 값과 같도록 조절된다. 트랜지스터(14)와 에미터는 접지되고, 트랜지스터(14)의 콜렉터와 트랜지스터(S)의 콜렉터는 1.5KΩ의 저항(15)를 통해서 서로 연결된다. 캐패시터 C의 충전시간 동안, 저항(15)는 트랜지스터(14)의 콜렉터 전류를 제한한다.The resistors Rr and RB 2 are connected to the terminal terminals of Kr and K 8 , K B is connected to V B, and Kr is connected to Vr. RB 2 is adjusted such that the sum of RB 1 and RB 2 is equal to the value of RB. The transistor 14 and the emitter are grounded, and the collector of the transistor 14 and the collector of the transistor S are connected to each other through a resistor 15 of 1.5 KΩ. During the charge time of capacitor C, resistor 15 limits the collector current of transistor 14.

시간격 βT 동안 트랜지스터(9)는 트랜지스터(6)이 불통되도록 도통된다. 캐패시터 C는 저항(15)를 통해 방전하며, 방전전류 I는 트랜지스터(14)의 콜렉터 전류가 된다. 그러므로, 트랜지스터를 도통되게 하는 베이스 전류보다 훨씬 크다. 소자, S, 14, 16, C는 트랜지스터 S의 에미터에서 나타나는 전압 Vc가 좋은 선형성(linearity)를 갖도록 밀러 발진기(Miller OSC)를 형성한다. 캐패시터 C가 트랜지스터의 베이스에 있기 때문에, Rr과 RB1+RB2는 전류원으로서 간주될 수 있다. 임계 수준 감지기 Dr은 pnp 트랜지스터로 이루어져 있으며, 에미터는 전압 Vr을 가지며, 베이스는 전압 Vc와 연결된다. 시간격 δT 동안 트랜지스터는 도통되며, 정(正) 펄스가 콜렉터에 형성된다. 이 펄스는 트랜지스터(16)에 의해 역변환되며 구동 트랜지스터(17)는 불통된다. 트랜지스터는 변환기에 의해 조절되며 δT 동안 도통되고, 트랜지스터(17)는 불통된다. 전압 Vr은 보완 다이오드와 직렬 연결된 제너다이오드(18)에 의해서 점 A에 나타낸다.During the time interval βT, the transistor 9 is turned on so that the transistor 6 is turned off. Capacitor C discharges through resistor 15, and discharge current I becomes the collector current of transistor 14. As shown in FIG. Therefore, it is much larger than the base current that causes the transistor to conduct. Devices S, 14, 16 and C form Miller OSC such that the voltage Vc appearing at the emitter of transistor S has good linearity. Since capacitor C is at the base of the transistor, Rr and R B1 + R B2 can be regarded as current sources. The threshold level detector Dr consists of a pnp transistor, the emitter has a voltage Vr, and the base is connected to a voltage Vc. During the time interval δT, the transistor is turned on, and a positive pulse is formed in the collector. This pulse is inverted by transistor 16 and drive transistor 17 is turned off. The transistor is regulated by the converter and conducts for δT, and transistor 17 is turned off. The voltage Vr is represented at point A by a zener diode 18 in series with the complementary diode.

제4도에 나타난 회로는 단자 KB와 Kr을 갖는 제1 회로와 KB', Kr'를 갖는 제2 회로를 포함한다. 전자단자들은 전압 VB와 Vr에 각각 연결되며, 정확한 값이 저항(10)(11)(13)에 대해서 선택되어질 때, 전압 Vc의 크기는 원하는 값을 갖는다. 단자 KB'와 K2'가 각각 VB와 V2에 연결되고, 정확한 값이 RB+RB2에 대해서 선택되어질 때, 전류 I는 원하는 값을 갖는다. 전술한 크기와 전류는 전압 VB와 Vr의 선형 함수이다. n=1인 경우, Kr과 Kr'는 연결되지 않는다.The circuit shown in FIG. 4 includes a first circuit having terminals K B and Kr and a second circuit having K B 'and Kr'. The electronic terminals are respectively connected to voltages V B and Vr, and when the correct value is selected for the resistors 10, 11 and 13, the magnitude of the voltage Vc has a desired value. When terminal B K 'and K 2' is connected to each of V B and V 2, the exact value has been selected with respect to R B + R B2, the current I has a desired value. The magnitude and current described above are linear functions of voltages V B and Vr. When n = 1, Kr and Kr 'are not connected.

위에서, 묘사한 것은 순방향 조절에 관한 것이다. 그러나, 역방향 조절을 사용하는 것이 바람직할 수도 있다. 이러한 목적으로 조절전압은 궤환 결합에 의해서 결정될 수 있다. 이것의 잇점은 공차(tolerance)와 온도의 영향이 레귤레이션(regulation)에 의해 제거된다. 이것은 부하(7)의 변화의 영향을 제거한다. 전압 V0는 Vr에 비례하기 때문에, 부궤환의 증폭도는 일정하다. 그러므로, 이 루우프는 높은 입력 전압에서 불안정의 위험없이 제작될 수 있다. 제5도 전압 Vr이 어떻게 얻어질 수 있는지를 보여주고 있다. 가변저항(19)(20)으로써, V0로부터 얻어진 전압은 차동 증폭기(21)의 입력단자에 인가되고, 제어다이오드(22)에 나타나는 기준 전압은 증폭기(21)의 다른 입력단에 인가된다. 증폭기의 두 입력 전압 사이의 차는 조절전압 Vr의 원하는 값으로 증폭될 때 이 전압은 증폭기의 출력단에 이용된다. 전압원으로부터 나오는 전류는 제어다이오드(22)를 통해 흐르며, 제4도에서의 트랜지스터 S의 콜렉터 전류를 공급할 수 있는 이 전원은 VB와 V0로부터 얻어질 수 있다. 그래서 제5도의 회로는 제4도의 제너다이오드(18)를 대신할 수 있다.The description above is directed to forward regulation. However, it may be desirable to use reverse adjustment. For this purpose, the regulated voltage can be determined by feedback coupling. The advantage of this is that the influence of tolerance and temperature is eliminated by regulation. This eliminates the influence of the change of the load 7. Since the voltage V 0 is proportional to Vr, the amplification degree of the negative feedback is constant. Therefore, this loop can be fabricated without the risk of instability at high input voltages. 5 shows how the voltage Vr can be obtained. As the variable resistors 19 and 20, the voltage obtained from V 0 is applied to the input terminal of the differential amplifier 21, and the reference voltage appearing at the control diode 22 is applied to the other input terminal of the amplifier 21. When the difference between the two input voltages of the amplifier is amplified to the desired value of the regulated voltage Vr, this voltage is used at the output of the amplifier. The current coming from the voltage source flows through the control diode 22 and this power source capable of supplying the collector current of transistor S in FIG. 4 can be obtained from V B and V 0 . Thus, the circuit of FIG. 5 can replace the zener diode 18 of FIG.

부궤환 결합만을 사용한 공지의 회로에서는, δ가 출력전압 V0에 따라 조절됨을 유의해야 한다. 위에서 설명한 장치에서는 δ는 입력전압 VB에 따라 변하고, 전압 V0의 변화 영향하에서 재조절된다.In a known circuit using only negative feedback coupling, it should be noted that δ is adjusted according to the output voltage V 0 . In the device described above, δ varies with the input voltage V B and is regulated under the influence of a change in voltage V 0 .

출력전압은 도통된 후 천천히 증가해야 한다. 그렇지 않으면 캐패시터(5)가 아직 충전되지 않았기 때문에 트랜지스터를 통한 피이크 전류는 너무 커지기 때문이다. 이것은 VB가 천천히 증가하도록 함으로써 실행할 수 있지만 δ를 0으로부터 천천히 키워가는 것이 더 실용적일 것이다. 그러나 이 결과 입력에서의 리플전압이 출력에 전달되어지고, 이들 때문에 트랜지스터를 통한 피크 전류는 너무 커진다. 이 결과 안정된 회로는 공급회로가 구동될 수 없도록 반응할 수 있다. 이러한 문제의 해결은 조절 전압 Vr을 출발되는 동안 천천히 키워주는 것이다.The output voltage should increase slowly after conducting. Otherwise, the peak current through the transistor becomes too large because the capacitor 5 has not yet been charged. This can be done by allowing V B to increase slowly, but it would be more practical to raise δ slowly from zero. As a result, however, the ripple voltage at the input is delivered to the output, which causes the peak current through the transistor to be too large. As a result, the stable circuit can react so that the supply circuit cannot be driven. The solution to this problem is to raise the regulating voltage Vr slowly during departure.

구체형은 제5도에 나타나 있다. 캐패시터(23)은 저항(24)를 통해 흐르는 전원 VB로부터 나오는 전류에 의해 충전되고, 시정수는 커진다. 소자(23)(24)의 접합부는 다이오드(25)(26)을 통해 차동증폭기(21)의 출력단과 연결된다. 스위치가 도통된 후 전압은 천천히 증가한다. 결과적으로 δ와 V0도 역시 천천히 증가한다. 증폭기(21)의 동작의 결과로서, 전압 Vr은 높은 값을 가진다. 이 결과 다이오드(25)는 도통된다. 다이오드(25)와 (26)의 접합부는 제4도의 점 A와 연결되어, 점 A에서 조절 전압역할을 하는 전압은 천천히 시작된다. 저항(19)와 (20)의 접합부에서의 전압이 제너다이오드(22)의 기준 전압치에 도달하는 순간 전압 Vr은 감소한다. 어느 순간에 다이오드(26)은 도통되고, 다이오드(25)는 불통된다. 결국 V0와 Vr은 서로 비례하게 된다.The embodiment is shown in FIG. The capacitor 23 is charged by the current coming from the power supply V B flowing through the resistor 24, and the time constant becomes large. The junction of elements 23 and 24 is connected to the output of differential amplifier 21 via diodes 25 and 26. After the switch is turned on, the voltage slowly increases. As a result, δ and V 0 also increase slowly. As a result of the operation of the amplifier 21, the voltage Vr has a high value. As a result, the diode 25 becomes conductive. The junction of diodes 25 and 26 is connected to point A in FIG. 4 so that the voltage acting as a regulating voltage at point A starts slowly. When the voltage at the junction of the resistors 19 and 20 reaches the reference voltage value of the zener diode 22, the voltage Vr decreases. At any moment diode 26 is turned on and diode 25 is turned off. As a result, V 0 and Vr are proportional to each other.

위에서 설명한 것은 트랜지스터가 주기의 끝나는 부분에도 도통되는 회로에 관한 것이다. 제1도의 회로와 그 구체형은 트랜지스터가 캐패시터 C의 방전시간 초기에도 통하는 그러한 방법이다. 제2도에서는 시간 δT와 (1-δ)T와 제1도에서는 감지기 Dr의 입력단은 서로 바꾸어져야 한다. 만약 다음과 같은 경우 △V=n(VB-Vr), I=

Figure kpo00012
[nVB+(1-n)Vr〕여기서 △V는 트랜지스터의 불통 시간동안 전압 Vc의 변화이다. 그러면 도통시간의 변화는 Vr과 같고,What is described above relates to a circuit in which the transistor is also conducted at the end of the cycle. The circuit of Fig. 1 and its embodiment is such a method in which the transistor is passed even at the beginning of the discharge time of the capacitor C. In FIG. 2, the input delta of the sensor Dr must be interchanged with the time δT and (1-δ) T and in FIG. If V = n (V B -Vr), I =
Figure kpo00012
[nV B + (1-n) Vr] where ΔV is the change in voltage Vc during the discontinuation time of the transistor. Then the change in conduction time is equal to Vr,

Vr=

Figure kpo00013
=nδVB+(1-n)δV2이며, 식(1)과는 다르다. 이 경우 I와 △V는 VB와 Vr의 선형함수이며, V0와 Vr은 서로 비례한다.Vr =
Figure kpo00013
= nδV B + (1-n) δV 2 , which is different from equation (1). In this case, I and ΔV are linear functions of V B and Vr, and V 0 and Vr are proportional to each other.

제6도에서는 캐패시터 C가 제1도의 경우와 같은 전류 I에 의해 방전되지 않지만, 충전의 경우는 제1도와 같다. 스위치 S와 직렬 연결된 전압원은 필요치 않다. 이 도면에서는 중요한 소자만을 나타내고 있다.In FIG. 6, the capacitor C is not discharged by the current I as in FIG. 1, but in the case of charging, it is the same as in FIG. No voltage source in series with switch S is required. In this figure, only important elements are shown.

제7도에서는 캐패시터의 전압 Vc를 시간의 함수로 그려져 있다. 제2도에서는 내려가는 톱니모양인 반면 제7도에서는 올라가는 톱니모양이다. △V가 변할 때 전압 VB는 변하기 때문에 제7도에서의 전압 Vc의 값은 주기 T의 초기 순간에서 변하지 않는다. 트랜지스터가 주기의 첫째 부분에서 도통하며, 감소하는 톱니파 모양이면, 식(1)을 만족시킬 것이다. I와 트랜지스터의 불통시간동안, 톱니파 전압의 변화 △V는 VB와 Vr의 선형함수이다. 트랜지스터가 증가하는 톱니파의 주기의 두번째 부분에서 도통하면 감소하는 톱니파의 경우와 같이 증명할 수 있다.In FIG. 7, the voltage Vc of the capacitor is plotted as a function of time. In FIG. 2, it is sawtooth descending while in FIG. 7 it is rising sawtooth. Since the voltage V B changes when ΔV changes, the value of the voltage Vc in FIG. 7 does not change at the initial instant of the period T. If the transistor is conducting in the first part of the cycle, and has a decreasing sawtooth shape, it will satisfy Equation (1). Tweaked during the time of the I and the transistor, the change of the sawtooth voltage △ V is a linear function of V B and Vr. If the transistor conducts in the second part of the increasing sawtooth period, this can be demonstrated as in the case of the decreasing sawtooth wave.

모든 구체형은 식(1)을 적용할 수 있는 직렬형태의 변환기에 관한 것이다. 제8도는 제1도와 비교하며, 인덕턴스 L와 다이오드 D가 바뀐 병렬 변환기에 관한 회로를 보여주고 있다. 전압 VB는 부(負)이어야 하며, 트랜지스터는 pnp형이고, 회로는 제1도와 같은 방법으로 조절된다. 직렬 변환기와 병렬변환기의 경우 다음과 같은 관계식이 적용된다는 것을 증명할 수 있다.All embodiments relate to a transducer in series to which equation (1) can be applied. FIG. 8 compares with FIG. 1 and shows a circuit for a parallel converter with inductance L and diode D switched. The voltage V B must be negative, the transistor is of pnp type, and the circuit is regulated in the same manner as in FIG. For serial converters and parallel converters, we can prove that the following relation applies.

Figure kpo00014
Figure kpo00014

식(2)는 m=n이면 식(1)과 같다.Formula (2) is the same as Formula (1) when m = n.

병렬 변환기는 m=0일 때 식(2)를 만족시킨다. 식(2)와 식(1)의 유사성의 견지에서 볼 때 본 발명에 따른 회로는 병렬 변환기의 조절기에 사용될 수 있다는 것은 명백하다. 그리고, 전류 I와 전압변화 △V는 위와 유사한 비례 관계에 있다.The parallel converter satisfies equation (2) when m = 0. In view of the similarity between equations (2) and (1), it is clear that the circuit according to the invention can be used in the regulator of a parallel converter. In addition, the current I and the voltage change ΔV have a similar proportional relationship.

식(2)에서의 회로 배치나 본 발명의 회로배치에 따른 것은 텔레비전 수상기의 공급전압 회로와 수평 편향회로가 결합되어 사용되며, 도면 제9도에서 이를 나타내고 있다. 여기서 Ly는 수평편향코일, Ct는 트레이스 캐패시터, Cr은 리트레이스 캐패시터이며, D1은 병렬 다이오드, 인덕턴스 L은 변압기 T1로서 되며, 변압기 T2의 권선(27)의 탭에 연결되어 있지 않다. 변압기 T1은 변압율이 1 : n이며, 전체 권선과 탭(27)까지의 권선비는 1 : m이며 여기서 n, m은 식(2)에 나타나는 변수이다. 수상기의 일부에 공급하는 전압과 화면의 끝부분의 높은 장력은 변압기 T2의 2차 권선에서 형성된다. 변압기 T1과 T2는 코어를 갖는다.According to the circuit arrangement in the formula (2) or according to the circuit arrangement of the present invention, the supply voltage circuit and the horizontal deflection circuit of the television receiver are used in combination, which is shown in FIG. Where Ly is a horizontal deflection coil, Ct is a trace capacitor, Cr is a retrace capacitor, D 1 is a parallel diode, inductance L is transformer T 1 , and is not connected to the tap of winding 27 of transformer T 2 . The transformer T 1 has a transformer ratio of 1: n, and the ratio of turns of the entire winding to the taps 27 is 1: m, where n and m are variables shown in equation (2). The voltage supplied to the part of the receiver and the high tension at the end of the screen are formed in the secondary winding of transformer T 2 . Transformers T 1 and T 2 have a core.

권선(27)과 직렬연결된 캐패시터(5)에 나타나는 전압은 출력전압 V0역할을 한다. 또 도면 제5도의 회로배치의 방법으로써 전압 Vr는 npn 트랜지스터인 증폭기(21)에서 얻어진다. 다이오드(25)와 저항기(24)와 캐패시터(23)의 접합부 사이에 낮은 저항치(28)이 인가되고, 사이리스터(29)는 접지와 다이오드(25)와 저항(28)의 접합부 사이에 연결된다. 사이리스터(29)는 회로에 의해 소모되는 전류가 캐패시터(23)이 방전될 만큼 충분히 클 때 안전회로(29')에 의해 도통된다. 다이오드(25)와 (26)의 접합부는 에미터 폴로워를 경유하여 A점과 연결된다. 트랜지스터(17)의 에미터 단자에 연결된 제너다이오드(30)에 걸리는 전압은 시동회로(starting), 스위치 S, 발진기(8)의 안정된 공급 전압 역할을 하며, 이 전압은 스위치가 도통된 후 즉시 나타난다.The voltage appearing on the capacitor 5 in series with the winding 27 serves as the output voltage V 0 . As a method of the circuit arrangement of FIG. 5, the voltage Vr is obtained by the amplifier 21 which is an npn transistor. A low resistance 28 is applied between the diode 25 and the junction of the resistor 24 and the capacitor 23, and the thyristor 29 is connected between ground and the junction of the diode 25 and the resistor 28. Thyristor 29 is conducted by safety circuit 29 'when the current consumed by the circuit is large enough to cause capacitor 23 to discharge. The junction of diodes 25 and 26 is connected to point A via an emitter follower. The voltage across zener diode 30 connected to the emitter terminal of transistor 17 serves as a stable supply voltage for the starting circuit, switch S and oscillator 8, which appears immediately after the switch is turned on. .

실제로 다음과 같은 수치로 선택된다.In fact, it is chosen as:

n=0.49n = 0.49

m=0.29m = 0.29

β=0.8β = 0.8

k=0.01k = 0.01

C=4.7 nFC = 4.7 nF

저항기(10)의 값=390KΩ이며, 발진기(8)는 필립스형 TBA 920과 같은 집적회로를 사용한다. 이는 전압 V0가 안정된 일정한 값인 140V를 가지며, 주(主) 주파수에서는 전압 VB의 변화가 200-370V이고, 리플이 없다. 캐패시터(4)는 100㎌보다 낮은 작은 용량의 것이다.The value of the resistor 10 is 390 KHz, and the oscillator 8 uses an integrated circuit such as a Philips type TBA 920. It has a constant value of 140V, the voltage V 0 is stable, the change in voltage V B is 200-370V at the main frequency, there is no ripple. The capacitor 4 is of a smaller capacity than 100 mW.

도면 제10도는 식(Ⅱ)가 적용되지 않는 스위치된 변환기를 보여주고 있다. 이 회로에서는 인덕턴스 L이 VB와 스위치 Tr 사이에 연결되어 있고, 다이오드 D는 인덕턴스 L의 탭과 출력단자(6)o사이에 연결되어 있다. 만약 인덕턴스의 비가 1 : n이면 아래와 같은 관계가 성립된다.Figure 10 shows a switched transducer in which equation (II) does not apply. In this circuit, the inductance L is connected between V B and the switch Tr, and the diode D is connected between the tap of the inductance L and the output terminal 6 o . If the inductance ratio is 1: n, the following relationship is established.

Figure kpo00015
Figure kpo00015

여기서 본 발명의 회로 배치는 톱니파 전압이 커지거나 작아지거나 할 경우에 이용됨을 알 수가 있다. 도면 제10도는 감지기 Dr을 나타낸다. 여기서도 전류 I와 전압의 변화 △V는 입력전압 VB와 희망하는 출력전압 V0에 비례하는 조절전압 Vr의 선형함수이다. 여기서 △V는 트랜지스터가 도통되는 시간 δT 동안의 전압 Vc의 변화이다. 다이오드 D가 인덕턴스 L의 탭과 연결되지 않고 트랜지스터의 콜렉터와의 접합부에 연결된, n=1인 특별한 경우에는 전류 I는 전압 VB와 무관하기 때문에 단자 KB'는 VB와 연결되지 않는다.Here, it can be seen that the circuit arrangement of the present invention is used when the sawtooth wave voltage increases or decreases. 10 shows a detector Dr. FIG. Here again, the change in current I and voltage ΔV is a linear function of the control voltage Vr proportional to the input voltage V B and the desired output voltage V 0 . ΔV is the change in voltage Vc during the time δT when the transistor is turned on. In the special case of n = 1, where diode D is not connected to the tap of inductance L but to the junction of the transistor's collector, terminal K B ′ is not connected to VB because current I is independent of voltage V B.

본 공급 전압회로는 일정한 출력전압을 발생하기 위해 사용될 수 있다. 한 가지 응용은 전압 V0가 조절전압의 변화에 따라 변하게 하는 것이다. 그러한 경우는 칼라텔레비전 수상기에서 나타나며, 만약 조절전압 Vr이 주파수와 포물선 함수에 따라 변화하면, 전압 V0는 선 평향회로의 공급 전압이 된다. 그 결과 선편향 전류는 동-서 보정(east-west-corection)에 필요한 주파수에서 변조된다.This supply voltage circuit can be used to generate a constant output voltage. One application is to cause voltage V 0 to change with changes in regulated voltage. Such a case appears in a color television receiver, and if the regulating voltage Vr changes with frequency and parabolic function, the voltage V 0 becomes the supply voltage of the line deflection circuit. As a result, the line deflection current is modulated at the frequency required for east-west-corection.

Claims (1)

전류원과 조절할 수 있는 스위치(S) 그리고 임계수준 감지기(Dr)와, 두 개의 입력단이 있는 제1 회로, 제2 회로로 구성되어 입력 전압을 입력 전압의 변화와는 무관한 출력전압으로 변환하기 위한 스위치를 조절하기 위한 주기펄스 조절신호를 발생하는 조정 회로장치.It consists of a current source, an adjustable switch (S), a threshold level detector (Dr), a first circuit with two input stages, and a second circuit to convert the input voltage into an output voltage independent of the change in the input voltage. An adjusting circuit device for generating a periodic pulse adjusting signal for adjusting a switch.
KR760001535A 1976-06-22 1976-06-22 Control circuit arrangemant for generating control signal for a voltage converter KR800000846B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR760001535A KR800000846B1 (en) 1976-06-22 1976-06-22 Control circuit arrangemant for generating control signal for a voltage converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR760001535A KR800000846B1 (en) 1976-06-22 1976-06-22 Control circuit arrangemant for generating control signal for a voltage converter

Publications (1)

Publication Number Publication Date
KR800000846B1 true KR800000846B1 (en) 1980-08-22

Family

ID=19202399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR760001535A KR800000846B1 (en) 1976-06-22 1976-06-22 Control circuit arrangemant for generating control signal for a voltage converter

Country Status (1)

Country Link
KR (1) KR800000846B1 (en)

Similar Documents

Publication Publication Date Title
US4459651A (en) Regulated flyback power supply using a combination of frequency and pulse width modulation
US4937728A (en) Switch-mode power supply with burst mode standby operation
US4079294A (en) Control circuit arrangement for generating a control signal for a voltage converter
US4772995A (en) Switching supply with pulse width and rate modulation
US4126891A (en) Switching regulator with feedback system for regulating output current
US4439821A (en) DC to DC switching regulator with temperature compensated isolated feedback circuitry
EP0138486A2 (en) High voltage pulsed power supply for an x-ray tube
US5063489A (en) Switching regulator having improved switching control arrangement
US4905136A (en) Power supplying apparatus
US4731720A (en) High-voltage power source apparatus
US4939429A (en) High voltage regulator circuit for picture tube
US5010281A (en) High voltage stabilization circuit for video display apparatus
JPS59119973A (en) Power source adapted for crt terminator
KR100202313B1 (en) High voltage control circuit
US4968106A (en) High voltage generating apparatus for television equipment
US4013923A (en) High voltage regulation system
US3898549A (en) Variable duty cycle balanced DC/DC power converter
EP0083216B1 (en) Stabilizing power supply apparatus
KR950009651B1 (en) Raster width correction apparatus
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
US5561354A (en) Horizontal deflection
KR800000846B1 (en) Control circuit arrangemant for generating control signal for a voltage converter
US4675581A (en) Raster positioning circuit for a deflection system
US4335334A (en) Horizontal scanning circuit
US2856560A (en) Automatic picture size control