KR800000161B1 - 세그멘트 스캐닝 방법을 이용한 디스플레이 장치 - Google Patents

Abstract

내용 없음.

Description

세그멘트 스캐닝 방법을 이용한 디스플레이 장치

제1도는 본 발명의 시스템을 이용할 수 있는 소형 휴대용 계산기의 도면.

제1도 (a)는 제1도와 같은 계산기에 전형적으로 쓰인 종래의 디스플레이 방법과 키보드 스캐닝 시스템의 계통도.

제1도 (b)는 종래의 제2도의 전압대 시간의 관계를 나타내는 타이밍(timing)도.

제1도 (c)는 제1도의 계산기에서 쓰인 디스플레이의 전기 회로도.

제1도 (d)는 제1도 (e)의 디스플레이 회로의 구성도.

제1도 (e)는 제1도 (d)의 바람직한 수정도.

제2도는 본 발명에 따른 디스플레이와 키보드 스캐닝 시스템의 계통도.

제2도 (a)는 제2도의 시스템의 전압 대 시간의 관계를 나타내는 타이밍도.

제2도 (b)는 제2도 시스템의 디스플레이 회로의 구성도.

제3도는 본 발명의 원리를 포함하는 하나의 전자 장치 특히 제2도의 칩 12의 상세한 계통도.

본 발명은 소형전자계산기등의 데이타 디스플레이 장치에 관한 것이다.

제1도를 참조하면 성형 플라스틱틀 1, 키보드 2, 디스플레이 3으로 구성된 본 발명을 적용할 수 있는 전형적인 소형 전자 계산기가 도시되어 있다. 키 보드에는 숫자 키 0-9, 소수점키, +,-, =, ×, ÷,(클리어)등과 같은 몇개의 표준 동작 키가 포함되어 있다. 또 다른 실시예에서 계산기는 부수적인 다양한 기능을 할 수 있다. 고로

SIN, COS, TAN, LOG등과같은 키가 키보드2에 포함될 수있다. 설명을 간략히 하기 위하여 디스플레이 3은 비록 8,10,12 자리수가 보통이고 지수나 과학 기호를 포함하고 만티사(mantissa)와 지수의-기호를 포함하는 것이 보통이나 여기서는 소숫점을 가진 6자리의 7-세그멘트 형태이다. 디스플레이는 주로 발광 다이오드(LED : Light Emitting Diode)를 포함한다. 물론 방전 파넬이나 액정소자(LCD : Liquid Crystal Devices)도 이용할 수 있다. 계산기 전원은 비록 AC어댑터나 전지 충전기를 사용할 수 있으나 틀 1내의 전지로 충당된다.

종전의 디스플레이 키보드 스캐닝

제1도와 같은 계산기의 거의 모든 전자 회로는 28핀 프라스틱팩키지에 조립된 대규모 집적 회로에 포함되어틀 1내의 프린트 기판위에 올려져 있다. 종전의 계산기 시스템의 일반적 구조는 제1도 (a)의 계통도에 도시되어 있고 거기에 키보드 2, 디스플레이 3이 디스플레이 다중방식과 키보드 스캐닝 방법을 이용한 반도체칩 4와 상호 연결되어 있다. 칩의 입력은 KN,KO,KP로 표시된 3개의 "K-선" 5이다. 칩의 출력은 디스플레이 3의 공통 세그멘트에 연결된 선 6의 SA-SP까지 8세그멘트를 포함한다. 전형적으로 세그멘트는 LED의 양극이다. 표시 장치의 숫자와 같은 세그멘트는 제1도에서와 같이 함께 연결 되어 있으므로 단지 8개의 세그멘트 출력만이 필요하다. 특정 디스플레이를 위한 적당한 전압과 전류를 공급하는 숫자드라이버 8과 함께 D₁에서 D₆로 표시된 출력라인 7에 의해 디스플레이 3의 숫자음극은 구동된다. 선 D₁-D₆는 키보드 2를 구성하는 키 스위치의 매트릭스에 연결되어 있다. 6개의 출력 라인 D₁-D₆와 매트릭스는 6×3 즉 18개의 교차점을 만들어 18개의 키 위치가 있지만 그들 모두 사용되는 것은 아니다. [×], [÷], [-][=], [C], [

], [0∼9], 키보드만 갖는 계산기에서는 17개의 키보드가 필요하므로 17개의 교차점이 이용된다. 칩 4의 다른 출력/입력 핀에는 전압 공급된 즉 Vdd핀, 접지 즉 Vss핀, 칩 발진기를 위한 발진입력 즉 제어 ψ의 핀이 포함된다.

종래 방법에 따른 키보드와 디스플레이 입력 출력을 사용할때 12자리의 숫자 디스플레이 장치를 갖는 계산기에는 표준 28-핀 직접회로 팩키지가 사용된다. 이러한 목적을 위하여 제1도 (b)에서 보인것과 같이 제1도(a)는 연속 펄스에 의해 구동된다. 펄스는 D₆,D₅,D₄,D₃,D₂,D₁의 순서 즉 MSD(Most Significant Digit)에서 LSD (Least Significant Digit)의 순서로 발생하여 앞에 나오는 0는 나타나지 않게 한다. 펄스D_6-D₁은 키보드 매트릭스 2의 수직선을 구동하는데 쓰여서 칩 4의 입력 KN,KO,KP는 시간적으로 코드화된다. 세그멘트 출력은 숫자펄스 D₆-D₁과 동기되어 한번에 한 숫자가 발생하고 이들 출력은 코드화 되어 각 위치에 기대한 숫자가 표시되도록 적당한 세그멘트가 켜진다. 345를 디스플레이 하기 위하여 제1도(b)에 도시된 세그멘트는 도시된 것과 같이 D₃,D₂,D₁동안 구동된다. D₆,D₅,D₄동안에는 앞의 0를 없애기 위하여 세그멘트 펄스가 나오지 않는다.

제1도 (c)에 디스플레이가 더욱 상세히 도시되어 있다. 6숫자중 3개가 나타나 있다. 각 숫자는 7개의 세그멘트 A-G와 소숫점 P로 구성된다. 칩의 출력 6는 디스플레이의 세그멘트에 해당하는 SA-SP로 표시되어 있다. 세그멘트 A는 모두 선 A'에 의해 B는 B'에 의해 연결되어 있다. 나머지도 마찬가지다. 세그멘트 A-P는 LED유니트에서 공통 음극을 포함하는 각각의 양극을 표시한다. 숫자 출력 D₁-D₆는 각각 음극 9에 연결된다. LED 표시 장치에서 숫자의 모든 양극 세그멘트에 음극이 공통이다. 숫자드라이버 8은 D선 7을 음극 9에 연결한다. 이 드라이버는 디스플레이 소자를 구동시키기 위한 전압과 전류 레벨을 제공하는 증폭기이다. 드라이버 8 모두는 한쌍의 그 극 집적회로 팩키지에 포함된다.

제1도 (c)의 종래의 디스플레이 배열은 제1도(d)와 같이 전기적 구성도에서 설명된다. 표시 장치 3의 각 숫자는 공통 음극 9와 8개의 분리된 세그멘트 A-P로 된 LED로 구성되어 있다. 음극 각각은 에미터가 -Vdd에 연결된 NPN트랜지스터 8'로 구성된 숫자 드라이버 8을 통해 연결되어 있다. 주로 적당한 바이어스 저항과 드라이버 트랜지스터를 통해 D₆-D₁출력 7은 트랜지스터 8'의 베이스에 연결된다. 트랜지스터 8' 드라이버와 바이어스 저항 모두는 집적회로 팩키지에 포함되어 있다. 본 발명은 이러한 부품들을 제거하는데 가능하다.

선 7의 칩 4에서의 출력은 칩 4에 있는 P-채널 MOS 출력 버퍼에 있다. P-채널 MOS장치의 특성은 Vdd보다 Vss에 더 많은 전류가 통한다. 고로 숫자 출력 7과 세그멘트 출력 6모두가 "Vss" 신호가 되도록 즉 "온" 상태에서는 Vss에 션트되고 "오프" 상태에서는 개회로가 되도록 MOS/LSI칩이 만들어진다. 고로 제1도(d)의 세그멘트 출력6은 p-채널 MOS출력 버퍼를 통하여 Vss에 칩 4의 내부에서 연결된다. LED의 세그멘트가 구동되기 위해 선택되면 MOS 트랜지스터 11을통해 Vss에서 선 6, 양극 A-P 음극 9, 트랜지스터 8'를 거쳐 선-Vdd까지 도전 통로를 이룬다. 이때 표시 장치 3의 선택된 숫자를 위해 칩 4내의 트랜지스터 10중 하나는 Vss에 도전되고 고로 해당하는 트랜지스터 8'는 도전되도록 바이어스된다.

계산기의 부품가격과 조립 가격을 줄이기 위해 숫자 드라이버 8을 제거하는 것이 바람직하다는 것은 오래전부터 인식되어 왔다. 이것은 이론적으로 MOS출력 버퍼 트랜지스터 10을 제1도(d)에서 Vss에 연결하는 대신 제1도(e)와 같이 칩 4상의 -Vdd에 연결하므로 가능하다. 여기서 문제는 -Vdd에 연결된 숫자 출력 트랜지스터 10에 비교하여 세그멘트 출력 버퍼 11은 Vss에 연결되어 있으므로 많은 전류가 흐를 수 있으나 반면 숫자 출력 버퍼 10은 MOS칩 상의 세그멘트 출력 버퍼 11보다 8배의 전류를 공급하여야 한다는 것이다. 이것은 P-채널 MOS/LSI 장치의 고유의 특성에 기인한다. 이러한 이유로 본 발명은 가치가 있다.

[세그멘트 스캔 시스템]

제2도를 참조하면 제1도(a)와 같은 형의 키보드 2, 디스플레이 3이 있는 계산기 시스템이 본 발명에 따른 세그멘트 스캐닝 방법을 사용하는 반도체 12에 상호 연결되어 있다. 전과 같이 칩 12의 입력은 KN,KO,KP로 표시된 3개의 "K"선 5이다. 칩 12의 출력은 LED 디스플레이 8의 공통 양극 세그멘트에 연결된 8개의 세그멘트 출력 SA-SP의 선 6를 포함하고, 같은 세그멘트는 제1도(c)와 같이 연결되어 있다. 그러나 종전 시스템과 달리 제1도(a)와 1도(b)의 숫자 스캐닝과 비슷한 방법으로 제2도에서와 같이 신호SA-SP의 규칙적 반복적인 방법으로 세그멘트 출력 6은 주사되고 스트로우브 된다. 디스플레이 3의 LED의 숫자나 음극은 세그멘트 스캔신호 SA-S P와 동기되어 코드화된 방법으로 D₁-D₆로 표시된 출력선7에 의해 선택적으로 구등되어 제2도 (a)에 설명된 것과 같이 기대한 숫자가 나타난다. 십진수 000345 또는 앞의0를없앤 345를 표시하기 위하여는 단지 신호 D₁,D₂,D₃만 코드로 나타난다. 예를 들어 SA가 작동되면 숫자 위치 3번째와 첫번째의 "3""5 "에는 A세그멘트가 나타나고 숫자 위치 2번째의 "4"에는 나타나지 않으므로 D₃와 D₁이 작동된다.

세그멘트 스캔선 6는 키보드 2를 구성하는 매트릭스키 스위치에 연결되어 키보드는 제1도에 예시한 것과 같은 방법으로 동작한다. 전과 같이 칩 12에는 전압 공급 핀-Vdd, 접지핀 Vss, 발진 입력 클럭 제어핀 ψ가 포함되어 있다.

[시스템 계통도]

본 발명을 적용하기 적당한 칩 12의 계통도가 제3도에 도시되어 있다. 이 시스템은 ROM (Read Only Memory) 24와 RAM (Random-Access Memory) 25를 중심으로 구성된다. ROM24는 한 워드(Word)가 8-비트(bit)인 명령어(instruction word)를 많은 수, 예를들어 1024개 포함하고 이 시스템을 동작시키는 프로그램을 저장하는데 사용된다. RAM 25는 한 디지트(digit)가 4비트인 4개의 16-디지트 소프트 웨어(Software)적으로 구성된 256개의 메모리 셀를 포함한다. 상태정보나 "프래그 (fiag)," 소숫점 위치와그 밖의 중요한 데이타 뿐 만 아니라 계산의 중간치와 최종치와 함께 키보드에서 들어온 수치데이타는 RAM 25에 저장된다. RAM은 비록 그것이 이러한 목적을 위해 사용되는 시프트 레지스터 같은 것과 달리 분리된 레지스터와 같이 하드웨어(hardware) 적으로 구성된것은 아니지만 계산기의 워킹(working) 레지스터로 사용된다. RAM은 선 26의 워드 어드레스(word address)에 의해 어드레스 되고 즉 ROM, RAM워드어드레스 해독 회로 27에 의해 16워드 선 중 하나가 선택된다. RAM의 4 "페이지"중 하나는 RAM에 있는 페이지 어드레스 디코우더에 가해지는 2선 28상의 어드레스 신호에 의해 선택된다. 선 26상의 워드 어드레스와 선 28 상의 페이지 어드레스를 위해 4개의 특정한 비트가 호출되고 입력/출력 회로 31을 통하여 RAM I/D선 30에서 RAM 읽기선 32에 읽혀진다. 반대로 입력/출력 회로 31과 선 30을 통해 데이타가 RAM 25에 쓰여진다. RAM 워드어드레스로 사용되는 16개의 선 26중 몇몇은 선 7상에 디스플레이 구동을 위해 숫자 신호를 발생한다. 이러한 목적으로 선 26은 RAM 25를 통해 출력 레지스터와 버퍼에 연결되어 있다.

ROM 24는 ROM 출력선 33에 8-bit의 명령어 (명령어의 비트는 R₀-R₇으로 표시되었다)를 매 명령 사이클에 발생한다. 명령은 ROM의 8192 비트위치에서 선택되고 각 8-bit인 1024워드로 구성된다. 워드는 각각이 64워드인 16개의 페이지로 분할된다. ROM에 있는 명령을 어드레스하기 위하여선 34상에 64ROM 워드어드레스중 하나, 선 35상에 16 ROM페이지 어드레스 중 하나가 필요하다. 선 34상의 ROM워드 어드레스는 선 26상에 RAM 워드 어드 레스를 발생할 때와 같이 디코우더 27상에 발생된다. 명령 사이클 이후 값이 바뀌거나 CALL 또는 BRANCH 동작을 위해 ROM 출력선 33에서 선 37을 통해 저장된 6-비트 어드레스를 갖는 프로그램 카운터 (program counter)에 발생된 6-비트 어드레스가 ROM워드어드레스이다. RAM, ROM 워드어드레스 디코우더 27은 입력이 2개 있는 디코우더 데이타 선택기 39으로 부터 선 38상에 코드화된 6-비트어드레스를 받는다. 장치 39는 선 41을 통해 RAM Y레지스터 40으로부터4-비트 어드레스를 받거나 선 42를 통해 프로그램카운터 36으로부터 6-비트 어드레스를 받아 6-비트의 서부루틴 레지스터 43은 프로그램카운터 36과 함께 서부루틴동작중 되돌아갈 워드 어드레스를 위해 잠시 저장 하는 장소로 쓰인다. CALL명령이 나오면 선 44를 통해 6-비트 어드레스가 레지스터 43에 저장되어 이 어드레스가 CALL위치에서 시작하는 서브루틴이 완전히 끝나면 선 45를 통해 프로그램 카운터 36에 다시 저장된다. 이것은 명령어를 보유하여 프로그래밍을 더욱 융통성 있게 한다. 선 35상의 ROM 페이지 어드레스는 서브루틴을 위해 연관된 버퍼 레지스터 47을 갖는 페이지 어드레스 레지스터 46에 발생된다. 레지스터 46은 항상 ROM을 위한 현재 페이지의 값을 갖고 직접 ROM페이지 디코우더를 호출한다. 버퍼 레지스터 47은 다목적 버퍼이고 일시 저장 레지스터며 내용물은 현재의 ROM 페이지 어드레스나 서브루틴 동작중의 되돌아가는 페이지 어드레스가 될 수 있다. 프로그램 카운터, 서브루틴레지스터, ROM페이지 어드레싱 모두는 선 49를 통해 ROM 출력선 33에서 입력을 받는 제어 회로 48에 의해 제어된다. 제어 회로 48은 BRANCH나 CALL ON 상태인가 또는 서브루틴동작이 행해지나를 결정하여 명령어를 프로그램 카운터와(또는) 페이지 어드레스 레지스터에 저장하게 하고 서브루틴이나 버퍼 레지스터에 비트를 전송하게 제어하고 프로그램 카운터의 값을 바꾸고 등등 작업을 한다.

미리 넣어진 캐리(carry) 회로를 갖고 소프트웨어 BCD (Binary-Coded-Decimal) 보정을 하는 2진으로 동작하는 병렬 비트 가산기(adder) 50에 의해 숫치와 그 밖의 정보가 이 시스템에서 동작한다. 여러 군데서 4-비트 병렬 입력을 받고 가산기에 어떤 입력이 걸리는 가를 선택하는 입력 선택기 51에 의해 가산기50의 입력이 선택된다. 우선 25에서의 메모리 리드(read)나 리-콜(recall)선 32가 양자택일 중 하나를 제공한다. 두개의 레지스터가 가산기 출력을 받고 이들은 "RAMY" 레지스터 40과 어큐물레이터 52이며 이들 각각은 입력 선택기 51의 입력 53,54에 연결되어 있다. 4번째 입력 55는 'CKB' 논리 56의 출력을 받는다. 고로 가산기 입력은 다음에서 선택된다. 선 32상의 데이타 메모리나 RAM 25 : 선 53상의 어큐물레이터 52 : 선 54상의 RAM Y 레지스터 : 선 55상의 CKB 논리 56에서의 상수, 키보드 또는 비트 정보 선57,58 상의 가산기 56의 정수 입력과 응수 입력은 신택회로 51에 의해 발생한다.

가산기 50에서의 출력은 선 59를 통해, RAM Y 레지스터 40이나(또는 함께) 어큐물레이터 52에 가해진다. 가산기 50의 모든 동작과 그것의 입력 선택기 51등등은 ROM에서의 선 33상의 명령어에 응하는 데이타 통로 제어 PLA 60에 의해 제어된다. 제어 PLA 60에서의 제어 출력 61은 점선으로 표시되었다. 어큐물레이터 52에서의 4-비트 출력은 선 53에 의해 무조건 3-비트 버퍼레지스터 62와 시스템의 출력을 위한 세그멘트 해독기 62-1을 포함하는 세그멘트 출력 장치에 가해진다. 레지스터 62는 주어진 시간에 8개의 선 6중의 어느것이 동작하는 가를 알려준다. 이것은 단지 2,3 비트만 필요하므로 어큐물레이터의 4-비트 병력 출력중 3비트만 사용한다. 제어 PLA 60에서의 선 61은 프로그램 되었을때 레지스터 62에 세그멘트 저장 이라는 신호를 보내고 이때 기대한 세그멘트가 어큐물레이터에서 저장되고 레지스터를 클리어할때까지 레지스터 62에 남아 있는다. 디코우더 62-1은 레지스터 62의 3비트 출력을 받고 선 6의 8개중 하나를 작동시키는 즉 출력 버퍼 56을 통하여 SA에서 SP까지 세그멘트 출력중 하나를 작동시키는 표준디코우더이다. 디코우더 63은 PLA와 비슷하게 디코우더 62-1 출력 뿐만 아니라 어큐물레이터 52에서의4-비트 출력도 받는다. 레지스터 62가 셋업된후 표시될 숫자가 한번에 하나씩 나오고 디코우더 63은 표시될 숫자가 구동될 세그멘트를 언제 갖고 있는가를 조사한다. 만일 나오면 "숫자표시"라는 명령이 선 64상에 나오고 숫자 표시를 제어하는데 사용된다.

상태 조직 회로 66은 캐리를 조사하거나 가산기 50과 비교하는 기능을 제공하여 브렌치(branch)를 한것인가 콜을 할 것인가 결정한다. 이러한 목적을 위하여 선 67을 통한 가산기 50에서의 입력, 선 61을 통한 제어 PLA 60에서의 입력이 제공되어 있다.

제어 회로 70은 입력/출력 제어 30과 선 31을 통해 RAM 25에 어떤 데이터가 언제 저장되는 가를 결정한다. 이 RAM 라이트(write) 제어 70은 선 53을 통해 어큐물레이터 52에서 입력을 받거나 선 55를 통해 CKB 로직 56에서 입력을 받고 이회로는 RAM I/O회로 31로 가는 선 71에 출력을 낸다. RAM에 쓰여지는 것은 데이타 통로 제어 PLA 60과 지령선 61을 통하여 선 33상의 명령에 의해 선택되어 진다. 본 시스템의 특징은 어큐물레이터를 통한 가산기 출력 뿐만아니라 CKB 논리 56 에서의 상수나 키보드 정보도 라이트 제어 70 에 의해 RAM에 쓰여질 수 있고 또한 CKB 논리 56은 라이트 제어 70을 통해 RAM의 비트를 세트하고 리세트 하는데 사용된다는 것이다. 선 72를 통해 RAM 페이지 어드레스 레지스터 73에 가해져서 RAM 페이지를 선택하는 선 28에 가해진것이되는 선 33상의 명령의 2비트에 의해 데이타가 쓰여진 RAM 페이지 어드레스가 결정된다. RAM 워드나 Y어드레스는 물론 RAM Y 레지스터 40, 선택회로39, 디코우더 27의 내용에 의해 선택된다.

키보드 입력 5는 선 75상에 기타나고 거기서 CKB로 직 56에의 입력이 제공된다. 제2도의 시스템은 단지 3개의 입력이 필요하다. 4개의 입력이 도시되어 있다. 정상 동작시 키보드 입력은 CKB 로직 56을 통해 어큐물레이터 52나 RAM Y 레지스터 40에 가해져 거기서 소프트웨어나 ROM 프로그래밍에 의해 처리된다.

칩 12내에는 내부적으로 500KHz나 그 이하의 기본 클럭 주파수를 발생하는 클럭 발진기 80이 있고 여기서 본 시스템전체를 통해쓰이는 5개의 클럭 ψ₁-ψ₅가 발생된다. 파우어-업 클리어(power-up-clear)회로 82는 전원이 켜졌을때 계산기를 클리어 시키는 신호를 발생한다.

표시 숫자 선택에 쓰이는 칩 12에서의 출력 7은 워드 어드레스에서 선 26상에 처음에는 선 61상의 명령하에서 저장되는 숫자 출력 83과 RAM워드 선 26에 의해 발생된다. 즉 표시될 숫자가 RAM 25의 위치에서 가산기 50을 통하여 어큐물레이터 50과 디코우더 63에 전달된다. 만일 이 숫자가 세그멘트를 포함하면 디코우더 62-1상에 구동되고, 디코우더 63은 선 64상에 출력을 내보내고 선 61상에서 게이트 64-1을 통해 '세트 명령'이 전달되어 선 26상에 나타나는 모든것을 레지스터 83에 저장된다. 선 53을 통해 디코오더 63에 나오는 위치에 따라 선 26은 순차적으로 구동된다. 9개의 모든 숫자가 조사된 후 현재 세그멘트를 위해 모든 숫자와 함께 레지스터 83이 세트된다.

제2도(a)의 예에서 SA가 구동되는 반면 345를 디스플레이 하기 위해 D₁-D₃는 1을 포함하도록 다른 것들은 0을 포함하도록 세트된다. 제1레지스터 83에서의 출력은 PLA60에서 선 61상에 저장 명령에 의해 레지스터 83에서 저장되는 제 12숫자 출력 레지스터 84에 연결되어 있다. 레지스터 84의 출력은 1조의 출력 버퍼 85에 연결되어 있다.

16개의 출력이 가능하나 여기서는 9개의 출력만이 제공되어 있다. 만티사를 위한 8개의 숫자와 하나의 -기호로 본 실시예에서 레지스터 83에는 9개의 단계만 있어 16개의 어드레스 선 26중에 처음 9개만 쓰인다.

레지스터 83은 모든 비트가 서로 독립적으로 따로따로 어드레스 되는 랜덤 억세스 레지스터(Random Access Register)임이 중요하다. 레지스터 83의 9개 비트중 하나는 디코우더 27에서 어드레스 되고 제어 PLA에서 즉 세그멘트 출력장치에 있는 디코우더 63의 출력에 의해 결정되는 현재의 명령어에서 선 61상에 세트 명령에 의해 83에 '1'이나 '0'이 들어간다. 그 비트는 다시 특정적으로 어드레스 되고 변화될 때까지 정의된 상태로 남아 있다. 한편 다른 비트들은 어드레스 되어 세트되거나 리세트 되기도 한다. D레지스터 83의 세트, 리세트 조합 즉 2 즉 512코드조합을 선 18상에 갖는다. 허나 주사 사이클을 제공하기 위해 레지스터 83의 9 단계는 MSD에서 LSD로 내려가는 순서로 어드레스 되도록 루틴(routine)이 짜여있다. 주사 사이클 이후나 전원을 넣은 후나 하드웨어 클리어후 레지스터 83의 모든 비트들은 '0'로 세트되고 LSD비트만 전원이 켜있는 상태를 나타내기 위해 0를 나타낸다.

레지스터 83과 마찬가지로 다른 출력 레지스터 62는 일단 들어온 내용이 고의적으로 변화시키기 전에는 값이 변하지 않으므로 정적(瀞的)이라 한다. 출력 레지스터 62는 출력 버퍼로 작용하여 어큐물레이터가 다음 출력을 내기 위해 작동하거나 디코우더 63에 숫자를 내보내는 동안 세트 상태로 남아 있다. 출력 레지스터 83은 Y레지스터 40의 출력을 내보내는 출력 버퍼와 비슷하나 완전히 랜덤 억세스인 특징이 있다. 레지스터 40의 데이타의 원천은 다음과 같다.

명령어의 일부분인 ROM 24에 저장된 4-비트 상수 : RAM 25에서의 직접적인 데이타, 일단 데이타가 Y레지스터 40에 있으면 그값은 인크리멘트(increment)나 디크리멘트(decrement)와 같은 부수적인 명령어에 의해 값을 다룰 수 있다.

제2도 (b)를 참조하면, 제2도 제3도의 시스템을 이용한 표시회로가 도시되어 있다. 세그멘트 출력 버퍼 65는 8개의 P-채널 MOS 트랜지스터 65-A~65-P를 갖고 그 각각은 소오스-드레인 통로가 Vss와 선 6의 하나와 연결되어 있다. 각 숫자 9의 음극은 선 7을 통해 9개의 출력 버퍼 85의 하나에 연결되어 있고 그 각각은 소오스-드레인 통로가 음극 9와 -V_dd전원에 연결된 P-채널 MOS 트랜지스터 85-1-85-9의 하나와 연결되어 있다. 이 장치의 장점은 숫자 출력 버퍼 트랜지스터가 주어진 순간에 제1도에서 제1도(c)의 시스템에서와 같이 8개의 세그멘트에 도통되는 것이 아니라 단지 하나의 세그멘트에 도통되는 것이다. 출력 버퍼가 지나치게 크지 않고는 8개의 세그멘트의 전류가 -V_dd에 연결될 수 없으나 1개의 세그멘트의 전류는 -V_dd에 연결될 수 있다.

SA~SP까지 세그멘트 신호의 하나의 시간은 머쉰 사이클(machine cycle) 즉 선 33상에 나타나는 하나의 명령어가 완전히 수행되는 시간의 몇배이다. 아마도 각각의 SA,SB등이 나오는 시간에 40개이상의 머쉰 사이클이 일어난다. 고로 출력 버퍼 62와 84는 정적이거나 래취(latch)가 되던가, 주어진 세그멘트가 구동된 동안 그장치가 여러가지 기능을 하도록 가능하게 한다. 제2도(a)의 SB기간 동안 숫자코드 D₆-D₁은 SA가 구동되는 동안 레지스터 83,84에서 셋업된다. 역시 각 신호 SA-SP 동안 키보드 테스트나 입력루틴이 작동된다.

계산기 시스템에서 사용된 본 발명의 개념이 설명되었다. 이 개념은 명백히 디지탈 시계와 같은 다른 장치에도 쓰일 수 있다.

비록 본 발명이 특정한 실시예에 관해 설명되었지만 이 설명이 단지 제한된 의미로 생각되서는 안된다. 본 기술에 숙련된 사람에게는 본 발명의 다른 실시예 뿐 만 아니라 본 실시예의 여러가지 수정을 할 수 있음이 명백하다. 고로 부가된 청구범위는 그와같은 수정이나 실시예가 본 발명의 범위내에 있을 것으로 사료된다.

Claims (1)

1. 각 복수 개의 세그멘트를 갖는 형태의 복수개의 문자를 갖는 디스플레이 장치를 갖고, 같은 세그멘트 모두는 전기적으로 연결되고 각 문자의 모든 세그멘트에 공통되는 전극을 갖는 문자 디스플레이 장치에 있어서 세그멘트에 연결된 상기 세그멘트를 규칙적으로 구동하는 연속적 신호를 발생하는 세그멘트 스캔장치와 상기 전극에 연결되고 디스플레이될 문자에 따라 상기 전극을 선택적으로 구동시키는 코드화된 신호를 발생시키는 문자구동 장치로된 것을 특징으로하는 디스플레이 장치.

Images