KR790001472B1 - Gain control circuit - Google Patents

Gain control circuit Download PDF

Info

Publication number
KR790001472B1
KR790001472B1 KR740000279A KR740000279A KR790001472B1 KR 790001472 B1 KR790001472 B1 KR 790001472B1 KR 740000279 A KR740000279 A KR 740000279A KR 740000279 A KR740000279 A KR 740000279A KR 790001472 B1 KR790001472 B1 KR 790001472B1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
gain control
collector
gain
Prior art date
Application number
KR740000279A
Other languages
Korean (ko)
Inventor
요시오 이시가끼
마사유끼 혼구우
히로미 가와가미
Original Assignee
원본미기재
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 소니 가부시끼 가이샤 filed Critical 원본미기재
Priority to KR740000279A priority Critical patent/KR790001472B1/en
Application granted granted Critical
Publication of KR790001472B1 publication Critical patent/KR790001472B1/en

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

A cct, which could improve characteristics of the gain attenuation quantity VS. noise factor, was composed of transistor(Q2) comprising a signal current source(ei), resistor(Rc) connected to the transistor collector in series, common-base transistor(Q1) whose base was connected to the other lead of the resistor(Rc) and load impedance (RL) connected to the transistor (Q1) collector. A max. gain attenuation quantity was easily determined by the ratio of the resistor (Rc) to variable impedance element (Z1).

Description

이득 제어회로Gain control circuit

제 1 도는 종래의 이득 제어회로를 표시하는 접속도.1 is a connection diagram showing a conventional gain control circuit.

제 2 도는 본 발명의 이득 제어 회로의 기본 구성을 표시하는 접속도.2 is a connection diagram showing a basic configuration of a gain control circuit of the present invention.

제 3 도는 본 발명의 구체적인 실시예를 표시하는 접속도.3 is a connection diagram showing a specific embodiment of the present invention.

제 4 도 내지 제 8 도는 본 발명의 다른 실시예를 표시하는 접속도.4 through 8 are connection diagrams showing another embodiment of the present invention.

본 발명은 이득 제어 회로에 관한 것으로, 특히 이득 감쇄량대 잡음 특성의 개선 및 최대 감쇄량을 적당한 값으로 쉽게 선정하여 얻는 이득 제어 회로를 제안하고저 하는 것이다.The present invention relates to a gain control circuit, and more particularly, to propose a gain control circuit obtained by easily improving the gain attenuation versus noise characteristics and selecting the maximum attenuation amount to an appropriate value.

종래 IC(집적회로)로 통상 사용하고 있는 이득제어 회로를 제 1 도에 표시한다. 이 종래의 회로는 정전류 원회로를 구성하는 트랜지스터 Q1의 정전류 IO를 트랜지스터 Q2, Q3를 흐르는 전류 I1, 과 I2로 분류시켜 제어전압 VAGC의 전압치에 의해 트랜지스터 Q2, Q3를 각각 흐르는 전류 I1, I2의 분류비를 변경하므로써 트랜지스터 Q2, Q3의 각각의 에미터 임피던스를 제어하고, 트랜지스터 Q1으로 부터의 신호전류 iO를 트랜지스터 Q2, Q3로 흐르는 전류 i1, i2로 분류시키고, 부하저항 RL을 흐르는 신호전류 i2를 가변하여, 이득 제어를 하는 회로이다.Fig. 1 shows a gain control circuit conventionally used in conventional ICs (integrated circuits). The conventional circuit includes a constant current source classify the constant current I O of the transistor Q 1 to the circuit transistor Q 2, Q 3 to the flowing current I 1, and I 2 to the transistor by the voltage value of the control voltage V AGC Q 2, each emitter of the flowing Q 3 each current I 1, by changing the diversion ratio of I 2 transistors Q 2, Q 3 site controlling the impedance, the transistor a signal current i O from the transistor Q 1 Q 2, Q 3 It is a circuit for classifying into currents i 1 and i 2 flowing in, and varying the signal current i 2 flowing in the load resistance R L to control gain.

이 종래회로로서는 트랜지스터 Q3의 베이스 분포저항 rbb'(도시되지 않음) 및 이들 감쇄시의 트랜지스터 Q2의 베이스 분포 저항 rbb'(도시되지 않음)의 잡음원이 출력에 나타나므로 이득 감쇄와 함께 NF (잡음지수)의 악화가 생기는 결점이 있다.As the conventional circuit, the noise distribution of the base distribution resistor r bb '(not shown) of the transistor Q 3 and the base distribution resistor r bb ' (not shown) of the transistor Q 2 at the time of these attenuations appears at the output. There is a drawback that the deterioration of NF (noise index) occurs.

본 발명은 이러한 결점을 일소하고 감쇄량대 잡음지수를 개선할 수 있는 이득 제어 회로를 제안하고 저한 것이다.The present invention proposes and lowers a gain control circuit that can eliminate these drawbacks and improve the attenuation versus noise figure.

이하 본 발명의 일 실시예를 도면에 의해 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

제 2 도는 본 발명의 기본 구성을 표시하고, IO는 신호전류원, Q1은 베이스 접지형 트랜지스터, RL은 부하임피던스, Z1은 가변임피던스 소자이다.2 shows a basic configuration of the present invention, where I 0 is a signal current source, Q 1 is a base ground transistor, R L is a load impedance, and Z 1 is a variable impedance element.

이 회로에 있어서 출력전압 VOIn this circuit, the output voltage V O is

Figure kpo00001
Figure kpo00001

로되고, 여기서 Z1》Rc 이므로 VO≒iO·RL…………………(4)Where Z 1 》 Rc, so V O ≒ i O · R L. … … … … … … (4)

로 되고 신호전류 iO는 전(全)부하임피던스 RL에 전송되어 최대 이득이 된다.The signal current i O is transferred to the full load impedance R L to the maximum gain.

다음에 가변 임피던스 소자 Z1을 이득 제어신호 VAGC로 임피던스 제어하므로서 신호전류 iO는 저항기Next, the variable current element Z 1 is impedance controlled by the gain control signal V AGC , so that the signal current i O is a resistor.

Rc와 가변 임피던스 소자 Z1의 크기의 비에 의해 제(1)식 및 (2)식으로 표시되는 i1, i2로 분류된다. 이 때문에 출력전압 VO는 상기(3)제식으로 표시된 값이 되어, 이득이 감쇄된다.Rc and is classified as i 1, i 2 represented by the formula (1) and equation (2) by the ratio of the size of the variable impedance element Z 1. For this reason, the output voltage VO becomes the value represented by Formula (3) above, and the gain is attenuated.

또 가변 임피던스 소자 Z1이 Z1=0가 되는 경우는 출력신호 전류 i2는 제(1)식으로부터 i2=0로 되고 출력신호 전압 VO=0로 되어 최대 감쇄량이 얻어진다.When the variable impedance element Z 1 becomes Z 1 = 0, the output signal current i 2 becomes i 2 = 0 from the formula (1) and the output signal voltage V 0 = 0 to obtain the maximum attenuation amount.

이와같이 이득제어가 행해지는 것이지만 본 발명회로에 의하면 트랜지스터 Q1의 베이스 분포저항 rbb'에 의한 잡음은 트랜지스터 Q1의 에미터에 접속된 저항기 RC에 의해 출력에 대해 이득을 거의 갖지 않으므로 출력에 효과적으로 나타나지 않는다. 이러한 감쇄량대 잡음지수 특성은 제 1 도에 표시된 종래 회로로부터 개선할 수 있는 것이다.Thus, the gain control but is performed with the present invention the output according to the circuit noise by the base distributed resistance r bb 'of the transistor Q 1 will therefore have little benefit for the output by a resistor R C connected to the emitter of the transistor Q 1 It does not appear effectively. This attenuation versus noise figure characteristics can be improved from the conventional circuit shown in FIG.

또 본 발명회로에서는 가변 임피던스 소자 Z1의 임피던스의 최소치 또는 저항 RC의 어느쪽 한쪽 혹은 양쪽의 값을 적당히 선택함으로써 제3식으로 부터 저항기 RC와 가변임피던스 소자 Z1의 비로 결정된 최대의 이득 감쇄량을 적당히 선정할 수가 있다.The present invention circuit, the variable impedance element impedance of the minimum value or the resistance R of which one side or by appropriately selecting the value of both the third type resistor R C and the variable impedance element up to a gain determined as the ratio of Z 1 from the C of Z 1 Attenuation amount can be selected suitably.

이 사실은 2단 구성증폭기등에서 2단과 함께 이득제어를 하려는 경우, 1단과 2단의 저항기 RC또는 가변임피던스 소자 Z1의 최소치를 변화시키므로써 1단과 2단의 최대 감쇄량의 배분이 변화되는 2단 구성증폭기로써의 잡음지수 특성을 개선할 수 있다.This is actually the case to the gain control 2 with end etc. a two-stage configuration amplifier, one end and the resistor of the two-stage R C, or second variable impedance elements to write because changes in the minimum value of Z 1 is the distribution of the maximum attenuation of one stage and two-stage change However, the noise figure of the component amplifier can be improved.

제 3 도는 본 발명의 구체적인 실시예를 표시하는 것으로 본예에 있어서는 가변 임피던스 소자 Z1대신에 트랜지스터 Q3를 사용하는 경우를 표시한다. 트랜지스터 Q3의 콜렉터에 저항기 R1을 통해서 동작바이어스전원을 공급함과 동시에 베이스를 콘덴서 C1을 통하여 접지하여 이것에 이득 제어전압 VAGC를 공급하도록 하고, 콜렉터와 저항기 R1과의 접속점을 콘덴서 C2를 거쳐 신호 전류원을 구성하는 트랜지스터 Q2의 콜렉터에 접속한다.FIG. 3 shows a specific embodiment of the present invention. In this example, the transistor Q 3 is used instead of the variable impedance element Z 1 . The operating bias power supply is supplied to the collector of transistor Q 3 through the resistor R 1 , and the base is grounded through the capacitor C 1 to supply the gain control voltage V AGC , and the connection point between the collector and the resistor R 1 is connected to the capacitor C 3. It is connected to the collector of the transistor Q 2 constituting a signal source via a second.

이렇게하면 트랜지스터 Q3의 베이스에 공급되는 이득제어전압 VAGC를 가변하고 그 콜렉터-에미터간 전압 VCE를 포화영역으로 되게하므로서, 콜렉터-베이스간이 역 바이어스 상태로부터 순 바이어스 상태로 되어, 콜렉터 베이스간 임피던스 Zcb가 높은 임피던스로 부터 낮은 임피던스로 변화한다.This changes the gain control voltage V AGC supplied to the base of transistor Q 3 and makes the collector-emitter voltage V CE a saturation region, so that the collector-base goes from the reverse bias state to the forward bias state. Impedance Z cb changes from high impedance to low impedance.

따라서 트랜지스터 Q3의 베이스에 사용 주파수로 낮은 임피던스를 주로 측로용(側路用) 콘덴서 C1을 접속하므로서, 이득 제어신호 전압 VAGC를 가변하면 트랜지스터 Q2로부터의 신호전류 iO는 트랜지스터 Q3의 콜렉터 접지간 임피던스 Z1과 저항기 RC의 저항값의 비에 의해 신호전류 i2와 i1으로 분류된다. 그래서 이득 제어전압 VAGC에 의해 트랜지스터 Q3의 콜렉터 접지간 임피던스를 제어하는 것으로서 신호전류 i2가 제어된다. 따라서 출력단의 트랜지스터 Q1의 콜렉터에는 VO=i2·RL인 이득 제어된 신호출력전압이 얻어진다.Therefore, by connecting the low impedance at the frequency of use to the base of the transistor Q 3 and mainly connecting the capacitor C 1 for the side path, if the gain control signal voltage V AGC is varied, the signal current i O from the transistor Q 2 is changed to the transistor Q 3. The signal currents i 2 and i 1 are classified by the ratio of the impedance Z 1 between the collector grounds and the resistance of the resistor R C. Therefore, the signal current i 2 is controlled by controlling the impedance between the collector grounds of the transistor Q 3 by the gain control voltage V AGC . Thus, a gain-controlled signal output voltage with V O = i 2 · R L is obtained at the collector of transistor Q 1 at the output stage.

이 경우 앞에도 설명한 것 같이 트랜지스터 Q1의 베이스 분포 저항 rbb'에 의한 잡음원은 트랜지스터 Q1의 에미터에 접속된 저항 RC의 존재에 의해 출력에 대한 이득을 갖지 못하고 출력측에 나타나지 않는다. 이 때문에 감쇄량의 증가에 대해 잡음지수 특성의 악화는 적다.In this case, as it is also explained before noise source according to the distribution of the base resistance of the transistor Q 1 r bb 'will not have the gain for the output of the presence of the resistance R C connected to the emitter of the transistor Q 1 it does not appear at the output. For this reason, the deterioration of the noise figure characteristic is small with increasing attenuation amount.

또 저항 RC의 값 또는 콘덴서 C1의 용량값을 변화시킴으로써 저항 RC와 가변임피던스 Z1의 비로 결정되는 최대의 이득감쇄량을 적당한 값으로 설정할 수 있다.Also by changing the capacitance value of the capacitor C 1, or of the resistor R C to the maximum gain of the attenuation is determined by the ratio of resistors R C and the variable impedance Z 1 may be set to an appropriate value.

그런데 상술한 실시예로는 트랜지스터 Q2와 가변 임피던스 소자 Z1과의 사이에 콘덴서 C2를 끼워 교류적으로 결합하면 되지만 이것을 직류 결합으로 함으로서 다시 큰 이득 제어폭을 얻을 수 있다.By the way, in the above-described embodiment, the capacitor C 2 is interposed between the transistor Q 2 and the variable impedance element Z 1 to be alternatingly coupled, but a large gain control width can be obtained again by the direct current coupling.

제 4 도는 그 실시예를 표시하는 것으로, 이득 제어 신호 VAGC의 가변에 대응하여 트랜지스터 Q3의 콜렉터 접지간 임피던스가 변화하고 신호전류 iO는 저항 RC와 가변 임피던스 Z1으로 분류되어 결국 출력측 신호전류 i2는 이득제어신호 VAGC의 변화에 의해 가변된 출력전압 VO=i2·RL은 상술한 바와 같이 가변된다.4 shows an embodiment, in which the impedance between the collector ground of transistor Q 3 changes in response to the variation of the gain control signal V AGC , and the signal current i O is classified into a resistor R C and a variable impedance Z 1 . The signal current i 2 is varied by the change of the gain control signal V AGC and the output voltage V O = i 2 · R L is varied as described above.

한편, 이득 제어신호 VAGC의 변화에 의해 트랜지스터 Q3의 직류 전류는 가변되는 저항기 RC에서 전압강하가 일어나며, 이것에 의해 트랜지스터 Q2의 콜렉터 에미터간 전압 VCE가 가변되어, 트랜지스터 Q2의 증폭도 gm이 변화한다. 따라서 앞에 설명한 분류효과에 의한 이득변화 뿐만 아니라 트랜지스터 Q2의 증폭도 gm의 변화에 의한 이득변화까지도 얻는 큰 이득 가변폭을 얻을 수가 있다.On the other hand, the DC current of the transistor Q 3 by the change of the gain control signal V AGC is the collector emitter voltage V CE of the transistor Q 2 by the occurs a voltage drop in the variable resistor R C is, it is variable, the transistor Q 2 The amplification degree g m changes. Therefore, it is possible to obtain a large gain variable width that obtains not only the gain change due to the classification effect described above, but also the gain change caused by the change in g m of the transistor Q 2 .

이 경우 제 5 도의 표시와 같이 트랜지스터 Q2및 Q3의 에미터에 각각 저항기 R2, R3를 접속하므로서 트랜지스터 Q2, Q3의 콜렉터 에미터간의 전압 VCE를 각별히 설정할 수 있고 분류효과에 의한 이득 변화와 증폭도 gm의 변화에 의한 이득 변화와의 개시점을 임의로 변경 설정하는 것이 가능하게 되어, 이득제어 감도를 조정할 수 있다.In this case, as shown in FIG. 5, by connecting resistors R 2 and R 3 to emitters of transistors Q 2 and Q 3 respectively, the voltage V CE between the collector emitters of transistors Q 2 and Q 3 can be set separately. It is possible to arbitrarily change and set the starting point of the gain change caused by the change in gain and the amplification degree g m , and the gain control sensitivity can be adjusted.

또 제 6 도에 표시한 바와 같이 트랜지스터 Q3의 베이스에 직렬로 저항기 γ을 접속하고, 이 저항기 γ의 저항값을 적당한 값으로 선정하므로서 측로용 콘덴서의 용량값 선정과 맞추어서 이득변화의 최대 감쇄량을 선정할 수가 있다.As shown in FIG. 6, the resistor γ is connected in series with the base of the transistor Q 3 , and the resistance value of the resistor γ is selected as an appropriate value, so that the maximum attenuation of the gain change is made in accordance with the selection of the capacitance value of the side capacitor. Can be selected.

또 가변 임피던스 소자로써는 상술과 같이 트랜지스터에 한하지 않고 제 7 도에 도시한 바와 같이 다이오드 D를 사용할 수도 있다. 이와 같이 다이오드 D를 사용할 경우도 상술한 바와 같이 제 8 도에서 처럼 다이오드 D와 직렬로 최대 감쇄량 설정용 저항기 γ을 설치함으로써 콘덴서 C1의 용량값 선정과 맞추어 이득 제어의 최대 감쇄량을 임의 값으로 설정할 수가 있다.As the variable impedance element, not only the transistor but also the diode D as shown in FIG. 7 can be used as described above. In the case of using the diode D as described above, as shown in FIG. 8, by setting the resistor γ for setting the maximum attenuation amount in series with the diode D, the maximum attenuation amount of the gain control is set to an arbitrary value in accordance with the capacitance value selection of the capacitor C 1 . There is a number.

이상과 같이 본 발명에 의하면 이득 감쇄에 따른 잡음지수의 악화가 없을 뿐만 아니라 최대 감쇄량의 설정이 용이한 이득제어 회로가 얻어진다.As described above, according to the present invention, a gain control circuit can be obtained in which not only the noise index due to gain attenuation is deteriorated but also the maximum attenuation amount can be easily set.

Claims (1)

본문에 상술하고 도면에 도시한 바와 같이, 신호 전류원을 구성하는 트랜지스터(θ2)와, 그 트랜지스터의 콜렉터에 직렬 접속된 저항기(RC)와, 그 저항기의 타단에 에미터를 접속한 베이스 접지형 트랜지스터(θ1)와, 그 베이스 접지형 트랜지스터의 콜렉터에 직렬 접속한 부하 임피던스(RL)와, 상기 신호전류원을 구성하는 트랜지스터와 병렬 접속한 가변 임피던스 소자(Z1)로 구성되는 이득 제어회로.As described above and shown in the drawings, the transistor θ 2 constituting the signal current source, the resistor R C connected in series with the collector of the transistor, and the base ground connected with the emitter at the other end of the resistor Gain control consisting of a type transistor θ 1 , a load impedance R L connected in series with a collector of the base grounding transistor, and a variable impedance element Z 1 connected in parallel with a transistor constituting the signal current source. Circuit.
KR740000279A 1974-01-01 1974-01-01 Gain control circuit KR790001472B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR740000279A KR790001472B1 (en) 1974-01-01 1974-01-01 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR740000279A KR790001472B1 (en) 1974-01-01 1974-01-01 Gain control circuit

Publications (1)

Publication Number Publication Date
KR790001472B1 true KR790001472B1 (en) 1979-10-20

Family

ID=19199086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR740000279A KR790001472B1 (en) 1974-01-01 1974-01-01 Gain control circuit

Country Status (1)

Country Link
KR (1) KR790001472B1 (en)

Similar Documents

Publication Publication Date Title
JPS5990412A (en) Bidirectional constant current driving circuit
KR0148324B1 (en) Variable gain amplifying circuit
CA1210090A (en) Cascode current-source arrangement
US3835401A (en) Signal control circuit
US4410859A (en) Signal amplifier circuit arrangement with output current limiting function
KR850001539B1 (en) Current mode biquadratic active filter
KR940001817B1 (en) Voltage-current transformation circuit for active filter
US3582807A (en) Amplifier gain control circuit including diode bridge
US4100438A (en) Compound transistor circuitry
US4088963A (en) Gain control circuit
KR790001472B1 (en) Gain control circuit
US3531731A (en) Variable resistance circuit means
US3982210A (en) Automatic gain control circuit for a crystal oscillator
US3764931A (en) Gain control circuit
US3651420A (en) Variable gain direct coupled amplifier
US3631356A (en) Controllable amplifier stage
US3383615A (en) Wide-band linear power amplifier
US3543174A (en) Variable gain transistor amplifier
JPH0230202B2 (en) RITOKUKAHENZOFUKUKAIRO
US4456886A (en) Control circuit for voltage controlled variable attenuator
US3539834A (en) Constant-current transistor circuits
JP2624584B2 (en) Active high-frequency weighting circuit used in noise attenuation circuit
JPH0626291B2 (en) Gain control device
US4132963A (en) Gain controlled signal amplifier
JPH10247846A (en) Input circuit