KR20240129929A - Device for current amplification in a semiconductor test equipment system - Google Patents
Device for current amplification in a semiconductor test equipment system Download PDFInfo
- Publication number
- KR20240129929A KR20240129929A KR1020230023156A KR20230023156A KR20240129929A KR 20240129929 A KR20240129929 A KR 20240129929A KR 1020230023156 A KR1020230023156 A KR 1020230023156A KR 20230023156 A KR20230023156 A KR 20230023156A KR 20240129929 A KR20240129929 A KR 20240129929A
- Authority
- KR
- South Korea
- Prior art keywords
- current
- balancing resistor
- power supply
- input voltage
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 230000003321 amplification Effects 0.000 title claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45538—Indexing scheme relating to differential amplifiers the IC comprising balancing means, e.g. trimming means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
본 발명의 바람직한 일 실시예로서, 반도체테스트시스템의 전류증폭장치는 전원공급장치(DPS)의 입력전압을 제 1 밸런싱저항이 직렬연결된 DPS force 채널로 피시험반도체소자(DUT)에 공급하는 DPS전원공급부; 및 상기 전원공급장치와 상기 피시험반도체소자 사이에 병렬연결된 외부전원에 연결된 모스펫의 소스에 제 2 밸런싱저항을 직렬연결하여 상기 외부전원과 상기 전원공급장치의 출력 전압을 조정하여 전류만을 증폭하는 전류증폭부;를 포함하고, 상기 전류증폭부는 상기 제 1 밸런싱저항의 입력전압 V1과 상기 제 2 밸런싱저항의 입력전압 V2를 입력으로 하는 오차증폭기를 더 포함하는 것을 특징으로 한다. As a preferred embodiment of the present invention, a current amplifying device of a semiconductor test system includes: a DPS power supply unit that supplies an input voltage of a DPS to a semiconductor device under test (DUT) through a DPS force channel in which a first balancing resistor is connected in series; and a current amplifying unit that adjusts the output voltage of the external power source and the power supply unit by connecting a second balancing resistor in series to a source of a MOSFET connected to an external power source that is connected in parallel between the power supply unit and the semiconductor device under test, so as to amplify only the current; and the current amplifying unit is characterized in that it further includes an error amplifier that takes as input an input voltage V1 of the first balancing resistor and an input voltage V2 of the second balancing resistor.
Description
본 발명은 반도체 테스트 시스템에서 이용하는 전원 공급 장치(Device Power Supply; DPS)에서 피시험반도체소자(Device Under Test; DUT)에 제공하는 전류 공급을 확장시키는 방법 및 방치에 관한 것이다.The present invention relates to a method and method for expanding the current supply provided to a device under test (DUT) from a power supply device (Device Power Supply; DPS) used in a semiconductor test system.
반도체 테스트 시스템에서 이용하는 전원 공급 장치는 전류의 공급을 확장시키기 위하여 여러 개의 전원 공급 장치(DPS) 채널을 병렬 연결하거나, 외부 전원 소자를 스위칭 할 수 있도록 병렬 연결하여 전원 공급 장치(DPS) 또는 외부 전원 소자에서 선택적으로 전원을 공급한다. 또는 전원 공급 장치(DPS)의 전압 레벨만을 트래킹 하고, 별도의 외부 전원이 피시험반도체소자(DUT)에 전류를 공급한다. Power supplies used in semiconductor test systems selectively supply power from the power supply unit (DPS) or an external power source by connecting multiple power supply unit (DPS) channels in parallel to expand the current supply, or by connecting external power sources in parallel to enable switching. Alternatively, only the voltage level of the power supply unit (DPS) is tracked, and a separate external power source supplies current to the device under test (DUT).
그러나, 여러 개의 전원 공급 장치(DPS) 채널을 병렬 연결하는 방식은 전원 공급 장치의 채널 수가 부족할 경우에는 적용이 불가능하고, 대용량의 전류가 필요할 경우 더 많은 채널의 병렬 연결이 필요하므로 자원에 한계가 있다. However, the method of connecting multiple power supply unit (DPS) channels in parallel is not applicable when the number of power supply channels is insufficient, and when a large amount of current is required, parallel connection of more channels is required, which limits resources.
외부 전원 소자를 스위칭 할 수 있도록 병렬 연결하여 전원 공급 장치(DPS) 또는 외부 전원 소자에서 선택적으로 전원을 공급하는 방법은 반도체 테스트 시스템에서 별도로 외부 전원 소자 스위칭을 제어하여야 하며, 또한 외부 전원에서는 전류를 측정할 수 없는 문제가 있다. 전원 공급 장치(DPS)의 전압 레벨만을 트래킹 하고, 별도의 외부 전원이 피시험반도체소자(DUT)에 전류를 공급하는 방식은, 공급되는 전류를 측정할 수 없는 문제가 있다. The method of selectively supplying power from a power supply unit (DPS) or an external power source by connecting the external power source in parallel so that the external power source can be switched requires separate control of the external power source switching in a semiconductor test system, and also has the problem that the current cannot be measured from the external power source. The method of tracking only the voltage level of the power supply unit (DPS) and having a separate external power source supply current to the semiconductor device under test (DUT) has the problem that the supplied current cannot be measured.
본 발명의 바람직한 일 실시예에서는, 전류 공유(current sharing)를 통해 반도체 테스트 장비에서 이용하는 전원 공급 장치의 전류만을 확장시키고자 한다. In a preferred embodiment of the present invention, it is intended to expand only the current of a power supply used in semiconductor test equipment through current sharing.
본 발명의 바람직한 일 실시예로서, 반도체테스트시스템의 전류증폭장치는 전원공급장치(DPS)의 입력전압을 제 1 밸런싱저항이 직렬연결된 DPS force 채널로 피시험반도체소자(DUT)에 공급하는 DPS전원공급부; 및 상기 전원공급장치와 상기 피시험반도체소자 사이에 병렬연결된 외부전원에 연결된 모스펫의 소스에 제 2 밸런싱저항을 직렬연결하여 상기 외부전원과 상기 전원공급장치의 출력 전압을 조정하여 전류만을 증폭하는 전류증폭부;를 포함하고, 상기 전류증폭부는 상기 제 1 밸런싱저항의 입력전압 V1과 상기 제 2 밸런싱저항의 입력전압 V2를 입력으로 하는 오차증폭기를 더 포함하는 것을 특징으로 한다. As a preferred embodiment of the present invention, a current amplifying device of a semiconductor test system includes: a DPS power supply unit that supplies an input voltage of a DPS to a semiconductor device under test (DUT) through a DPS force channel in which a first balancing resistor is connected in series; and a current amplifying unit that adjusts the output voltage of the external power source and the power supply unit by connecting a second balancing resistor in series to a source of a MOSFET connected to an external power source that is connected in parallel between the power supply unit and the semiconductor device under test, so as to amplify only the current; and the current amplifying unit is characterized in that it further includes an error amplifier that takes as input an input voltage V1 of the first balancing resistor and an input voltage V2 of the second balancing resistor.
본 발명의 또 다른 바람직한 일 실시예로서, 반도체테스트시스템의 전류증폭장치는 전원공급장치(DPS)와 피시험반도체소자(DUT) 사이에 삽입된 제 1 밸런싱저항부; 상기 전원공급장치와 상기 피시험반도체소자 사이에 병렬연결된 외부전원에 연결된 모스펫의 출력단에 직렬연결된 제 2 밸런싱저항부; 및 상기 제 1 밸런싱저항의 입력전압 V1과 상기 제 2 밸런싱저항의 입력전압 V2를 입력으로 하는 오차증폭기;를 포함하는 것을 특징으로 한다. As another preferred embodiment of the present invention, a current amplifier of a semiconductor test system is characterized by including: a first balancing resistor section inserted between a power supply unit (DPS) and a semiconductor device under test (DUT); a second balancing resistor section connected in series to an output terminal of a MOSFET connected to an external power source connected in parallel between the power supply unit and the semiconductor device under test; and an error amplifier having as input an input voltage V1 of the first balancing resistor and an input voltage V2 of the second balancing resistor.
본 발명의 바람직한 일 실시예로서, 오차증폭기는 비반전단자(+)에 상기 입력전압 V1을, 그리고 상기 오차증폭기의 반전단자(-)에 상기 입력전압 V2를 입력받아, 상기 입력전압 V1과 상기 입력전압 V2가 같아지도록 조정하는 것을 특징으로 한다. As a preferred embodiment of the present invention, the error amplifier is characterized in that it receives the input voltage V1 to a non-inverting terminal (+) and the input voltage V2 to an inverting terminal (-) of the error amplifier, and adjusts the input voltage V1 and the input voltage V2 to be equal.
본 발명의 바람직한 일 실시예로서, 상기 전원공급장치에서 제공하는 전류 I1와 상기 외부전원의 전류에서 제공하는 전류 I2는 상기 제 1 밸런싱저항과 상기 제 2 밸런싱저항의 비율에 의해 결정되며, 상기 피시험반도체소자에는 I1과 I2의 합만큼 전류가 공급되는 것을 특징으로 한다. As a preferred embodiment of the present invention, the current I 1 provided by the power supply device and the current I 2 provided from the current of the external power source are determined by the ratio of the first balancing resistor and the second balancing resistor, and the current supplied to the semiconductor device under test is the sum of I 1 and I 2 .
본 발명의 바람직한 일 실시예로서, 전류증폭장치는 반도체테스트시스템에서 이용하는 전원공급장치(DPS)에서 대용량의 전류가 필요할 경우, 전류를 확장시킬 수 있는 효과가 있다. As a preferred embodiment of the present invention, the current amplifier device has the effect of expanding the current when a large amount of current is required in a power supply unit (DPS) used in a semiconductor test system.
도 1 은 본 발명의 바람직한 일 실시예로서, 반도체테스트시스템에서 이용하는 전류증폭장치의 내부 구성도를 도시한다. FIG. 1 is a diagram showing the internal configuration of a current amplifier device used in a semiconductor test system as a preferred embodiment of the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that a person having ordinary skill in the art to which the present invention pertains can easily implement the present invention. However, since the description of the present invention is merely an embodiment for structural and functional explanation, the scope of the rights of the present invention should not be construed as being limited by the embodiments described in the text. That is, since the embodiments can be variously modified and can have various forms, the scope of the rights of the present invention should be understood to include equivalents that can realize the technical idea. In addition, the purpose or effect presented in the present invention does not mean that a specific embodiment must include all of them or only such effects, and therefore the scope of the rights of the present invention should not be understood as being limited thereby.
도 1 은 본 발명의 바람직한 일 실시예로서, 반도체테스트시스템에서 이용하는 전류증폭장치의 내부 구성도를 도시한다. 도 1 은 선형 레귤레이터의 구조의 일 예가 도시되어 있으나, 파워 앰플리파이어, DPS IC(AD5560) 등으로 변형 실시가 가능함을 유의하여야 한다. Fig. 1 is a diagram showing the internal configuration of a current amplifier used in a semiconductor test system, as a preferred embodiment of the present invention. Fig. 1 shows an example of the structure of a linear regulator, but it should be noted that modifications may be made to a power amplifier, DPS IC (AD5560), etc.
본 발명의 바람직한 일 실시예로서, 전류증폭장치(100)는 DPS전원공급부(120) 및 전류증폭부(110)을 포함한다. As a preferred embodiment of the present invention, the current amplifying device (100) includes a DPS power supply unit (120) and a current amplifying unit (110).
전원공급부(120)는 전원공급장치(DPS)(120)의 입력전압 Vin을 제 1 밸런싱저항 R1이 직렬연결된 DPS force 채널(S120)로 피시험반도체소자(DUT)(130)에 공급한다. DPS Sense 채널은 경로상의 저항에 의에 강하된 전압 값을 보상한다.The power supply unit (120) supplies the input voltage Vin of the power supply device (DPS) (120) to the semiconductor device under test (DUT) (130) through the DPS force channel (S120) with the first balancing resistor R1 connected in series. The DPS sense channel compensates for the voltage value dropped due to the resistance on the path.
전류증폭부(110)는 전원공급장치(DPS)(120)와 피시험반도체소자(DUT)(130) 사이에 병렬연결된 외부전원(140)에 연결된 모스펫(180)의 소스에 제 2 밸런싱저항 R2을 직렬연결하여 외부전원(140)과 전원공급장치(DPS)(120)의 출력 전압을 조정하여 전류만을 증폭한다. 전류증폭부(110)는 제 1 및 제 2 밸런싱저항과 오차증폭기(error amplifier)(170)를 이용하여 입력전압 V1과 입력전압 V2가 같아지도록 조정하여, 병렬연결된 외부 전원(140)의 전류를 공유한다.The current amplification unit (110) amplifies only the current by adjusting the output voltage of the external power source (140) and the power supply unit (DPS) (120) by connecting the second balancing resistor R2 in series to the source of the MOSFET (180) connected to the external power source (140) connected in parallel between the power supply unit (DPS) (120) and the semiconductor device under test (DUT) (130). The current amplification unit (110) adjusts the input voltage V1 and the input voltage V2 to be the same by using the first and second balancing resistors and the error amplifier (170), thereby sharing the current of the external power source (140) connected in parallel.
상세히, 전류증폭부(110)는 제 1 밸런싱저항 R1의 입력전압 V1과 제 2 밸런싱저항 R2의 입력전압 V2를 입력으로 하는 오차증폭기(170)를 포함한다. 오차증폭기(170)의 비반전단자(+)에 입력전압 V1, 그리고 오차증폭기(170)의 반전단자(-)에 입력전압 V2가 입력되고, 오차증폭기(170)의 출력전압은 모스펫(180)의 게이트에 입력된다. 도 1 에는 N 채널 모스펫(180)이 도시되어 있다. 오차증폭기(170)는 입력전압 V1과 입력전압 V2가 같아지도록 조정하도록 구현된다. In detail, the current amplifier (110) includes an error amplifier (170) which receives input voltage V1 of the first balancing resistor R1 and input voltage V2 of the second balancing resistor R2 as inputs. The input voltage V1 is input to the non-inverting terminal (+) of the error amplifier (170), and the input voltage V2 is input to the inverting terminal (-) of the error amplifier (170), and the output voltage of the error amplifier (170) is input to the gate of the MOSFET (180). An N-channel MOSFET (180) is illustrated in Fig. 1. The error amplifier (170) is implemented to adjust the input voltage V1 and the input voltage V2 to be equal.
입력전압 V1과 V2는 같고, 제 1 밸런싱저항 R1과 제 2 밸런싱저항 R2의 출력 전압이 같으므로, 전원공급장치(DPS)(120)에서 제공하는 전류 I1와 외부전원(140)에서 제공하는 전류 I2는 수학식 1과 같이 제 1 밸런싱저항 R1과 제 2 밸런싱저항 R2의 비율에 의해 결정된다. 이 경우, 외부전원(140)에서 제공하는 전류 I2는 전원공급장치(DPS)(120)에서 제공하는 전류 I1에 
전류증폭부(110)는 피시험반도체소자(DUT)(130)에 I1과 I2의 합만큼 전류를 공급한다. 본 발명의 바람직한 일 실시예로서, 전류증폭장치(100)는 전원공급장치(DPS)(120)에 인가되는 전압 Vout에는 영향을 미칠 수 없고, 전원공급장치(DPS)(120)의 전류만 외부 전원장치(140)와 공유함으로써 반도체 테스트 시스템의 전압의 정확도를 유지할 수 있다. The current amplifier (110) supplies a current equal to the sum of I 1 and I 2 to the semiconductor device under test (DUT) (130). As a preferred embodiment of the present invention, the current amplifier (100) cannot affect the voltage Vout applied to the power supply unit (DPS) (120), and only shares the current of the power supply unit (DPS) (120) with the external power supply unit (140), thereby maintaining the accuracy of the voltage of the semiconductor test system.
본 발명의 또 다른 바람직한 일 실시예로서, 전류증폭장치(100)는 제 1 밸런싱저항부(150), 제 2 밸런싱저항부(160) 및 오차증폭기(170)를 포함한다.As another preferred embodiment of the present invention, the current amplifier (100) includes a first balancing resistor unit (150), a second balancing resistor unit (160), and an error amplifier (170).
제 1 밸런싱저항부(150)는 전원공급장치(DPS)(120)와 피시험반도체소자(DUT)(130) 사이에 삽입된다. 제 1 밸런싱저항부(150)는 Shunt Resistor 등으로 구현될 수 있다. The first balancing resistor unit (150) is inserted between the power supply unit (DPS) (120) and the semiconductor device under test (DUT) (130). The first balancing resistor unit (150) can be implemented as a shunt resistor, etc.
제 2 밸런싱저항부(160)는 전원공급장치(DPS)(120)와 피시험반도체소자(DUT)(130) 사이에 병렬연결된 외부전원(140)에 연결된 모스펫(180)의 소스에 직렬연결된다. The second balancing resistor unit (160) is connected in series to the source of a MOSFET (180) connected to an external power source (140) connected in parallel between a power supply unit (DPS) (120) and a semiconductor device under test (DUT) (130).
오차증폭기(170)는 제 1 밸런싱저항(150)의 입력전압 V1과 제 2 밸런싱저항(160)의 입력전압 V2를 입력으로 받고, 오차증폭기(170)의 출력전압은 모스펫(180)의 게이트에 입력된다. 또한, 모스펫(180)의 소스는 제 2 밸런싱저항부(160)에 연결되어 피드백회로를 구성한다. The error amplifier (170) receives the input voltage V1 of the first balancing resistor (150) and the input voltage V2 of the second balancing resistor (160) as inputs, and the output voltage of the error amplifier (170) is input to the gate of the MOSFET (180). In addition, the source of the MOSFET (180) is connected to the second balancing resistor unit (160) to form a feedback circuit.
본 발명의 바람직한 일 실시예로서, 전류증폭장치(100)는 제 2 밸런싱저항(160), 오차증폭기(170) 및 모스펫(180)을 이용하여 전원공급장치(DPS)(120)와 외부전원(140) 간에 전류를 공유할 수 있다. 이 방법을 통해 피시험반도체소자(DUT)(130)에는 확장된 전류를 공급할 수 있다. As a preferred embodiment of the present invention, the current amplifier device (100) can share current between the power supply device (DPS) (120) and the external power source (140) by using the second balancing resistor (160), the error amplifier (170), and the MOSFET (180). Through this method, an expanded current can be supplied to the device under test (DUT) (130).
보다 상세히, 전류증폭장치(100)는 제 2 밸런싱저항(160), 오차증폭기(170) 및 모스펫(180)을 이용하여 전압에 관계없이 
또한 전류증폭장치(100)는 피시험반도체소자(DUT)에서 소모되는 소모전류 I1+I2가 전원공급장치(DPS)(120)의 전류 I1와 전류증폭부(110)의 전류 I2로 나누어지므로, 전원공급장치(DPS)(120)의 전류 I1가 낮아지는 효과가 있다. 이는 결국 부하 반응속도(Load Transient Response)에 의한 전압 강하를 낮추어 반도체 테스트 성능을 향상시킬 수 있다. In addition, since the current consumption I 1 + I 2 consumed by the semiconductor device under test (DUT) is divided into the current I 1 of the power supply unit (DPS) (120) and the current I 2 of the current amplifier unit (110), the current I 1 of the power supply unit (DPS) (120) has the effect of lowering. This can ultimately lower the voltage drop due to the load transient response, thereby improving semiconductor test performance.
이상, 본 발명의 실시 예는 상술한 장치 및/또는 운용방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. 이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Above, the embodiment of the present invention is not implemented only through the above-described device and/or operating method, but may also be implemented through a program for realizing a function corresponding to the configuration of the embodiment of the present invention, a recording medium having the program recorded thereon, etc., and such implementation can be easily implemented by a specialist in the technical field to which the present invention belongs from the description of the embodiment described above. Although the embodiment of the present invention has been described in detail above, the scope of the rights of the present invention is not limited thereto, and various modifications and improvements made by those skilled in the art using the basic concept of the present invention defined in the following claims also fall within the scope of the rights of the present invention.
120: 전원공급장치
130: 피시험반도체소자
140: 외부 전원
150: 제 1 밸런싱저항부
160: 제 2 밸런싱저항부
170: 오차증폭기
180: 모스펫120: Power supply
130: Semiconductor device under test
140: External power
150: 1st balancing resistor
160: Second balancing resistor
170: Error Amplifier
180: MOSFET
Claims (10)
상기 전원공급장치와 상기 피시험반도체소자 사이에 병렬연결된 외부전원에 연결된 모스펫의 소스에 제 2 밸런싱저항을 직렬연결하여 상기 외부전원과 상기 전원공급장치의 출력 전압을 조정하여 전류만을 증폭하는 전류증폭부;를 포함하고,
상기 전류증폭부는 상기 제 1 밸런싱저항의 입력전압 V1과 상기 제 2 밸런싱저항의 입력전압 V2를 입력으로 하는 오차증폭기(error amplifier)를 더 포함하는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치. A DPS power supply unit that supplies the input voltage of the DPS to the semiconductor device under test (DUT) through a DPS force channel in which a first balancing resistor is connected in series; and
A current amplification unit that amplifies only the current by adjusting the output voltage of the external power supply and the power supply unit by connecting a second balancing resistor in series to the source of the MOSFET connected to the external power supply connected in parallel between the power supply unit and the semiconductor device under test;
A current amplifying device of a semiconductor test system, characterized in that the current amplifying unit further includes an error amplifier that receives as input the input voltage V1 of the first balancing resistor and the input voltage V2 of the second balancing resistor.
상기 오차증폭기의 비반전단자(+)에 상기 입력전압 V1을, 그리고 상기 오차증폭기의 반전단자(-)에 상기 입력전압 V2를 입력받아, 상기 입력전압 V1과 상기 입력전압 V2가 같아지도록 조정하는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치. In the first paragraph,
A current amplifier device of a semiconductor test system, characterized in that the input voltage V1 is input to the non-inverting terminal (+) of the error amplifier, and the input voltage V2 is input to the inverting terminal (-) of the error amplifier, and the input voltage V1 and the input voltage V2 are adjusted to be the same.
상기 전원공급장치에서 제공하는 전류 I1와 상기 외부전원의 전류에서 제공하는 전류 I2는 상기 제 1 밸런싱저항과 상기 제 2 밸런싱저항의 비율에 의해 결정되며, 상기 피시험반도체소자에는 I1과 I2의 합만큼 전류가 공급되는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치. In the first paragraph,
A current amplifying device of a semiconductor test system, characterized in that the current I 1 provided by the power supply device and the current I 2 provided by the current of the external power source are determined by the ratio of the first balancing resistor and the second balancing resistor, and the current supplied to the semiconductor device under test is the sum of I 1 and I 2 .
I1은 상기 전원공급장치에서 제공하는 전류, I2은 상기 외부전원에서 제공하는 전류, R1은 상기 제 1 밸런싱저항, 그리고 R2는 상기 제 2 밸런싱저항인 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치. In the first paragraph,
A current amplifying device of a semiconductor test system, characterized in that I 1 is a current provided by the power supply device, I 2 is a current provided by the external power source, R1 is the first balancing resistor, and R2 is the second balancing resistor.
상기 오차증폭기의 출력전압을 상기 모스펫의 게이트에 입력하는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치. In the first paragraph,
A current amplifier device of a semiconductor test system characterized in that the output voltage of the above error amplifier is input to the gate of the above MOSFET.
상기 전원공급장치와 상기 피시험반도체소자 사이에 병렬연결된 외부전원에 연결된 모스펫의 출력단에 직렬연결된 제 2 밸런싱저항부; 및
상기 제 1 밸런싱저항의 입력전압 V1과 상기 제 2 밸런싱저항의 입력전압 V2를 입력으로 하는 오차증폭기;를 포함하는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치.A first balancing resistor inserted between the power supply unit (DPS) and the device under test (DUT);
A second balancing resistor connected in series to the output terminal of a MOSFET connected to an external power source connected in parallel between the power supply device and the semiconductor device under test; and
A current amplifier device of a semiconductor test system, characterized by including an error amplifier having as input the input voltage V1 of the first balancing resistor and the input voltage V2 of the second balancing resistor.
상기 오차증폭기의 비반전단자(+)에 상기 입력전압 V1을, 그리고 상기 오차증폭기의 반전단자(-)에 상기 입력전압 V2를 입력받아, 상기 입력전압 V1과 상기 입력전압 V2가 같아지도록 조정하는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치.In the sixth paragraph, the error amplifier
A current amplifier device of a semiconductor test system, characterized in that the input voltage V1 is input to the non-inverting terminal (+) of the error amplifier, and the input voltage V2 is input to the inverting terminal (-) of the error amplifier, and the input voltage V1 and the input voltage V2 are adjusted to be the same.
상기 오차증폭기의 출력전압을 상기 모스펫의 게이트에 입력되고, 상기 모스펫의 소스는 상기 제 2 밸런싱저항부에 연결되어 피드백회로를 구성하는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치.In paragraph 6,
A current amplifier device of a semiconductor test system, characterized in that the output voltage of the error amplifier is input to the gate of the MOSFET, and the source of the MOSFET is connected to the second balancing resistor section to form a feedback circuit.
상기 전원공급장치에서 상기 피시험반도체소자에 제공하는 전류 I1와 상기 외부전원의 전류에서 상기 피시험반도체소자에 제공하는 전류 I2는 상기 제 1 밸런싱저항과 상기 제 2 밸런싱저항의 비율에 의해 결정되며, 상기 피시험반도체소자에는 I1과 I2의 합만큼 전류가 공급되는 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치.In paragraph 6,
A current amplifying device of a semiconductor test system, characterized in that the current I 1 provided to the semiconductor device under test from the power supply device and the current I 2 provided to the semiconductor device under test from the current of the external power source are determined by the ratio of the first balancing resistor and the second balancing resistor, and the current equal to the sum of I 1 and I 2 is supplied to the semiconductor device under test.
I1은 상기 전원공급장치에서 상기 피시험반도체소자에 제공하는 전류, I2은 상기 외부전원에서 상기 피시험반도체소자에 제공하는 전류, R1은 상기 제 1 밸런싱저항, 그리고 R2는 상기 제 2 밸런싱저항인 것을 특징으로 하는 반도체테스트시스템의 전류증폭장치.
In paragraph 6,
A current amplifying device of a semiconductor test system, characterized in that I 1 is a current provided from the power supply device to the semiconductor device under test, I 2 is a current provided from the external power source to the semiconductor device under test, R1 is the first balancing resistor, and R2 is the second balancing resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230023156A KR20240129929A (en) | 2023-02-21 | 2023-02-21 | Device for current amplification in a semiconductor test equipment system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230023156A KR20240129929A (en) | 2023-02-21 | 2023-02-21 | Device for current amplification in a semiconductor test equipment system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240129929A true KR20240129929A (en) | 2024-08-28 |
Family
ID=92591964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230023156A KR20240129929A (en) | 2023-02-21 | 2023-02-21 | Device for current amplification in a semiconductor test equipment system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240129929A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539549B1 (en) | 2015-01-09 | 2015-08-07 | (주) 에이블리 | Apparatus of interfacing device in semiconductor test system |
-
2023
- 2023-02-21 KR KR1020230023156A patent/KR20240129929A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539549B1 (en) | 2015-01-09 | 2015-08-07 | (주) 에이블리 | Apparatus of interfacing device in semiconductor test system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486058B2 (en) | Circuit and method combining a switching regulator with one or more low-drop-out linear voltage regulators for improved efficiency | |
| US7893671B2 (en) | Regulator with improved load regulation | |
| US9294057B2 (en) | Efficient low noise high speed amplifier | |
| CN113517892B (en) | High-efficiency current source/current slot DAC | |
| US20060181936A1 (en) | Apparatus and methods for regulated voltage | |
| CN100431053C (en) | Voltage generating circuit | |
| CN112445262B (en) | Low-dropout voltage stabilizing circuit supporting multi-path direct parallel output, operation method and power supply device thereof | |
| US7554377B1 (en) | Apparatus and method for signal voltage limiting | |
| US9285412B2 (en) | High speed, high current, closed loop load transient tester | |
| US7969176B2 (en) | Voltage margin test device | |
| KR20080046121A (en) | Power supply controller and method therefor | |
| KR101332102B1 (en) | Temperature compensation voltage output circuit in variable power source and method thereof | |
| KR20090127811A (en) | Voltage regulator | |
| US8207725B2 (en) | Tester having device under test power supply | |
| CN111694393A (en) | Low static fast linear regulator | |
| CN1965472B (en) | Method and apparatus for DOHERTY amplifier biasing | |
| US7795754B2 (en) | Slope control device capable of predicting uniform-current-sharing level and method thereof | |
| US8198877B2 (en) | Low voltage drop out regulator | |
| EP2887175B1 (en) | Method and system for gain boosting in linear regulators | |
| JPH04227515A (en) | Feeding-current compensating circuit | |
| KR20240129929A (en) | Device for current amplification in a semiconductor test equipment system | |
| Lin et al. | Integrated linear regulator for GaN-based gate driver applications | |
| CN103380383B (en) | For the resultant current sense resistor of wider current-sensing range | |
| KR100969964B1 (en) | Low-power low dropout voltage regulator | |
| CN105511541A (en) | Constant current source generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant |