KR20240112303A - 다중 비트 전자수 출력들을 위한 온 칩 adc 데이터 압축을 갖는 이미지 센서들 - Google Patents

Abstract

이미지 센서는 복수의 픽셀들, 하나 이상의 아날로그-디지털 변환(ADC) 회로들, 및 적어도 하나의 양자화 회로를 포함할 수 있다. 픽셀들은 광에 노출될 때 픽셀들에 의해 축적된 광전자들에 기초하여 아날로그 신호들을 생성할 수 있다. ADC 회로들은 아날로그 신호들을 디지털 신호들로 변환할 수 있는데, 디지털 신호들은 (a) 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 갖는 제1 세트의 디지털 신호들 및 (b) 이산된 광전자의 비-정수인 수에 대응하도록 제1 세트의 디지털 신호들의 값들 사이의 값을 개별적으로 갖는 제2 세트의 디지털 신호들을 포함할 수 있다. 양자화 회로는 제2 세트의 디지털 신호들을 제3 세트의 디지털 신호들로 변환할 수 있는데, 제3 세트의 디지털 신호들은 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 갖는다.

Description

다중 비트 전자수 출력들을 위한 온 칩 ADC 데이터 압축을 갖는 이미지 센서들

본 개시내용은 대체적으로 이미지 센서에 관한 것으로, 더 구체적으로는 이미지 센서의 온 칩 이미지 신호 프로세싱 회로들의 설계에 관한 것이다.

카메라와 같은 이미지 캡처 디바이스는, 특히, 모바일 디바이스들(예컨대, 스마트폰들, 태블릿들, 랩톱들 등), 로봇 장비, 또는 보안 모니터링 디바이스와 같은, 다양한 전자 디바이스들에 널리 사용된다. 이미지 캡처 디바이스는 복수의 광 수집 픽셀들을 갖는 이미지 센서를 포함할 수 있다. 픽셀은 포토다이오드를 포함할 수 있다. 이미지 캡처 디바이스는 환경으로부터의 광을 캡처하여 광을 이미지 센서로 전달할 수 있다. 광에 노출되는 경우, 픽셀들의 포토다이오드들은 광전자들을 축적할 수 있다. 판독 시, 광전자들은 포토다이오드들의 외부로 전달되어 아날로그 이미지 신호들을 생성할 수 있다. 또한, 이미지 센서는, 아날로그 이미지 신호들을 디지털 이미지 신호들로 프로세싱하여 이들을 이미지 신호 프로세서로 송신할 수 있는 하나 이상의 이미지 신호 프로세싱 회로들을 포함할 수 있다. 이미지 신호 프로세서는 디지털 이미지 신호들을 추가로 프로세싱하여 이미지들을 생성할 수 있다.

도 1은 일부 실시예들에 따른, 이미지 센서의 예시적인 이미지 신호 프로세싱 시스템을 도시하는 개략도이다.
도 2는 일부 실시예들에 따른, 한 세트의 디지털 이미지 신호들을 다른 세트의 디지털 이미지 신호들로 변환하기 위한 예시적인 방법을 보여주는 흐름도이다.
도 3은 일부 실시예들에 따른, 이미지 센서의 아날로그 이미지 신호들의 예시적인 확률 분포를 도시한다.
도 4는 일부 실시예들에 따른, 이미지 센서의 디지털 이미지 신호들의 예시적인 확률 분포를 도시한다.
도 5는 일부 실시예들에 따른, 추가 양자화에 의한 이미지 센서의 디지털 이미지 신호들의 예시적인 확률 분포를 도시한다.
도 6은 일부 실시예들에 따른, 적어도 하나의 개시된 양자화 회로를 포함하는 예시적인 이미지 센서의 개략도이다.
도 7은 일부 실시예들에 따른, 이미지 센서의 이미지 신호들을 프로세싱하기 위한 예를 보여주는 흐름도이다.
도 8은 일부 실시예들에 따른, 적어도 하나의 개시된 양자화 회로를 포함하는 이미지 센서를 갖는 이미지 캡처 디바이스(예컨대, 카메라)를 포함할 수 있는 예시적인 디바이스의 개략도를 예시한다.
도 9는 일부 실시예들에 따른, 적어도 하나의 개시된 양자화 회로를 포함하는 이미지 센서를 갖는 이미지 캡처 디바이스(예컨대, 카메라)를 포함할 수 있는 또는 그의 실시예들을 호스팅할 수 있는 예시적인 컴퓨팅 디바이스의 개략적인 블록도를 예시한다.
본 명세서는 "일 실시예" 또는 "실시예"에 대한 언급들을 포함한다. "일 실시예에서" 또는 "실시예에서"라는 문구들의 등장들은 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정 특징들, 구조들, 또는 특성들은 본 개시내용에 부합하는 임의의 적합한 방식으로 조합될 수 있다.
"포함하는(Comprising)". 이러한 용어는 개방형(open-ended)이다. 첨부된 청구범위에서 사용되는 바와 같이, 이러한 용어는 부가적인 구조 또는 단계들을 배제(foreclose)하지 않는다. "... 하나 이상의 프로세서 유닛들을 포함하는 장치"를 언급하는 청구항을 고려한다. 그러한 청구항은 장치가 부가적인 컴포넌트들(예를 들어, 네트워크 인터페이스 유닛, 그래픽 회로부 등)을 포함하는 것을 배제하지 않는다.
"~하도록 구성되는(configured to)". 다양한 유닛들, 회로들 또는 다른 컴포넌트들이 태스크 또는 태스크들을 수행"하도록 구성"되는 것으로 설명되거나 청구될 수 있다. 그러한 문맥들에서, "~하도록 구성되는"은 유닛들/회로들/컴포넌트들이 동작 동안에 그들 태스크 또는 태스크들을 수행하는 구조물(예를 들어, 회로부)을 포함한다는 것을 표시함으로써 구조물을 내포하는 데 사용된다. 이와 같이, 유닛/회로/컴포넌트는, 특정된 유닛/회로/컴포넌트가 현재 동작중이지 않은 경우(예를 들어, 켜진 상태가 아닌 경우)에도 태스크를 수행하도록 구성되는 것으로 칭해질 수 있다. "~하도록 구성되는"이라는 문구와 함께 사용되는 유닛들/회로들/컴포넌트들은 하드웨어 - 예를 들어, 회로들, 동작을 구현하도록 실행가능한 프로그램 명령어들을 저장하는 메모리 등 - 를 포함한다. 유닛/회로/컴포넌트가 하나 이상의 태스크를 수행"하도록 구성"됨을 언급하는 것은 그 유닛/회로/컴포넌트에 대해 미국 특허법 35 U.S.C. § 112, (f) 규정이 적용되지 않도록 하기 위한 의도의 명시이다. 부가적으로, "~하도록 구성되는"은 사안이 되는 태스크(들)를 수행할 수 있는 방식으로 동작하도록 소프트웨어 및/또는 펌웨어(예를 들어, FPGA 또는 소프트웨어를 실행하는 범용 프로세서)에 의해 조작되는 일반적인 구조물(예를 들어, 일반적인 회로부)을 포함할 수 있다. "~하도록 구성되는"은 또한 하나 이상의 태스크들을 구현하거나 수행하도록 적응된 디바이스들(예를 들어, 집적 회로들)을 제조하도록 제조 프로세스(예를 들어, 반도체 제조 설비)를 적응하는 것을 포함할 수 있다.
"제1", "제2", 등. 본 명세서에서 사용되는 바와 같이, 이러한 용어들은 이들이 선행하고 있는 명사들에 대한 라벨들로서 사용되고, 임의의 유형의(예를 들어, 공간적, 시간적, 논리적 등) 순서를 암시하는 것은 아니다. 예를 들어, 버퍼 회로는 "제1" 및 "제2" 값들에 대한 기입 동작들을 수행하는 것으로서 본 명세서에 설명될 수 있다. 용어들 "제1" 및 "제2"는 반드시 제1 값이 제2 값 전에 기입되어야 한다는 것을 암시하지는 않는다.
"~에 기초하여(Based on)". 본 명세서에서 사용되는 바와 같이, 이러한 용어는 결정에 영향을 주는 하나 이상의 인자들을 설명하기 위해 사용된다. 이러한 용어는 결정에 영향을 줄 수 있는 부가적인 인자들을 배제하지 않는다. 즉, 결정은 오직 그들 인자들에만 기초하거나 또는 그들 인자들에 적어도 부분적으로 기초할 수 있다. "B에 기초하여 A를 결정한다"라는 문구를 고려한다. 이러한 경우에, B가 A의 결정에 영향을 주는 인자이기는 하지만, 그러한 문구는 A의 결정이 또한 C에도 기초하는 것임을 배제하지 않는다. 다른 예시들에서, A는 오직 B에만 기초하여 결정될 수 있다.
용어들 "제1", "제2" 등이 다양한 요소들을 설명하기 위해 본 명세서에서 사용될 수 있지만, 이들 요소들은 이들 용어들에 의해 제한되어서는 안 된다는 것이 또한 이해될 것이다. 이러한 용어는 하나의 요소를 다른 요소와 구별하는 데에만 사용된다. 예를 들어, 의도된 범주로부터 벗어남이 없이, 제1 접촉이 제2 접촉으로 지칭될 수 있고, 유사하게, 제2 접촉이 제1 접촉으로 지칭될 수 있다. 제1 접촉 및 제2 접촉은 둘 다 접촉이지만, 그들이 동일한 접촉인 것은 아니다.
본 명세서에서의 설명에 사용되는 용어는 특정 실시예들을 설명하려는 목적만을 위한 것이고, 제한하려는 의도는 아니다. 설명 및 첨부된 청구범위에 사용되는 바와 같이, 단수의 형태들("a", "an" 및 "the")은 문맥상 명확하게 달리 표시되지 않는 한 복수의 형태들도 마찬가지로 포함하는 것으로 의도된다. 또한, 본 명세서에서 사용되는 바와 같은 용어 "및/또는"은 열거되는 연관된 항목들 중 하나 이상의 항목들의 임의의 및 모든 가능한 조합들을 나타내고 그들을 포괄하는 것임이 이해될 것이다. 용어들 "포함한다(include)", "포함하는(including)", "포함한다(comprise)", 및/또는 "포함하는(comprising)"은, 본 명세서에서 사용될 때, 언급된 특징들, 정수들, 단계들, 동작들, 요소들, 및/또는 구성요소들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 구성요소들, 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않음이 추가로 이해될 것이다.
본 명세서에서 사용되는 바와 같이, 용어 "~는 경우(if)"는 문맥에 따라 "~할 때(when)" 또는 "~할 시(upon)" 또는 "결정하는 것에 응답하여(in response to determining)" 또는 "검출하는 것에 응답하여(in response to detecting)"를 의미하는 것으로 해석될 수 있다. 유사하게, 문구 "~라고 결정되는 경우" 또는 "[언급된 상태 또는 이벤트가] 검출되는 경우"는 문맥에 따라 "~라고 결정할 시에" 또는 "~라고 결정하는 것에 응답하여" 또는 "[언급된 상태 또는 이벤트]를 검출할 시에" 또는 "[언급된 상태 또는 이벤트를] 검출하는 것에 응답하여"를 의미하는 것으로 해석될 수 있다.

본 명세서에 설명된 다양한 실시예들은 이미지 센서의 하나 이상의 이미지 신호 프로세싱 회로들에 관한 것이다. 일부 실시예들에서, 이미지 센서는 복수의 광 수집 픽셀들을 포함할 수 있다. 적어도 일부 픽셀들 각각은 적어도 하나의 포토다이오드 및 하나 이상의 판독 회로들을 포함할 수 있다. 일부 실시예들에서, 신호 판독 회로들은 하나 이상의 트랜지스터들을 사용하여 형성될 수 있다. 포토다이오드들은 광에 노출될 때 광전자들을 생성 및 축적할 수 있다. 판독 시, 광전자들은 포토다이오드들의 외부로 전달되어, 예컨대, 판독 회로들을 사용하여, 아날로그 이미지 신호들을 생성할 수 있다. 일부 실시예들에서, 이미지 센서는 하나 이상의 이미지 신호 프로세싱 회로들을 포함할 수 있다. 이미지 신호 프로세싱 회로들은 픽셀들로부터의 아날로그 이미지 신호들을 디지털 이미지 신호들로 프로세싱할 수 있다. 일부 실시예들에서, 디지털 이미지 신호들은

이미지 센서로부터 이미지 센서 외부의 하나 이상의 디바이스들, 예컨대, 이미지 신호 프로세서(ISP)로 전달될 수 있다. ISP는 디지털 이미지 신호들을 추가로 프로세싱하여 하나 이상의 이미지들을 생성할 수 있다. 일부 실시예들에서, 이미지 센서는 반도체 다이 상의 하나 이상의 집적 회로들을 사용하여 구현될 수 있다. 일부 실시예들에서, 이미지 센서는 카메라와 같은 이미지 캡처 디바이스의 일부일 수 있고, 이미지 캡처 디바이스는, 특히, 모바일 디바이스(예컨대, 스마트폰, 태블릿, 랩톱 등), 로봇 장비, 또는 보안 모니터링 디바이스와 같은 전자 디바이스의 일부일 수 있다.

일부 실시예들에서, 이미지 신호 프로세싱 회로들은 픽셀들의 아날로그 이미지 신호들을 디지털 이미지 신호들로 변환할 수 있는 하나 이상의 아날로그-디지털 변환(ADC) 회로들을 포함할 수 있다. 일부 실시예들에서, 이미지 신호 프로세싱 회로들은, 자동 블랙 레벨 보정(auto black level correction, ABLC) 회로 및 광학 블랙(optical black, OB) 픽셀 차감 회로와 같은 하나 이상의 어둠 보정 회로(darkness correction circuit)들을 추가로 포함할 수 있다. 일부 실시예들에서, ABLC 회로가 다수의 행(row)들 또는 열(column)들 상의 픽셀들(예컨대, 이미지 센서의 모든 행들 또는 열들 상의 픽셀들)의 디지털 이미지 신호들과 연관된 어둠을 보정할 수 있는 반면, OB 픽셀 차감 회로는 단일 행 또는 열 상의 픽셀들의 디지털 이미지 신호들과 연관된 암흑(blackness)을 보정할 수 있다. 본 개시내용에서, ABLC 및/또는 OB 픽셀 차감 회로들은 행들 또는 열들과 관련하여 설명될 수 있는데, 이는 픽셀들이 대체적으로 픽셀 어레이로 구조화되고 이들의 이미지 신호들이 그룹들로 행 단위로 또는 열 단위로 판독 및 프로세싱되기 때문이다.

일부 실시예들에서, ABLC 회로는 이미지 센서의 어두운 (또는 블랙) 영역 내의 픽셀들로부터의 디지털 이미지 신호들의 값들에 기초하여 블랙 레벨을 나타내는 값을 결정할 수 있다. 일부 실시예들에서, 이러한 픽셀들은 입사 광자들로부터 광학적으로 그리고/또는 전기적으로 차폐될 수 있고, 따라서, 단지 매우 낮은 값들, 예컨대, 임계치 미만에서 이미지 신호들을 생성할 수 있다. 예시를 목적으로, 이러한 픽셀들은 본 개시내용에서 블랙 픽셀들로 또한 지칭된다. 일부 실시예들에서, 블랙 픽셀들은 이미지 센서의 픽셀 어레이의 다수의 행들 또는 열들을 커버하는 영역에 존재할 수 있다. 이러한 블랙 픽셀들로부터의 이미지 신호들은 노이즈들(예컨대, 열 노이즈들 및/또는 다른 시스템 노이즈들)의 표현을 제공할 수 있으며, 이러한 값들은 이미지의 어둠 레벨을 결정할 수 있다. 예를 들어, 이러한 값들이 변동할 때, 전체 이미지는 더 어두워지거나 더 밝아질 수 있다. 이러한 노이즈 효과들을 보상하기 위해, ABLC 회로는 활성 (또는 블랙이 아닌) 픽셀들의 디지털 이미지 신호들의 값들로부터 블랙 레벨을 나타내는 결정된 값을 차감하여, 그에 따라서, 이러한 활성 픽셀들의 출력으로부터 어둠 레벨을 상쇄할 수 있다. 이에 비해, OB 차감 회로는 유사하게, 그러나 단일 행 또는 열 상의 픽셀들에 대해 동작할 수 있다. 예를 들어, 하나의 행을 고려하면, OB 픽셀 차감 회로는 이러한 행 상의 블랙 픽셀들의 디지털 이미지 신호들에 기초하여 이러한 행의 블랙 레벨을 나타내는 값을 결정할 수 있고, 이어서, 그 값을 행 상의 활성 (또는 블랙이 아닌) 픽셀들로부터의 디지털 이미지 신호들의 값들로부터 차감할 수 있다. 따라서, ABLC 회로가 이미지 센서의 "글로벌" 레벨에 대한 블랙 보정을 제공하는 것으로 간주될 수 있는 경우, OB 픽셀 차감 회로는 각각의 행 또는 열 상의 "로컬" 레벨에 대한 블랙 보정을 제공하는 것으로 간주될 수 있다.

일부 실시예들에서, 디지털 이미지 신호들은 제1 세트의 디지털 이미지 신호들 및 제2 세트의 디지털 이미지 신호들로 분할될 수 있다. 제1 세트의 디지털 이미지 신호들 각각이 광전자들의 정수인 수에 대응하는 값을 가질 수 있는 반면, 제2 세트의 이미지 디지털 신호들 각각은 광전자들의 비-정수인 수에 대응하도록 제1 서브세트의 디지털 신호들의 값들 사이의 값을 가질 수 있다. 광전자들이 이산된 입자들라는 점을 고려하면, 이상적인 경우에, 디지털 이미지 신호들은, 제2 세트의 디지털 이미지 신호들 없이, 제1 세트의 디지털 이미지 신호들만을 포함할 수 있다. 일부 실시예들에서, 제2 세트의 디지털 이미지 신호들은, (예컨대, 온도 변화에 의해 야기되는) 열 노이즈들 및/또는 다른 시스템 노이즈들과 같은, 노이즈들에 의해 야기될 수 있다. 일부 실시예들에서, 제2 세트의 디지털 이미지 신호들은 전술된 어둠 보정에 유용할 수 있는데, 이는 이들이 블랙 픽셀들의 이미지 신호들의 작은 값들에 대해 신호 정밀도를 제공하기 때문이다. 그러나, 일단 이러한 이미지 신호 프로세싱이 완료되면, 제2 세트의 디지털 이미지 신호들은 최종 이미지 생성 및 디스플레이에 관한 추가의 유용한 정보를 반드시 제공하지 않을 수 있다.

따라서, 일부 실시예들에서, 이미지 센서의 이미지 신호 프로세싱 회로들은 디지털 이미지 신호들을 추가로 양자화할 수 있는 양자화 회로를 포함할 수 있다. 일부 실시예들에서, 양자화 회로는 제2 세트의 디지털 이미지 신호들을 제3 세트의 디지털 이미지 신호들로 변환할 수 있고, 제3 세트의 디지털 이미지 신호들 각각은 광전자들의 정수인 수에 대응하는 값을 가질 수 있다. 일부 실시예들에서, 변환을 수행하기 위해, 양자화 회로는 제2 세트의 디지털 이미지 신호들의 각각의 디지털 이미지 신호의 값을 하나 이상의 임계치들과 비교할 수 있다. 비교에 기초하여, 양자화 회로는 디지털 이미지 신호의 (원래) 값을 교체하기 위한 (새로운) 값을 식별하고, 그에 따라서, (새로운) 디지털 신호를 생성하여 제3 세트의 디지털 이미지 신호들을 형성할 수 있다. 추가로 양자화된 디지털 신호는 데이터 처리량이 압축되도록 더 작은 비트 깊이를 가질 수 있다.

당업자는 개시된 이미지 신호 프로세싱 회로들이 몇몇 이점들을 제공할 수 있다는 것을 이해하여야 한다. 예를 들어, 변환에 의해, (이산된 광전자들의 비-정수인 수들에 대응하는) 제2 세트의 디지털 이미지 신호들의 값들은 (이산된 광전자들의 정수인 수들에 대응하는) 제3 세트의 디지털 이미지 신호들의 값들로 교체될 수 있거나, 또는 (예컨대, 이들이 특정 임계치 미만일 때) 제거될 수 있다. 따라서, 이는 이미지 센서로부터 외부 디바이스들, 예컨대, 이미지 신호 프로세서로 전달되는 디지털 이미지 신호들의 크기를 감소시킬 수 있다. 데이터 압축은 데이터 전달 속도를 증가시킬 수 있고 하류 이미지 생성 및 프로세싱을 가속시킬 수 있다. 더욱이, 전술된 바와 같이, 제2 세트의 디지털 이미지 신호들은 노이즈들에 의해 야기될 수 있다. 따라서, 그러한 값들의 변환은 비이상적인 노이즈가 있는 이미지 신호들의 보정으로 간주될 수 있다. 이는 이미지 신호 품질을 개선할 수 있고, 궁극적으로 생성된 이미지들의 선명도 및/또는 선예도를 증가시킬 수 있다.

도 1은 일부 실시예들에 따른, 이미지 센서의 예시적인 이미지 신호 프로세싱 시스템을 도시하는 개략도이다. 도 1에 도시된 바와 같이, 이미지 센서(100)는 복수의 광 수집 픽셀들(102)을 포함할 수 있다. 일부 실시예들에서, 픽셀들(102)의 적어도 일부는 각각 적어도 하나의 포토다이오드 및 하나 이상의 판독 회로들을 포함할 수 있다. 일부 실시예들에서, 판독 회로들은 하나 이상의 트랜지스터들을 사용하여 형성될 수 있다. 포토다이오드들은 광에 노출될 때 광전자들을 생성 및 축적할 수 있다. 판독 시, 광전자들은 포토다이오드들의 외부로 전달되어, 예컨대, 판독 회로들을 사용하여, 아날로그 이미지 신호들(예컨대, 아날로그 전압들)을 생성할 수 있다. 예를 들어, 일부 실시예들에서, 주어진 픽셀의 경우, 판독 시, 판독 회로들을 사용하여, 픽셀의 적어도 하나의 포토다이오드는 플로팅 확산 영역(이하, "FD")과 커플링될 수 있다. 광전자들은 포토다이오드로부터 FD로 전달될 수 있다. FD는 커패시턴스를 가질 수 있고, 광전자들의 전달은 전류가 커패시턴스를 통해 흐르게 할 수 있고, 그에 따라서, 아날로그 전압을 생성할 수 있다. FD는 픽셀 신호 출력 라인(이하, "출력")과 추가로 커플링될 수 있으며, 이를 통해 FD의 전압이 액세스 및 샘플링될 수 있다.

도 1에 도시된 바와 같이, 일부 실시예들에서, 이미지 센서(100)는 또한, 하나 이상의 증폭기들(104), 및 하나 이상의 아날로그-디지털 변환(ADC) 회로들 및 메모리(예컨대, 휘발성 메모리(예컨대, SRAM) 또는 비휘발성 메모리)(106)를 포함할 수 있다. 일부 실시예들에서, 증폭기들(104)이 픽셀들(102)의 아날로그 이미지 신호들을 증폭시킬 수 있는 반면, ADC 회로들 및 메모리(106)는 이미지 신호들을 아날로그 신호들로부터 디지털 신호들로 변환하여 이들을 메모리에 저장할 수 있다. 전술된 바와 같이, 일부 실시예들에서, 이미지 센서(100)의 픽셀들(102)은 다수의 행들 및 열들을 갖는 픽셀 어레이로 구조화될 수 있다. 일부 실시예들에서, 픽셀들(102)의 이미지 신호들은 그룹들로 행 단위로 또는 열 단위로 판독될 수 있다. 예를 들어, 행 단위 판독을 사용하여, 동일한 행 상의 픽셀들(102)이 동일한 시간에 또는 대략 동일한 시간에 판독될 수 있는 반면, 동일한 열이지만 상이한 행들 상의 픽셀(102)들은 순차적으로 한 행씩 판독될 수 있다. 열 단위 판독은 행들 및 열들에 대한 판독이 교환되는 것을 제외하고는 유사할 수 있다.

일부 실시예들에서, 이미지 센서(100)는 또한 하나 이상의 이미지 신호 프로세싱 회로들(108)을 포함할 수 있다. 도 1에 도시된 바와 같이, 일부 실시예들에서, 이미지 신호 프로세싱 회로들(108)은 상관 이중 샘플링(correlated double sampling, CDS) 계산들을 수행하기 위한 적어도 하나의 CDS 회로를 포함할 수 있다. CDS에 의해, 각각의 픽셀의 아날로그 이미지 신호는 출력에서 두 번 샘플링되어 2개의 디지털 값들을, 즉 광전자들의 전달 전에 하나를 그리고 그 후에 하나를 생성할 수 있다. 이어서, 제1 샘플은 제2 샘플로부터 차감되어 (FD의) 리셋 전압의 효과들을 상쇄할 수 있다. 최종 차이 값은 픽셀의 최종 디지털 신호 값으로 간주될 수 있다.

일부 실시예들에서, 이미지 신호 프로세싱 회로들(108)은 또한 하나 이상의 어둠 보정 회로들을 포함할 수 있다. 도 1에 도시된 바와 같이, 일부 실시예들에서, 이미지 신호 프로세싱 회로들(108)은 적어도 하나의 ABLC 회로(112)를 포함할 수 있다. 전술된 바와 같이, 일부 실시예들에서, ABLC 회로(112)는 다수의 행들 또는 열들 상의 픽셀들(102)(예컨대, 이미지 센서(100)의 모든 행들 또는 열들 상의 픽셀들)의 디지털 이미지 신호들과 연관된 어둠을 보정할 수 있다. 일부 실시예들에서, ABLC 회로(112)는 이미지 센서(100)의 하나 이상의 어두운 (또는 블랙) 영역들 내에 존재하는 픽셀들(102) 중 복수의 블랙 픽셀들을 식별할 수 있다. 이러한 블랙 픽셀들은 그들의 디지털 이미지 신호들의 값들이 임계치 미만일 수 있기 때문에 식별될 수 있다. 일부 실시예들에서, ABLC 회로(112)는 이러한 디지털 이미지 신호들의 평균 값을 계산할 수 있는데, 이는 평균 블랙 레벨을 나타내는 것으로 간주될 수 있다. 이어서, ABLC 회로(112)는 다른 활성 (또는 블랙이 아닌) 픽셀들의 디지털 이미지 신호들의 값들로부터 평균 값을 차감하여, 그에 따라서, 평균 블랙 레벨을 상쇄할 수 있다.

도 1에 도시된 바와 같이, 일부 실시예들에서, 이미지 신호 프로세싱 회로들(108)은 또한 적어도 하나의 OB 픽셀 차감 회로(114)를 포함할 수 있다. 일부 실시예들에서, OB 픽셀 차감 회로(114)는 전술된 ABLC 회로(112)와 유사하게, 그러나 단일 행 또는 열 상의 픽셀들에 대해 동작할 수 있다. 예를 들어, 하나의 행을 고려하면, OB 픽셀 차감 회로(114)는 행 상의 블랙 픽셀들을 식별할 수 있고, 이어서, 이러한 행의 블랙 색상을 나타내기 위해 그들의 디지털 이미지 신호들로부터 평균을 계산할 수 있다. 이어서, OB 픽셀 차감 회로(114)는 이러한 값을 행 상의 다른 활성 (또는 블랙이 아닌) 픽셀들의 디지털 이미지 신호들의 값들로부터 차감할 수 있다. 동일한 동작들이 각각의 행(또는 열)에 대해 반복되어, 그에 따라서, 어둠을 행 단위로 (또는 열 단위로) 보상할 수 있다.

일부 실시예들에서, ABLC 회로(112) 및 OB 픽셀 차감 회로(114)는, 도 1에 도시된 바와 같이, 어둠 보정을 제공하기 위해 이미지 센서(100) 내에서 조합하여 사용될 수 있다. 그러한 경우, ABLC 회로(112)는 전체 어둠 레벨을 나타내는 평균 값을 또한 블랙 픽셀들의 디지털 이미지 신호들의 값들로부터 차감할 수 있어서, (각각의 행 또는 열에 대한) 블랙 픽셀들의 (ABLC 보정 후의) 나머지 값들만이 OB 픽셀 차감(114)에 의해 사용되어 어둠을 보정할 수 있다. 이는 후속 행 또는 열 레벨에서 과보정을 회피할 수 있다. 도 1은 예시를 목적으로 하는 예로서만 제공된다는 것에 유의한다. 일부 실시예들에서, 이미지 신호 프로세싱 회로들(108)은 더 적거나 더 많은 회로들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 이미지 신호 프로세싱 회로들(108)은 결함 픽셀 보정(defect pixel correction, DPC) 회로, 디지털 이득(digital gain, DG) 회로 등을 포함할 수 있다.

전술된 바와 같이, 일부 실시예들에서, (110, 112, 및/또는 114의 전술된 이미지 신호 프로세싱 전 또는 후의) 이미지 센서(100)의 디지털 이미지 신호들은 제1 세트의 디지털 이미지 신호들 및 제2 세트의 디지털 이미지 신호들을 포함할 수 있다. 일부 실시예들에서, 제1 세트의 디지털 이미지 신호들 각각이 광전자들의 정수인 수에 대응하는 값을 가질 수 있는 반면, 제2 세트의 이미지 디지털 신호들 각각은 제1 서브세트의 디지털 신호들의 값들 사이의 값을 가질 수 있고, 따라서, 광전자들의 비-정수인 수에 대응할 수 있다. 일부 실시예들에서, 제2 세트의 디지털 이미지 신호들은 어둠 보정에 유용할 수 있는데, 이는 이들이 블랙 픽셀들의 이미지 신호들의 작은 값들에 대해 신호 정밀도를 제공하기 때문이다. 그러나, 광전자들이 이산된 입자들이라는 점을 고려하면, 제2 세트의 디지털 이미지 신호들은 "실제" 광전자들에 반드시 대응하는 값들을 갖지 않을 수 있다. 따라서, 일단 이러한 이미지 신호 프로세싱이 완료되면, 제2 세트의 디지털 이미지 신호들은 최종 이미지 생성 및 디스플레이에 관한 추가의 유용한 정보를 제공하지 않을 수 있다.

도 1에 도시된 바와 같이, 일부 실시예들에서, 이미지 신호 프로세싱 회로(108)는 디지털 이미지 신호를 추가로 양자화하기 위한 양자화 회로(116)를 포함할 수 있다. 일부 실시예들에서, 양자화 회로(116)는 제2 세트의 디지털 신호들을 제3 세트의 디지털 이미지 신호들로 변환할 수 있고, 제3 세트의 디지털 이미지 신호들 각각은 이산된 광전자들의 정수인 수에 대응하는 값을 가질 수 있다. 이하에서 상세히 설명되는 바와 같이, 일부 실시예들에서, 변환을 수행하기 위해, 제2 세트의 디지털 신호들 각각에 대하여, 양자화 회로(116)는 디지털 신호의 값을 임계치와 비교할 수 있다. 비교에 기초하여, 양자화 회로(116)는 디지털 신호의 (원래) 값을 교체할 (새로운) 값을 식별하고, 그에 따라서, 제3 세트의 디지털 이미지 신호들을 형성하도록 (새로운) 디지털 신호를 생성할 수 있다.

도 1에 도시된 바와 같이, 일부 실시예들에서, 이미지 센서(100)는 또한 데이터 인터페이스(118)를 포함할 수 있으며, 이를 통해 이산된 광전자들의 정수인 수들에 대응하는 값들을 단지 갖는 제1 세트 및 제3 세트의 디지털 이미지 신호들 양자 모두를 포함하는 디지털 이미지 신호들은 이미지 센서(100)로부터 이미지 센서(100) 외부의 하나 이상의 디바이스들, 예컨대, 이미지 신호 프로세서(ISP)로 전달될 수 있다. ISP는 이러한 디지털 이미지들을 추가로 프로세싱하여 최종적으로 하나 이상의 이미지들을 재구성 및 생성할 수 있다.

도 2는 일부 실시예들에 따른, 한 세트의 디지털 이미지 신호들을 다른 세트의 디지털 이미지 신호들로 변환하기 위한 예시적인 방법을 보여주는 흐름도이다. 도 2에서, 일부 실시예들에서, 이산된 광전자들의 비-정수인 수에 대응하는 값을 갖는 디지털 이미지 신호(예컨대, 전술된 제2 세트의 디지털 이미지 신호들 중 하나)가 블록(202)에 도시된 바와 같이 (예컨대, 양자화 회로(116)에 의해) 획득될 수 있다. 일부 실시예들에서, 디지털 이미지 신호의 값은, 블록(204)에 도시된 바와 같이, 하나 이상의 임계치들과 비교될 수 있다. 일부 실시예들에서, 비교에 기초하여, 블록(206)에 도시된 바와 같이, 새로운 값이 식별될 수 있다. 예를 들어, 일부 실시예들에서, 임계치는 이산된 광전자들의 정수인 수에 각각 대응하는 2개의 값들(예컨대, a 및 b) 사이의 값일 수 있다. 일부 실시예들에서, a 및 b는 (광전자들의 비-정수인 수에 대응하는) 디지털 이미지 신호의 원래 값에 가장 가까운 (광전자들의 정수인 수들에 각각 대응하는) 2개의 값들일 수 있다. 비교에서, 디지털 이미지 신호의 값이 임계치 초과인 것으로 결정되는 경우, a 및 b 중 더 큰 값이 새로운 값으로 식별될 수 있다. 반대로, 디지털 이미지 신호의 값이 임계치 이하인 경우, a 및 b 중 더 작은 값이 새로운 값으로 식별될 수 있다. 일부 실시예들에서, 디지털 이미지 신호의 원래 값은, 블록(208)에 도시된 바와 같이, 식별된 새로운 값으로 교체될 수 있다. 전술된 바와 같이, 일부 실시예들에서, 디지털 이미지 신호의 원래 값은 비교에 기초하여 2개의 값들(예컨대, a 및 b) 중 하나로 교체될 수 있다. 다시 말해, 원래 값은 광전자들의 정수인 수에 대응하는 가장 가까운 값들 중 하나로 올림(round up) 또는 내림(round down)될 수 있다. 교체에 더하여, 일부 실시예들에서, 나눗셈, 곱셈, 덧셈, 뺄셈, 비트 시프팅 등과 같은 비-정수인 디지털 이미지 신호들을 변환하기 위한 다른 구현예들이 이용될 수 있다. 예를 들어, 0.12의 비-정수 값은 추가 덧셈 및/또는 다른 산술 연산들과 조합하여 3-비트 시프트(예컨대, 8을 곱함)를 통해 1로 양자화될 수 있다.

도 3은 일부 실시예들에 따른, 이미지 센서의 아날로그 이미지 신호들의 예시적인 확률 분포를 도시한다. 예를 들어, 도 3의 도면은 (110, 112, 및/또는 114의 이미지 신호 프로세싱 전 또는 후의) 도 1의 아날로그 이미지 신호들의 값들의 확률 분포를 나타낼 수 있다. 도 3에서, 수평 축이 아날로그 이미지 신호들의 값들을 나타내고, 수직 축은 값들의 확률 밀도들을 나타낸다. 도 3에 도시된 바와 같이, 도면은 몇몇 피크들을 포함할 수 있고, 각각의 피크는 광전자들의 정수인 수에 대응하는 아날로그 이미지 신호에 대응할 수 있다. 광전자들은 이산된 입자들이기 때문에, 이러한 값들은 도면에서 피크들로 보일 수 있다. 예를 들어, 좌측으로부터의 제1 피크는 이산된 광전자들의 정수(m)인 수에 대응하는 값들을 갖는 아날로그 이미지 신호들을 나타낼 수 있고, 좌측으로부터의 제2 피크는 이산된 광전자들의 정수(n)인 수에 대응하는 값들을 갖는 아날로그 이미지 신호들을 나타낼 수 있는 등이다. 도 3에서, 도면은 또한 피크 값들 사이의 일부 비-피크 값들을 포함할 수 있다. 이러한 값들은 광전자들의 비-정수인 수들에 대응하는 값들을 갖는 아날로그 이미지 신호들을 나타낼 수 있다. 전술된 바와 같이, 일부 실시예들에서, 이러한 신호들은 노이즈들에 의해 야기될 수 있고, 그에 따라서, 피크 미만의 값들을 갖는 경향이 있을 수 있다. 따라서, 예를 들어, 이들은 피크 값들 사이의 값들로서 나타나며 푸아송-가우스 분포를 따라 피크 값들을 둘러싼다. 일부 실시예들에서, 노이즈 효과들이 클수록, 이러한 비-피크 값들은 커지고, 푸아송-가우스 분포 곡선들이 더 넓어지고, 궁극적으로, 피크들의 푸아송-가우스 곡선들은 서로 중첩될 수 있다.

도 4는 일부 실시예들에 따른, 이미지 센서의 디지털 이미지 신호들, 예컨대 (예컨대, 증폭기들(104)에 의한) 증폭 및 (예컨대, ADC 회로들(106)에 의한) 디지털화 후의 도 3의 아날로그 이미지 신호들의 예시적인 확률 분포를 도시한다. 도 4에 도시된 바와 같이, 도 4의 도면은, 도 4의 값들이 아날로그 신호들로부터 이산된 디지털 값들로 양자화되는 것을 제외하고는 도 3의 도면과 유사하다. 값 a와 값 b 사이의 다이어그램의 확대된 도면이 도 4의 하단에 도시되어 있다. 확대된 도면에 도시된 바와 같이, 디지털 이미지 신호들은 제1 세트의 디지털 이미지 신호들, 예컨대, 이산된 광전자들의 정수인 수에 대응하는 값을 각각 갖는 a 및 b에서의 2개의 피크들을 포함할 수 있다. 예를 들어, 값 a에서의 제1 피크는 이산된 광전자들의 정수(m)인 수에 대응하고, 값 b에서의 제2 피크는 이산된 광전자들의 정수(n)인 수에 대응할 수 있다. 확대된 도면에서의 디지털 이미지 신호들은 또한, 제2 세트의 디지털 이미지 신호들, 예컨대, a와 b의 2개의 피크들 사이의 비-피크 값들을 포함할 수 있다. 따라서, 이러한 값들은 이산된 광전자들의 비-정수인 수들에 대응하는 것으로 간주될 수 있다. 전술된 바와 같이, 일부 실시예들에서, 이미지 센서(예컨대, 이미지 센서(100))는 양자화 회로(예컨대, 양자화 회로(116))를 사용하여, 이산된 광전자들의 비-정수인 수에 각각 대응하는 이러한 비-정수 값들을 이산된 광전자들의 정수인 수들에 대응하는 값들로 변환할 수 있다. 예를 들어, a 및 b가 이산된 광전자들의 정수인 수들에 대응하는 2개의 가장 가까운 값들이라고 가정하면, 양자화 회로는 비-정수 값들을 (a + b)/2의 값을 갖는 임계치와 비교할 수 있다. 비-정수 값이 임계치 초과일 때, 양자화 회로는 비-정수 값을 b로 올림할 수 있다. 반대로, 비-정수 값이 임계치 이하일 때, 양자화 회로는 비-정수 값을 a로 내림할 수 있다. 일부 실시예들에서, 양자화 회로는 상이한 임계치들을 사용하여 상이한 범위들 내에 존재하는 비-정수 값들을 변환할 수 있다. 예를 들어, 가장 가까운 피크들이 (a, b)로부터 (c, d)로 변경되는 경우, 상이한 임계치가 사용되어 비-정수 값들의 변환을 수행할 수 있다.

도 5는 일부 실시예들에 따른, 이미지 센서의 디지털 이미지 신호들, 예컨대, (양자화 회로(116)에 의한) 도 1의 추가 양자화 후의 디지털 이미지 신호들의 예시적인 확률 분포를 도시한다. 도 5에 도시된 바와 같이, (이산된 광전자들의 비-정수인 수들에 대응하는) 도 4의 비-피크 값들은 정수 값들로 변환되고 그에 따라서 도 5에는 보이지 않는다. 또한, 도 5의 확대된 도면에 도시된 바와 같이, 비-정수 값들의 정수 값들로의 변환은 도 4와 비교하여 (이산된 광전자들의 정수인 수들에 대응하는) 피크 값들의 확률 밀도들의 변화들을 야기할 수 있다.

일부 실시예들에서, 이미지 센서(100)의 전술된 양자화 회로(116)는, 제2 세트의 디지털 이미지 신호들의 값들을 이산된 광전자들의 정수인 수들에 대응하는 값들을 갖는 제3 세트의 디지털 이미지 신호들로 변환하지 않고, 양자화 회로(116)가 제2 세트의 디지털 이미지 신호들의 값들을 유지할 수 있도록 비활성화될 수 있다. 대안적으로, 일부 실시예들에서, 이미지 센서(100)는 바이패스 회로를 가질 수 있는데, 바이패스 회로는 활성화될 때 (제2 세트의 디지털 이미지 신호들을 포함하는) 디지털 이미지 신호들이 양자화 회로(116)를 바이패스하는 것을 가능하게 할 수 있어서, 제2 세트의 디지털 이미지 신호들은 제3 세트의 디지털 이미지 신호들로 변환되지 않을 수 있다. 일부 실시예들에서, 이미지 센서(100)는 제2 세트의 디지털 이미지 신호들을 제1 세트의 디지털 이미지 신호들로부터 분리할 수 있고, 제2 세트의 디지털 이미지 신호들을 이미지 센서(100)로부터 하나 이상의 외부 디바이스들로 전달할 수 있다. 예를 들어, 일부 실시예들에서, 제2 세트의 디지털 이미지 신호들은 전달될 수 있고, 그에 따라서, 이미지 센서(100)로부터 이용가능할 수 있으며, 이에 기초하여 변환을 위한 임계치(들)의 값(들)이 결정될 수 있다. 다른 예에서, 제2 세트의 디지털 이미지 신호들은 하나의 또는 다른 더 많은 목적들을 위해, 예컨대, 노이즈 분석, 캘리브레이션, 테스트 등을 위해 사용될 수 있다.

도 6은 일부 실시예들에 따른, 전술된 양자화 회로를 포함하는 예시적인 이미지 센서의 개략도이다. 도 6에 도시된 바와 같이, 이미지 센서(600)는 픽셀 어레이(620)로 구조화된 (예컨대, 픽셀들(102)과 유사한) 복수의 광 수집 픽셀들(602)을 포함할 수 있다. 일부 실시예들에서, 이미지 센서(600)는 (예컨대, 도 1의 증폭기들(104)과 유사한) 하나 이상의 증폭기들(604), (예컨대, ADC 회로들 및 메모리(104)와 유사한) 하나 이상의 ADC 회로들 및 메모리(608), 및 (예컨대, 이미지 신호 프로세싱 회로들(108) 및 데이터 인터페이스 회로(118)를 포함하는) 하나 이상의 이미지 신호 프로세싱 및 데이터 인터페이스 회로들(622)을 포함할 수 있다. 전술된 바와 같이, 일부 실시예들에서, 픽셀 어레이(602)의 픽셀들(602)의 이미지 신호들은 행 단위로 또는 열 단위로 판독될 수 있다. 예시를 목적으로, 본 예에서, 이미지 센서(600)는 또한, 픽셀들(602)의 행 단위 판독을 수행하기 위해 제어 신호들을 제공하기 위한 행 논리 회로(624)를 포함할 수 있다. 전술된 바와 같이, 행 단위 판독을 사용하여, 동일한 행 상의 픽셀들(602)이 동일한 시간에 또는 대략 동일한 시간에 판독될 수 있는 반면, 동일한 열이지만 상이한 행들 상의 픽셀(602)들은 순차적으로 한 행씩 판독될 수 있다.

일부 실시예들에서, 픽셀들(602)의 이미지 신호들의 상기 판독은 하나 이상의 판독 회로들을 사용하여, 예컨대, 트랜지스터들을 사용하여 구현될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 일부 실시예들에서, 픽셀들(602) 중 적어도 일부는 각각 적어도 하나의 포토다이오드(632) 및 트랜지스터들(642, 644, 646, 648)을 포함할 수 있다. 포토다이오드(632)는 광에 노출될 때 광전자들을 생성 및 축적할 수 있다. 판독 동안, 행 논리 회로(624)로부터의 제어 신호들 하에서, 행 선택 트랜지스터("RS")(648), 소스 팔로워 트랜지스터("SF")(646) 및 리셋 게이트 트랜지스터("RG")(644)는 턴 온될 수 있다. 따라서, 리셋 전압 VDD(638)는 플로팅 확산 영역("FD")(634)과 커플링될 수 있고, FD(634)는 픽셀 신호 출력 라인("출력")(636)과 커플링될 수 있다. (예컨대, 리셋 전압 VDD의 값을 갖는) FD(634)의 전압은 증폭기(604)에 의해 증폭될 수 있고, ADC 회로들(608)에 의해 샘플링될 수 있고, 메모리(608)에 의해 저장될 수 있다. 전술된 바와 같이, 이는 CDS(상관 이중 샘플링)의 제1 샘플일 수 있다. 이어서, 행 논리 회로(624)로부터의 제어 신호들 하에서, RG(644)가 턴 오프될 수 있고, 전달 게이트 트랜지스터("TG")(642)는 턴 온될 수 있다. 따라서, 포토다이오드(632)의 광전자들은 포토다이오드(632)로부터 FD(634)의 커패시턴스(C)로 전달될 수 있다. 광전자들의 전달은 전류가 커패시턴스(C)를 통해 흐르는 것을 야기할 수 있고, 그에 따라서, 아날로그 전압을 생성할 수 있으며, 이는 증폭기(604)에 의해 추가로 증폭될 수 있고, ADC 회로들(608)에 의해 샘플링될 수 있고, 메모리(608)에 의해 저장될 수 있다. 전술된 바와 같이, 이는 CDS의 제2 샘플일 수 있다. 따라서, 이미지 신호 프로세싱 및 데이터 인터페이스 회로들(622)의 일부로서, (예컨대, CDS 회로(110)와 유사한) CDS 회로는 픽셀(602)의 최종 디지털 신호 값을 결정하도록 리셋 전압 VDD(638)의 효과들을 상쇄하기 위해 제1 샘플을 제2 샘플로부터 차감할 수 있다. 전술된 동작들은, 예컨대, 행들 또는 열들에 따라 상이한 픽셀들에 대해 반복될 수 있다.

전술된 바와 같이, 일부 실시예들에서, 이미지 신호 프로세싱 및 데이터 인터페이스 회로들(622)은 하나 이상의 어둠 보정 회로들(예컨대, 도 1의 ABLC 회로(112) 및/또는 OB 픽셀 차감 회로(114)), 및 적어도 하나의 양자화 회로(예컨대, 양자화 회로(116))를 포함할 수 있다. 일부 실시예들에서, 양자화 회로는 픽셀들(602)의 디지털 이미지 신호들을 추가로 양자화할 수 있고, 이산된 광전자들의 비-정수인 수에 대응하는 디지털 이미지 신호들의 값들을 이산된 광전자들의 정수인 수들에 대응하는 값들로 변환할 수 있다. 또한, 전술된 바와 같이, 일부 실시예들에서, 변환은 비-정수 값들을 가장 가까운 정수 값들로 올림 또는 내림하는 것을 포함할 수 있다. 일부 실시예들에서, (전술된 컴포넌트들을 포함하는) 이미지 센서(600)는 반도체 다이 상의 하나 이상의 집적 회로들을 사용하여 구현될 수 있다.

도 7은 일부 실시예들에 따른, 이미지 센서의 이미지 신호들을 프로세싱하기 위한 예를 보여주는 흐름도이다. 도 7에서, 일부 실시예들에서, 아날로그 이미지 신호들은, 블록(702)에 도시된 바와 같이, 광에 노출될 때 픽셀들에 의해 축적된 광전자들에 기초하여 복수의 픽셀들(예컨대, 전술된 광 수집 픽셀들)을 사용하여 생성될 수 있다. 예를 들어, 전술된 바와 같이, 광에 노출될 때, 픽셀들의 포토다이오드들은 광전자들을 생성 및 축적할 수 있다. 판독 동안, 이러한 광전자들은 포토다이오드들의 외부로 전달되어 픽셀들의 FD 영역들에서 아날로그 전압 신호들을 생성할 수 있으며, 이는 픽셀들의 출력에서 추가로 액세스될 수 있다. 도 7에서, 일부 실시예들에서, 아날로그 이미지 신호들(예컨대, 아날로그 전압 신호들)은, 하나 이상의 ADC 회로들(예컨대, 전술된 ADC 회로들)을 사용하여, 디지털 신호들로 변환될 수 있는데, 디지털 신호들은 (a) 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 갖는 제1 세트의 디지털 신호들 및 (b) 이산된 광전자의 비-정수인 수에 대응하도록 제1 세트의 디지털 신호들의 값들 사이의 값을 개별적으로 갖는 제2 세트의 디지털 신호들을 포함하며, 이는 블록(704)에 의해 도시된 바와 같다. 도 3 및 도 4에서 앞서 설명된 바와 같이, 아날로그 이미지 신호들 및 후속적으로 변환된 디지털 이미지 신호들은 (포토다이오드들에 의해 축적되고 그들의 외부로 전달되는) 이산된 광전자들의 정수인 수에 각각 대응하는 제1 세트의 피크 값들 및 이산된 광전자들의 비-정수인 수에 각각 대응하는 제2 세트의 비-피크 값을 포함할 수 있다. 도 7에서, 일부 실시예들에서, 제2 세트의 디지털 신호들은, 예컨대, 양자화 회로(예컨대, 전술된 양자화 회로들)를 사용하여, 제3 세트의 디지털 신호들로 변환될 수 있는데, 제3 세트의 디지털 신호들은 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 가지며, 이는 블록(706)에 의해 도시된 바와 같다. 도 5에서 전술된 바와 같이, 제2 세트의 비-피크 값들은 이산된 광전자들의 정수인 수에 각각 대응하는 제3 세트의 값들로 변환될 수 있다.

도 8은 일부 실시예들에 따른, 적어도 하나의 전술된 양자화 회로를 포함하는 이미지 센서를 갖는 이미지 캡처 디바이스(예컨대, 카메라)를 포함할 수 있는 예시적인 디바이스(800)의 개략도를 예시한다. 일부 실시예들에서, 디바이스(800)는 모바일 디바이스 및/또는 다기능 디바이스일 수 있다. 다양한 실시예들에서, 디바이스(800)는 개인용 컴퓨터 시스템, 데스크톱 컴퓨터, 랩톱, 노트북, 태블릿, 슬레이트, 패드, 또는 넷북 컴퓨터, 메인프레임 컴퓨터 시스템, 핸드헬드 컴퓨터, 워크스테이션, 네트워크 컴퓨터, 카메라, 셋톱 박스, 모바일 디바이스, 증강 현실(AR) 및/또는 가상 현실(VR) 헤드셋, 소비자 디바이스, 비디오 게임 콘솔, 핸드헬드 비디오 게임 디바이스, 애플리케이션 서버, 저장 디바이스, 텔레비전, 비디오 녹화 디바이스, 주변기기 디바이스, 예컨대 스위치, 모뎀, 라우터, 또는 일반적으로 임의의 유형의 컴퓨팅 또는 전자 디바이스를 포함하지만 이들로 제한되지 않는, 다양한 유형들의 디바이스들 중 임의의 것일 수 있다.

일부 실시예들에서, 디바이스(800)는 디스플레이 시스템(802)(예를 들어, 디스플레이 및/또는 터치 감응형 표면을 포함함) 및/또는 하나 이상의 카메라들(804)을 포함할 수 있다. 일부 비제한적인 실시예들에서, 디스플레이 시스템(802) 및/또는 하나 이상의 전방-대면 카메라들(804a)은, 예를 들어 도 8에 표시된 바와 같이, 디바이스(800)의 전면에 제공될 수 있다. 부가적으로 또는 대안적으로, 하나 이상의 후방-대면 카메라들(804b)은 디바이스(800)의 후면에 제공될 수 있다. 다수의 카메라들(804)을 포함하는 일부 실시예들에서, 카메라들 중 일부 또는 전부는 서로 동일하거나 유사할 수 있다. 부가적으로 또는 대안적으로, 카메라들 중 일부 또는 전부는 서로 상이할 수 있다. 다양한 실시예들에서, 카메라(들)(804)의 위치(들) 및/또는 배열(들)은 도 8에 표시된 것들과 상이할 수 있다.

무엇보다도, 디바이스(800)는 메모리(806)(예를 들어, 운영 체제(808) 및/또는 애플리케이션(들)/프로그램 명령어들(810)을 포함함), 하나 이상의 프로세서들 및/또는 제어기들(812)(예를 들어, CPU(들), 메모리 제어기(들), 디스플레이 제어기(들), 및/또는 카메라 제어기(들) 등을 포함함), 및/또는 하나 이상의 센서들(816)(예를 들어, 배향 센서(들), 근접 센서(들), 및/또는 위치 센서(들) 등)을 포함할 수 있다. 일부 실시예들에서, 디바이스(800)는 하나 이상의 네트워크들(822)을 통해 컴퓨팅 디바이스(들)(818), 클라우드 서비스(들)(820) 등과 같은 하나 이상의 다른 디바이스들 및/또는 서비스들과 통신할 수 있다. 예를 들어, 디바이스(800)는 디바이스(800)가 네트워크(들)(822)에 데이터를 송신하고 네트워크(들)(822)로부터 데이터를 수신할 수 있게 하는 네트워크 인터페이스(예를 들어, 네트워크 인터페이스(810))를 포함할 수 있다. 부가적으로 또는 대안적으로, 디바이스(800)는 다양한 통신 표준들, 프로토콜들, 및/또는 기술들 중 임의의 것을 사용하여 무선 통신을 통해 다른 디바이스들과 통신하는 것이 가능할 수 있다.

도 9는 일부 실시예들에 따른, 적어도 하나의 전술된 양자화 회로를 포함하는 이미지 센서를 갖는 이미지 캡처 디바이스(예컨대, 카메라)를 포함할 수 있는 또는 그의 실시예들을 호스팅할 수 있는, 컴퓨터 시스템(900)으로 지칭되는 예시적인 컴퓨팅 디바이스의 개략적인 블록도를 예시한다. 부가적으로, 컴퓨터 시스템(900)은 카메라의 동작들을 제어하고 그리고/또는 카메라를 이용하여 캡처된 이미지들의 이미지 프로세싱을 수행하기 위한 방법들을 구현할 수 있다. 일부 실시예들에서, 디바이스(900)(도 9를 참조하여 본 명세서에서 설명됨)는 부가적으로 또는 대안적으로, 본 명세서에 설명된 컴퓨터 시스템(900)의 기능 컴포넌트들 중 일부 또는 전부를 포함할 수 있다.

컴퓨터 시스템(900)은, 위에서 설명된 실시예들 중 임의의 것 또는 전부를 실행하도록 구성될 수 있다. 상이한 실시예들에서, 컴퓨터 시스템(900)은 개인용 컴퓨터 시스템, 데스크톱 컴퓨터, 랩톱, 노트북, 태블릿, 슬레이트, 패드, 또는 넷북 컴퓨터, 메인프레임 컴퓨터 시스템, 핸드헬드 컴퓨터, 워크스테이션, 네트워크 컴퓨터, 카메라, 셋톱 박스, 모바일 디바이스, 증강 현실(AR) 및/또는 가상 현실(VR) 헤드셋, 소비자 디바이스, 비디오 게임 콘솔, 핸드헬드 비디오 게임 디바이스, 애플리케이션 서버, 저장 디바이스, 텔레비전, 비디오 녹화 디바이스, 주변기기 디바이스, 예컨대 스위치, 모뎀, 라우터, 또는 일반적으로 임의의 유형의 컴퓨팅 또는 전자 디바이스를 포함하지만 이들로 제한되지 않는, 다양한 유형들의 디바이스들 중 임의의 것일 수 있다.

예시된 실시예에서, 컴퓨터 시스템(900)은 입력/출력(I/O) 인터페이스(906)를 통해 시스템 메모리(904)에 커플링된 하나 이상의 프로세서들(902)을 포함한다. 컴퓨터 시스템(900)은 I/O 인터페이스(906)에 커플링된 하나 이상의 카메라들(908)을 추가로 포함한다. 컴퓨터 시스템(900)은 I/O 인터페이스(906)에 커플링된 네트워크 인터페이스(910), 및 하나 이상의 입력/출력 디바이스들(912), 예컨대 커서 제어 디바이스(914), 키보드(916), 및 디스플레이(들)(918)를 추가로 포함한다. 일부 경우들에서, 실시예들이 컴퓨터 시스템(900)의 단일 예시를 사용하여 구현될 수 있지만, 다른 실시예들에서는 다수의 그러한 시스템들, 또는 컴퓨터 시스템(900)을 구성하는 다수의 노드들이 실시예들의 상이한 부분들 또는 예시들을 호스팅하도록 구성될 수 있다는 것을 고려한다. 예를 들어, 일 실시예에서, 일부 요소들은 다른 요소들을 구현하는 그들 노드들과는 별개인 컴퓨터 시스템(900)의 하나 이상의 노드들을 통해 구현될 수 있다.

다양한 실시예들에서, 컴퓨터 시스템(900)은 하나의 프로세서(902)를 포함하는 단일프로세서 시스템, 또는 여러 개(예를 들어, 2개, 4개, 8개, 또는 다른 적합한 수)의 프로세서들(902)을 포함하는 멀티프로세서 시스템일 수 있다. 프로세서들(902)은 명령어들을 실행할 수 있는 임의의 적합한 프로세서일 수 있다. 예를 들어, 다양한 실시예들에서, 프로세서들(902)은 다양한 명령어 세트 아키텍처(ISA)들, 예컨대 x86, PowerPC, SPARC, 또는 MIPS ISA들, 또는 임의의 다른 적합한 ISA 중 임의의 것을 구현하는 범용 또는 임베디드 프로세서들일 수 있다. 또한, 일부 실시예들에서, 프로세서들(902) 중 하나 이상은 그래픽 프로세싱 유닛(graphics processing unit, GPU)들, 주문형 집적 회로(application specific integrated circuit, ASIC)들 등과 같은 추가 유형의 프로세서들을 포함할 수 있다. 멀티프로세서 시스템들에서, 프로세서들(902) 각각은 동일한 ISA를, 반드시 그런 것은 아니지만, 통상적으로 구현할 수 있다. 일부 실시예들에서, 컴퓨터 시스템(900)은 시스템 온 칩(system on chip, SOC)으로서 구현될 수 있다. 예를 들어, 일부 실시예들에서, 프로세서들(902), 메모리(904), I/O 인터페이스(906)(예컨대, 패브릭) 등이 단일 칩에 통합된 다수의 컴포넌트들을 포함하는 단일 SoC에서 구현될 수 있다. 예를 들어, SoC는 단일 칩에 통합된 다수의 CPU 코어들, 멀티 코어 GPU, 멀티 코어 뉴럴 엔진, 캐시, 하나 이상의 메모리들 등을 포함할 수 있다. 일부 실시예들에서, SoC 실시예는 축소 명령 집합 컴퓨팅(reduced instruction set computing, RISC) 아키텍처, 또는 임의의 다른 적절한 아키텍처를 구현할 수 있다.

시스템 메모리(904)는 프로세서(902)에 의해 액세스가능한 프로그램 명령어들(920)을 저장하도록 구성될 수 있다. 다양한 실시예들에서, 시스템 메모리(904)는 정적 랜덤 액세스 메모리(SRAM), 동기식 동적 RAM(SDRAM), 비휘발성/플래시-유형 메모리, 또는 임의의 다른 유형의 메모리와 같은 임의의 적합한 메모리 기술을 사용하여 구현될 수 있다. 부가적으로, 메모리(904)의 기존의 카메라 제어 데이터(922)는 위에서 설명된 기법들을 구현하기 위한 정보 또는 데이터 구조들 중 임의의 것을 포함할 수 있다. 일부 실시예들에서, 프로그램 명령어들(920) 및/또는 데이터(922)는 시스템 메모리(904) 또는 컴퓨터 시스템(900)과는 별개인 상이한 유형들의 컴퓨터 액세스가능 매체들 또는 유사한 매체들에서 수신, 전송, 또는 저장될 수 있다. 다양한 실시예들에서, 본 명세서에 설명된 기능의 일부 또는 전부는 그러한 컴퓨터 시스템(900)을 통해 구현될 수 있다.

일 실시예에서, I/O 인터페이스(906)는 프로세서(902), 시스템 메모리(904), 및 네트워크 인터페이스(910) 또는 다른 주변기기 인터페이스들, 예컨대 입력/출력 디바이스들(912)을 포함한 디바이스 내의 임의의 주변기기 디바이스들 사이에서 I/O 트래픽을 조정하도록 구성될 수 있다. 일부 실시예들에서, I/O 인터페이스(906)는 하나의 컴포넌트(예를 들어, 시스템 메모리(904))로부터의 데이터 신호들을 다른 컴포넌트(예를 들어, 프로세서(902))에 의한 사용에 적합한 포맷으로 변환하기 위해 임의의 필수적인 프로토콜, 타이밍, 또는 다른 데이터 변환들을 수행할 수 있다. 일부 실시예들에서, I/O 인터페이스(906)는, 예를 들어, PCI(Peripheral Component Interconnect) 버스 표준 또는 USB(Universal Serial Bus) 표준의 변형물과 같은 다양한 타입들의 주변기기 버스들을 통해 부착되는 디바이스들을 위한 지원부를 포함할 수 있다. 일부 실시예들에서, I/O 인터페이스(906)의 기능은, 예를 들어, 2개 이상의 별개의 컴포넌트들, 예컨대 노스 브리지 및 사우스 브리지로 분할될 수 있다. 또한, 일부 실시예들에서, 시스템 메모리(904)에 대한 인터페이스와 같은 I/O 인터페이스(906)의 기능 중 일부 또는 모두가 프로세서(902) 내에 직접 통합될 수 있다.

네트워크 인터페이스(910)는, 컴퓨터 시스템(900)과, 네트워크(924)에 부착된 다른 디바이스들(예를 들어, 캐리어 또는 에이전트 디바이스들) 사이에서, 또는 컴퓨터 시스템(900)의 노드들 사이에서 데이터가 교환되게 허용하도록 구성될 수 있다. 다양한 실시예들에서, 네트워크(924)는 로컬 영역 네트워크(LAN)들(예를 들어, 이더넷(Ethernet) 또는 회사 네트워크), 광역 네트워크(WAN)들(예를 들어, 인터넷), 무선 데이터 네트워크들, 일부 다른 전자 데이터 네트워크, 또는 이들의 일부 조합을 포함하지만 이에 제한되지는 않는 하나 이상의 네트워크들을 포함할 수 있다. 다양한 실시예들에서, 네트워크 인터페이스(910)는, 예를 들어 유선 또는 무선의 일반 데이터 네트워크들, 예컨대 임의의 적합한 유형의 이더넷 네트워크를 통해; 원격통신/전화 네트워크들, 예컨대 아날로그 음성 네트워크들 또는 디지털 광섬유 통신 네트워크들을 통해; 저장 영역 네트워크(storage area network)들, 예컨대 광섬유 채널 SAN(Fibre Channel SAN)들을 통해; 또는 임의의 다른 적합한 유형의 네트워크 및/또는 프로토콜을 통해 통신을 지원할 수 있다.

일부 실시예들에서, 입력/출력 디바이스들(912)은 하나 이상의 디스플레이 단말들, 키보드들, 키패드들, 터치패드들, 스캐닝 디바이스들, 음성 또는 광 인식 디바이스들, 또는 하나 이상의 컴퓨터 시스템들(900)에 의해 데이터를 입력하거나 그에 액세스하는 데 적합한 임의의 다른 디바이스들을 포함할 수 있다. 다수의 입력/출력 디바이스들(912)은 컴퓨터 시스템(900)에 존재할 수 있거나, 또는 컴퓨터 시스템(900)의 다양한 노드들 상에 분산될 수 있다. 일부 실시예들에서, 유사한 입력/출력 디바이스들은 컴퓨터 시스템(900)으로부터 분리될 수 있고, 유선 또는 무선 연결을 통해, 예컨대 네트워크 인터페이스(910)를 통해, 컴퓨터 시스템(900)의 하나 이상의 노드들과 상호작용할 수 있다.

당업자들은, 컴퓨터 시스템(900)이 단지 예시적인 것이고, 실시예들의 범주를 제한하는 것으로 의도되지는 않는다는 것을 인식할 것이다. 특히, 컴퓨터 시스템 및 디바이스들은 컴퓨터들, 네트워크 디바이스들, 인터넷 어플라이언스들, PDA들, 무선 전화기들, 호출기들 등을 포함하는, 표시된 기능들을 수행할 수 있는 하드웨어 또는 소프트웨어의 임의의 조합을 포함할 수 있다. 컴퓨터 시스템(900)은 또한, 예시되지 않은 다른 디바이스들에 연결될 수 있거나, 또는 대신에 독립형 시스템으로서 동작할 수 있다. 부가적으로, 예시된 컴포넌트들에 의해 제공되는 기능은 일부 실시예들에서, 더 적은 수의 컴포넌트들로 조합될 수 있거나 또는 부가적인 컴포넌트들에 분산될 수 있다. 유사하게, 일부 실시예들에서, 예시된 컴포넌트들 중 일부 컴포넌트들의 기능이 제공되지 않을 수 있고 그리고/또는 다른 부가적인 기능이 이용가능할 수 있다.

당업자들은 또한, 다양한 아이템들이 메모리에 저장되어 있는 것으로 또는 사용 중에 저장소 상에 저장되는 것으로 예시되어 있지만, 이들 아이템들 또는 이들의 부분들은 메모리 관리 및 데이터 무결성의 목적들을 위해 메모리와 다른 저장 디바이스들 사이에서 전달될 수 있다는 것을 인식할 것이다. 대안적으로, 다른 실시예들에서, 소프트웨어 컴포넌트들 중 일부 또는 전부는 다른 디바이스 상의 메모리에서 실행될 수 있고, 컴퓨터간 통신을 통해 예시된 컴퓨터 시스템과 통신할 수 있다. 시스템 컴포넌트들 또는 데이터 구조들 중 일부 또는 전부는, 또한, 적절한 드라이브에 의해 판독될 컴퓨터 액세스가능 매체 또는 휴대용 물품 상에 (예를 들어, 명령어들 또는 구조화된 데이터로서) 저장될 수 있으며, 그의 다양한 예들이 위에 설명되어 있다. 일부 실시예들에서, 컴퓨터 시스템(900)으로부터 분리된 컴퓨터 액세스가능 매체 상에 저장된 명령어들은, 네트워크 및/또는 무선 링크와 같은 통신 매체를 통해 전달되는 전기, 전자기, 또는 디지털 신호들과 같은 송신 매체들 또는 신호들을 통해 컴퓨터 시스템(900)으로 송신될 수 있다. 다양한 실시예들은 컴퓨터 액세스가능 매체에 관한 전술한 설명에 따라 구현된 명령어들 및/또는 데이터를 수신, 전송, 또는 저장하는 것을 더 포함할 수 있다. 일반적으로 말하면, 컴퓨터 액세스가능 매체는 자기적 또는 광학 매체들과 같은 비일시적 컴퓨터 판독가능 저장 매체 또는 메모리 매체, 예를 들어 디스크 또는 DVD/CD-ROM, 휘발성 또는 비휘발성 매체들, 예컨대, RAM(예를 들어, SDRAM, DDR, RDRAM, SRAM 등), ROM 등을 포함할 수 있다. 일부 실시예들에서, 컴퓨터-액세스가능 매체는, 네트워크 및/또는 무선 링크와 같은 통신 매체를 통해 전달되는 전기, 전자기, 또는 디지털 신호들과 같은 송신 매체들 또는 신호들을 포함할 수 있다.

본 명세서에 설명된 방법들은, 상이한 실시예들에서, 소프트웨어, 하드웨어, 또는 이들의 조합으로 구현될 수 있다. 부가적으로, 방법들의 블록들의 순서는 변경될 수 있고, 다양한 요소들이 부가, 재순서화, 조합, 생략, 수정, 기타 등등될 수 있다. 본 개시의 이익을 가진 당업자에게 명백한 바와 같이 다양한 수정들 및 변화들이 이루어질 수 있다. 본 명세서에 설명된 다양한 실시예들은 예시적인 것이며 제한하려는 것으로 의도되지 않는다. 많은 변형, 수정, 추가, 및 개선이 가능하다. 따라서, 복수의 예시들이 본 명세서에 설명된 컴포넌트들에 대해 단일의 예시로서 제공될 수 있다. 다양한 컴포넌트들, 동작들, 및 데이터 저장들 사이의 경계들은 다소 임의적이고, 특정 동작들은 특정 예시 구성들의 맥락에서 예시된다. 기능의 다른 할당들이 계획되고, 다음의 청구범위의 범주 내에 속할 수 있다. 마지막으로, 예시적인 구성들에서 별개의 컴포넌트들로서 제시된 구조들 및 기능은 조합된 구조 또는 컴포넌트로서 구현될 수 있다. 이들 및 다른 변형들, 수정들, 부가들 및 개선들은 다음의 청구범위에 정의된 바와 같은 실시예들의 범주 내에 속할 수 있다.

Claims (20)

1. 이미지 센서로서,
   복수의 픽셀들 - 상기 복수의 픽셀들은 광에 노출될 때 상기 픽셀들에 의해 축적된 광전자들에 기초하여 아날로그 신호들을 생성하도록 구성됨 -;
   상기 아날로그 신호들을 디지털 신호들로 변환하도록 구성되는 하나 이상의 아날로그-디지털 변환 회로들 - 상기 디지털 신호들은 (a) 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 갖는 제1 세트의 디지털 신호들 및 (b) 이산된 광전자의 비-정수인 수에 대응하도록 상기 제1 세트의 디지털 신호들의 값들 사이의 값을 개별적으로 갖는 제2 세트의 디지털 신호들을 포함함 -; 및
   상기 제2 세트의 디지털 신호들을 제3 세트의 디지털 신호들로 변환하도록 구성되는 양자화 회로 - 상기 제3 세트의 디지털 신호들은 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 가짐 - 를 포함하는, 이미지 센서.
2. 제1항에 있어서, 상기 제2 세트의 디지털 신호들을 상기 제3 세트의 디지털 신호들로 변환하기 위해, 상기 양자화 회로는,
   상기 제2 세트의 디지털 신호들의 개별 디지털 신호에 대하여,
   (a) 상기 디지털 신호의 값과 (b) 임계치를 비교하도록;
   (a) 상기 디지털 신호의 값과 (b) 상기 임계치의 비교에 기초하여 제3 값을 식별하도록 - 상기 제3 값은 이산된 광전자들의 정수인 수에 대응함 -; 그리고
   상기 디지털 신호의 값을 상기 제3 값으로 교체하도록 구성되는, 이미지 센서.
3. 제2항에 있어서, 상기 임계치는 이산된 광전자들의 정수인 수에 각각 대응하는 2개의 값들 사이에 있고, 상기 양자화 회로는,
   상기 디지털 신호의 값이 상기 임계치 미만인지 여부를 결정하도록;
   상기 디지털 신호의 값이 상기 임계치 초과라는 결정에 응답하여, 상기 임계치 초과인 상기 2개의 값들 중 하나의 값을 상기 제3 값으로 식별하도록; 그리고
   상기 디지털 신호의 값이 상기 임계치 이하라는 결정에 응답하여, 상기 임계치 미만인 상기 2개의 값들 중 나머지 값을 상기 제3 값으로 식별하도록 구성되는, 이미지 센서.
4. 제1항에 있어서, 상기 양자화 회로는 상기 양자화 회로가 상기 제2 세트의 디지털 신호들을 상기 제3 세트의 디지털 신호들로 변환하지 않고서 상기 제2 세트의 디지털 신호들의 값들을 유지하도록 비활성화되도록 구성되는, 이미지 센서.
5. 제1항에 있어서,
   상기 하나 이상의 아날로그-디지털 변환 회로들과 상기 양자화 회로 사이에 동작식으로 커플링된 자동 블랙 레벨 보정(auto black level correction, ABLC) 회로를 추가로 포함하고, 상기 ABLC 회로는 상기 픽셀들의 디지털 신호들과 연관된 어둠을 보정하도록 구성되는, 이미지 센서.
6. 제1항에 있어서,
   상기 하나 이상의 아날로그-디지털 변환 회로들과 상기 양자화 회로 사이에 동작식으로 커플링된 광학 블랙(optical black, OB) 픽셀 차감 회로를 추가로 포함하고, 상기 OB 픽셀 차감 회로는 하나의 행(row) 상의 상기 픽셀들의 디지털 신호들과 연관된 어둠을 보정하도록 구성되는, 이미지 센서.
7. 제1항에 있어서,
   상기 제1 세트의 디지털 신호들 및 상기 제3 세트의 디지털 신호들을 상기 이미지 센서 외부의 디바이스로 전달하도록 구성되는 데이터 인터페이스 회로를 추가로 포함하는, 이미지 센서.
8. 제1항에 있어서, 상기 이미지 센서는 반도체 다이 상의 하나 이상의 집적 회로들을 사용하여 구현되는, 이미지 센서.
9. 제1항에 있어서, 상기 이미지 센서는 CMOS(상보형 금속 산화물 반도체) 이미지 센서 또는 CCD(전하 결합 디바이스) 이미지 센서인, 이미지 센서.
10. 시스템으로서,
    하나 이상의 렌즈들; 및
    이미지 센서를 포함하고, 상기 이미지 센서는 상기 렌즈들을 통과하여 상기 이미지 센서에 도달한 광을 수신하도록 구성되고, 상기 이미지 센서는,
    복수의 픽셀들 - 상기 복수의 픽셀들은 상기 광에 노출될 때 상기 픽셀들에 의해 축적된 광전자들에 기초하여 아날로그 신호들을 생성하도록 구성됨 -;
    상기 아날로그 신호들을 디지털 신호들로 변환하도록 구성되는 하나 이상의 아날로그-디지털 변환 회로들 - 상기 디지털 신호들은 (a) 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 갖는 제1 세트의 디지털 신호들 및 (b) 이산된 광전자의 비-정수인 수에 대응하도록 상기 제1 세트의 디지털 신호들의 값들 사이의 값을 개별적으로 갖는 제2 세트의 디지털 신호들을 포함함 -; 및
    상기 제2 세트의 디지털 신호들을 제3 세트의 디지털 신호들로 변환하도록 구성되는 양자화 회로 - 상기 제3 세트의 디지털 신호들은 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 가짐 - 를 포함하는, 시스템.
11. 제10항에 있어서, 상기 제2 세트의 디지털 신호들을 상기 제3 세트의 디지털 신호들로 변환하기 위해, 상기 양자화 회로는,
    상기 제2 세트의 디지털 신호들의 개별 디지털 신호에 대하여,
    (a) 상기 디지털 신호의 값과 (b) 임계치를 비교하도록;
    (a) 상기 디지털 신호의 값과 (b) 상기 임계치의 비교에 기초하여 제3 값을 식별하도록 - 상기 제3 값은 이산된 광전자들의 정수인 수에 대응함 -; 그리고
    상기 디지털 신호의 값을 상기 제3 값으로 교체하도록 구성되는, 시스템.
12. 제11항에 있어서, 상기 임계치는 이산된 광전자들의 정수인 수에 각각 대응하는 2개의 값들 사이에 있고, 상기 양자화 회로는,
    상기 디지털 신호의 값이 상기 임계치 미만인지 여부를 결정하도록;
    상기 디지털 신호의 값이 상기 임계치 초과라는 결정에 응답하여, 상기 임계치 초과인 상기 2개의 값들 중 하나의 값을 상기 제3 값으로 식별하도록; 그리고
    상기 디지털 신호의 값이 상기 임계치 이하라는 결정에 응답하여, 상기 임계치 미만인 상기 2개의 값들 중 나머지 값을 상기 제3 값으로 식별하도록 구성되는, 시스템.
13. 제10항에 있어서, 상기 양자화 회로는 상기 양자화 회로가 상기 제2 세트의 디지털 신호들을 상기 제3 세트의 디지털 신호들로 변환하지 않고서 상기 제2 세트의 디지털 신호들의 값들을 유지하도록 비활성화되도록 구성되는, 시스템.
14. 제10항에 있어서, 상기 이미지 센서는,
    상기 하나 이상의 아날로그-디지털 변환 회로들과 상기 양자화 회로 사이에 동작식으로 커플링된 자동 블랙 레벨 보정(ABLC) 회로를 추가로 포함하고, 상기 ABLC 회로는 상기 픽셀들의 디지털 신호들과 연관된 어둠을 보정하도록 구성되는, 시스템.
15. 제10항에 있어서, 상기 이미지 센서는,
    상기 하나 이상의 아날로그-디지털 변환 회로들과 상기 양자화 회로 사이에 동작식으로 커플링된 광학 블랙(OB) 픽셀 차감 회로를 추가로 포함하고, 상기 OB 픽셀 차감 회로는 하나의 행 상의 상기 픽셀들의 디지털 신호들과 연관된 어둠을 보정하도록 구성되는, 시스템.
16. 제10항에 있어서, 상기 이미지 센서는,
    상기 제1 세트의 디지털 신호들 및 상기 제3 세트의 디지털 신호들을 상기 이미지 센서 외부의 디바이스로 전달하도록 구성되는 데이터 인터페이스 회로를 추가로 포함하는, 시스템.
17. 제10항에 있어서, 상기 이미지 센서는 반도체 다이 상의 하나 이상의 집적 회로들을 사용하여 구현되는, 시스템.
18. 디바이스로서,
    카메라로서,
    하나 이상의 렌즈들; 및
    이미지 센서를 포함하고, 상기 이미지 센서는 상기 렌즈들을 통과하여 상기 이미지 센서에 도달한 광을 수신하도록 구성되고, 상기 이미지 센서는,
    복수의 픽셀들 - 상기 복수의 픽셀들은 상기 광에 노출될 때 상기 픽셀들에 의해 축적된 광전자들에 기초하여 아날로그 신호들을 생성하도록 구성됨 -;
    상기 아날로그 신호들을 디지털 신호들로 변환하도록 구성되는 하나 이상의 아날로그-디지털 변환 회로들 - 상기 디지털 신호들은 (a) 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 갖는 제1 세트의 디지털 신호들 및 (b) 이산된 광전자의 비-정수인 수에 대응하도록 상기 제1 세트의 디지털 신호들의 값들 사이의 값을 개별적으로 갖는 제2 세트의 디지털 신호들을 포함함 -; 및
    상기 제2 세트의 디지털 신호들을 제3 세트의 디지털 신호들로 변환하도록 구성되는 양자화 회로 - 상기 제3 세트의 디지털 신호들은 이산된 광전자들의 정수인 수에 대응하는 값을 개별적으로 가짐 - 를 포함하는, 상기 카메라; 및
    상기 제1 세트의 디지털 신호들 및 상기 제3 세트의 디지털 신호들을 프로세싱하여 하나 이상의 이미지들을 생성하도록 구성되는 이미지 신호 프로세서를 포함하는, 디바이스.
19. 제18항에 있어서, 상기 제2 세트의 디지털 신호들을 상기 제3 세트의 디지털 신호들로 변환하기 위해, 상기 양자화 회로는,
    상기 제2 세트의 디지털 신호들의 개별 디지털 신호에 대하여,
    (a) 상기 디지털 신호의 값과 (b) 임계치를 비교하도록;
    (a) 상기 디지털 신호의 값과 (b) 상기 임계치의 비교에 기초하여 제3 값을 식별하도록 - 상기 제3 값은 이산된 광전자들의 정수인 수에 대응함 -; 그리고
    상기 디지털 신호의 값을 상기 제3 값으로 교체하도록 구성되는, 디바이스.
20. 제18항에 있어서, 상기 임계치는 이산된 광전자들의 정수인 수에 각각 대응하는 2개의 값들 사이에 있고, 상기 양자화 회로는,
    상기 디지털 신호의 값이 상기 임계치 미만인지 여부를 결정하도록;
    상기 디지털 신호의 값이 상기 임계치 초과라는 결정에 응답하여, 상기 임계치 초과인 상기 2개의 값들 중 하나의 값을 상기 제3 값으로 식별하도록; 그리고
    상기 디지털 신호의 값이 상기 임계치 이하라는 결정에 응답하여, 상기 임계치 미만인 상기 2개의 값들 중 나머지 값을 상기 제3 값으로 식별하도록 구성되는, 디바이스.

Images