KR20240105109A - 시분할 다중 채널 수신기 및 이의 수신 방법 - Google Patents

시분할 다중 채널 수신기 및 이의 수신 방법 Download PDF

Info

Publication number
KR20240105109A
KR20240105109A KR1020220187989A KR20220187989A KR20240105109A KR 20240105109 A KR20240105109 A KR 20240105109A KR 1020220187989 A KR1020220187989 A KR 1020220187989A KR 20220187989 A KR20220187989 A KR 20220187989A KR 20240105109 A KR20240105109 A KR 20240105109A
Authority
KR
South Korea
Prior art keywords
signal
channel
time
mixer
receiver
Prior art date
Application number
KR1020220187989A
Other languages
English (en)
Inventor
이상국
김근목
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020220187989A priority Critical patent/KR20240105109A/ko
Priority to PCT/KR2023/018848 priority patent/WO2024143914A1/ko
Publication of KR20240105109A publication Critical patent/KR20240105109A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1081—Reduction of multipath noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기 및 이의 수신 방법은, 여러 채널의 신호를 하나의 하드웨어에서 시분할의 형태로 수신함으로써, 하나의 하드웨어에서 시분할의 형태로 공유하는 방식을 통해 하드웨어의 개수를 줄일 수 있고, 이를 통해 전체 소모 전력을 줄이고, 하드웨어 간의 발생할 수 있는 의도하지 않는 성능 차이를 근본적으로 제거할 수 있다.

Description

시분할 다중 채널 수신기 및 이의 수신 방법{Time-divided multi-channel receiver and receiving method thereof}
본 발명은 시분할 다중 채널 수신기 및 이의 수신 방법에 관한 것으로서, 더욱 상세하게는 무선 통신 신호를 수신하는, 수신기 및 수신 방법에 관한 것이다.
도 1은 기존 I/Q 채널 수신기의 구조를 설명하기 위한 도면이고, 도 2는 도 1에 도시한 수신기의 출력 신호의 일례를 나타내는 도면이다.
도 1을 참조하면, 가장 간단한 형태의 기존 수신기는 신호의 복소(complex) 복조를 위해서 I 채널과 Q 채널로 나뉘어져 있다. 예를 들어, 믹서(mixer)의 입력에 BFSK(binary frequency shift keying) 신호가 들어간다면, BBI와 BBQ에 도 2에 도시된 바와 같은 I/Q 신호가 출력된다.
도 3은 기존 다중 채널 수신기의 구조를 설명하기 위한 도면이다.
보다 일반적인 다중 채널의 수신기의 일반적인 형태는 도 3에 도시된 바와 같다. 특히, 복수개의 하향-변환 믹서(down-conversion mixer), 복수개의 로우-패스 필터(low-pass filter, LPF), 복수개의 아날로그-디지털 변환기(analog-to-digital converter, ADC)와 같이 복수의 하드웨어들로 구성이 되어 있다.
본 발명이 이루고자 하는 목적은, 여러 채널의 신호를 하나의 하드웨어에서 시분할의 형태로 수신하는, 시분할 다중 채널 수신기 및 이의 수신 방법을 제공하는 데 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기는, n개의 채널로 이루어진 다중 채널 신호를 수신하는 신호 수신부; 및 상기 신호 수신부로부터 제공받은 상기 다중 채널 신호를 기반으로, 하나의 믹서(mixer), 하나의 로우-패스 필터(low-pass filter, LPF) 및 하나의 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 시분할의 형태로 공유하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는 신호 획득부;를 포함한다.
여기서, 상기 하나의 믹서는, 상기 신호 수신부로부터 제공받은 상기 다중 채널 신호와, 상기 n개의 채널 중에서 1/FCLK 시간 간격으로 번갈아가며 입력되는 LO(local oscillator)로 입력되는 1개의 채널에 대응되는 신호를 토대로, 제1 신호를 획득할 수 있다.
여기서, 상기 하나의 로우-패스 필터(LPF)는, 상기 하나의 믹서로부터 제공받은 상기 제1 신호를 토대로, 제2 신호를 획득할 수 있다.
여기서, 상기 하나의 로우-패스 필터(LPF)는, 신호의 왜곡이 생기지 않도록 미리 설정된 값으로 주파수 대역폭이 설정될 수 있다.
여기서, 상기 하나의 아날로그-디지털 변환기(ADC)는, 상기 하나의 로우-패스 필터(LPF)로부터 제공받은 상기 제2 신호를 토대로, 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK의 n배 주파수로 샘플링하고 양자화하여 제3 신호를 획득할 수 있다.
여기서, 상기 신호 획득부는, 상기 하나의 아날로그-디지털 변환기(ADC)로부터 제공받은 상기 제3 신호를 토대로, 상기 n개의 채널 각각에 대해 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK을 기반으로 서로 상이한 딜레이(delay)를 주고 1/n 다운-샘플링(down-sampling)하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득할 수 있다.
여기서, 상기 신호 획득부는, 식 Di=(i-1)/(n*FCLK)을 이용하여 상기 n개의 채널 각각에 대해 서로 상이한 딜레이를 주며, 상기 Di는, i번째 채널에 대한 딜레이를 나타내고, 상기 FCLK는, 상기 하나의 믹서의 LO를 스위칭하는 주파수를 나타낼 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 수신 방법은, 하나의 믹서(mixer), 하나의 로우-패스 필터(low-pass filter, LPF) 및 하나의 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 포함하는 다중 채널 수신기의 수신 방법으로서, n개의 채널로 이루어진 다중 채널 신호를 수신하는 단계; 및 상기 다중 채널 신호를 기반으로, 상기 하나의 믹서, 상기 하나의 로우-패스 필터(LPF) 및 상기 하나의 아날로그-디지털 변환기(ADC)를 시분할의 형태로 공유하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는 단계;를 포함한다.
여기서, 상기 n개의 신호 획득 단계는, 상기 하나의 믹서를 통해, 상기 다중 채널 신호와, 상기 n개의 채널 중에서 1/FCLK 시간 간격으로 번갈아가며 입력되는 LO(local oscillator)로 입력되는 1개의 채널에 대응되는 신호를 토대로, 제1 신호를 획득하는 것으로 이루어질 수 있다.
여기서, 상기 n개의 신호 획득 단계는, 상기 하나의 로우-패스 필터(LPF)를 통해, 상기 하나의 믹서로부터 제공받은 상기 제1 신호를 토대로, 제2 신호를 획득하는 것으로 이루어질 수 있다.
여기서, 상기 n개의 신호 획득 단계는, 상기 하나의 아날로그-디지털 변환기(ADC)를 통해, 상기 하나의 로우-패스 필터(LPF)로부터 제공받은 상기 제2 신호를 토대로, 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK의 n배 주파수로 샘플링하고 양자화하여 제3 신호를 획득하는 것으로 이루어질 수 있다.
여기서, 상기 n개의 신호 획득 단계는, 상기 하나의 아날로그-디지털 변환기(ADC)로부터 제공받은 상기 제3 신호를 토대로, 상기 n개의 채널 각각에 대해 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK을 기반으로 서로 상이한 딜레이(delay)를 주고 1/n 다운-샘플링(down-sampling)하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는 것으로 이루어질 수 있다.
여기서, 상기 n개의 신호 획득 단계는, 식 Di=(i-1)/(n*FCLK)을 이용하여 상기 n개의 채널 각각에 대해 서로 상이한 딜레이를 주는 것으로 이루어지며, 상기 Di는, i번째 채널에 대한 딜레이를 나타내고, 상기 FCLK는, 상기 하나의 믹서의 LO를 스위칭하는 주파수를 나타낼 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 바람직한 실시예에 따른 컴퓨터 프로그램은 컴퓨터로 읽을 수 있는 기록 매체에 저장되어 상기한 시분할 다중 채널 수신기의 수신 방법 중 어느 하나를 컴퓨터에서 실행시킨다.
본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기 및 이의 수신 방법에 의하면, 여러 채널의 신호를 하나의 하드웨어에서 시분할의 형태로 수신함으로써, 하나의 하드웨어에서 시분할의 형태로 공유하는 방식을 통해 하드웨어의 개수를 줄일 수 있고, 이를 통해 전체 소모 전력을 줄이고, 하드웨어 간의 발생할 수 있는 의도하지 않는 성능 차이를 근본적으로 제거할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 기존 I/Q 채널 수신기의 구조를 설명하기 위한 도면이다.
도 2는 도 1에 도시한 수신기의 출력 신호의 일례를 나타내는 도면이다.
도 3은 기존 다중 채널 수신기의 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기를 설명하기 위한 블록도이다.
도 5는 도 4에 도시한 신호 획득부의 상세 구성을 설명하기 위한 도면이다.
도 6은 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 일례를 설명하기 위한 도면으로, 시분할 I/Q 채널 수신기의 구조를 나타낸다.
도 7은 도 6에 도시한 수신기의 믹서에 입력되는 신호의 형태를 나타내는 도면이다.
도 8은 도 6에 도시한 수신기의 출력 신호를 나타내는 도면이다.
도 9는 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 다른 예를 설명하기 위한 도면으로, 시분할 다중 채널 수신기의 구조를 나타낸다.
도 10은 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 수신 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 명세서에서 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서, "가진다", "가질 수 있다", "포함한다" 또는 "포함할 수 있다"등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
또한, 본 명세서에 기재된 '~부'라는 용어는 소프트웨어 또는 FPGA(field-programmable gate array) 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터 구조들 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다.
이하에서 첨부한 도면을 참조하여 본 발명에 따른 시분할 다중 채널 수신기 및 이의 수신 방법의 바람직한 실시예에 대해 상세하게 설명한다.
먼저, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기에 대하여 설명한다.
도 4는 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기를 설명하기 위한 블록도이고, 도 5는 도 4에 도시한 신호 획득부의 상세 구성을 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기(100)는 여러 채널의 신호를 하나의 하드웨어에서 시분할의 형태로 수신할 수 있다.
이에 따라, 본 발명은 하나의 하드웨어에서 시분할의 형태로 공유하는 방식을 통해 하드웨어의 개수를 줄일 수 있고, 이를 통해 전체 소모 전력을 줄이고, 하드웨어 간의 발생할 수 있는 의도하지 않는 성능 차이를 근본적으로 제거할 수 있다.
이를 위해, 시분할 다중 채널 수신기(100)는 신호 수신부(110) 및 신호 획득부(120)를 포함할 수 있다.
신호 수신부(110)는 n개의 채널(제1 채널, 제2 채널, ..., 제n 채널)로 이루어진 다중 채널 신호를 수신할 수 있다.
신호 획득부(120)는 도 5에 도시된 바와 같이, 하나의 믹서(mixer)(121), 하나의 로우-패스 필터(low-pass filter, LPF)(122) 및 하나의 아날로그-디지털 변환기(analog-to-digital converter, ADC)(123)를 포함하며, 신호 수신부(110)로부터 제공받은 다중 채널 신호를 기반으로, 하나의 믹서(121), 하나의 로우-패스 필터(LPF)(122) 및 하나의 아날로그-디지털 변환기(ADC)(123)를 시분할의 형태로 공유하여, 다중 채널 신호에 대응되는 n개의 신호(제1 채널에 대응되는 제1 신호, 제2 채널에 대응되는 제2 신호, ..., 제n 채널에 대응되는 제n 신호)를 획득할 수 있다.
즉, 하나의 믹서(121)는 신호 수신부(110)로부터 제공받은 다중 채널 신호와, n개의 채널 중에서 1/FCLK 시간 간격으로 번갈아가며 입력되는 LO(local oscillator)로 입력되는 1개의 채널에 대응되는 신호(제1 채널 대응 신호, 제2 채널 대응 신호, ..., 제n 채널 대응 신호 중 하나의 신호)를 토대로, 제1 신호를 획득할 수 있다.
그리고, 하나의 로우-패스 필터(LPF)(122)는 하나의 믹서(121)로부터 제공받은 제1 신호를 토대로, 제2 신호를 획득할 수 있다.
이때, 하나의 로우-패스 필터(LPF)(122)는 신호의 왜곡이 생기지 않도록 미리 설정된 값으로 주파수 대역폭이 설정될 수 있다.
그리고, 하나의 아날로그-디지털 변환기(123)는 하나의 로우-패스 필터(LPF)(122)로부터 제공받은 제2 신호를 토대로, 하나의 믹서(121)의 LO를 스위칭하는 주파수인 FCLK의 n배 주파수로 샘플링하고 양자화하여 제3 신호를 획득할 수 있다.
그리고, 신호 획득부(120)는 하나의 아날로그-디지털 변환기(ADC)(123)로부터 제공받은 제3 신호를 토대로, n개의 채널 각각에 대해 하나의 믹서(121)의 LO를 스위칭하는 주파수인 FCLK을 기반으로 서로 상이한 딜레이(delay)를 주고 1/n 다운-샘플링(down-sampling)하여, 다중 채널 신호에 대응되는 n개의 신호를 획득할 수 있다.
이때, 신호 획득부(120)는 아래의 [수학식]을 이용하여 n개의 채널 각각에 대해 서로 상이한 딜레이를 줄 수 있다.
[수학식]
Di=(i-1)/(n*FCLK)
여기서, Di는 i번째 채널에 대한 딜레이를 나타낼 수 있다. FCLK는 하나의 믹서(121)의 LO를 스위칭하는 주파수를 나타낼 수 있다.
예컨대, 신호 획득부(120)는 제1 채널에 대해 제1 딜레이 D1=(1-1)/(n*FCLK)=0을 주고, 즉 딜레이를 주지 않고 1/n 다운-샘플링하여 제1 채널에 대한 제1 신호를 획득할 수 있다. 그리고, 신호 획득부(120)는 제2 채널에 대해 제2 딜레이 D2=(2-1)/(n*FCLK)를 주고 1/n 다운-샘플링하여 제2 채널에 대한 제2 신호를 획득할 수 있다.
그러면, 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 일례에 대하여 설명한다.
본 발명은 기존의 다중 채널 수신기가 다수의 하드웨어들을 가지게 됨으로써 발생하게 되는 잠재적 문제들을 해결할 수 있다. 다수의 하드웨어들을 가지게 되면 하드웨어들의 소모 전력, 하드웨어 간의 의도하지 않은 성능 차이 등에 의해 수신기 전체의 소모 전력이 올라가거나 성능이 열화 되는 문제가 발생할 수 있다.
이와 같은 문제를 해결하기 위해, 본 발명은 기존 수신기의 다수의 하향-변환(down-conversion) 믹서, 다수의 로우-패스 필터(LPF), 다수의 아날로그-디지털 변환기(ADC) 등의 하드웨어를 하나의 하드웨어에서 시분할의 형태로 공유하는 방식으로 하드웨어의 개수를 줄일 수 있다. 이를 통해, 본 발명은 전체 소모 전력을 줄이고, 하드웨어 간의 발생할 수 있는 의도하지 않는 성능 차이를 근본적으로 제거할 수 있다.
도 6은 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 일례를 설명하기 위한 도면으로, 시분할 I/Q 채널 수신기의 구조를 나타내고, 도 7은 도 6에 도시한 수신기의 믹서에 입력되는 신호의 형태를 나타내는 도면이며, 도 8은 도 6에 도시한 수신기의 출력 신호를 나타내는 도면이다.
본 발명은 기존의 I/Q 채널 수신기에서 I 채널과 Q 채널이 물리적으로 나누어져 있는 것과는 다르게, 도 6에 도시된 바와 같이 하나의 하드웨어를 공유한다. 대신에 믹서의 클록으로 cos(wct)와 sin(wct)를 번갈아가면서 넣어 주어 로우-패스 필터(LPFIQ)와 아날로그-디지털 변환기(ADCIQ)를 시분할의 형태로 나누어 쓴다. 그러면, 예를 들어 BFSK 믹서 입력 신호에 대한 신호의 형태는 도 7에 도시된 그림과 같다. 도 7에 도시된 그림에서 노란색 신호는 로우-패스 필터(LPFIQ)의 출력인데 주황색(I 신호)과 푸른색(Q 신호)이 클록의 주파수 FCLK로 번갈아가면서 나타나는 것을 볼 수 있다.
그리고, 이를 클록의 두배 주파수 2FCLK로 아날로그-디지털 변환기(ADCIQ)에서 샘플링하여 양자화하고, BBI에 대해서는 바로 1/2 다운-샘플링하고, BBQ에 대해서는 클록의 반주기만큼 딜레이를 주고 1/2 다운-샘플링하면, 도 8에 도시된 그림처럼 기존 I/Q 채널 수신기와 동일한 I/Q 신호를 얻을 수 있는 것을 알 수 있다.
여기서, 로우-패스 필터(LPFIQ)의 주파수 대역폭은 신호의 왜곡이 생기지 않게 충분히 넓게 설정할 수 있다. 그리고, 아날로그-디지털 변환기(ADCIQ)의 앨리어싱 효과(aliasing effect)에 대해 충분히 고려하고 전체 시스템을 설계할 수 있다.
도 9는 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 다른 예를 설명하기 위한 도면으로, 시분할 다중 채널 수신기의 구조를 나타낸다.
일반적인 n개의 다중 채널을 가진 수신기에 대해서도 본 발명의 시분할 개념을 도입하여 도 9에 도시된 바와 같이 구현할 수 있다.
도 9에 도시된 Di는 (i-1)/(n*FCLK)(i=1,...,n)만큼의 딜레이를 의미한다.
또한, 시분할 I/Q 채널 수신기와 마찬가지로 로우-패스 필터(LPF1-to-n)의 주파수 대역폭은 신호의 왜곡이 생기지 않게 충분히 넓게 설정할 수 있다. 그리고, 아날로그-디지털 변환기(ADC1-to-n)의 앨리어싱 효과(aliasing effect)에 대해 충분히 고려하고 전체 시스템을 설계할 수 있다.
그러면, 도 10을 참조하여 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 수신 방법에 대하여 설명한다.
도 10은 본 발명의 바람직한 실시예에 따른 시분할 다중 채널 수신기의 수신 방법을 설명하기 위한 흐름도이다.
도 10을 참조하면, 시분할 다중 채널 수신기(100)는 n개의 채널로 이루어진 다중 채널 신호를 수신할 수 있다(S110).
그런 다음, 시분할 다중 채널 수신기(100)는 다중 채널 신호를 기반으로, 하나의 믹서(121), 하나의 로우-패스 필터(LPF)(122) 및 하나의 아날로그-디지털 변환기(ADC)(123)를 시분할의 형태로 공유하여, 다중 채널 신호에 대응되는 n개의 신호를 획득할 수 있다(S120).
즉, 시분할 다중 채널 수신기(100)는 하나의 믹서(121)를 통해, 다중 채널 신호와, n개의 채널 중에서 1/FCLK 시간 간격으로 번갈아가며 입력되는 LO로 입력되는 1개의 채널에 대응되는 신호를 토대로, 제1 신호를 획득하 수 있다.
그리고, 시분할 다중 채널 수신기(100)는 하나의 로우-패스 필터(LPF)(122)를 통해, 하나의 믹서(121)로부터 제공받은 제1 신호를 토대로, 제2 신호를 획득할 수 있다.
그리고, 시분할 다중 채널 수신기(100)는 하나의 아날로그-디지털 변환기(ADC)(123)를 통해, 하나의 로우-패스 필터(LPF)(122)로부터 제공받은 제2 신호를 토대로, 하나의 믹서(121)의 LO를 스위칭하는 주파수인 FCLK의 n배 주파수로 샘플링하고 양자화하여 제3 신호를 획득할 수 있다.
그리고, 시분할 다중 채널 수신기(100)는 하나의 아날로그-디지털 변환기(ADC)(123)로부터 제공받은 제3 신호를 토대로, n개의 채널 각각에 대해 하나의 믹서(121)의 LO를 스위칭하는 주파수인 FCLK을 기반으로 서로 상이한 딜레이를 주고 1/n 다운-샘플링하여, 다중 채널 신호에 대응되는 n개의 신호를 획득할 수 있다. 이때, 시분할 다중 채널 수신기(100)는 위의 [수학식]을 이용하여 n개의 채널 각각에 대해 서로 상이한 딜레이를 줄 수 있다.
이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 기록 매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 기록 매체로서는 자기기록매체, 광 기록매체 등이 포함될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 시분할 다중 채널 수신기,
110 : 신호 수신부,
120 : 신호 획득부
121 : 믹서,
122 : 로우-패스 필터,
123 : 아날로그-디지털 변환기

Claims (14)

  1. n개의 채널로 이루어진 다중 채널 신호를 수신하는 신호 수신부; 및
    상기 신호 수신부로부터 제공받은 상기 다중 채널 신호를 기반으로, 하나의 믹서(mixer), 하나의 로우-패스 필터(low-pass filter, LPF) 및 하나의 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 시분할의 형태로 공유하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는 신호 획득부;
    를 포함하는 시분할 다중 채널 수신기.
  2. 제1항에서,
    상기 하나의 믹서는,
    상기 신호 수신부로부터 제공받은 상기 다중 채널 신호와, 상기 n개의 채널 중에서 1/FCLK 시간 간격으로 번갈아가며 입력되는 LO(local oscillator)로 입력되는 1개의 채널에 대응되는 신호를 토대로, 제1 신호를 획득하는,
    시분할 다중 채널 수신기.
  3. 제2항에서,
    상기 하나의 로우-패스 필터(LPF)는,
    상기 하나의 믹서로부터 제공받은 상기 제1 신호를 토대로, 제2 신호를 획득하는,
    시분할 다중 채널 수신기.
  4. 제3항에서,
    상기 하나의 로우-패스 필터(LPF)는,
    신호의 왜곡이 생기지 않도록 미리 설정된 값으로 주파수 대역폭이 설정되는,
    시분할 다중 채널 수신기.
  5. 제3항에서,
    상기 하나의 아날로그-디지털 변환기(ADC)는,
    상기 하나의 로우-패스 필터(LPF)로부터 제공받은 상기 제2 신호를 토대로, 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK의 n배 주파수로 샘플링하고 양자화하여 제3 신호를 획득하는,
    시분할 다중 채널 수신기.
  6. 제5항에서,
    상기 신호 획득부는,
    상기 하나의 아날로그-디지털 변환기(ADC)로부터 제공받은 상기 제3 신호를 토대로, 상기 n개의 채널 각각에 대해 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK을 기반으로 서로 상이한 딜레이(delay)를 주고 1/n 다운-샘플링(down-sampling)하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는,
    시분할 다중 채널 수신기.
  7. 제6항에서,
    상기 신호 획득부는,
    식 Di=(i-1)/(n*FCLK)을 이용하여 상기 n개의 채널 각각에 대해 서로 상이한 딜레이를 주며,
    상기 Di는, i번째 채널에 대한 딜레이를 나타내고,
    상기 FCLK는, 상기 하나의 믹서의 LO를 스위칭하는 주파수를 나타내는,
    시분할 다중 채널 수신기.
  8. 하나의 믹서(mixer), 하나의 로우-패스 필터(low-pass filter, LPF) 및 하나의 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 포함하는 다중 채널 수신기의 수신 방법으로서,
    n개의 채널로 이루어진 다중 채널 신호를 수신하는 단계; 및
    상기 다중 채널 신호를 기반으로, 상기 하나의 믹서, 상기 하나의 로우-패스 필터(LPF) 및 상기 하나의 아날로그-디지털 변환기(ADC)를 시분할의 형태로 공유하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는 단계;
    를 포함하는 시분할 다중 채널 수신기의 수신 방법.
  9. 제8항에서,
    상기 n개의 신호 획득 단계는,
    상기 하나의 믹서를 통해, 상기 다중 채널 신호와, 상기 n개의 채널 중에서 1/FCLK 시간 간격으로 번갈아가며 입력되는 LO(local oscillator)로 입력되는 1개의 채널에 대응되는 신호를 토대로, 제1 신호를 획득하는 것으로 이루어지는,
    시분할 다중 채널 수신기의 수신 방법.
  10. 제9항에서,
    상기 n개의 신호 획득 단계는,
    상기 하나의 로우-패스 필터(LPF)를 통해, 상기 하나의 믹서로부터 제공받은 상기 제1 신호를 토대로, 제2 신호를 획득하는 것으로 이루어지는,
    시분할 다중 채널 수신기의 수신 방법.
  11. 제10항에서,
    상기 n개의 신호 획득 단계는,
    상기 하나의 아날로그-디지털 변환기(ADC)를 통해, 상기 하나의 로우-패스 필터(LPF)로부터 제공받은 상기 제2 신호를 토대로, 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK의 n배 주파수로 샘플링하고 양자화하여 제3 신호를 획득하는 것으로 이루어지는,
    시분할 다중 채널 수신기의 수신 방법.
  12. 제11항에서,
    상기 n개의 신호 획득 단계는,
    상기 하나의 아날로그-디지털 변환기(ADC)로부터 제공받은 상기 제3 신호를 토대로, 상기 n개의 채널 각각에 대해 상기 하나의 믹서의 LO를 스위칭하는 주파수인 FCLK을 기반으로 서로 상이한 딜레이(delay)를 주고 1/n 다운-샘플링(down-sampling)하여, 상기 다중 채널 신호에 대응되는 n개의 신호를 획득하는 것으로 이루어지는,
    시분할 다중 채널 수신기의 수신 방법.
  13. 제12항에서,
    상기 n개의 신호 획득 단계는,
    식 Di=(i-1)/(n*FCLK)을 이용하여 상기 n개의 채널 각각에 대해 서로 상이한 딜레이를 주는 것으로 이루어지며,
    상기 Di는, i번째 채널에 대한 딜레이를 나타내고,
    상기 FCLK는, 상기 하나의 믹서의 LO를 스위칭하는 주파수를 나타내는,
    시분할 다중 채널 수신기의 수신 방법.
  14. 제8항 내지 제13항 중 어느 한 항에 기재된 시분할 다중 채널 수신기의 수신 방법을 컴퓨터에서 실행시키기 위하여 컴퓨터로 읽을 수 있는 기록 매체에 저장된 컴퓨터 프로그램.
KR1020220187989A 2022-12-28 2022-12-28 시분할 다중 채널 수신기 및 이의 수신 방법 KR20240105109A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220187989A KR20240105109A (ko) 2022-12-28 2022-12-28 시분할 다중 채널 수신기 및 이의 수신 방법
PCT/KR2023/018848 WO2024143914A1 (ko) 2022-12-28 2023-11-22 시분할 다중 채널 수신기 및 이의 수신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220187989A KR20240105109A (ko) 2022-12-28 2022-12-28 시분할 다중 채널 수신기 및 이의 수신 방법

Publications (1)

Publication Number Publication Date
KR20240105109A true KR20240105109A (ko) 2024-07-05

Family

ID=91718228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220187989A KR20240105109A (ko) 2022-12-28 2022-12-28 시분할 다중 채널 수신기 및 이의 수신 방법

Country Status (2)

Country Link
KR (1) KR20240105109A (ko)
WO (1) WO2024143914A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039220A (ko) * 1998-12-11 2000-07-05 윤종용 다중 채널 디지털 가우스 여과 최소 편이 변조 변조기
JP5591106B2 (ja) * 2007-04-23 2014-09-17 ダリ システムズ カンパニー リミテッド デジタルハイブリッドモード電力増幅器システム
CN101198160B (zh) * 2007-05-25 2010-08-04 北京大学 采用单通路射频前端实现gnss多模并行接收的方法及装置
WO2010095083A1 (en) * 2009-02-18 2010-08-26 Technion Research & Development Foundation Ltd Efficient sampling and reconstruction of sparse multi-band signals
CN111884666A (zh) * 2020-07-07 2020-11-03 西安欣创电子技术有限公司 一种采用锁相环复用的多模多通道射频接收机芯片

Also Published As

Publication number Publication date
WO2024143914A1 (ko) 2024-07-04

Similar Documents

Publication Publication Date Title
US8467753B2 (en) Receiver and method for receiving a first usable frequency band and a second usable frequency band
US7868799B1 (en) System and method for remoting a photonic analog-to-digital converter
US7313380B2 (en) Variable resolution A/D converter
US8442402B1 (en) Wide band digital receiver: system and method
US20120044927A1 (en) Radio channel aggregation and segmentation
US7142606B2 (en) Method and apparatus for shared processing a plurality of signals
US8018366B2 (en) Data converter having a passive filter
FI115431B (fi) Moniliityntäinen digitaalinen vastaanotin ja lähetin
KR100616767B1 (ko) 개량형 디지털 중간 대 기저 대역 복조기를 갖는 수신기
US9088298B2 (en) Mixed mode time interleaved digital-to-analog converter for radio-frequency applications
KR20120061026A (ko) 대역통과 샘플링 수신기 및 그것의 필터 설계 및 재구성 방법
Laddomada et al. A PC-based software receiver using a novel front-end technology
US6388600B1 (en) Asynchronous superconductor serial multiply-accumulator
KR20240105109A (ko) 시분할 다중 채널 수신기 및 이의 수신 방법
CN108259051B (zh) 用于低功率雷达检测模块的独特频率计划和基带设计
US9291717B2 (en) Method and apparatus for efficiently combining satellite navigation signals
KR101259576B1 (ko) Ｂｐｓ 수신장치
JP4343065B2 (ja) 無線通信装置および無線通信制御方法
US7145486B1 (en) Circuits and methods for exchanging data through a serial port and systems using the same
KR102589083B1 (ko) 시분할 다중화 방식의 레이다 수신기 및 그의 구동 방법
Palagiri et al. An efficient on-chip implementation of reconfigurable continuous time sigma delta ADC for digital beamforming applications
JP6029065B2 (ja) 受信装置
KR101740713B1 (ko) 레이더 테스트용 에스디알 수신기
US7880656B2 (en) RF chip including shared converter and transceiver including the RF chip
KR101683678B1 (ko) 전방향 탐지 시스템