KR20240102045A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20240102045A
KR20240102045A KR1020220183074A KR20220183074A KR20240102045A KR 20240102045 A KR20240102045 A KR 20240102045A KR 1020220183074 A KR1020220183074 A KR 1020220183074A KR 20220183074 A KR20220183074 A KR 20220183074A KR 20240102045 A KR20240102045 A KR 20240102045A
Authority
KR
South Korea
Prior art keywords
substrate
layer
bank
light emitting
quantum dot
Prior art date
Application number
KR1020220183074A
Other languages
English (en)
Inventor
주선규
권선영
박상지
박재철
오근찬
윤도경
이송이
지우만
진유영
황태형
Original Assignee
삼성디스플레이 주식회사
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/229,529 priority Critical patent/US20240215414A1/en
Priority to CN202311701728.2A priority patent/CN118251072A/zh
Publication of KR20240102045A publication Critical patent/KR20240102045A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer

Abstract

본 발명은, 제1기판과, 상기 제1기판 상에 배치되며 제1색 발광층과 제2색 발광층을 포함하는 제1발광소자 내지 제3발광소자와, 상기 제1발광소자 내지 상기 제3발광소자가 사이에 개재되도록 상기 제1기판 상부에 위치하는 제2기판과, 상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자 내지 상기 제3발광소자와 중첩하는 제1뱅크개구 내지 제3뱅크개구를 갖는 뱅크와, 상기 뱅크와 상기 제2기판 사이에 개재되며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자와 중첩하는 제1칼라필터층과, 상기 뱅크와 상기 제2기판 사이에 개재되며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제2발광소자와 중첩하는 제2칼라필터층과, 상기 뱅크와 상기 제2기판 사이에 개재되며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하는 제3칼라필터층과, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하도록 상기 제3뱅크개구에 위치하는 양자점층과, 상기 뱅크의 상기 제1기판 방향의 하면 상에 위치하며 상기 양자점층과 동일한 물질을 포함하는 스페이서를 구비하는, 디스플레이 장치 및 그 제조방법을 제공한다.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and method of manufacturing the same}
본 발명의 실시예들은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 제조 공정이 간단하면서도 고해상도의 이미지를 디스플레이할 수 있는 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치는 복수개의 화소들을 갖는다. 풀컬러 디스플레이 장치를 위해서 복수개의 화소들은 상이한 색의 광을 방출할 수 있다. 이를 위해 디스플레이 장치의 적어도 일부 화소들은 색변환부를 갖는다. 즉, 일부 화소의 발광부에서 생성된 광의 적어도 일부는 대응하는 색변환부를 거치면서 다른 색의 광으로 변환되어 외부로 취출된다.
그러나 이러한 종래의 디스플레이 장치에는 고해상도의 디스플레이 장치를 구현하는 것이 용이하지 않다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 공정이 간단하면서도 고해상도의 이미지를 디스플레이할 수 있는 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1기판과, 상기 제1기판 상에 배치되며 제1색 발광층과 제2색 발광층을 포함하는 제1발광소자 내지 제3발광소자와, 상기 제1발광소자 내지 상기 제3발광소자가 사이에 개재되도록 상기 제1기판 상부에 위치하는 제2기판과, 상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자 내지 상기 제3발광소자와 중첩하는 제1뱅크개구 내지 제3뱅크개구를 갖는 뱅크와, 상기 뱅크와 상기 제2기판 사이에 개재되며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자와 중첩하는 제1칼라필터층과, 상기 뱅크와 상기 제2기판 사이에 개재되며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제2발광소자와 중첩하는 제2칼라필터층과, 상기 뱅크와 상기 제2기판 사이에 개재되며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하는 제3칼라필터층과, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하도록 상기 제3뱅크개구에 위치하는 양자점층과, 상기 뱅크의 상기 제1기판 방향의 하면 상에 위치하며 상기 양자점층과 동일한 물질을 포함하는 스페이서를 구비하는, 디스플레이 장치가 제공된다.
상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크의 상기 제1기판 방향의 면 상에 위치하는 돌출부를 가질 수 있다.
상기 돌출부와 상기 오목부는 일체(一體)일 수 있다.
상기 제2기판의 상기 제1기판 방향의 하면으로부터 상기 스페이서의 상기 제1기판 방향의 하면까지의 거리는, 상기 제2기판의 상기 제1기판 방향의 하면으로부터 상기 돌출부의 상기 제1기판 방향의 하면까지의 거리보다 멀 수 있다.
상기 스페이서와 상기 돌출부는 일체(一體)일 수 있다.
상기 스페이서는 상기 양자점층으로부터 이격될 수 있다.
상기 제1칼라필터층 내지 상기 제3칼라필터층과 상기 뱅크 사이에 개재되는 제1무기층과, 상기 뱅크의 상기 제1기판 방향의 하면 중 상기 양자점층과 상기 스페이서 외측 부분과 상기 양자점층의 상기 제1기판 방향의 하면을 덮는 제2무기층을 더 구비할 수 있다.
상기 제2무기층은 상기 제1뱅크개구 및 상기 제2뱅크개구 내에서 상기 제1무기층과 컨택할 수 있다.
본 발명의 일 관점에 따르면, 제1기판과, 상기 제1기판 상에 배치되며 제1색 발광층과 제2색 발광층을 포함하는 제1발광소자 내지 제3발광소자와, 상기 제1발광소자 내지 상기 제3발광소자를 덮는 봉지층과, 상기 봉지층 상에 위치하며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자 내지 상기 제3발광소자와 중첩하는 제1뱅크개구 내지 제3뱅크개구를 갖는 뱅크와, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하도록 상기 제3뱅크개구에 위치하는 양자점층과,
상기 뱅크 상에 위치하며 상기 양자점층과 동일한 물질을 포함하는 스페이서와, 상기 뱅크와 상기 스페이서가 사이에 개재되도록 상기 제1기판 상부에 위치하는 제2기판과, 상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자와 중첩하는 제1칼라필터층과, 상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제2발광소자와 중첩하는 제2칼라필터층과, 상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하는 제3칼라필터층을 구비하는, 디스플레이 장치가 제공된다.
상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크의 상기 제2기판 방향의 면 상에 위치하는 돌출부를 가질 수 있다.
상기 돌출부와 상기 오목부는 일체(一體)일 수 있다.
상기 제1기판의 상기 제2기판 방향의 상면으로부터 상기 스페이서의 상기 제2기판 방향의 상면까지의 거리는, 상기 제1기판의 상기 제2기판 방향의 상면으로부터 상기 돌출부의 상기 제2기판 방향의 상면까지의 거리보다 멀 수 있다.
상기 스페이서와 상기 돌출부는 일체(一體)일 수 있다.
상기 스페이서는 상기 양자점층으로부터 이격될 수 있다.
상기 제1칼라필터층 내지 상기 제3칼라필터층의 상기 제1기판 방향의 면을 덮는 제1무기층과, 상기 뱅크의 상기 제2기판 방향의 상면 중 상기 양자점층과 상기 스페이서 외측 부분과 상기 양자점층의 상기 제2기판 방향의 상면을 덮는 제2무기층을 더 구비할 수 있다.
상기 제1칼라필터층, 상기 제2칼라필터층 및 상기 양자점층 각각은 산란체를 포함할 수 있다.
상기 뱅크는 발액제 또는 소수성물질을 포함하지 않을 수 있다.
상기 제1칼라필터층은 상기 제1색 발광층으로부터의 광을 통과시키고, 상기 제2칼라필터층은 상기 제2색 발광층으로부터의 광을 통과시키며, 상기 양자점층은 상기 제1색 발광층으로부터의 광 또는 상기 제2색 발광층으로부터의 광의 파장을 상기 제3칼라필터층이 통과시키는 파장의 광으로 변환시킬 수 있다.
상기 제3칼라필터층은 적색광을 통과시킬 수 있다.
본 발명의 일 관점에 따르면, 제1기판 상에 제1색 발광층과 제2색 발광층을 포함하는 제1발광소자 내지 제3발광소자를 형성하는 단계와, 상기 제1발광소자 내지 상기 제3발광소자와 중첩하도록 제1뱅크개구 내지 제3뱅크개구를 갖는 뱅크를 형성하는 단계와, 상기 제3뱅크개구에 위치하는 양자점층과 상기 뱅크 상에 위치하는 스페이서를 동시에 형성하는 단계를 포함하는, 디스플레이 장치 제조방법이 제공된다.
제2기판 상에 상기 제1발광소자와 중첩하도록 제1칼라필터층을 형성하는 단계와, 제2기판 상에 상기 제2발광소자와 중첩하도록 제2칼라필터층을 형성하는 단계와, 제2기판 상에 상기 제3발광소자와 중첩하도록 제3칼라필터층을 형성하는 단계를 더 포함하고, 상기 뱅크를 형성하는 단계는, 상기 제1칼라필터층 내지 상기 제3칼라필터층 상에 상기 뱅크를 형성하는 단계일 수 있다.
상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크의 상기 제1기판 방향의 면 상에 위치하는 돌출부를 가질 수 있다.
상기 돌출부와 상기 오목부는 일체(一體)일 수 있다.
상기 제2기판의 상기 제1기판을 향할 면으로부터 상기 스페이서의 상기 제1기판을 향할 면까지의 거리는, 상기 제2기판의 상기 제1기판을 향할 면으로부터 상기 돌출부의 상기 제1기판을 향할 면까지의 거리보다 멀 수 있다.
상기 스페이서와 상기 돌출부는 일체(一體)일 수 있다.
상기 스페이서는 상기 양자점층으로부터 이격될 수 있다.
상기 제1발광소자 내지 상기 제3발광소자를 덮는 봉지층을 형성하는 단계를 더 포함하고, 상기 뱅크를 형성하는 단계는, 상기 봉지층 상에 상기 뱅크를 형성하는 단계일 수 있다.
상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크 상에 위치하는 돌출부를 가질 수 있다.
상기 돌출부와 상기 오목부는 일체(一體)일 수 있다.
상기 제1기판의 상면으로부터 상기 스페이서의 상면까지의 거리는, 상기 제1기판의 상면으로부터 상기 돌출부의 상면까지의 거리보다 멀 수 있다.
상기 스페이서와 상기 돌출부는 일체(一體)일 수 있다.
상기 스페이서는 상기 양자점층으로부터 이격될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 공정이 간단하면서도 고해상도의 이미지를 디스플레이할 수 있는 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 3은 도 2의 디스플레이 장치를 도 2의 B-B'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 6 및 도 7은 도 2의 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 11 및 도 12는 도 8의 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 1에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 디스플레이패널(10)을 포함한다. 이러한 디스플레이 장치는 디스플레이패널(10)을 포함하는 것이라면 어떤 것이든 가능하다. 예컨대 디스플레이 장치는 스마트폰, 태블릿, 랩탑, 텔레비전 또는 광고판 등과 같은 다양한 장치일 수 있다.
디스플레이패널(10)은 표시영역(DA)과 표시영역(DA) 외측에 위치하는 주변영역(PA)을 포함한다. 도 1에서는 표시영역(DA)이 직사각형의 형상을 갖는 것으로 도시하고 있다. 다만, 본 발명은 이에 한정되지 않는다. 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 화소(PX)들이 배치될 수 있다. 각 화소(PX)는 유기발광다이오드와 같은 디스플레이소자를 포함할 수 있다. 각 화소(PX)는 예컨대, 적색, 녹색 또는 청색의 광을 방출할 수 있다. 이러한 화소(PX)는 박막트랜지스터(Thin Film Transistor: TFT), 스토리지커패시터 등을 포함하는 화소회로와 연결될 수 있다. 이러한 화소회로는 스캔 신호를 전달하는 스캔선(SL), 스캔선(SL)과 교차하며 데이터 신호를 전달하는 데이터선(DL) 및 구동전압을 공급하는 구동전압선(PL) 등과 연결될 수 있다. 스캔선(SL)은 x 방향으로 연장되고, 데이터선(DL) 및 구동전압선(PL)은 y 방향으로 연장될 수 있다.
화소(PX)는 전기적으로 연결된 화소회로로부터의 전기적 신호에 대응하는 휘도의 광을 방출할 수 있다. 표시영역(DA)은 화소(PX)에서 방출되는 광을 통해 소정의 이미지를 표시할 수 있다. 참고로 화소(PX)라 함은 전술한 바와 같이 적색, 녹색 및 청색 중 어느 하나의 색상의 광을 방출하는 영역으로 정의될 수 있다.
주변영역(PA)은 화소(PX)가 배치되지 않은 영역으로, 이미지를 표시하지 않는 영역일 수 있다. 주변영역(PA)에는 화소(PX)의 구동을 위한 전원공급배선 등이 위치할 수 있다. 또한 주변영역(PA)에는 구동회로부를 포함하는 인쇄회로기판이나 드라이버 IC가 연결되는 단자부 등이 배치될 수 있다.
참고로 디스플레이패널(10)은 제1기판(100)을 포함하므로, 제1기판(100)이 이러한 표시영역(DA) 및 주변영역(PA)을 갖는다고 할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 2는 도 1의 A영역을 확대하여 도시하는 평면도일 수 있다. 참고로 도 2에서는 제1화소전극(311)들, 제2화소전극(312)들 및 제3화소전극(313)들과, 이러한 화소전극들 각각의 가장자리를 덮는 화소정의막(150)을 도시하고 있다.
도 2에 도시된 것과 같이, 디스플레이 장치는 복수의 화소들(PX1, PX2, PX3)을 포함할 수 있다. 화소들(PX1, PX2, PX3)은 서로 다른 색의 광을 발광하는 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)를 포함할 수 있다. 제1화소(PX1)는 청색광을 방출하는 화소이고, 제2화소(PX2)는 녹색광을 방출하는 화소이며, 제3화소(PX3)는 적색광을 방출하는 화소일 수 있다.
제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 다각형 형상을 가질 수 있다. 도 2에서는 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각이 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 사각형 형상을, 구체적으로는 모서리가 둥근 형태의 사각형 형상을 갖는 것으로 도시하고 있다. 즉, 제1화소(PX1)의 제1화소전극(311), 제2화소(PX2)의 제2화소전극(312) 및 제3화소(PX3)의 제3화소전극(313) 각각의 화소정의막(150)에 의해 노출된 부분은 모서리가 둥근 형태의 사각형 형상을 가질 수 있다.
하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각은, 즉 제1화소(PX1)의 제1화소전극(311), 제2화소(PX2)의 제2화소전극(312) 및 제3화소(PX3)의 제3화소전극(313) 각각의 화소정의막(150)에 의해 노출된 부분은, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 원형 형상, 타원형 형상 또는 사각형 외의 다각형 형상을 가질 수도 있다. 또는, 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각은, 즉 제1화소(PX1)의 제1화소전극(311), 제2화소(PX2)의 제2화소전극(312) 및 제3화소(PX3)의 제3화소전극(313) 각각의 화소정의막(150)에 의해 노출된 부분은, 사각형이 모따기된 형상, 즉 팔각형 형상을 가질 수도 있다. 이때 모서리들의 모따기된 정도는 상이할 수 있다. 즉, 팔각형의 변들의 길이가 모두 같은 것은 아닐 수 있다.
참고로 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각의 형상은, 후술하는 것과 같은 제1칼라필터층(810), 제2칼라필터층(820) 및/또는 제3칼라필터층(830)에 의해 정의될 수 있다. 따라서 제1칼라필터층(810), 제2칼라필터층(820) 및/또는 제3칼라필터층(830)에 의해 정의되는 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각의 형상이 상술한 것과 같이 모서리가 둥근 형태의 사각형 형상, 원형 형상, 타원형 형상 또는 사각형 외의 다각형 형상을 가질 수 있다. 이 경우 제1화소(PX1)의 제1화소전극(311), 제2화소(PX2)의 제2화소전극(312) 및 제3화소(PX3)의 제3화소전극(313) 각각의 화소정의막(150)에 의해 노출된 부분은, 제1칼라필터층(810), 제2칼라필터층(820) 및/또는 제3칼라필터층(830)에 의해 정의된 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각의 형상과는 상이할 수도 있다.
제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)의 크기, 즉 면적은 서로 다를 수 있다. 예컨대, 제2화소(PX2)의 면적은 제1화소(PX1)의 면적 및 제3화소(PX3)의 면적에 넓을 수 있다. 그리고 제1화소(PX1)의 면적은 제3화소(PX3)의 면적보다 좁을 수 있다. 참고로 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 각각의 면적은, 후술하는 것과 같은 제1칼라필터층(810), 제2칼라필터층(820) 및/또는 제3칼라필터층(830)에 의해 정의될 수 있다. 이에 대해서는 후술한다.
제1화소(PX1)는 제1화소전극(311)을 구비하고, 제2화소(PX2)는 제2화소전극(312)을 구비하며, 제3화소(PX3)는 제3화소전극(313)을 구비할 수 있다. 화소정의막(150)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 각각의 가장자리를 덮는다. 즉, 화소정의막(150)은 제1화소전극(311)의 중앙을 노출시키는 개구와, 제2화소전극(312)의 중앙을 노출시키는 개구와, 제3화소전극(313)의 중앙을 노출시키는 개구를 가질 수 있다. 제3화소(PX3)는 제3화소전극(313) 상부에 위치하는 양자점층(630, 도 3 참조)을 포함할 수 있다. 이에 대해서는 후술한다.
제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)는 도 2에 도시된 것과 같이 배열될 수 있다. 예컨대 제2화소(PX2)의 중심을 중심으로 하는 가상의 사각형(VQ)을 가정할 때, 제1꼭지점(Q1)에 제1화소(PX1)가 배치되고, 제1꼭지점(Q1)과 제1방향(y축 방향)으로 이웃하는 제2꼭지점(Q2)에도 제1화소(PX1)가 배치될 수 있다. 또한 가상의 사각형(VQ)의 중심을 기준으로 제1꼭지점(Q1)과 대칭인 위치에 있는 제3꼭지점(Q3)에는 제3화소(PX3)가 배치되고, 가상의 사각형(VQ)의 중심을 기준으로 제2꼭지점(Q2)과 대칭인 위치에 있는 제4꼭지점(Q4)에도 제3화소(PX3)가 배치될 수 있다. 이러한 가상의 사각형(VQ)은 직사각형 형상일 수 있다.
제1화소(PX1) 및 제3화소(PX3)는 제1방향(y축 방향)과 교차하는 제2방향(x축 방향)을 따라 연장된 행에 있어서, 교번하여 배치될 수 있다. 제2화소(PX2)가 위치하는 행의 경우에는 제2방향(x축 방향)을 따라 제2화소(PX2)들만 배치될 수 있다. 제1방향(y축 방향)을 따라서는 동일한 색의 광을 방출하는 화소들이 배열될 수 있다. 이에 따라 적색광을 방출하는 제3화소(PX3)들의 열, 녹색광을 방출하는 제2화소(PX2)들의 열, 그리고 청색광을 방출하는 제1화소(PX1)들의 열이, 제2방향(x축 방향)을 따라 교번하여 위치할 수 있다.
물론 이와 달리 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)는 펜타일 방식, 스트라이프 방식, 모자이크 방식 또는 에스-스트라이프(S-Stripe) 방식 등으로 배열될 수도 있다.
도 3은 도 2의 디스플레이 장치를 도 2의 B-B'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치는 제1기판(100), 제1화소전극(311), 제2화소전극(312), 제3화소전극(313), 화소정의막(150), 봉지층(400), 제2기판(900), 뱅크(500), 양자점층(630) 및 스페이서(640) 등을 구비한다.
제1기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 제1기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 제1기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
제1기판(100) 상에는 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)이 위치한다. 물론 제1기판(100) 상에는 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 외에도 이들에 전기적으로 연결되는 제1박막트랜지스터(210), 제2박막트랜지스터(220) 및 제3박막트랜지스터(230)도 위치할 수 있다. 즉, 도 3에 도시된 것과 같이 제1화소전극(311)이 제1박막트랜지스터(210)에 전기적으로 연결되고, 제2화소전극(312)이 제2박막트랜지스터(220)에 전기적으로 연결되며, 제3화소전극(313)이 제3박막트랜지스터(230)에 전기적으로 연결될 수 있다. 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)은 제1기판(100) 상에 위치하는 후술하는 평탄화층(140) 상에 위치할 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘, 유기반도체물질 또는 산화물반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1게이트전극(213)은 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 이 경우 제1게이트전극(213)은 Mo/Al/Mo의 층상구조를 가질 수 있다. 또는 제1게이트전극(213)은 TiNx층, Al층 및/또는 Ti층을 포함할 수도 있다. 제1소스전극(215a)과 제1드레인전극(215b) 역시 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층, Al층 및/또는 Cu층을 포함할 수 있다. 이 경우 제1소스전극(215a)과 제1드레인전극(215b)은 Ti/Al/Ti의 층상구조를 가질 수 있다.
도 3에서는 제1박막트랜지스터(210)가 제1소스전극(215a)과 제1드레인전극(215b)을 모두 구비하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1박막트랜지스터(210)의 제1반도체층(211)의 소스영역이 다른 박막트랜지스터의 반도체층의 드레인영역과 일체(一體)일 수 있으며, 이 경우 제1박막트랜지스터(210)는 제1소스전극(215a)을 갖지 않을 수 있다. 한편, 제1소스전극(215a) 및/또는 제1드레인전극(215b)은 배선의 일부일 수도 있다.
제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 층간절연막(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 제1박막트랜지스터(210)와 제1기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 제1기판(100)의 상면의 평활성을 높이거나 제1기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
제2화소(PX2)에 위치하는 제2박막트랜지스터(220)는 제2반도체층(221), 제2게이트전극(223), 제2소스전극(225a) 및 제2드레인전극(225b)을 포함할 수 있다. 제3화소(PX3)에 위치하는 제3박막트랜지스터(230)는 제3반도체층(231), 제3게이트전극(233), 제3소스전극(235a) 및 제3드레인전극(235b)을 포함할 수 있다. 제2박막트랜지스터(220)의 구조와 제3박막트랜지스터(230)의 구조는 제1화소(PX1)에 위치하는 제1박막트랜지스터(210)의 구조와 동일하거나 유사하므로, 이에 대한 설명은 생략한다.
제1박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 제1박막트랜지스터(210) 상부에 제1화소전극(311)을 포함하는 제1발광소자가 배치될 경우, 제1박막트랜지스터(210)를 덮는 평탄화층(140)은 대략 평탄한 상면을 가져, 제1발광소자의 제1화소전극(311) 등이 평탄한 면 상에 위치하도록 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
제1화소(PX1)에는 제1화소전극(311), 대향전극(305) 및 그 사이에 개재되며 발광층을 포함하는 중간층(303)을 갖는 유기발광소자인 제1발광소자가 위치할 수 있다. 제1화소전극(311)은 도 3에 도시된 것과 같이 평탄화층(140) 등에 형성된 컨택홀을 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결될 수 있다. 제1화소전극(311)은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함할 수 있다. 예컨대 제1화소전극(311)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
제2화소(PX2)에도 제2화소전극(312), 대향전극(305) 및 그 사이에 개재되며 발광층을 포함하는 중간층(303)을 갖는 유기발광소자인 제2발광소자가 위치할 수 있다. 그리고 제3화소(PX3)에도 제3화소전극(313), 대향전극(305) 및 그 사이에 개재되며 발광층을 포함하는 중간층(303)을 갖는 유기발광소자인 제3발광소자가 위치할 수 있다. 제2화소전극(312)은 평탄화층(140) 등에 형성된 컨택홀을 통해 제2소스전극(225a) 및 제2드레인전극(225b) 중 어느 하나와 컨택하여 제2박막트랜지스터(220)와 전기적으로 연결된다. 제3화소전극(313)은 평탄화층(140) 등에 형성된 컨택홀을 통해 제3소스전극(235a) 및 제3드레인전극(235b) 중 어느 하나와 컨택하여 제3박막트랜지스터(230)와 전기적으로 연결된다. 제2화소전극(312) 및 제3화소전극(313)에는 전술한 제1화소전극(311)에 대한 설명이 적용될 수 있다.
상술한 것과 같이, 발광층을 포함하는 중간층(303)은 제1화소(PX1)의 제1화소전극(311) 뿐만 아니라 제2화소(PX2)의 제2화소전극(312) 및 제3화소(PX3)의 제3화소전극(313) 상에도 위치할 수 있다. 이러한 중간층(303)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)에 걸쳐 일체(一體)인 형상을 가질 수 있다. 물론 필요에 따라 중간층(303)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 상에 패터닝되어 위치할 수도 있다. 중간층(303)은 발광층 외에도 필요에 따라 정공주입층, 정공수송층 및/또는 전자수송층 등도 포함할 수 있는데, 이러한 중간층(303)이 포함하는 층들도 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)에 걸쳐 일체인 형상을 가질 수 있다. 물론 중간층(303)이 포함하는 층들 중 일부는 필요에 따라 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 상에 패터닝되어 위치할 수도 있다.
중간층(303)이 포함하는 발광층은 제1파장대역에 속하는 파장의 광과 제2파장대역에 속하는 파장의 광을 방출할 수 있다. 제1파장대역은 예컨대 450nm 내지 495nm일 수 있고, 제2파장대역은 예컨대 495nm 내지 570nm일 수 있다. 발광층은 제1파장대역의 광을 방출할 수 있는 물질과 제2파장대역의 광을 방출할 수 있는 물질을 포함할 수 있다. 이러한 의미에서 이러한 의미에서 중간층(303)이 포함하는 발광층은 제1색 발광층과 제2색 발광층을 포함한다고 할 수 있다. 즉, 제1색 발광층과 제2색 발광층은 상호 분리된 층들이 아니라 혼합된 일체(一體)의 층을 형성할 수 있다. 물론 중간층(303)은 하나의 발광층을 포함하는 것이 아니라 복수개의 발광층들을 포함할 수도 있다. 예컨대 중간층(303)은, 상호 구분되는 제1색 발광층과 제2색 발광층이 적층되고, 제1색 발광층과 제2색 발광층 사이에 전하생성층 등이 개재된 구조를 가질 수도 있다. 이 경우 제1색 발광층과 전하생성층 사이 및 제2색 발광층과 전하생성층 사이 각각에는 정공수송층 또는 전자수송층 등이 개재될 수도 있다. 그리고 제1색 발광층은 제1파장대역에 속하는 광을 방출할 수 있는 물질을 포함하고, 제2색 발광층은 제2파장대역에 속하는 광을 방출할 수 있는 물질을 포함할 수 있다.
중간층(303) 상의 대향전극(305) 역시 제1화소전극(311) 내지 제3화소전극(313)에 걸쳐 일체인 형상을 가질 수 있다. 대향전극(305)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al, Li, Mg, Yb 또는 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수도 있다. 예컨대 대향전극(305)은 MgAg, AgYb, Yb/MgAg 또는 Li/MgAg를 포함하는 반투과막일 수 있다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 화소들에 대응하는 화소개구들을 갖는다. 즉, 화소정의막(150)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 각각의 가장자리를 덮으며, 제1화소전극(311)의 중앙부를 노출시키는 제1화소개구(151), 제2화소전극(312)의 중앙부를 노출시키는 제2화소개구(152) 및 제3화소전극(313)의 중앙부를 노출시키는 제3화소개구(153)를 갖는다. 도 3에 도시된 것과 같이, 화소정의막(150)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 각각의 가장자리와 대향전극(305)과의 거리를 증가시킴으로써, 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다.
제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)과, 발광층을 포함하는 중간층(303)과, 대향전극(305)을 포함하는 유기발광소자들인 제1발광소자 내지 제3발광소자는 수분이나 산소 등에 의해 쉽게 열화될 수 있다. 따라서 제1발광소자 내지 제3발광소자를 외부로부터의 수분이나 산소 등으로부터 보호하기 위해, 디스플레이 장치는 제1발광소자 내지 제3발광소자를 덮는 봉지층(400)을 구비할 수 있다.
봉지층(400)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 봉지층(400)은 제1무기봉지층(410) 및 제2무기봉지층(430)과 이들 사이의 유기봉지층(420)을 포함할 수 있다.
제1무기봉지층(410) 및 제2무기봉지층(430)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(420)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등), 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
화학기상증착법에 의해 형성되는 제1무기봉지층(410)은 대략 균일한 두께를 가짐에 따라, 도 3에 도시된 것과 같이 그 상면이 평탄하지 않다. 하지만 유기봉지층(420)은 그 상면이 대략 평탄한 형상을 가지며, 이에 따라 유기봉지층(420) 상의 제2무기봉지층(430) 역시 그 상면이 대략 평탄한 형상을 가질 수 있다.
제2기판(900)은, 제1화소전극(311), 제2화소전극(312), 제3화소전극(313), 중간층(303) 및 대향전극(305) 등을 포함하는 제1발광소자 내지 제3발광소자가 사이에 개재되도록, 제1기판(100) 상부에 위치한다. 제2기판(900)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 제2기판(900)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 제2기판(900)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
뱅크(500)는 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치한다. 뱅크(500)는 제1뱅크개구(501), 제2뱅크개구(502) 및 제3뱅크개구(503)을 갖는다. 뱅크(500)의 뱅크개구들은 발광소자들에 대응할 수 있다. 구체적으로, 뱅크(500)의 제1뱅크개구(501)는 화소정의막(150)의 제1화소전극(311)을 노출시키는 제1화소개구(151)에 대응하고, 뱅크(500)의 제2뱅크개구(502)는 화소정의막(150)의 제2화소전극(312)을 노출시키는 제2화소개구(152)에 대응하며, 뱅크(500)의 제3뱅크개구(503)는 화소정의막(150)의 제3화소전극(313)을 노출시키는 제3화소개구(153)에 대응할 수 있다.
즉, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 뱅크(500)의 제1뱅크개구(501)는 화소정의막(150)의 제1화소전극(311)을 노출시키는 제1화소개구(151)와 중첩하고, 뱅크(500)의 제2뱅크개구(502)는 화소정의막(150)의 제2화소전극(312)을 노출시키는 제2화소개구(152)와 중첩하며, 뱅크(500)의 제3뱅크개구(503)는 화소정의막(150)의 제3화소전극(313)을 노출시키는 제3화소개구(153)와 중첩할 수 있다. 이에 따라 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 뱅크(500)의 제1뱅크개구(501) 내지 제3뱅크개구(503) 각각의 가장자리의 형상은, 화소정의막(150)의 대응하는 화소개구의 가장자리의 형상과 동일하거나 유사할 수 있다. 이처럼 뱅크(500)의 제1뱅크개구(501)는 제1화소전극(311)에 대응하고, 뱅크(500)의 제2뱅크개구(502)는 제2화소전극(312)에 대응하며, 뱅크(500)의 제3뱅크개구(503)는 제3화소전극(313)에 대응할 수 있다.
이때, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 뱅크(500)의 제1뱅크개구(501)의 면적은 화소정의막(150)의 제1화소개구(151)의 면적보다 넓고, 뱅크(500)의 제2뱅크개구(502)의 면적은 화소정의막(150)의 제2화소개구(152)의 면적보다 넓으며, 뱅크(500)의 제3뱅크개구(503)의 면적은 화소정의막(150)의 제3화소개구(153)의 면적보다 넓다. 이를 통해, 화소정의막(150)의 제1화소개구(151) 상에서 발생된 광이 뱅크(500)의 제1뱅크개구(501) 내로 충분히 입사하도록 하고, 화소정의막(150)의 제2화소개구(152) 상에서 발생된 광이 뱅크(500)의 제2뱅크개구(502) 내로 충분히 입사하도록 하며, 화소정의막(150)의 제3화소개구(153) 상에서 발생된 광이 뱅크(500)의 제3뱅크개구(503) 내로 충분히 입사하도록 할 수 있다.
뱅크(500)은 다양한 물질로 형성될 수 있는데, 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 필요에 따라서는 뱅크(500)은 포토리지스트 물질을 포함할 수도 있는데, 이를 통해 노광 및 현상 등의 과정을 거쳐 용이하게 뱅크(500)을 형성할 수 있다. 제조과정에서 제1뱅크개구(501) 내지 제3뱅크개구(503)를 갖는 뱅크(500)가 제2기판(900) 상에서 형성되고, 후술하는 양자점층(630)이 뱅크(500)의 제3뱅크개구(503)에 형성된 후, 제1기판(100)과 제2기판(900)이 접합부재 등으로 합착될 수 있다. 뱅크(500)가 제2기판(900) 상에서 노광 및 현상 등의 과정을 거쳐 형성되기에, 뱅크(500)는 제1기판(100) 방향(-z 방향)의 면의 면적이 제2기판(900) 방향(+z 방향)의 면의 면적보다 클 수 있다. 이에 따라 도 3에 도시된 것과 같이 제2기판(900)을 기준으로 제2기판(900)으로부터 멀어질수록 뱅크(500)의 단면적이 증가하여, 뱅크(500)는 제2기판(900)을 기준으로 역테이퍼 형상을 가질 수 있다.
뱅크(500)의 제3뱅크개구(503)에는 양자점층(630)이 위치할 수 있다. 이러한 양자점층(630)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제3화소전극(313)과 중첩할 수 있다. 즉, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 양자점층(630)은 제3발광소자와 중첩할 수 있다. 양자점층(630)은 입사하는 광의 파장을 변환시킬 수 있는 양자점들을 포함하기에, 양자점층(630)을 통과하는 제1파장대역에 속하는 파장의 광 또는 제2파장대역에 속하는 파장의 광을, 제3파장대역에 속하는 파장의 광으로 변환시킬 수 있다. 제3파장대역은 예컨대 625nm 내지 780nm일 수 있다. 즉, 제3파장대역에 속하는 파장의 광은 적색광일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 양자점층(630)이 변환시키는 대상인 파장이 속하는 파장대역과 변환 후의 파장이 속하는 파장대역은 이와 달리 변형될 수 있다.
양자점층(630)은 수지 내에 양자점들이 분산되어 있는 형태를 가질 수 있다. 본 실시예, 후술하는 실시예들 및 그 변형예들에 있어서, 양자점은 반도체 화합물의 결정을 의미하며, 결정의 크기에 따라 다양한 발광 파장의 광을 방출할 수 있는 임의의 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1nm 내지 10nm일 수 있다.
양자점은 습식 화학 공정, 유기 금속 화학 증착 공정, 분자선 에피택시 공정 또는 이와 유사한 공정 등에 의해 합성될 수 있다. 습식 화학 공정은 유기 용매와 전구체 물질을 혼합한 후 양자점 입자 결정을 성장시키는 방법이다. 습식 화학 공정의 경우 결정이 성장할 때 유기 용매가 자연스럽게 양자점 결정 표면에 배위된 분산제 역할을 하고 결정의 성장을 조절하기 때문에, 유기 금속 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)이나 분자선 에피택시(MBE, Molecular Beam Epitaxy) 등의 기상 증착법보다 더 용이하다. 아울러 습식 화학 공정의 경우, 저비용의 공정이면서도 양자점 입자의 성장을 제어할 수 있다.
이러한 양자점은, II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 또는 이의 임의의 조합을 포함할 수 있다.
II-VI족 반도체 화합물의 예는 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe 또는 MgS 등과 같은 이원소 화합물이나, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe 또는 MgZnS 등과 같은 삼원소 화합물이나, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe 또는 HgZnSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
III-V족 반도체 화합물의 예는 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs 또는 InSb 등과 같은 이원소 화합물이나, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb 또는 GaAlNP 등과 같은 삼원소 화합물이나, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs 또는 InAlPSb 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 한편, III-V족 반도체 화합물은 II족 원소를 더 포함할 수 있다. II족 원소를 더 포함한 III-V족 반도체 화합물의 예는, InZnP, InGaZnP 또는 InAlZnP 등을 포함할 수 있다.
III-VI족 반도체 화합물의 예는, GaS, GaSe, Ga2Se3, GaTe, InS, In2S3, InSe, In2Se3 또는 InTe 등과 같은 이원소 화합물이나, AgInS, AgInS2, CuInS, CuInS2, InGaS3 또는 InGaSe3 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
I-III-VI족 반도체 화합물의 예는, AgInS, AgInS2, CuInS, CuInS2, CuGaO2, AgGaO2 또는 AgAlO2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV-VI족 반도체 화합물의 예는 SnS, SnSe, SnTe, PbS, PbSe 또는 PbTe 등과 같은 이원소 화합물이나, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe 또는 SnPbTe 등과 같은 삼원소 화합물이나, SnPbSSe, SnPbSeTe 또는 SnPbSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV족 원소 또는 화합물은 Si 또는 Ge 등과 같은 단일원소 화합물이나, SiC 또는 SiGe 등과 같은 이원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
이원소 화합물, 삼원소 화합물 및 사원소 화합물과 같은 다원소 화합물에 포함된 각각의 원소는 균일한 농도 또는 불균일한 농도로 입자 내에 존재할 수 있다.
한편, 양자점은 해당 양자점에 포함된 각각의 원소의 농도가 균일한 단일 구조 또는 코어-쉘의 이중 구조를 가질 수 있다. 예컨대, 코어에 포함된 물질과 쉘에 포함된 물질은 서로 상이할 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다. 금속 또는 비금속의 산화물의 예는 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4 또는 NiO 등과 같은 이원소 화합물이나, MgAl2O4, CoFe2O4, NiFe2O4 또는 CoMn2O4 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 반도체 화합물의 예는, 전술한 바와 같은, II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합을 포함할 수 있다. 예컨대, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb 또는 이의 임의의 조합을 포함할 수 있다.
양자점은 약 45nm 이하, 구체적으로 약 40nm 이하, 더욱 구체적으로 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되기에, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm) 또는 입방체(cubic)의, 나노 입자, 나노 튜브, 나노와이어, 나노 섬유 또는 나노 판상 입자 등의 형태일 수 있다.
이러한 양자점의 크기를 조절함으로써 에너지 밴드 갭의 조절이 가능하므로, 양자점 발광층에서 원하는 파장대역에 속하는 광을 얻을 수 있다. 따라서 서로 다른 크기의 양자점을 사용함으로써, 여러 파장의 빛을 방출하는 발광 소자를 구현할 수 있다. 예컨대 양자점의 크기는 제3파장대역에 속하는 광이 방출되도록 선택될 수 있다. 제3파장대역은 예컨대 625nm 내지 780nm일 수 있다.
양자점층(630)은 산란체를 포함할 수 있다. 양자점층(630)이 포함하는 산란체에 의해 입사광이 산란되도록 하여, 입사광이 양자점층(630) 내에서 양자점에 의해 효율적으로 변환되도록 할 수 있다. 산란체는 양자점층(630)이 포함하는 투광성 수지와 산란체 사이에 광학 계면을 형성하여 투과광을 부분적으로 산란시킬 수 있는 재료이면 특별히 제한되지 않는다. 예컨대 산란체는 금속 산화물 입자 또는 유기 입자일 수 있다. 산란체용 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등을 들 수 있고, 산란체용 유기물로는 아크릴계 수지 또는 우레탄계 수지 등을 들 수 있다. 산란체는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란체는 디스플레이 장치의 측면 시인성을 향상시킬 수 있다. 또한 양자점층(630)이 포함하는 산란체는 양자점층(630)에 입사한 입사광이 양자점과 만날 확률을 높임으로써 광변환효율을 높일 수 있다.
양자점층(630)이 포함하는 수지는 산란체에 대한 분산 특성이 우수하면서도 투광성인 물질이라면 어떤 것이든 사용 가능하다. 예컨대, 아크릴계 수지, 이미드계 수지, 에폭시계 수지, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 양자점층(630) 형성용 물질로 이용할 수 있다. 이러한 수지와 산란체 및 양자점을 포함하는 양자점층(630)은 제3뱅크개구(503)에 위치할 수 있다. 물론 양자점층(630)은 도 3에 도시된 것과 같이 뱅크(500)의 제3뱅크개구(503) 내부에 위치하는 오목부(630a)와, 뱅크(500)의 제1기판(100) 방향(-z 방향)의 면 상에 위치하는 돌출부(630b)를 포함할 수 있다. 평면도 상에서는 돌출부(630b)는 오목부(630a) 주위를 일주(一周)하는 것으로 나타날 수 있다. 돌출부(630b)는 뱅크(500)의 제3뱅크개구(503) 주위를 일주할 수 있기 때문이다. 이러한 오목부(630a)와 돌출부(630b)는 도 3에 도시된 것과 같이 일체(一體)일 수 있다.
스페이서(640)는 뱅크(500)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치할 수 있다. 이러한 스페이서(640)는 양자점층(630)과 동일한 물질을 포함할 수 있다. 이에 따라 제조 과정에서 스페이서(640)는 양자점층(630)과 동일한 물질로 동시에 형성될 수 있다. 스페이서(640)는 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이의 간격을 일정하게 유지하는 역할을 할 수 있다. 이를 위해, 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면으로부터 스페이서(640)의 제1기판(100) 방향(-z 방향)의 하면까지의 거리(d1)는, 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면으로부터 양자점층(630)의 돌출부(630b)의 제1기판(100) 방향(-z 방향)의 하면까지의 거리(d2)보다 멀도록 할 수 있다.
스페이서(640)는 도 3에 도시된 것과 같이 양자점층(630)으로부터 이격될 수 있다. 스페이서(640)가 동일 물질로 동시에 형성되는 양자점층(630)으로부터 이격되도록 함으로써, 스페이서(640)의 기계적 강건성을 높일 수 있다. 예컨대 스페이서(640)는 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 고립된 형상(isolated shape)을 가질 수 있다.
제2기판(900)과 뱅크(500) 사이에는 칼라필터층들이 위치할 수 있다. 제1기판(100)에 수직인 방향에서 바라볼 시 제1발광소자와 중첩하도록 제1화소(PX1)에는 제1칼라필터층(810)이 위치하고, 제1기판(100)에 수직인 방향에서 바라볼 시 제2발광소자와 중첩하도록 제2화소(PX2)에는 제2칼라필터층(820)이 위치하며, 제1기판(100)에 수직인 방향에서 바라볼 시 제3발광소자와 중첩하도록 제3화소(PX3)에는 제3칼라필터층(830)이 위치할 수 있다.
전술한 것과 같이 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)에 위치하는 중간층(303)이 포함하는 발광층은 제1색발광층과 제2색발광층을 포함하여, 제1파장대역에 속하는 파장의 광과 제2파장대역에 속하는 파장의 광을 방출할 수 있다. 제1화소(PX1)에 위치하는 제1칼라필터층(810)은 제1화소(PX1)에 위치하는 발광층에서 방출되는 제1파장대역에 속하는 파장의 광과 제2파장대역에 속하는 파장의 광 중 제1파장대역에 속하는 광만을 통과시킬 수 있다. 제2화소(PX2)에 위치하는 제2칼라필터층(820)은 제2화소(PX2)에 위치하는 발광층에서 방출되는 제1파장대역에 속하는 파장의 광과 제2파장대역에 속하는 파장의 광 중 제2파장대역에 속하는 광만을 통과시킬 수 있다. 제3화소(PX3)에 위치하는 제3칼라필터층(830)은 양자점층(630)에서 방출되는 제3파장대역에 속하는 파장의 광을 통과시킬 수 있다. 이에 따라 제1화소(PX1)에서는 제1파장대역에 속하는 파장의 광이 방출되고, 제2화소(PX2)에서는 제2파장대역에 속하는 파장의 광이 방출되도록 하며, 제3화소(PX3)에서는 제3파장대역에 속하는 파장의 광이 방출되도록 할 수 있다. 제1파장대역은 예컨대 450nm 내지 495nm일 수 있고, 제2파장대역은 예컨대 495nm 내지 570nm일 수 있으며, 제3파장대역은 예컨대 625nm 내지 780nm일 수 있다.
이처럼 제1칼라필터층(810) 및 제2칼라필터층(820)은 디스플레이 장치가 풀 컬러 이미지를 디스플레이할 수 있도록 한다. 아울러 제3칼라필터층(830)은 외부로 방출되는 광의 색순도를 높여 디스플레이되는 이미지의 품질을 높일 수 있다. 또한, 제1칼라필터층(810) 내지 제3칼라필터층(830)은 외부로부터 디스플레이 장치로 입사하는 외광이 제1화소전극(311) 내지 제3화소전극(313)에서 반사된 후 다시 외부로 방출되는 비율을 낮춤으로써, 외광반사를 줄이는 역할을 할 수 있다. 제1칼라필터층(810) 내지 제3칼라필터층(830) 사이에는 필요에 따라 블랙매트릭스가 위치할 수 있다.
제1칼라필터층(810)은 도 3에 도시된 것과 같이 제2발광소자에 대응하는 제2필터개구(802)를 갖는다. 제1칼라필터층(810)의 이 제2필터개구(802)는 제2화소(PX2)의 영역을 정의하는 역할을 할 수 있다. 즉, 제1기판(100)에 수직인 방향에서 바라볼 시의 제2화소(PX2)의 형상과 크기는, 제1칼라필터층(810)의 제2필터개구(802)에 의해 정의될 수 있다. 제2칼라필터층(820)은 적어도 이러한 제1칼라필터층(810)의 제2필터개구(802)를 채운다.
또한 제1칼라필터층(810)은 도 3에 도시된 것과 같이 제3발광소자에 대응하는 제3필터개구(803)를 갖는다. 제1칼라필터층(810)의 이 제3필터개구(803)는 제3화소(PX3)의 영역을 정의하는 역할을 할 수 있다. 즉, 제1기판(100)에 수직인 방향에서 바라볼 시의 제3화소(PX3)의 형상과 크기는, 제1칼라필터층(810)의 제3필터개구(803)에 의해 정의될 수 있다. 제3칼라필터층(830)은 적어도 이러한 제1칼라필터층(810)의 제3필터개구(803)를 채운다.
한편, 제3칼라필터층(830)은 제1발광소자에 대응하는 제1필터개구(801)를 갖는다. 제3칼라필터층(830)의 이 제1필터개구(801)는 제1화소(PX1)의 영역을 정의하는 역할을 할 수 있다. 즉, 제1기판(100)에 수직인 방향에서 바라볼 시의 제1화소(PX1)의 형상과 크기는, 제3칼라필터층(830)의 제1필터개구(801)에 의해 정의될 수 있다. 제1칼라필터층(810)은 적어도 이러한 제3칼라필터층(830)의 제1필터개구(801)를 채운다. 물론 제3칼라필터층(830)은, 제1칼라필터층(810)이 제2필터개구(802)를 갖는 것과 유사하게, 도 3에 도시된 것과 같이 제2발광소자에 대응하는 추가 필터개구를 가질 수 있다. 제2칼라필터층(820)은 제1칼라필터층(810)의 제2필터개구(802)와 제3칼라필터층(830)의 추가 필터개구를 채울 수 있다.
이처럼 제1칼라필터층(810)은 제2필터개구(802)와 제3필터개구(803)를 통해 제2화소(PX2)의 영역과 제3화소(PX3)의 영역을 정의하기에, 제1칼라필터층(810)은 제2화소(PX2)와 제3화소(PX3)에 있어서 필터정의층이라 할 수 있다. 마찬가지로, 제3칼라필터층(830)은 제1필터개구(801)를 통해 제1화소(PX1)의 영역을 정의하기에, 제3칼라필터층(830)은 제1화소(PX1)에 있어서 필터정의층이라 할 수 있다. 물론 이러한 필터정의층들을 화소영역 정의층들이라 할 수도 있다.
이때, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제3칼라필터층(830)의 제1필터개구(801)의 면적은 화소정의막(150)의 제1화소개구(151)의 면적보다 넓고, 제1칼라필터층(810)의 제2필터개구(802)의 면적은 화소정의막(150)의 제2화소개구(152)의 면적보다 넓으며, 제1칼라필터층(810)의 제3필터개구(803)의 면적은 화소정의막(150)의 제3화소개구(153)의 면적보다 넓다. 이와 관련하여 도 3에서는 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제1필터개구(801)의 가장자리와 제1화소개구(151)의 가장자리 사이의 거리(d3)가 존재하는 것으로 도시하고 있다.
이러한 칼라필터층의 필터개구들의 면적과 화소정의막의 화소개구들의 면적 사이의 관계를 통해, 화소정의막(150)의 제1화소개구(151) 상에서 발생된 광이 제3칼라필터층(830)의 제1필터개구(801) 내로 충분히 입사하도록 하고, 화소정의막(150)의 제2화소개구(152) 상에서 발생된 광이 제1칼라필터층(810)의 제2필터개구(802) 내로 충분히 입사하도록 하며, 화소정의막(150)의 제3화소개구(153) 상에서 발생된 광이 양자점층(630)을 거쳐 제1칼라필터층(810)의 제3필터개구(803) 내로 충분히 입사하도록 할 수 있다.
한편, 2개 이상의 칼라필터층들이 중첩된 부분은 블랙매트릭스와 같은 역할을 할 수 있다. 예컨대 제1칼라필터층(810)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시키고 제2칼라필터층(820)은 625nm 내지 780nm에 속하는 파장의 광만을 통과시킨다면, 제1칼라필터층(810)과 제2칼라필터층(820)이 중첩된 부분에서는 제1칼라필터층(810)과 제2칼라필터층(820)을 모두 통과할 수 있는 광이 이론상으로 존재하지 않기 때문이다. 물론 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 사이에서 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830) 모두가 중첩된 부분이 존재하도록 함으로써, 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3) 사이에서 칼라필터들이 블랙매트릭스 역할을 확실하게 하도록 할 수 있다.
전술한 것과 같이 제3화소(PX3)에 위치하는 양자점층(630)은 산란체를 포함할 수 있다. 균일한 고품질의 이미지가 디스플레이되도록 하기 위하여, 제1화소(PX1)와 제2화소(PX2)에도 산란체가 위치하도록 할 수 있다. 구체적으로, 제1칼라필터층(810)과 제2칼라필터층(820) 각각이 산란체를 포함하도록 할 수 있다. 제1칼라필터층(810)과 제2칼라필터층(820)이 포함하는 산란체는 양자점층(630)이 포함하는 산란체와 동일하거나 유사한 것일 수 있다. 제1칼라필터층(810)과 제2칼라필터층(820)에 포함된 산란체는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란체는 디스플레이 장치의 측면 시인성을 향상시킬 수 있다.
제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830)과 뱅크(500)와의 사이에는, 제1무기층(700)이 개재될 수 있다. 이 제1무기층(700)은 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830)과 양자점층(630) 사이에도 개재될 수 있다. 제조과정에서 이 제1무기층(700)은 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830)을 덮으며, 그 상면 상에 뱅크(500) 등이 형성되도록 할 수 있다. 이러한 제1무기층(700)은 예컨대 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, CVD법으로 형성될 수 있다. 제1무기층(700)은 제1칼라필터층(810), 제2칼라필터층(820) 및/또는 제3칼라필터층(830)에서 발생하는 가스 등의 불순물이 양자점층(630)이나 그 하부의 유기발광소자의 발광층 등으로 침투하여 불량을 발생하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
필요에 따라 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830)과 제1무기층(700) 사이에는 저굴절율층이 개재될 수도 있다. 그러한 저굴절율층은 예컨대 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, CVD법으로 형성될 수 있다.
뱅크(500)의 제1기판(100) 방향(-z 방향)의 면 중 양자점층(630)과 스페이서(640) 외측 부분과, 양자점층(630)의 제1기판(100) 방향(-z 방향)의 하면은, 제2무기층(510)으로 덮일 수 있다. 물론 스페이서(640)의 제1기판(100) 방향(-z 방향)의 하면도 제2무기층(510)으로 덮일 수 있다. 제2무기층(510)은 양자점층(630)을 보호하는 역할을 할 수 있다. 이러한 제2무기층(510)은 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 이러한 제2무기층(510)은 뱅크(500)의 제1뱅크개구(501) 및 제2뱅크개구(502) 내에서 제1무기층(700)과 면접촉할 수 있다.
제1기판(100)과 제2기판(900)은 디스플레이영역 외측에서 실런트 등의 접합부재로 접합될 수 있다. 이때 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(520)가 채워질 수 있다. 예컨대 봉지층(400)과 제2무기층(510) 사이에 충진재(520)가 채워질 수 있다. 그러한 충진재는 아크릴 또는 에폭시 등과 같은 수지를 포함할 수 있다.
도 3에서는 스페이서(640)가 뱅크(500)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치하되, 뱅크(500)의 양자점층(630)에 인접한 부분의 하면 상에 위치하는 것으로 도시하고 있다. 즉, 도 3에서는 양자점층(630)이 위치하는 제3화소(PX3)와 이에 인접한 제2화소(PX2) 사이에 대응하도록 스페이서(640)가 위치하는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 4에 도시된 것과 같이, 스페이서(640)는 뱅크(500)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치하되, 양자점층(630)이 위치하지 않는 화소들인 제1화소(PX1)와 제2화소(PX2) 사이에 대응하도록 위치할 수 있다.
전술한 것과 같이 스페이서(640)와 양자점층(630)은 제조 과정에서 동일 물질로 동시에 형성될 수 있다. 디스플레이 장치의 해상도가 높아질수록, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시의 양자점층(630)이나 스페이서(640)의 크기는 작아진다. 따라서 양자점층(630)과 스페이서(640)가 서로 인접하여 위치하게 되면, 고해상도의 디스플레이 장치를 제조할 시 이들을 동일 물질로 동시에 형성함에 있어서 정확한 위치에 정확한 크기로 형성하는 것이 용이하지 않게 되어, 불량이 발생할 가능성이 높아질 수 있다. 따라서 양자점층(630)이 위치하지 않는 화소들인 제1화소(PX1)와 제2화소(PX2) 사이에 대응하도록 스페이서(640)를 위치시킴으로써, 고해상도의 디스플레이 장치를 제조함에 있어서 불량 발생율을 획기적으로 낮출 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 필요하다면 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 5에 도시된 것과 같이, 스페이서(640)와 양자점층(630)의 돌출부(630b)는 서로 연결되어 일체(一體)일 수도 있다.
양자점층(630)은 도 3을 참조하여 전술한 것과 같이, 그리고 도 4 및 도 5에 도시된 것과 같이, 뱅크(500)의 제3뱅크개구(503) 내부에 위치하는 오목부(630a)와, 뱅크(500)의 제1기판(100) 방향(-z 방향)의 면 상에 위치하는 돌출부(630b)를 포함할 수 있다. 제조 과정에서 또는 제조 이후 사용 과정 등에서, 스페이서(640)가 제대로 형성되지 않거나 외부로부터의 충격이나 압력 등에 의해 스페이서(640)가 손상될 수 있다. 본 실시예에 따른 디스플레이 장치의 경우 양자점층(630)이 제1기판(100) 방향(-z 방향)으로 돌출된 돌출부(630b)를 포함하기에, 인근의 스페이서(640)가 제대로 형성되지 않거나 손상되는 경우, 양자점층(630)의 돌출부(630b)가 스페이서(640)의 역할을 보조적으로 수행할 수 있다. 이를 통해 디스플레이 장치의 제조 과정에서의 불량 발생율을 낮추거나, 디스플레이 장치의 수명을 획기적으로 늘릴 수 있다.
도 6 및 도 7은 도 2의 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
먼저 도 6에 도시된 것과 같이 제2기판(900)의 제1기판(100)을 향하게 될 면 상에 향후 제1발광소자, 제2발광소자 및 제3발광소자와 중첩하도록 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830)을 형성하고, 이어 제1무기층(700)으로 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830)을 덮은 후, 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 갖는 뱅크(500)를 제1무기층(700) 상에 형성한다. 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구는 뱅크(500)의 제1발광소자, 제2발광소자 및 제3발광소자와 중첩될 부분들에 형성될 수 있다.
제1칼라필터층(810)의 제2필터개구(802)와 제3필터개구(803)를 형성하거나, 제3칼라필터층(830)의 제1필터개구(801)와 추가 필터개구를 형성하거나, 아일랜드 형상일 수 있는 제2칼라필터층(820)을 형성하는 과정에서는, 포토리지스트를 도포하고 포토리지스트층을 노광 및 현상한 후 칼라필터층의 사전설정된 부분을 식각하고 잔여 포토리지스트층을 제거하는, 패터닝법을 이용할 수 있다. 또는 제1칼라필터층(810), 제2칼라필터층(820) 및 제3칼라필터층(830) 형성용 물질이 포토리지스트를 포함하도록 하여, 별도의 포토리지스트층을 형성하지 않고, 포토마스크를 이용한 노광 및 현상 과정을 거쳐, 제1칼라필터층(810)의 제2필터개구(802)와 제3필터개구(803)를 형성하거나, 제3칼라필터층(830)의 제1필터개구(801)와 추가 필터개구를 형성하거나, 아일랜드 형상일 수 있는 제2칼라필터층(820)을 형성할 수도 있다.
뱅크(500)의 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 형성할 시에도 포토리지스트를 도포하고 포토리지스트층을 노광 및 현상한 후 뱅크(500)의 사전설정된 부분을 식각하고 잔여 포토리지스트층을 제거하는, 패터닝법을 이용할 수 있다. 또는 뱅크(500) 형성용 물질이 포토리지스트를 포함하도록 하여, 별도의 포토리지스트층을 형성하지 않고, 포토마스크를 이용한 노광 및 현상 과정을 거쳐 뱅크(500)에 제1뱅크개구 내지 제3뱅크개구를 형성할 수도 있다.
이후, 도 6에 도시된 것과 같이 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 채우도록 뱅크(500) 상에 양자점층 형성용층(630')을 형성한다. 양자점층 형성용층(630')은 슬릿코팅법을 이용해서 형성할 수 있는데, 뱅크(500)가 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 갖기에, 양자점층 형성용층(630')의 상면은 평탄하지 않고 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구에 대응하는 오목부들을 갖게 된다. 그와 같은 상태에서 포토리지스트를 도포하고 포토리지스트층을 노광 및 현상한 후 양자점층 형성용층(630')의 사전설정된 부분을 식각하고 잔여 포토리지스트층을 제거하는 패터닝법을 이용하여, 도 7에 도시된 것과 같이 양자점층(630)과 스페이서(640)를 동시에 형성할 수 있다. 또는 양자점층(630) 형성용 물질이 포토리지스트를 포함하도록 하여, 별도의 포토리지스트층을 형성하지 않고, 포토마스크를 이용한 노광 및 현상 과정을 거쳐 양자점층 형성용층(630')을 패터닝함으로써, 도 7에 도시된 것과 같이 양자점층(630)과 스페이서(640)를 동시에 형성할 수 있다. 참고로 양자점층 형성용층(630')을 패터닝할 시, 양자점층(630)이 뱅크(500)의 제3뱅크개구 내에 위치하는 오목부(630a)와 뱅크(500) 상에 위치하는 돌출부(630b)를 갖도록 패터닝할 수 있다. 즉, 양자점층 형성용층(630')의 제3뱅크개구 외측에 위치한 모든 부분을 제거하지 않고 일부 부분을 남겨, 양자점층(630)이 뱅크(500) 상에 위치하는 돌출부(630b)를 갖도록 할 수 있다. 물론 양자점층(630)의 오목부(630a)와 돌출부(630b)는 일체일 수 있다.
스페이서(640)는 양자점층(630)으로부터 이격되도록 할 수 있고, 필요하다면 스페이서(640)와 양자점층(630)의 돌출부(630b)가 일체가 되도록 할 수도 있다. 물론 전술한 것과 같이 제2기판(900)의 제1기판(100)을 향할 면으로부터 스페이서(640)의 제1기판(100)을 향할 면까지의 거리(d1)는, 제2기판(900)의 제1기판(100)을 향할 면으로부터 돌출부(630b)의 제1기판(100)을 향할 면까지의 거리(d2)보다 멀 수 있다.
이처럼 본 실시예에 따른 디스플레이 장치의 경우, 양자점층(630)을 잉크젯 프린팅법으로 형성하는 것이 아니라, 슬릿코팅법 및 포토리지스트를 이용한 패터닝법을 이용하여 형성한다. 따라서 잉크젯 프린팅법을 이용하는 경우와 달리, 뱅크(500)를 형성할 시 사용하는 물질은 발액제 또는 소수성물질을 포함하지 않게 된다. 그러므로 디스플레이 장치의 제조에 소요되는 물질의 종류를 줄임으로써 제조비용을 절감할 수 있다. 또한 양자점층(630)과 스페이서(640)를 형성하는 공정을 포함하여 제2기판(900) 상에 형성되는 구성요소들의 패터닝은 모두 높은 정밀도로 세밀하게 패터닝하는 것이 가능한 포토리지스트법을 이용하여 이루어지므로, 고해상도의 디스플레이 장치를 구현할 수 있다.
한편, 양자점층(630)을 잉크젯 프린팅법으로 형성한다면, 제2기판(900) 등을 준비하는 동안 양자점층 형성용 물질이 포함하는 산란체가 잉크젯 프린팅 노즐 내에서 침강하여, 제2기판(900) 등을 준비한 후 잉크젯 프린팅을 할 시 초기에 토출되는 양자점층 형성용 물질의 단위부피당 그 내부에 존재하는 산란체의 개수가, 이후 토출되는 양자점층 형성용 물질의 단위부피당 그 내부에 존재하는 산란체의 개수보다 많아지게 된다. 이에 따라 디스플레이 장치 전체에 있어서 동일한 휘도의 광이 방출되도록 하는 신호가 디스플레이 장치에 인가된다 하더라도, 위치에 따라 상이한 휘도 등이 광이 방출되는 등의 불량이 발생할 수 있다. 하지만 본 실시예에 따른 디스플레이 장치는 양자점층(630)을 형성할 시 잉크젯 프린팅법을 이용하지 않기에, 그러한 불량이 발생하는 것을 효과적으로 방지할 수 있다.
이와 같이 제2기판(900) 상에 필요한 구성요소들을 형성하고, 제1기판(100) 상에 제1발광소자, 제2발광소자 및 제3발광소자 등을 형성한다. 제1기판(100)에 대한 공정과 제2기판(900)에 대한 공정은 어느 하나가 먼저 진행되고 이후 다른 하나가 진행될 수도 있고, 병렬적으로 동시에 진행될 수도 있다. 그리고 제1기판(100)과 제2기판(900)을 접합함으로써, 디스플레이 장치를 제조할 수 있다. 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(520)가 채워질 수 있다. 예컨대 봉지층(400)과 제2무기층(510) 사이에 충진재(520)가 채워질 수 있다. 그러한 충진재는 아크릴 또는 에폭시 등과 같은 수지를 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 3을 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 뱅크(500)의 위치이다. 이하에서는 도 3을 참조하여 전술한 실시예에 따른 디스플레이 장치에 대한 설명과 중복되는 점에 대해서는 편의상 생략하고, 차이점에 대해서만 설명한다.
본 실시예에 따른 디스플레이 장치의 경우, 뱅크(500)는 제2기판(900)의 제1기판(100)을 향하는 하면 상에 위치하는 것이 아니라, 제1기판(100) 상에 형성되는 봉지층(400) 상에 위치한다. 물론 뱅크(500)는 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제1발광소자, 제2발광소자 및 제3발광소자와 중첩하는 제1뱅크개구(501), 제2뱅크개구(502) 및 제3뱅크개구(503)를 갖는다. 양자점층(630)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제3발광소자와 중첩하도록 제3뱅크개구(503)에 위치한다. 양자점층(630)과 동일한 물질을 포함하는 스페이서(640)는 뱅크(500) 상에 위치한다. 뱅크(500)의 제2기판(900) 방향(+z 방향)의 상면 중 양자점층(630)과 스페이서(640) 외측 부분과, 양자점층(630)의 제2기판(900) 방향(+z 방향)의 상면은, 제2무기층(510)으로 덮일 수 있다. 물론 제2무기층(510)은 스페이서(640)의 제2기판(900) 방향(+z 방향)의 상면도 덮을 수 있다.
제2무기층(510)은 양자점층(630)을 보호하는 역할을 할 수 있다. 이러한 제2무기층(510)은 실리콘나이트라이드, 실리콘옥사이드 또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다. 이러한 제2무기층(510)은 뱅크(500)의 제1뱅크개구(501) 및 제2뱅크개구(502) 내에서 뱅크(500)의 하부에 위치한 봉지층(400)의 제2무기봉지층(430)과 면접촉할 수 있다.
양자점층(630)은 도 8에 도시된 것과 같이 뱅크(500)의 제3뱅크개구(503) 내부에 위치하는 오목부(630a)와, 뱅크(500)의 제2기판(900) 방향(+z 방향)의 면 상에 위치하는 돌출부(630b)를 포함할 수 있다. 평면도 상에서는 돌출부(630b)는 오목부(630a) 주위를 일주(一周)하는 것으로 나타날 수 있다. 돌출부(630b)는 뱅크(500)의 제3뱅크개구(503) 주위를 일주할 수 있기 때문이다. 이러한 오목부(630a)와 돌출부(630b)는 도 8에 도시된 것과 같이 일체(一體)일 수 있다. 양자점층(630)은 전술한 것과 같이 산란체를 포함할 수 있다.
스페이서(640)는 뱅크(500)의 제2기판(900) 방향(+z 방향)의 면 상에 위치할 수 있다. 이러한 스페이서(640)는 양자점층(630)과 동일한 물질을 포함할 수 있다. 이에 따라 제조 과정에서 스페이서(640)는 양자점층(630)과 동일한 물질로 동시에 형성될 수 있다. 스페이서(640)는 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이의 간격을 일정하게 유지하는 역할을 할 수 있다. 이를 위해, 제1기판(100)의 제2기판(900) 방향(+z 방향)의 상면으로부터 스페이서(640)의 제2기판(900) 방향(+z 방향)의 상면까지의 거리(d1)는, 제1기판(100)의 제2기판(900) 방향(+z 방향)의 상면으로부터 양자점층(630)의 돌출부(630b)의 제2기판(900) 방향(+z 방향)의 상면까지의 거리(d2)보다 멀도록 할 수 있다.
스페이서(640)는 도 8에 도시된 것과 같이 양자점층(630)으로부터 이격될 수 있다. 스페이서(640)가 동일 물질로 동시에 형성되는 양자점층(630)으로부터 이격되도록 함으로써, 스페이서(640)의 기계적 강건성을 높일 수 있다. 예컨대 스페이서(640)는 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 고립된 형상(isolated shape)을 가질 수 있다.
도 8에서는 스페이서(640)가 뱅크(500)의 제2기판(900) 방향(+z 방향)의 상면 상에 위치하되, 뱅크(500)의 양자점층(630)에 인접한 부분의 상면 상에 위치하는 것으로 도시하고 있다. 즉, 도 8에서는 양자점층(630)이 위치하는 제3화소(PX3)와 이에 인접한 제2화소(PX2) 사이에 대응하도록 스페이서(640)가 위치하는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 9에 도시된 것과 같이, 스페이서(640)는 뱅크(500)의 제2기판(900) 방향(+z 방향)의 상면 상에 위치하되, 양자점층(630)이 위치하지 않는 화소들인 제1화소(PX1)와 제2화소(PX2) 사이에 대응하도록 위치할 수 있다.
전술한 것과 같이 스페이서(640)와 양자점층(630)은 제조 과정에서 동일 물질로 동시에 형성될 수 있다. 디스플레이 장치의 해상도가 높아질수록, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 시의 양자점층(630)이나 스페이서(640)의 크기는 작아진다. 따라서 양자점층(630)과 스페이서(640)가 서로 인접하여 위치하게 되면, 고해상도의 디스플레이 장치를 제조할 시 이들을 동일 물질로 동시에 형성함에 있어서 정확한 위치에 정확한 크기로 형성하는 것이 용이하지 않게 되어, 불량이 발생할 가능성이 높아질 수 있다. 따라서 양자점층(630)이 위치하지 않는 화소들인 제1화소(PX1)와 제2화소(PX2) 사이에 대응하도록 스페이서(640)를 위치시킴으로써, 고해상도의 디스플레이 장치를 제조함에 있어서 불량 발생율을 획기적으로 낮출 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 필요하다면 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 10에 도시된 것과 같이, 스페이서(640)와 양자점층(630)의 돌출부(630b)는 서로 연결되어 일체(一體)일 수도 있다.
양자점층(630)은 도 8을 참조하여 전술한 것과 같이, 그리고 도 9 및 도 10에 도시된 것과 같이, 뱅크(500)의 제3뱅크개구(503) 내부에 위치하는 오목부(630a)와, 뱅크(500)의 제2기판(900) 방향(+z 방향)의 면 상에 위치하는 돌출부(630b)를 포함할 수 있다. 제조 과정에서 또는 제조 이후 사용 과정 등에서, 스페이서(640)가 제대로 형성되지 않거나 외부로부터의 충격이나 압력 등에 의해 스페이서(640)가 손상될 수 있다. 본 실시예에 따른 디스플레이 장치의 경우 양자점층(630)이 제2기판(900) 방향(+z 방향)으로 돌출된 돌출부(630b)를 포함하기에, 인근의 스페이서(640)가 제대로 형성되지 않거나 손상되는 경우, 양자점층(630)의 돌출부(630b)가 스페이서(640)의 역할을 보조적으로 수행할 수 있다. 이를 통해 디스플레이 장치의 제조 과정에서의 불량 발생율을 낮추거나, 디스플레이 장치의 수명을 획기적으로 늘릴 수 있다.
도 11 및 도 12는 도 8의 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
도 11에 도시된 것과 같이 제1발광소자, 제2발광소자 및 제3발광소자를 덮는 봉지층(400)을 형성한 후, 봉지층(400) 상에 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 갖는 뱅크(500)를 형성한다. 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구는 뱅크(500)의 제1발광소자, 제2발광소자 및 제3발광소자와 중첩될 부분들에 형성될 수 있다.
뱅크(500)의 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 형성할 시, 포토리지스트를 도포하고 포토리지스트층을 노광 및 현상한 후 뱅크(500)의 사전설정된 부분을 식각하고 잔여 포토리지스트층을 제거하는, 패터닝법을 이용할 수 있다. 또는 뱅크(500) 형성용 물질이 포토리지스트를 포함하도록 하여, 별도의 포토리지스트층을 형성하지 않고, 포토마스크를 이용한 노광 및 현상 과정을 거쳐 뱅크(500)에 제1뱅크개구 내지 제3뱅크개구를 형성할 수도 있다.
이후, 도 11에 도시된 것과 같이 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 채우도록 뱅크(500) 상에 양자점층 형성용층(630')을 형성한다. 양자점층 형성용층(630')은 슬릿코팅법을 이용해서 형성할 수 있는데, 뱅크(500)가 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구를 갖기에, 양자점층 형성용층(630')의 상면은 평탄하지 않고 제1뱅크개구, 제2뱅크개구 및 제3뱅크개구에 대응하는 오목부들을 갖게 된다. 그와 같은 상태에서 포토리지스트를 도포하고 포토리지스트층을 노광 및 현상한 후 양자점층 형성용층(630')의 사전설정된 부분을 식각하고 잔여 포토리지스트층을 제거하는 패터닝법을 이용하여, 도 12에 도시된 것과 같이 양자점층(630)과 스페이서(640)를 동시에 형성할 수 있다. 또는 양자점층(630) 형성용 물질이 포토리지스트를 포함하도록 하여, 별도의 포토리지스트층을 형성하지 않고, 포토마스크를 이용한 노광 및 현상 과정을 거쳐 양자점층 형성용층(630')을 패터닝함으로써, 도 12에 도시된 것과 같이 양자점층(630)과 스페이서(640)를 동시에 형성할 수 있다. 참고로 양자점층 형성용층(630')을 패터닝할 시, 양자점층(630)이 뱅크(500)의 제3뱅크개구 내에 위치하는 오목부(630a)와 뱅크(500) 상에 위치하는 돌출부(630b)를 갖도록 패터닝할 수 있다. 즉, 양자점층 형성용층(630')의 제3뱅크개구 외측에 위치한 모든 부분을 제거하지 않고 일부 부분을 남겨, 양자점층(630)이 뱅크(500) 상에 위치하는 돌출부(630b)를 갖도록 할 수 있다. 물론 양자점층(630)의 오목부(630a)와 돌출부(630b)는 일체일 수 있다.
스페이서(640)는 양자점층(630)으로부터 이격되도록 할 수 있고, 필요하다면 스페이서(640)와 양자점층(630)의 돌출부(630b)가 일체가 되도록 할 수도 있다. 물론 전술한 것과 같이 제1기판(100)의 제2기판(900)을 향할 면으로부터 스페이서(640)의 제2기판(900)을 향할 면까지의 거리(d1)는, 제1기판(100)의 제2기판(900)을 향할 면으로부터 돌출부(630b)의 제2기판(900)을 향할 면까지의 거리(d2)보다 멀 수 있다.
이처럼 본 실시예에 따른 디스플레이 장치의 경우, 양자점층(630)을 잉크젯 프린팅법으로 형성하는 것이 아니라, 슬릿코팅법 및 포토리지스트를 이용한 패터닝법을 이용하여 형성한다. 따라서 잉크젯 프린팅법을 이용하는 경우와 달리, 뱅크(500)를 형성할 시 사용하는 물질은 발액제 또는 소수성물질을 포함하지 않게 된다. 그러므로 디스플레이 장치의 제조에 소요되는 물질의 종류를 줄임으로써 제조비용을 절감할 수 있다. 또한 양자점층(630)과 스페이서(640)를 형성하는 공정은 모두 높은 정밀도로 세밀하게 패터닝하는 것이 가능한 포토리지스트법을 이용하여 이루어지므로, 고해상도의 디스플레이 장치를 구현할 수 있다.
양자점층(630)과 스페이서(640)를 형성한 후, 이들과 뱅크(500)를 덮도록 제2무기층(510)을 형성할 수 있다.
이와 같이 제1기판(100) 상에 제1발광소자, 제2발광소자, 제3발광소자, 봉지층(400), 뱅크(500), 양자점층(630), 스페이서(640), 제2무기층(510) 등을 형성하고, 제2기판(900) 상에 제1칼라필터층(810), 제2칼라필터층(820), 제3칼라필터층(830) 및 제1무기층(700) 등을 형성한다. 제1기판(100)에 대한 공정과 제2기판(900)에 대한 공정은 어느 하나가 먼저 진행되고 이후 다른 하나가 진행될 수도 있고, 병렬적으로 동시에 진행될 수도 있다. 그리고 제1기판(100)과 제2기판(900)을 접합함으로써, 디스플레이 장치를 제조할 수 있다. 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(520)가 채워질 수 있다. 예컨대 제1무기층(700)과 제2무기층(510) 사이에 충진재(520)가 채워질 수 있다. 그러한 충진재는 아크릴 또는 에폭시 등과 같은 수지를 포함할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
PX1: 제1화소 PX2: 제2화소
PX3: 제3화소 100: 기판
110: 버퍼층 131: 층간절연막
140: 평탄화층 150: 화소정의막
210: 제1박막트랜지스터 220: 제2박막트랜지스터
230: 제3박막트랜지스터 303: 중간층
305: 대향전극 311: 제1화소전극
321: 제2화소전극 331: 제3화소전극
500: 뱅크 630: 양자점층
640: 스페이서 810: 제1칼라필터층
820: 제2칼라필터층 830: 제3칼라필터층

Claims (32)

  1. 제1기판;
    상기 제1기판 상에 배치되며, 제1색 발광층과 제2색 발광층을 포함하는, 제1발광소자 내지 제3발광소자;
    상기 제1발광소자 내지 상기 제3발광소자가 사이에 개재되도록 상기 제1기판 상부에 위치하는, 제2기판;
    상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자 내지 상기 제3발광소자와 중첩하는 제1뱅크개구 내지 제3뱅크개구를 갖는, 뱅크;
    상기 뱅크와 상기 제2기판 사이에 개재되며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자와 중첩하는, 제1칼라필터층;
    상기 뱅크와 상기 제2기판 사이에 개재되며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제2발광소자와 중첩하는, 제2칼라필터층;
    상기 뱅크와 상기 제2기판 사이에 개재되며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하는, 제3칼라필터층;
    상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하도록 상기 제3뱅크개구에 위치하는 양자점층; 및
    상기 뱅크의 상기 제1기판 방향의 하면 상에 위치하며, 상기 양자점층과 동일한 물질을 포함하는, 스페이서;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크의 상기 제1기판 방향의 면 상에 위치하는 돌출부를 갖는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 돌출부와 상기 오목부는 일체(一體)인, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제2기판의 상기 제1기판 방향의 하면으로부터 상기 스페이서의 상기 제1기판 방향의 하면까지의 거리는, 상기 제2기판의 상기 제1기판 방향의 하면으로부터 상기 돌출부의 상기 제1기판 방향의 하면까지의 거리보다 먼, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 스페이서와 상기 돌출부는 일체(一體)인, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 스페이서는 상기 양자점층으로부터 이격된, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1칼라필터층 내지 상기 제3칼라필터층과 상기 뱅크 사이에 개재되는, 제1무기층; 및
    상기 뱅크의 상기 제1기판 방향의 하면 중 상기 양자점층과 상기 스페이서 외측 부분과, 상기 양자점층의 상기 제1기판 방향의 하면을 덮는, 제2무기층;
    을 더 구비하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2무기층은 상기 제1뱅크개구 및 상기 제2뱅크개구 내에서 상기 제1무기층과 컨택하는, 디스플레이 장치.
  9. 제1기판;
    상기 제1기판 상에 배치되며, 제1색 발광층과 제2색 발광층을 포함하는, 제1발광소자 내지 제3발광소자;
    상기 제1발광소자 내지 상기 제3발광소자를 덮는 봉지층;
    상기 봉지층 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자 내지 상기 제3발광소자와 중첩하는 제1뱅크개구 내지 제3뱅크개구를 갖는, 뱅크;
    상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하도록 상기 제3뱅크개구에 위치하는 양자점층;
    상기 뱅크 상에 위치하며, 상기 양자점층과 동일한 물질을 포함하는, 스페이서;
    상기 뱅크와 상기 스페이서가 사이에 개재되도록 상기 제1기판 상부에 위치하는, 제2기판;
    상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제1발광소자와 중첩하는, 제1칼라필터층;
    상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제2발광소자와 중첩하는, 제2칼라필터층; 및
    상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 시 상기 제3발광소자와 중첩하는, 제3칼라필터층;
    를 구비하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크의 상기 제2기판 방향의 면 상에 위치하는 돌출부를 갖는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 돌출부와 상기 오목부는 일체(一體)인, 디스플레이 장치.
  12. 제10항에 있어서,
    상기 제1기판의 상기 제2기판 방향의 상면으로부터 상기 스페이서의 상기 제2기판 방향의 상면까지의 거리는, 상기 제1기판의 상기 제2기판 방향의 상면으로부터 상기 돌출부의 상기 제2기판 방향의 상면까지의 거리보다 먼, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 스페이서와 상기 돌출부는 일체(一體)인, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 스페이서는 상기 양자점층으로부터 이격된, 디스플레이 장치.
  15. 제9항에 있어서,
    상기 제1칼라필터층 내지 상기 제3칼라필터층의 상기 제1기판 방향의 면을 덮는 제1무기층; 및
    상기 뱅크의 상기 제2기판 방향의 상면 중 상기 양자점층과 상기 스페이서 외측 부분과, 상기 양자점층의 상기 제2기판 방향의 상면을 덮는, 제2무기층;
    을 더 구비하는, 디스플레이 장치.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 제1칼라필터층, 상기 제2칼라필터층 및 상기 양자점층 각각은 산란체를 포함하는, 디스플레이 장치.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 뱅크는 발액제 또는 소수성물질을 포함하지 않는, 디스플레이 장치.
  18. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 제1칼라필터층은 상기 제1색 발광층으로부터의 광을 통과시키고, 상기 제2칼라필터층은 상기 제2색 발광층으로부터의 광을 통과시키며, 상기 양자점층은 상기 제1색 발광층으로부터의 광 또는 상기 제2색 발광층으로부터의 광의 파장을 상기 제3칼라필터층이 통과시키는 파장의 광으로 변환시키는, 디스플레이 장치.
  19. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 제3칼라필터층은 적색광을 통과시키는, 디스플레이 장치.
  20. 제1기판 상에 제1색 발광층과 제2색 발광층을 포함하는 제1발광소자 내지 제3발광소자를 형성하는 단계;
    상기 제1발광소자 내지 상기 제3발광소자와 중첩하도록 제1뱅크개구 내지 제3뱅크개구를 갖는, 뱅크를 형성하는 단계; 및
    상기 제3뱅크개구에 위치하는 양자점층과 상기 뱅크 상에 위치하는 스페이서를 동시에 형성하는 단계;
    를 포함하는, 디스플레이 장치 제조방법.
  21. 제20항에 있어서,
    제2기판 상에 상기 제1발광소자와 중첩하도록 제1칼라필터층을 형성하는 단계;
    제2기판 상에 상기 제2발광소자와 중첩하도록 제2칼라필터층을 형성하는 단계; 및
    제2기판 상에 상기 제3발광소자와 중첩하도록 제3칼라필터층을 형성하는 단계;
    를 더 포함하고,
    상기 뱅크를 형성하는 단계는, 상기 제1칼라필터층 내지 상기 제3칼라필터층 상에 상기 뱅크를 형성하는 단계인, 디스플레이 장치 제조방법.
  22. 제21항에 있어서,
    상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크의 상기 제1기판 방향의 면 상에 위치하는 돌출부를 갖는, 디스플레이 장치 제조방법.
  23. 제22항에 있어서,
    상기 돌출부와 상기 오목부는 일체(一體)인, 디스플레이 장치 제조방법.
  24. 제22항에 있어서,
    상기 제2기판의 상기 제1기판을 향할 면으로부터 상기 스페이서의 상기 제1기판을 향할 면까지의 거리는, 상기 제2기판의 상기 제1기판을 향할 면으로부터 상기 돌출부의 상기 제1기판을 향할 면까지의 거리보다 먼, 디스플레이 장치 제조방법.
  25. 제24항에 있어서,
    상기 스페이서와 상기 돌출부는 일체(一體)인, 디스플레이 장치 제조방법.
  26. 제24항에 있어서,
    상기 스페이서는 상기 양자점층으로부터 이격된, 디스플레이 장치 제조방법.
  27. 제20항에 있어서,
    상기 제1발광소자 내지 상기 제3발광소자를 덮는 봉지층을 형성하는 단계를 더 포함하고,
    상기 뱅크를 형성하는 단계는, 상기 봉지층 상에 상기 뱅크를 형성하는 단계인, 디스플레이 장치 제조방법.
  28. 제27항에 있어서,
    상기 양자점층은 상기 뱅크의 상기 제3뱅크개구 내부에 위치하는 오목부와, 상기 뱅크 상에 위치하는 돌출부를 갖는, 디스플레이 장치 제조방법.
  29. 제28항에 있어서,
    상기 돌출부와 상기 오목부는 일체(一體)인, 디스플레이 장치 제조방법.
  30. 제28항에 있어서,
    상기 제1기판의 상면으로부터 상기 스페이서의 상면까지의 거리는, 상기 제1기판의 상면으로부터 상기 돌출부의 상면까지의 거리보다 먼, 디스플레이 장치 제조방법.
  31. 제30항에 있어서,
    상기 스페이서와 상기 돌출부는 일체(一體)인, 디스플레이 장치 제조방법.
  32. 제30항에 있어서,
    상기 스페이서는 상기 양자점층으로부터 이격된, 디스플레이 장치 제조방법.
KR1020220183074A 2022-12-23 2022-12-23 디스플레이 장치 및 그 제조방법 KR20240102045A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/229,529 US20240215414A1 (en) 2022-12-23 2023-08-02 Display apparatus and method of manufacturing the same
CN202311701728.2A CN118251072A (zh) 2022-12-23 2023-12-12 显示设备及制造显示设备的方法

Publications (1)

Publication Number Publication Date
KR20240102045A true KR20240102045A (ko) 2024-07-03

Family

ID=

Similar Documents

Publication Publication Date Title
US11621305B2 (en) Display device
US11309360B2 (en) Color conversion substrate and display device
US20210005672A1 (en) Color conversion substrate and display device including the same
CN115241230A (zh) 显示装置和用于提供其的方法
CN114823794A (zh) 显示装置和形成显示装置的方法
CN219305335U (zh) 显示设备
US20230189575A1 (en) Display apparatus
US20240215414A1 (en) Display apparatus and method of manufacturing the same
KR20240102045A (ko) 디스플레이 장치 및 그 제조방법
US20230125691A1 (en) Display apparatus and method of providing the same
CN219644494U (zh) 显示装置
US20230422569A1 (en) Display device
US20240172515A1 (en) Display apparatus
US20240121991A1 (en) Display apparatus
US20230284483A1 (en) Display apparatus
US20230284501A1 (en) Color converting substrate and display device comprising same
US20230101498A1 (en) Display apparatus and method of manufacturing the same
US20240155906A1 (en) Display apparatus
US20240016024A1 (en) Display apparatus
US20230087551A1 (en) Display device and method of repairing the same
US20240063347A1 (en) Display apparatus
US20230209950A1 (en) Display apparatus
US20230378401A1 (en) Display apparatus
US20230380239A1 (en) Display apparatus