KR20240099723A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240099723A
KR20240099723A KR1020220181503A KR20220181503A KR20240099723A KR 20240099723 A KR20240099723 A KR 20240099723A KR 1020220181503 A KR1020220181503 A KR 1020220181503A KR 20220181503 A KR20220181503 A KR 20220181503A KR 20240099723 A KR20240099723 A KR 20240099723A
Authority
KR
South Korea
Prior art keywords
bias current
driving circuit
signal
data
touch
Prior art date
Application number
KR1020220181503A
Other languages
English (en)
Inventor
박용진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220181503A priority Critical patent/KR20240099723A/ko
Publication of KR20240099723A publication Critical patent/KR20240099723A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 명세서의 일 실시예에 따른 표시 장치는, 디스플레이 구동 기간에 영상을 표시하고, 터치 구동 기간에 터치 센서로 동작하는 표시 패널, 상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 디지털 회로와 아날로그 회로를 포함하는 데이터 구동 회로, 상기 데이터 구동 회로에 영상 데이터 및 제어 신호를 공급하는 타이밍 컨트롤러를 포함한다. 상기 데이터 구동 회로는, 출력 앰프 및 상기 출력 앰프에 바이어스 전류를 공급하는 바이어스 회로부를 포함하는 출력 버퍼, 블랭크 시간의 길이에 기반하여 상기 바이어스 전류의 레벨을 조절하는 컨트롤 로직을 포함할 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 높은 구동 주파수로 구동 가능한 표시 장치에 관한 것이다.
멀티 미디어의 발달과 함께 평판 표시 장치의 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 등의 평판 표시 장치가 상용화되고 있다. 이러한 평판 표시 장치에 터치 패널(touch panel)을 적층 하여, 손이나 스타일러스 펜(stylμs pen) 등이 접촉되는 터치 지점에 저항이나 정전 용량과 같은 전기적인 특성이 변하는 경우에, 터치 지점을 감지하여 터치 지점에 대응되는 정보를 출력하거나 연산을 수행하는 터치 표시 장치가 널리 사용되고 있다. 이러한 터치 표시 장치는 사용자 인터페이스(μser Interface; UI)의 하나로써, 그 응용 범위가 소형 휴대용 단말기, 사무용 기기, 모바일 기기 등으로 확대되고 있다.
그러나, 이러한 터치 표시 장치에 별도의 터치 패널을 적층 하는 경우, 표시 장치의 두께가 두꺼워져서 이를 얇게 제작하는데 한계가 있고, 적층된 터치 패널을 통과하면서 빛의 투과 효율이 감소하며, 생산비가 증가하는 단점이 있다. 이와 같은 문제점을 해결하기 위해서, 최근에는 터치 표시 장치의 픽셀 영역에 터치 센서가 내장되는 AIT(Advanced In-cell Touch) 타입의 터치 표시 장치가 제안되었다.
한편, 표시 구동 기간과 터치 구동 기간을 시간적으로 분할하여 구동하는데, 터치 구동 기간에 소스 구동 직접 회로(Source Driving Integrated Circuit; SDIC)의 아날로그 회로를 비활성화(disable)하나, 1H 시간이 짧은 모델에서는 리커버리 시간이 길어서 아날로그 회로를 비활성화하지 못해 소비 전력을 낮출 수 없는 문제가 있다.
본 명세서가 해결하고자 하는 과제는 소비 전력을 절감할 수 있는 표시 장치를 제공하는 것이다.
본 명세서가 해결하고자 하는 다른 과제는 리커버리 시간을 감소하여 데이터가 미출력되는 현상이 방지된 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여, 본 명세서의 일 실시예에 따른 표시 장치는, 디스플레이 구동 기간에 영상을 표시하고, 터치 구동 기간에 터치 센서로 동작하는 표시 패널, 상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 아날로그 회로를 포함하는 데이터 구동 회로, 상기 데이터 구동 회로에 영상 데이터 및 제어 신호를 공급하는 타이밍 컨트롤러를 포함한다. 상기 데이터 구동 회로는, 출력 앰프 및 상기 출력 앰프에 바이어스 전류를 공급하는 바이어스 회로부를 포함하는 출력 버퍼, 블랭크 시간의 길이에 기반하여 상기 바이어스 전류의 레벨을 조절하는 컨트롤 로직을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따른 표시 장치는 블랭크 기간 동안에 소스 구동 직접 회로의 아날로그 회로를 비활성화함으로써 표시 장치의 소비 전력을 저감할 수 있다.
본 명세서의 실시예들에 따른 표시 장치는 리커버리 시간을 감소시켜 데이터 미출력 현상을 해소할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 일 실시예에 따른 터치 표시 장치의 블록도이다.
도 2는 도 1의 터치 표시 장치에 있어, 표시 패널에 구비된 터치 센서의 블록도이다.
도 3은 인-셀 방식의 시간 분할 구동을 설명하기 위한 신호 흐름도이다.
도 4는 본 명세서의 일 실시예에 따른 터치 표시 장치의 터치 스크린 구동 회로와 마이크로 컨트롤 유닛을 간략하게 보여주는 블록도이다.
도 5는 본 명세서의 일 실시예에 따른 표시 장치의 소스 구동 집적 회로를 설명하기 위한 도면이다.
도 6은 출력 버퍼를 나타내는 도면이다.
도 7은 제1 전력 모드에서의 신호 흐름도이다.
도 8은 제2 전력 모드에서의 신호 흐름도이다.
도 9는 제1, 제2 전력 모드를 선택적으로 설정하기 위한 구동 회로의 블록도이다.
도 10은 제1, 제2 전력 모드를 선택적으로 설정하는 방법의 순서도이다.
도 11은 VRR(variable refresh rate) 모델에서의 신호 흐름도이다.
이하에서는 도면을 참조하여 본 명세서의 실시예에 대하여 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 명세서는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면의 설명과 관련하여, 동일하거나 유사한 구성요소에 대해서는 동일하거나 유사한 참조 부호가 사용될 수 있다. 또한, 도면 및 관련된 설명에서는, 잘 알려진 기능 및 구성에 대한 설명이 명확성과 간결성을 위해 생략될 수 있다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들면 '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 명세서가 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 일 실시예에 따른 터치 표시 장치의 블록도이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 터치 표시 장치는, 표시 패널(DP), 게이트 구동 회로(110), 데이터 구동 회로(120), 터치 스크린 구동 회로(130), 타이밍 컨트롤러(140) 및 마이크로 컨트롤 유닛(150)을 포함할 수 있다.
표시 패널(DP)은 영상을 표시하기 위한 패널이다. 표시 패널(DP)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(DP)은 상호 교차하는 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 의해 구획될 수 있으며, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 연결된 복수의 화소를 포함할 수 있다.
표시 패널(DP)은 복수의 화소에 의해 정의되는 복수의 표시 영역과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역을 포함할 수 있다.
복수의 화소 각각은 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소는 서로 다른 색을 발광하기 위한 서브 화소일 수 있다. 예를 들어, 복수의 서브 화소는 각각 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소는 화소를 구성할 수 있다. 즉, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소는 하나의 화소를 구성할 수 있고, 표시 패널(DP)은 복수의 화소를 포함할 수 있다.
표시 패널(DP)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(DP)로 구현될 수 있다.
터치 패널(TP)은 터치 센서에 해당하는 다수의 터치 전극이 배치될 수 있으며, 다수의 터치 전극과 터치 스크린 구동 회로(130)를 전기적으로 연결하기 위한 다수의 센싱 라인이 배치될 수 있다. 이때, 터치 센싱 방법으로서는 터치 전극과 손가락 등의 터치 대상 사이의 커패시턴스를 이용하여 터치의 존재 및 터치 위치를 결정하는 자기 정전용량(self-capacitance) 방식, 또는 터치 전극 사이의 커패시턴스를 이용하여 터치의 존재 및 터치 위치를 결정하는 상호 정전용량(mutual-capacitance) 방식이 사용될 수 있다.
자기 정전용량 방식은 터치 전극이 터치 구동 신호가 인가되는 구동 전극(송신 전극)의 역할과 터치 센싱 신호가 검출되는 센싱 전극(수신 전극)의 역할을 동시에 가질 수 있으며, 상호 정전 용량 방식에서는 터치 전극 내에 터치 구동 신호가 인가되는 구동 전극과 터치 센싱 신호가 검출되는 센싱 전극을 구분하고 있다.
터치 패널(TP)은 표시 패널(DP)의 외부에 존재하는 외장형(또는 애드-온 타입(add-on type)일 수도 있고, 표시 패널(DP)의 내부에 내장되는 내장형(인-셀(in-cell) 타입, 온-셀(on-cell) 타입 등)일 수도 있다. 터치 패널(TP)에 배치되는 다수의 터치 전극은 터치 센싱 구간에서는 터치 센서로서 동작하지만, 표시 구간에서는 영상 데이터를 표시하기 위해서 공통 전압이 인가되는 공통 전극이 될 수 있다.
다음으로, 타이밍 컨트롤러(140)는 게이트 구동 회로(110)와 데이터 구동 회로(120)를 제어할 수 있다. 타이밍 컨트롤러(140)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등의 타이밍 신호와 영상 데이터(Vdata)를 공급받는다.
타이밍 컨트롤러(140)는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 쉬프트 클럭(Gate Shift Clock; GSC) 및 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등의 스캔 타이밍 제어 신호를 기반으로 게이트 구동 회로(110)를 제어할 수 있다. 또한, 타이밍 컨트롤러(140)는 소스 샘플링 클럭(Source Sampling Clock; SSC), 극성 제어 신호(Polarity; POL), 및 소스 출력 인에이블 신호(Source Output Enable; SOE) 등의 데이터 타이밍 제어 신호를 기반으로 데이터 구동 회로(120)를 제어할 수 있다.
타이밍 컨트롤러(140)는, 데이터 구동 회로(120)가 본딩된 소스 인쇄 회로 기판과 연성 플랫 케이블(Flexible Flat Cable; FFC) 또는 연성 인쇄 회로(Flexible Printed Circuit; FPC)의 연결 매체를 통해 연결된 컨트롤 인쇄 회로 기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄 회로 기판에는, 표시 패널(DP), 게이트 구동 회로(110) 및 데이터 구동 회로(120) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC; PMIC)라고도 한다.
위에서 언급한 소스 인쇄 회로 기판과 컨트롤 인쇄 회로 기판은, 하나의 인쇄 회로 기판으로 되어 있을 수도 있다.
게이트 구동 회로(110)는 다수의 게이트 라인(GL)을 통해 스캔 신호를 표시 패널(DP)에 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다. 여기서, 게이트 구동 회로(110)는 스캔 구동 회로 또는 게이트 구동 집적 회로(Gate Driver IC; GDIC)라고도 한다.
게이트 구동 회로(110)는 타이밍 컨트롤러(140)의 제어에 따라, 온(on) 전압 또는 오프(off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다. 이를 위해, 게이트 구동 회로(110)는 시프트 레지스터(shift register), 또는 레벨 시프터(level shifter) 등을 포함할 수 있다.
게이트 구동 회로(110)는 표시 패널(DP)의 일측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 설계 방식 등에 따라 표시 패널(DP)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.
다음으로, 데이터 구동 회로(120)는 타이밍 컨트롤러(140)로부터 영상 데이터(Vdata)를 입력 받아 다수의 데이터 라인(DL)으로 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(120)는 소스 구동 회로 또는 소스 구동 집적 회로(Source Driver IC; SDIC)라고도 한다. 데이터 구동 회로(120)는, TAB(Tape Automated Bonding) 방식 또는 칩 온 글래스(Chip on Glass; COG) 방식으로 표시 패널(DP)의 본딩 패드에 연결되거나, 표시 패널(DP)에 직접 배치될 수도 있으며, 경우에 따라서, 표시 패널(DP)에 집적화되어 배치될 수도 있다.
데이터 구동 회로(120)는 게이트 구동 회로(110)에 의해 특정 게이트 라인(GL)이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(Vdata)를 아날로그 형태의 영상 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.
데이터 구동 회로(120)는 표시 패널(DP)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 구동 방식, 설계 방식 등에 따라 표시 패널(DP)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.
데이터 구동 회로(120)는 시프트 레지스터(shift register), 래치 회로(latch circuit), 디지털 아날로그 컨버터(Digital to Analog Converter; DAC), 출력 버퍼 등을 포함할 수 있다. 디지털 아날로그 컨버터(DAC)는 타이밍 컨트롤러(140)에서 수신된 영상 데이터(Vdata)를 데이터 라인(DL)으로 공급하기 위한 아날로그 형태의 영상 데이터 전압으로 변환하기 위한 구성이다. 경우에 따라서, 서브 화소의 특성(예: 구동 트랜지스터의 문턱 전압 및 이동도, 유기 발광 다이오드의 문턱 전압, 서브 화소의 휘도 등)을 보상하기 위하여 서브 화소의 특성을 센싱 하기 위한 센싱부(센서)를 더 포함할 수도 있다.
터치 스크린 구동 회로(130)는 표시 패널(DP)에서 터치의 유무 및 터치가 이루어진 위치를 센싱(sensing)한다. 터치 스크린 구동 회로(130)에는 터치 센서를 구동하기 위한 구동 전압을 생성하는 회로와 터치 센서를 센싱하고 터치의 유무 및 좌표 정보 등을 검출하기 위한 데이터를 생성하는 회로가 포함될 수 있다.
터치 스크린 구동 회로(130)는 표시 패널(DP)과 접속되는 외부 기판 상에 형성될 수 있다. 터치 스크린 구동 회로(130)는 다수의 센싱 라인(SL)을 통해 표시 패널(DP)에 연결될 수 있다. 터치 스크린 구동 회로(130)는 표시 패널(DP)에 형성된 터치 센서들 사이의 정전 용량의 편차를 기반으로 터치의 존재 및 터치 위치를 센싱 한다. 즉, 사용자의 손가락이 접촉된 위치와 비-접촉된 위치 사이에 정전 용량의 편차가 발생하는데, 터치 스크린 구동회로(130)는 이러한 정전 용량의 편차를 감지하는 방식으로 터치의 존재 및 터치 위치를 센싱 한다. 터치 스크린 구동 회로(130)는 터치의 존재 및 터치 위치에 대한 터치 센싱 전압을 생성하고 이를 마이크로 컨트롤 유닛(150)으로 전달할 수 있다.
마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)를 제어할 수 있다. 마이크로 컨트롤 유닛(150)은 타이밍 컨트롤러(140)로부터 컨트롤 동기 신호를 공급받아 이를 기반으로 터치 스크린 구동 회로(130)를 제어하는 터치 동기 신호(Tsync)를 생성할 수 있다. 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)와의 사이에 정의된 인터페이스(IF)를 기반으로 터치 센싱 전압 등을 주고 받는다.
여기에서, 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)와 함께 하나의 집적 회로(IC) 형태로 이루어진 터치 제어 회로로 형성될 수도 있고, 타이밍 컨트롤러(140)와 함께 하나의 집적 회로(IC) 형태로 이루어진 제어 회로로 형성될 수도 있을 것이다.
한편, 터치 표시 장치는 메모리를 더 포함할 수 있다. 메모리는 타이밍 컨트롤러(140)에서 출력되는 영상 데이터(Vdata)를 임시로 저장하고, 이후 지정된 타이밍(timing)에 영상 데이터(Vdata)를 데이터 구동 회로(120)로 출력할 수 있다. 메모리는 데이터 구동 회로(120)의 내부 또는 외부에 배치될 수 있으며, 데이터 구동 회로(120)의 외부에 배치되는 경우에는 타이밍 컨트롤러(140)와 데이터 구동 회로(120)의 사이에 배치될 수 있다.
또한, 메모리는 외부에서 수신된 영상 데이터(Vdata)를 저장하고, 저장된 영상 데이터(Vdata)를 타이밍 컨트롤러(140)로 공급하는 버퍼 메모리를 더 포함할 수 있다.
그 밖에, 터치 표시 장치는 외부의 다른 전자 장치 또는 전자 부품과의 신호 입출력, 또는 통신을 위한 인터페이스를 포함할 수 있다. 인터페이스는 예를 들어, LVDS(Low-Voltage Differential Signaling) 인터페이스, MIPI(Mobile Indμstry Processor Interface), 시리얼 인터페이스 중 하나 이상을 포함할 수 있다.
도 2는 도 1의 터치 표시 장치에 있어, 표시 패널에 구비된 터치 센서의 블록도이다.
도 2를 참조하면, 터치 패널은 표시 패널의 픽셀 어레이 구역에 인-셀(in-cell) 방식으로 내장되도록 구현될 수 있으나, 이에 제한되지 않는다.
이때, 인-셀 방식의 터치 패널은 표시 패널의 내부에 블록 또는 포인트 형태로 구성된 공통 전극(CE)을 터치 센서(TS1, TS2, TS3, TS4)로 이용할 수 있다.
인-셀 방식의 터치 패널은 표시 패널의 내부에 형성된 다수의 서브 화소에 포함된 공통 전극(CE)이 하나의 터치 센서(TS1, TS2, TS3, TS4)를 이루게 된다. 터치 센서(TS1, TS2, TS3, TS4)는 표시 패널에서 분리 형성된 공통 전극(CE)에 의해 정의될 수 있다.
다수의 터치 센서(TS1, TS2, TS3, TS4)는 표시 패널의 표시 구역에 횡렬로 배치될 수 있으며, 각 터치 센서(TS1, TS2, TS3, TS4)에는 터치 센싱 신호를 수신하기 위한 센싱 라인(SL1, SL2, SL3, SL4)이 연결될 수 있다.
도 3은 인-셀 방식의 시간 분할 구동을 설명하기 위한 신호 흐름도이다.
도 3을 참조하면, 인-셀 방식의 터치 표시 장치는 표시 패널에 영상을 표시하는 디스플레이 구동 기간(Td)과 표시 패널을 센싱하는 터치 구동 기간(Tt)이 시간적으로 분할될 수 있다.
터치 표시 장치는 표시 구동 기간(Td)과 터치 구동 기간(Tt)을 시간적으로 분할하여 구동될 수 있다.
도 1을 함께 참조하면, 터치 스크린 구동 회로(130)는 표시 패널(DP)에 연결된 센싱 라인(SL)을 통해 터치 구동 신호를 공급할 수 있다. 이때, 터치 구동 기간(Tt) 동안에는 센싱 라인(SL)에 터치 구동 신호가 공급되어 터치 센서를 통해 터치 센싱 신호를 입력 받게 되고, 표시 구동 기간(Td) 동안에는 센싱 라인(SL)에 공통 전압이 공급되어 표시 패널(DP)을 통해 영상 이미지가 표시될 수 있도록 한다. 이때, 표시 구동 기간(Td)과 터치 구동 기간(Tt)의 시간 분할은 터치 동기 신호(Tsync)에 의해 이루어질 수 있다.
도 4는 본 명세서의 일 실시예에 따른 터치 표시 장치의 터치 스크린 구동 회로와 마이크로 컨트롤 유닛을 간략하게 보여주는 블록도이다.
도 4를 참조하면, 터치 스크린 구동 회로(130)는 터치 센싱 구간 동안 터치 패널(TP)을 구동하고, 터치 유무에 따라 차이가 나는 터치 센싱 신호를 멀티플렉서(132)를 통해 선택적으로 검출하고, 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)의 터치 센싱 결과를 이용하여 터치 유무 및 터치 위치를 결정할 수 있다.
터치 스크린 구동 회로(130)는 둘 이상의 터치 전극(TE)으로 터치 구동 신호를 출력하고, 터치 구동 신호가 인가된 각 터치 전극(TE)에서 검출되는 터치 센싱 신호 중에서 멀티플렉서(132)를 통해 선택된 신호를 디지털 아날로그 컨버터(136)을 통해 디지털 값의 터치 센싱 데이터로 변환한다. 또한, 변환된 터치 센싱 데이터는 IC 컨트롤러(138)를 통해 마이크로 컨트롤 유닛(150)으로 전송되며, 마이크로 컨트롤 유닛(150)은 터치 센싱 데이터를 수신하여 이를 토대로 터치 유무 및 터치 위치에 대한 터치 정보를 검출할 수 있다.
이때, 터치 스크린 구동 회로(130)와 마이크로 컨트롤 유닛(150)은 병렬 처리 관점에서 마스터-슬레이브 구조로 볼 수 있다. 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)를 전체적으로 제어하는 입장에서 마스터(master)에 해당할 수 있으며, 터치 스크린 구동 회로(130)는 마이크로 컨트롤 유닛(150)의 제어에 따라 터치 패널(TP)에 대한 터치 센싱 동작을 수행하는 슬레이브(slave)에 해당한다고 볼 수 있다. 이를 위해, 터치 스크린 구동 회로(130)는 터치 센싱 유닛(134)과 슬레이브 역할을 하는 IC 컨트롤러(138)을 포함할 수 있으며, 터치 스크린 구동 회로(130)의 IC 컨트롤러(138)와 마이크로 컨트롤 유닛(150)은 통신 인터페이스를 통해 데이터 송수신을 수행할 수 있다.
터치 스크린 구동 회로(130)와 마이크로 컨트롤 유닛(150) 사이의 통신 인터페이스는 일 예로, 직렬 주변기기 인터페이스(Serial Peripheral Interface; SPI)일 수 있다. 터치 스크린 구동 회로(130)와 마이크로 컨트롤 유닛(150) 사이의 통신 인터페이스는 슬레이브 선택 신호 라인(L1), 클럭 신호 라인(L2), 마스터 데이터 출력 라인(L3), 및 슬레이브 데이터 출력 라인(L4)을 포함할 수 있다.
슬레이브 선택 신호 라인(L1)은 마이크로 컨트롤 유닛(150)이 터치 센싱 동작을 할 터치 스크린 구동 회로(130)를 선택하기 위하여, 슬레이브 선택 신호(SSN)를 출력하는 신호 선이다. 터치 스크린 구동 회로(130)가 집적회로 칩으로 구현되는 경우에는 슬레이브 선택 신호(SSN)가 칩 선택 신호가 되고, 이 경우, 슬레이브 선택 신호 라인(L1)은 칩 선택 신호 라인이 될 수 있을 것이다. 또한, 클럭 신호 라인(L2)은 마이크로 컨트롤 유닛(150)에서 터치 스크린 구동 회로(130)로 클럭 신호(SCLK)를 전송하기 위한 신호 선이다. 마스터 데이터 출력 라인(L3)은 마이크로 컨트롤 유닛(150)에서 터치 스크린 구동 회로(130)로 마스터 데이터(MOSI)를 전송하기 위한 신호 선이다. 슬레이브 데이터 출력 라인(L4)은 터치 스크린 구동 회로(130)에서 마이크로 컨트롤 유닛(150)으로 슬레이브 데이터(MISO)를 전송하기 위한 신호 선이다.
마이크로 컨트롤 유닛(150)은 클럭 신호 라인(L2)을 통해 전송되는 클럭 신호(SCLK)에 동기 시켜서, 마스터 데이터(MOSI)를 터치 스크린 구동 회로(130)에 전송할 수 있다. 이때, 마스터 데이터(MOSI)는 터치 스크린 구동 회로(130)와의 통신에 필요한 정보, 또는 터치 스크린 구동 회로(130)의 동작을 제어하기 위해 필요한 정보 등을 기록 데이터로서 포함할 수 있다.
또한, 터치 스크린 구동 회로(130)는 클럭 신호 라인(L2)을 통해 전송되는 클럭 신호(SCLK)에 동기 시켜서, 슬레이브 데이터(MISO)를 마이크로 컨트롤 유닛(150)에 전송할 수 있다. 슬레이브 데이터(MISO)는 터치 스크린 구동 회로(130)의 터치 구동을 통해 생성된 터치 센싱 데이터 등을 읽기 데이터로서 포함할 수 있다.
마이크로 컨트롤 유닛(150)이 마스터 데이터(MOSI)를 클럭 신호(SCLK)에 동기화시켜서 전송함으로써, 터치 스크린 구동 회로(130)는 마이크로 컨트롤 유닛(150)에서 전송된 마스터 데이터(MOSI)를 정확하게 읽을 수 있다. 또한, 터치 스크린 구동 회로(130)가 슬레이브 데이터(MISO)를 클럭 신호(SCLK)에 동기 시켜서 전송하여, 마이크로 컨트롤 유닛(150)은 터치 스크린 구동 회로(130)에서 전송된 슬레이브 데이터(MISO)를 정확하게 읽을 수 있다.
예를 들어, 터치 센싱 유닛(134) 및 디지털 아날로그 컨버터(136)를 통해 센싱된 터치 센싱 데이터는 버퍼(BUF)에서 일시 저장된 상태에서, 인터페이스 요청 신호를 통해 마이크로 컨트롤 유닛(150)에 이를 알리게 된다. 마이크로 컨트롤 유닛(150)에서는 인터페이스 요청 신호에 해당하는 프로토콜(예를 들어, SSN=1 & MISO=1)을 입력 받았을 때, 버퍼(BUF)에 있는 터치 센싱 데이터를 읽어서 마이크로 컨트롤 유닛(150)의 내부 메모리에 저장한다. 이후, 마이크로 컨트롤 유닛(150)은 내부 메모리에 저장된 터치 센싱 데이터를 처리하여, 터치 좌표를 추출하는 등의 후처리 작업을 수행한다.
이러한 터치 표시 장치는 소비 전력을 절감하기 위해서, 사용자가 표시 장치를 사용하지 않을 때 슬립 모드 또는 아이들 모드로 진입하고, 사용자가 터치 패널(TP)을 터치하는 경우에 정상적인 동작(표시 구동 및 터치 구동 등)을 수행할 수 있도록 웨이크-업 기능을 수행할 수 있다.
도 5는 본 명세서의 일 실시예에 따른 표시 장치의 소스 구동 집적 회로를 설명하기 위한 도면이다.
도 5를 참조하면, 본 명세서의 일 실시예에 따른 데이터 구동 회로(120)는, 디지털 신호 형태의 영상 데이터를 수신하고 저장하는 디지털 회로(120a)와 이 영상 데이터를 아날로그 신호 형태의 계조 전압으로 변환하여 표시 패널의 데이터 라인으로 출력하는 아날로그 회로(120b)를 포함할 수 있다.
데이터 구동 회로(120)는 k(k는 2 이상의 양의 정수) 개의 데이터 라인에 정 극성/부 극성의 데이터 전압을 공급한다.
디지털 회로(120a)는 쉬프트 레지스터부(121, 122) 및 데이터 래치부(Latch; 125)를 포함할 수 있다.
쉬프트 레지스터부(121, 122)는 로직부(Logic, 121)와 EPI 수신부(EPI Rx; 123) 및 클럭 복원부(CDR; 124)를 포함할 수 있으나, 이에 제한되지 않는다.
또한, 쉬프트 레지스터부(121, 122)는 영상 데이터가 순차적으로 데이터 래치부(125)에 저장되는 타이밍을 제어할 수 있다. 쉬프트 레지스터부(121, 122)는 수직 동기 시작 신호를 순차적으로 쉬프팅 연산하여, 쉬프팅된 클럭 신호들을 데이터 래치부(125)에 제공할 수 있다.
본 명세서는, 타이밍 컨트롤러와 데이터 구동 회로(120)를 점 대 점(point to point) 방식으로 연결하여 타이밍 컨트롤러와 데이터 구동 회로(120) 사이의 배선 수를 최소화하고 신호 전송을 안정화하기 위한 신호 전송 프로토콜(이하 "EPI 인터페이스 프로토콜"라 함)을 이용할 수 있다.
EPI 인터페이스 프로토콜은 하기 (1) 내지 (3)의 인터페이스 규정을 만족할 수 있다.
(1) 타이밍 컨트롤러의 송신부와 데이터 구동 회로(120)의 EPI 수신부(123) 사이에 배선 공유 없이 데이터 배선 쌍을 경유하여 타이밍 컨트롤러의 송신부와 데이터 구동 회로(120)의 EPI 수신부(123)를 점 대 점 방식으로 연결한다.
(2) 타이밍 컨트롤러와 데이터 구동 회로(120) 사이에 별도의 클럭 배선 쌍을 연결하지 않는다. 타이밍 컨트롤러는 데이터 배선 쌍을 통해 클럭 신호와 함께 비디오 데이터 및 컨트롤 데이터를 데이터 구동 회로(120)로 전송한다.
(3) 데이터 구동 회로(120) 각각에 CDR(Clock and Data Recovery)을 위한 클럭 복원부(124)가 내장되어 있다. 타이밍 컨트롤러는 클럭 복원부(124)의 출력 위상과 주파수가 고정(lock)되도록 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호를 데이터 구동 회로(120)에 전송한다. 데이터 구동 회로(120)에 내장된 클럭 복원부(124)는 데이터 배선 쌍을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭 신호가 입력되면 내부 클럭을 발생한다.
EPI 인터페이스 프로토콜에서는, 전술한 바와 같이 타이밍 컨트롤러는 컨트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 프리엠블 신호를 데이터 구동 회로(120)로 전송한다. 데이터 구동 회로(120)의 클럭 복원부(124)는 프리엠블 신호에 따라 클럭 트레이닝(clock training) 동작을 수행하여 내부 클럭의 위상과 주파수를 안정하게 고정한다. 내부 클럭의 위상과 주파수가 안정되게 고정될 때에 데이터 구동 회로(120)와 타이밍 컨트롤러 사이에서 입력 영상의 데이터가 전송되는 데이터 링크가 확립된다. 타이밍 컨트롤러는 마지막 데이터 구동 회로(120)로부터 수신된 락(lock) 신호가 수신된 후, 컨트롤 데이터와 비디오 데이터를 데이터 구동 회로(120)로 전송하기 시작한다.
데이터 구동 회로(120) 중 어느 하나라도 내장된 클럭 복원부(124)의 출력 위상과 주파수가 언락(unlock)되면, 락 신호를 로우 로직 레벨(low logic level)로 반전시키고, 마지막 데이터 구동 회로(120)에서는 반전된 락 신호를 타이밍 컨트롤러에 전송한다. 타이밍 컨트롤러는 락 신호가 로우 로직 레벨로 반전되면 프리엠블 신호를 데이터 구동 회로(120)로 전송하여 데이터 구동 회로(120)의 클럭 트레이닝을 재개한다. 다만, 본 명세서가 상술한 EPI 인터페이스 프로토콜에 제한되는 것은 아니다.
다음으로, 데이터 래치부(125)는 복수의 래치 회로들로 구성되며, 쉬프트 레지스터부(121, 122)로부터 출력된 클럭 신호들을 기초로 하나의 수평 라인에 해당하는 영상 데이터를 래치 회로의 한 끝에서 다른 끝까지 순차적으로 저장할 수 있다. 그리고, 데이터 래치부(125)는 영상 데이터의 저장이 완료되면, 로드신호에 응답하여, 영상 데이터를 출력할 수 있다.
또한, 아날로그 회로(120b)는 감마 생성부(P-GMA; 126)와 디지털 아날로그 변환기(Digital to Analog Convertor; DAC)(127) 및 출력 버퍼(Output Circuit; 128)를 포함할 수 있다.
감마 생성부(126)는 디지털 데이터 신호를 아날로그 전류신호로 변환하는 기준이 되는 감마 전류를 생성하고, 이를 디지털 아날로그 변환기(127)에 공급할 수 있다.
디지털 아날로그 변환기(127)는 데이터 래치부(125)로부터 출력된 영상 데이터를 수신하고, 계조 전압들 중 영상 데이터에 상응하는 아날로그 계조 전압을 출력할 수 있다. 예를 들면, 디지털 아날로그 변환기(127)의 일종인, 감마 디코더는 N비트의 영상 데이터를 디코딩하고, 디코딩 결과에 응답하여 2N개의 계조 전압들 중에서, 하나의 계조 전압을 선택하고, 선택된 계조 전압을 출력 버퍼(128)에 출력할 수 있다. 더 나아가, 디지털 아날로그 변환기(127)는 극성 제어 신호에 기초하여 2N개의 하이 계조 전압들 및 2N개의 로우 계조 전압들 중 하나의 계조 전압을 선택하고, 선택된 계조 전압을 출력할 수 있다.
출력 버퍼(128)는 디지털 아날로그 변환기(127)에서 출력된 아날로그 계조 전압을 버퍼링(buffering) 하여 출력할 수 있다. 출력 버퍼(128)는 복수의 출력 앰프 및 복수의 출력 앰프의 바이어스 전류를 제어하는 출력 앰프 바이어스 회로를 구비할 수 있다.
그리고, 출력 앰프 바이어스 회로는 전력 제어 신호를 전력 제어부로부터 수신하여, 출력 앰프의 바이어스 전류를 제어할 수 있다. 출력 앰프는 영상 데이터에 대응하여 선택된 계조 전압을 입력 신호로서 각각 인가받고, 이를 버퍼링 하여 영상 표시 패널의 데이터 라인으로 출력할 수 있다. 이때, 바이어스 신호의 레벨, 예를 들면, 바이어스 전류 레벨에 따라, 출력 앰프의 슬루율(slew rate)이 조절될 수도 있다. 또한, 출력 버퍼(128)는 데이터 라인과 1:1 연결될 수 있으나, 출력 버퍼(128)의 개수를 줄이기 위한 방법으로 출력 버퍼(128)와 데이터 라인 사이에 먹스를 통하여 1:N으로 연결될 수도 있다.
도 6은 출력 버퍼를 보여주기 위한 도면이다.
도 6을 참조하면, 출력 버퍼(128)는 복수의 출력 앰프(128c)들, 및 복수의 출력 앰프(128c)들에 대한 바이어스 전류를 제어하는 바이어스 회로부(128a)(예: 출력 앰프(128c) 바이어스 회로)를 포함할 수 있다.
본 명세서의 바이어스 회로부(128a)는, 이로 제한되는 것은 아니나, 복수의 정전류원, 복수의 정전류원과 전기적으로 연결된 스위치 소자들을 포함할 수 있다. 바이어스 회로부(128a)의 스위치 소자들은 컨트롤 로직(128b)으로부터 수신되는 스위치 제어 신호에 따라 턴-온되거나 턴-오프될 수 있다. 스위치 제어 신호에 따라 스위치 소자들의 적어도 일부가 턴-온되고, 나머지 일부가 턴-오프되고, 결과적으로 바이어스 회로부(128a)가 출력 앰프(128c)에 대해 공급하는 전류의 크기가 조절될 수 있다. 참고로, 출력 버퍼(128)로부터 아웃풋되는 전압은 출력 앰프(128c)에 연결된 스위치(128d)들의 턴-온, 턴-오프 상태에 따라 결정될 수도 있다.
본 명세서의 컨트롤 로직(128b)은 바이어스 회로부(128a)를 제어하기 위한 하나 이상의 프로세싱 회로부로 구성될 수 있다. 컨트롤 로직(128b)은 바이어스 회로부(128a)와 전기적으로 또는 논리적으로 연결될 수 있다. 컨트롤 로직(128b)은 출력 앰프(128c)에 공급될 바이어스 전류의 크기를 조절할 수 있다. 예를 들어, 컨트롤 로직(128b)은 바이어스 회로부(128a)로 하여금 소정의 크기를 갖는 전류를 출력 앰프(128c)에 공급하도록 조절할 수 있다. 컨트롤 로직(128b)으로부터 수신되는 제어 신호에 따라, 바이어스 회로부(128a)가 출력 앰프(128c)에 공급할 전류의 크기(또는 레벨)이 상이하게 조절될 수 있다.
일 실시예에서, 컨트롤 로직(128b)은 타이밍 컨트롤러로부터 제어 신호를 수신할 수 있다. 타이밍 컨트롤러로부터 수신되는 제어 신호는, 예를 들어, 수직 동기 신호와 클록 신호를 포함할 수 있다. 또한, 데이터 구동 회로는 블랭크 시간(VBlank)을 타이밍 컨트롤러로부터 입력받을 수도 있다. 블랭크 시간은 데이터 전압이 공급되지 않는 시간으로서, 터치 구동 시간, 또는 디스플레이 구동 시간의 적어도 일부로 포함될 수 있다.
일 실시예에서, 컨트롤 로직(128b)은 블랭크 시간을 이진 신호의 형태로 입력받을 수 있다. 예를 들어, 컨트롤 로직(128b)에 신호 “00”이 입력되면 블랭크 시간은 5 μs로 식별되고, 신호 “01”이 입력되면 블랭크 시간은 10 μs로 식별되고, 신호 “10”이 입력되면 블랭크 시간은 15 μs로 식별되고, 신호 “11”이 입력되면 블랭크 시간은 20 μs로 식별될 수 있다. 한편 전술한 이진 신호는 본 명세서의 일 실시예에 대한 설명의 편의를 위한 것으로서, 다양한 실시예가 예시적인 이진 신호와 블랭크 시간으로 제한되는 것은 아니다.
일 실시예에서, 컨트롤 로직(128b)은 블랭크 시간의 길이에 따라 바이어스 전류의 크기를 조절할 수 있다. 컨트롤 로직(128b)은 블랭크 시간과 미리 정의된 임계 시간을 비교하여, 바이어스 전류의 크기를 조절할 수 있다. 일 예에서, 블랭크 시간이 미리 정의된 임계 시간보다 큰 경우, 컨트롤 로직(128b)은 제1 전력 모드로 바이어스 전류를 조절할 수 있다. 일 예에서, 블랭크 시간이 미리 정의된 임계 시간 보다 작은 경우, 컨트롤 로직(128b)은 제2 전력 모드로 바이어스 전류를 조절할 수 있다.
제1 전력 모드에서, 컨트롤 로직(128b)은, 바이어스 전류의 크기가 출력 앰프(128c)를 구동하기 위한 임계 전류보다 작게 조절할 수 있다. 바이어스 전류의 크기가 임계 전류보다 작은 경우, 바이어스 전류가 공급되더라도 출력 앰프(128c)는 턴-오프될 수 있다. 출력 앰프(128c)가 턴-오프되는 동안, 출력 버퍼(128)의 아웃풋은 하이 레벨에서 로우 레벨로 선형으로 전환되거나, 로우 레벨로 유지될 수 있다.
제2 전력 모드에서, 컨트롤 로직(128b)은, 바이어스 전류의 크기가 출력 앰프(128c)를 구동하기 위한 임계 전류보다 크게 조절할 수 있다. 바이어스 전류의 크기가 임계 전류보다 큰 경우, 바이어스 전류가 공급됨에 따라 출력 앰프(128c)는 턴-온될 수 있다. 다시 말해, 제2 전력 모드가 유지되는 동안, 출력 앰프(128c)는 계속적으로 턴-온될 수 있다. 출력 앰프(128c)가 턴-온되는 동안, 출력 버퍼(128)의 아웃풋은 하이 레벨로 유지될 수 있다. 제2 전력 모드에서는, 출력 앰프(128c)가 계속적으로 턴-온되며, 출력 버퍼(128)의 아웃풋 또한 계속적으로 하이 레벨로 유지될 수 있다. 한편, 제2 전력 모드에서, 컨트롤 로직(128b)에 의해, 구현되는 바이어스 전류의 크기는 화소에 데이터 전압이 인가되는 노멀 모드에서의 바이어스 전류보다 작은 크기로 설정될 수 있다.
이처럼, 본 명세서의 일 실시예의 경우, 제2 전력 모드에서의 바이어스 전류가 출력 앰프(128c)를 구동시키기에 충분하므로, 출력 앰프(128c)가 턴-오프되는 경우와 달리 출력 앰프(128c)의 기능을 복원시키기 위한 리커버리 시간이 현저하게 줄어들 수 있다. 예를 들어, 출력 앰프(128c)를 턴-오프시킨 이후에 다시금 출력 앰프(128c)를 턴-온시킨다면, 약 15 μs의 리커버리 시간이 요구되나, 출력 앰프(128c)를 턴-온 상태로 유지시키고 이후에 바이어스 전류를 노멀 모드에서의 바이어스 전류로 전환시킨다면 약 5 μs의 리커버리 시간이 요구된다.
또한, 전력의 절감이 필요한 구간에서, 출력 앰프(128c)에 대해 공급되는 바이어스 전류가, 출력 앰프(128c)를 턴-오프시키지 않는 정도로서 노멀 모드에서보다는 더 작은 크기로 조절됨에 따라, 표시 장치에서 요구되는 소모 전력이 현저히 개선될 수 있다.
또한, 몇몇 표시 장치의 경우에는, 요구되는 사양에 따라, 상당히 짧은 1H 시간, 및/또는 블랭크 시간이 요구된다. 1H 시간 및/또는 블랭크 시간이 축소되는 경우, 충분한 리커버리 시간을 확보하는 것에 어려움이 있으며, 리커버리 시간에 장 시간이 소요되는 경우에는, 노멀 모드에 해당하는 일부 구간에서 출력 앰프(128c)가 여전히 턴-오프 상태로 유지되어 소스 데이터가 출력되지 않을 수 있다. 또한, 리커버리 시간에 장 시간이 소요되는 경우에는, 소스 아웃풋이 그라운드 값이 되기 이전에 출력 앰프(128c)를 구동하기 위한 바이어스 전류가 다시금 인가되고, 노멀 모드에 해당하는 일부 구간까지 출력 앰프(128c)가 턴-오프 상태로 유지되어 가비지 데이터가 출력될 수도 있다. 본 명세서의 다양한 실시예에 따르면, 리커버리 시간이 블랭크 시간보다 짧게 설정되므로, 소스 데이터가 출력되지 않거나, 가비지 데이터가 출력되는 문제를 해소할 수 있다. 이하에서는, 도 7 및 도 8을 참조하여, 제1 전력 모드, 제2 전력 모드에서의 화장 불량을 개선하고 리커버리 시간을 단축하는 과정을 설명한다.
도 7은 제1 전력 모드에서의 신호 흐름도이다.
도 8은 제2 전력 모드에서의 신호 흐름도이다.
도 7 및 도 8을 참조하면, 본 명세서의 표시 장치는 디스플레이 구동 시간과 터치 구동 시간을 분할하여 수행할 수 있다. 표시 장치는, 디스플레이 구동 기간과 터치 구동 기간을 구분하기 위하여, 터치 동기 신호를 이용할 수 있다. 터치 구동 기간 동안, 터치 전극들의 전체 또는 일부는 터치 구동 신호를 인가받는다. 디스플레이 구동 기간 동안, 터치 전극들은 플로팅 되거나 그라운드에 접지되거나 특정 DC 전압이 인가될 수 있다.
EPI 데이터 신호는, 터치 동기 신호에 따라 디스플레이 구동 기간인 제1 기간과 터치 구동 기간인 제2 기간을 기준으로 구분될 수 있다. EPI 데이터 신호는 1H 시간동안 화상을 표시하기 위한 1 라인 분의 데이터 신호(예를 들어, 1st LINE, 2nd LINE, …, LAST-1 LINE, LAST LINE 구간에서 공급되는 데이터 신호)와, 그러한 데이터 신호를 제어하는 제어 신호를 포함할 수 있다.
터치 구동 기간인 제2 기간에는 데이터 전압이 공급되지 않는 블랭크 기간이 포함될 수 있다. 디스플레이 구동 기간인 제1 기간에서도 블랭크 기간이 포함될 수 있다. 블랭크 기간은 1H 시간과 실질적으로 동일하거나, 1H 시간보다 클 수 있다. 또한, 3개의 1H 시간 또한 데이터 전압이 공급되지 않는 블랭크 기간일 수 있으나, 이에 제한되는 것은 아니다.
터치 동기 신호의 제1 기간 및 제2 기간의 일부 구간에서 노멀 모드가 진행될 수 있다. 또한, 터치 동기 신호의 제2 기간의 나머지 일부 구간에서 전력 차단 모드(power shut down mode)가 진행될 수 있다. 전력 차단 모드는 출력 앰프에 공급되는 바이어스 전류의 레벨을 하이 레벨에서 로우 레벨로 전환시키는 제1 전력 모드, 바이어스 전류의 레벨의 하이 레벨에서 미들 레벨로 전환시키는 제2 전력 모드를 포함할 수 있다. 여기서, 하이 레벨과 미들 레벨의 바이어스 전류는 출력 앰프를 구동하기 위한 최소 임계 전류보다 클 수 있고, 로우 레벨의 바이어스 전류는 출력 앰프를 구동하기 위한 최소 임계 전류보다 작을 수 있다.
일 실시예에서, 마지막 라인 분의 데이터 신호가 처리된 이후로서, 첫 번째 블랭크 시간동안 ABDEN(ABD mode enable) 신호가 하이 레벨로 입력될 수 있다. ABDEN 신호가 하이 레벨로 입력되면, 아날로그 회로의 구성이 오프되거나, 저전력으로 구동하도록 제어될 수 있다.
도 7을 참조하면, ABDEN 신호가 하이 레벨로 입력되는 동안, 아날로그 회로는, 제1 전력 모드로 동작하며, 그 구성이 오프된다. 예를 들어, 아날로그 회로의 감마 생성부와 디지털 아날로그 변환기 및 출력 버퍼의 적어도 일부가 오프될 수 있다. 특히, 출력 버퍼에 대해 인가되는 바이어스 전류가, 컨트롤 로직에 의해, 로우 레벨로 설정될 수 있다. 이에 따라, 바이어스 회로부는 출력 앰프를 구동하기에 충분하지 않은 바이어스 전류를 공급하게 되고, 출력 앰프는 턴-오프된다. 결과적으로, 출력 앰프가 턴-오프됨에 따라, 출력 버퍼의 아웃풋은 그라운드로 접지될 수 있다.
도 8을 참조하면, ABDEN 신호가 하이 레벨로 입력되는 동안, 아날로그 회로는, 제2 전력 모드로 동작하며, 그 구성이 저전력으로 동작된다. 제2 모드로 동작하는 동안에 아날로그 회로의 적어도 일부(예를 들어, 출력 버퍼)는 오프되지 않는다. 예를 들어, 출력 버퍼에 대해서는 바이어스 전류가 계속적으로 공급된다.
일 실시예에서, 출력 버퍼에 인가되는 바이어스 전류가, 컨트롤 로직에 의해, 미들 레벨로 설정될 수 있다. 이에 따라, 하이 레벨의 전류에 비해 전력의 소모를 절감시키는 것과 동시에, ABDEN 신호가 하이 레벨로 입력되는 구간에서도, 출력 앰프를 턴-온 상태로 동작시킬 수 있다. ABDEN 신호가 하이 레벨로 입력되는 구간에서, 출력 앰프가 턴-온 상태로 구동됨에 따라, 출력 버퍼의 아웃풋은 노멀 모드에서와 실질적으로 동일하도록 하이 레벨로 유지될 수 있다.
다시 도 7을 참조하면, 출력 앰프가 턴-오프된 이후에 리커버리되기 까지는 소정의 리커버리 시간(제1 리커버리 시간)이 요구된다. 제1 리커버리 시간은 예를 들어, 약 15 μs일 수 있다.
다시 도 8을 참조하면, 출력 앰프가 저전력으로 구동 후 리커버리되기 까지에도 소정의 리커버리 시간(제2 리커버리 시간)이 요구된다. 제2 리커버리 시간은 예를 들어, 약 5 μs일 수 있으나, 이로 제한되는 것은 아니다. 제2 리커버리 시간은, 미들 레벨 바이어스 전류의 크기에 따라 조절될 수 있다. 예를 들어, 미들 레벨 바이어스 전류의 크기가 클수록, 제2 리커버리 시간은 단축될 수 있다.
도 9는 제1, 제2 전력 모드를 선택적으로 설정하기 위한 구동 회로의 블록도이다.
도 9를 참조하면, 표시 장치는, 타이밍 컨트롤러(140), 데이터 구동 회로(120), 표시 패널(DP)을 포함할 수 있다. 표시 장치는, 추가적으로 다른 구성요소들을 포함할 수 있으며, 예시적으로 도시된 블록은 본 명세서의 다양한 실시예를 설명하기 위해 예시적으로 도시된 것이다. 타이밍 컨트롤러(140), 데이터 구동 회로(120), 및 표시 패널(DP)은 서로에 대해 전기적으로 연결될 수 있다.
일 실시예에서, 타이밍 컨트롤러(140)는 데이터 구동 회로(120)로 블랭크 시간을 제공할 수 있다. 블랭크 시간은 도 7 및 도 8을 참조하여 전술한 블랭크 신호와 실질적으로 동일하다. 블랭크 시간은 제1 전력 모드, 제2 전력 모드 중 어느 하나로 데이터 구동 회로(120)의 전력 차단 모드를 결정하는 것의 기초가 될 수 있다.
일 실시예에서, 데이터 구동 회로(120)의 컨트롤 로직은 블랭크 시간을 이진 신호의 형태로 입력받을 수 있다. 예를 들어, 컨트롤 로직에 신호 “00”이 입력되면 블랭크 시간은 5 μs로 식별되고, 신호 “01”이 입력되면 블랭크 시간은 10 μs로 식별되고, 신호 “10”이 입력되면 블랭크 시간은 15 μs로 식별되고, 신호 “11”이 입력되면 블랭크 시간은 20 μs로 식별될 수 있다. 한편 전술한 이진 신호는 본 명세서의 일 실시예에 대한 설명의 편의를 위한 것으로서, 다양한 실시예가 예시적인 이진 신호와 블랭크 시간으로 제한되는 것은 아니다.
일 실시예에서, 컨트롤 로직은 이진 신호로부터 블랭크 시간을 식별할 수 있으며, 식별된 블랭크 시간에 기반하여 전력 차단 모드를 결정할 수 있다. 예를 들어, 블랭크 시간이 미리 설정된 임계 시간보다 긴 경우에는, 출력 앰프를 턴-오프 시키는 제1 전력 모드로 데이터 구동 회로(120)는 동작할 수 있다. 예를 들어, 블랭크 시간이 미리 설정된 임계 시간보다 짧은 경우에는, 출력 앰프를 턴-온 상태로 유지시키는 제2 전력 모드로 데이터 구동 회로(120)는 동작할 수 있다.
데이터 구동 회로(120)는 전력 차단 모드가 식별되면, 식별된 전력 차단 모드(예를 들어, 제1 전력 모드, 또는 제2 전력 모드)를 타이밍 컨트롤러(140)로 안내(noti)할 수 있다. 이로 제한되는 것은 아니나, 타이밍 컨트롤러(140)는 수신된 안내로부터 전력 차단 모드의 유형을 식별할 수 있으며, 전력 차단 모드에 유형에 따라 제어 신호를, 데이터 구동 회로(120)로, 전송할 수 있다.
일 실시예에서, 데이터 구동 회로(120)는, 식별된 전력 차단 모드로 동작하도록 표시 패널(DP)에 소스 아웃풋(예: 데이터 전압)을 제공할 수 있다. 여기서, 소스 아웃풋은, 출력 버퍼의 아웃풋으로 이해될 수 있다.
도 10은 제1, 제2 전력 모드를 선택적으로 설정하는 방법의 순서도이다.
도 10의 각 동작은, 도 9를 참조하여 전술한 표시 장치에 의해 지원될 수 있다.
동작 1101에서, 데이터 구동 회로는 타이밍 컨트롤러부터 수신한 블랭크 시간의 길이와 미리 설정된 임계 시간(예: 10 μs)을 비교할 수 있다. 미리 설정된 임계 시간은, 1H 시간에 따라 설정될 수 있으나, 본 명세서의 다양한 실시예가 이로 제한되는 것은 아니다.
동작 1102에서, 블랭크 시간의 길이가 미리 설정된 임계 시간보다 긴 경우, 데이터 구동 회로는 제1 전력 모드로 동작할 수 있다. 제1 전력 모드로 동작하며, 데이터 구동 회로는 출력 앰프에 공급되는 바이어스 전류를 로우 레벨로 설정하거나 차단함으로써, 출력 앰프를 턴-오프시킬 수 있다.
동작 1103에서, 블랭크 시간의 길이가 미리 설정된 임계 시간 보다 짧은 경우에는, 데이터 구동 회로는 제2 전력 모드로 동작할 수 있다. 제2 전력 모드로 동작하며, 데이터 구동 회로는 출력 앰프에 공급되는 바이어스 전류를 미들 레벨로 설정함으로써, 출력 앰프에 저 전류를 공급하며 그러한 출력 앰프를 턴-온 상태를 유지시킬 수 있다.
한편, 본 명세서의 다양한 실시예에서, 데이터 구동 회로의 컨트롤 로직은, 블랭크 시간의 길이에 따라, 제2 모드에서 공급되는 미들 레벨의 바이어스 전류의 크기를 조절할 수도 있다.
일 실시에에서, 미들 레벨의 바이어스 전류는 제1 내지 제N 미들 레벨의 바이어스 전류를 포함할 수 있다. 제1 내지 제N 미들 레벨의 바이어스 전류는, 각각 출력 앰프를 구동시키기 위한 임계 전류보다 더 크게 설정될 수 있다. 제1 내지 제N 미들 레벨의 바이어스 전류는 각각 상이한 값으로 설정될 수 있으며, N이 커짐에 따라 미들 레벨의 바이어스 전류가 커질 수 있다. 예를 들어, 제1 미들 레벨의 바이어스 전류보다 제2 미들 레벨의 바이어스 전류가 더 클 수 있다. 다만, 제1 내지 제N 미들 레벨의 바이어스 전류는, 모두 하이 레벨의 바이어스 전류보다는 작게 설정될 수 있다.
일 실시예에서, 데이터 구동 회로는, 미들 레벨 바이어스 전류의 크기를 제1 내지 제N 미들 레벨의 바이어스 전류 중 어느 하나로 선택하여, 출력 앰프에 공급할 수 있다. 이때, 데이터 구동 회로는, 블랭크 시간의 길이에 기반하여, 미들 레벨 바이어스 전류의 크기를 선택할 수 있다.
일 실시예에서, 데이터 구동 회로는, 블랭크 시간의 길이가 길수록, 더 작은 미들 레벨의 바이어스 전류를 선택할 수 있다. 예를 들어, 블랭크 시간이 5μs로 식별되는 경우에는, 블랭크 시간이 10μs로 식별되는 경우보다 더 높은 레벨의 미들 레벨 바이어스 전류가 공급될 수 있다.
일 예에서, 미들 레벨의 바이어스 전류는, 제1 미들 레벨, 제2 미들 레벨 및 제3 미들 레벨의 바이어스 전류를 포함할 수 있다. 제1 미들 레벨의 바이어스 전류는, 제2 미들 레벨의 바이어스 전류보다 작을 수 있다. 제2 미들 레벨의 바이어스 전류는 제3 미들 레벨의 바이어스 전류보다 작을 수 있다.
일 예에서, 블랭크 시간이 도 8 및 도 9를 참조하여 전술한 임계 시간 보다 짧은 경우로서, 미리 설정된 제1 기준 시간보다 짧은 경우에는 제3 미들 레벨의 바이어스 전류가 공급될 수 있다. 일 예에서, 블랭크 시간이 임계 시간 보다 짧은 경우로서, 미리 설정된 제1 기준 시간 내지 제2 기준 시간 사이의 길이를 갖는 경우에는 제2 미들 레벨의 바이어스 전류가 공급될 수 있다. 일 예에서, 블랭크 시간이 임계 시간 보다 짧은 경우로서, 미리 설정된 제2 기준 시간 내지 제3 기준 시간(예를 들어, 상기 임계 시간) 사이의 길이를 갖는 경우에는 제1 미들 레벨의 바이어스 전류가 공급될 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는, 블랭크 시간이 단축됨에 따라, 리커버리 시간도 단축된 블랭크 시간에 상응하여 단축시킬 수 있다. 상세하게는, 일 실시예에 따른 표시 장치는, 제2 전력 모드에서 공급될 미들 레벨의 바이어스 전류를 증가시킴으로써 블랭크 시간이 단축되는 것에 대응하여 리커버리 시간을 단축시킬 수 있다.
도 11은 VRR(variable refresh rate) 모델에서의 신호 흐름도이다.
이로 제한되는 것은 아니나, 본 명세서의 일 실시예에 따른 표시 장치는 VRR 모델로 구현될 수 있다. 예를 들어, 타이밍 컨트롤러는 VRR로 구동하도록 표시 장치를 제어할 수 있다. VRR로 구동하는 표시 장치는, 다양한 주파수로 구동될 수 있다. 예를 들어, 표시 장치는 60Hz, 및 120Hz 중 어느 하나로 선택적으로 구동될 수 있다.
일 실시예에서, 데이터 구동 회로는, VRR에 기반하여 선택된 구동 주파수에 따라, 제1 전력 모드와 제2 전력 모드를 선택적으로 적용하여 동작할 수 있다. 예를 들어, 구동 주파수가 저 주파수인 경우, 데이터 구동 회로는 ABDEN 신호가 하이 레벨로 입력되는 구간에서 제1 전력 모드를 선택하여 동작할 수 있다. 예를 들어, 구동 주파수가 고 주파수인 경우, 데이터 구동 회로는 ABDEN 신호가 하이 레벨로 입력되는 구간에서 제2 전력 모드를 선택하여 동작할 수 있다.
일 실시예에서, 데이터 구동 회로는, 구동 주파수 및 블랭크 시간에 기초하여 제1 전력 모드 또는 제2 전력 모드 중 어느 하나를 선택적으로 적용하여 동작할 수도 있다. 예를 들어, 구동 주파수가 고 주파수인 경우 제2 전력 모드로 동작하되, 제2 전력 모드에서 공급될 바이어스 전류의 크기(예를 들어, 미들 레벨의 정도)는 블랭크 시간의 길이에 따라 결정될 수 있다. 예를 들어, 구동 주파수가 저 주파수인 경우라도 블랭크 시간이 임계 시간보다 짧은 경우에는 제2 전력 모드로 동작하도록 설정될 수 있다.
일 실시예에 따르면, 표시 장치의 VRR 인덱스에 따라, 구동 주파수가 변경되는 경우, 구동 주파수의 변경에 응답하여 전력 차단 모드가 변경될 수 있다. 일 실시예에서, 구동 주파수가 제1 주파수에서 제2 주파수로 변경되는 것에 응답하여 ABDEN 신호가 하이 레벨로 입력되는 구간에서의 전력 차단 모드가 제1 전력 모드에서 제2 전력 모드로 변경될 수 있다.
예를 들어, 구동 주파수가 저 주파수에서 고 주파수로 변경되는 것에 응답하여, ABDEN 신호가 하이 레벨로 입력되는 구간에서의 전력 차단 모드는 제1 전력 모드에서 제2 전력 모드로 변경될 수 있다.
이처럼 일 실시예에 따른 표시 장치는, VRR 모델에서의 가변적인 구동 주파수의 변화에 적응적으로 전력 차단 모드를 달리 설정할 수 있다. 결과적으로, 표시 장치는, 구동 주파수가 변화되더라도 출력 앰프에 인가되는 바이어스 전류를 최적화시킴으로써, 전체적인 전력 소모를 최소화할 수 있다.
또한, 본 명세서의 다양한 실시예들에 따른 장치는 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는, 디스플레이 구동 기간에 영상을 표시하고, 터치 구동 기간에 터치 센서로 동작하는 표시 패널, 상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 아날로그 회로를 포함하는 데이터 구동 회로, 상기 데이터 구동 회로에 영상 데이터 및 제어 신호를 공급하는 타이밍 컨트롤러를 포함한다. 상기 데이터 구동 회로는, 출력 앰프 및 상기 출력 앰프에 바이어스 전류를 공급하는 바이어스 회로부를 포함하는 출력 버퍼, 블랭크 시간의 길이에 기반하여 상기 바이어스 전류의 레벨을 조절하는 컨트롤 로직을 포함할 수 있다.
일 실시예에서, 상기 바이어스 회로부는, 복수의 정전류원들 및 상기 정전류원들과 전기적으로 연결된 스위치 소자들을 포함하고, 상기 스위치 소자들은 상기 컨트롤 로직으로터 수신되는 제어 신에 따라 턴-온되거나 턴-오프될 수 있다.
일 실시예에서, 상기 컨트롤 로직은 상기 블랭크 시간을 상기 타이밍 컨트롤러부터 입력받을 수 있다.
일 실시예에서, 상기 컨트롤 로직은, 상기 수신된 이진 신호와 연관된 블랭크 시간을 식별하고, 식별된 블랭크 시간에 상응하도록 상기 바이어스 전류의 레벨을 조절할 수 있다.
일 실시예에서, 상기 컨트롤 로직은, 상기 블랭크 시간과 미리 설정된 임계 시간을 비교하고, 상기 블랭크 시간이 상기 임계 시간 보다 짧으면 상기 데이터 구동 회로를 제1 전력 모드로 구동시킬 수 있다.
일 실시예에서, 상기 컨트롤 로직은, 상기 블랭크 시간이 상기 임계 시간 보다 길면 상기 데이터 구동 회로를 제2 전력 모드로 구동시킬 수 있다.
일 실시예에서, 상기 데이터 구동 회로가 제1 전력 모드로 구동하는 경우, 상기 타이밍 컨트롤러로부터 ABDEN 신호(Analog Block Disable Enable Signal)가 하이 레벨로 수신되는 구간에서, 상기 바이어스 전류는 상기 출력 앰프를 구동하기 위한 임계 전류보다 작은 로우 레벨의 바이어스 전류로 공급될 수 있다.
일 실시예에서, 상기 데이터 구동 회로가 제2 전력 모드로 구동하는 경우, 상기 타이밍 컨트롤러로부터 상기 ABDEN 신호가 하이 레벨로 수신되는 구간에서, 상기 바이어스 전류는 상기 출력 앰프를 구동하기 위한 임계 전류보다 큰 미들 레벨의 바이어스 전류로 공급될 수 있다.
일 실시예에서, 상기 미들 레벨의 바이어스 전류는, 상기 ABDEN 신호가 로우 레벨로 수신되는 구간에서의 하이 레벨의 바이어스 전류보다 작게 설정될 수 있다.
일 실시예에서, 상기 ABDEN 신호가 하이 레벨에서 로우 레벨로 전환되면, 상기 하이 레벨의 바이어스 전류가 상기 출력 앰프에 공급될 수 있다.
일 실시예에서, 상기 ABDEN 신호가 하이 레벨에서 로우 레벨로 전환되면, 상기 출력 앰프는, 바이어스 전류에 의해, 상기 ABDEN 신호가 상기 로우 레벨로 유지되는 구간에서의 동작 상태로 리커버리 시간 동안 복원 수 있다.
일 실시예에서, 상기 바이어스 전류가 상기 로우 레벨에서 상기 하이 레벨로 전환되는 경우에 소요되는 제1 리커버리 시간은, 상기 바이어스 전류가 상기 미들 레벨에서 상기 하이 레벨로 전환되는 경우에 소요되는 제2 리커버리 시간보다 길 수 있다.
일 실시예에서, 상기 리커버리 시간을 상기 블랭크 시간보다 짧게 조절하기 위하여, 상기 컨트롤 로직은, 상기 미들 레벨의 바이어스 전류의 크기를 조절할 수 있다.
일 실시예에서, 상기 리커버리 시간을 상기 블랭크 시간보다 짧게 조절하기 위하여, 상기 미들 레벨의 바이어스 전류의 크기는, 상기 블랭크 시간이 짧아질수록 더 커지도록 설정될 수 있다.
일 실시예에서, 상기 데이터 구동 회로는, 상기 타이밍 컨트롤러에 의해 제어되는 구동 주파수로 구동되고, 상기 ABDEN 신호가 하이 레벨로 입력되는 구간에서, 상기 구동 주파수에 기반하여 상기 바이어스 전류를 상기 미들 레벨 또는 상기 로우 레벨로 조절할 수 있다.
일 실시예에서, 상기 구동 주파수가 제1 주파수에서 제2 주파수로 변경되는 것에 응답하여, 상기 ABDEN 신호가 하이 레벨로 입력되는 구간에서의 전력 모드가 전환될 수 있다.
일 실시예에서, 상기 타이밍 컨트롤러는 고 주파수에 대응되는 제1 주파수, 저 주파수에 대응되는 제2 주파수 중 어느 하나로 상기 데이터 구동 회로를 제어하고, 상기 데이터 구동 회로는 상기 ABDEN 신호가 하이 레벨로 입력되는 구간에서, 상기 제1 주파수에서는 상기 제1 전력 모드, 상기 제2 주파수에서는 상기 제2 전력 모드로 상기 바이어스 전류의 크기를 조절할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 게이트 구동 회로
120: 데이터 구동 회로
120a: 디지털 회로
120b: 아날로그 회로
121: 로직부
123: EPI 수신부
124: 클럭 복원부
125: 데이터 래치부
126: 감마 생성부
127: 디지털 아날로그 변환기
128: 출력 버퍼
128a: 바이어스 회로부
128b: 컨트롤 로직
128c: 출력 앰프
128d: 스위치
130: 터치 스크린 구동 회로
140: 타이밍 컨트롤러
150: 마이크로 컨트롤 유닛
DL: 데이터 라인
DP: 표시 패널
GL: 게이트 라인

Claims (17)

  1. 디스플레이 구동 기간에 영상을 표시하고, 터치 구동 기간에 터치 센서로 동작하는 표시 패널;
    상기 표시 패널의 복수의 화소에 데이터 전압을 공급하며, 아날로그 회로를 포함하는 데이터 구동 회로;
    상기 데이터 구동 회로에 영상 데이터 및 제어 신호를 공급하는 타이밍 컨트롤러를 포함하고,
    상기 데이터 구동 회로는, 출력 앰프 및 상기 출력 앰프에 바이어스 전류를 공급하는 바이어스 회로부를 포함하는 출력 버퍼, 블랭크 시간의 길이에 기반하여 상기 바이어스 전류의 레벨을 조절하는 컨트롤 로직을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 바이어스 회로부는, 복수의 정전류원들 및 상기 정전류원들과 전기적으로 연결된 스위치 소자들을 포함하고, 상기 스위치 소자들은 상기 컨트롤 로직으로터 수신되는 제어 신호에 따라 턴-온되거나 턴-오프되는, 표시 장치.
  3. 제1항에 있어서,
    상기 컨트롤 로직은 상기 블랭크 시간을 상기 타이밍 컨트롤러부터 입력받는, 표시 장치.
  4. 제3항에 있어서,
    상기 컨트롤 로직은,
    상기 수신된 이진 신호와 연관된 블랭크 시간을 식별하고, 식별된 블랭크 시간에 상응하도록 상기 바이어스 전류의 레벨을 조절하는, 표시 장치.
  5. 제1항에 있어서,
    상기 컨트롤 로직은,
    상기 블랭크 시간과 미리 설정된 임계 시간을 비교하고,
    상기 블랭크 시간이 상기 임계 시간 보다 짧으면 상기 데이터 구동 회로를 제1 전력 모드로 구동시키는, 표시 장치.
  6. 제5항에 있어서,
    상기 컨트롤 로직은,
    상기 블랭크 시간이 상기 임계 시간 보다 길면 상기 데이터 구동 회로를 제2 전력 모드로 구동시키는, 표시 장치.
  7. 제6항에 있어서,
    상기 데이터 구동 회로가 제1 전력 모드로 구동하는 경우, 상기 타이밍 컨트롤러로부터 ABDEN 신호(Analog Block Disable Enable Signal)가 하이 레벨로 수신되는 구간에서, 상기 바이어스 전류는 상기 출력 앰프를 구동하기 위한 임계 전류보다 작은 로우 레벨의 바이어스 전류로 공급되는, 표시 장치.
  8. 제7항에 있어서,
    상기 데이터 구동 회로가 제2 전력 모드로 구동하는 경우, 상기 타이밍 컨트롤러로부터 상기 ABDEN 신호가 하이 레벨로 수신되는 구간에서, 상기 바이어스 전류는 상기 출력 앰프를 구동하기 위한 임계 전류보다 큰 미들 레벨의 바이어스 전류로 공급되는, 표시 장치.
  9. 제8항에 있어서,
    상기 미들 레벨의 바이어스 전류는, 상기 ABDEN 신호가 로우 레벨로 수신되는 구간에서의 하이 레벨의 바이어스 전류보다 작게 설정되는, 표시 장치.
  10. 제8항에 있어서,
    상기 ABDEN 신호가 하이 레벨에서 로우 레벨로 전환되면, 상기 하이 레벨의 바이어스 전류가 상기 출력 앰프에 공급되는, 표시 장치.
  11. 제8항에 있어서,
    상기 ABDEN 신호가 하이 레벨에서 로우 레벨로 전환되면,
    상기 출력 앰프는, 바이어스 전류에 의해, 상기 ABDEN 신호가 상기 로우 레벨로 유지되는 구간에서의 동작 상태로 리커버리 시간 동안 복원되는, 표시 장치.
  12. 제11항에 있어서,
    상기 바이어스 전류가 상기 로우 레벨에서 상기 하이 레벨로 전환되는 경우에 소요되는 제1 리커버리 시간은, 상기 바이어스 전류가 상기 미들 레벨에서 상기 하이 레벨로 전환되는 경우에 소요되는 제2 리커버리 시간보다 긴, 표시 장치.
  13. 제11항에 있어서,
    상기 리커버리 시간을 상기 블랭크 시간보다 짧게 조절하기 위하여, 상기 컨트롤 로직은, 상기 미들 레벨의 바이어스 전류의 크기를 조절하는, 표시 장치.
  14. 제13항에 있어서,
    상기 리커버리 시간을 상기 블랭크 시간보다 짧게 조절하기 위하여, 상기 미들 레벨의 바이어스 전류의 크기는, 상기 블랭크 시간이 짧아질수록 더 커지도록 설정되는, 표시 장치.
  15. 제8항에 있어서,
    상기 데이터 구동 회로는,
    상기 타이밍 컨트롤러에 의해 제어되는 구동 주파수로 구동되고,
    상기 ABDEN 신호가 하이 레벨로 입력되는 구간에서, 상기 구동 주파수에 기반하여 상기 바이어스 전류를 상기 미들 레벨 또는 상기 로우 레벨로 조절하는, 표시 장치.
  16. 제15항에 있어서,
    상기 구동 주파수가 제1 주파수에서 제2 주파수로 변경되는 것에 응답하여, 상기 ABDEN 신호가 하이 레벨로 입력되는 구간에서의 전력 모드가 전환되는, 표시 장치.
  17. 제16항에 있어서,
    상기 타이밍 컨트롤러는 고 주파수에 대응되는 제1 주파수, 저 주파수에 대응되는 제2 주파수 중 어느 하나로 상기 데이터 구동 회로를 제어하고,
    상기 데이터 구동 회로는 상기 ABDEN 신호가 하이 레벨로 입력되는 구간에서, 상기 제1 주파수에서는 상기 제1 전력 모드, 상기 제2 주파수에서는 상기 제2 전력 모드로 상기 바이어스 전류의 크기를 조절하는, 표시 장치.
KR1020220181503A 2022-12-22 2022-12-22 표시 장치 KR20240099723A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220181503A KR20240099723A (ko) 2022-12-22 2022-12-22 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220181503A KR20240099723A (ko) 2022-12-22 2022-12-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20240099723A true KR20240099723A (ko) 2024-07-01

Family

ID=91944900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220181503A KR20240099723A (ko) 2022-12-22 2022-12-22 표시 장치

Country Status (1)

Country Link
KR (1) KR20240099723A (ko)

Similar Documents

Publication Publication Date Title
KR102479078B1 (ko) 신호 제어 회로, 전원 제어 회로, 구동 회로, 타이밍 컨트롤러, 터치 시스템, 터치 디스플레이 디바이스 및 그 구동 방법
KR102592849B1 (ko) 터치 구동 신호 생성 장치와 이를 포함하는 터치 구동 장치, 디스플레이 장치 및 이의 구동 방법
US9507460B2 (en) Touch sensing device, touch sensing circuit, data driving circuit, and display device driving method
KR102170646B1 (ko) 표시장치 및 그 구동방법
KR101424331B1 (ko) 터치 센싱 장치와 그 구동 방법
KR102038883B1 (ko) 표시장치 및 그 구동방법
KR102471313B1 (ko) 터치 센서를 갖는 표시장치
KR101715858B1 (ko) 터치 센서 구동 장치
KR102054669B1 (ko) 표시장치 및 그 구동방법
CN108121471B (zh) 具有触摸传感器的显示设备及其驱动方法
CN104423695A (zh) 显示装置及其驱动方法
KR20170015602A (ko) 표시 장치
KR102383831B1 (ko) 패널구동장치, 표시장치 및 집적회로
US10775931B2 (en) Touch display device having a power output circuit, controller, and touch display panel
KR102235497B1 (ko) 표시장치
KR102259239B1 (ko) 터치패널이 구비된 표시장치
KR102149841B1 (ko) 표시장치 및 그 구동방법
KR102670235B1 (ko) 드라이브 ic와 이를 이용한 표시장치
KR102202869B1 (ko) 표시장치 및 그 구동방법
US11294524B2 (en) Touch sensing device and method
KR20200145010A (ko) 구동 회로 및 디스플레이 장치
US11416100B2 (en) Display device
KR20170030151A (ko) 패널구동회로 및 게이트구동회로
KR20240099723A (ko) 표시 장치
KR102303368B1 (ko) 표시장치 및 그 구동방법