KR20240096100A

KR20240096100A - 표시 장치

Info

Publication number: KR20240096100A
Application number: KR1020220178420A
Authority: KR
Inventors: 한승진; 권당; 조항섭
Original assignee: 엘지디스플레이 주식회사
Filing date: 2022-12-19
Publication date: 2024-06-26

Abstract

본 명세서의 일 실시예에 따른 표시 장치는 제1 비표시 영역, 제1 비표시 영역을 둘러싸는 표시 영역 및 표시 영역을 둘러싸는 제2 비표시 영역을 포함하는 기판, 기판 상에서 표시 영역에 배치되는 발광 소자, 발광 영역과 비발광 영역을 정의하는 뱅크 및 발광 소자 상에서 배치되고, 제1 무기 봉지층, 제1 무기 봉지층 상에 배치되는 유기 봉지층, 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함하는 봉지층을 포함하고, 기판은 제1 비표시 영역 대응하는 홀을 포함하고 유기 봉지층은 표시 영역과 홀 사이에서 이격되어 배치된다. 이에, 수분 및 불순물의 침투를 저감할 수 있다.

Description

표시 장치 {DISPLAY DEVICE}

본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 수분 침투를 저감할 수 있는 표시 장치에 관한 것이다.

표시 장치는 TV, 모니터, 태블릿 컴퓨터, 네비게이션, 게임기 및 휴대폰 등과 같은 다양한 형태의 기기에 사용될 수 있다. 이러한 표시 장치로서, 액정 표시장치(Liquid Crystal Display Device: LCD), 유기발광 표시장치(Organic Light Emitting Display Device: OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.

표시 장치는 카메라, 스피커 및 센서 등을 추가하여 발전하고 있다. 특히, 표시 장치에 카메라와 같은 센서를 배치하기 위하여 장치 내에 홀을 형성하는 홀 인 디스플레이(Hole In Display) 구조가 적용되고 있다.

본 명세서가 해결하고자 하는 과제는 수분 및 산소 침투를 최소화할 수 있는 표시 장치를 제공하는 것이다.

본 명세서가 해결하고자 하는 다른 과제는 표시 장치의 신뢰성을 향상시킬 수 있는 표시 장치를 제공하는 것이다.

본 명세서가 해결하고자 하는 또 다른 과제는 표시 장치의 유기 봉지층 도포 공정의 공정 마진을 확보하여 표시 장치의 수율을 향상시킬 수 있는 표시 장치를 제공하는 것이다.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 명세서의 일 실시예에 따른 표시 장치는, 제1 비표시 영역, 제1 비표시 영역을 둘러싸는 표시 영역 및 표시 영역을 둘러싸는 제2 비표시 영역을 포함하는 기판, 기판 상에서 표시 영역에 배치되는 발광 소자, 발광 영역과 비발광 영역을 정의하는 뱅크 및 발광 소자 상에서 배치되고, 제1 무기 봉지층, 제1 무기 봉지층 상에 배치되는 유기 봉지층, 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함하는 봉지층을 포함하고, 기판은 제1 비표시 영역에 대응하는 홀을 포함한다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 명세서는 비표시 영역에서 수분 및 산소의 침투를 방지하고, 표시 장치의 품질을 향상시킬 수 있다.

본 명세서는 표시 장치의 신뢰성을 개선할 수 있다.

본 명세서는 표시 장치의 수율을 개선할 수 있다.

본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2는 도 1의 II-II'에 따른 단면도이다.
도 3은 도 1의 III-III'에 따른 단면도이다.
도 4는 도 1의 IV-IV'에 따른 단면도이다.
도 5 및 도 6은 본 명세서의 일 실시예에 따른 표시 장치의 제조 공정을 설명하기 위한 단면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 명세서의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 명세서가 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 도면을 참조하여 본 명세서에 대해 설명하기로 한다.

도 1은 본 명세서의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.

도 1을 참조하면, 표시 장치(100)는 기판(101)을 포함한다.

기판(101)은 표시 영역(AA) 내에 배치되는 홀(H)을 포함할 수 있다. 홀(H)은 기판(101) 및 기판(101) 상의 다른 구성요소들을 홀일 수 있다. 또한, 홀(H)은 카메라 또는 광센서와 대응되도록 형성될 수 있다. 홀(H)에 대해서는 도 3을 참조하여 후술하도록 한다.

기판(101)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.

표시 영역(AA)은 영상을 표시하는 영역이다. 표시 영역(AA)에는 영상을 표시하기 위한 복수의 서브 화소 및 복수의 서브 화소를 구동하기 위한 화소 회로가 배치될 수 있다. 복수의 서브 화소 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소 각각에는 발광 소자가 배치될 수 있다. 복수의 서브 화소는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소를 포함할 수 있으나, 이에 제한되지 않는다. 화소 회로는 복수의 서브 화소를 구동하기 위한 다양한 트랜지스터, 스토리지 커패시터 및 배선 등을 포함할 수 있다. 예를 들어, 화소 회로는 구동 트랜지스터, 스위칭 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터, 게이트 배선, 데이터 배선 등과 같은 다양한 구성 요소로 이루어질 수 있으나, 이에 제한되지 않는다.

비표시 영역(NA)은 영상이 표시되지 않는 영역이다. 비표시 영역(NA)은 제1 비표시 영역(NA1) 및 제2 비표시 영역(NA2)을 포함한다.

제1 비표시 영역(NA1)에는 데이터 배선, 고전위 전원 배선 및 게이트 배선 등과 같은 다양한 배선이 배치될 수 있다. 홀(H) 인근의 제1 비표시 영역(NA1)에 다양한 배선이 홀(H)을 우회하여 홀(H)을 기준으로 상하좌우에 배치된 발광 소자와 화소 회로와 전기적으로 연결될 수 있다. 홀(H)은 도 1에 표현된 것처럼 1개일 수 있으나 이에 한정되지 않고, 다양한 개수로 다양한 위치에 배치될 수 있다. 예를 들면, 1개 내지 2개의 홀이 표시 영역(AA) 내부에 배치되어 첫 번째 홀에는 카메라가 배치되고, 두 번째 홀에는 거리 감지 센서 내지 안면 인식 센서와 같은 다양한 센서가 배치될 수도 있다.

제2 비표시 영역(NA1)은 표시 영역(AA)을 둘러싸도록 배치될 수 있다. 제2 비표시 영역(NA2)에는 표시 영역(AA)에 배치된 서브 화소를 구동하기 위한 다양한 배선, 구동 회로 등이 배치되는 영역이다. 예를 들어, 제2 비표시 영역(NA2)에는 게이트 구동 회로 등과 같은 구동 회로, 다양한 배선, 패드 등이 배치될 수 있으나, 이에 제한되는 것은 아니다.

도 2는 도 1의 II-II'에 따른 단면도이다. 도 2는 본 명세서의 일 실시예에 따른 표시 장치의 하나의 서브 픽셀에 대한 단면도이다.

도 2를 참조하면, 표시 장치(100)는 기판(101), 제1 트랜지스터(120) 및 제2 트랜지스터(130), 발광 소자(150) 및 봉지층(170)을 포함할 수 있다.

기판(101)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(101)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(101)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.

멀티 버퍼층(102)이 기판(101) 상에 배치된다. 멀티 버퍼층(102)은 기판(101)을 통해 수분 또는 불순물이 침투되는 것을 저감할 수 있다. 멀티 버퍼층(102)은 a-Si, 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 적어도 1회 교대로 적층되어 이루어질 수 있다.

하부 버퍼층(103)이 멀티 버퍼층(102)이 상에 배치된다. 하부 버퍼층(103)은 기판(101)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 제1 트랜지스터(120) 및 제2 트랜지스터(130)를 보호할 수 있다. 더불어, 하부 버퍼층(103)은 하부 버퍼층(103)의 상부에 형성되는 층들과 기판(101) 간의 접착력을 향상시킬 수 있다. 하부 버퍼층(103)은 예를 들어, a-Si, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 한편, 하부 버퍼층(103)은 설계에 따라 생략될 수 있다.

제1 트랜지스터(120)가 하부 버퍼층(103) 상에 배치된다. 제1 트랜지스터(120)는 제1 소스 전극(121), 제1 게이트 전극(122), 제1 반도체층(123) 및 제1 드레인 전극(124)을 포함할 수 있다.

제1 반도체층(123)은 다결정 반도체로 이루어질 수 있고, 제1 반도체층(123)은 채널 영역, 소스 영역 및 드레인 영역을 포함할 수 있다. 제1 반도체층(123)은 비정질 반도체 및 산화물 반도체 보다 이동도가 높은 다결정 반도체로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

하부 게이트 절연막(104)이 제1 반도체층(123) 상에 배치된다. 하부 게이트 절연막(104)은 제1 반도체층(123) 상에 배치되어 제1 반도체층(123)과 제1 게이트 전극(122)을 절연할 수 있다. 하부 게이트 절연막(104)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 이루어질 수 있으며, 이외에도 절연성 유기물 등으로 이루어질 수도 있다.

제1 게이트 전극(122)이 하부 게이트 절연막(104) 상에 배치된다. 제1 게이트 전극(122)은 제1 반도체층(123)과 중첩되도록 배치될 수 있다. 제1 게이트 전극(122)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.

제1 하부 층간 절연막(105)이 제1 게이트 전극(122)상에 배치된다. 제1 하부 층간 절연막(105)은 절연성 물질로 이루어질 수 있다. 한편, 제1 하부 층간 절연막(105)은 상부 층간 절연막(108)에 비해 수소 입자 함유량이 높은 무기막으로 이루어질 수 있다. 예를 들어, 제1 하부 층간 절연막(105)은 NH3가스를 이용한 증착 공정으로 형성되는 질화 실리콘(SiNx)으로 이루어질 수 있다. 이에, 제1 하부 층간 절연막(105)에 포함된 수소 입자는 수소화 공정 시 다결정 반도체층으로 확산되어 다결정 반도체층 내의 공극을 수소로 채워줄 수 있다. 이에 따라, 다결정 반도체층은 안정화를 이룰 수 있어 제1 트랜지스터(120)의 특성 저하를 방지할 수 있다.

차광층(136)이 제1 하부 층간 절연막(105) 상에 배치된다. 차광층(136)은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금과 같은 도전성 물질로 구성될 수 있으나, 이에 제한되지 않는다.

제2 하부 층간 절연막(106)이 차광층(136) 상에 배치된다. 제2 하부 층간 절연막(106)은 제1 하부 층간 절연막(105)과 같이 상부 층간 절연막(108)에 비해 수소 입자 함유량이 높은 무기막으로 이루어질 수 있다. 예를 들어, 제2 하부 층간 절연막(106)은 NH3가스를 이용한 증착 공정으로 형성되는 질화 실리콘(SiNx)으로 이루어질 수 있으나 이에 제한되는 것은 아니다.

상부 버퍼층(107)이 제2 하부 층간 절연막(106) 상에 배치된다. 상부 버퍼층(107)은 a-Si, 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

제2 트랜지스터(130)가 상부 버퍼층(107) 상에 배치된다. 제2 트랜지스터(130)는 제2 소스 전극(131), 제2 게이트 전극(132) 및 제2 반도체층(133) 및 제2 드레인 전극(134)을 포함할 수 있다.

제2 트랜지스터(130)의 제2 반도체층(133)은 상부 버퍼층(107) 상에서 차광층(136)과 중첩되도록 배치될 수 있다.

제2 트랜지스터(130)의 제2 반도체층(133)은 제1 트랜지스터의(120)의 제1 반도체층(123)의 활성화 및 수소화 공정 이후에 배치될 수 있다. 이에, 제2 반도체층(133)은 제1 반도체층(123)의 활성화 및 수소화 공정의 고온 분위기에 노출되지 않으므로, 제2 반도체층(133)의 손상을 방지할 수 있어 신뢰성이 향상될 수 있다. 이때 제2 반도체층(133)은 산화물 반도체로 이루어질 수 있다.

제2 반도체층(133)의 상에 상부 게이트 절연막(137)이 배치된다. 상부 게이트 절연막(137)은 제2 게이트 전극(132)과 제2 반도체층(133)을 절연시킬 수 있다. 상부 게이트 절연막(137)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 이루어질 수 있으며, 이외에도 절연성 유기물 등으로 이루어질 수도 있다.

제2 게이트 전극(132)이 상부 게이트 절연막(137) 상에 배치된다. 제2 게이트 전극(132)은 제1 게이트 전극(122)과 동일한 물질로 이루어질 수 있다. 예를 들어, 제2 게이트 전극(132)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.

상부 층간 절연막(108)이 제2 게이트 전극(132) 상에 배치된다. 상부 층간 절연막(108)은 제2 하부 층간 절연막(105) 및 제2 하부 층간 절연막(106)에 비해 수소 입자 함유량이 낮은 무기막으로 이루어질 수 있다. 예를 들어, 상부 층간 절연막(108)은 산화 실리콘(SiOx)로 이루어질 수 있다.

상부 층간 절연막(108)이 배치된 후, 제1 트랜지스터(120)의 소스 영역 및 드레인 영역에 대응되도록 제1 소스 컨택홀(125S)과 제1 드레인 컨택홀(125D)이 상부 층간 절연막(108)부터 하부 게이트 절연막(104)까지 연속적으로 홀이 배치될 수 있다. 또한, 제2 트랜지스터(130)의 소스 영역 및 드레인 영역에 대응되도록 제2 소스 컨택홀(135S)과 제2 드레인 컨택홀(135D) 상부 층간 절연막(108) 및 상부 게이트 절연막(137)에 홀이 배치될 수 있다.

제1 소스 전극(121) 및 제1 드레인 전극(124)과 제2 소스 전극(131) 및 제2 드레인 전극(134)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디늄(Nd) 및 구리(Cu)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. 제1 소스 전극(121) 및 제1 드레인 전극(124)과 제2 소스 전극(131) 및 제2 드레인 전극(134)은 3층 구조로 이루어질 수 있으며, 예를 들면, 제1 소스 전극(121)은 제1 층(121a), 제2 층(121b), 제3 층(121c)로 구성될 수 있고, 다른 소드 및 드레인 전극들도 동일한 구조일 수 있다.

제1 트랜지스터(120)의 제1 소스 전극(121), 제1 드레인 전극(124)과 제2 트랜지스터(130)의 제2 소스 전극(131), 제2 드레인 전극(134)은 동시에 형성될 수 있다. 이를 통해 제1 트랜지스터(120)와 제2 트랜지스터(130) 각각의 소스 및 드레인 전극을 형성하는 공정 횟수를 줄일 수 있다.

한편, 제1 트랜지스터(120)와 제2 트랜지스터(130)의 사이에 스토리지 커패시터(140)가 배치될 수 있다. 스토리지 커패시터(140)는 도 2에 도시된 바와 같이, 제1 하부 층간 절연막(105)을 사이에 두고 배치되는 스토리지 하부 전극(141)과 스토리지 상부 전극(142)을 포함할 수 있다.

스토리지 하부 전극(141)이 하부 게이트 절연막(104) 상에 배치된다. 스토리지 하부 전극(141)은 제1 게이트 전극(122)와 동일층에 동일 재질로 이루어질 수 있다. 예를 들어, 스토리지 하부 전극(141)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.

스토리지 상부 전극(142)이 제1 하부 층간 절연막(105) 상에 배치된다. 스토리지 상부 전극(142)은 차광층(136)과 동일층에 동일 재질로 이루어질 수 있다. 예를 들어, 스토리지 상부 전극(142)는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금과 같은 도전성 물질로 구성될 수 있으나, 이에 제한되지 않는다.

한편, 스토리지 상부 전극(142)은 도 3에 도시된 바와 같이 차광층(136)과 이격되어 있으나, 서로 연결된 일체형으로 형성될 수도 있다.

제1 소스 전극(121), 제1 드레인 전극(124), 제2 소스 전극(131) 및 제2 드레인 전극(134) 상에 보호막(109)이 배치된다. 보호막(109)은 SiNx 도는 SiOx와 같은 무기 절연 물질로 구성될 수 있다.

보호막(109) 상에 제1 평탄화층(110) 및 제2 평탄화층(111)이 배치된다. 제1 평탄화층(110) 및 제2 평탄화층(111)은 기판(101)의 상부를 평탄화하는 절연층이다. 제1 평탄화층(110) 및 제2 평탄화층(111)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.

제1 평탄화층(110)은 제2 트랜지스터(130)와 연결전극(145)을 전기적으로 연결하기 위한 컨택홀을 포함할 수 있다. 구체적으로, 제1 평탄화층(110)은 제2 트랜지스터(130)의 제2 소스 전극(131) 또는 제2 드레인 전극(134) 중 어느 하나를 노출시키는 컨택홀을 포함할 수 있다.

제2 평탄화층(111)은 연결전극(145)과 애노드 전극(151)을 전기적으로 연결하기 위한 컨택홀을 포함할 수 있다.

연결전극(145)이 제1 평탄화층(110)과 제2 평탄화층(111) 사이에 배치된다. 연결전극(145)은 제2 트랜지스터(130)의 제2 소스 전극(131)과 발광 소자(150)의 애노드 전극(151)을 연결시킬 수 있다. 도 2에서는 연결전극(145)이 제2 소스 전극(131)과 연결되는 것으로 도시되었으나, 연결전극(145)은 제2 드레인 전극(134)과 연결될 수도 있다. 연결전극(145)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.

발광 소자(150)는 제1 트랜지스터(120) 및 제2 트랜지스터(130) 상에 배치된다. 발광 소자(150)는 애노드 전극(151), 발광 스택(152) 및 캐소드 전극(153)을 포함한다.

한편, 표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 애노드 전극(151)의 하부에는 발광 스택(152)에서 발광된 광을 캐소드 전극(153) 측으로 반사시키기 위한 반사층이 배치될 수 있다. 예를 들어, 반사층은 알루미늄(Al) 또는 은(Ag)과 같은 반사성이 우수한 물질을 포함할 수 있으나, 이에 제한되지 않는다. 반대로, 바텀 에미션 방식인 경우, 애노드 전극(151)은 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 명세서의 일 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.

애노드 전극(151)은 제2 평탄화층(111) 상에 배치된다. 애노드 전극(151)은 복수의 서브 화소 각각과 대응될 수 있다. 즉, 애노드 전극(151)은 복수의 서브 화소 각각과 하나씩 대응되도록 패터닝될 수 있다. 애노드 전극(151)은 제2 평탄화층(111) 및 제1 평탄화층(110)에 형성된 컨택홀을 통해 연결전극(145) 및 제2 트랜지스터(130)의 제2 소스 전극(131)과 전기적으로 연결될 수 있다.

애노드 전극(151)은 발광 스택(152)에 정공을 공급하기 위하여 일함수가 높은 도전성 물질로 이루어질 수 있다. 예를 들어, 애노드 전극(151)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.

애노드 전극(151) 및 제2 평탄화층(111) 상에는 뱅크(154)가 배치된다. 뱅크(154)는 애노드 전극(151)의 가장자리를 덮도록 제2 평탄화층(111) 상에 형성될 수 있다.

뱅크(154)는 복수의 서브 화소를 구분하기 위해, 복수의 서브 화소 사이에 배치된 절연층이다. 뱅크(154)는 유기 절연 물질일 수 있다. 예를 들어, 뱅크(154)는 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

발광 스택(152)은 애노드 전극(151) 및 뱅크(154) 상에 배치된다. 발광 스택(152)은 기판(101)의 전면에 걸쳐서 형성될 수 있다. 즉, 발광 스택(152)은 복수의 서브 화소에 공통적으로 형성되는 공통층일 수 있다. 발광 스택(152)은 특정 색의 광을 발광하기 위한 유기층일 수 있다. 발광 스택(152)은 정공 수송층, 정공 주입층, 정공 저지층, 전자 주입층, 전자 저지층, 전자 수송층 등과 같은 다양한 층을 포함할 수 있고, 복수의 발광층이 중첩된 텐덤(Tandem)구조에서는 발광층과 발광층 사이에 전하 생성층이 추가로 배치될 수 있다.

발광층의 경우 서브 화소마다 다른 색을 발광하도록 서브 화소마다 별도로 형성될 수 있다. 예를 들면 적색(Red)용 발광층, 녹색(Green)용 발광층, 청색(Blue)용 발광층이 각 서브 화소별로 별도 형성될 수 있다. 하지만 각 화소별로 색상구분없이 백색 광을 하도록 공통 발광층이 형성되고, 색을 구분해주는 컬러 필터(Color filter)가 별도 구비될 수도 있다.

캐소드 전극(153)은 발광 스택(152) 상에 배치된다. 캐소드 전극(153)은 기판(101)의 전면에 걸쳐서 하나의 층으로 형성될 수 있다. 즉, 캐소드 전극(153)은 복수의 서브 화소에 공통적으로 형성되는 공통층일 수 있다. 캐소드 전극(153)은 발광 스택(152)으로 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드 전극(153)은 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질, MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다.

봉지층(170)은 발광 소자(150) 상에 배치된다. 봉지층(170)은 표시 장치(100) 외부로부터 침투하는 수분 등으로부터 발광 소자(150)를 보호한다. 봉지층(170)은 제1 무기 봉지층(171), 유기 봉지층(172) 및 제2 무기 봉지층(173)을 포함한다.

제1 무기 봉지층(171)은 캐소드 전극(153) 상에 배치되어 수분이나 산소의 침투를 억제할 수 있다. 제1 무기 봉지층(171)은 산화 실리콘(SiOX), 질화 실리콘(SiNx), 산질화 실리콘(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

유기 봉지층(172)은 제1 무기 봉지층(171) 상에 배치되어 표면을 평탄화한다. 또한 유기 봉지층(172)은 제조 공정 상 발생할 수 있는 이물 또는 파티클을 커버할 수 있다. 유기 봉지층(172)은 유기물, 예를 들어, 실리콘옥시카본(SiOxCz), 아크릴 또는 에폭시 계열의 수지 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

유기 봉지층(172)은 표시 영역(AA)에 배치되는 제1 유기 봉지층, 제1 유기 봉지층과 홀(H) 사이에서 이격되어 배치되는 제2 유기 봉지층 및 제1 유기 봉지층과 제2 비표시 영역(NA2) 사이에서 이격되어 배치되는 제3 유기 봉지층을 포함할 수 있다. 유기 봉지층(172)에 대한 상세한 설명은 도 3 및 도 4를 참조하여 후술한다.

제2 무기 봉지층(173)은 유기 봉지층(172) 상에 배치되고, 제1 무기 봉지층(171)과 같이 수분이나 산소의 침투를 억제할 수 있다. 이때, 제2 무기 봉지층(173)과 제1 무기 봉지층(171)은 유기 봉지층(172)을 밀봉하도록 형성될 수 있다. 따라서, 제2 무기 봉지층(173)에 의하여 발광 소자(150)로 침투하는 수분이나 산소가 보다 효과적으로 감소될 수 있다. 제2 무기 봉지층(173)은 산화 실리콘(SiOX), 질화 실리콘(SiNx), 산질화 실리콘(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

이하에서는 도 3을 잠조하여, 본 명세서의 일 실시예에 따른 표시 장치(100)의 제1 비표시 영역(NA1)에 대하여 설명한다.

도 3은 도 1의 III-III'에 따른 단면도이다. 도 3은 홀(H)에 인접한 제1 비표시 영역(NA1)에 대한 개략적인 단면도이다.

도 3을 참조하면, 제1 비표시 영역(NA1)에는 홀(H)이 배치된다. 홀(H)에 대응하는 위치에서 기판(101) 하부에 카메라가 배치될 수 있으나, 이에 제한되지 않고, 홀(H)에는 광센서가 배치될 수도 있다. 홀(H)에 의하여 카메라 또는 광센서의 상부에서 빛이 용이하게 투과될 수 있다.

도 3를 참조하면, 제1 비표시 영역(NA1)에는 제1 댐(DM1), 복수의 패턴(PT) 및 봉지층(170)이 배치된다.

복수의 제1 댐(DM1)은 홀(H)과 표시 영역(AA) 사이에 배치될 수 있다.

복수의 제1 댐(DM1)은 홀(H)을 둘러싸도록 배치된다. 제1 댐(DM1)은 홀(H)의 외곽을 둘러싸는 폐곡선 형상으로 형성될 수 있다. 제1 댐(DM1)은 유기 봉지층(172)이이 과도포(overflow)되어 홀(H)로 흘러 넘치는 것을 방지할 수 있다.

제1 댐(DM1)은 제1 서브 댐(DM1a), 제2 서브 댐(DM1b) 및 제3 서브 댐(DM1c)을 포함한다. 제1 서브 댐(DM1a)은 무기층으로 이루어질 수 있다. 제1 서브 댐(DM1a)은 상부 층간 절연막(108) 및 상부 게이트 절연막(137)과 동일한 물질로 이루어질 수 있다. 제2 서브 댐(DM1b) 및 제3 서브 댐(DM1c)은 유기층으로 이루어질 수 있다. 제2 서브 댐(DM1b) 제1 평탄화층(110) 및/또는 제2 평탄화층(111)과 동일한 물질로 이루어질 수 있다. 제3 서브 댐(DM1c)은 뱅크(154)와 동일한 물질로 동시에 형성될 수 있다. 그러나, 제1 댐(DM1)의 절연층의 물질 및 층의 개수가 이에 제한되는 것은 아니다.

복수의 패턴(PT)은 복수의 제1 댐(DM1)과 제1 평탄화층(110) 및 제2 평탄화층(111) 사이, 복수의 제1 댐(DM1) 사이, 복수의 제1 댐(DM1)과 홀(H) 사이에서 이격되도록 배치될 수 있다. 복수의 패턴(PT)은 홀(H)의 외곽을 둘러싸는 폐곡선 형상으로 형성될 수 있다.

복수의 패턴(PT)은 제1 서브 패턴(PTa) 및 제2 서브 패턴(PTb)을 포함한다. 제1 서브 패턴(PTa)은 무기층으로 이루어질 수 있다. 제1 서브 패턴(PTa)은 상부 층간 절연막(108) 및 상부 게이트 절연막(137)과 동일한 물질로 이루어질 수 있다. 제2 서브 패턴(PTb)은 유기층으로 이루어질 수 있다. 제2 서브 패턴(PTb)은 제1 평탄화층(110) 및 제2 평탄화층(111)과 동일한 물질로 이루어질 수 그러나, 복수의 패턴(PT)을 구성하는 물질 및 층의 개수가 이에 제한되는 것은 아니다.

복수의 패턴(PT)은 수분이 발광 스택(152)을 통해 표시 영역(AA)으로 침투하는 것을 방지할 수 있다. 즉, 수분 침투에 취약한 발광 스택(152)은 복수의 패턴(PT)에 의하여 단선(disconnection) 구조를 가질 수 있다. 구체적으로, 복수의 패턴(PT)의 제1 서브 패턴(PTa) 및 제2 서브 패턴(PTb)의 단면 형상이 정테이퍼를 가지는 사다리꼴 형태이며, 제2 서브 패턴(PTb)의 상면은 제1 서브 패턴(PTa)의 하면보다 작은 폭을 가질 수 있다.

한편, 발광 소자(150)의 발광 스택(152) 및 캐소드 전극(153)은 공통층으로서, 표시 영역(AA)으로부터 제1 비표시 영역의 제2 영역(CA2)까지 연장되도록 배치된다. 이에, 복수의 패턴(PT)의 상부에 배치되는 발광 스택(152)은 복수의 패턴(PT)에 의하여 연속되지 않고 단절될 수 있다.

따라서, 발광 스택(152)을 통해 수분이 침투하더라도, 발광 스택(152)의 단절된 구조에 의하여 침투된 수분이 표시 영역(AA)으로 이동하는 것이 방지될 수 있다.

도 3을 참조하면, 제1 무기 봉지층(171)은 제1 비표시 영역(NA1)에 배치된다. 제1 무기 봉지층(171)은 표시 영역(AA)에서 제1 비표시 영역(NA1)으로 연장되어 배치될 수 있다. 이때, 제1 무기 봉지층(171)은 제1 비표시 영역(NA1)에서 복수의 제1 댐(DM1)의 상면 및 측면, 복수의 패턴(PT)의 상면 및 측면을 덮을 수 있다.

제1 비표시 영역(NA1)에서 제1 무기 봉지층(171) 상에 제1 유기 봉지층(172a) 및 제2 유기 봉지층(172b)이 배치된다.

제1 유기 봉지층(172a)은 표시 영역(AA) 및 표시 영역(AA)으로부터 연장하는 제1 비표시 영역(NA1)의 일부에 배치된다. 예를 들어, 제1 유기 봉지층(171a)의 끝단은 제1 비표시 영역(NA1)에서 뱅크(154) 상에 배치된다. 이에, 제1 유기 봉지층(172a)의 외측에서 뱅크(154)의 상에 배치된 제1 무기 봉지층(171)의 상면이 노출될 수 있다.

제2 유기 봉지층(172b)은 제1 비표시 영역(NA1)에서 제1 유기 봉지층(172a)의 외측에 배치된다. 제2 유기 봉지층(172b)은 제1 유기 봉지층(172a)과 이격되어 배치될 수 있다. 예를 들어, 제2 유기 봉지층(172b)은 복수의 제1 댐(DM1) 사이에 배치되고, 제1 평탄화층(110), 제2 평탄화층(111) 및 뱅크(154)와 복수의 제1 댐(DM1) 사이에도 배치될 수 있다.

제1 비표시 영역(NA1)에 배치된 제2 유기 봉지층(172b)의 상면은 복수의 제1 댐(DM1)의 상면보다 낮은 위치에 배치될 수 있다.

제2 유기 봉지층(172b)은 복수의 패턴 사이(PT)를 충진하도록 배치될 수 있다. 한편, 제2 유기 봉지층(172b)은 복수의 패턴(PT) 사이에서 이격되어 배치될 수 있다. 한편, 이에 제한되지 않고, 제2 유기 봉지층(172b)은 복수의 패턴(PT) 사이에서 서로 연결되어 배치될 수 있다.

제2 무기 봉지층(173)은 표시 영역(AA)에서 제1 비표시 영역(NA1)으로 연장되어 배치될 수 있다. 이때, 제2 무기 봉지층(173)은 제1 유기 봉지층(172a)과 제2 유기 봉지층(172b) 사이에서 노출된 제1 무기 봉지층(171)의 상면 덮을 수 있다. 예를 들어, 제1 유기 봉지층(172a)의 끝단 외측의 뱅크(154) 상에서 제1 무기 봉지층(171)과 제2 무기 봉지층(173)은 접할 수 있다. 이에, 제1 무기 봉지층(171)과 제2 무기 봉지층(173)은 제1 유기 봉지층(172a)을 밀봉할 수 있다.

또한, 홀(H)과 인접한 영역에서 제1 무기 봉지층(171)과 제2 무기 봉지층(173)은 접할 수 있다. 한편, 제2 무기 봉지층(173)은 제2 유기 봉지층(172b) 사이에서 노출된 제1 무기 봉지층(171)의 상면 덮을 수 있다. 먼저, 제1 댐(DM1) 상에서 제1 무기 봉지층(171)은 제2 무기 봉지층(173)과 접할 수 있다. 또한, 복수의 패턴(PT) 상에서 제1 무기 봉지층(171)은 제2 무기 봉지층(173)과 접할 수 있다. 이에, 제1 무기 봉지층(171) 및 제2 무기 봉지층(173)은 제2 유기 봉지층(172b)을 밀봉할 수 있다.

한편, 제2 유기 봉지층(172b)의 상면이 제1 평탄화층(110), 제2 평탄화층(111)의 상면보다 낮게 배치된 경우, 제2 무기 봉지층(173)은 제1 비표시 영역(NA1)에 배치된 제1 평탄화층(110), 제2 평탄화층(111) 및 뱅크(154)의 측면과 중첩하는 영역에서 제1 무기 봉지층(171)과 접할 수 있다.

또한, 제2 유기 봉지층(172b)의 상면이 복수의 패턴(PT)의 상면보다 낮게 배치된 경우, 제2 무기 봉지층(173)은 제1 비표시 영역(NA1)에 배치된 복수의 패턴(PT)의 측면과 중첩하는 영역에서 제1 무기 봉지층(171)과 접할 수 있다.

이하에서는 도 4를 l참조하여 본 명세서의 일 실시예에 따른 표시 장치의 제2 비표시 영역(NA2)에 대하여 설명한다.

도 4는 도 1의 IV-IV'에 따른 단면도이다. 도 4는 표시 영역(AA) 외곽에 배치된 제2 비표시 영역(NA2)에 대한 개략적인 단면도이다.

도 4를 참조하면, 표시 영역(AA)을 둘러싸도록 제2 비표시 영역(NA)이 배치된다.

제2 비표시 영역(NA2)에는 복수의 제2 댐(DM2)이 배치된다. 복수의 제2 댐(DM2)은 표시 영역(AA)을 둘러싸는 폐곡선 형상으로 형성될 수 있다. 복수의 제2 댐(DM2)은 유기 봉지층(172)이 과도포되어 제2 비표시 영역(NA) 방향으로 흘러 넘치는 것을 방지할 수 있다.

제2 댐(DM2)은 제1 서브 댐(DM2a), 제2 서브 댐(DM2b) 및 제3 서브 댐(DM2c)을 포함한다. 제2 댐(DM2)의 제1 서브 댐(DM2a)은 제1 평탄화층(110) 하부에 배치된 무기 절연층과 동일한 물질로 이루어질 수 있다. 제2 서브 댐(DM2b)은 제1 평탄화층(110) 및 제2 평탄화층(111)과 동일한 물질로 이루어질 수 있다. 제3 서브 댐(DM2c)은 뱅크(154)와 동일한 물질로 이루어질 수 있다. 그러나, 제2 댐(DM2)의 절연층의 물질 및 층의 개수가 이에 제한되는 것은 아니다.

제1 무기 봉지층(171)은 표시 영역(AA)에서 제2 비표시 영역(NA2)으로 연장되어 배치될 수 있다. 이때, 제1 무기 봉지층(171)은 제2 비표시 영역(NA2)에서 복수의 제2 댐(DM2)의 상면 및 측면을 덮을 수 있다.

도 4를 참조하면, 제2 비표시 영역(NA2)에 제1 유기 봉지층(172a) 및 제3 유기 봉지층(172c)이 배치된다.

제1 유기 봉지층(172a)은 표시 영역(AA) 및 표시 영역(AA)으로부터 연장하는 제2 비표시 영역(NA2)의 일부에 배치된다. 예를 들어, 제1 유기 봉지층(172a)은 표시 영역(AA)과 복수의 제2 댐(DM2) 중 표시 영역(AA)에 가장 가까운 제2 댐(DM2) 사이에 배치된다.

제3 유기 봉지층(172c)은 제2 비표시 영역(NA2)에서 제1 유기 봉지층(172a)의 외측에 배치된다. 제3 유기 봉지층(172c)은 제2 비표시 영역(NA2)에서 제1 유기 봉지층(172a)과 이격되어 배치된다.

제2 비표시 영역(NA2)에 배치된 제3 유기 봉지층(172c)의 상면은 복수의 제2 댐(DM2)의 상면보다 낮은 위치에 배치될 수 있다. 이에, 복수의 제2 댐(DM2)의 상면에는 제3 유기 봉지층(172c)이 배치되지 않고, 제3 유기 봉지층(172c)은 복수의 제2 댐(DM2) 사이에서 이격되어 배치될 수 있다.

제2 무기 봉지층(173)은 표시 영역(AA)에서 제2 비표시 영역(NA2)으로 연장되어 배치될 수 있다. 이때, 제2 무기 봉지층(173)은 제1 유기 봉지층(172a)과 제3 유기 봉지층(172c) 사이에서 노출된 제1 무기 봉지층(171)의 상면 덮을 수 있다. 예를 들어, 복수의 제2 댐(DM2) 상에서 제1 무기 봉지층(171)은 제2 무기 봉지층(173)과 접할 수 있다. 이에 제2 비표시 영역(NA2)에서 복수의 제2 댐(DM2) 사이에 배치된 제3 유기 봉지층(172c)은 제1 무기 봉지층(171)과 제2 무기 봉지층(173)에 의해 밀봉될 수 있다.

이하에서는 도 5를 잠조하여, 본 명세서의 일 실시예에 따른 표시 장치(100)의 제조 공정에 대하여 설명한다.

도 5 및 도 6은 본 명세서의 일 실시예에 따른 표시 장치의 제조 공정을 설명하기 위한 단면도이다. 도 5 및 도 6은 본 명세서의 일 실시예에 따른 표시 장치(100)에서 에싱(ashing) 공정을 설명하기 위한 단면도이다. 도 5는 도 3에 도시된 표시 장치(100)에서 제2 무기 봉지층(173)을 형성하기 전에 수행되는 에싱 공정을 설명하기 위한 단면도이고, 도 6은 도 4에 도시된 표시 장치(100)에서 제2 무기 봉지층(173)을 형성하기 전에 수행되는 에싱 공정을 설명하기 위한 도면이다.

본 명세서의 일 실시예에 따른 표시 장치(100)에서는 유기 봉지층(172)에 대하여 에싱 공정을 진행할 수 있다. 유기 봉지층(172)의 두께는 에싱 공정을 통해 얇아질 수 있다. 도면 부호 TS는 에싱 공정 전의 유기 봉지층(172)의 상면을 나타내고, 점선으로 도시하였다.

먼저, 도 5를 참조하면, 제1 무기 봉지층(171) 상에 유기 봉지층(172)이 배치된다. 이때, 에싱 공정 이전의 유기 봉지층(172)은 복수의 제1 댐(DM1) 중 표시 영역(AA)에 가장 가까운 제1 댐(DM1)을 덮을 수 있다. 이에, 도 5에 도시된 바와 같이, 유기 봉지층(172)의 상면은 복수의 제1 댐(DM1) 중 표시 영역(AA)에 가장 가까운 제1 댐(DM1) 상에 배치될 수 있다.

이후, 에싱 공정을 진행하면, 도 5에 도시된 화살표 방향으로 유기 봉지층(172)의 두께가 감소한다. 에싱 공정을 통해 유기 봉지층(172) 전체의 두께가 감소할 수 있다. 따라서, 도 3에 도시된 바와 같이 유기 봉지층(172)이 형성될 수 있다.

다음으로, 도 6을 참조하면, 제1 무기 봉지층(171) 상에 유기 봉지층(172)이 배치된다. 이때, 에싱 공정 이전의 유기 봉지층(172)은 복수의 제2 댐 중 표시 영역(AA)에 가장 가까운 제2 댐(DM2)을 덮을 수 있다. 이에, 도 6에 도시된 바와 같이, 유기 봉지층(172)의 상면은 복수의 제2 댐(DM2) 중 표시 영역(AA)에 가장 가까운 제2 댐(DM2) 상에 배치될 수 있다.

이후, 에싱 공정을 진행하면, 도 6에 도시된 화살표 방향으로 유기 봉지층(172)의 두께가 감소한다. 에싱 공정을 통해 유기 봉지층(172) 전체의 두께가 감소할 수 있다. 따라서, 도 4에 도시된 바와 같이 유기 봉지층(172)이 형성될 수 있다.

유기 봉지층은 흐름성이 좋은 유기물로 이루어져 설계치보다 더 넓게 흘러서 도포될 수 있다. 이에, 유기 봉지층이 과도포되는 경우, 수분이나 산소가 유기 봉지층을 따라 이동하여 표시 장치의 내부에 트랜지스터 또는 발광 소자의 불량을 발생시키고, 표시 장치의 품질을 저하시킬 수 있다. 특히, 홀이 배치되는 표시 장치의 경우, 홀이 배치된 영역을 통해 수분이나 산소가 추가적으로 침투될 수 있다. 이에, 홀이 배치된 영역을 통해 수분이나 산소가 침투된 경우, 유기 봉지층을 통해 표시 장치에 신뢰성 불량이 발생할 수 있다.

이에, 본 명세서의 일 실시예에 따른 표시 장치(100)는 유기 봉지층(172)에 대해 공정을 진행하여 홀(H)을 통한 투습 문제를 방지할 수 있다. 유기 봉지층(172)은 에싱 공정을 통해 두께가 줄어들 수 있다. 이때, 제1 비표시 영역(NA1)의 끝단에 상대적으로 얇은 두께로 배치되는 유기 봉지층(172)은 제거될 수 있다. 이에, 유기 봉지층(172)은 표시 영역(AA)에서 연장되어 배치된 제1 유기 봉지층(172a)과 이격되어 배치되는 제2 유기 봉지층(172b)을 포함할 수 있다. 또한, 제1 비표시 영역(NA2)에서 제2 유기 봉지층(172b)은 복수의 제1 댐(DM1) 사이에서 이격되어 배치될 수 있다. 이에, 제2 유기 봉지층(172b)을 제1 무기 봉지층(171)과 제2 무기 봉지층(173)이 밀봉할 수 있다. 이에, 본 명세서의 일 실시예에 따른 표시 장치(100)는 제1 비표시 영역(NA1)에 배치된 홀(H)과 인접한 영역에서 유기 봉지층(172)을 통한 수분 및 산소의 이동경로가 차단될 수 있다.

또한, 본 명세서의 일 실시예에 따른 표시 장치(100)는 에싱 공정을 기판(101) 전체 영역에 진행하여 기판(101) 상에 배치된 유기 봉지층(172) 전체의 두께가 줄어들 수 있다. 이에, 제2 비표시 영역(NA2)의 끝단에서 상대적으로 얇은 두께로 배치되는 유기 봉지층(172)이 제거된다. 이에, 유기 봉지층(172)은 제2 댐(DM2)을 기준으로 제1 유기 봉지층(172a)과 이격되어 배치되는 제3 유기 봉지층(172c)을 포함할 수 있다. 이에, 복수의 제2 댐(DM2) 사이에서 제3 유기 봉지층(172c)을 제1 무기 봉지층(171)과 제2 무기 봉지층(173)이 밀봉하여 제2 비표시 영역(NA2)에서 표시 영역(AA) 내로 수분이나 불순물이 침투하는 것을 차단할 수 있다. 이에, 본 명세서의 실시예에 따른 표시 장치(100)는 표시 장치(100)의 내구성 및 신뢰성을 개선하고, 품질을 향상시킬 수 있다.

또한, 본 명세서의 실시예에 따른 표시 장치(100)는 유기 봉지층(172)에 에싱 공정을 진행하여 유기 봉지층(172)이 범람하더라도 홀(H)과 인접한 위치에 배치된 유기 봉지층(172)을 제거할 수 있다. 이에, 본 명세서의 실시예에 따른 표시 장치(100)는 유기 봉지층(172) 형성 공정에서 공정 마진을 확보하여 표시 장치(100)의 수율을 개선시킬 수 있다.

본 명세서의 실시예에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 명세서의 일 실시예에 따른 표시 장치는, 제1 비표시 영역, 제1 비표시 영역을 둘러싸는 표시 영역 및 표시 영역을 둘러싸는 제2 비표시 영역을 포함하는 기판, 기판 상에서 표시 영역에 배치되는 발광 소자, 발광 영역과 비발광 영역을 정의하는 뱅크 및 발광 소자 상에서 배치되고, 제1 무기 봉지층, 제1 무기 봉지층 상에 배치되는 유기 봉지층, 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함하는 봉지층을 포함하고, 기판은 제1 비표시 영역 대응하는 홀을 포함하고 유기 봉지층은 표시 영역과 홀 사이에서 이격되어 배치된다..

본 명세서의 다른 특징에 따르면, 유기 봉지층은 표시 영역 및 표시 영역으로부터 연장하는 제1 비표시 영역의 일부에 배치되는 제1 유기 봉지층 및 제1 비표시 영역에 배치되고, 제1 유기 봉지층과 이격되는 제2 유기 봉지층을 포함할 수 있다.

본 명세서의 또 다른 특징에 따르면, 제1 유기 봉지층의 끝단은 제1 비표시 영역에서 뱅크 상에 배치될 수 있다.

본 명세서의 또 다른 특징에 따르면, 제1 유기 봉지층의 끝단 외측의 뱅크 상에서 제1 무기 봉지층은 제2 무기 봉지층과 접할 수 있다.

본 명세서의 또 다른 특징에 따르면, 표시 영역에 배치되는 평탄화층 및 제1 비표시 영역에서 홀을 둘러싸도록 배치되는 복수의 제1 댐을 더 포함하고, 제2 유기 봉지층은 평탄화층과 복수의 제1 댐 사이에 배치될 수 있다.

본 명세서의 또 다른 특징에 따르면, 제2 유기 봉지층은 복수의 제1 댐 사이에 배치될 수 있다.

본 명세서의 또 다른 특징에 따르면, 제1 비표시 영역에 배치된 제2 유기 봉지층의 상면은 복수의 제1 댐의 상면보다 낮은 위치에 배치될 수 있다.

본 명세서의 또 다른 특징에 따르면, 제1 댐 상에서 제1 무기 봉지층은 제2 무기 봉지층과 접할 수 있다.

본 명세서의 또 다른 특징에 따르면, 평탄화층과 복수의 제1 댐 사이 및 복수의 제1 댐 사이에서 홀을 둘러싸도록 배치되는 복수의 패턴을 더 포함하고, 제2 유기 봉지층은 복수의 패턴 사이를 충진하도록 배치될 수 있다.

본 명세서의 또 다른 특징에 따르면, 제2 유기 봉지층은 복수의 패턴 사이에서 분리되어 배치될 수 있다.

본 명세서의 또 다른 특징에 따르면, 복수의 패턴 상에서 제1 무기 봉지층은 제2 무기 봉지층과 접할 수 있다.

본 명세서의 또 다른 특징에 따르면, 제2 비표시 영역에서 표시 영역을 둘러싸도록 배치된 복수의 제2 댐을 더 포함하고, 유기 봉지층은 복수의 제2 댐 사이에 배치되고 제1 유기 봉지층과 이격된 제3 유기 봉지층을 더 포함할 수 있다.

본 명세서의 또 다른 특징에 따르면, 복수의 제2 댐 상에서 제1 무기 봉지층은 제2 무기 봉지층과 접할 수 있다.

본 명세서의 또 다른 특징에 따르면, 홀에 대응하는 위치에 배치되는 카메라를 더 포함할 수 있다.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치
101: 기판
102: 멀티 버퍼층
103: 하부 버퍼층
104: 하부 게이트 절연막
105: 제1 하부 층간 절연막
106: 제2 하부 층간 절연막
107: 상부 버퍼층
108: 상부 층간 절연막
109: 보호막
110: 제1 평탄화층
111: 제2 평탄화층
120: 제1 트랜지스터
123: 제1 반도체층
122: 제1 게이트 전극
121: 제1 소스 전극
124: 제1 드레인 전극
136: 차광층
130: 제2 트랜지스터
131: 제2 제2 소스 전극
132: 제2 게이트 전극
133: 제2 반도체층
134: 제2 드레인 전극
137: 상부 게이트 절연막
140: 스토리지 커패시터
141: 스토리지 하부 전극
142: 스토리지 상부 전극
143: 스토리지 공급라인
144: 스토리지 컨택홀
145: 연결전극
150: 발광 소자
151: 애노드 전극
152: 발광 스택
153: 캐소드 전극
154: 뱅크
170: 봉지층
171: 제1 무기 봉지층
172: 유기 봉지층
172a: 제1 유기 봉지층
172b: 제2 유기 봉지층
172c: 제3 유기 봉지층
173: 제2 무기 봉지층
AA: 표시 영역
NA1: 제1 비표시 영역
NA2: 제2 비표시 영역
DM1: 제1 댐
DM2: 제2 댐
DM1a DM2a: 제1 서브 댐
DM1b, DM2b: 제2 서브 댐
DM1c, DM2c: 제3 서브 댐
PT: 복수의 패턴
PTa: 제1 서브 패턴
PTb: 제2 서브 패턴
CH: 홀
TS: 에싱 공정 전의 유기 봉지층의 상면

Claims

제1 비표시 영역, 상기 제1 비표시 영역을 둘러싸는 표시 영역 및 상기 표시 영역을 둘러싸는 제2 비표시 영역을 포함하는 기판;
상기 기판 상에서 상기 표시 영역에 배치되는 발광 소자;
상기 발광 영역과 비발광 영역을 정의하는 뱅크; 및
상기 발광 소자 상에서 배치되고, 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 배치되는 유기 봉지층, 상기 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함하는 봉지층을 포함하고,
상기 기판은 상기 제1 비표시 영역 대응하는 홀을 포함하고
상기 유기 봉지층은 상기 표시 영역과 상기 홀 사이에서 이격되어 배치되는, 표시 장치.
제1항에 있어서,
상기 유기 봉지층은,
상기 표시 영역 및 상기 표시 영역으로부터 연장하는 상기 제1 비표시 영역의 일부에 배치되는 제1 유기 봉지층; 및
상기 제1 비표시 영역에 배치되고, 상기 제1 유기 봉지층과 이격되는 제2 유기 봉지층을 포함하는, 표시 장치.
제2항에 있어서,
상기 제1 유기 봉지층의 끝단은 상기 제1 비표시 영역에서 상기 뱅크 상에 배치되는, 표시 장치.
제3항에 있어서,
상기 제1 유기 봉지층의 끝단 외즉의 상기 뱅크 상에서 상기 제1 무기 봉지층은 상기 제2 무기 봉지층과 접하는, 표시 장치.
제2항에 있어서,
상기 표시 영역에 배치되는 평탄화층; 및
상기 제1 비표시 영역에서 상기 홀을 둘러싸도록 배치되는 복수의 제1 댐을 더 포함하고
상기 제2 유기 봉지층은 상기 평탄화층과 상기 복수의 제1 댐 사이에 배치되는, 표시 장치.
제5항에 있어서,
상기 제2 유기 봉지층은 상기 복수의 제1 댐 사이에 배치되는, 표시 장치.
제6항에 있어서,
상기 제1 비표시 영역에 배치된 상기 제2 유기 봉지층의 상면은 상기 복수의 제1 댐의 상면보다 낮은 위치에 배치되는, 표시 장치.
제6항에 있어서,
상기 제1 댐 상에서 상기 제1 무기 봉지층은 상기 제2 무기 봉지층과 접하는, 표시 장치.
제6항에 있어서,
상기 평탄화층과 상기 복수의 제1 댐 사이 및 상기 복수의 제1 댐 사이에서 상기 홀을 둘러싸도록 배치되는 복수의 패턴을 더 포함하고,
상기 제2 유기 봉지층은 상기 복수의 패턴 사이를 충진하도록 배치되는, 표시 장치.
제9항에 있어서,
상기 제2 유기 봉지층은 상기 복수의 패턴 사이에서 분리되어 배치되는, 표시 장치.
제9항에 있어서,
상기 복수의 패턴 상에서 상기 제1 무기 봉지층은 상기 제2 무기 봉지층과 접하는, 표시 장치.
제2항에 있어서,
상기 제2 비표시 영역에서 상기 표시 영역을 둘러싸도록 배치된 복수의 제2 댐을 더 포함하고,
상기 유기 봉지층은 상기 복수의 제2 댐 사이에 배치되고 상기 제1 유기 봉지층과 이격된 제3 유기 봉지층을 더 포함하는, 표시 장치.
제12항에 있어서,
상기 복수의 제2 댐 상에서 상기 제1 무기 봉지층은 상기 제2 무기 봉지층과 접하는, 표시 장치.
제1항에 있어서,
상기 홀에 대응하는 위치에 배치되는 카메라를 더 포함하는, 표시 장치.