KR20240094963A - Dual-mode differential amplifier - Google Patents

Dual-mode differential amplifier Download PDF

Info

Publication number
KR20240094963A
KR20240094963A KR1020230039719A KR20230039719A KR20240094963A KR 20240094963 A KR20240094963 A KR 20240094963A KR 1020230039719 A KR1020230039719 A KR 1020230039719A KR 20230039719 A KR20230039719 A KR 20230039719A KR 20240094963 A KR20240094963 A KR 20240094963A
Authority
KR
South Korea
Prior art keywords
transistors
stage
transistor
power
gate
Prior art date
Application number
KR1020230039719A
Other languages
Korean (ko)
Inventor
박창근
이재용
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Publication of KR20240094963A publication Critical patent/KR20240094963A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3011—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Abstract

본 발명은 이중모드 차동 증폭기에 관한 것이다. 본 발명에 따르면, 1차측으로 입력되는 단일 종단 신호를 차동 신호로 변환하여 2차측의 제1단 및 제2단을 통해 출력하는 입력 변압기; 제1단이 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제1 트랜지스터; 제1단이 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제2 트랜지스터; 2차측의 제1단과 제1 트랜지스터의 게이트 사이에 연결된 제1 커패시터; 2차측의 제2단과 제2 트랜지스터의 게이트 사이에 연결된 제2 커패시터; 1차측의 제1단 및 제2단이 제1 및 제2 트랜지스터의 각 제2단과 연결되고, 1차측으로 입력되는 신호를 단일 종단 신호로 변환하여 2차측으로 출력하는 출력 변압기; 및 제1 및 제2 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 제1 및 제2 트랜지스터를 모두 턴온시키는 고출력 모드 또는 제1 및 제2 트랜지스터 중 어느 하나만 턴온시키는 저출력 모드를 선택적으로 구동하는 제어부를 포함하는 이중모드 차동 증폭기를 제공한다.
본 발명에 따르면, 요구되는 출력전력에 따라 고출력 모드와 저출력 모드 중 어느 하나로 선택적으로 구동 가능하고 낮은 출력전력 영역에서 전력 소모를 억제할 수 있다.The present invention relates to a dual-mode differential amplifier. According to the present invention, an input transformer that converts a single-ended signal input to the primary side into a differential signal and outputs it through the first and second stages of the secondary side; A first transistor whose first stage is connected to a first power source and which amplifies the signal input to the gate and outputs it to the second stage; A second transistor whose first stage is connected to the first power source and which amplifies the signal input to the gate and outputs it to the second stage; a first capacitor connected between the first end of the secondary side and the gate of the first transistor; a second capacitor connected between the second stage of the secondary side and the gate of the second transistor; An output transformer whose first and second ends of the primary side are connected to the second ends of each of the first and second transistors, and which converts the signal input to the primary side into a single-ended signal and outputs it to the secondary side; and controlling the direct current bias voltage applied to each gate of the first and second transistors to selectively drive a high output mode that turns on both the first and second transistors or a low output mode that turns on only one of the first and second transistors. A dual-mode differential amplifier including a control unit is provided.
According to the present invention, it is possible to selectively drive in either a high output mode or a low output mode depending on the required output power and to suppress power consumption in a low output power region.

Description

이중모드 차동 증폭기{Dual-mode differential amplifier}Dual-mode differential amplifier

본 발명은 이중모드 차동 증폭기에 대한 것으로, 보다 상세하게는 두 개의 단일종단(Single-ended) 증폭기를 포함한 차동 증폭기에서, 요구되는 출력전력에 따라 두 개의 단일 종단 증폭기를 모두 동작시키거나 어느 하나만 동작시켜, 낮은 출력전력 영역에서 전력 소모를 억제할 수 있는 이중모드 차동 증폭기에 관한 것이다.The present invention relates to a dual-mode differential amplifier. More specifically, in a differential amplifier including two single-ended amplifiers, both single-ended amplifiers are operated or only one of them is operated depending on the required output power. This relates to a dual-mode differential amplifier that can suppress power consumption in a low output power region.

전력증폭기는 고주파 송수신단에서 고주파 신호를 안테나를 통하여 송신하기 위하여 고주파 신호를 마지막으로 증폭하는 회로부이다. 이에 따라 전력증폭기 높은 출력전력 발생이 요구되며, dc 전력 소모량이 매우 높은 것이 특징이다. 이와 같은 전력증폭기의 특성에 따라, 일반적으로 높은 출력 전력 영역에서 높은 효율을 확보하는 방향으로 전력증폭기가 설계 된다. The power amplifier is a circuit unit that finally amplifies the high-frequency signal in order to transmit the high-frequency signal through an antenna at the high-frequency transmitting and receiving end. Accordingly, the power amplifier is required to generate high output power, and is characterized by very high DC power consumption. According to these characteristics of power amplifiers, power amplifiers are generally designed to ensure high efficiency in a high output power range.

하지만, 실제 전력증폭기의 동작을 살펴 본다면, 데이터 전송량을 확보하기 위하여 전력 증폭기는 입력전력에 따라 출력전력이 가변되는 선형성이 확보 되어야 한다. 즉, 실제 전력증폭기는 낮은 출력전력부터 높은 출력전력까지 출력전력의 범위가 가변 된다. However, if we look at the actual operation of the power amplifier, in order to secure the amount of data transmission, the power amplifier must ensure linearity in which the output power varies depending on the input power. In other words, the actual power amplifier has a variable output power range from low output power to high output power.

이때, 앞서 기술한 바와 같이 전력 증폭기는 높은 출력전력 영역에서 높은 효율을 가지도록 설계 되는 것이 일반적이므로, 도 1과 같은 출력 전력에 따른 효율 특성을 가진다. At this time, as described above, power amplifiers are generally designed to have high efficiency in a high output power range, so they have efficiency characteristics according to output power as shown in FIG. 1.

도 1은 출력전력에 따른 전력증폭기의 효율 특성 개념도이다. 도 1에서와 같이 전력증폭기의 효율은 높은 출력전력 영역에서는 높은 값을 가지지만, 출력 전력이 낮아질수록 효율이 감소하는 문제점이 있다. Figure 1 is a conceptual diagram of the efficiency characteristics of a power amplifier according to output power. As shown in Figure 1, the efficiency of the power amplifier has a high value in a high output power range, but there is a problem in that the efficiency decreases as the output power decreases.

이와 같은 전력증폭기의 낮은 출력 전력 영역에서의 효율 열화 문제를 해결하기 위한 종래 기술로, 출력전력에 따라 전력증폭기 내부의 바이어스 값을 조절하는 적응형 바이어싱 기술(Adaptive biasing technique)이 있다. As a conventional technology to solve the problem of efficiency deterioration in the low output power range of the power amplifier, there is an adaptive biasing technique that adjusts the bias value inside the power amplifier according to the output power.

적응형 바이어싱 기술은 전력증폭기에 입력되는 전력을 검출하고, 이를 dc로 변환하여, 낮은 출력전력이 요구되는 상황에서는 전력증폭기를 구성하고 있는 트랜지스터의 바이어스 지점이 낮아지도록 함으로써, 낮은 출력 전력 영역에서 dc 전력 소모를 줄여 효율을 개선하는 방식이다. Adaptive biasing technology detects the power input to the power amplifier, converts it to dc, and lowers the bias point of the transistor that makes up the power amplifier in situations where low output power is required, thereby lowering the bias point in the low output power range. This method improves efficiency by reducing dc power consumption.

하지만, 이와 같은 적응형 바이어싱 기술은 전력 검출 및 dc 신호로의 변환을 위하여 전력 검출기 및 저역통과필터(low pass filter, LPF)의 사용이 필수적이다. 뿐만 아니라, 검출기 및 LPF의 동작을 위한 추가적인 dc 전력 소모가 발생하고, 검출기 및 LPF 회로 구성을 위한 추가적인 집적회로 면적이 요구되는 문제점이 있다.However, such adaptive biasing technology requires the use of a power detector and a low pass filter (LPF) for power detection and conversion to a dc signal. In addition, there is a problem that additional DC power consumption occurs for the operation of the detector and LPF, and additional integrated circuit area is required to configure the detector and LPF circuit.

본 발명의 배경이 되는 기술은 한국등록특허 제10-1881767호(2018.07.25 공고)에 개시되어 있다. The technology behind the present invention is disclosed in Korean Patent No. 10-1881767 (announced on July 25, 2018).

본 발명은 요구되는 출력전력에 따라 고출력 모드와 저출력 모드 중 어느 하나로 선택적으로 구동 가능하고 낮은 출력전력 영역에서 전력 소모를 억제할 수 있는 이중모드 차동 증폭기를 제공하는데 목적이 있다. The purpose of the present invention is to provide a dual-mode differential amplifier that can be selectively driven in either a high output mode or a low output mode depending on the required output power and can suppress power consumption in a low output power region.

본 발명은, 1차측으로 입력되는 단일 종단 신호를 차동 신호로 변환하여 2차측의 제1단 및 제2단을 통해 출력하는 입력 변압기; 제1단이 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제1 트랜지스터; 제1단이 상기 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제2 트랜지스터; 상기 2차측의 제1단과 제1 트랜지스터의 게이트 사이에 연결된 제1 커패시터; 상기 2차측의 제2단과 제2 트랜지스터의 게이트 사이에 연결된 제2 커패시터; 1차측의 제1단 및 제2단이 상기 제1 및 제2 트랜지스터의 각 제2단과 연결되고, 1차측으로 입력되는 신호를 단일 종단 신호로 변환하여 2차측으로 출력하는 출력 변압기; 및 상기 제1 및 제2 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 상기 제1 및 제2 트랜지스터를 모두 턴온시키는 고출력 모드 또는 상기 제1 및 제2 트랜지스터 중 어느 하나만 턴온시키는 저출력 모드를 선택적으로 구동하는 제어부를 포함하는 이중모드 차동 증폭기를 제공한다.The present invention includes an input transformer that converts a single-ended signal input to the primary side into a differential signal and outputs it through the first and second stages of the secondary side; A first transistor whose first stage is connected to a first power source and which amplifies the signal input to the gate and outputs it to the second stage; a second transistor whose first stage is connected to the first power source and which amplifies the signal input to the gate and outputs it to the second stage; a first capacitor connected between the first end of the secondary side and the gate of the first transistor; a second capacitor connected between the second end of the secondary side and the gate of the second transistor; an output transformer whose first and second ends of the primary are connected to each second terminal of the first and second transistors, and which converts a signal input to the primary into a single-ended signal and outputs it to the secondary; and a high-output mode that turns on both the first and second transistors or a low-output mode that turns on only one of the first and second transistors by controlling the direct current bias voltage applied to each gate of the first and second transistors. A dual-mode differential amplifier including a selectively driven control unit is provided.

또한, 상기 제1 및 제2 트랜지스터의 각 제1단은 소스단이고 각 제2단은 드레인단일 수 있다. Additionally, each first stage of the first and second transistors may be a source stage and each second stage may be a drain stage.

또한, 상기 제1 전원은 접지 전원일 수 있다.Additionally, the first power source may be a ground power source.

또한, 상기 출력 변압기의 1차측의 센터탭을 통해 상기 제1 및 제2 트랜지스터의 제2단에 적용되는 제2 전원이 상기 제1 전원보다 높은 값으로 인가될 수 있다.Additionally, the second power applied to the second stage of the first and second transistors may be applied at a higher value than the first power through the center tab on the primary side of the output transformer.

또한, 상기 이중모드 차동 증폭기는, 상기 출력 변압기의 1차측의 센터탭과 상기 제1 전원 사이에 연결되어 상기 제2 전원 인가 시에 ac 노이즈 성분을 제거하는 바이패스 커패시터를 더 포함할 수 있다.In addition, the dual-mode differential amplifier may further include a bypass capacitor connected between the center tab on the primary side of the output transformer and the first power source to remove AC noise components when the second power source is applied.

또한, 상기 출력 변압기는, 2차측의 제1단을 통해 상기 단일 종단 신호를 출력하여 부하로 공급하고, 2차측의 제2단이 상기 제1 전원과 연결될 수 있다.Additionally, the output transformer outputs the single-ended signal through the first end of the secondary side and supplies it to the load, and the second end of the secondary side may be connected to the first power source.

또한, 상기 이중모드 차동 증폭기는, 상기 제1 트랜지스터의 제2단과 상기 출력 변압기의 1차측의 제1단 사이에 캐스코드 연결되고, 상기 제어부의 제어에 따라 게이트로 직류 바이어스 전압이 인가되는 제3 트랜지스터; 및 상기 제2 트랜지스터의 제2단과 상기 출력 변압기의 1차측의 제2단 사이에 캐스코드 연결되고, 상기 제어부의 제어에 따라 게이트로 직류 바이어스 전압이 인가되는 제4 트랜지스터를 더 포함할 수 있다.In addition, the dual-mode differential amplifier is cascode-connected between the second terminal of the first transistor and the first terminal of the primary side of the output transformer, and a third amplifier to which a direct current bias voltage is applied to the gate under the control of the control unit. transistor; and a fourth transistor connected in cascode between the second terminal of the second transistor and the second terminal of the primary side of the output transformer, and configured to apply a direct current bias voltage to the gate under the control of the control unit.

또한, 상기 제어부는, 상기 제1 내지 제4 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 상기 제1 내지 제4 트랜지스터를 모두 턴온시키는 고출력 모드 또는 상기 제1 및 제3 트랜지스터만 턴온시키거나 상기 제2 및 제4 트랜지스터만 턴온시키는 저출력 모드를 선택적으로 구동할 수 있다.In addition, the control unit controls the direct current bias voltage applied to each gate of the first to fourth transistors to set a high output mode that turns on all of the first to fourth transistors or turns on only the first and third transistors. Alternatively, a low-output mode in which only the second and fourth transistors are turned on can be selectively driven.

또한, 상기 이중모드 차동 증폭기는, 1차측의 제1단과 제2단이 상기 제1 및 제2 트랜지스터의 각 제2단과 연결된 중간 변압기; 제1단이 상기 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제3 트랜지스터; 제1단이 상기 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제4 트랜지스터; 상기 중간 변압기의 2차측의 제1단과 상기 제3 트랜지스터의 게이트 사이에 연결된 제3 커패시터; 상기 중간 변압기의 2차측의 제2단과 상기 제4 트랜지스터의 게이트 사이에 연결된 제4 커패시터를 더 포함하며, 상기 출력 변압기는, 1차측의 제1단 및 제2단이 상기 제3 및 제4 트랜지스터의 각 제2단과 연결되어 1차측으로 입력되는 신호를 단일 종단 신호로 변환하여 2차측으로 출력할 수 있다.In addition, the dual-mode differential amplifier includes an intermediate transformer whose first and second terminals on the primary side are connected to each second terminal of the first and second transistors; A third transistor, the first stage of which is connected to the first power source, amplifies the signal input to the gate and outputs the signal to the second stage; a fourth transistor whose first stage is connected to the first power source and which amplifies the signal input to the gate and outputs it to the second stage; a third capacitor connected between the first terminal of the secondary side of the intermediate transformer and the gate of the third transistor; It further includes a fourth capacitor connected between the second end of the secondary side of the intermediate transformer and the gate of the fourth transistor, wherein the first and second ends of the primary side of the output transformer are connected to the third and fourth transistors. It is connected to each second stage of and can convert the signal input to the primary side into a single-ended signal and output it to the secondary side.

또한, 상기 제어부는, 상기 제1 내지 제4 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 상기 제1 내지 제4 트랜지스터를 모두 턴온시키는 고출력 모드 또는 상기 제1 및 제2 트랜지스터 중 어느 하나와 상기 제3 및 제4 트랜지스터 중 어느 하나만 턴온시키는 저출력 모드를 선택적으로 구동할 수 있다.In addition, the control unit controls the direct current bias voltage applied to each gate of the first to fourth transistors to turn on all of the first to fourth transistors in a high output mode or one of the first and second transistors. A low-output mode in which only one of the third and fourth transistors is turned on can be selectively driven.

또한, 상기 중간 변압기의 1차측의 센터탭을 통해 상기 제1 및 제2 트랜지스터의 제2단에 적용되는 제2 전원이 상기 제1 전원보다 높은 값으로 인가되고, 상기 출력 변압기의 1차측의 센터탭을 통해 상기 제3 및 제4 트랜지스터의 제2단에 적용되는 제3 전원이 상기 제1 전원보다 높은 값으로 인가될 수 있다.In addition, the second power applied to the second stage of the first and second transistors is applied at a higher value than the first power through the center tab on the primary side of the intermediate transformer, and the center tap on the primary side of the output transformer The third power applied to the second terminal of the third and fourth transistors may be applied at a higher value than the first power through the tap.

또한, 상기 이중모드 차동 증폭기는, 상기 중간 변압기의 1차측의 센터탭과 상기 제1 전원 사이에 연결되어 상기 제2 전원 인가 시에 ac 노이즈 성분을 제거하는 제1 바이패스 커패시터; 및 상기 출력 변압기의 1차측의 센터탭과 상기 제1 전원 사이에 연결되어 상기 제3 전원 인가 시에 ac 노이즈 성분을 제거하는 제2 바이패스 커패시터를 더 포함할 수 있다.In addition, the dual-mode differential amplifier includes a first bypass capacitor connected between the center tab on the primary side of the intermediate transformer and the first power source to remove AC noise components when the second power source is applied; And it may further include a second bypass capacitor connected between the center tab on the primary side of the output transformer and the first power source to remove AC noise components when the third power source is applied.

본 발명에 따르면, 두 개의 트랜지스터로 구성된 차동 증폭기 구조에서 높은 출력 전력이 요구되는 경우에는 두 개의 트랜지스터를 모두 동작시키고, 낮은 출력 전력이 요구되는 경우에는 두 개의 트랜지스터 중 어느 하나의 트랜지스터만 동작시킴에 따라, 고출력과 저출력의 이중 모드로 구동 가능하고 낮은 출력 전력 영역에서 전력 소모를 억제할 수 있다.According to the present invention, in a differential amplifier structure composed of two transistors, when high output power is required, both transistors are operated, and when low output power is required, only one of the two transistors is operated. Accordingly, it can be driven in a dual mode of high output and low output and power consumption can be suppressed in the low output power region.

도 1은 출력전력에 따른 전력증폭기의 효율 특성 개념도이다.
도 2는 본 발명의 실시예에 적용되는 차동구조 전력증폭기의 회로 구성을 나타낸 도면이다.
도 3은 도 2의 차동구조 전력증폭기의 출력부를 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 따른 이중모드 차동 증폭기를 나타낸 도면이다.
도 5는 도 4의 이중모드 차동 증폭기의 출력부 일례를 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 이중모드 차동 증폭기를 나타낸 도면이다.
도 7은 본 발명의 제3 실시예에 따른 이중모드 차동 증폭기를 나타낸 도면이다.Figure 1 is a conceptual diagram of the efficiency characteristics of a power amplifier according to output power.
Figure 2 is a diagram showing the circuit configuration of a differential structure power amplifier applied to an embodiment of the present invention.
Figure 3 is a diagram showing the output unit of the differential structure power amplifier of Figure 2.
Figure 4 is a diagram showing a dual-mode differential amplifier according to the first embodiment of the present invention.
FIG. 5 is a diagram showing an example of the output unit of the dual-mode differential amplifier of FIG. 4.
Figure 6 is a diagram showing a dual-mode differential amplifier according to a second embodiment of the present invention.
Figure 7 is a diagram showing a dual-mode differential amplifier according to a third embodiment of the present invention.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Then, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. However, the present invention may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts that are not related to the description are omitted, and similar parts are given similar reference numerals throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to be “connected” to another part, this includes not only cases where it is “directly connected,” but also cases where it is “electrically connected” with another element in between. . Additionally, when a part is said to “include” a certain component, this means that it may further include other components, rather than excluding other components, unless specifically stated to the contrary.

본 발명은 이중모드 차동 증폭기에 대한 것으로, 높은 출력이 요구되는 고출력 모드에서는 차동 모드로 동작시키고 낮은 출력이 요구되는 저출력 모드에서는 단일 모드로 동작시켜서 효율을 높일 수 있는 이중모드의 차동 증폭기를 제안한다.The present invention relates to a dual-mode differential amplifier. It proposes a dual-mode differential amplifier that can increase efficiency by operating in differential mode in a high-output mode requiring high output and in single mode in low-output mode requiring low output. .

특히, 본 발명의 실시예의 경우, 두 개의 단일 종단 증폭기로 구성된 차동 증폭기 구조에서 높은 출력 전력이 요구되는 경우에는 두 개의 단일 종단 증폭기를 모두 동작시키며, 낮은 출력 전력이 요구되는 경우에는 두 개의 단일 종단 증폭기 중 어느 하나의 단일 종단 증폭기만을 동작시킴으로써, 낮은 출력 전력 영역에서 전력 소모를 억제할 수 있다.In particular, in the case of an embodiment of the present invention, in a differential amplifier structure consisting of two single-ended amplifiers, when high output power is required, both single-ended amplifiers are operated, and when low output power is required, both single-ended amplifiers are operated. By operating only one single-ended amplifier among the amplifiers, power consumption can be suppressed in the low output power region.

본 발명은 출력전력이 가변될 수 있는 모든 증폭기에 적용 가능하나, 그 활용도가 가장 높은 고주파 송수신단에 필수적인 전력증폭기를 일예로 설명한다. 전력증폭기를 활용한 예는 본 발명의 실시 예 중의 하나이며, 본 발명의 권리범위가 전력증폭기로 한정되는 것은 아니다. The present invention is applicable to all amplifiers whose output power can be varied, but the power amplifier essential for the high-frequency transmitting and receiving stage, which has the highest utilization, is explained as an example. An example of using a power amplifier is one of the embodiments of the present invention, and the scope of the present invention is not limited to the power amplifier.

도 2는 본 발명의 실시예에 적용되는 차동구조 전력증폭기의 회로 구성을 나타낸 도면이고, 도 3은 도 2의 전력증폭기의 출력부를 나타낸 도면이다.Figure 2 is a diagram showing the circuit configuration of a differential structure power amplifier applied to an embodiment of the present invention, and Figure 3 is a diagram showing the output unit of the power amplifier of Figure 2.

도 2의 전력증폭기는 단일 종단 신호를 차동 신호로 변환하는 입력 변압기(Input Transformer), 증폭단의 차동 신호를 단일 종단 신호로 변환하는 출력 변압기(Output Transformer), 그리고 차동 동작을 하며 트랜지스터로 구성된 두 개의 단일 종단 증폭기로 구성된다. 각 트랜지스터의 게이트 전압은 저항을 통하여 인가되며, 일반적으로 드레인 전압(VDD)은 출력 변압기의 1차측 센터탭(Center-tap)을 통하여 인가된다. The power amplifier in Figure 2 includes an input transformer that converts a single-ended signal into a differential signal, an output transformer that converts the differential signal of the amplification stage into a single-ended signal, and two transistors that operate differentially. It consists of a single-ended amplifier. The gate voltage of each transistor is applied through a resistor, and the drain voltage (V DD ) is generally applied through the primary center-tap of the output transformer.

이러한 도 2에 의한 전력증폭기의 출력부 동작을 도 3을 통해 보다 구체적으로 살펴보면 다음과 같다. The operation of the output unit of the power amplifier shown in FIG. 2 will be examined in more detail through FIG. 3 as follows.

앞서 기술한 바와 같이 드레인 전원(VDD)은 출력 변압기(Output Transformer)의 1차측의 중심부로 인가되며, 2차측은 부하 저항(RLOAD)에 연결된다. 1차측은 차동 구조로 동작하는 증폭기와 연결되므로, 이상적인 경우에는 도 3과 같이, 출력 변압기(Output Transformer)의 1차측 양단 중에서 하나의 노드가 VD 전압을 가지면, 나머지 하나의 노드는 -VD 전압을 가진다. As described previously, the drain power (V DD ) is applied to the center of the primary side of the output transformer, and the secondary side is connected to the load resistance (R LOAD ). Since the primary side is connected to an amplifier operating in a differential structure, in an ideal case, as shown in FIG. 3, when one node of both ends of the primary side of the output transformer has V D voltage, the remaining node has -V D It has voltage.

이때, VD로부터 -VD로 ID의 전류가 흐른다고 하면, 부하 저항(RLOAD)에는 ID의 전류가 흐르며 전압은 2VD가 인가된다. 이와 같은 관계로부터 출력 변압기(Output Transformer) 각각의 노드에서의 임피던스는 아래 수학식 1과 같이 0.5 RLOAD가 된다. At this time, if a current of ID flows from V D to -V D , a current of ID flows through the load resistance (R LOAD ) and a voltage of 2V D is applied. From this relationship, the impedance at each node of the output transformer becomes 0.5 R LOAD as shown in Equation 1 below.

즉, 실제 부하저항인 RLOAD는 출력 변압기(Output Transformer)를 지나면서, 증폭기에서 바라보이는 임피던스(ZD)는 0.5 RLOAD로 변환되며, 관련 수식은 다음과 같다. 이와 같이 ZD는 부하저항(RLOAD)의 1/2이 된다. In other words, as the actual load resistance, R LOAD , passes through the output transformer, the impedance (Z D ) seen from the amplifier is converted to 0.5 R LOAD , and the related formula is as follows. In this way, Z D becomes 1/2 of the load resistance (R LOAD ).

일반적으로 증폭기의 출력 전력(Output Power) 및 효율(Efficiency)에 대한 수식은 아래의 수학식 2 및 3과 같이 표현될 수 있다.In general, the equations for the output power and efficiency of an amplifier can be expressed as Equations 2 and 3 below.

수학식 2 및 3에서 ZD는 증폭기의 드레인에서 출력 정합회로부로 바라보이는 임피던스이며, 수학식 3의 Ron은 증폭기를 구성하는 트랜지스터의 온-저항(on-resistance)을 나타낸다. In Equations 2 and 3, Z D is the impedance seen from the drain of the amplifier to the output matching circuit unit, and R on in Equation 3 represents the on-resistance of the transistor constituting the amplifier.

도 2 및 도 3의 경우, ZD = 0.5 RLOAD가 된다. 수학식 2에 따르면, 증폭기의 출력 전력(Outout Power)을 높이기 위해서는 ZD를 감소시키면 되나, ZD가 감소하면 수학식 3에 의해 효율(Efficiency)이 감소하는 문제점이 있다. 따라서, 일반적으로는 이와 같은 문제를 해결하기 위하여 트랜지스터의 크기를 증가시켜 Ron 값을 최소화하게 된다.In the case of Figures 2 and 3, Z D = 0.5 R LOAD . According to Equation 2, in order to increase the output power of the amplifier, Z D can be reduced, but if Z D decreases, there is a problem in that efficiency decreases according to Equation 3. Therefore, in general, to solve this problem, the size of the transistor is increased to minimize the R on value.

이와 같은 출력전력 및 효율 특성을 가지는 전력증폭기의 경우, 낮은 출력전력(저출력) 영역에서는 요구되는 출력전력이 낮아지므로, 원칙적으로 수학식 2에 따라 ZD를 증가시켜서 출력 전력을 감소시키면, 수학식 3에 의해 효율을 증가시킬 수 있다. In the case of a power amplifier with such output power and efficiency characteristics, the required output power is lowered in the low output power (low output) region, so in principle, if the output power is reduced by increasing Z D according to Equation 2, Equation 2 Efficiency can be increased by 3.

이하에서는 낮은 출력전력 영역에서 효율을 증가시킬 수 있고, 요구되는 출력 전력에 따라 고출력 모드와 저출력 모드 중에서 선택적으로 구동하는 본 발명의 실시예에 따른 이중모드 차동 증폭기 구조를 상세히 설명한다. Hereinafter, the structure of a dual-mode differential amplifier according to an embodiment of the present invention, which can increase efficiency in a low output power region and is selectively driven between a high-output mode and a low-output mode depending on the required output power, will be described in detail.

이하의 본 발명에 의한 이중모드 적층형 증폭기의 실시예는 트랜지스터가 CMOS인 경우에 대하여 설명하지만, FET 계열인 CMOS를 포함하여 HEMT 및 MESFET 뿐만 아니라 BJT 및 HBT 등의 트랜지스터를 이용한 경우도 포함될 수 있다.The following embodiment of the dual-mode stacked amplifier according to the present invention will be described in the case where the transistor is CMOS, but may also include cases using transistors such as BJT and HBT as well as HEMT and MESFET, including CMOS of the FET series.

도 4는 본 발명의 실시예에 따른 이중모드 차동 증폭기를 나타낸 도면이다.Figure 4 is a diagram showing a dual-mode differential amplifier according to an embodiment of the present invention.

도 4에 나타낸 것과 같이, 본 발명의 제1 실시예에 따른 이중모드 차동 증폭기(100)는 입력 변압기(TF1), 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제1 커패시터(CG1), 제2 커패시터(CG2), 출력 변압기(TF2), 제어부(미도시)를 포함한다.As shown in FIG. 4, the dual-mode differential amplifier 100 according to the first embodiment of the present invention includes an input transformer (TF1), a first transistor (M1), a second transistor (M2), and a first capacitor (C G1) . ), a second capacitor (C G2 ), an output transformer (TF2), and a control unit (not shown).

입력 변압기(TF1)는 1차측으로 입력되는 단일 종단 신호(RFIN)를 차동 신호로 변환하여 2차측의 제1단 및 제2단을 통해 출력한다. The input transformer (TF1) converts the single-ended signal (RF IN ) input to the primary side into a differential signal and outputs it through the first and second ends of the secondary side.

여기서, 입력 변압기(TF1)의 2차측의 제1단을 통해 출력된 신호는 제1 커패시터(CG1)를 경유하여 제1 트랜지스터(M1)의 게이트에 입력되고, 입력 변압기(TF1)의 2차측의 제2단을 통해 출력된 신호는 제2 커패시터(CG2)를 경유하여 제2 트랜지스터(M2)의 게이트에 입력된다. Here, the signal output through the first stage of the secondary side of the input transformer (TF1) is input to the gate of the first transistor (M1) via the first capacitor (C G1 ), and is input to the secondary side of the input transformer (TF1). The signal output through the second stage of is input to the gate of the second transistor (M2) via the second capacitor (C G2 ).

제1 트랜지스터(M1)는 제1단(예: 소스단)이 제1 전원(예: GND)에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단(예: 드레인단)으로 출력한다. The first transistor M1 has its first terminal (eg, source terminal) connected to a first power source (eg, GND), amplifies the signal input to the gate, and outputs it to the second terminal (eg, drain terminal).

제2 트랜지스터(M2)는 제1단(예: 소스단)이 제1 전원(예: GND)에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단(예: 드레인단)으로 출력한다. 이러한 제1 및 제2 트랜지스터(M1,M2)는 입력되는 서로 반대 위상의 차동 신호를 증폭하여 출력하는 차동 증폭기 구조를 형성한다. The first end (e.g., source end) of the second transistor M2 is connected to a first power source (e.g., GND), and the signal input to the gate is amplified and output to the second end (e.g., drain end). These first and second transistors M1 and M2 form a differential amplifier structure that amplifies and outputs input differential signals of opposite phases.

제1 커패시터(CG1)는 입력 변압기(TF1)의 2차측의 제1단과 제1 트랜지스터(M1)의 게이트 사이에 연결되고, 마찬가지로 제2 커패시터(CG2)는 입력 변압기(TF1)의 2차측의 제2단과 제2 트랜지스터(M2)의 게이트 사이에 연결되어 있다.The first capacitor (C G1 ) is connected between the first terminal of the secondary side of the input transformer (TF1) and the gate of the first transistor (M1), and similarly, the second capacitor (C G2 ) is connected to the secondary side of the input transformer (TF1). It is connected between the second stage of and the gate of the second transistor (M2).

본 발명의 실시예의 경우, 입력 변압기(TF1)의 2차측 출력과 두 트랜지스터(M1,M2)의 게이트 사이의 경로에 각각 커패시터(CG1,CG2)가 추가됨에 따라, 제1 트랜지스터(M1)의 게이트로 인가되는 dc 전압(VGP)과 제2 트랜지스터(M2)의 게이트로 인가되는 dc 전압(VGN)이 서로 분리될 수 있고 이를 통해 보다 안정적인 동작이 가능하다.In an embodiment of the present invention, as capacitors C G1 and C G2 are added to the path between the secondary output of the input transformer TF1 and the gates of the two transistors M1 and M2, respectively, the first transistor M1 The dc voltage (V GP ) applied to the gate of the second transistor (M2) and the dc voltage (V GN ) applied to the gate of the second transistor (M2) can be separated from each other, thereby enabling more stable operation.

출력 변압기(TF2)는 1차측의 제1단이 제1 트랜지스터(M1)의 제2단(예: 드레인단)과 연결되고, 1차측의 제2단이 제2 트랜지스터(M2)의 제2단(예: 드레인단)과 연결된다. 이러한 출력 변압기(TF2)는 1차측으로 입력되는 신호를 단일 종단 신호(RFOUT)로 변환하여 2차측으로 출력한다. The output transformer (TF2) has a first terminal on the primary side connected to the second terminal (e.g., drain terminal) of the first transistor (M1), and a second terminal on the primary side that is connected to the second terminal of the second transistor (M2). (e.g. drain stage). This output transformer (TF2) converts the signal input to the primary side into a single-ended signal (RF OUT ) and outputs it to the secondary side.

여기서 물론, 출력 변압기(TF1)의 1차측을 통해서는 트랜지스터(M1,M2)의 동작에 따라 차동 신호 혹은 단일 종단 신호가 입력될 수 있다. Here, of course, a differential signal or a single-ended signal can be input through the primary side of the output transformer (TF1) depending on the operation of the transistors (M1 and M2).

즉, 두 트랜지스터(M1,M2)가 모두 턴온되는 차동 모드에서는 출력 변압기(TF2)의 1차측을 통해 차동 신호가 입력될 수 있고, 두 트랜지스터(M1,M2) 중 어느 하나만 턴온되는 단일 모드에서는 출력 변압기(TF2)의 1차측을 통해서 단일 종단 신호가 입력될 수 있다. That is, in differential mode where both transistors (M1, M2) are turned on, a differential signal can be input through the primary side of the output transformer (TF2), and in single mode where only one of the two transistors (M1, M2) is turned on, the output A single-ended signal can be input through the primary side of transformer (TF2).

여기서, 출력 변압기(TF2)는 2차측의 제1단이 부하(RLOAD)와 연결되고 제2단이 제1 전원(예: GND)와 연결될 수 있다. 이에 따라, 출력 변압기(TF2)는 2차측의 제1단을 통해 단일 종단 신호(RFOUT)를 출력하여 부하(RLOAD)로 공급할 수 있다. Here, the first terminal of the output transformer (TF2) on the secondary side may be connected to the load (R LOAD ) and the second terminal may be connected to the first power source (eg, GND). Accordingly, the output transformer (TF2) can output a single-ended signal (RF OUT ) through the first stage of the secondary side and supply it to the load (R LOAD ).

또한, 출력 변압기(TF2)의 1차측의 센터탭을 통해서는 제1 및 제2 트랜지스터(M1,M2)의 제2단(예: 드레인단)에 적용되는 제2 전원(VDD)이 인가될 수 있다. 이러한 제2 전원(VDD)은 제1 전원(예: GND)보다 높은 값을 가질 수 있다. In addition, the second power source (V DD ) applied to the second stage (e.g., drain stage) of the first and second transistors (M1, M2) is applied through the center tap on the primary side of the output transformer (TF2). You can. This second power source (V DD ) may have a higher value than the first power source (eg, GND).

이때, 출력 변압기(TF2)의 1차측의 센터탭과 제1 전원(예: GND) 사이에는 바이패스 커패시터(CDD)가 연결될 수 있다. 바이패스 커패시터(CDD)는 출력 변압기(TF1)의 센터탭과 접지 전원(GND) 사이에서 ac 신호 접지를 수행함에 따라, 센터탭을 통해 각 트랜지스터의 제2단(예: 드레인단)에 제2 전원(VDD) 인가 시에 ac 노이즈 성분이 제거될 수 있다.At this time, a bypass capacitor (C DD ) may be connected between the center tap on the primary side of the output transformer (TF2) and the first power source (eg, GND). The bypass capacitor (C DD ) grounds the ac signal between the center tap of the output transformer (TF1) and the ground power supply (GND), and is connected to the second terminal (e.g., drain terminal) of each transistor through the center tap. 2 When power (V DD ) is applied, the ac noise component can be removed.

제어부(미도시)는 제1 및 제2 트랜지스터(M1,M2)의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 제1 및 제2 트랜지스터(M1,M2)를 모두 턴온시키는 고출력 모드 또는 제1 및 제2 트랜지스터(M1,M2) 중 어느 하나만 턴온시키는 저출력 모드를 선택적으로 구동할 수 있다. The control unit (not shown) controls the direct current bias voltage applied to each gate of the first and second transistors (M1, M2) to turn on both the first and second transistors (M1, M2) or the first high output mode. and a low-output mode in which only one of the second transistors M1 and M2 is turned on can be selectively driven.

이중모드 차동 증폭기(100)에 포함된 각각의 트랜지스터(M1,M2)는 자신의 게이트에 하이 레벨의 직류 전압 인가시 턴온되고, 로우 레벨의 직류 전압 인가시 턴오프될 수 있다. 물론, 그 반대로 동작하도록 구현하는 것도 가능하다.Each transistor (M1, M2) included in the dual-mode differential amplifier 100 may be turned on when a high-level DC voltage is applied to its gate, and may be turned off when a low-level DC voltage is applied. Of course, it is also possible to implement it to operate in the opposite direction.

본 발명의 실시예의 경우, 제어부의 제어 동작에 따라, 고출력 모드의 경우 제1 및 제2 트랜지스터(M1,M2)가 모두 턴온(M1,M2: 턴온)되는 차동 모드로 동작하고, 저출력 모드의 경우 제1과 제2 트랜지스터(M2) 중 어느 하나만 턴온(M1만 턴온, 혹은 M2만 턴온)되는 단일 모드로 동작할 수 있다. In the case of an embodiment of the present invention, according to the control operation of the control unit, in the high output mode, the first and second transistors (M1, M2) are both turned on (M 1 , M 2 : turned on) and operate in a differential mode, and in the low output mode In the case of , only one of the first and second transistors (M2) can be operated in a single mode in which only one of the first and second transistors (M2) is turned on (only M 1 is turned on, or only M 2 is turned on).

이에 따르면, 높은 출력을 발생해야 하는 경우에는 도 2와 동일하게 동작하여 동일한 출력 전력과 동일한 효율을 제공할 수 있고, 낮은 출력을 발생해야 하는 경우에는 제1 및 제2 트랜지스터(M1,M2) 중 어느 하나를 턴오프 시킴으로써 하나의 트랜지스터 만으로 동작하는 단일 모드로 구동할 수 있다. According to this, when a high output is to be generated, the operation is the same as in FIG. 2 to provide the same output power and the same efficiency, and when a low output is to be generated, among the first and second transistors M1 and M2. By turning off any one, it can be driven in a single mode that operates with only one transistor.

이때, 두 트랜지스터 중 하나는 턴오프하고 하나는 턴온하는 동작은 도 4에 나타낸 두 트랜지스터(M1,M2)의 게이트에 인가되는 직류 바이어스 전압(VGP,VGN)의 조절을 통해 가능하다.At this time, the operation of turning off one of the two transistors and turning on the other is possible through adjustment of the direct current bias voltages (V GP , V GN ) applied to the gates of the two transistors (M1 and M2) shown in FIG. 4.

일예로, VGP 및 VGN 중 하나를 0V로 설정 할 경우 해당되는 트랜지스터는 턴오프 된다. 이 경우, 두 개의 트랜지스터(M1,M2) 중 하나가 턴오프 되었기 때문에 dc 소모 전력 역시 절반으로 감소하게 되어 효율 측면에서 유리한 상황이 된다. For example, when one of V GP and V GN is set to 0V, the corresponding transistor is turned off. In this case, since one of the two transistors (M1, M2) is turned off, the DC power consumption is also reduced by half, which is an advantageous situation in terms of efficiency.

도 5는 도 4의 이중모드 차동 증폭기의 출력부 일례를 나타낸 도면이다.FIG. 5 is a diagram showing an example of the output unit of the dual-mode differential amplifier of FIG. 4.

이러한 도 5는 도 4의 VGN이 0V가 되어, VGN에 연결된 제2 트랜지스터(M2)는 턴오프 되고, VGP와 연결된 제1 트랜지스터(M1)만 동작하는 상황을 가정한다. 이 경우, 도 5와 같이, VDD 노드에서는 바이패스 커패시터(CDD)에 의해 ac 접지가 형성되며, VGP와 연결된 제1 트랜지스터(M1)의 드레인 노드 전압이 VD라면, VDD 노드의 ac 전압은 0V로 간주할 수 있다. FIG. 5 assumes that V GN of FIG. 4 becomes 0V, the second transistor M2 connected to V GN is turned off, and only the first transistor M1 connected to V GP operates. In this case, as shown in Figure 5, ac ground is formed at the V DD node by a bypass capacitor (C DD ), and if the drain node voltage of the first transistor (M1) connected to V GP is V D , the V DD node's The ac voltage can be considered 0V.

이때, VGP와 연결된 제1 트랜지스터(M1)의 드레인으로부터 VDD 노드로 흐르는 ac 전류의 크기를 ID라고 한다면, 출력 변압기(TF2)의 2차측에는 도 5에서와 같이 VD의 전압과 ID의 전류가 흐르게 된다. At this time, if the magnitude of the ac current flowing from the drain of the first transistor (M1) connected to V GP to the V DD node is I D , the voltage of V D and I are on the secondary side of the output transformer (TF2) as shown in FIG. 5. A current of D flows.

이 경우 다음의 수학식 4와 같이 ZD=RLOAD로 간주 할 수 있다. In this case, it can be considered Z D =R LOAD as shown in Equation 4 below.

이와 같은 본 발명의 실시예에 의한 이중모드 차동 증폭기의 특성을 수학식으로 정리하면 다음과 같다.The characteristics of the dual-mode differential amplifier according to this embodiment of the present invention can be summarized in a mathematical equation as follows.

수학식 5을 보면, 높은 출력 전력 모드에서는 상대적으로 낮은 ZD 값(ZD=0.5RLOAD)을 통하여 출력 전력이 향상되는 반면, 수학식 6을 보면, 낮은 출력 전력 모드에서는 상대적으로 높은 ZD 값(ZD=RLOAD)을 통하여 효율이 개선되는 특성을 가짐을 알 수 있다.Looking at Equation 5, in high output power mode, the output power is improved through a relatively low Z D value (Z D = 0.5R LOAD ), while looking at Equation 6, in low output power mode, the output power is improved through a relatively high Z D value. It can be seen that efficiency is improved through the value (Z D = R LOAD ).

특히, 낮은 출력 전력 모드(저출력 모드)의 경우, 도 4의 두 트랜지스터(M1,M2) 중 하나는 턴오프 됨으로써, dc 전력 소모를 원천적으로 감소시켜 효율 증대 효과를 추가적으로 기대할 수 있다.In particular, in the case of low output power mode (low output mode), one of the two transistors M1 and M2 in FIG. 4 is turned off, thereby fundamentally reducing dc power consumption, thereby further increasing efficiency.

다음의 도 6은 본 발명의 또 다른 일례를 보인 것으로, 차동 증폭기가 두 단으로 구성된 경우를 나타낸다. 증폭기는 한 단만으로 설계되는 경우는 드물며, 이득의 확보를 위하여 다단 구조로 설계되는 것이 일반적이다. The following Figure 6 shows another example of the present invention, showing a case where the differential amplifier is composed of two stages. Amplifiers are rarely designed with only one stage, and are generally designed with a multi-stage structure to secure gain.

도 6은 본 발명의 제2 실시예에 따른 이중모드 차동 증폭기를 나타낸 도면이다.Figure 6 is a diagram showing a dual-mode differential amplifier according to a second embodiment of the present invention.

도 6에 나타낸 것과 같이, 본 발명의 제2 실시예에 따른 이중모드 차동 증폭기(200)는 입력 변압기(TF1), 제1 및 제2 트랜지스터(M1,M2), 제1 및 제2 커패시터(CG,D1,CG,D2), 중간 변압기(TF3), 제3 및 제4 트랜지스터(M3,M4), 제3 및 제4 커패시터(CG,P1,CG,P2), 그리고 출력 변압기(TF2)를 포함한다.As shown in FIG. 6, the dual-mode differential amplifier 200 according to the second embodiment of the present invention includes an input transformer (TF1), first and second transistors (M1, M2), and first and second capacitors (C). G,D1 ,C G,D2 ), intermediate transformer (TF3), third and fourth transistors (M3,M4), third and fourth capacitors (C G,P1 ,C G,P2 ), and output transformer ( TF2).

이러한 도 6에 의한 실시예는, M1과 M2로 이루어진 구동 증폭단과 M3와 M4로 이루어진 전력 증폭단으로 구성된 전력증폭기의 일례를 보인 것으로서, 그 동작 원리는 도 4와 동일하다.The embodiment shown in FIG. 6 shows an example of a power amplifier consisting of a driving amplifier stage consisting of M1 and M2 and a power amplifier stage consisting of M3 and M4, and its operating principle is the same as that of FIG. 4.

구체적으로, 도 6에서 입력 변압기(TF1)와 출력 변압기(TF2)의 역할은 도 4와 동일하므로, 이에 대한 중복된 설명은 생략한다. 다만, 이러한 도 6은 도 4의 기본 회로 구성에서, 두 트랜지스터(M1,M2)와 출력 변압기(TF2) 사이에, 중간 변압기(TF3)와 제3 및 제4 트랜지스터(M3,M4), 그리고 제3 및 제4 커패시터(CG,P1,CG,P2)가 추가로 부가된 것이다. Specifically, the roles of the input transformer (TF1) and the output transformer (TF2) in FIG. 6 are the same as in FIG. 4, so duplicate description thereof will be omitted. However, in FIG. 6, in the basic circuit configuration of FIG. 4, between the two transistors (M1, M2) and the output transformer (TF2), the intermediate transformer (TF3), the third and fourth transistors (M3, M4), and the The 3rd and 4th capacitors (C G,P1 , C G,P2 ) are additionally added.

중간 변압기(TF3)는 1차측의 제1단과 제2단이 제1 및 제2 트랜지스터(M1,M2)의 각 제2단과 연결된다. The first and second ends of the primary side of the intermediate transformer TF3 are connected to the second ends of the first and second transistors M1 and M2, respectively.

여기서, 중간 변압기(TF3)의 2차측의 제1단을 통해 출력된 신호는 제3 커패시터(CG,P1)를 경유하여 제3 트랜지스터(M3)의 게이트에 입력되고, 중간 변압기(TF3)의 2차측의 제2단을 통해 출력된 신호는 제4 커패시터(CG,P2)를 경유하여 제4 트랜지스터(M4)의 게이트에 입력된다. Here, the signal output through the first stage of the secondary side of the intermediate transformer (TF3) is input to the gate of the third transistor (M3) via the third capacitor (C G, P1 ), and the signal of the intermediate transformer (TF3) The signal output through the second stage of the secondary side is input to the gate of the fourth transistor (M4) via the fourth capacitor (C G, P2 ).

제3 트랜지스터(M3)는 제1단이 제1 전원(예: GND)에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력한다. 그리고, 제4 트랜지스터(M4)는 제1단이 제1 전원(예: GND)에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력한다.The first terminal of the third transistor M3 is connected to a first power source (eg, GND), and the signal input to the gate is amplified and output to the second terminal. Additionally, the first terminal of the fourth transistor M4 is connected to a first power source (e.g., GND), and the signal input to the gate is amplified and output to the second terminal.

제3 커패시터(CG,P1)는 중간 변압기(TF3)의 2차측의 제1단과 제3 트랜지스터(M3)의 게이트 사이에 연결되고, 제4 커패시터(CG,P2)는 중간 변압기(TF3)의 2차측의 제2단과 제4 트랜지스터(M4)의 게이트 사이에 연결된다. The third capacitor (C G, P1 ) is connected between the first terminal of the secondary side of the intermediate transformer (TF3) and the gate of the third transistor (M3), and the fourth capacitor (C G, P2 ) is connected to the intermediate transformer (TF3). It is connected between the second stage of the secondary side of and the gate of the fourth transistor (M4).

이러한 도 6에서, 구동 증폭단에 위치한 제1, 제2 커패시터(CG,D1,CG,D2)는 두 트랜지스터(M1,M2)의 게이트로 각각 인가되는 dc 전압(VGP,D,VGN,D)을 서로 분리(격리)하는 역할을 한다.In FIG. 6, the first and second capacitors (C G, D1 , C G, D2 ) located in the driving amplifier stage provide dc voltages (V GP, D , V GN) applied to the gates of the two transistors (M1, M2), respectively. ,D ) serves to separate (isolate) from each other.

마찬가지로, 전력 증폭단에 위치한 제3, 제4 커패시터(CG,P1,CG,P2)는 두 트랜지스터(M3,M4)의 게이트로 각각 인가되는 dc 전압(VGP,P,VGN,P)을 서로 분리하는 역할을 한다. Likewise, the third and fourth capacitors (C G,P1 , C G, P2 ) located in the power amplification stage are DC voltages (V GP, P , V GN, P ) applied to the gates of the two transistors (M3, M4), respectively. It serves to separate them from each other.

이때, 출력 변압기(TF2)는 1차측의 제1단 및 제2단이 제3 및 제4 트랜지스터(M3,M4)의 각 제2단과 연결되어, 1차측으로 입력되는 두 트랜지스터(M3,M4)에 의한 증폭 신호를 단일 종단 신호(RFOUT)로 변환하여 2차측의 부하로 출력한다. At this time, the first and second ends of the output transformer (TF2) on the primary side are connected to the second ends of the third and fourth transistors (M3, M4), so that the two transistors (M3, M4) input to the primary side. The amplified signal is converted into a single-ended signal (RF OUT ) and output to the load on the secondary side.

여기서 물론, 도 6의 경우, 도 4에서와 마찬가지로, 중간 변압기(TF3)의 1차측의 센터탭을 통해 제1 및 제2 트랜지스터(M1,M2)의 제2단에 적용되는 제2 전원(VDD,D)이 인가되고, 출력 변압기(TF2)의 1차측의 센터탭을 통해 제3 및 제4 트랜지스터(M3,M4)의 제2단에 적용되는 제3 전원(VDD,P)이 인가될 수 있다. 이때, 각각의 전원은 제1 전원(예: GND)보다 높은 값을 가질 수 있다. Here, of course, in the case of FIG. 6, as in FIG. 4, the second power source (V) applied to the second stage of the first and second transistors (M1, M2) through the center tab on the primary side of the intermediate transformer (TF3) DD,D ) is applied, and the third power (V DD,P ) applied to the second stage of the third and fourth transistors (M3, M4) is applied through the center tap on the primary side of the output transformer (TF2). It can be. At this time, each power source may have a higher value than the first power source (eg, GND).

또한, 중간 변압기(TF3)의 1차측의 센터탭과 제1 전원(예: GND) 사이에 바이패스 커패시터(CDD)가 연결되고, 이를 통해 각 트랜지스터(M1,M2)의 제2단에 제2 전원 인가(VDD,D) 시에 ac 노이즈 성분이 유입되는 것을 방지한다. In addition, a bypass capacitor (C DD ) is connected between the center tap on the primary side of the intermediate transformer (TF3) and the first power source (e.g., GND), and through this, the second terminal of each transistor (M1, M2) is connected. 2 Prevents AC noise from entering when power is applied (V DD, D ).

아울러, 출력 변압기(TF2)의 1차측의 센터탭과 제1 전원(예: GND) 사이에도 바이패스 커패시터(CDD)가 연결되어, 각 트랜지스터(M3,M4)의 제2단에 제2 전원 인가(VDD,P) 시에 ac 노이즈 성분이 유입되는 것을 방지한다.In addition, a bypass capacitor (C DD ) is connected between the center tap on the primary side of the output transformer (TF2) and the first power supply (e.g., GND), and the second power supply is connected to the second terminal of each transistor (M3, M4). Prevents AC noise components from entering when applying (V DD,P ).

이러한 제2 실시예에서, 제어부(미도시)는 제1 내지 제4 트랜지스터(M1~M4)의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 제1 내지 제4 트랜지스터(M1~M4)를 모두 턴온시켜서 고출력 모드를 구동할 수 있고, 제1 및 제2 트랜지스터(M1,M2) 중 어느 하나(예: M1)와 제3 및 제4 트랜지스터(M3,M4) 중 어느 하나(예: M3)만 턴온시키는 저출력 모드를 구동할 수도 있다. In this second embodiment, the control unit (not shown) controls the direct current bias voltage applied to each gate of the first to fourth transistors (M1 to M4) to control all of the first to fourth transistors (M1 to M4). The high output mode can be driven by turning on, and only one of the first and second transistors (M1, M2) (e.g., M1) and one of the third and fourth transistors (M3, M4) (e.g., M3) It is also possible to drive a low-power mode that turns it on.

실질적으로, 저출력 모드의 경우 총 4가지 조합(M1과 M3의 턴온, M1과 M4의 턴온, M2와 M3의 턴온, M2와 M4의 턴온) 중 어느 하나의 방법을 이용하면 된다. Practically, in the case of low-output mode, any one of four combinations (turn-on of M1 and M3, turn-on of M1 and M4, turn-on of M2 and M3, and turn-on of M2 and M4) can be used.

이와 같이, 본 발명의 제2 실시예에 따르면, 높은 출력전력이 요구될 경우에는 모든 트랜지스터(M1~M4)를 턴온시키고, 낮은 출력 전력이 요구될 경우에는 구동 증폭단에 위치한 두 트랜지스터(M1,M2) 중 어느 하나와 전력 증폭단에 위치한 두 트랜지스터(M3,M4) 중 어느 하나를 턴온시켜서, 이중 모드를 구현할 수 있다.As such, according to the second embodiment of the present invention, when high output power is required, all transistors (M1 to M4) are turned on, and when low output power is required, the two transistors (M1 and M2) located in the driving amplifier stage are turned on. ) and one of the two transistors (M3, M4) located in the power amplifier stage can be turned on to implement dual mode.

다음으로, 도 7은 본 발명에 의한 또 다른 실시예를 보인 것으로, 전력 증폭단이 캐스코드(Casecode) 구조로 형성된 예시이다. 이 경우 공통-소스 트랜지스터의 게이트 전압 뿐만 아니라, 공통-게이트 트랜지스터의 게이트 전압을 제어하여 차동 증폭기를 구성하는 두 개의 증폭단 중 어느 하나를 턴오프할 수 있다. Next, Figure 7 shows another embodiment according to the present invention, which is an example in which the power amplifier stage is formed in a cascode structure. In this case, one of the two amplifier stages constituting the differential amplifier can be turned off by controlling the gate voltage of the common-gate transistor as well as the gate voltage of the common-source transistor.

도 7은 본 발명의 제3 실시예에 따른 이중모드 차동 증폭기를 나타낸 도면이다. 이러한 본 발명의 제3 실시예에 따른 이중모드 차동 증폭기(300)는 도 4의 기본 회로 구성에서 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 캐스코드로 더 추가된 경우이다.Figure 7 is a diagram showing a dual-mode differential amplifier according to a third embodiment of the present invention. The dual-mode differential amplifier 300 according to the third embodiment of the present invention is a case in which the third transistor M3 and the fourth transistor M4 are further added as cascode to the basic circuit configuration of FIG. 4.

이때, 제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2단과 출력 변압기(TF2)의 1차측의 제1단 사이에 캐스코드 연결된다. 또한, 제4 트랜지스터(M4)는 제2 트랜지스터(M2)의 제2단과 출력 변압기(TF2)의 1차측의 제2단 사이에 캐스코드 연결된다. At this time, the third transistor M3 is cascode connected between the second terminal of the first transistor M1 and the first terminal of the primary side of the output transformer TF2. Additionally, the fourth transistor M4 is cascode connected between the second terminal of the second transistor M2 and the second terminal of the primary side of the output transformer TF2.

이 경우, 제어부(미도시)는 제1 내지 제4 트랜지스터(M1~M4)의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 높은 출력전력이 요구될 경우에는 제1 내지 제4 트랜지스터(M1~M4)를 모두 턴온시키는 고출력 모드를 구동하고, 낮은 출력전력이 요구될 경우에는 제1 및 제3 트랜지스터(M1,M3: 턴온, M2,M4: 턴오프)만 턴온시키거나 제2 및 제4 트랜지스터만 턴온(M2,M4: 턴온, M1,M3: 턴오프)시키는 저출력 모드를 선택적으로 구동할 수 있다.In this case, the control unit (not shown) controls the direct current bias voltage applied to each gate of the first to fourth transistors (M1 to M4), and when high output power is required, the first to fourth transistors (M1 to M4) are controlled. M4) is driven in a high output mode that turns on all, and when low output power is required, only the first and third transistors (M1, M3: turn on, M2, M4: turn off) are turned on or the second and fourth transistors are turned on. A low output mode that only turns on (M2, M4: turn on, M1, M3: turn off) can be selectively driven.

이러한 제3 실시예의 경우 역시, 고출력 모드에서는 차동 모드로 동작하고, 저출력 모드에서는 단일 모드로 동작하게 된다. In the case of this third embodiment, it also operates in differential mode in the high output mode and in single mode in the low output mode.

이와 같은 본 발명에 의한 이중모드 차동 증폭기는 추가적인 캐패시터의 사용 및 게이트 전압의 on/off 제어만으로 이중모드를 달성할 수 있고, 특히 낮은 출력전력 모드(저출력 모드)에서는 부하 임피던스(load impedance)가 효율이 개선되는 방향으로 자동으로 가변되도록 하여, 낮은 출력전력 모드에서의 효율을 개선할 수 있도록 한다. The dual-mode differential amplifier according to the present invention can achieve dual mode only by using an additional capacitor and controlling the gate voltage on/off, and especially in low output power mode (low output mode), load impedance is efficient. By automatically changing the direction of improvement, efficiency in low output power mode can be improved.

또한, 본 발명에 의한 이중모드 차동 증폭기는 이중모드 달성을 위하여 추가적인 회로의 사용이 불필요하기 때문에, 추가적인 dc 전력 소모가 없는 관계로, 전체 집적회로의 면적 증가가 없으며, 낮은 출력 전력 영역에서의 효율 개선량의 감소를 최소화 할 수 있다. In addition, since the dual-mode differential amplifier according to the present invention does not require the use of additional circuits to achieve dual mode, there is no additional DC power consumption, there is no increase in the area of the overall integrated circuit, and efficiency in the low output power range is low. The decrease in improvement amount can be minimized.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely illustrative, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the attached patent claims.

100,200,300: 이중모드 차동 증폭기
TF1: 입력 변압기 TF2: 출력 변압기
TF2: 중간 변압기 M1: 제1 트랜지스터
M2: 제2 트랜지스터 M3: 제3 트랜지스터
M4: 제4 트랜지스터 CG1,CG,D1: 제1 커패시터
CG2,CG,D2: 제2 커패시터 CG,P1: 제3 커패시터
CG,P2: 제4 커패시터 CDD: 바이패스 커패시터
VGP,VGN,VGP,D,VGN,D,VCGP,VCGN: 직류 바이어스 전원100,200,300: Dual-mode differential amplifier
TF1: Input transformer TF2: Output transformer
TF2: intermediate transformer M1: first transistor
M2: second transistor M3: third transistor
M4: Fourth transistor C G1 ,C G,D1 : First capacitor
C G2 ,C G,D2 : Second capacitor C G,P1 : Third capacitor
C G,P2 : Fourth capacitor C DD : Bypass capacitor
V GP ,V GN ,V GP,D ,V GN,D ,V CGP ,V CGN : Direct current bias power

Claims (12)

1차측으로 입력되는 단일 종단 신호를 차동 신호로 변환하여 2차측의 제1단 및 제2단을 통해 출력하는 입력 변압기;
제1단이 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제1 트랜지스터;
제1단이 상기 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제2 트랜지스터;
상기 2차측의 제1단과 제1 트랜지스터의 게이트 사이에 연결된 제1 커패시터;
상기 2차측의 제2단과 제2 트랜지스터의 게이트 사이에 연결된 제2 커패시터;
1차측의 제1단 및 제2단이 상기 제1 및 제2 트랜지스터의 각 제2단과 연결되고, 1차측으로 입력되는 신호를 단일 종단 신호로 변환하여 2차측으로 출력하는 출력 변압기; 및
상기 제1 및 제2 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 상기 제1 및 제2 트랜지스터를 모두 턴온시키는 고출력 모드 또는 상기 제1 및 제2 트랜지스터 중 어느 하나만 턴온시키는 저출력 모드를 선택적으로 구동하는 제어부를 포함하는 이중모드 차동 증폭기.An input transformer that converts a single-ended signal input to the primary side into a differential signal and outputs it through the first and second stages of the secondary side;
A first transistor whose first stage is connected to a first power source and which amplifies the signal input to the gate and outputs it to the second stage;
a second transistor whose first stage is connected to the first power source and which amplifies the signal input to the gate and outputs it to the second stage;
a first capacitor connected between the first end of the secondary side and the gate of the first transistor;
a second capacitor connected between the second end of the secondary side and the gate of the second transistor;
an output transformer whose first and second ends of the primary are connected to each second terminal of the first and second transistors, and which converts a signal input to the primary into a single-ended signal and outputs it to the secondary; and
By controlling the direct current bias voltage applied to each gate of the first and second transistors, a high output mode that turns on both the first and second transistors or a low output mode that turns on only one of the first and second transistors is selected. A dual-mode differential amplifier including a control section driven by . 청구항 1에 있어서,
상기 제1 및 제2 트랜지스터의 각 제1단은 소스단이고 각 제2단은 드레인단인 이중모드 차동 증폭기.In claim 1,
A dual-mode differential amplifier wherein each first stage of the first and second transistors is a source stage and each second stage is a drain stage. 청구항 1에 있어서,
상기 제1 전원은 접지 전원인 이중모드 차동 증폭기.In claim 1,
A dual-mode differential amplifier wherein the first power source is a ground power source. 청구항 3에 있어서,
상기 출력 변압기의 1차측의 센터탭을 통해 상기 제1 및 제2 트랜지스터의 제2단에 적용되는 제2 전원이 상기 제1 전원보다 높은 값으로 인가되는 이중모드 차동 증폭기.In claim 3,
A dual-mode differential amplifier in which a second power applied to the second stage of the first and second transistors is applied at a higher value than the first power through a center tab on the primary side of the output transformer. 청구항 4에 있어서,
상기 출력 변압기의 1차측의 센터탭과 상기 제1 전원 사이에 연결되어 상기 제2 전원 인가 시에 ac 노이즈 성분을 제거하는 바이패스 커패시터를 더 포함하는 이중모드 차동 증폭기.In claim 4,
A dual-mode differential amplifier further comprising a bypass capacitor connected between the center tab on the primary side of the output transformer and the first power source to remove AC noise components when the second power source is applied. 청구항 1에 있어서,
상기 출력 변압기는,
2차측의 제1단을 통해 상기 단일 종단 신호를 출력하여 부하로 공급하고, 2차측의 제2단이 상기 제1 전원과 연결된 이중모드 차동 증폭기. In claim 1,
The output transformer is,
A dual-mode differential amplifier that outputs the single-ended signal through the first stage of the secondary side and supplies it to a load, and where the second stage of the secondary side is connected to the first power supply. 청구항 1에 있어서,
상기 제1 트랜지스터의 제2단과 상기 출력 변압기의 1차측의 제1단 사이에 캐스코드 연결되고, 상기 제어부의 제어에 따라 게이트로 직류 바이어스 전압이 인가되는 제3 트랜지스터; 및
상기 제2 트랜지스터의 제2단과 상기 출력 변압기의 1차측의 제2단 사이에 캐스코드 연결되고, 상기 제어부의 제어에 따라 게이트로 직류 바이어스 전압이 인가되는 제4 트랜지스터를 더 포함하는 이중모드 차동 증폭기. In claim 1,
a third transistor connected in cascode between the second terminal of the first transistor and the first terminal of the primary side of the output transformer, and configured to apply a direct current bias voltage to the gate under the control of the control unit; and
A dual-mode differential amplifier further comprising a fourth transistor connected in cascode between the second terminal of the second transistor and the second terminal of the primary side of the output transformer, and configured to apply a direct current bias voltage to the gate under the control of the control unit. . 청구항 7에 있어서,
상기 제어부는,
상기 제1 내지 제4 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 상기 제1 내지 제4 트랜지스터를 모두 턴온시키는 고출력 모드 또는 상기 제1 및 제3 트랜지스터만 턴온시키거나 상기 제2 및 제4 트랜지스터만 턴온시키는 저출력 모드를 선택적으로 구동하는 이중모드 차동 증폭기. In claim 7,
The control unit,
By controlling the direct current bias voltage applied to each gate of the first to fourth transistors, a high output mode in which all of the first to fourth transistors are turned on, or only the first and third transistors are turned on, or the second and third transistors are turned on. 4 A dual-mode differential amplifier that selectively drives a low-power mode that turns on only the transistor. 청구항 1에 있어서,
1차측의 제1단과 제2단이 상기 제1 및 제2 트랜지스터의 각 제2단과 연결된 중간 변압기;
제1단이 상기 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제3 트랜지스터;
제1단이 상기 제1 전원에 연결되며, 게이트로 입력되는 신호를 증폭하여 제2단으로 출력하는 제4 트랜지스터;
상기 중간 변압기의 2차측의 제1단과 상기 제3 트랜지스터의 게이트 사이에 연결된 제3 커패시터;
상기 중간 변압기의 2차측의 제2단과 상기 제4 트랜지스터의 게이트 사이에 연결된 제4 커패시터를 더 포함하며,
상기 출력 변압기는,
1차측의 제1단 및 제2단이 상기 제3 및 제4 트랜지스터의 각 제2단과 연결되어 1차측으로 입력되는 신호를 단일 종단 신호로 변환하여 2차측으로 출력하는 이중모드 차동 증폭기.In claim 1,
an intermediate transformer whose first and second terminals on the primary side are connected to each second terminal of the first and second transistors;
A third transistor, the first stage of which is connected to the first power source, amplifies the signal input to the gate and outputs the signal to the second stage;
a fourth transistor whose first stage is connected to the first power source and which amplifies the signal input to the gate and outputs it to the second stage;
a third capacitor connected between the first terminal of the secondary side of the intermediate transformer and the gate of the third transistor;
It further includes a fourth capacitor connected between the second terminal of the secondary side of the intermediate transformer and the gate of the fourth transistor,
The output transformer is,
A dual-mode differential amplifier in which the first and second stages of the primary are connected to the second stages of each of the third and fourth transistors to convert a signal input to the primary into a single-ended signal and output it to the secondary. 청구항 9에 있어서,
상기 제어부는,
상기 제1 내지 제4 트랜지스터의 각 게이트로 인가되는 직류 바이어스 전압을 제어하여, 상기 제1 내지 제4 트랜지스터를 모두 턴온시키는 고출력 모드 또는 상기 제1 및 제2 트랜지스터 중 어느 하나와 상기 제3 및 제4 트랜지스터 중 어느 하나만 턴온시키는 저출력 모드를 선택적으로 구동하는 이중모드 차동 증폭기. In claim 9,
The control unit,
A high output mode that turns on all of the first to fourth transistors by controlling the direct current bias voltage applied to each gate of the first to fourth transistors, or one of the first and second transistors and the third and third transistors. A dual-mode differential amplifier that selectively drives a low-power mode that turns on only one of the four transistors. 청구항 9에 있어서,
상기 중간 변압기의 1차측의 센터탭을 통해 상기 제1 및 제2 트랜지스터의 제2단에 적용되는 제2 전원이 상기 제1 전원보다 높은 값으로 인가되고,
상기 출력 변압기의 1차측의 센터탭을 통해 상기 제3 및 제4 트랜지스터의 제2단에 적용되는 제3 전원이 상기 제1 전원보다 높은 값으로 인가되는 이중모드 차동 증폭기. In claim 9,
The second power applied to the second stage of the first and second transistors is applied at a higher value than the first power through the center tab on the primary side of the intermediate transformer,
A dual-mode differential amplifier in which a third power applied to the second stage of the third and fourth transistors is applied at a higher value than the first power through a center tab on the primary side of the output transformer. 청구항 11에 있어서,
상기 중간 변압기의 1차측의 센터탭과 상기 제1 전원 사이에 연결되어 상기 제2 전원 인가 시에 ac 노이즈 성분을 제거하는 제1 바이패스 커패시터; 및
상기 출력 변압기의 1차측의 센터탭과 상기 제1 전원 사이에 연결되어 상기 제3 전원 인가 시에 ac 노이즈 성분을 제거하는 제2 바이패스 커패시터를 더 포함하는 이중모드 차동 증폭기.In claim 11,
a first bypass capacitor connected between the center tab on the primary side of the intermediate transformer and the first power source to remove AC noise components when the second power source is applied; and
A dual-mode differential amplifier further comprising a second bypass capacitor connected between the center tab on the primary side of the output transformer and the first power source to remove AC noise components when the third power source is applied.
KR1020230039719A 2022-12-16 2023-03-27 Dual-mode differential amplifier KR20240094963A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220176839 2022-12-16

Publications (1)

Publication Number Publication Date
KR20240094963A true KR20240094963A (en) 2024-06-25

Family

ID=

Similar Documents

Publication Publication Date Title
KR100705326B1 (en) Feedback-type variable gain amplifier and method of controlling the same
US7420423B2 (en) Active balun device
US7973605B2 (en) Three-stage frequency-compensated operational amplifier for driving large capacitive loads
US6281753B1 (en) MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability
KR100353295B1 (en) Amplifier with dynamic compensation and method
US8410854B2 (en) Semiconductor integrated circuit device
US20070013438A1 (en) Chopper-stabilized operational amplifier and method
US20090027122A1 (en) Compact Low-Power Class AB Amplifier
JP5523619B2 (en) Variable gain amplifier
EP2234271B1 (en) Amplifier Circuit and Transceiver
US7602248B2 (en) Power amplifier and its idling current setting circuit
US7449950B2 (en) Analog signal processing circuit
CN112106293B (en) Amplifying circuit
EP3913803A1 (en) Amplifiers with wide input range and low input capacitance
CN113746442B (en) Low-voltage high-linearity cascode amplifier
JP2007221402A (en) Variable gain amplifier and semiconductor integrated device
US20140104001A1 (en) Amplifier circuit
JP2023126671A (en) driver circuit
US7688145B2 (en) Variable gain amplifying device
KR20240094963A (en) Dual-mode differential amplifier
EP4040674A1 (en) Amplification circuit with compensation for common-mode voltage fluctuation
US6937100B2 (en) Amplifier circuit with common mode feedback
US6188284B1 (en) Distributed gain line driver amplifier including improved linearity
US10566933B2 (en) Low voltage amplifier with gain boost circuit
US9871494B2 (en) Operational amplifier with class AB output