KR20240093538A - Pqk 암호화를 지원하는 자동차 프로세서 - Google Patents
Pqk 암호화를 지원하는 자동차 프로세서 Download PDFInfo
- Publication number
- KR20240093538A KR20240093538A KR1020247014870A KR20247014870A KR20240093538A KR 20240093538 A KR20240093538 A KR 20240093538A KR 1020247014870 A KR1020247014870 A KR 1020247014870A KR 20247014870 A KR20247014870 A KR 20247014870A KR 20240093538 A KR20240093538 A KR 20240093538A
- Authority
- KR
- South Korea
- Prior art keywords
- microcontroller
- spad
- data bus
- diode
- random number
- Prior art date
Links
- 230000008093 supporting effect Effects 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 196
- 238000000034 method Methods 0.000 claims abstract description 115
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 230000008569 process Effects 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000013307 optical fiber Substances 0.000 claims description 94
- 238000012545 processing Methods 0.000 claims description 71
- 238000001514 detection method Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 37
- 238000012544 monitoring process Methods 0.000 claims description 22
- 238000001465 metallisation Methods 0.000 claims description 18
- 230000002269 spontaneous effect Effects 0.000 claims description 17
- 230000032258 transport Effects 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 12
- 125000004122 cyclic group Chemical group 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000000638 stimulation Effects 0.000 claims 1
- 238000000605 extraction Methods 0.000 description 38
- 230000001143 conditioned effect Effects 0.000 description 23
- 238000012806 monitoring device Methods 0.000 description 20
- 238000011161 development Methods 0.000 description 17
- 230000018109 developmental process Effects 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 14
- 238000012360 testing method Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 238000013478 data encryption standard Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000010791 quenching Methods 0.000 description 3
- 230000000171 quenching effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006862 quantum yield reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0852—Quantum cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/70—Photonic quantum communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/84—Vehicles
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Electromagnetism (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Fuses (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Storage Device Security (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판, 메모리 요소, 적어도 하나의 내부 버스(2), 적어도 하나의 8/16/32/64-비트 마이크로컨트롤러 코어, 하나 이상의 데이터 인터페이스, 및 순수 난수를 위한 적어도 하나의 양자 프로세스 기반 생성기(15)를 포함하는, 자동차에서의 디바이스를 제어하기 위한 보안 마이크로컨트롤러(1)에 관한 것이다. 메모리 요소, 데이터 인터페이스, 양자 프로세스 기반 생성기(15), 및 마이크로컨트롤러 코어(16)는 내부 버스(2)에 연결된다. 양자 프로세스 기반 생성기(15)는 마이크로컨트롤러 코어(16)의 요청시에 난수를 생성하여 제공한다. 마이크로컨트롤러 코어(16)는 메모리 요소 중 하나 이상의 프로그램 및 난수를 사용하여 키를 생성한다. 마이크로컨트롤러 코어(16)는 메모리 요소 중 하나 이상으로부터의 프로그램과 키를 사용하여 보안 마이크로컨트롤러(1) 외부의 디바이스와 교환하는 데이터를 암호화하고 복호화한다. 반도체 기판은 본 명세서에서 언급된 보안 마이크로컨트롤러(1)의 서브 디바이스를 일체로 포함한다.
Description
출원 참고자료
본 PCT 출원은 그 내용이 참조에 의해 본 출원의 요지에 통합되는, 2021년 10월 27일의 독일 특허 출원 10 2021 128 005.2, 2021년 11월 18일의 DE 10 2021 130 107.6, 2022년 5월 2일의 DE 10 2022 110 713.2, 2022년 10월 4일의 DE 10 2022 125 574.3, 2022년 10월 5일의 DE 10 2022 125 617.0, 및 2022년 10월 6일의 DE 10 2022 125 768.1에 대해 우선권을 주장한다.
본 발명은 특히 암호화를 위한 난수 생성기로서, 특히 순수 난수(true random number)를 위한 적어도 하나의 양자 프로세스 기반 생성기(양자 난수 생성기: Quantum Random Number Generator, QRNG)를 포함하는 마이크로컨트롤러에 관한 것이다.
자동차 산업과 기타 산업 분야는 점점 더 다양한 불법 복제 공격에 노출되고 있다. 위조자는 관련 산업 제조자의 예비 부품 및 제품을 복제하고 전형적으로 해당 브랜드 이름을 사용한다. 해커 공격, 예를 들어 자동차 대 자동차 또는 자동차 대 x 통신 또는 차량의 구성요소 내 데이터 통신과 같이 제품 내에서 또는 제품과 제품 사이의 데이터의 전송에 영향을 미치는 것은, 특히 자율 시스템과 이러한 자율 시스템이 있는 외부로부터의 데이터 통신과 해커 공격으로부터의 보호와 관련하여 이러한 자율 시스템으로부터 외부로의 데이터 통신과 관련된 추가 위험이다.
이러한 시스템에서 데이터 암호화를 위해 현재 사용되는 난수 생성기의 엔트로피 특성은 대부분 불충분하다. 순수 난수를 위한 양자 프로세스 기반 생성기(양자 난수 생성기: QRNG)는 종래 기술에서 공지되어 있지만, 통합하는 것이 어렵거나 낮은 양자 수율을 가진다.
난수 생성을 위한 마이크로컨트롤러 및 양자 프로세스 기반 생성기를 갖춘 데이터 및 신호 처리 디바이스의 세부 사항은 예를 들어 다음과 같은 것에 기술되어 있다:
-
US-B-10 802 800
-
Session key. In: Wikipedia, the free encyclopedia. Editing status: 1 October 2020. URL: https://en.wikipedia.org/w/index.php?title= Session_key&oldid=981281879 [accessed on 31 May 2022];
- Integrated circuit. In: Wikipedia, the free encyclopedia. Editing status: 12 October 2021. URL: https://en.wikipedia.org/w/index.php?title= Integrated_circuit& oldid=1049603915 [accessed on 31 May 2022];
- BIOS. In: Wikipedia, the free encyclopedia. Editing status: 24 October 2021. URL: https://en. wikipedia.org/w/index.php?title=BIOS&oldid =1051566527 [accessed on 31 May 2022];
- BURRI, S. [et al.]: SPADs for Quantum Random Number Generators and beyond. In: 19th Asia and South Pacific Design Automation Conference (ASP-DAC), 20-23 January 2014, Singapore, IEEE, p. 788-794. DOI: 10.1109/ASPDAC. 2014.6742986;
- Fabio Acerbi, Nicola Massari, Leonardo Gasparini, Alessandro Tomasi, Nicola Zorzi, Giorgio Fontana, Lorenzo Pavesi, Alberto Gola in "Structures and Methods for fully-integrated Quantum Random Number Generators", IEEE Journal of selected topics in quantum electronics, Vol. 26, No. 3, May/June 2020.
본 발명의 목적은 광학 양자 프로세스에 기초하여 순수 난수를 생성하기 위한 디바이스 및 방법을 제공하는 것이다.
본 발명의 목적은 자동차에서의 디바이스를 제어하기 위한 마이크로컨트롤러를 제안하는 것으로 달성되며, 마이크로컨트롤러는,
- 반도체 기판,
- 메모리 요소,
- 적어도 하나의 내부 버스,
- 적어도 하나의 마이크로컨트롤러 코어,
- 하나 이상의 데이터 인터페이스, 및
- 순수 난수를 위한 적어도 하나의 양자 프로세스 기반 생성기를 포함하며,
- 메모리 요소는 내부 버스에 연결되고,
- 데이터 인터페이스는 내부 버스에 연결되고,
- 양자 프로세스 기반 생성기는 내부 버스에 연결되고,
- 마이크로컨트롤러 코어는 내부 버스에 연결되고,
- 양자 프로세스 기반 생성기는 특히 마이크로컨트롤러 코어의 요청시에 난수를 생성하고,
- 양자 프로세스 기반 생성기는 상기 난수를 제공하고,
- 마이크로컨트롤러 코어는 메모리 요소 중 하나 이상으로부터의 프로그램 및 난수를 사용하여 키를 생성하며,
- 마이크로컨트롤러 코어는 외부 디바이스와 교환하거나 데이터 인터페이스를 통해 내부적으로 교환하는 데이터를 암호화하고 복호화하기 위해 메모리 요소 중 하나 이상으로부터의 프로그램과 키를 사용하며,
- 반도체 기판은 본 명세서에서 언급된 보안 마이크로컨트롤러의 서브 디바이스를 일체로 포함하고,
- 상기 양자 프로세스 기반 생성기는 광양자 신호를 위한 광원으로서 적어도 하나의 제1 SPAD 다이오드를 포함하고,
- 양자 프로세스 기반 생성기는 광양자 신호를 수신하기 위한 광검출기로서 적어도 하나의 제2 SPAD 다이오드를 포함하고,
- 양자 프로세스 기반 생성기는 적어도 하나의 처리 회로를 포함하고,
- 양자 프로세스 기반 생성기는 적어도 하나의 제1 SPAD 다이오드를 적어도 하나의 제2 SPAD 다이오드에 광학적으로 연결하기 위한 적어도 하나의 광섬유를 포함하고,
- 양자 기반 생성기는 광을 방출하기 위한 전기 에너지를 적어도 하나의 제1 SPAD 다이오드에 공급하기 위한 동작 회로를 포함하고,
- 양자 기반 생성기는, 적어도 하나의 제2 SPAD 다이오드의 신호를 검출하고 적어도 하나의 제2 SPAD 다이오드의 신호로부터 난수를 형성할 뿐만 아니라 난수를 마이크로컨트롤러 코어에 제공하기 위한 처리 회로를 포함한다.
본 발명에 필수적인 마이크로컨트롤러의 특징은 순수 난수의 생성을 위한 양자 프로세스 기반 생성기(양자 프로세스 기반 엔트로피 소스)이다. 상기 생성기는 광학 양자 프로세스, 즉 각각 적어도 하나의 제2 또는 수신기 SPAD 다이오드에서의 자극된 및 자발적 광자 방출의 조합에 기초한다. 상기 수신기 SPAD 다이오드는 광 도파관을 통해 적어도 하나의 제1 또는 송신기 SPAD 다이오드에 결합된다. 두 SPAD 다이오드는 모두 가이거 모드(Geiger mode)에서 작동된다.
혁신의 특징은, 제1 및 제2 SPAD 다이오드가 집적되는 반도체 재료에 차례로 형성되는 절연층으로서 금속화 스택의 일부인 하나 이상의 유전층의 적어도 일부 또는 섹션으로서 광섬유를 형성하는 것으로 이루어진다. 대안적으로, 광섬유는 또한 2개의 반도체 기판을 함께 결합할 수 있으며, 각각의 기판에는 제1 SPAD 다이오드 중 적어도 하나와 제2 SPAD 다이오드 중 적어도 하나가 형성된다. 그러나, 모든 SPAD 다이오드가 그 안에 집적되고, 그 표면에 광섬유가 배열된 반도체 기판으로 마이크로컨트롤러를 설계하는 것이 바람직하다.
제2 SPAD 다이오드로부터 자발적 및 자극된 광자 방출의 출현으로 인해, 그 방출 신호는 높이가 상이한 극히 좁은 펄스(이하, 스파이크로서 지칭됨)를 가진다. 따라서, 방출 신호는 단일 광자 방출의 결과로서 발생하는 제1 스파이크를 포함한다. 제1 스파이크보다 높은 제2 SPAD 다이오드의 방출 신호의 제2 스파이크는 자발적 광자 방출이 자극된 광자 방출과 일치할 때 발생한다. 이러한 조합된 광자 방출의 출현은 매우 무작위적이며, 즉 양자 프로세스 기반이며, 이는 바로 제2 스파이크 출현의 시간적 순서의 평가가 이제 이로부터 순수 난수를 생성하는 데 적합한 이유이다.
이와 관련하여, 본 발명의 유리한 추가 전개에서, 적어도 하나의 제2 SPAD 다이오드의 방출 신호가 제1 스파이크, 및 제1 스파이크보다 큰 제2 스파이크를 가지는 것이 제공되며, 제1 및 제2 스파이크는 사전 한정 가능한 기준값보다 각각 크고, 제1 스파이크는 적어도 하나의 제2 SPAD 다이오드의 동시에 유발된 자극된 광자 방출 없이 적어도 하나의 제2 SPAD 다이오드의 자발적 광자 방출로 인해 발생하고, 제2 스파이크는 적어도 하나의 제1 SPAD 다이오드의 광자의 수신에 의해 자극된 적어도 하나의 제2 SPAD 다이오드의 자발적 광자 방출의 동시 출현으로 인해 발생하고, 양자 프로세스 기반 생성기의 처리 회로는 제2 스파이크의 시간 간격과 임계값의 비교에 기초하여 또는 제2 스파이크의 시간 간격의 상호 비교에 기초하여 난수를 생성하기 위한 비트로서 제1 논리값 또는 제2 논리값을 생성한다.
본 발명의 변형에 따르면, 순수 난수는 두 스파이크 사이의 시간 간격과 임계값의 비교에 기초하여 처리 회로가 제1 논리값 또는 제2 논리값을 생성하도록 생성되며, 처리 회로는 시간 간격이 임계값보다 작으면 난수의 비트로서 제1 논리값을 출력하고, 시간 간격이 임계값보다 크면 난수의 비트로서 제2 논리값을 출력한다.
제2 변형에 따르면, 순수 난수는 처리 회로가 상이한 쌍들의 제2 스파이크의 제2 스파이크의 시간 간격의 비교에 기초하여 제1 논리값 또는 제2 논리값을 생성하도록 생성되며, 처리 회로는, 가장 최근에 발생한 제2 스파이크의 시간 간격이 예를 들어 뒤에서 두 번째 제2 스파이크와 뒤에서 세 번째 제2 스파이크 사이 또는 다른 쌍의 이전의 제2 스파이크 사이의 시간 간격보다 작으면 난수를 생성하기 위한 비트로서 제1 논리값을 출력하고, 가장 최근에 발생한 제2 스파이크의 시간 간격이 예를 들어 뒤에서 두 번째 제2 스파이크와 뒤에서 세 번째 제2 스파이크 사이 또는 다른 쌍의 이전의 제2 스파이크 사이의 시간 간격보다 크면 난수를 생성하기 위한 비트로서 제2 논리값을 출력한다.
순수 난수를 생성하는 상기된 두 가지 변형에 대해, 시간 간격을 임계값(변형 1)과 또는 서로(변형 2)와 비교할 때 동일성이 검출되면, 이러한 결과는 난수를 위해 활용하기 위해 폐기된다. 대안적으로, 동일성에 대한 비교의 결과가 또한 활용될 수 있지만, 이는 순수하게 제1 논리값 또는 제2 논리값으로서 우연히 평가되어야 한다.
완벽을 기하기 위해, 기본적으로 제1 스파이크의 높이의 3배인 제3 스파이크가 제2 또는 수신기 SPAD 다이오드에서의 방출 신호에서 발생할 수 있다는 점이 또한 언급되어야 한다. 이러한 이벤트는 제1 SPAD 다이오드의 광자의 수신에 의해 자극된 광자 방출이 차례로 자극되는 제2 SPAD 다이오드로부터의 자발적 광자 방출과 일치할 때 발생한다. 유리하게, 이들 "3중 스파이크"는 사용되지 않는다. 이와 관련하여, 각각의 제2 SPAD 다이오드의 방출 신호를 검사할 때, 해당 신호는 순수 난수의 생성을 위해 평가되기 위해 위치되어야만 하는 사전 정의된 기준값 범위와 비교된다.
여러 쌍의 제1 SPAD 다이오드와 제2 SPAD 다이오드가 제공되면, 순수 난수의 개별 비트의 생성을 병렬화하는 것이 유리하며, 제2 SPAD 다이오드의 방출 신호는 처리 회로에 공급 가능하고, 처리 회로는 각각의 제2 SPAD 다이오드의 방출 신호에 기초하여 난수를 생성하기 위한 비트 중 상이한 비트를 출력한다.
제1 SPAD 다이오드와 제2 SPAD 다이오드의 쌍은 전형적으로 순수 난수의 개별 비트의 순차적 생성을 위해 충분하며, 처리 회로는 난수 생성을 위해 비트의 논리값을 순차적으로 출력한다.
제1 SPAD 다이오드와 제2 SPAD 다이오드의 광학 결합의 추가 변형은 단일 SPAD 다이오드에 광학적으로 결합되는 단일의 제1 SPAD 다이오드 및 여러 개의 제2 SPAD 다이오드가 제공된다는 사실에서 알 수 있으며, 제2 SPAD 다이오드의 방출 신호는 처리 회로에 공급 가능하며, 처리 회로는 각각의 제2 SPAD 다이오드의 방출 신호에 기초하여 난수를 생성하기 위한 비트 중 상이한 비트를 출력한다.
기능 오류를 검출할 수 있고 오류에도 불구하고 난수를 생성할 수 있도록, 오류 검출 유닛과 의사 난수 생성기가 유리한 방식으로 제공될 수 있으며, 양자 기반 생성기의 처리 회로는, 상기 오류 검출 유닛이 양자 프로세스 기반 생성기의 광학적 양자 기반 프로세스를 담당하는 구성요소의 기능에서의 오류 또는 그 처리 회로의 오류를 검출할 때, 적어도 하나의 제2 SPAD 다이오드의 방출 신호에 기초하여 난수를 생성하기 위해 비트를 출력하는 것으로부터, 의사 난수를 생성하기 위해 의사 난수 생성기에 의해 생성된 비트를 출력하는 것으로 전환한다. 여기서, 오류 검출 유닛은 오류가 검출될 때 특히 오류의 유형 및/또는 원인을 나타내는 오류 신호를 출력하는 것이 편리할 수 있다. 오류 검출 유닛은 유리하게 오류가 존재한다는 것뿐만 아니라 어떤 종류의 오류가 발생했는지도 인지한다. 이러한 이벤트에 대한 양자 기반 생성기의 반응은 응용 분야에 의존하며, 예를 들어 자체 테스트가 수행된다는 것을 의미할 수 있다. 그러나, 바람직하게, 양자 기반 생성기는 결함이 있는 경우, 예를 들어 오류가 검출되기 전에 양자 기반 생성기에 의해 생성된 마지막 비트에 기초하여 의사 난수를 생성하는 의사 난수 생성기로 전환된다.
오류의 가능한 원인은,
- 마이크로컨트롤러의 개별 구성요소에 대한 공급 전압의 오작동,
- 제1 및/또는 제2 SPAD 다이오드의 부정확한 신호 생성,
- 광섬유의 오작동 및/또는 제1 SPAD 다이오드 및/또는 제2 SPAD 다이오드가 광섬유에 연결될 때,
- 마이크로컨트롤러의 아날로그 및/또는 디지털 부품과 양자 난수 생성기 각각에서의 회로 고장,
- David Johnston, Random Number Generators - Principles and Practices, Chapters 8 and 9, 2018, Walter De Gruyter GmbH, Berlin/Boston, ISBN 978-1-5015-1530-2에 예시적으로 설명된 바와 같은 테스트에 의해 수행될 수 있는, 공급된 난수의 부정확한 엔트로피일 수 있다.
오류 검출 유닛과 의사 난수 생성기를 갖춘 마이크로컨트롤러의 상기된 변형은 위에서 설명된 것 이외의 양자 기반 생성기를 가지는 마이크로컨트롤러를 사용하여 또한 실현될 수 있다. 이와 관련하여, 이러한 추가 전개의 요지에 대해 독립적인 보호가 주장된다.
본 발명의 유리한 구성에서, 메모리 요소는 하나 이상의 판독/기록 메모리(RAM) 및/또는 하나 이상의 기록 가능한 비휘발성 메모리, 특히 EEPROM 메모리 및/또는 플래시 메모리 및/또는 일회성 프로그래밍 가능(OTP) 메모리 및/또는 하나 이상의 판독 전용 메모리 및/또는 하나 이상의 비휘발성 제조자 메모리, 특히 하나 이상의 제조자 ROM 및/또는 하나 이상의 제조자 EEPROM 및/또는 하나 이상의 제조자 플래시 메모리를 포함하는 것이 제공될 수 있다.
본 발명의 편리한 구성에서, 제조자 ROM이 부팅 소프트웨어를 포함하는 것이 제공될 수 있다.
본 발명의 추가적인 편리한 구성에서, 제조자 메모리와 내부 버스 사이에 제조자 방화벽이 제공되는 것이 제공될 수 있다.
본 발명의 편리한 추가 전개에서, 마이크로컨트롤러는,
- 기본 클록 생성기,
- 클록 생성기 회로, 및/또는
- 재설정 회로, 및/또는
- 동작 전압을 제공하는 전압 조정기를 갖춘 전원 공급 장치 또는 Vcc 회로, 및/또는
- 접지 회로 및/또는
- 입력/출력 회로 및/또는
- 하나 이상의 처리 모듈을 구비하며,
- 처리 모듈은 내부 버스와 통신하며,
- 처리 모듈은 이하의 모듈들 중 하나 이상을 포함한다:
- CRC 모듈(순환 중복 검사),
- 클록 생성기 모듈,
- DES 가속기 및/또는 AES 가속기와 함께,
- 하나 이상의 타이머 모듈,
- 안전 모니터링 및 제어 회로,
- 데이터 인터페이스, 특히 범용 비동기 수신기 송신기.
본 발명의 추가적인 유리한 구성에서,
- 반도체 기판은 표면을 포함하고,
- 반도체 기판은 그 표면 아래에 있는 반도체 재료를 포함하고,
- 반도체 기판의 표면은 금속화 스택을 포함하고,
- 금속화 스택은, 반도체 기판의 표면 상에 위치되는 전형적으로 구조화되고 광학적으로 투명한 전기 절연층을 포함하며,
- 이러한 투명한 전기 절연층의 적어도 일부는 적어도 하나의 광섬유를 형성하고,
- 제1 SPAD 다이오드는 반도체 기판의 반도체 재료로부터 광자를 광섬유로 방출하고,
- 적어도 하나의 광섬유는 이러한 광자를 제2 SPAD 다이오드로 수송하는 것이 제공될 수 있다.
본 발명의 편리한 구성에서, 광섬유 내부로부터의 광이 반도체 기판의 반도체 재료로 재진입하고 거기에서 제2 SPAD 다이오드의 디바이스 부품에 부딪치는 방식으로 광섬유가 제2 SPAD 다이오드를 조사하는(irradiate) 것이 제공될 수 있다.
본 발명의 추가적인 편리한 구성에서,
- 적어도 하나의 동작 회로는 적어도 하나의 제1 SPAD 다이오드에 전기 에너지를 적어도 일시적으로 공급하고,
- 적어도 하나의 제1 SPAD 다이오드는 충분한 전기 에너지가 공급될 때 광자를 적어도 하나의 광섬유에 공급하고,
- 적어도 하나의 광섬유는 이러한 광자를 제2 SPAD 다이오드로 수송하고,
- 적어도 하나의 광섬유는 이러한 광자를 제2 SPAD 다이오드로 방출하는 것이 제공될 수 있다.
본 발명의 유리한 구성에서, 하나의 데이터 버스 인터페이스는 유선 자동차 데이터 버스 인터페이스이거나, 또는 여러 데이터 버스 인터페이스 중 하나 이상의 데이터 버스 인터페이스는 유선 자동차 데이터 버스 인터페이스인 것이 제공될 수 있다.
본 발명의 추가 유리한 구성에서, 하나 이상의 유선 자동차 데이터 버스 인터페이스가,
- CAN 데이터 버스 인터페이스, 및/또는
- CAN FD 데이터 버스 인터페이스, 및/또는
- Flexray 데이터 버스 인터페이스, 및/또는
- PSI5 데이터 버스 인터페이스, 및/또는
- DSI3 데이터 버스 인터페이스, 및/또는
- LIN 데이터 버스 인터페이스, 및/또는
- 이더넷 데이터 버스 인터페이스, 및/또는
- MELIBUS 데이터 버스 인터페이스로서 구성되도록 제공될 수 있다.
본 발명의 편리한 추가 전개에서, 하나의 데이터 버스 인터페이스가 무선 데이터 버스 인터페이스이거나, 또는 데이터 인터페이스 중 하나 이상의 데이터 버스 인터페이스가 무선 데이터 버스 인터페이스인 것이 제공될 수 있다.
본 발명의 추가의 유리한 구성에서, 하나 이상의 무선 데이터 버스 인터페이스가,
- WLAN 인터페이스, 및/또는
- 모바일 무선 인터페이스, 및/또는
- 블루투스 인터페이스로서 구성되는 것이 제공될 수 있다.
본 발명의 편리한 구성에서, 하나의 데이터 버스 인터페이스가 유선 데이터 버스 인터페이스이거나, 또는 여러 데이터 인터페이스 중 하나 이상의 데이터 버스 인터페이스가 유선 데이터 버스 인터페이스인 것이 제공될 수 있다.
본 발명의 추가적인 편리한 구성에서, 하나 이상의 유선 데이터 버스 인터페이스가,
- KNX 데이터 버스 인터페이스, 및/또는
- EIB 데이터 버스 인터페이스, 및/또는
- DALI 데이터 버스 인터페이스, 및/또는
- PROFIBUS 데이터 버스 인터페이스로서 구성되는 것이 제공될 수 있다.
본 발명의 중요한 장점은, 광학적으로 결합된 SPAD 다이오드들이 집적되는 반도체 재료가 광자를 수송하는 데 사용되지 않고, 오히려 반도체 재료의 표면에 근접한 하나 이상의 유전체 층, 즉 금속화 스택의 절연층이 수송을 위해 사용된다는 점이다. 이러한 것은 수신기 SPAD 다이오드에 도달하는 광자의 "수율"을 대폭적으로 증가시키며, 이는 더 짧은 시간에 수신기 SPAD 다이오드에서 더 많은 이벤트이 관찰될 수 있음을 의미하며, 이는 차례로 매우 짧은 시간에 더 긴 양자 프로세스 기반 난수 및 더 짧은 시간에 복수의 양자 프로세스 기반 난수를 각각 생성하도록 활용될 수 있다. 이는 소위 포스트 양자 암호화(post-quantum cryptography, PQK) 또는 양자 컴퓨터 저항 암호화와 관련해서도 안전한 양자 프로세스 기반 난수의 생성 효율성을 증가시킨다.
본 발명은 다양한 예시적인 실시예에 의해, 그리고 도면을 참조하여 아래에서 더 자세히 설명된다.
도 1은 보안 마이크로컨트롤러(1)의 예의 블록도를 도시한다.
도 2는 본 발명에 따른 제1 보안 마이크로컨트롤러(IC1) 및 제2 보안 마이크로컨트롤러(IC2)에 의해 제품을 보호하는 예시적인 프로세스를 도시한다. 여기서, 제1 보안 마이크로컨트롤러(IC1)와 제2 보안 마이크로컨트롤러(IC2)는 서로 데이터를 교환하며, 이는 바람직하게 순수 난수를 위한 하나 이상의 양자 프로세스 기반 생성기(15)를 사용하여 암호화된다.
도 3은 반도체 재료에서 SPAD 다이오드의 집적을 도시한다.
도 4 및 도 5는 제1 SPAD 다이오드와 제2 SPAD 다이오드의 조합을 도시하며, 둘 모두 반도체 재료에 집적되고, 금속화 스택의 일부로서, 즉 금속화 스택의 절연층의 부품 또는 섹션으로서 반도체 재료에 적용된 광 도파관에 의해 광학적으로 결합된다.
도 6은 적어도 하나의 송신기 SPAD 다이오드와 적어도 하나의 수신기 SPAD 다이오드의 양자 기반 엔트로피 소스와, 다이오드들을 광학적으로 결합하고 평가 및 동작 회로를 구성하는 광섬유와의 조합을 도시한다.
도 7은 도 6과 유사하지만, 모니터링 회로가 추가된 배열을 도시한다.
도 8은 본 발명의 예시적인 실시예에 따른 엔트로피 추출 방법에 대한 흐름도를 도시한다.
도 9는 수신기 SPAD 다이오드의 전형적인 출력 신호를 도시한다.
도 10은 본 발명에 따른 광학 양자 기반 프로세스를 사용하여 양자 난수를 생성하는 개별 방법 단계를 개략적으로 도시한다.
도 2는 본 발명에 따른 제1 보안 마이크로컨트롤러(IC1) 및 제2 보안 마이크로컨트롤러(IC2)에 의해 제품을 보호하는 예시적인 프로세스를 도시한다. 여기서, 제1 보안 마이크로컨트롤러(IC1)와 제2 보안 마이크로컨트롤러(IC2)는 서로 데이터를 교환하며, 이는 바람직하게 순수 난수를 위한 하나 이상의 양자 프로세스 기반 생성기(15)를 사용하여 암호화된다.
도 3은 반도체 재료에서 SPAD 다이오드의 집적을 도시한다.
도 4 및 도 5는 제1 SPAD 다이오드와 제2 SPAD 다이오드의 조합을 도시하며, 둘 모두 반도체 재료에 집적되고, 금속화 스택의 일부로서, 즉 금속화 스택의 절연층의 부품 또는 섹션으로서 반도체 재료에 적용된 광 도파관에 의해 광학적으로 결합된다.
도 6은 적어도 하나의 송신기 SPAD 다이오드와 적어도 하나의 수신기 SPAD 다이오드의 양자 기반 엔트로피 소스와, 다이오드들을 광학적으로 결합하고 평가 및 동작 회로를 구성하는 광섬유와의 조합을 도시한다.
도 7은 도 6과 유사하지만, 모니터링 회로가 추가된 배열을 도시한다.
도 8은 본 발명의 예시적인 실시예에 따른 엔트로피 추출 방법에 대한 흐름도를 도시한다.
도 9는 수신기 SPAD 다이오드의 전형적인 출력 신호를 도시한다.
도 10은 본 발명에 따른 광학 양자 기반 프로세스를 사용하여 양자 난수를 생성하는 개별 방법 단계를 개략적으로 도시한다.
도면은 제안된 디바이스 및 방법의 필수 부분을 예시적이고 단순화된 방식으로 도시한다. 예시의 목적을 위해, 본 발명의 교시에 따라서 설계된 특정 예가 이제 첨부 도면을 참조하여 설명될 것이다.
다음의 설명과 도면에 있는 본 발명의 예시적인 실시예는 예시적인 것으로서 간주되어야 하며, 설명된 특정 예나 요소를 제한하는 것으로서 간주되어서는 안 된다. 특정 요소를 수정, 조합 또는 변경하는 것에 의해 다음의 상세한 설명 및/또는 도면으로부터 여러 예가 파생될 수 있다. 또한, 문자 그대로 설명되지 않은 예 또는 요소는 당업자에 의해 설명 및 도면으로부터 도출될 수 있다.
본 발명에 따른 집적 회로는 바람직하게 보안 마이크로컨트롤러(1), 즉 데이터의 보안 암호화를 갖춘 마이크로컨트롤러를 포함한다. 도 1은 블록도 레벨에서 보안 마이크로컨트롤러(1)의 예를 도시한다. 예를 들어, 보안 마이크로컨트롤러(1)는 내부 버스(2)에 연결된 메모리 요소를 포함한다. 예를 들어, 메모리 요소는 하나 이상의 판독/기록 메모리(RAM)(3) 및/또는 EEPROM 메모리(4) 및/또는 플래시 메모리(4) 및/또는 OTP 메모리(4)와 같은 하나 이상의 기록 가능한 비휘발성 메모리를 포함할 수 있다. 더욱이, 보안 마이크로컨트롤러(1)는 바람직하게 ROM과 같은 하나 이상의 비휘발성, 판독 전용 메모리(5)를 포함한다. 또한, 보안 마이크로컨트롤러(1)는 바람직하게 하나 이상의 비휘발성, 기록 가능 및/또는 기록 불가능한 제조자 메모리(6)를 포함하며, 이는 전형적으로 마이크로컨트롤러 또는 다른 전자 디바이스의 잠재적인 후속 검사를 위해 중요할 수 있는 기준 데이터를 포함한다. 기록 불가능한 제조자 메모리(6)의 경우에, 제조자 메모리(6)는 제조자 ROM일 수 있다. 바람직하게, 제조자 ROM(6)은 부팅 소프트웨어를 포함한다. 예를 들어, 보안 마이크로컨트롤러(1)는 하나 이상의 암호화 가속기(7), 예를 들어 암호화 계산을 가속화하고 내부 버스(2)에 연결되는 DES 가속기 및/또는 AES 가속기(7)를 포함한다. 예를 들어, 바람직하게, 적어도 하나의 제조자 방화벽(8)은 제조자 메모리(6)와 내부 버스(2) 사이에 제공된다. 마이크로컨트롤러 코어(16)는 데이터 버스(2)를 통해 상기 메모리들에 액세스한다. 예를 들어, 보안 마이크로컨트롤러(1)는 내부 버스(2)를 통해 마이크로컨트롤러 코어(16)와 통신하는 처리 모듈을 포함한다. 마이크로컨트롤러(1)의 처리 모듈은 바람직하게 CRC 모듈(순환 중복 검사)(11), 클록 생성기 모듈(12), 하나 이상의 타이머 모듈(13), 안전 모니터링 및 제어 회로(14), 순수 난수를 위한 하나 이상의 양자 프로세스 기반 생성기(15)(양자 난수 생성기: QRNG), 8/16/32/64-비트 마이크로컨트롤러 코어(16) 및 하나 이상의 데이터 인터페이스(17), 특히 고속 직렬 데이터를 지원하기 위한 하나 이상의 범용 비동기 수신기 송신기(UART)과 같은 모듈 중 적어도 하나를 포함한다. 보안 마이크로컨트롤러(1)의 다른 회로 부분은 예를 들어 하나 이상의 기본 클록 생성기 회로(21)(CLK) 및/또는 하나 이상의 클록 생성기 모듈(12), 재설정 회로(22), 동작 전압을 제공하는 전압 조정기를 갖춘 전원 공급 장치 또는 Vcc 회로(23), 접지 회로(24) 및 입력/출력 회로(25)를 포함한다.
바람직하게, 보안 마이크로컨트롤러(1)는 보안 인증을 가능하게 하도록 구성된다. 따라서, 인증 코드 외에, 보안 마이크로컨트롤러(1)는 추가 데이터, 예를 들어 하나 이상의 수명 및 사용 기간 데이터 및/또는 예를 들어 물류 데이터 및/또는 예를 들어 상업 데이터 및/또는 웹사이트 및 이메일 주소 및/또는 이미지 데이터, 마이크로컨트롤러 코어(16)가 데이터 인터페이스를 통해 통신하는 자동차의 제어 유닛에 대한 명령의 세트와 같은 데이터를 저장한다. 또한, 보안 마이크로컨트롤러(1)는 추가 애플리케이션 데이터를 저장할 수 있다.
바람직하게, 제1 집적 회로는 예를 들어 제품의 보안 인증을 용이하게 하도록 구성된 보안 마이크로컨트롤러(1)를 포함한다.
도 2는 본 발명에 따른 보안 마이크로컨트롤러(1)를 포함하는 제품을 위한 회로를 제조하기 위한 방법의 예를 도시한다. 예를 들어, 방법은 제품(IT)를 제품의 제2 집적 회로에 기록하는 단계(블록 250)를 포함한다. 제2 집적 회로는 바람직하게 이러한 애플리케이션에 따른 제2 보안 마이크로컨트롤러(1)를 포함한다. 예를 들어, 방법은 제품(ID)에 대응하는 인증 코드를 제1 보안 마이크로컨트롤러(1)의 제1 집적 회로의 메모리에 기록하는 단계(블록 260)를 포함한다. 제품의 제1 집적 회로는 바람직하게 이러한 애플리케이션에 따른 보안 마이크로컨트롤러(1)를 또한 포함한다. 예를 들어, 방법은 다양한 제품(ID) 및 다양한 대응하는 인증 코드를 각각의 보안 마이크로컨트롤러(1)의 각각의 집적 회로의 메모리에 기록하는 단계를 포함한다. 다양한 제품(ID) 및 다양한 대응하는 인증 코드는 또한 각각의 제품이 고유한 제품(ID) 및 고유한 인증 코드를 가지도록 제품당 각각의 보안 마이크로컨트롤러(1)의 각각의 집적 회로의 메모리에 기록될 수 있다(블록 270). 예를 들어 후자의 단계는 각각의 제품에 대해 안전하고 고유한 인증 코드를 제공한다.
예를 들어, 이 설명에서 기술된 특징 중 일부는 회로 또는 제품의 보안 인증을 가능하게 하는 동시에, 해당 회로 또는 제품의 통합적이고 비용 효율적인 제조를 가능하게 한다. 예를 들어, 제2 집적 회로는 바람직하게 보안 인증이 가능하도록 구성된다. 다양한 예에서, 상이한 호스트 디바이스는 회로 또는 제품, 예를 들어 자동차, 스마트폰, 웹 서버, 임의의 데이터 처리 디바이스 등을 인증할 수 있다. 한 예에서, 호스트 디바이스와 회로 사이의 인터페이스는 자동차의 제어 컴퓨터를 통해 확립된다. 다른 예에서, 회로 중 제1 집적 회로는 제품 관련 코드, 제품 설정 정보 등과 같은 추가 데이터를 저장하도록 구성된다. 예를 들어, 호스트 디바이스는 보안 인증이 제1 집적 회로를 통해 수행되었다면 이러한 추가 데이터에 액세스, 수정 또는 처리할 수 있다. 예를 들어, 제1 집적 회로는 인증 후에만 위에서 언급된 추가 데이터에 대한 액세스를 제공하거나 가능하게 하도록 구성된다. 한 예에서, 제품은 다양한 자동차 시리즈에서 사용하기 위한 적응을 거의 또는 전혀 요구하지 않는다.
내부 데이터 버스(2)(도 1 참조)는 여러 개의 마이크로컨트롤러 코어(16)에 대한 여러 개의 데이터 버스(2)를 포함할 수 있어서, 이러한 것들은 시간 지연되어 및/또는 중첩하여 또는 동시에 서로에 관계없이 보안 마이크로컨트롤러(1)의 상이한 서브 디바이스들에 액세스할 수 있다. 그러나, 보안 마이크로컨트롤러(1)는 통상적으로 단지 하나의 내부 데이터 버스(2)와 단지 하나의 마이크로컨트롤러 코어(16)를 포함한다. 바람직하게, 마이크로컨트롤러 코어(16)는 AMR(Advanced Risk Machine) 프로세서 등이다. 바람직하게 8-비트, 16-비트, 32-비트 또는 64-비트 마이크로컨트롤러 컴퓨터 코어이다.
바람직하게, 보안 마이크로컨트롤러(1)는 하나 이상의 판독/기록 메모리(RAM)(3)을 포함한다. 이러한 것은 SRAM 및/또는 MRAM 및/또는 FRMS 등일 수 있다. 이것들은 또한 리프레시 사이클에서 정기적으로 판독하고 재기록해야 하는 DRAM과 같은 동적 판독/기록 메모리일 수 있다. 메모리에 액세스하기 위해, 본 발명에 따른 보안 마이크로컨트롤러(1)는 리프레시 프로세스를 정기적으로 실행하는 액세스 논리를 가질 수 있다. 그러나, DRAM은 전형적으로 공격 기회를 제공하며, 전형적으로 잠재적인 취약점이다. 마이크로컨트롤러 코어(16)는 바람직하게 내부 데이터 버스(2)를 통해 이러한 판독/기록 메모리(RAM)(3)에 액세스할 수 있다.
바람직하게, 보안 마이크로컨트롤러(1)는 하나 이상의 기록 가능한 비휘발성 메모리(4)를 포함한다. 마이크로컨트롤러 코어(16)는 바람직하게 내부 데이터 버스(2)를 통해 이러한 기록 가능한 비휘발성 메모리(4)에 액세스할 수 있다. 상기 비휘발성 메모리는 예를 들어 EEPROM 메모리(4) 또는 플래시 메모리(4) 또는 OTP 메모리(4)를 포함할 수 있다. OTP는 "일회성 프로그래밍 가능(one time programmable)"을 의미한다.
하나의 공격 옵션은 방사선, 예를 들어 X-선 및/또는 이온화 방사선 및/또는 메모리 셀의 가열을 통해 비휘발성 메모리(4)를 소거하는 것일 수 있다. 이러한 목적을 위해, 보안 마이크로컨트롤러(1)는 바람직하게 소거 가능한 메모리(4)의 메모리 셀의 데이터 무결성을 모니터링하는 하나 이상의 안전 모니터링 및 제어 회로(14)를 포함한다. 바람직하게, 메모리 셀은 데이터 워드(바람직하게 8 비트 길이의 데이터 워드, 즉 바이트)에 대해 적어도 2개의 체크 비트가 제공되고, 적어도 하나의 체크 비트는 항상 콘텐츠 1 및 다른 콘텐츠 0을 가져야만 하는 방식으로 중복성을 가진다. 예를 들어, 제1 체크 비트는 바이트의 패리티 비트일 수 있고, 제2 체크 비트는 패리티 비트의 역 비트일 수 있다. 이제 이온화 방사선 등을 이용한 공격이 발생하면, 공격은 두 체크 비트를 모두 동일한 값으로 재설정한다. 하나 이상의 안전 모니터링 및 제어 회로(14)는 이러한 편차를 검출하고, 보안 마이크로컨트롤러(1)가 더 이상 액세스하지 못하도록 차단한다.
바람직하게, 보안 마이크로컨트롤러(1)의 메모리의 각각의 비트는 두 번 설계되어서, 각각의 논리 데이터 비트가 제1 내부 논리값을 가지는 제1 물리적 데이터 비트와 제2 내부 논리값을 가지는 제2 물리적 데이터 비트의 쌍으로서 실현된다. 제2 내부 논리값은 전형적으로 제1 내부 논리값의 반대 논리값이다. 하나 이상의 안전 모니터링 및 제어 회로(14)는 바람직하게 이러한 것이 항상 이러한지를 모니터링한다. 하나 이상의 안전 모니터링 및 제어 회로(14)는 편차를 검출하고, 예를 들어 바람직하게 마이크로컨트롤러 코어(16)에 의한 프로그램 또는 특정 프로그램 부분의 추가 실행을 차단하고, 및/또는 편차가 있는 경우 데이터에 대한 액세스를 차단한다.
바람직하게, 보안 마이크로컨트롤러(1)는 하나 이상의 재설정 회로(22)를 포함한다(도 1 참조). 각 재설정 회로(22)는 사전 결정된 또는 결정 가능한 재설정 조건 및/또는 이러한 재설정 조건의 조합 및/또는 시간 순서가 존재하면 보안 마이크로컨트롤러(1) 및/또는 보안 마이크로컨트롤러(1)의 서브 디바이스를 사전 정의된 상태로 재설정한다. 예를 들어, 상기 조건은 하나 이상의 안전 모니터링 및 제어 회로(14)의 신호일 수 있다. 상기 조건은 또한 보안 마이크로컨트롤러의 동작 전압 전위의 변경 및/또는 값일 수도 있다. 더욱이, 이러한 조건은 보안 마이크로컨트롤러(1)의 하우징의 무결성에 영향을 미칠 수 있다.
바람직하게, 보안 마이크로컨트롤러(1)는 보안 마이크로컨트롤러(1)의 하우징을 개방하기 위한 검출기를 포함한다. 예를 들어, 이러한 것은 보안 마이크로컨트롤러(1)를 직물 네트워크 또는 섬유로서 둘러싸거나 덮거나 또는 보안 마이크로컨트롤러(1)의 적어도 일부를 덮는 단일 라인일 수 있다. 이는 공격을 검출하는 목적을 위해서만 보안 마이크로컨트롤러(1)을 덮는 라인들의 네트워크일 수 있다. 예를 들어, 보안 마이크로컨트롤러(1)는 이러한 라인에 전류를 공급하고 제2 입력/출력에서 다시 이를 끌어올 수 있는 제1 입력/출력을 가질 수 있다. 전류 흐름이 중단되면, 이는 공격의 표시이며, 하나 이상의 안전 모니터링 및 제어 회로(14)가 이를 검출하고, 예를 들어 본 발명에 따른 보안 마이크로컨트롤러(1)의 마이크로컨트롤러 코어(16)에 이러한 공격을 신호한다. 예를 들어, 하우징의 무결성의 위반이 의심되는 경우, 하나 이상의 안전 모니터링 및 제어 회로(14) 중 하나 이상이 보안 마이크로컨트롤러(1)의 메모리의 메모리 콘텐츠에 대한 기록 및/또는 판독 액세스를 비활성화하거나, 또는 이러한 콘텐츠를 소거하거나 사전 정의된 값으로 설정하거나 그렇지 않으면 무의미한 데이터로 덮어쓰거나 다른 방법으로 조작할 수 있다. 보안 마이크로컨트롤러(1)의 메모리는 바람직하게 ROM과 같은 하나 이상의 비휘발성, 판독 전용 메모리(5)를 포함한다. 보안 마이크로컨트롤러(1)의 ROM(6)은 바람직하게 설계에 의해 정의된 데이터 및/또는 프로그램 명령을 포함한다.
바람직하게, 보안 마이크로컨트롤러(1)(예를 들어, 도 1 참조)는 하나 이상의 비휘발성, 기록 가능 및/또는 기록 불가능 제조자 메모리(6)를 포함하며, 여기에 반도체 제조자 또는 다른 공급업체는 일련번호와 같은 생산 및 보안 데이터 등을 저장할 수 있다. 바람직하게, 반도체 제조자는 마지막 생산 테스트가 수행된 후에 기록 가능 및/또는 기록 불가능 비휘발성 제조자 메모리(6)에 대한 액세스를 차단한다. 바람직하게, 기록 가능 및/또는 기록 불가능 제조자 메모리(6)에 대한 액세스는 제조자 비밀번호를 통해 가능하다. 일부 경우에, 이중 키 절차가 적합하다. 이러한 경우에, 고객(반도체 제조자의 하류측)은 비밀번호를 사용한 액세스를 또한 차단할 수 있는 고객 차단 레지스터에 고객 비밀번호를 저장한다. 바람직하게, 반도체 제조자는 고객 비밀번호 및 제조자 비밀번호로만 보안 마이크로컨트롤러(1)의 모든 메모리 영역에 액세스할 수 있다. 바람직하게, 반도체 제조자는 제조자가 전형적으로 재설정 회로(22)의 도움으로 하나 이상의 안전 모니터링 및 제어 회로(14) 중 하나 이상으로 하여금 고객 콘텐츠를 소거하고, 그런 다음 보안 마이크로컨트롤러(1)의 모든 메모리 영역의 오류 분석을 위해 액세스 가능하게 하도록 할 수 있는 분석 비밀번호를 제공한다. 기록 불가능한 제조자 메모리의 경우, 제조자 메모리(6)는 예를 들어 제조자 ROM일 수 있으며, 그 콘텐츠는 예를 들어 보안 마이크로컨트롤러의 반도체 회로를 제조하는 동안 결정된다.
보안 마이크로컨트롤러는 전형적으로 메모리에 저장되고 마이크로컨트롤러 코어(16)에 의해 실행되는 암호화 방법을 통해 암호화된 데이터 및/또는 프로그램 코드 부분 및/또는 명령을 수신 및/또는 전송하는 데 적합하다. 이러한 방법 중 일부는 상당한 컴퓨팅 성능을 요구한다. 따라서, 마이크로컨트롤러 코어(16)가 이러한 암호화 방법의 서브 단계 형태로 이러한 암호화 방법의 특정 프로그램 부분을 실행하는 것이 아니라, 하나 이상의 특수 하드웨어 가속기, 바람직하게 하나 이상의 암호화 가속기(7)의 형태로 마이크로컨트롤러 코어(16) 대신 특별히 합성된 하드웨어 논리를 사용하여 가속화된 속도로 이러한 프로그램 부분을 실행하는 것이 유용한 것으로 입증되었다. 이러한 목적을 위해, 보안 마이크로컨트롤러(1)는 바람직하게 데이터 암호화 표준(DES) 알고리즘을 위한 DES 가속기 및/또는 예를 들어 고급 암호화 표준(AES) 알고리즘을 실행하기 위한 AES 가속기(7)를 가진다. 마이크로컨트롤러 코어(16)는 전형적으로 내부 데이터 버스(2)를 통해 이들 하드웨어 가속기(7)를 어드레스한다. 바람직하게, 마이크로컨트롤러 코어(16)는 클록 시스템에 대한 액세스를 인식할 수 있도록 중복 클록 시스템을 가진다. 하나 이상의 안전 모니터링 및 제어 회로(14) 중 하나 이상은 이들 바람직한 복수의 중복 클록 시스템의 논리적 콘텐츠의 일관성을 모니터링하고, 이로써 공격 및 오류를 검출할 수 있다. 바람직하게, 하나 이상의 제조자 메모리 방화벽(8)은 마이크로컨트롤러 코어(16) 및 보안 마이크로컨트롤러(1)의 테스트 논리가 제조자 메모리에 액세스하는 것을 방지한다. 메모리들은 바람직하게 설명된 바와 같이 제조자 비밀번호를 사용하여 잠금 해제될 수 있다. 바람직하게, 부정확한 엔트리의 수는 공격 성공 확률을 최소화하기 위해 매우 제한된다.
바람직하게, 보안 마이크로컨트롤러는 직렬 데이터 통신을 위한 CRC 데이터를 생성하기 위해 하나 이상의 CRC 모듈(순환 중복 검사)(11)을 포함하며, 이는 한편으로는 전송 프로세스의 경우에 잘못된 데이터 전송을 검출하고, 다른 한편으로는 수신 시에 데이터 메시지의 정확한 수신을 체크하기 위해 대부분의 데이터 프로토콜에서 사용된다. 바람직하게, 보안 마이크로컨트롤러(1)는 보안 마이크로컨트롤러의 회로를 동작시키기 위해 하나 이상의 클록을 생성하는 하나 이상의 클록 생성기 모듈(12)(클록 드라이버, CLK)을 포함한다. 바람직하게, 하나 이상의 클록 생성기 모듈(클록 드라이버, CLK)은 클록 시스템에 대한 공격을 나타내는 12개의 중복 클록을 생성한다. 전형적으로, 보안 마이크로컨트롤러(1)는 타임아웃을 검출하기 위해 요구되는 것과 같은 하나 이상의 타이머 모듈(13)을 포함한다. 바람직하게, 보안 마이크로컨트롤러(1)는 다양한 프로그램 부분의 실행을 모니터링하는 하나 이상의 감시 타이머(watchdog timer)를 포함한다. 상기 감시 타이머는 하나 이상의 안전 모니터링 및 제어 회로(14)의 일부일 수 있다.
본 발명(예를 들어, 도 1 참조)에 따르면, 보안 마이크로컨트롤러(1)는 적어도 하나의 양자 프로세스 기반 생성기(15)를 포함한다. 양자 기반 프로세스는 실제 우연에 기초한다는 이점을 가진다. 1970년대에 물리학자 벨은 "숨겨진 매개변수" 이론이 틀렸다는 것을 증명했다. 이는 광자의 방출과 같은 양자 역학적 사건의 무작위성에 대한 숨겨진 원인이 없음을 의미한다. 예를 들어, 마이크로컨트롤러 코어(16)는 8-비트 마이크로컨트롤러 코어 또는 16-비트 마이크로컨트롤러 코어 또는 32-비트 마이크로컨트롤러 코어 또는 64-비트 마이크로컨트롤러 코어 또는 128-비트 마이크로컨트롤러 코어 등일 수 있다. 보안 마이크로컨트롤러(1)는 하나 이상의 8/16/32/64/128-비트 마이크로컨트롤러 코어(16)를 포함할 수 있으며, 이는 바람직하게 하나 이상의 내부 데이터 버스(2)를 통해 다른 서브 디바이스에 액세스할 수 있다. 바람직하게, 보안 마이크로컨트롤러(1)는 하나 이상의 데이터 인터페이스(17)를 포함한다. 예를 들어, 이러한 데이터 인터페이스는 고속 직렬 데이터를 지원하는 하나 이상의 범용 비동기 수신기 송신기(universal asynchronous receiver transmitter, UART)일 수 있다. 바람직하게, 보안 마이크로컨트롤러(1)는 하나 이상의 기본 클록 생성기(21)(CLK)를 포함하며, 그 각각은 바람직하게 하나 이상의 클록 생성기 모듈(클록 드라이버, CLK)에 기본 클록(12)을 제공한다. 바람직하게, 기본 클록 생성기(21)(CLK)는 발진기이다. 바람직하게, 보안 마이크로컨트롤러(1)는 또한 보안 마이크로컨트롤러(1)에 대한 동작 전압을 제공하는 전압 조정기를 가지는 하나 이상의 전원 공급 장치 또는 Vcc 회로(23)를 포함한다. 바람직하게, 보안 마이크로컨트롤러(1)는 또한 예를 들어 역극성 보호 및 반도체 기판의 전위의 조작에 대한 보호 회로를 포함하는 하나 이상의 접지 회로(24)(즉, 접지 라인에 삽입된 회로 또는 "지면에 대한" 회로, 가장 단순한 경우 라인)를 포함한다. 예를 들어, 접지 회로(24) 중 하나 이상이 역극성 보호를 가지면 유용하다. 예를 들어, 보안 마이크로컨트롤러의 공급 전압 단자 사이의 전력 소비 및/또는 내부 저항 및/또는 전압 강하의 변조가 적어도 일시적으로 보안 마이크로컨트롤러의 동작 프로세스 및/또는 상태에 대해 어떤 결론도 도출할 수 없도록, 접지 회로(24) 중 하나 이상 및/또는 전원 공급 장치 또는 Vcc 회로(23) 중 하나 이상이 상호 작용하면 유용하다.
다른 디바이스를 제어하기 위해 및/또는 다른 디바이스와 통신하기 위해 및/또는 다른 디바이스를 모니터링하기 위해, 보안 마이크로컨트롤러가 전형적으로 바람직하게 3-상 조건을 가정할 수 있는 디지털 입력 및/또는 디지털 출력으로서 대체로 설계되는 하나 이상의 입력/출력 회로(25)를 가지면 대체로 유용하다. 보안 마이크로컨트롤러(1)는 보안 마이크로컨트롤러(1)가 동작 전압과 같은 내부 아날로그 값 및 외부 아날로그 값을 모니터링하는 것을 가능하게 하는 아날로그-디지털 변환기를 포함할 수 있다. 아마도, 보안 마이크로컨트롤러(1)에는 예를 들어 액추에이터를 구동하기 위한 드라이버 스테이지가 제공될 수 있다. 상기 액추에이터는 모터 및/또는 기타 저항성 및/또는 유도성 및/또는 용량성 부하 등일 수 있다. 이러한 드라이버 스테이지는 예를 들어 하프 브리지 및/또는 H-브리지 등일 수 있다. 예를 들어 LED와 같은 램프의 전류원이 될 수 있다는 것이 고려될 수 있다.
따라서, 본 발명(예를 들어, 도 1 참조)은 반도체 기판을 포함하는 자동차의 디바이스를 제어하기 위한 보안 마이크로컨트롤러(1)를 제안한다. 바람직하게, 보안 마이크로컨트롤러(1)는 CMOS 회로 기술, 바이폴라 회로 기술, 또는 BiCMOS 회로 기술을 사용하여 제조된다. 보안 마이크로컨트롤러는 바람직하게 메모리 요소, 하나 이상의 내부 데이터 버스(2), 하나 이상의 8/16/32/64-마이크로컨트롤러 코어(16), 하나 이상의 데이터 인터페이스 및 하나 이상의 양자 프로세스 기반 생성기(15)를 포함한다. 상기 하나 이상의 양자 프로세스 기반 생성기(15)는 여기서 제안된 보안 마이크로컨트롤러(1)를, 소위 순수 난수 생성기에 기반하여 생성된 난수의 폰 노이만 엔트로피가 더욱 열악하여 "더 적은 무작위성"을 나타내는 종래 기술과 구별한다.
내부 데이터 버스(2)는 여러 개의 데이터 버스를 포함할 수 있다. 보안 마이크로컨트롤러(1)의 메모리 요소는 전형적으로 내부 데이터 버스(2)에 연결된다. 데이터 인터페이스는 전형적으로 내부 데이터 버스(2)에 또한 연결된다. 하나 이상의 양자 프로세스 기반 생성기(15)는 바람직하게 내부 데이터 버스(2)에 또한 연결된다. 하나 이상의 마이크로컨트롤러 코어(16)는 바람직하게 또한 내부 데이터 버스(2)에 연결된다. 하나 이상의 양자 프로세스 기반 생성기(15)는 바람직하게 전형적으로 마이크로컨트롤러 코어(16)의 요청시에 하나 이상의 난수를 생성한다. 종래 기술로부터의 순수 난수 생성기의 난수와 대조하여, 이러한 것들은 특히 유리한 엔트로피를 특징으로 한다. 바람직하게, 하나 이상의 마이크로컨트롤러 코어(16)는 메모리 요소 중 하나 이상으로부터의 각각의 프로그램을 사용하고 생성된 난수 중 하나 이상을 사용하여 하나 이상의 키를 생성한다. 전형적으로, 하나 이상의 마이크로컨트롤러 코어(16)는, 상기 마이크로컨트롤러 코어(16)가 전형적으로 각각의 마이크로컨트롤러 코어(16)의 각각의 프로그램을 사용하여 하나 이상의 데이터 인터페이스를 통해 보안 마이크로컨트롤러 외부 디바이스와 교환하는, 메모리 요소 중 하나 이상으로부터 발생한 데이터를, 가능한 여러 키 중 각각의 키를 사용하여 암호화 및/또는 복호화한다. 전형적으로, 반도체 기판은 보안 마이크로컨트롤러(1)의 모든 서브 디바이스를 실질적으로 일체로 포함한다.
보안 마이크로컨트롤러(1)(도 1 참조)의 제1 추가 전개에서, 보안 마이크로컨트롤러(1)의 메모리 요소는 하나 이상의 판독/기록 메모리(RAM)(3) 및/또는 하나 이상의 기록 가능한 비휘발성 메모리(4), 특히 EEPROM 메모리(4) 및/또는 플래시 메모리(4) 및/또는 OTP 메모리(4) 및/또는 하나 이상의 판독 전용 메모리 및/또는 하나 이상의 비휘발성 제조자 메모리를 포함한다. 예를 들어, 하나 이상의 제조자 메모리는 하나 이상의 제조자 ROM(6) 및/또는 하나 이상의 제조자 EEPROM 및/또는 하나 이상의 제조자 플래시 메모리를 포함할 수 있다.
두 번째 추가 전개에서, 제조자 메모리, 특히 제조자 ROM(6)은 보안 마이크로컨트롤러를 안전하게 시작하기 위해 부팅 소프트웨어를 포함한다.
세 번째 추가 전개(도 1 참조)에서, 보안 마이크로컨트롤러(1)는 제조자 메모리(6)와 내부 버스(2) 사이에, 인증 없이 제조자 메모리에 대한 액세스를 방지하는 제조자 메모리 방화벽(8)을 포함한다.
네 번째 추가 전개(도 1 참조)에서, 보안 마이크로컨트롤러(1)는 다음의 구성요소 중 하나 이상을 포함한다: 기본 클록 생성기(21)(CLK), 클록 생성기 회로(12), 재설정 회로(22), 동작 전압을 제공하는 전압 조정기를 가지는 전원 공급 장치 또는 Vcc 회로(23), 접지 회로(24), 입력/출력 회로(25), 및 하나 이상의 처리 모듈. 처리 모듈은 내부 데이터 버스(2)와 통신하고, 그러므로 전형적으로 마이크로컨트롤러 코어(16)와 통신한다. 처리 모듈은 바람직하게 다음의 구성요소 중 하나 이상을 포함한다: CRC 모듈(순환 중복 검사)(11), 클록 생성기 모듈(12), 암호화 가속기, 특히 DES 가속기 및/또는 AES 가속기(7), 하나 이상의 타이머 모듈(13), 하나 이상의 안전 모니터링 및 제어 회로(14), 하나 이상의 데이터 인터페이스, 특히 하나 이상의 범용 비동기 수신기 송신기(UART)(17)(도 1 참조).
보안 마이크로컨트롤러(1)의 네 번째 추가 전개(도 4 및 도 5 참조)에서, 후자는 적어도 하나의 제1 SPAD 다이오드(44) 및 적어도 하나의 제2 SPAD 다이오드(45), 적어도 하나의 광섬유(50), 적어도 하나의 처리 회로, 및 적어도 하나의 동작 회로를 포함한다. SPAD 다이오드(예를 들어, SPAD 다이오드(44 또는 45))의 회로 통합은 도 3에 다시 도시되어 있다. 도 4에 따른 상기 네 번째 추가 전개에서, 양자 프로세스 기반 생성기(15)(도 1 참조)는 적어도 광양자 신호를 위한 소스로서 제1 SPAD 다이오드(44) 및 광양자 신호를 위한 광검출기로서 제2 SPAD 다이오드(45)를 포함한다. 또한, 상기 네 번째 추가 전개에서, 양자 프로세스 기반 생성기(15)는 적어도 처리 회로 및 광섬유(50)를 포함한다. 상기 네 번째 추가 전개에서, 적어도 하나의 광섬유(50)는 적어도 하나의 제1 SPAD 다이오드(44)를 적어도 하나의 제2 SPAD 다이오드(45)와 광학적으로 연결한다. 동작 전압은 제1 SPAD 다이오드(44)가 광자를 방출하는 방식으로 제1 SPAD 다이오드(44)에 전기 에너지를 공급한다. 이는 제1 SPAD 다이오드(44)가 충분한 전기 바이어스 전압을 가지는 경우에 해당된다. 상기 네 번째 추가 전개에서, 처리 회로는 제2 SPAD 다이오드(45)의 (출력) 신호를 검출하고 이로부터 난수를 형성한다.
도 4의 예시적인 실시예에서, 광섬유(50)가 반도체 기판의 표면(46)에 도포된 하나의 전기 절연층에 의해 형성되는 것으로 가정하는데 반하여, 도 5는 예를 들어 2개의 광학적으로 투명한 2개의 전기 절연성 절연층(34', 34")이 광섬유(50)를 형성하는 실시예를 도시한다.
처리 회로는 그런 다음 바람직하게 내부 데이터 버스(2)(도 1)를 통해 하나 이상의 마이크로컨트롤러 코어(16) 중 하나 이상에 이렇게 형성된 난수를 제공한다. 상기 처리 회로의 구성은 도 6 내지 도 9와 관련하여 아래에서 논의될 것이다.
본 발명의 여섯 번째 추가 전개(도 4 및 도 5 참조)에서, 반도체 기판은 표면(46)을 포함한다. 전형적으로, 반도체 기판은 표면(46) 아래에 반도체 재료를 포함한다. 특히, CMOS 프로세스, 바이폴라 프로세스 및 BiCMOS 프로세스로서와 같은 반도체 회로에 대한 종래의 제조 공정을 사용할 때, 전형적으로 반도체 기판의 표면(46) 상에 구조화된 금속층들의 금속화 스택이 있으며, 상기 금속층은 그 위에 전기 절연성 절연층을 가지며, 상기 절연층(34) 중 적어도 하나는 적어도 부분적으로 또는 섹션적으로 광섬유(50)를 형성한다. 구조화된 금속층은 전형적으로 절연층에 의해 서로 전기적으로 분리된 전도성 경로들을 형성한다. 따라서, 금속화 스택은 전형적으로 구조화되고 광학적으로 투명한 산화규소의 전기 절연층(34)을 포함하며, 이는 반도체 기판의 표면(46) 상에 위치된다. 반도체 기판의 표면(46) 상의 절연층(34)의 적어도 일부(즉, 측면 및/또는 수직 확장시에 절연층의 참여물)은 바람직하게 광섬유(50)를 형성한다. 이러한 절연체 위에 위치되는 금속화 스택의 일부가 도 4 및 도 5에 개략적으로 도시되어 있다. 제1 SPAD 다이오드(44)는 전형적으로 반도체 기판의 반도체 재료로부터 상기 광섬유(50) 내로 광(47)을 방출한다. 이는 종래 기술과 달리, 제1 SPAD 다이오드(44)가 전형적으로 높은 감쇠를 가지는 반도체 기판에 측면이 아닌 표면(46)에 직각으로 위로 방사한다는 것을 의미한다. 이는 디바이스가 제1 SPAD 다이오드(44)의 더 많은 광자를 제2 SPAD 다이오드(45)에 직접 결합하는 것을 가능하게 한다. 광섬유(50)는 광섬유(50)에서의 제1 SPAD 다이오드(44)의 상기 광자(48)를 종래 기술에 비교하여 사실상 어떠한 손실 없이 제2 SPAD 다이오드(45)로 수송한다. 금속화 스택(43)의 가장 낮은 레벨은 광(광자)을 반사하는 데 사용된다. 광섬유(50)는 광섬유(50) 내부로부터의 광(49)이 표면(46)으로부터 반도체 기판의 반도체 재료로 재진입하여 거기에서 제2 SPAD 다이오드(44)의 디바이스 부품에 부딪치는 방식으로 제1 SPAD 다이오드(44)의 광자(48)로 제2 SPAD 다이오드(45)를 조사한다. 제2 SPAD 다이오드(45)는 그런 다음 (광(49)의) 광자(48)에 의한 조사의 함수로서 출력 신호를 생성하고, 이로부터 양자 프로세스 기반 난수가 생성되며, 이는 아래에서 더 설명된다.
전형적으로, 적어도 하나의 동작 회로는 적어도 하나의 제1 SPAD 다이오드(44)에 전기 에너지를 적어도 일시적으로 공급한다. 적어도 하나의 제1 SPAD 다이오드(44)는 그런 다음 충분한 전기 에너지가 공급될 때 적어도 하나의 광섬유(50) 내로 광자(47)를 공급한다. 광섬유(50)는 그런 다음 상기 광자(48)를 추가로 수송한다. 적어도 하나의 광섬유(50)는 그런 다음 SPAD 다이오드(45) 내로 실질적으로 "위로부터" 제2 광자(49)로서 광자(48)를 방사한다. 제1 SPAD 다이오드(44)로부터 제2 SPAD 다이오드(45)로의 광자의 이러한 수송이 강하게 흡수하는 반도체 기판을 사용하는 종래 기술의 구조보다 광섬유(50)에서의 낮은 감쇠로 인해 상당히 적은 수의 광자를 손실하기 때문에, 양자 효율은 훨씬 더 높다. 따라서, 본 명세서에 제시된 구조에서, 한 쌍의 단일 제1 SPAD 다이오드(44)와 단일 제2 SPAD 다이오드(45)로 충분하다(그럼에도 불구하고, 본 발명에 따라서 여러 쌍의 SPAD 다이오드가 사용될 수도 있다). 종래 기술은 항상 송신기측과 수신기측 모두에서 여러 개의 SPAD 다이오드를 사용한다.
도 5는 적어도 일부 영역에서 서로 직접적으로 인접하는, 즉 이러한 영역에서 금속화층에 의해 분리되지 않는 2개 이상의 유전층, 즉 광학적으로 투명한 절연층(34', 34")이 광섬유(50')를 형성하는 것을 도시한다. SPAD 다이오드(44 및 45)의 접점(51 및 52)은 이러한 예시적인 실시예에서, 광섬유(50')의 중앙 영역의 양쪽 측면에서 쌍으로 배열되는 방식으로 위치되어서, 광섬유는 49에서 절연층들이 SPAD 다이오드(45)를 만날 때까지 반드시 2개의 절연층(34', 34")의 상부에서 뿐만 아니라 둘 모두에 의해 48에서 지시된 바와 같이 평면(53)에서 서로 인접한 절연층(34', 34")의 이러한 섹션에서 SPAD 다이오드(44)의 광자(47)를 수송한다. 접점(51, 52)은 또한 유리하게 광자를 반사하여 SPAD 다이오드(45) 내로 "도입"하는 역할을 한다. 이와 관련하여, SPAD 다이오드(44)의 접점(51, 52)은 또한 SPAD 다이오드(44)에서 나오는 광자(47)를 반사하고 SPAD 다이오드(45) 방향으로 "방향을 재지정"하는 역할을 한다.
본 발명에 따른 보안 마이크로컨트롤러(1)의 또 다른 추가 전개에서, 하나 이상의 데이터 인터페이스 중 적어도 하나의 데이터 인터페이스는 유선 자동차 데이터 버스 인터페이스이다. 이러한 경우에, 유선 자동차 데이터 버스 인터페이스는 예를 들어 CAN 데이터 버스 인터페이스 또는 CAN FD 데이터 버스 인터페이스 또는 Flexray 데이터 버스 인터페이스 또는 PSI5 데이터 버스 인터페이스 또는 DSI3 데이터 버스 인터페이스 또는 LIN 데이터 버스 인터페이스 또는 이더넷 데이터 버스 인터페이스 또는 MELIBUS 데이터 버스 인터페이스일 수 있다.
본 발명에 따른 보안 마이크로컨트롤러(1)의 또 다른 추가 전개에서, 적어도 하나의 데이터 인터페이스는 무선 데이터 버스 인터페이스이다. 무선 데이터 버스 인터페이스는 예를 들어 WLAN 인터페이스 또는 블루투스 인터페이스일 수 있다.
본 발명에 따른 보안 마이크로컨트롤러(1)의 또 다른 추가 전개에서, 적어도 하나의 데이터 인터페이스는 유선 데이터 버스 인터페이스이다. 무선 데이터 버스 인터페이스는 예를 들어 KNX 데이터 버스 인터페이스 또는 EIB 데이터 버스 인터페이스 또는 DALI 데이터 버스 인터페이스 또는 PROFUBUS 데이터 버스 인터페이스일 수 있다.
도 6은 본 발명의 예시적인 실시예에 따른 양자 기반 난수 생성기 QRNG(400)의 단순화된 블록도를 개략적으로 도시한다. 도 6에 도시된 예시적인 디바이스의 디지털 회로는 바람직하게 공통 클록으로 클록킹된다. 구조는 양자 프로세스 기반 엔트로피 소스(401), 바람직하게 광대역 무선 주파수 증폭기(402), 예를 들어 14 비트의 해상도 및 예를 들어 125MS/s의 샘플링 속도를 가지는 아날로그-디지털 변환기(403), 및 FPGA(field programmable gate array)(404)를 포함한다.
엔트로피 소스(401)는 단일 광자 아발란치 다이오드(single photon avalanche diode, SPAD)(401.1 및 401.3)의 2D 어레이를 포함한다. 상기 SPAD 다이오드는 항복 전압보다 높은 공급 전압으로 가이거 모드에서 동작한다. 또한, 퀀칭 저항기(401.4)가 각각의 SPAD 다이오드에 직렬로 연결된다. 퀀칭 저항기(401.4)는 트리거된 전하 캐리어 아발란치의 발생 시에 다이오드의 열 파괴를 방지한다. SPAD 다이오드의 전류 신호는 퀀칭 저항기 또는 이에 추가로 제공되는 저항기일 수 있는 분류기(shunt resistor)를 통해 측정된다. 도 6의 예에서, SPAD 다이오드의 어레이는 예를 들어 4개의 (능동 또는 송신기) SPAD 다이오드(401.1)와, 광섬유(50)에 대해 도 4 및 도 5를 참조하여 위에서 기술된 바와 같은 광 도파관(401.2)을 통해 SPAD 다이오드(401.1)에 결합되는 12개의 (수동 또는 수신기) SPAD 다이오드(401.3)로 이루어진다. 능동 SPDAD 다이오드(401.1)는 광을 방출한다. 이것들은 도 4 및 도 5의 제1 SPAD 다이오드(44)에 대응한다. 능동 SPAD(401.1)는 바람직하게 SPAD 다이오드의 어레이 내부에 위치된다. 제안된 바와 같은 디바이스는 능동 SPDAD 다이오드(401.1)에 증가된 공급 전압을 공급하고, 그러므로 능동 SPDAD 다이오드(401.1)를 항복 전압보다 훨씬 높게 동작시킨다. 이는 다크 카운트 레이트(dark count rate)를 증가시키며, 이는 더 많은 수의 자발적으로 방출된 광자(47)로 이어진다. 광 도파관(401.2)은 상기 광자 중 일부를 광자(48)로서 수동 SPAD 다이오드(401.3)로 전달한다. 예를 들어, 광 도파관(401.2)은 도 4 및 도 5의 광섬유(50)에 대응한다. 각각의 수동 SPAD 다이오드(401.3)는 예를 들어 도 4 및 도 5의 제2 SPAD 다이오드(45)에 대응한다. 제안된 바와 같은 디바이스는 수동 SPAD 다이오드(401.3)에 증가된 공급 전압을 공급하고, 항복 전압보다 약간 높게 수동 SPAD 다이오드(401.3)를 동작시킨다. 바람직하게, 수동 SPAD 다이오드(401.3)는 능동 SPAD 다이오드(401.2) 주위에 링으로서 배열된다. 수동 SPAD 다이오드(401.3)는 도파관(401.2)을 통해 도달하는 광자를 검출한다. 도달하는 광자에 의존하여, 수동 SPAD 다이오드(401.3)는 예를 들어 분류기를 통한 전류 흐름을 생성하고, 그러므로 전압 신호를 생성한다.
엔트로피 소스(401)의 전압 신호(405)는 바람직하게 광대역, 예를 들어, 40 dB 고주파 증폭기(402)로 공급된다. 고주파 증폭기(402)는 바람직하게 30 내지 4000 ㎒의 대역폭, 바람직하게 20 dBm의 1 dB 압축점을 가진다. 엔트로피 소스(401)의 전압 신호(405)의 전압 스윙은 전형적으로 밀리볼트이하의 범위에 있다. 고주파 증폭기(402)는 엔트로피 소스(401)의 전압 신호(405)의 전압 스윙을 예를 들어 50 내지 150 mV로 증폭한다.
고주파 증폭기(402)의 증폭기 출력 신호(406)는 예를 들어 ADC(403)에서 아날로그-디지털 변환 후에 FPGA(404)로 전달된다. 다른 이산 또는 ASIC 기반 해법이 물론 가능하다. 이와 관련하여, FPGA는 이러한 예시적인 실시예에서 제시된 기술적 교시의 다양한 구현 중 단지 하나일 뿐이다. FPGA(404)는 바람직하게 마이크로컨트롤러를 포함한다. 예를 들어, FPGA(404)는 듀얼 코어 ARM Cortex-A9 MPCore를 갖춘 Xilinx의 Zynq 7010일 수 있다. 이는 또한 도 4 및 도 5의 예에서 125 메가 샘플/초의 예시적인 샘플링 속도 및 50 ㎒의 예시적인 대역폭을 갖춘 14 비트를 가지는 ADC(403)를 가지는 본 예시적인 실시예의 SPAD 평가 회로의 일부이다. 증폭된 전압 신호는 고주파 증폭기(402)의 입력에서 증폭기 출력 신호(406)로서 이용 가능하다. ADC(403)는 고주파 증폭기(402)의 증폭기 출력 신호(406)를 샘플링한다. 예를 들어, ADC(403)는 비트 폭이 예를 들어 측정 보드의 내장 FPGA(404)에 대해 14 비트의 비트 폭으로 디지털 방식으로 고주파 증폭기(402)의 증폭기 출력 신호(406)의 결정된 샘플을 전송한다.
단순화된 방식으로 도 6에서의 블록도로 도시된 바와 같은 디바이스는 비교기(404.2), 시간-디지털 변환기(time-to-digital converter, TDC)(404.3), 엔트로피 추출 디바이스(404.4) 및 유한 상태 기계(404.8)를 포함한다.
예를 들어, 비교기(404.2)는 ADC(403)의 디지털 14-비트 값(407)을 임계값을 나타내는 기준값(404.1)과 비교하여, ADC(403)의 출력부에서의 값이 기준값(404.1)보다 크면 비교기(404.2)의 출력 신호(409)로서 2-클록 1-비트 출력 펄스를 생성한다. 비교기(404.2)의 출력 신호(409)는 시간-디지털 변환기(404.3)에 공급된다. 시간-디지털 변환기(404.3)는 바람직하게 예를 들어 SPAD 평가 회로에 맞춰 카운트업하는 32-비트 카운터를 가진다. 카운터의 비트 폭은 애플리케이션에 따라 달라질 수 있다. 예를 들어 이러한 클록은 125 ㎒의 주파수를 가질 수 있다. 비교기(404.2)의 1-비트 출력 신호는 바람직하게 이 카운터의 카운터 판독을 재설정한다. 시간-디지털 변환기(404.3)는 이 시점에 존재하는 카운터 판독, 즉 재설정 직전에 존재하는 카운터 판독을 출력부(410)로 전송한다. 카운트 결과는 예시적인 125 ㎒ 클록에 대해 1/125 ㎒ = 8 ns의 해상도를 가진다. 시간-디지털 변환기(TDC)(404.3)의 출력부(410)은 시간-디지털 변환기(404.3)의 미가공 데이터(RD)로서도 지칭되는, 예시적인 32-비트 카운트 결과를 엔트로피 추출 디바이스(404.4)로 전달한다. 엔트로피 추출 디바이스(404.4)는 구성 및 순서에 대해 무작위적인 시간-디지털 변환기(TDC)(404.3)의 출력부(410)의 신호 중 TDC(404.3)의 미가공 데이터(RD)를 엔트로피 추출 디바이스(404.4)의 출력부(411)에서 1-비트 난수(RN)로 변환한다. 엔트로피 추출 디바이스(404.4)의 출력부(411)는 유한 상태 기계(FSM)(404.8)의 입력부에 연결된다.
FSM(404.8)은 엔트로피 추출 디바이스(404.4)로부터 데이터를 수신하고 이로부터 QRNG 난수를 생성하는 작업을 수행하며, FSM(404.8)은 이를 FPGA(404)의 메모리(RAM)(404.9)에 저장한다. 성공적인 기록 작업 후에, FSM(404.8)은 종료 플래그(404.10)를 설정한다. 종료 플래그(404.10)는 시스템 시작 시에 설정되지 않는다. 마이크로컨트롤러(404.11), 예를 들어, 듀얼 코어 Arm Cortex-A9 MPCore는 RAM(404.9) 블록에 액세스하고 RAM(404.9)으로부터 난수를 판독한다. 따라서, 마이크로컨트롤러(404.11)는 예를 들어 본 발명에 따른 마이크로컨트롤러 코어이다.
도 7은 엔트로피 추출 디바이스(404.4)의 출력부(411)에서 난수(RN)에 사용될 신호를 모니터링하고 QRNG 기반 난수의 생성 동안 잠재적인 오류가 발생한 경우에 대비한 추가 백업 시스템을 갖춘 확장된 예시적인 FPGA 설계를 도시한다.
도 7에 따른 디바이스의 확장은 추가 감시 장치(404.5), PRN 생성기의 예로서 선형 피드백 시프트 레지스터(404.6), 신호 다중화기(404.7) 및 전압 모터(413)와 관련된다. 404.11 마이크로컨트롤러는 또한 이러한 구성요소를 사용하여 외부적으로 설정될 수 있다.
엔트로피 추출 디바이스(404.4)의 출력부(411)는 이제 감시 장치(404.5) 및 신호 다중화기(404.7)에 연결된다. 감시 장치(404.5)는 유효성을 위해 엔트로피 추출 디바이스(404.4)의 출력부(411)에서의 1-비트 난수(RN)을 모니터링한다. 감시 장치(404.5)는 정의된 오류 사례를 적어도 3개 검출한다. 예를 들어, 감시 장치(404.5)는 선형 피드백 시프트 레지스터(404.6)에, 시드(S) 출력 신호(412)로서 마지막 유효한 난수를 전송한다. 오류가 발생하면, 감시 장치는 마이크로컨트롤러(404.11)의 무부호 오류 레지스터(ER)에 오류 비트를 설정한다. 감시 장치(404.5)가 마이크로컨트롤러(404.11)의 오류 레지스터에 설정하는 오류 비트는 바람직하게 오류의 유형에 의존한다. 또한, 감시 장치(404.5)는 하나 이상의, 바람직하게 디지털 입력-출력 신호 라인(414)을 통해 전압 모니터(413)에 연결된다.
예를 들어, 전압 모니터(413)는 엔트로피 소스(401)의 동작 전압을 모니터링한다. SPAD 다이오드(401.1 및 401.3)의 회로 중 하나의 동작 전압이 너무 낮으면, 즉 그 양이 하한 SPAD 동작 전압 임계값보다 낮으면, 또는 너무 높으면, 즉, 그 양이 상한 SPAD 동작 전압 임계값보다 높으면, 전압 모니터(413)는 이러한 전압 편차를 검출한다. 이러한 전압 편차의 경우에, 전압 모니터(413)는 이를 감시 장치(404.5)에 신호를 보내거나, 또는 마이크로컨트롤러(404.11)에 직접 신호를 보낸다. 예를 들어, 감시 장치(404.5)에 신호를 보내는 경우, 감시 장치(404.5)는 마이크로컨트롤러(404.11)에 대한 인터럽트 신호를 생성할 수 있다. 예를 들어, 감시 장치(404.5)는 엔트로피 소스(401) 또는 무선 주파수 증폭기(402) 또는 양자 난수 생성기 QRNG(400)의 다른 디바이스 부품의 공급 전압이 결함이 있으면 마이크로컨트롤러(404.11) 또는 애플리케이션 시스템의 다른 서브 디바이스의 이러한 인터럽트를 트리거할 수 있다.
감시 장치(404.5)가 오류를 검출하였으면, 양자 난수 생성기(400)는 비상 상태로 전환된다. 이 목적을 위해, 감시 장치(404.5)는 신호 다중화기(404.7)의 선택 신호(416)를 설정하여서, 엔트로피 추출 디바이스(404.4)의 출력부(411) 대신에 신호 다중화기(404.7)가, 엔트로피 추출 디바이스(404.4)의 출력부(411)에 존재하는 잠재적으로 오류인 1-비트 난수(RN)에 대한 대체물로서 의사 랜덤 신호 라인(417)을 통한 의사 랜덤 비트의 스트림의 형태로 선형 피드백 시프트 레지스터(404.6)에 의해 생성된 의사 난수(PRN)를 FSM(404.8)의 입력부에 적용한다.
선형 피드백 시프트 레지스터(404.6)는 감시 장치(404.5)의 출력부(412)에 연결되고, 이로부터 시드(S) 출력 신호(412)를 수신한다. 오류가 발생한 경우, 감시 장치(404.5)는 선형 피드백 시프트 레지스터(404.6)를 활성화한다(연결(418) 참조). 선형 피드백 시프트 레지스터(404.6)는 그런 다음 의사 난수(PRN)를 생성한다. 감시 장치 출력 신호(412)의 시드(S)는 바람직하게 여전히 유효한 마지막, 예를 들어 16개의 난수(예를 들어 각각 1-비트)를 포함한다. 감시 장치(404.5)는 바람직하게 선형 피드백 시프트 레지스터(404.6)의 입력에 상기 마지막 유효한 난수를 적용한다. 따라서, 시드(S)는 의사 랜덤 신호 라인(417)에 대한 의사 난수(PRN)의 생성을 위한 선형 피드백 시프트 레지스터(404.6)의 피드백의 생성 다항식에 대한 랜덤 PQC 안전 시작 값으로서 역할을 한다. 생성 다항식 및 차수 생성 다항식의 값은 바람직하게 자유롭게 선택 가능하다.
엔트로피 추출 디바이스(404.4)의 1-비트 난수(RN)를 가지는 엔트로피 추출 디바이스(404.4)의 출력부(411)의 신호 및 선형 피드백 시프트 레지스터(404.6)의 의사 난수(PRN)를 가지는 의사 랜덤 신호 라인(417)의 신호는 각각, 신호 다중화기(404.7)의 입력부에 연결된다. 신호 다중화기(404.7)는 선택 신호(416)의 값(SEL)에 의존하여 2개의 입력 신호 중 하나를 FSM(404.8)으로 전달한다. 애플리케이션이 이를 요구한다면 2개 이상의 입력과 더 복잡한 제어 신호를 가지는 다중화기를 사용하는 것이 고려 가능하다. 따라서, 신호 다중화기(404.7)의 입력의 수는 전형적으로 2개 이상이다.
FSM(404.8)은 차례로 신호 다중화기(404.7)의 출력부로부터 난수 데이터(RN) 또는 의사 난수(PRN)를 수신하고, 이를 FPGA(404)의 메모리(RAM)(404.9)에 기록하는 작업을 수행한다. 기록 프로세스가 성공적이면, FSM(404.8)은 종료 플래그(404.10)를 다시 설정한다. 마이크로컨트롤러(404.11)는 그런 다음 메모리(RAM)(404.9)에 액세스하여 난수를 판독하고, 이를 예를 들어 암호화, 인증, 서명 등을 위해 사용할 수 있다.
도 8은 예를 들어 도 6 및 도 7의 QRNG(400)의 엔트로피 추출 디바이스(404.4)에 의해 수행되는 엔트로피 추출 방법에 대한 흐름도(500)를 도시한다. 방법은 제1 단계(501)에서, 시간-디지털 변환기(404.3)의 출력부(410)의 2개의 값을 결정하고, 엔트로피 추출 디바이스(404.4)의 시프트 레지스터에 이를 저장한다. 2개의 값이 엔트로피 추출 디바이스(404.4)의 시프트 레지스터에 저장되면, 엔트로피 추출 디바이스(404.4)는 제2 단계(502)에서 이들 2개의 값을 비교한다. 따라서, 엔트로피 추출 디바이스(404.4)의 시프트 레지스터에 있는 2개의 값은 제1 값과 제2 값을 포함하며, 두 값 모두는 두 신호 펄스 사이의 각각의 기간의 두 가지 상이한 측정을 통해 시간-디지털 변환기(404.3)에 의해 기준값(404.1) 위로 결정되었다. 제3 단계(503)에서, 엔트로피 추출 디바이스(404.4)는 두 값을 평가한다. 제1 값이 제2 값보다 작고 값 1과 값 2 사이의 차이가 최소 차이(ε)보다 크면, 엔트로피 추출 디바이스(404.4)는 출력부(411)의 값을 제1 논리값으로 설정한다. 제1 값이 제2 값보다 크고 제1 값과 제2 값 사이의 차이가 최소 차이(ε)보다 크면, 엔트로피 추출 디바이스(404.4)는 출력을 제1 논리값과 다른 제2 논리값으로 설정한다.
제1 값과 제2 값의 차이가 최소 차이(ε)보다 작으면, 엔트로피 추출은 제1 값과 제2 값을 버린다. 이러한 경우에, 엔트로피 추출 방법은 바람직하게 감시 장치(도 7의 디바이스에서)가 제1 오류 카운터 증분만큼 오류 카운터를 증분시키게 한다. 제1 오류 카운터 증분은 음수일 수 있다. 반대로, 엔트로피 추출 디바이스(404.4)는 제1 값과 제2 값 사이의 차이가 최소 차이(ε)보다 크면 제2 오류 카운터 증분만큼 감시 장치의 오류 카운터를 감소시킬 수 있다. 제2 오류 카운터 증분은 제1 오류 카운터 증분과 동일할 수 있다. 전형적으로 제1 오류 카운터 증분과 제2 오류 카운터 증분의 부호는 동일하다. 바람직하게, 마이크로컨트롤러(404.11)는 오류 카운터 증분, 오류 카운터의 시작 값 및 오류 카운터 임계값을 설정할 수 있다. 오류 카운터의 카운트 판독이 오류 카운터 임계값을 초과하면, 감시 장치(404.5)는 바람직하게 마이크로컨트롤러에 대한 인터럽트 또는 다른 신호를 통해 심각한 오류 상태의 존재를 신호로 보낸다. 마이크로컨트롤러(404.11)는 그런 다음 전형적으로 도 7에 따른 양자 난수 생성기(400)의 다양한 부분을 테스트하기 위한 자가 테스트 프로그램을 시작한다. 바람직하게, 마이크로컨트롤러는 예를 들어 마이크로컨트롤러(404.11)가 아날로그-디지털 변환기의 출력 레지스터에 테스트 값을 기록할 수 있는 상태로 아날로그-디지털 변환기(403)를 설정할 수 있으며, 후속 신호 체인은 실제 샘플링된 값처럼 처리된다. 테스트 값이 미리 공지되어 있기 때문에, 시스템의 나머지 부분의 정확한 반응, 예를 들어 마이크로컨트롤러(404.11)에 의한 감시 장치(404.5)의 오류 카운터 증분이 모니터링되고 평가될 수 있다. 바람직하게, 마이크로컨트롤러(404.11)는 FPGA(404)의 모든 메모리 노드를 모니터링하고 그들의 논리 상태를 판독할 수 있다.
값이 최소값보다 작으면, 값은 SPAD 다이오드의 부동 시간(dead time) 내에 있는 값이다. 이러한 값은 바람직하게 폐기되고, 오류 카운터는 제1 오류 증분만큼 증가된다. 이러한 경우에, 엔트로피 추출 디바이스(404.4)는 시간-디지털 변환기(404.3)가 다음 값을 결정하기를 기다린다.
이런 방식으로 랜덤 비트가 추출되면, 방법은 처음부터 다시 시작된다.
예를 들어, 오류 카운터가 오류 카운터 임계값을 초과하거나 도달하면, 시간-디지털 변환기가 상수를 제공하는 오류가 있을 수 있다.
따라서, 이러한 디바이스는 엔트로피 소스의 전원 공급 장치 또는 디바이스의 다른 부분의 고장을 검출할 수 있다. 마이크로컨트롤러(404.11)는 또한 테스트 목적을 위해 ADC(403) 및 양자 난수 생성기(400)에서의 전압 및 전류를 기록하고, 이러한 방식으로 결정된 값을 이러한 값이 그 안에 있어야 하는 예상 값 범위와 비교할 수 있다. 마이크로컨트롤러(404.11)는 또한 양자 난수 생성기(400) 내에 디지털 값을 기록할 수 있다. 예를 들어, 마이크로컨트롤러(404.11)는 테스트 목적을 위해 기준값(404.1)을 낮게 설정하여, 시간-디지털 변환기(404.3)가 그 입력에서 신호 잡음에 의해 실질적으로 제어되도록 할 수 있다. 시간-디지털 변환기(404.3)의 값은 그런 다음 공차 대역 내에서 예상되는 통계를 충족시켜야 한다. 그렇지 않은 경우에, 오류가 발생한다.
감시 장치(404.5)는 제공된 난수의 엔트로피를 모니터링할 수 있다. 엔트로피 측정 기간 동안 비트의 평균 엔트로피가 예를 들어, 50%의 허용된 엔트로피 편차 값보다 크게 벗어나면, 감시 장치는 오류가 발생했다고 결론을 내리고 오류 카운터를 증분시킨다. 바람직하게, 감시 장치는 그런 다음 엔트로피 추출 디바이스(404.4)의 출력부(411)에서 이들 랜덤 비트의 사용을 중지하여 평문의 전송을 방지한다. "평문(plain text)"은 정보가 취약하게 암호화됨에 따라서 통계적 방법을 사용하거나 직접적으로 제3자에 의해 이해될 수 있는 정보를 지칭한다. 서브 디바이스가 작동하는 경우에도 논리적인 "영구적 1" 또는 논리적인 "영구적 0"이 우연히 생성되는 것을 생각할 수 있다. 따라서, 엔트로피 추출 디바이스의 출력부에서 비트 시퀀스의 최대 길이가 마이크로컨트롤러(404.11)에 의해 프로그래밍될 수 있는 값으로 제한되는 것이 합리적이다.
그러므로, 실질적으로, 위에서 설명된 양자 난수 생성기(400)는 선형 피드백 시프트 레지스터(404.6) 또는 다른 PRN 생성기를 사용하는 비상 모드를 통해 다음과 같은 오류를 인식하고 더 낮은 안전 수준으로 오류를 인식할 수 있다:
- 공급 전압의 오작동,
- SPAD 다이오드(401.1 및 401.3)의 부정확한 신호 생성,
- 광섬유(401.2)의 오작동 및/또는 광섬유(401.2)에 대한 SPAD 다이오드(401.1 및 401.3)의 오결합,
- FPGA(404), 즉 양자 난수 생성기(400)의 디지털 부분에서의 회로 고장,
- 예를 들어 David Johnston, Random Number Generators - Principles and Practices, Chapters 8 and 9, 2018, Walter De Gruyter GmbH, Berlin/Boston, ISBN 978-1-5015-1530-2에 기술된 바와 같은, 1-비트 난수(RN)를 테스트하는 것에 의해 수행될 수 있는, 제공된 난수의 부정확한 엔트로피.
선형 피드백 시프트 레지스터(404.6) 대신 제2의 완전한 양자 난수 생성기(400)를 사용하는 것이 고려 가능하며, 엔트로피 추출 디바이스(404.4)의 출력 신호는 의사 랜덤 신호 라인(417)의 신호 대신 비상 모드를 위해 사용된다.
도 9는 엔트로피 소스(401)의 출력에서 전압 신호(405)의 예시적인 오실로그램(oscillogram)을 도시한다. 알 수 있는 바와 같이, 제1 스파이크는 제1 높이 부류(601)에서 발생하고, 제2 스파이크는 제2 높이 부류(602)에서 발생한다. 제1 스파이크의 제1 높이 부류(601)의 분산(scatter) 및 제2 스파이크의 제2 높이 부류의 분산은 각각의 경우에 너무 작아서, 두 높이 부류(601, 602)의 명확한 분리는 절단 레벨(603)을 통해 가능하다. 절단 레벨(603)은 마이크로컨트롤러(404.11)가 기준값(404.1)으로 설정한 값에 대응한다. 제2 SPAD 다이오드 또는 제2 SPAD 다이오드 중 하나(제2 스파이크)의 자발적 및 자극된 광자 방출의 동시 발생의 결과로서, 그리고 전적으로 제2 SPAD 다이오드 또는 제2 SPAD 다이오드 중 하나(제1 스파이크)의 자발적 광자 방출에 대한 결과로서 제1 및 제2 스파이크의 형성에 대해, 테스트에서의 위의 설명을 참조한다.
도 10은 양자 난수를 생성하기 위해 제안된 바와 같은 방법(3700)을 개략적으로 도시한다. 방법(3700)은 하나 이상의 제1 SPAD 다이오드(401.1, 44)에 의해 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 생성하는 단계(3710)로 시작한다. 방법(3700)은 반도체 기판(49, 48)과 다른 광섬유(44, 401.2)를 통해 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 하나 이상의 제2 SPAD 다이오드(401.3, 45)로 전송하는 단계(3720)로 계속된다. 이어서, 바람직하게 제1 SPAD 다이오드(401.1), 광섬유(401.2), 및 제2 SPAD 다이오드(401.3)를 포함하는 엔트로피 소스(401)의 전압 신호(405)의 형태를 하는 검출 신호로 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 변환하는 단계(3730)가 이어진다. 이어서, 검출 신호를 조절된 검출 신호(conditioned detection signal), 특히 아날로그-디지털 변환기(403)의 디지털 14-비트 값(407)으로 조절, 특히 증폭 및/또는 필터링 및/또는 아날로그-디지털 변환하는 단계(3740)가 이어진다. 그런 다음, 특히 비교기(도 6 및 도 7의 404.2 참조)에서 임계값과 조절된 검출 신호를 비교하고, 특히 비교기(404.2)의 대응하는 출력 신호(409)를 생성하는 것에 의한 자발적 방출에 의해 전적으로 생성된 조절된 검출 신호의 펄스로부터, 제1 SPAD 다이오드(401.1) 및 제2 SPAD 다이오드(401.3)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 펄스를 분리한다(3750). 이어서, 특히 시간-디지털 변환기(404.3)의 출력부(410)의 제1 값과 시간-디지털 변환기(404.3)의 출력부(410)의 제2 값을 결정하기 위해, 제1 SPAD 다이오드(401.1)의 자발적 광자 방출과 광자 방출에 의해 자극된 제2 SPAD 다이오드(401.3)의 광자 방출의 결합에 의해 생성된 2개의 연속 광자의 제1 쌍의 제1 펄스와 제2 펄스 사이의 제1 시간 간격을 결정하고, 제1 SPAD 다이오드(401.1)와 제2 SPAD 다이오드(401.3)의 방출의 동일한 종류의 결합에 의해 생성된 조절된 검출 신호의 2개의 연속적인 펄스의 제2 쌍의 제3 펄스와 제4 펄스 사이의 제2 시간 간격을 결정하는 단계(3760)가 이어진다. 랜덤 비트의 비트 값은 그런 다음 이를 기초로 제1 시간 간격의 값과 제2 시간 간격의 값을 비교하는 것에 의해 결정된다(3670). 마지막 단계(3680)는 결정된 랜덤 비트의 수(n)가 원하는 양자 난수의 랜덤 비트 수(m)보다 여전히 작은지 여부를 체크한다. 그렇지 않은 경우 위의 단계를 반복한다. 그렇지 않으면, 양자 난수를 생성하는 프로세스가 완료된다.
장점
본 명세서에서 제시된 보안 마이크로컨트롤러는 적어도 하나의 난수 생성기의 향상된 엔트로피를 가진다. 그 결과, 마이크로컨트롤러로 달성할 수 있는 암호화는 이전 기술에 비해 더욱 효과적이며, 양자 이후에도 안전하다. 그러나, 본 발명의 장점은 이에 제한되지 않는다.
위의 설명은 완전하다고 주장하지 않으며 도시된 예로 제한되지 않는다. 본 명세서에 기술된 예에 대한 다른 변형은 도면, 상세한 설명 및 청구범위를 참조하여 당업자에 의해 이해되고 실시될 수 있다. 단수 표현 용어는 복수형을 배제하지 않는 반면, 특정 수의 요소를 언급한다고 해서 더 많거나 더 적은 요소가 있을 가능성을 배제하는 것은 아니다. 단일 유닛은 상세한 설명에 언급된 여러 요소의 기능을 수행할 수 있으며, 그 반대의 경우에도 여러 요소가 하나의 유닛의 기능을 수행할 수 있다. 수 많은 대안, 등가물, 변형 및 조합이 본 출원의 범위를 벗어나지 않으면서 가능하다.
달리 명시하지 않는 한, 본 발명의 모든 특징은 서로 자유롭게 조합될 수 있다. 이는 본 명세서에서 제시된 전체 응용 프로그램에 적용된다. 달리 명시하지 않는 한, 도면 설명에서 설명된 특징은 본 발명의 특징과 다른 특징과 자유롭게 조합될 수도 있다. 예시적인 실시예의 개별적인 특징을 예시적인 실시예의 다른 특징과의 조합으로의 제한은 명백히 의도되지 않는다. 또한, 디바이스의 디바이스 특징은 방법 특징으로 다시 공식화될 수 있고, 방법 특징은 디바이스의 디바이스 특징으로 다시 공식화될 수 있다. 따라서 이러한 재구성도 자동으로 개시된다.
전술한 상세한 설명에서는 첨부된 도면을 참조하였다. 설명 및 도면의 예는 예시적인 것으로 간주되어야 하며 설명된 특정 예 또는 요소를 제한하는 것으로 간주되어서는 안 된다. 몇몇 예가 특정 요소를 수정, 결합 또는 변경하는 것에 의해 앞선 상세한 설명 및/또는 도면 및/또는 청구범위로부터 도출될 수 있다. 또한, 문자 그대로 설명되지 않은 예나 요소는 당업자에 의해 설명 및/또는 도면으로부터 도출될 수 있다.
본 발명은 자동차 응용을 위한 마이크로컨트롤러와 관련하여 위에서 설명되었다. 그러나, 우선권을 발생시키는 특허 출원(들) 및 본 PCT 출원 모두의 개시에 기초하여 이와 관련하여 의도된 사용이 제한적이지 않다는 것은 당업자에게 자명하다. 오히려, 본 발명에 따른 마이크로컨트롤러는 보안 관련 데이터의 편집 및 처리 및 데이터의 PQR 서명 및/또는 PQK 보안 암호화와 관련된 모든 디바이스에서 사용될 수 있다. PQR 암호화는 바람직하게 다음 방법 중 하나를 사용하여 수행될 수 있다:
BIKE1-L1-CPA, BIKE1-L3-CPA, BIKE1-L1-FO, BIKE1-L3-FO, Kyber512, Kyber768, Kyber1024, Kyber512-90s, Kyber768-90s, Kyber1024-90s, LEDAcryptKEM-LT12, LEDAcrypt-KEM-LT32, LEDAcryptKEM-LT52, NewHope-512-CCA, NewHope-1024-CCA, NTRU-HPS-2048-509, NTRU-HPS-2048-677, NTRU-HPS-4096-821, NTRU-HRSS-701, LightSaber-KEM, Saber-KEM, FireSaber-KEM, BabyBear, BabyBearEphem, Mama-Bear, MamaBearEphem, PapaBear, PapaBearEphem, FrodoKEM-640-AES, FrodoKEM-640-SHAKE, FrodoKEM-976-AES, FrodoKEM-976-SHAKE, FrodoKEM-1344-AES, FrodoKEM-1344-SHAKE, SIDH-p434, SIDH-p503, SIDH-p610, SIDH-p751, SIDH-p434-compressed, SIDH-p503-compressed, SIDH-p610-compressed, SIDH-p751-compressed, SIKE-p434', SIKE-p503, SIKE-p610', 'SIKE-p751, SIKE-p434-compressed, SIKE-p503-compressed, SIKE-p610-compressed, SIKE-p751-compressed.
PQR 서명은 바람직하게 다음 방법 중 하나를 사용하여 생성될 수 있다:
DILITHIUM_2, DILITHIUM_3, DILITHIUM_4, MQDSS-31-48, MQDSS-31-64, SPHINCS+-Haraka-128f-robust, SPHINCS+-Haraka-128f-simple, SPHINCS+-Haraka-128s-robust, SPHINCS+-Haraka-128s-simple, SPHINCS+-Haraka-192f-robust, SPHINCS+-Haraka-192f-simple, SPHINCS+-Haraka-192s-robust, SPHINCS+-Haraka-192s-simple, SPHINCS+-Haraka-256f-robust, SPHINCS+-Haraka-256f-simple, SPHINCS+-Haraka-256s-robust, 'SPHINCS+-Haraka-256s-simple, SPHINCS+-SHA256-128f-robust, SPHINCS+-SHA256-128f-simple, SPHINCS+-SHA256-128s-robust, SPHINCS+-SHA256-128s-simple, SPHINCS+-SHA256-192f-robust, SPHINCS+-SHA256-192f-simple, SPHINCS+-SHA256-192s-robust, SPHINCS+-SHA256-192s-simple, SPHINCS+-SHA256-256f-robust, SPHINCS+-SHA256-256f-simple, SPHINCS+-SHA256-256s-robust, SPHINCS+-SHA256-256s-simple, SPHINCS+-SHAKE256-128f-robust, SPHINCS+-SHAKE256-128f-simple, SPHINCS+-SHAKE256-128s-robust, SPHINCS+-SHAKE256-128s-simple, SPHINCS+-SHAKE256-192f-robust, SPHINCS+-SHAKE256-192fsimple, SPHINCS+-SHAKE256-192s-robust, SPHINCS+-SHAKE256-192s-simple, SPHINCS+-SHAKE256-256f-robust, SPHINCS+-SHAKE256-256fsimple, SPHINCS+-SHAKE256-256s-robust, SPHINCS+-SHAKE256-256s-simple, picnic_L1_FS, picnic_L1_UR, picnic_L3_FS, picnic_L3_UR, picnic_L5_FS, picnic_L5_UR, 'picnic2_L1_FS', picnic2_L3_FS, picnic2_L5_FS, qTesla-p-I, qTesla-p-III'.
예를 들어, 본 발명에 따른 개념은 버스 마스터에서의 버스 마스터에 의한 가입자의 자동 주소 지정 또는 주소 지정될 가입자의 주소 지정을 사용하여 통신 버스 시스템에서 주소를 생성하도록 사용될 수 있다. 따라서, 본 발명은 PQK 보안 코드를 생성하기 위한 암호화 기술에만 사용될 수 있는 것이 아니다. PQK는 "양자 이후 암호화(post-Quantum Cryptography)"를 의미하며, 암호화의 서브 필드, 즉 양자 컴퓨터 저항 암호화의 서브 필드를 나타내며, 이는 현재 사용되는 대부분의 비대칭 암호 시스템과 달리 양자 컴퓨터를 사용해도 복호화하는 것이 사실상 불가능한 암호화 기본 요소(cryptographic primitives)를 다룬다(Wikipedia에서의 정의 참조). 또한 이들 신호를 분리하고 신호 기술이라는 측면에서 서로 간섭할 수 있는 인접 시스템로부터 이러한 신호를 분리하기 위해 기본적으로 임의의 설계의 시스템에 의해 방출되는 신호를 더욱 잘 구별하기 위해 상이한 코드가 또한 사용될 수 있다. 예를 들어, 자동차 분야에서의 초음파 측정 디바이스를 생각한다면, 개별 수신 신호를 그 출처, 즉 신호가 발생하는 방출 송신기와 관련하여 구별 가능하게 하는 것이 유리할 수 있다.
발명의 특징
본 발명의 다음 목록은 본 발명의 특징과 추가 전개를 다시 한 번 요약한다. 기술 교시의 적용은 이러한 조합이 사실적 모순을 일으키지 않는 한 특징들을 서로 조합할 수 있다. 이와 관련하여, 본 명세서에서 제시된 종속성 및 참고문헌은 특히 바람직하고 예시적인 실시예만을 나타낸다.
1) 자동차에서의 디바이스를 제어하기 위한 보안 마이크로컨트롤러(1)로서,
- 반도체 기판을 포함하고,
- 메모리 요소를 포함하고,
- 적어도 하나의 내부 버스(2)를 포함하고,
- 적어도 하나의 8/16/32/64-비트 마이크로컨트롤러 코어(16)를 포함하고,
- 하나 이상의 데이터 인터페이스를 포함하고,
- 적어도 하나의 양자 프로세스 기반 생성기(15)를 포함하며,
- 메모리 요소는 내부 버스(2)에 연결되고,
- 데이터 인터페이스는 내부 버스(2)에 연결되고,
- 양자 프로세스 기반 생성기(15)는 내부 버스(2)에 연결되고,
- 마이크로컨트롤러 코어(16)는 내부 버스(2)에 연결되고,
- 양자 프로세스 기반 생성기(15)는 마이크로컨트롤러 코어(16)의 요청시에 난수를 생성하고,
- 마이크로컨트롤러 코어(16)는 메모리 요소 중 하나 이상으로부터 프로그램 및 난수를 사용하여 키를 생성하고,
- 마이크로컨트롤러 코어(16)는 보안 마이크로컨트롤러 외부의 디바이스와 교환하는 데이터를 암호화하고 복호화하기 위해 메모리 요소 중 하나 이상으로부터의 프로그램과 키를 사용하며,
- 반도체 기판은 보안 마이크로컨트롤러(1)의 상기 서브 디바이스를 일체로 포함하고,
- 보안 마이크로컨트롤러(1)의 상기 서브 디바이스는 메모리 요소, 내부 버스(2), 적어도 하나의 8/16/32/64-비트 마이크로컨트롤러 코어(16), 데이터 인터페이스 및 양자 프로세스 기반 생성기(15)를 포함하는, 보안 마이크로컨트롤러(1).
2) 항목 1)에 따른 보안 마이크로컨트롤러(1)로서,
- 메모리 요소는 하나 이상의 판독/기록 메모리(RAM)(3), 및/또는 하나 이상의 기록 가능한 비휘발성 메모리, 특히 EEPROM 메모리(4) 및/또는 플래시 메모리(4) 및/또는 OTP 메모리(4), 및/또는 하나 이상의 판독 전용 메모리 및/또는 하나 이상의 비휘발성 제조자 메모리, 특히 하나 이상의 제조자 ROM(6) 및/또는 하나 이상의 제조자 EEPROM 및/또는 하나 이상의 제조자 플래시 메모리를 포함하는, 보안 마이크로컨트롤러(1).
3) 항목 2)에 따른 보안 마이크로컨트롤러(1)로서,
- 제조자 ROM(6)은 부팅 소프트웨어를 포함하는, 보안 마이크로컨트롤러(1).
4) 항목 2) 또는 3)에 따른 보안 마이크로컨트롤러(1)로서,
- 제조자 방화벽(8)은 제조자 메모리(6)와 내부 버스(2) 사이에 제공되는, 보안 마이크로컨트롤러(1).
5) 항목 1) 내지 4) 중 하나 이상에 따른 보안 마이크로컨트롤러(1)로서,
- 다음의 구성 요소 중 하나 이상을 포함하고:
- 기본 클록 생성기(21)(CLK),
- 클록 생성기 회로(12), 및/또는
- 재설정 회로(22), 및/또는
- 동작 전압을 제공하는 전압 조정기를 가지는 전원 공급 장치 또는 Vcc 회로(23), 및/또는
- 접지 회로(24), 및/또는
- 입력/출력 회로(25), 및/또는
- 하나 이상의 처리 모듈,
- 처리 모듈은 내부 버스(2)와 통신하며,
- 처리 모듈은,
- CRC 모듈(순환 중복 검사)(11),
- 클록 생성기 모듈(12),
- DES 가속기 및/또는 AES 가속기(7)를 포함하고,
- 하나 이상의 타이머 모듈(13),
- 안전 모니터링 및 제어 회로(14),
- 데이터 인터페이스, 특히 범용 비동기 수신기 송신기(UART)(17) 중 하나 이상을 포함하는, 보안 마이크로컨트롤러(1).
6) 항목 1) 내지 5) 중 하나 이상에 따른 보안 마이크로컨트롤러(1)로서,
- 적어도 하나의 제1 SPAD 다이오드(44)를 포함하고,
- 적어도 하나의 제2 SPAD 다이오드(45)를 포함하고,
- 적어도 하나의 광섬유(50)를 포함하고,
- 적어도 하나의 처리 회로를 포함하고,
- 적어도 하나의 동작 회로를 포함하고,
- 양자 프로세스 기반 생성기(15)는 광양자 신호를 위한 광원으로서 적어도 제1 SPAD 다이오드(44)를 포함하고,
- 양자 프로세스 기반 생성기(15)는 광양자 신호를 위한 광검출기로서 적어도 제2 SPAD 다이오드(45)를 포함하고,
- 양자 프로세스 기반 생성기(15)는 적어도 처리 회로를 포함하고,
- 양자 프로세스 기반 생성기(15)는 적어도 광섬유를 포함하고,
- 적어도 하나의 광섬유(50)는 적어도 하나의 제1 SPAD 다이오드(44)를 적어도 하나의 제2 SPAD 다이오드(45)와 광학적으로 연결하고,
- 동작 회로는 제1 SPAD 다이오드가 광(44)을 방출하도록 제1 SPAD 다이오드(44)에 전기 에너지를 공급하고,
- 처리 회로는 제2 SPAD 다이오드(45)의 신호를 검출하고 이로부터 난수를 형성하고, 난수를 마이크로컨트롤러 코어(16)에 제공하는, 보안 마이크로컨트롤러(1).
7) 항목 6)에 따른 보안 마이크로컨트롤러(1)로서,
- 반도체 기판은 표면(46)을 포함하고,
- 반도체 기판은 표면(46) 아래에 반도체 재료를 포함하고,
- 반도체 기판의 표면(46)은 금속화 스택을 포함하고,
- 금속화 스택은 전형적으로 구조화되고 광학적으로 투명한 전기 절연층(34)을 포함하고,
- 표면(46)의 상기 전형적으로 구조화되고 투명한 전기 절연층의 적어도 일부는 광섬유(50)를 형성하고,
- 제1 SPAD 다이오드(44)는 반도체 기판의 반도체 재료로부터 상기 광섬유(50) 내로 방사하고,
- 광섬유는 광섬유(50) 내부로부터의 광이 표면으로부터 반도체 기판의 반도체 재료 내로 재진입하여 거기에서 제2 SPAD 다이오드(44)의 디바이스 부품에 부딪치는 방식으로 제2 SPAD 다이오드(44)를 조사하는, 보안 마이크로컨트롤러(1).
8) 항목 6) 및/또는 7)에 따른 보안 마이크로컨트롤러(1)로서,
- 적어도 하나의 동작 회로는 적어도 하나의 제1 SPAD 다이오드(44)에 전기 에너지를 적어도 일시적으로 공급하고,
- 적어도 하나의 제1 SPAD 다이오드(44)는 충분한 전기 에너지가 공급될 때 적어도 하나의 광섬유(50)에 광자를 공급하고,
- 적어도 하나의 광섬유(50)는 이러한 광자를 제2 SPAD 다이오드(45)로 방출하는, 보안 마이크로컨트롤러(1).
9) 선행의 항목 중 하나 이상에 따른 보안 마이크로컨트롤러(1)로서,
- 하나 이상의 데이터 인터페이스 중 데이터 인터페이스는 유선 자동차 데이터 버스 인터페이스이고,
- 특히 유선 자동차 데이터 버스 인터페이스는,
- CAN 데이터 버스 인터페이스, 및/또는
- CAN FD 데이터 버스 인터페이스, 및/또는
- Flexray 데이터 버스 인터페이스, 및/또는
- PSI5 데이터 버스 인터페이스, 및/또는
- DSI3 데이터 버스 인터페이스, 및/또는
- LIN 데이터 버스 인터페이스, 및/또는
- 이더넷 데이터 버스 인터페이스, 및/또는
- MELIBUS 데이터 버스 인터페이스를 포함하는, 보안 마이크로컨트롤러(1).
10) 선행의 항목 중 하나 이상에 따른 보안 마이크로컨트롤러(1)로서,
- 하나 이상의 데이터 인터페이스 중 데이터 인터페이스는 무선 데이터 버스 인터페이스이고,
- 특히 무선 데이터 버스 인터페이스는,
- WLAN 인터페이스, 및/또는
- 블루투스 인터페이스를 포함하는, 보안 마이크로컨트롤러(1).
11) 선행의 항목 중 하나 이상에 따른 보안 마이크로컨트롤러(1)로서,
- 하나 이상의 데이터 인터페이스 중 데이터 인터페이스는 유선 데이터 버스 인터페이스이고,
- 특히 무선 데이터 버스 인터페이스는,
- KNX 데이터 버스 인터페이스, 및/또는
- EIB 데이터 버스 인터페이스, 및/또는
- DALI 데이터 버스 인터페이스, 및/또는
- PROFIBUS 데이터 버스 인터페이스를 포함하는, 보안 마이크로컨트롤러(1).
12) 디바이스로서,
- 디바이스는 제1 프로세서(10-1) 및 비휘발성 메모리(16)를 갖춘 집적 회로(4)를 포함하고,
- 디바이스는 제1 메모리를 포함하고,
- 비휘발성 메모리는 적어도 하나의 보안 코드를 저장하고,
- 제1 메모리는 데이터를 저장하고,
- 제1 메모리 내 데이터는 제1 포맷으로 암호화되어 보호되며,
- 집적 회로는 제1 메모리로부터 데이터의 전송 동안 제1 메모리로부터 판독된 데이터를 검증하도록 구성되고,
- 디바이스는 양자 난수 생성기(28)를 포함하고,
- 집적 회로와 양자 난수 생성기(28)는 반도체 결정으로 제조되고,
- 반도체 결정은 표면(46)을 가지며,
- 반도체 결정은 표면(46) 아래에 반도체 재료를 포함하고,
- 반도체 결정의 표면(46)은 금속화 스택을 포함하고,
- 금속화 스택은 전형적으로 구조화되고 광학적으로 투명한 전기 절연층(34)을 포함하고,
- 표면(46)의 상기 전형적으로 구조화되고 투명한 전기 절연층(34)의 적어도 일부는 광섬유(50)를 형성하고,
- 제1 SPAD 다이오드(44)는 반도체 기판의 반도체 재료로부터 광자(47)를 상기 광섬유(50)로 방사하고,
- 적어도 하나의 광섬유(50)는 이러한 광자(48)를 제2 SPAD 다이오드(45)로 수송하고,
- 광섬유(50)는 광섬유(50) 내부로부터의 광(49)이 표면(46)으로부터 반도체 기판의 반도체 재료로 재진입하여 제2 SPAD 다이오드(45)의 디바이스 부품에 부딪치는 방식으로 제2 SPAD 다이오드(45)를 조사하고,
- 제1 SPAD 다이오드(44), 제2 SPAD 다이오드(45) 및 광섬유(50)는 양자 난수 생성기(28)의 일부인, 디바이스.
13) 항목 12)에 따른 디바이스로서,
- 디바이스는 적어도 하나의 동작 회로를 포함하고,
- 적어도 하나의 동작 회로는 적어도 하나의 제1 SPAD 다이오드(44)에 전기 에너지를 적어도 일시적으로 공급하고,
- 적어도 하나의 제1 SPAD 다이오드(44)는 충분한 전기 에너지가 공급될 때 광자(47)를 적어도 하나의 광섬유(50)에 공급하고,
- 적어도 하나의 광섬유(50)는 이러한 광자(48)를 제2 SPAD 다이오드(45)로 수송하고,
- 적어도 하나의 광섬유(50)는 이러한 광자(49)를 제2 SPAD 다이오드(45)로 방출하는, 디바이스.
14) 항목 13)에 따른 디바이스로서,
- 양자 난수 생성기(28)는 광양자 신호를 위한 광원으로서 적어도 제1 SPAD 다이오드(44)를 포함하고,
- 양자 난수 생성기(28)는 광양자 신호를 위한 광검출기로서 적어도 제2 SPAD 다이오드(45)를 포함하고,
- 양자 난수 생성기(28)는 적어도 하나의 처리 회로를 포함하고,
- 양자 난수 생성기(28)는 적어도 광섬유(50)를 포함하고,
- 적어도 하나의 광섬유(50)는 적어도 하나의 제1 SPAD 다이오드(44)를 적어도 하나의 제2 SPAD 다이오드(45)와 광학적으로 연결하고,
- 동작 회로는 제1 SPAD 다이오드가 광(44)을 방출하도록 제1 SPAD 다이오드(44)에 전기 에너지를 공급하고,
- 처리 회로는 제2 SPAD 다이오드(45)의 신호를 검출하고 이로부터 난수를 형성하고, 난수를 데이터 프로세서(10) 또는 다른 디바이스 부품에 제공하는, 디바이스.
15) 항목 12) 내지 14) 중 어느 하나에 따른 디바이스로서,
- 제1 메모리는 상기 집적 회로 외부에 있고,
- 디바이스는 데이터를 저장하기 위한 제2 메모리를 포함하고,
- 제1 메모리는 집적 회로 외부에 있고;
- 디바이스는,
- 제2 메모리로부터 데이터 프로세서에 의한 액세스를 위해 제1 메모리로부터 집적 회로를 통해 제2 메모리로 데이터를 전송하도록 구성되고,
- 집적 회로는,
- 비휘발성 메모리에 저장된 보안 코드를 사용하여 제1 메모리로부터 제2 메모리로 데이터의 전달 동안 제1 메모리로부터 판독된 데이터를 검증하고,
- 데이터가 검증된 경우, 비휘발성 메모리에 저장된 보안 코드를 사용하여 검증된 데이터에 제2 포맷의 암호화 보호를 적용하고,
- 제2 메모리에 제2 포맷으로 보호된 데이터를 저장하도록 구성되는, 디바이스.
16) 항목 12) 내지 15) 중 어느 하나에 따른 디바이스로서, 제1 메모리는 판독 전용 메모리를 포함하는, 디바이스.
17) 항목 15) 내지 16) 중 어느 하나에 따른 디바이스로서, 제2 메모리는 랜덤 액세스 메모리를 포함하는, 디바이스.
18) 항목 15) 내지 17) 중 어느 하나에 따른 디바이스로서, 제1 메모리 내 데이터에 적용되는 암호화 보호는 제2 메모리 내 데이터에 적용되는 암호화 보호와 다른, 디바이스.
19) 항목 12) 내지 18) 중 어느 하나에 따른 디바이스로서,
- 집적 회로는 데이터 프로세서에 의해 처리될 데이터를 저장하기 위한 메모리를 포함하고,
- 디바이스는 검증된 데이터 세트 중 일부 데이터를 메모리에 저장하고, 나머지 데이터를 제2 메모리에 저장하도록 구성되는, 디바이스.
20) 항목 15) 내지 19) 중 어느 하나에 따른 디바이스로서, 제1 메모리는 데이터를 제1 데이터 포맷으로 저장하고, 제2 메모리는 데이터를 제2의 상이한 데이터 포맷으로 저장하도록 마련되는, 디바이스.
21) 항목 20)에 따른 디바이스로서,
- 제1 메모리에 저장된 데이터는 제1 인증 기술에 의해 보호되며,
- 디바이스는 제2의 상이한 인증 기술에 의해 제2 메모리에서의 데이터를 보호하도록 구성되는, 디바이스.
22) 항목 15) 내지 21) 중 어느 하나에 따른 디바이스로서,
- 제1 메모리 내 데이터는 적어도 하나의 데이터 세트로 저장되고, 상기 또는 각각의 데이터 세트는 하나의 세트로서 암호화되어 보호되며,
- 디바이스는 검증된 데이터 세트의 워드들 또는 워드 그룹을 제2 메모리에 저장하도록 구성되며, 각각의 워드 또는 워드 그룹은 별도로 암호화되어 보호되는, 디바이스.
23) 항목 22)에 따른 디바이스로서,
- 제2 메모리로부터 워드 또는 워드 그룹을 판독하고,
- 비휘발성 메모리에 저장된 보안 코드를 사용하여 판독된 워드 또는 워드 그룹을 검증하고,
- 데이터 프로세서에서 판독 및 검증된 워드 또는 워드 그룹을 처리하도록 구성되는, 디바이스.
24) 항목 23)에 따른 디바이스로서,
- 집적 회로는 해시 컴퓨터를 포함하고,
- 데이터 프로세서와 해시 컴퓨터는,
- a) 비휘발성 메모리에 저장된 보안 코드에 의존하여 각각의 워드 또는 각각의 워드 그룹에 대한 해시 함수를 계산하고, 해당 워드 또는 그룹과 관련된 해시를 제2 메모리에 저장하고,
- b) 제2 메모리로부터 저장된 워드 또는 그룹을 검색하고, 보안 코드를 사용하여 검색된 워드 또는 검색된 그룹에 대해 해시 함수를 다시 계산하고, 새로 계산된 해시와 저장된 해시를 비교하고,
- c) 새로 계산된 해시 및 저장된 해시가 서로 특정 관계에 있는 경우에만 검색된 워드 또는 그룹이 데이터 처리 시스템에서 처리되는 것을 허용하도록 마련되는, 디바이스.
25) 항목 24)에 따른 디바이스에서, 해시 계산기는 집적 회로의 회로인, 디바이스.
26) 항목 12) 내지 25) 중 어느 하나에 따른 디바이스로서, 집적 회로의 비휘발성 메모리는 일회성 프로그래밍 가능 메모리인, 디바이스.
27) 항목 12) 내지 26) 중 어느 하나에 따른 디바이스로서, 제1 메모리에 저장된 상기 또는 각각의 데이터 세트는 대응하는 디지털 서명에 의해 암호되어 보호되는, 디바이스.
28) 항목 12) 내지 28) 중 어느 하나에 따른 디바이스로서, 제1 메모리에 저장된 상기 또는 각각의 데이터 세트는 양자 난수 생성기의 적어도 하나의 난수의 도움으로 대응하는 디지털 서명에 의해 암호화되어 보호되는, 디바이스.
29) 항목 27) 또는 28)에 따른 디바이스로서, 보안 코드는 집적 회로의 비휘발성 메모리에 저장되며, 보안 코드는 양자 난수 생성기(28)의 적어도 하나의 난수에 의해 적어도 부분적으로 디바이스에 의해 생성된, 디바이스.
30) 항목 27) 내지 29) 중 어느 하나에 따른 디바이스로서, 디바이스는 집적 회로의 비휘발성 메모리에 저장된 보안 코드를 참조하여 데이터 세트의 디지털 서명을 검증하도록 구성되는, 디바이스.
31) 데이터 처리 디바이스로서,
- 데이터 처리 디바이스는 집적 회로를 포함하고,
- 집적 회로는 데이터 프로세서를 포함하고,
- 집적 회로는 비휘발성 메모리를 포함하고,
- 비휘발성 메모리는 적어도 하나의 보안 코드를 저장하고,
- 집적 회로는 해시 컴퓨터를 포함하고,
- 집적 회로는 집적 회로의 경계에서 인터페이스를 가지며,
- 집적 회로는 양자 난수 생성기를 포함하고,
- 집적 회로와 양자 난수 생성기는 반도체 결정으로 제조되고,
- 반도체 결정은 표면(46)을 가지며,
- 반도체 결정은 표면(46) 아래에 반도체 재료를 포함하고,
- 반도체 결정의 표면(46)은 금속화 스택을 포함하고,
- 금속화 스택은 전형적으로 구조화되고 광학적으로 투명한 전기 절연층(34)을 포함하고,
- 표면(36)의 상기 전형적으로 구조화되고 투명한 전기 절연층(34)의 적어도 일부는 광섬유(50)를 형성하고,
- 제1 SPAD 다이오드(44)는 반도체 기판의 반도체 재료로부터 광자(47)를 상기 광섬유(50) 내로 방사하고,
- 적어도 하나의 광섬유(50)는 이러한 광자(48)를 제2 SPAD 다이오드(45)로 수송하고,
- 광섬유(50)는 광섬유(50) 내부로부터의 광(49)이 표면(46)으로부터 반도체 기판의 반도체 재료로 재진입하여 제2 SPAD 다이오드(45)의 디바이스 부품에 부딪치는 방식으로 제2 SPAD 다이오드(45)를 조사하고,
- 제1 SPAD 다이오드(44), 제2 SPAD 다이오드(45) 및 광섬유(50)는 양자 난수 생성기(28)의 일부인, 데이터 처리 디바이스.
32) 항목 31)에 따른 데이터 처리 디바이스로서, 데이터 프로세서 및/또는 데이터 처리 디바이스의 다른 디바이스 부품은 양자 난수 생성기의 적어도 하나의 난수의 도움으로 데이터를 암호화하거나 복호화하는, 데이터 처리 디바이스.
33) 항목 31) 또는 32)에 따른 데이터 처리 디바이스로서,
- 데이터 처리 디바이스는 메모리를 포함하고,
- 메모리는 프로세서에 의해 사용될 때 데이터를 저장하는 데 적합하고;
- 메모리는 데이터 프로세서로부터 워드를 수신하고 데이터 프로세서에 워드를 전달하기 위해 데이터 프로세서에 연결되는, 데이터 처리 디바이스.
34) 항목 31) 내지 33) 중 어느 하나에 따른 데이터 처리 디바이스로서,
- 메모리는 집적 회로 외부에 있고,
- 메모리는 데이터 프로세서로부터 워드를 수신하고 데이터 프로세서에 워드를 전달하기 위해 집적 회로의 경계에 있는 인터페이스를 통해 데이터 프로세서에 연결되는, 데이터 처리 디바이스.
35) 항목 31) 내지 34) 중 어느 하나에 따른 데이터 처리 디바이스로서,
- 데이터 프로세서와 해시 컴퓨터는,
a) 비휘발성 메모리에 저장된 보안 코드에 의존하여 각각의 워드에 대한 해시 함수를 계산하고, 워드와 관련하여 해시를 저장하고,
b) 메모리로부터 저장된 워드를 검색하고, 보안 코드를 사용하여 각각의 검색된 워드에 대해 해시 함수를 다시 계산하고, 새로 계산된 해시 값과 저장된 해시 값을 비교하고,
c) 새로 계산된 해시 및 저장된 해시가 이전에 한정된 관계에 있는 경우에만 데이터 처리 시스템에 의한 검색된 워드의 처리를 허용하도록 마련되는, 데이터 처리 디바이스.
36) 디바이스로서,
- 데이터 처리 수단과 적어도 하나의 보안 코드를 저장하는 비휘발성 메모리 수단을 포함하는 집적 회로;
- 적어도 하나의 인증 코드에 의해 제1 포맷으로 암호화되어 보호되는 데이터를 저장하는 제1 수단; 및
- 집적 회로의 일부로서 양자 난수 생성기(28)를 포함하며,
- 양자 난수 생성기는 집적 회로의 표면에서 집적 회로의 반도체 기판 외부에 제조된 광섬유(50)를 통해 서로 연결되거나 연결될 수 있는 제1 SPAD 다이오드(44) 및 제2 SPAD 다이오드(45)를 포함하고,
- 디바이스는 날짜 또는 인증 코드를 암호화하거나 복호화하기 위해 양자 난수 생성기(28)의 적어도 하나의 난수를 적어도 일시적으로 사용하는, 디바이스.
37) 항목 36)에 따른 디바이스로서,
- 디바이스는 특히 집적 회로 외부에 데이터를 저장하기 위한 제2 장치를 포함하고,
- 디바이스는 제2 메모리로부터 데이터 프로세서에 의한 액세스를 위해 집적 회로를 통해 제1 메모리로부터 제2 메모리로 데이터를 전송하기 위한 수단을 포함하고,
- 디바이스는 비휘발성 메모리에 저장된 보안 코드를 사용하여 전송 동안 제1 메모리로부터 판독된 데이터를 검증하기 위한 수단을 포함하고,
- 디바이스는 데이터가 검증될 때 비휘발성 메모리에 저장된 보안 코드를 사용하여 검증된 데이터에, 적어도 하나의 인증 코드를 포함하는 암호화 보호를 제2 포맷으로 적용하기 위한 수단을 포함하고,
- 디바이스는 보호된 데이터를 제2 포맷으로 제2 메모리에 저장하기 위한 수단을 포함하는, 디바이스.
38) 특히 항목 12) 내지 37) 중 어느 하나에 따른 디바이스로서,
- 디바이스는 양자 난수 생성기(400)를 포함하고,
- 양자 난수 생성기는,
- 제1 SPAD 다이오드(404.1),
- 제2 SPAD 다이오드(404.3),
- 제1 SPAD 다이오드(404.1)와 제2 SPAD 다이오드(404.3)를 서로 광학적으로 연결하는 광섬유(404.2),
- 증폭기(403) 및/또는 필터,
- 아날로그-디지털 변환기(403),
- 비교기(404.2),
- 시간-디지털 변환기(404.3),
- 시간-디지털 변환기(403)의 출력 값을 제1 및 제2 값으로 변환하고 이로부터 랜덤 비트를 생성하는 엔트로피 추출 디바이스(404.4)를 포함하는, 디바이스.
39) 항목 27)에 따른 디바이스로서, 디바이스는 양자 난수 생성기(400)의 디바이스 부품을 모니터링하는 감시 장치(404.5)를 포함하는, 디바이스.
40) 항목 38) 및 39) 중 어느 하나에 따른 디바이스로서, 디바이스는 아날로그 신호의 아날로그 값을 검출하고 모니터링하는 전압 모니터(413)를 포함하는, 디바이스.
41) 항목 38) 내지 40) 중 어느 하나에 따른 디바이스로서, 디바이스는 특히 선형 피드백 시프트 레지스터(404.6)의 형태를 하는 의사 난수 생성기(404.6)를 포함하는, 디바이스.
42) 항목 38) 내지 41) 중 어느 하나에 따른 디바이스로서, 디바이스는 오류의 경우에, 엔트로피 추출 디바이스의 출력부(411)의 신호로부터 등가 난수 생성기 또는 등가 의사 난수 생성기(404.6)의 신호로 전환하는 신호 다중화기를 포함하는, 디바이스.
43) 항목 38) 내지 42) 중 어느 하나에 따른 디바이스로서, 오류 발생의 경우에 의사 난수 생성기(404.6)의 시작 값은 양자 난수 생성기(400)의 이전에 맞게 생성된 랜덤 비트에 의존하는, 디바이스.
44) 랜덤 비트를 생성하기 위한 방법으로서,
- 적어도 2개의 SPAD 다이오드를 사용하여 랜덤 간격으로 펄스 시퀀스를 생성하는 단계로서,
- 펄스 시퀀스는 제1 높이 부류(601)와 제2 높이 부류(602)의 펄스를 포함하는, 상기 펄스 시퀀스 생성 단계;
- 절단 레벨(603, 404.1)에 의해 제2 높이 부류(602)의 펄스로부터 제1 높이 부류(601)의 펄스를 분리하는 단계;
- 제2 높이 부류(602)의 제1 펄스와, 제1 펄스와 다른 제2 높이 부류(602)의 제2 펄스 사이의 시간 간격의 제1 값을 검출하는 단계(501);
- 제1 펄스와 다른 제2 높이 부류(602)의 제3 펄스와, 제1 펄스, 제2 펄스 및 제3 펄스와 다른 제2 높이 부류(602)의 제4 펄스 사이의 시간 간격의 제2 값을 검출하는 단계(501);
- 제1 값을 제2 값과 비교하는 단계(502),
- 제1 값이 제2 값보다 큰 경우 제1 논리값을 랜덤 비트로서 출력하는 단계(503), 및
- 제1 값이 제2 값보다 작은 경우 제1 논리값과 다른 제2 논리값을 랜덤 비트로서 출력하는 단계(503)를 포함하는, 방법.
45) m개의 랜덤 비트를 가지는 양자 난수(QZ)를 생성하기 위한 방법(3700)으로서,
- 하나 이상의 제1 SPAD 다이오드(401.1, 44)에 의해 단일 광자로부터 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 생성하는 단계(3710);
- 반도체 기판(39, 38)과 다른 광섬유(50, 401.2)를 사용하여 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 하나 이상의 제2 SPAD 다이오드(401.3, 45)로 전송하는 단계(3720);
- 하나 이상의 제2 SPAD 다이오드(401.3, 45)에 의해 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 검출 신호로 변환하는 단계(3730);
- 검출 신호를 조절된 검출 신호로 조절하는 단계(3740);
- 임계값(404.1)과 조절된 검출 신호를 비교하는 것에 의해 제2 SPAD 다이오드(401.3, 45)의 자발적 방출에 의해 생성된 조절된 검출 신호의 펄스로부터, 하나 이상의 제1 SPAD 다이오드(401.1, 44) 중 제1 SPAD 다이오드(401.1)와 하나 이상의 제2 SPAD 다이오드(401.3, 45) 중 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 펄스를 분리하는 단계(3750);
- 제1 SPAD 다이오드(401.1, 44)와 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 2개의 연속 펄스 중 제1 쌍의 제1 펄스와 제2 펄스 사이의 제1 시간 간격을 결정하고, 제1 SPAD 다이오드(401.1, 44)와 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 2개의 연속적인 펄스의 제2 쌍의 제3 펄스와 제4 펄스 사이의 제2 시간 간격을 결정하는 단계(3760);
- 제1 시간 간격의 값과 제2 시간 간격의 값을 비교하는 것에 의해 랜덤 비트의 비트 값을 결정하는 단계(3670);
- 결정된 랜덤 비트의 수(n)가 생성하고자 하는 양자 난수(QZ)의 랜덤 비트의 원하는 수(m)보다 작은 경우, 위의 단계(3710 내지 3770)을 반복하고(3680), 결정된 랜덤 비트의 수(n)가 생성하고자 하는 양자 난수(QZ)의 랜덤 비트의 원하는 수(m)보다 이상인 경우, 양자 난수를 생성하는 과정을 종료하는 단계(3680)를 포함하는, 방법.
46) 디바이스로서,
- 데이터 처리 수단 및 적어도 하나의 보안 코드를 저장하는 비휘발성 메모리 수단을 포함하는 집적 회로;
- 적어도 하나의 인증 코드에 의해 제1 포맷으로 암호화되어 보호되는 데이터를 저장하는 제1 수단; 및
- 집적 회로의 일부인 양자 난수 생성기(28)를 포함하며,
- 양자 난수 생성기는 집적 회로의 표면 상의 집적 회로의 반도체 기판 외부에서 제조된 광섬유(50)를 통해 서로 연결되거나 연결될 수 있는 제1 SPAD 다이오드(44) 및 제2 SPAD 다이오드(45)를 포함하고,
- 디바이스는 날짜 또는 인증 코드를 암호화하거나 복호화하기 위해 양자 난수 생성기(28)의 적어도 하나의 난수를 적어도 일시적으로 사용하는, 디바이스.
47) 항목 46)에 따른 디바이스로서,
- 디바이스는 데이터를 저장하기 위한 특히 집적 회로 외부의 제2 장치를 포함하고,
- 디바이스는 제2 메모리로부터 데이터 프로세서에 의한 액세스를 위해 제1 메모리로부터 집적 회로를 통하여 제2 메모리로 데이터를 전송하기 위한 수단을 포함하고,
- 디바이스는 비휘발성 메모리에 저장된 보안 코드를 사용하여 전송 동안 제1 메모리로부터 판독된 데이터를 검증하기 위한 수단을 포함하고,
- 장치는 데이터가 검증될 때 비휘발성 메모리에 저장된 보안 코드를 사용하여 적어도 하나의 인증 코드를 포함하는 암호화 보호를 제2 포맷으로 검증된 데이터에 적용하기 위한 수단을 포함하고,
- 디바이스는 보호된 데이터를 제2 포맷으로 제2 메모리에 저장하기 위한 수단을 포함하는, 디바이스.
48) 항목 46) 또는 47)에 따른 디바이스로서,
- 디바이스는 양자 난수 생성기(400)를 포함하고,
- 양자 난수 생성기는,
- 제1 SPAD 다이오드(404.1),
- 제2 SPAD 다이오드(404.3),
- 제1 SPAD 다이오드(404.1)와 제2 SPAD 다이오드(404.3)를 서로 광학적으로 연결하는 광섬유(404.2),
- 증폭기(403) 및/또는 필터,
- 아날로그-디지털 변환기(403),
- 비교기(404.2),
- 시간-디지털 변환기(404.3),
- 시간-디지털 변환기(403)의 출력 값을 제1 및 제2 값으로 변환하고 이로부터 난수에 대한 난수 비트를 생성하는 엔트로피 추출 디바이스(404.4)를 포함하는, 디바이스.
49) 항목 48)에 따른 디바이스에서, 디바이스는 양자 난수 생성기(400)의 디바이스 부품을 모니터링하는 감시 장치(404.5)를 포함하는, 디바이스.
50) 항목 48) 및 49) 중 어느 하나에 따른 디바이스로서, 디바이스는 아날로그 신호의 아날로그 값을 검출하고 모니터링하는 전압 모니터(413)를 포함하는, 디바이스.
51) 항목 48) 내지 50) 중 어느 하나에 따른 디바이스로서, 디바이스는 특히 선형 피드백 시프트 레지스터(404.6)의 형태를 하는 난수 생성기, 의사 난수 생성기(404.6)를 포함하는, 디바이스.
52) 항목 48) 내지 51) 중 어느 하나에 따른 디바이스로서, 디바이스는 오류의 경우에, 엔트로피 추출 디바이스의 출력부(411)의 신호로부터 등가 난수 생성기 또는 등가 의사 난수 생성기(404.6)의 신호로 전환하는 신호 다중화기를 포함하는, 디바이스.
53) 항목 48) 내지 52) 중 어느 하나에 따른 디바이스로서, 오류 발생의 경우에, 의사 난수 생성기(404.6)의 시작 값은 양자 난수 생성기(400)의 이전에 맞게 생성된 랜덤 비트에 의존하는, 디바이스.
54) 랜덤 비트를 생성하기 위한 방법으로서,
- 적어도 2개의 SPAD 다이오드를 사용하여 랜덤 간격으로 펄스 시퀀스를 생성하는 단계로서,
- 펄스 시퀀스는 제1 높이 부류(601)와 제2 높이 부류(602)의 펄스를 포함하는, 상기 펄스 시퀀스 생성 단계;
- 절단 레벨(603, 404.1)에 의해 제2 높이 부류(602)의 펄스로부터 제1 높이 부류(601)의 펄스를 분리하는 단계;
- 제2 높이 부류(602)의 제1 펄스와, 제1 펄스와 다른 제2 높이 부류(602)의 제2 펄스 사이의 시간 간격에 대한 제1 값을 검출하는 단계(501);
- 제1 펄스와 다른 제2 높이 부류(602)의 제3 펄스와, 제1 펄스, 제2 펄스 및 제3 펄스와 다른 제2 높이 부류(602)의 제4 펄스 사이의 시간 간격에 대한 제2 값을 검출하는 단계(501);
- 제1 값을 제2 값과 비교하는 단계(502),
- 제1 값이 제2 값보다 큰 경우 제1 논리값을 랜덤 비트로서 출력하는 단계(503),
- 제1 값이 제2 값보다 작은 경우 제1 논리값과 다른 제2 논리값을 랜덤 비트로서 출력하는 단계(503)를 포함하는, 방법.
55) m개의 랜덤 비트를 가지는 양자 난수(QZ)를 생성하기 위한 방법(3700)으로서,
- 하나 이상의 제1 SPAD 다이오드(401.1, 54)에 의해 단일 광자로부터 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 생성하는 단계(3710);
- 광섬유(50, 401.2)에 의해 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 하나 이상의 제2 SPAD 다이오드(401.3, 45)로 전송하는 단계(3720);
- 하나 이상의 제2 SPAD 다이오드(401.3, 45)에 의해 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 검출 신호로 변환하는 단계(3730);
- 검출 신호를 조절된 검출 신호로 조절하는 단계(3740);
- 임계값(404.1)과 조절된 검출 신호를 비교하는 것에 의해 제2 SPAD 다이오드(401.3, 45)의 자발적 방출에 의해 생성된 조절된 검출 신호의 펄스로부터, 하나 이상의 제1 SPAD 다이오드(401.1, 44) 중 제1 SPAD 다이오드(401.1)와 하나 이상의 제2 SPAD 다이오드(401.3, 45) 중 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 펄스를 분리하는 단계(3750);
- 제1 SPAD 다이오드(401.1, 44)와 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 2개의 연속 펄스 중 제1 쌍의 제1 펄스와 제2 펄스 사이의 제1 시간 간격을 결정하고, 제1 SPAD 다이오드(401.1, 44)와 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 2개의 연속적인 펄스의 제2 쌍의 제3 펄스와 제4 펄스 사이의 제2 시간 간격을 결정하는 단계(3760);
- 제1 시간 간격의 값과 제2 시간 간격의 값을 비교하는 것에 의해 랜덤 비트의 비트 값을 결정하는 단계(3670);
- 결정된 랜덤 비트의 수(n)가 생성하고자 하는 양자 난수(QZ)의 랜덤 비트의 원하는 수(m)보다 작은 경우, 위의 단계(3710 내지 3770)을 반복하고(3680), 결정된 랜덤 비트의 수(n)가 생성하고자 하는 양자 난수(QZ)의 랜덤 비트의 원하는 수(m)보다 이상인 경우, 양자 난수를 생성하는 과정을 종료하는 단계(3680)를 포함하는, 방법.
56) 양자난수(QZ)를 생성하기 위한 디바이스로서,
- 단일 광자로부터 광학적 양자 프로세스 기반 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 생성하는(3710) 하나 이상의 제1 SPAD 다이오드(401.1, 44)를 포함하고,
- 하나 이상의 제2 SPAD 다이오드(401.3, 45)를 포함하고,
- 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 하나 이상의 제2 SPAD 다이오드(401.3, 45, 3720)로 전송하는, 반도체 기판(39, 38)과 다른 광섬유(50, 401.2)를 포함하고,
- 하나 이상의 제2 SPAD 다이오드(401.3, 45)는 랜덤 단일 광자 전류(47, 48, 49, 401.2)를 검출 신호(3730)로 변환하고,
- 신호 처리 디바이스, 특히 증폭기(402)는 검출 신호를 조절된 검출 신호로 조절하고(3740),
- 비교기(404.02) 또는 기능적으로 동등한 디바이스는 임계값(404.1)과 조절된 검출 신호를 비교하는 것에 의해 제2 SPAD 다이오드(401.3, 45)의 자발적 방출에 의해 생성된 조절된 검출 신호의 펄스로부터, 하나 이상의 제1 SPAD 다이오드(401.1, 44) 중 제1 SPAD 다이오드(401.1)와 하나 이상의 제2 SPAD 다이오드(401.3, 45) 중 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 펄스를 분리하며(3750),
- 시간-디지털 변환기(404.3)는 제1 SPAD 다이오드(401.1, 44)와 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 2개의 연속 펄스 중 제1 쌍의 제1 펄스와 제2 펄스 사이의 제1 시간 간격을 결정하고, 제1 SPAD 다이오드(401.1, 44)와 제2 SPAD 다이오드(401.3, 45)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 2개의 연속적인 펄스의 제2 쌍의 제3 펄스와 제4 펄스 사이의 제2 시간 간격을 결정하고(3760);
- 엔트로피 추출 디바이스(404.4)는 제1 시간 간격의 값과 제2 시간 간격의 값을 비교하는 것에 의해 랜덤 비트의 비트 값을 결정하고(3670),
- 유한 상태 기계(404.8)는 랜덤 비트(411)의 비트 데이터 스트림으로부터 양자 난수(QZ)(417)를 생성하는, 디바이스.
1 : 보안 마이크로컨트롤러
2 : 하나 이상의 내부 데이터 버스
3 : 하나 이상의 판독/기록 메모리(RAM)
4 : 하나 이상의 기록 가능한 비휘발성 메모리; 상기 비휘발성 메모리들은 예를 들어 EEPROM 메모리 또는 플래시 메모리 또는 OTP 메모리들을 포함할 수 있음
5 : ROM과 같은, 하나 이상의 비휘발성 판독 전용 메모리
6 : 하나 이상의 비휘발성 기록 가능 및/또는 기록 불가능 제조자 메모리; 기록 불가능 제조자 메모리의 경우에, 제조자 메모리는 예를 들어 제조자 ROM일 수 있음
7 : 하나 이상의 암호화 가속기, 예를 들어 DES 가속기 및/또는 AES 가속기
8 : 하나 이상의 제조자 메모리 방화벽
11: 하나 이상의 CRC 모듈(순환 중복 검사)
12 : 하나 이상의 CLK(클록 생성기 모듈)
13 : 타이머 모듈
14 : 하나 이상의 안전 모니터링 및 제어 회로
15 : 양자 프로세스 기반 생성기
16 : 마이크로컨트롤러 코어
17 : 데이터 인터페이스, 특히 고속 직렬 데이터를 지원하는 하나 이상의 범용 비동기 수신기 송신기(UART)
21 : 하나 이상의 기본 클록 생성기(CLK)
22 : 하나 이상의 재설정 회로
23 : 보안 마이크로컨트롤러에 동작 전압을 제공하는 전압 조정기를 갖춘 하나 이상의 전원 공급 장치 또는 Vcc 회로
24 : 하나 이상의 접지 회로
25 : 하나 이상의 입력/출력 회로
30 : 단일 광자 검출기의 센서 요소로서 사용하기 위한 예시적인 SPAD 다이오드
31 : 예시적인 SPAD 다이오드의 얕은 트렌치 분리 STI
32 : 예시적인 SPAD 다이오드의 애노드 접점
33 : 예시적인 SPAD 다이오드의 캐소드 접점; 예시적인 SPAD 다이오드의 캐소드 접점은 바람직하게 인듐 주석 산화물(ITO) 또는 다른 투명하고 전기 전도성 재료로 만들어짐
34 : 절연층
34' : 절연층
34" : 절연층
35 : 제1 라인 유형의 고농도로 도핑된 제1 연결 영역; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드의 반도체 기판 재료에서 n+-도핑 영역일 수 있음
36 : 제2 라인 유형의 제1 도핑 트레이; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드(1820)의 반도체 기판 재료에서 더 약하게 도핑된, 즉 p---도핑 영역일 수 있음
37 : 제2 라인 유형의 제2 도핑 트레이; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서,SPAD 다이오드의 반도체 기판 재료에서 더 약하게 도핑된, 즉 p--도핑 영역일 수 있음
38 : 제2 라인 유형의 에피택셜 층; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드의 반도체 기판 재료에서 p-도핑된 에피택셜 층일 수 있음
39 : 제2 전도성 유형을 갖는 반도체 단결정 웨이퍼의 기본 재료; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, p-도핑된 단결정 반도체 웨이퍼
40 : 애노드 접점 아래의 제2 라인 유형의 제2 도핑 트레이; 예를 들어 p--도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드의 반도체 기판 재료의 p-도핑 영역일 수 있음
41 : 제2 라인 유형의 고농도로 도핑된 제2 연결 영역; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드(1820)의 반도체 기판 재료에서 p+-도핑 영역일 수 있음
42 : 절연체, 예를 들어 산화물 또는 이와 유사한 것
43 : 광섬유의 금속 커버
44 : 제1 SPAD 다이오드; 제1 SPAD 다이오드는 제1 SPAD 다이오드로부터의 광자로 제2 SPAD 다이오드를 조사하기 위한 광원으로서 적어도 일시적으로 역할을 함
45 : 제2 SPAD 다이오드; 제2 SPAD 다이오드는 예를 들어 적어도 일시적으로 제1 SPAD 다이오드로부터의 광에 대한 광검출기 역할을 함
46 : 본 명세서에서 제출된 애플리케이션과 일치하는 웨이퍼의 표면
47 : 표면에 직각인 방향으로 수직으로 위쪽으로 방출되는 제1 SPAD 다이오드의 광
48 : 제1 SPAD 다이오드에 의해 광섬유 내로 수직으로 방출되는 광의 일부인 광섬유에서 수평으로 수송되는 광
49 : 제1 SPAD 다이오드의 광은 광섬유로부터 제2 SPAD 다이오드 내로 표면에 직각인 방향으로 수직으로 아래로 방출되고, 광은 제1 SPAD 다이오드에 의해 광섬유에 직각인 광으로서 방출되고, 그런 다음 광섬유로부터 제2 SPAD 다이오드로 수평으로 수송됨
50 : 광자를 제1 SPAD 다이오드로부터 제2 SPAD 다이오드로 전달하기 위한 광섬유; 광섬유는 예시적인 SPAD 다이오드의 회로 상의 피복 산화물 또는 다른 광학적으로 투명한 절연층으로 형성됨
50' : 광자를 제1 SPAD 다이오드로부터 제2 SPAD 다이오드로 수송하기 위한 광섬유; 광섬유는 예시적인 SPAD 다이오드의 회로 상의 피복 산화물 또는 서로의 상부에 배열된 2개의 광학적으로 투명한 절연층(예를 들어 금속화 스택)으로 형성됨
51 : 접점
52 : 접점
53 : 도파관의 2개의 전기 절연층 사이의 평면
400 : 양자 난수 생성기(QRNG)
401 : 엔트로피 소스
401.1 : 하나 이상의 제1 SPAD 다이오드
401.2 : 광섬유
401.3 : 하나 이상의 제2 SPAD 다이오드
402 : 고주파 증폭기
403 : 아날로그-디지털 변환기(ADC)
404 : FPGA를 갖춘 측정 보드
404.1 : 상수
404.2 : 비교기
404.3 : 시간-디지털 변환기
404.4 : 엔트로피 추출 디바이스
404.5 : 감시 장치
404.6 : 선형 피드백 시프트 레지스터; 피드백은 바람직하게 의사 랜덤 비트 시퀀스를 생성하기 위한 단순한 기본 다항식임;
404.7 : 신호 다중화기
404.8 : 유한 상태 기계
404.9 : RAM
404.10 : 종료 플래그
404.11 : 마이크로컨트롤러
405 : 엔트로피 소스(401)의 전압 신호
406 : 고주파 증폭기(402)의 증폭기 출력 신호(406)
407 : 아날로그-디지털 변환기(403)의 디지털 14-비트 값(407); 다른 비트 폭도 가능
408 : 상수(404.1)의 신호
409 : 비교기(404.2)의 출력 신호(409)
410 : 시간-디지털 변환기의 출력부(410 404.3)
411 : 엔트로피 추출의 출력부(404.4)
412 : 시드(S)
413 : 전압 모니터
414 : 신호 라인
416 : 선택 신호
417 : 의사 랜덤 신호 라인
418 : 랜덤 데이터 워드
419 : 양자 난수 발생기(400)의 내부 데이터 버스; 바람직하게 제어 디바이스(4)의 내부 데이터 버스
420 : 양자 난수 발생기(400)의 감시 장치(404.5)와 퓨즈(1)의 제어 디바이스(4)의 인터럽트 신호
500 : 엔트로피 추출 방법의 흐름도(500)
501 : 시간-디지털 변환기(404.3)의 출력부(410)의 제1 값과 시간-디지털 변환기(404.3)의 출력부(410)의 제2 값을 결정하고 엔트로피 추출(404.4)의 시프트 레지스터에 저장하는 제1 단계(501)
502 : 제1 값과 제2 값을 비교하는 제2 단계
503 : 제1 값과 제2 값을 평가하고 랜덤 비트를 생성하는 제3 단계
601 : 제1 스파이크
602 : 제2 스파이크
603 : 절단 레벨
3700 : m개의 랜덤 비트를 가진 양자 난수(QZ)를 생성하는 방법
3710 : 하나 이상의 제1 SPAD 다이오드(401.1, 54)에 의해 랜덤 단일 광자 전류(57, 58, 59, 401.2)를 생성하는 단계
3720 : 반도체 기판(49, 48)과 다른 광섬유(44, 401.2)를 통해 랜덤 단일 광자 전류(57, 58, 59, 401.2)를 하나 이상의 제2 SPAD 다이오드(401.3, 55)로 전송하는 단계
3730 : 랜덤 단일 광자 전류(57, 58, 59, 401.2)를, 바람직하게 제1 SPAD 다이오드(401.1) 및 광섬유(401.2) 및 제2 SPAD 다이오드(401.3)를 포함하는 엔트로피 소스(401)의 전압 신호(405)의 형태를 하는 검출 신호로 변환하는 단게
3740 : 검출 신호를 조절된 검출 신호, 특히 아날로그-디지털 변환기(403)의 디지털 14-비트 값(407)으로 조절된 검출 신호로 특히 증폭 및/또는 필터링 및/또는 아날로그-디지털 변환하는 단계
3750 : 특히 비교기(404.2)에서 임계값과 조절된 검출 신호를 비교하고, 특히 비교기(404.2)의 대응하는 출력 신호(409)를 생성하는 것에 의한 자발적 방출에 의해 생성된 조절된 검출 신호의 펄스로부터, 제1 SPAD 다이오드(401.1) 및 제2 SPAD 다이오드(401.3)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 펄스를 분리하는 단계
3760 : 특히 시간-디지털 변환기(404.3)의 출력부(410)의 제1 값과 시간-디지털 변환기(404.3)의 출력부(410)의 제2 값을 결정하기 위해, 제1 SPAD 다이오드(401.1)의 자발적 광자 방출과 광자 방출에 의해 자극된 제2 SPAD 다이오드(401.3)의 광자 방출의 결합에 의해 생성된 2개의 연속 광자의 제1 쌍의 제1 펄스와 제2 펄스 사이의 제1 시간 간격을 결정하고, 제1 SPAD 다이오드(401.1)와 제2 SPAD 다이오드(401.3)의 방출의 동일한 종류의 결합에 의해 생성된 조절된 검출 신호의 2개의 연속적인 펄스의 제2 쌍의 제3 펄스와 제4 펄스 사이의 제2 시간 간격을 결정하는 단계
3670 : 제1 시간 간격의 값과 제2 시간 간격의 값을 비교하여 랜덤 비트의 비트 값을 결정하는 단계
3680 : 본 단계까지 결정된 랜덤 비트 수(n)가 원하는 양자 난수의 랜덤 비트의 수(m)보다 작을 경우, 상기 단계들이 반복된다. 그렇지 않으면, 프로세스는 m개의 랜덤 비트를 가지는 양자 난수를 생성하기 위해 종료된다.
2 : 하나 이상의 내부 데이터 버스
3 : 하나 이상의 판독/기록 메모리(RAM)
4 : 하나 이상의 기록 가능한 비휘발성 메모리; 상기 비휘발성 메모리들은 예를 들어 EEPROM 메모리 또는 플래시 메모리 또는 OTP 메모리들을 포함할 수 있음
5 : ROM과 같은, 하나 이상의 비휘발성 판독 전용 메모리
6 : 하나 이상의 비휘발성 기록 가능 및/또는 기록 불가능 제조자 메모리; 기록 불가능 제조자 메모리의 경우에, 제조자 메모리는 예를 들어 제조자 ROM일 수 있음
7 : 하나 이상의 암호화 가속기, 예를 들어 DES 가속기 및/또는 AES 가속기
8 : 하나 이상의 제조자 메모리 방화벽
11: 하나 이상의 CRC 모듈(순환 중복 검사)
12 : 하나 이상의 CLK(클록 생성기 모듈)
13 : 타이머 모듈
14 : 하나 이상의 안전 모니터링 및 제어 회로
15 : 양자 프로세스 기반 생성기
16 : 마이크로컨트롤러 코어
17 : 데이터 인터페이스, 특히 고속 직렬 데이터를 지원하는 하나 이상의 범용 비동기 수신기 송신기(UART)
21 : 하나 이상의 기본 클록 생성기(CLK)
22 : 하나 이상의 재설정 회로
23 : 보안 마이크로컨트롤러에 동작 전압을 제공하는 전압 조정기를 갖춘 하나 이상의 전원 공급 장치 또는 Vcc 회로
24 : 하나 이상의 접지 회로
25 : 하나 이상의 입력/출력 회로
30 : 단일 광자 검출기의 센서 요소로서 사용하기 위한 예시적인 SPAD 다이오드
31 : 예시적인 SPAD 다이오드의 얕은 트렌치 분리 STI
32 : 예시적인 SPAD 다이오드의 애노드 접점
33 : 예시적인 SPAD 다이오드의 캐소드 접점; 예시적인 SPAD 다이오드의 캐소드 접점은 바람직하게 인듐 주석 산화물(ITO) 또는 다른 투명하고 전기 전도성 재료로 만들어짐
34 : 절연층
34' : 절연층
34" : 절연층
35 : 제1 라인 유형의 고농도로 도핑된 제1 연결 영역; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드의 반도체 기판 재료에서 n+-도핑 영역일 수 있음
36 : 제2 라인 유형의 제1 도핑 트레이; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드(1820)의 반도체 기판 재료에서 더 약하게 도핑된, 즉 p---도핑 영역일 수 있음
37 : 제2 라인 유형의 제2 도핑 트레이; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서,SPAD 다이오드의 반도체 기판 재료에서 더 약하게 도핑된, 즉 p--도핑 영역일 수 있음
38 : 제2 라인 유형의 에피택셜 층; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드의 반도체 기판 재료에서 p-도핑된 에피택셜 층일 수 있음
39 : 제2 전도성 유형을 갖는 반도체 단결정 웨이퍼의 기본 재료; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, p-도핑된 단결정 반도체 웨이퍼
40 : 애노드 접점 아래의 제2 라인 유형의 제2 도핑 트레이; 예를 들어 p--도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드의 반도체 기판 재료의 p-도핑 영역일 수 있음
41 : 제2 라인 유형의 고농도로 도핑된 제2 연결 영역; 예를 들어, p-도핑된 웨이퍼 재료를 사용하는 CMOS 기술에서, SPAD 다이오드(1820)의 반도체 기판 재료에서 p+-도핑 영역일 수 있음
42 : 절연체, 예를 들어 산화물 또는 이와 유사한 것
43 : 광섬유의 금속 커버
44 : 제1 SPAD 다이오드; 제1 SPAD 다이오드는 제1 SPAD 다이오드로부터의 광자로 제2 SPAD 다이오드를 조사하기 위한 광원으로서 적어도 일시적으로 역할을 함
45 : 제2 SPAD 다이오드; 제2 SPAD 다이오드는 예를 들어 적어도 일시적으로 제1 SPAD 다이오드로부터의 광에 대한 광검출기 역할을 함
46 : 본 명세서에서 제출된 애플리케이션과 일치하는 웨이퍼의 표면
47 : 표면에 직각인 방향으로 수직으로 위쪽으로 방출되는 제1 SPAD 다이오드의 광
48 : 제1 SPAD 다이오드에 의해 광섬유 내로 수직으로 방출되는 광의 일부인 광섬유에서 수평으로 수송되는 광
49 : 제1 SPAD 다이오드의 광은 광섬유로부터 제2 SPAD 다이오드 내로 표면에 직각인 방향으로 수직으로 아래로 방출되고, 광은 제1 SPAD 다이오드에 의해 광섬유에 직각인 광으로서 방출되고, 그런 다음 광섬유로부터 제2 SPAD 다이오드로 수평으로 수송됨
50 : 광자를 제1 SPAD 다이오드로부터 제2 SPAD 다이오드로 전달하기 위한 광섬유; 광섬유는 예시적인 SPAD 다이오드의 회로 상의 피복 산화물 또는 다른 광학적으로 투명한 절연층으로 형성됨
50' : 광자를 제1 SPAD 다이오드로부터 제2 SPAD 다이오드로 수송하기 위한 광섬유; 광섬유는 예시적인 SPAD 다이오드의 회로 상의 피복 산화물 또는 서로의 상부에 배열된 2개의 광학적으로 투명한 절연층(예를 들어 금속화 스택)으로 형성됨
51 : 접점
52 : 접점
53 : 도파관의 2개의 전기 절연층 사이의 평면
400 : 양자 난수 생성기(QRNG)
401 : 엔트로피 소스
401.1 : 하나 이상의 제1 SPAD 다이오드
401.2 : 광섬유
401.3 : 하나 이상의 제2 SPAD 다이오드
402 : 고주파 증폭기
403 : 아날로그-디지털 변환기(ADC)
404 : FPGA를 갖춘 측정 보드
404.1 : 상수
404.2 : 비교기
404.3 : 시간-디지털 변환기
404.4 : 엔트로피 추출 디바이스
404.5 : 감시 장치
404.6 : 선형 피드백 시프트 레지스터; 피드백은 바람직하게 의사 랜덤 비트 시퀀스를 생성하기 위한 단순한 기본 다항식임;
404.7 : 신호 다중화기
404.8 : 유한 상태 기계
404.9 : RAM
404.10 : 종료 플래그
404.11 : 마이크로컨트롤러
405 : 엔트로피 소스(401)의 전압 신호
406 : 고주파 증폭기(402)의 증폭기 출력 신호(406)
407 : 아날로그-디지털 변환기(403)의 디지털 14-비트 값(407); 다른 비트 폭도 가능
408 : 상수(404.1)의 신호
409 : 비교기(404.2)의 출력 신호(409)
410 : 시간-디지털 변환기의 출력부(410 404.3)
411 : 엔트로피 추출의 출력부(404.4)
412 : 시드(S)
413 : 전압 모니터
414 : 신호 라인
416 : 선택 신호
417 : 의사 랜덤 신호 라인
418 : 랜덤 데이터 워드
419 : 양자 난수 발생기(400)의 내부 데이터 버스; 바람직하게 제어 디바이스(4)의 내부 데이터 버스
420 : 양자 난수 발생기(400)의 감시 장치(404.5)와 퓨즈(1)의 제어 디바이스(4)의 인터럽트 신호
500 : 엔트로피 추출 방법의 흐름도(500)
501 : 시간-디지털 변환기(404.3)의 출력부(410)의 제1 값과 시간-디지털 변환기(404.3)의 출력부(410)의 제2 값을 결정하고 엔트로피 추출(404.4)의 시프트 레지스터에 저장하는 제1 단계(501)
502 : 제1 값과 제2 값을 비교하는 제2 단계
503 : 제1 값과 제2 값을 평가하고 랜덤 비트를 생성하는 제3 단계
601 : 제1 스파이크
602 : 제2 스파이크
603 : 절단 레벨
3700 : m개의 랜덤 비트를 가진 양자 난수(QZ)를 생성하는 방법
3710 : 하나 이상의 제1 SPAD 다이오드(401.1, 54)에 의해 랜덤 단일 광자 전류(57, 58, 59, 401.2)를 생성하는 단계
3720 : 반도체 기판(49, 48)과 다른 광섬유(44, 401.2)를 통해 랜덤 단일 광자 전류(57, 58, 59, 401.2)를 하나 이상의 제2 SPAD 다이오드(401.3, 55)로 전송하는 단계
3730 : 랜덤 단일 광자 전류(57, 58, 59, 401.2)를, 바람직하게 제1 SPAD 다이오드(401.1) 및 광섬유(401.2) 및 제2 SPAD 다이오드(401.3)를 포함하는 엔트로피 소스(401)의 전압 신호(405)의 형태를 하는 검출 신호로 변환하는 단게
3740 : 검출 신호를 조절된 검출 신호, 특히 아날로그-디지털 변환기(403)의 디지털 14-비트 값(407)으로 조절된 검출 신호로 특히 증폭 및/또는 필터링 및/또는 아날로그-디지털 변환하는 단계
3750 : 특히 비교기(404.2)에서 임계값과 조절된 검출 신호를 비교하고, 특히 비교기(404.2)의 대응하는 출력 신호(409)를 생성하는 것에 의한 자발적 방출에 의해 생성된 조절된 검출 신호의 펄스로부터, 제1 SPAD 다이오드(401.1) 및 제2 SPAD 다이오드(401.3)의 방출을 결합하는 것에 의해 생성된 조절된 검출 신호의 펄스를 분리하는 단계
3760 : 특히 시간-디지털 변환기(404.3)의 출력부(410)의 제1 값과 시간-디지털 변환기(404.3)의 출력부(410)의 제2 값을 결정하기 위해, 제1 SPAD 다이오드(401.1)의 자발적 광자 방출과 광자 방출에 의해 자극된 제2 SPAD 다이오드(401.3)의 광자 방출의 결합에 의해 생성된 2개의 연속 광자의 제1 쌍의 제1 펄스와 제2 펄스 사이의 제1 시간 간격을 결정하고, 제1 SPAD 다이오드(401.1)와 제2 SPAD 다이오드(401.3)의 방출의 동일한 종류의 결합에 의해 생성된 조절된 검출 신호의 2개의 연속적인 펄스의 제2 쌍의 제3 펄스와 제4 펄스 사이의 제2 시간 간격을 결정하는 단계
3670 : 제1 시간 간격의 값과 제2 시간 간격의 값을 비교하여 랜덤 비트의 비트 값을 결정하는 단계
3680 : 본 단계까지 결정된 랜덤 비트 수(n)가 원하는 양자 난수의 랜덤 비트의 수(m)보다 작을 경우, 상기 단계들이 반복된다. 그렇지 않으면, 프로세스는 m개의 랜덤 비트를 가지는 양자 난수를 생성하기 위해 종료된다.
Claims (22)
- 자동차에서의 디바이스를 제어하기 위한 마이크로컨트롤러에 있어서,
- 반도체 기판,
- 메모리 요소,
- 적어도 하나의 내부 버스(2),
- 적어도 하나의 마이크로컨트롤러 코어(16),
- 하나 이상의 데이터 인터페이스, 및
- 순수 난수를 위한 적어도 하나의 양자 프로세스 기반 생성기(15)를 포함하며,
- 상기 메모리 요소는 상기 내부 버스(2)에 연결되고,
- 상기 데이터 인터페이스는 상기 내부 버스(2)에 연결되고,
- 상기 양자 프로세스 기반 생성기(15)는 상기 내부 버스(2)에 연결되고,
- 상기 마이크로컨트롤러 코어(16)는 상기 내부 버스(2)에 연결되고,
- 상기 양자 프로세스 기반 생성기(15)는 특히 상기 마이크로컨트롤러 코어(16)의 요청시에 난수를 생성하고,
- 상기 양자 프로세스 기반 생성기(15)는 상기 난수를 제공하고,
- 상기 마이크로컨트롤러 코어(16)는 상기 메모리 요소 중 하나 이상으로부터 프로그램 및 상기 난수를 사용하여 키를 생성하며,
- 상기 마이크로컨트롤러 코어(16)는 외부 디바이스와 교환하거나 데이터 인터페이스를 통해 내부적으로 교환하는 데이터를 암호화하고 복호화하기 위해 상기 메모리 요소 중 하나 이상으로부터의 프로그램과 상기 키를 사용하며,
- 상기 반도체 기판은 본 명세서에서 언급된 보안 마이크로컨트롤러(1)의 서브 디바이스를 일체로 포함하고,
- 상기 양자 프로세스 기반 생성기(15)는 광양자 신호를 위한 광원으로서 적어도 하나의 제1 SPAD 다이오드(44)를 포함하고,
- 상기 양자 프로세스 기반 생성기(15)는 광양자 신호를 수신하기 위한 광검출기로서 적어도 하나의 제2 SPAD 다이오드(45)를 포함하고,
- 상기 양자 프로세스 기반 생성기(15)는 적어도 하나의 처리 회로를 포함하고,
- 상기 양자 프로세스 기반 생성기(15)는 상기 적어도 하나의 제1 SPAD 다이오드(44)를 상기 적어도 하나의 제2 SPAD 다이오드(45)에 광학적으로 연결하기 위한 적어도 하나의 광섬유(50)를 포함하고,
- 상기 양자 기반 생성기(15)는 광(44)을 방출하기 위한 전기 에너지를 상기 적어도 하나의 제1 SPAD 다이오드(44)에 공급하기 위한 동작 회로를 포함하고,
- 상기 양자 기반 생성기(15)는, 상기 적어도 하나의 제2 SPAD 다이오드(45)의 신호를 검출하고 상기 적어도 하나의 제2 SPAD 다이오드(45)의 신호로부터 난수를 형성할 뿐만 아니라 상기 난수를 상기 마이크로컨트롤러 코어(16)에 제공하기 위한 처리 회로를 포함하는, 마이크로컨트롤러. - 제1항에 있어서, 상기 적어도 하나의 제2 SPAD 다이오드(45)의 방출 신호는 제1 스파이크(601), 및 상기 제1 스파이크(601)보다 큰 제2 스파이크(602)를 가지며, 상기 제1 및 제2 스파이크(601, 602)는 각각 사전 정의 가능한 기준값(404. 1, 603)보다 크며, 상기 제1 스파이크(601)는 상기 적어도 하나의 제2 SPAD 다이오드(45)의 동시에 유발된 자극된 광자 방출 없이 상기 적어도 하나의 제2 SPAD 다이오드(45)의 자발적 광자 방출로 인해 발생하고, 상기 제2 스파이크(602)는 상기 적어도 하나의 제1 SPAD 다이오드(44)의 광자의 수신에 의해 자극된 상기 적어도 하나의 제2 SPAD 다이오드(45)의 자발적 광자 방출의 동시 발생으로 인해 발생하고, 상기 양자 프로세스 기반 생성기(15)의 처리 회로는 상기 제2 스파이크(602)의 시간 간격과 임계값의 비교에 기초하여, 또는 상기 제2 스파이크(602)의 시간 간격의 상호 비교에 기초하여 난수를 생성하기 위한 비트로서 제1 논리값 또는 제2 논리값을 생성하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제2항에 있어서, 상기 처리 회로는 두 스파이크(602) 사이의 시간 간격과 임계값의 비교에 기초하여 제1 논리값 또는 제2 논리값을 생성하며, 상기 처리 회로는 시간 간격이 임계값보다 작으면 난수의 비트로서 상기 제1 논리값을 출력하고, 시간 간격이 임계값보다 크면 난수의 비트로서 상기 제2 논리값을 출력하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제2항에 있어서, 상기 처리 회로는 상이한 쌍들의 제2 스파이크(602)의 제2 스파이크의 시간 간격의 비교에 기초하여 상기 제1 논리값 또는 상기 제2 논리값을 생성하며, 상기 처리 회로는, 가장 최근에 발생한 제2 스파이크(602)의 시간 간격이 예를 들어 뒤에서 두 번째 제2 스파이크(602)와 뒤에서 세 번째 제2 스파이크(602) 사이 또는 다른 쌍의 이전의 제2 스파이크(602) 사이의 시간 간격보다 작으면 난수를 생성하기 위한 비트로서 제1 논리값을 출력하고, 가장 최근에 발생한 제2 스파이크(602)의 시간 간격이 예를 들어 뒤에서 두 번째 제2 스파이크(602)와 뒤에서 세 번째 제2 스파이크(602) 사이 또는 다른 쌍의 이전의 제2 스파이크(602) 사이의 시간 간격보다 크면 난수를 생성하기 위한 비트로서 상기 제2 논리값을 출력하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 여러 쌍의 제1 SPAD 다이오드(44) 및 제2 SPAD 다이오드(45)가 있으며, 상기 제2 SPAD 다이오드(45)의 방출 신호는 상기 처리 회로에 공급 가능하고, 상기 처리 회로는 상기 각각의 제2 SPAD 다이오드(45)의 방출 신호에 기초하여 난수를 생성하기 위한 비트 중 상이한 비트를 출력하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 한 쌍의 제1 SPAD 다이오드(44) 및 제2 SPAD 다이오드(45)가 있으며, 상기 처리 회로는 난수를 생성하기 위한 비트의 논리값들을 순차적으로 출력하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 단일 제1 SPAD 다이오드(44) 및 상기 단일 제1 SPAD 다이오드(44)에 광학적으로 연결되는 여러 제2 SPAD 다이오드(45)가 있으며, 상기 제2 SPAD 다이오드(45)의 방출 신호는 상기 처리 회로에 공급 가능하고, 상기 처리 회로는 상기 각각의 제2 SPAD 다이오드(45)의 방출 신호에 기초하여 난수를 생성하기 위한 비트 중 상이한 비트를 출력하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제7항 중 어느 한 항에 있어서, 오류 검출 유닛과 의사 난수 생성기가 있으며, 상기 양자 기반 생성기(15)의 처리 회로는, 상기 오류 검출 유닛이 상기 양자 프로세스 기반 생성기(15)의 광학적 양자 기반 프로세스를 담당하는 구성요소의 기능에서의 오류 또는 그 처리 회로의 오류를 검출할 때, 상기 적어도 하나의 제2 SPAD 다이오드(45)의 방출 신호에 기초하여 난수를 생성하기 위해 비트를 출력하는 것으로부터, 의사 난수를 생성하기 위해 상기 의사 난수 생성기에 의해 생성된 비트를 출력하는 것으로 전환하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제8항에 있어서, 상기 오류 검출 유닛은 특히 오류가 검출될 때 오류의 유형 및/또는 원인을 나타내는 오류 신호를 출력하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 메모리 요소는 하나 이상의 판독/기록 메모리(RAM)(3), 및/또는 하나 이상의 기록 가능한 비휘발성 메모리, 특히 EEPROM 메모리(4) 및/또는 플래시 메모리(4) 및/또는 OTP(one time programmable) 메모리(4) 및/또는 하나 이상의 판독 전용 메모리 및/또는 하나 이상의 비휘발성 제조자 메모리, 특히 하나 이상의 제조자 ROM(6) 및/또는 하나 이상의 제조자 EEPROM 및/또는 하나 이상의 제조자 플래시 메모리를 포함하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제10항에 있어서, 상기 제조자 ROM(6)은 부팅 소프트웨어를 포함하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제조자 메모리(6)와 상기 내부 버스(2) 사이에 제조자 방화벽(8)이 제공되는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제12항 중 어느 한 항에 있어서,
- 기본 클록 생성기(21)(CLK),
- 클록 생성기 회로(12), 및/또는
- 재설정 회로(22), 및/또는
- 동작 전압을 제공하는 전압 조정기를 갖춘 전원 공급 장치 또는 Vcc 회로(23), 및/또는
- 접지 회로(24), 및/또는
- 입력/출력 회로(25), 및/또는
- 하나 이상의 처리 모듈 중 하나 이상을 특징으로 하며,
- 상기 처리 모듈은 상기 내부 버스(2)와 통신하며,
- 상기 처리 모듈은,
- CRC 모듈(순환 중복 검사)(11),
- 클록 생성기 모듈(12),
- DES 가속기 및/또는 AES 가속기(7),
- 하나 이상의 타이머 모듈(13),
- 안전 모니터링 및 제어 회로(14),
- 데이터 인터페이스, 특히 범용 비동기 수신기 송신기(UART)(17) 중 하나 이상을 포함하는 것을 특징으로 하는, 마이크로컨트롤러. - 제1항 내지 제13항 중 어느 한 항에 있어서,
- 상기 반도체 기판은 표면(46)을 포함하고,
- 상기 반도체 기판은 그 표면(46) 아래에 있는 반도체 재료를 포함하고,
- 상기 반도체 기판의 표면(46)은 금속화 스택을 포함하고,
- 상기 금속화 스택은, 상기 반도체 기판의 표면(46)에 위치되는 전형적으로 구조화되고 광학적으로 투명한 전기 절연층(34)을 포함하며,
- 이러한 투명한 전기 절연층(34)의 적어도 일부는 상기 적어도 하나의 광섬유(50)를 형성하고,
- 상기 제1 SPAD 다이오드(44)는 상기 반도체 기판의 반도체 재료로부터 광자(47)를 상기 광섬유(50)로 방출하고,
- 상기 적어도 하나의 광섬유(50)는 이러한 광자(48)를 상기 제2 SPAD 다이오드(45)로 수송하는 것을 특징으로 하는, 마이크로컨트롤러. - 제4항에 있어서, 상기 광섬유(50) 내부로부터의 광(49)이 상기 반도체 기판의 반도체 재료로 재진입하고 거기에서 상기 제2 SPAD 다이오드(45)의 디바이스 부품에 부딪치는 방식으로 상기 광섬유(50)가 상기 제2 SPAD 다이오드(45)를 조사하는 것을 특징으로 하는, 마이크로컨트롤러.
- 제1항 내지 제15항 중 어느 한 항에 있어서,
- 적어도 하나의 동작 회로는 상기 적어도 하나의 제1 SPAD 다이오드(44)에 전기 에너지를 적어도 일시적으로 공급하고,
- 상기 적어도 하나의 제1 SPAD 다이오드(44)는 충분한 전기 에너지가 공급될 때 광자(47)를 상기 적어도 하나의 광섬유(50)에 공급하고,
- 상기 적어도 하나의 광섬유(50)는 이러한 광자(48)를 상기 제2 SPAD 다이오드(44)로 수송하고,
- 상기 적어도 하나의 광섬유(50)는 이러한 광자(48)를 상기 제2 SPAD 다이오드(45)로 방출하는 것을 특징으로 하는, 마이크로컨트롤러. - 제1항 내지 제16항 중 어느 한 항에 있어서, 데이터 버스 인터페이스는 유선 자동차 데이터 버스 인터페이스이거나, 또는 여러 데이터 버스 인터페이스 중 하나 이상의 데이터 버스 인터페이스는 유선 자동차 데이터 버스 인터페이스인 것을 특징으로 하는, 마이크로컨트롤러.
- 제17항에 있어서, 상기 하나 이상의 유선 자동차 데이터 버스 인터페이스는,
- CAN 데이터 버스 인터페이스, 및/또는
- CAN FD 데이터 버스 인터페이스, 및/또는
- Flexray 데이터 버스 인터페이스, 및/또는
- PSI5 데이터 버스 인터페이스, 및/또는
- DSI3 데이터 버스 인터페이스, 및/또는
- LIN 데이터 버스 인터페이스, 및/또는
- 이더넷 데이터 버스 인터페이스, 및/또는
- MELIBUS 데이터 버스 인터페이스로서 구성되는 것을 특징으로 하는, 마이크로컨트롤러. - 제1항 내지 제18항 중 어느 한 항에 있어서, 데이터 버스 인터페이스는 무선 자동차 데이터 버스 인터페이스이거나, 또는 여러 데이터 인터페이스 중 하나 이상의 데이터 버스 인터페이스는 무선 데이터 버스 인터페이스인 것을 특징으로 하는, 마이크로컨트롤러.
- 제19항에 있어서, 상기 하나 이상의 무선 데이터 버스 인터페이스는,
- WLAN 인터페이스, 및/또는
- 모바일 무선 인터페이스, 및/또는
- 블루투스 인터페이스로서 구성되는 것을 특징으로 하는, 마이크로컨트롤러. - 제1항 내지 제20항 중 어느 한 항에 있어서, 데이터 버스 인터페이스는 유선 데이터 버스 인터페이스이거나, 또는 여러 데이터 인터페이스 중 하나 이상의 데이터 버스 인터페이스는 유선 데이터 버스 인터페이스인 것을 특징으로 하는, 마이크로컨트롤러.
- 제21항에 있어서, 상기 하나 이상의 유선 데이터 버스 인터페이스는,
- KNX 데이터 버스 인터페이스, 및/또는
- EIB 데이터 버스 인터페이스, 및/또는
- DALI 데이터 버스 인터페이스, 및/또는
- PROFIBUS 데이터 버스 인터페이스로서 구성되는 것을 특징으로 하는, 마이크로컨트롤러.
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102021128005 | 2021-10-27 | ||
| DE102021128005.2 | 2021-10-27 | ||
| DE102021130107 | 2021-11-18 | ||
| DE102021130107.6 | 2021-11-18 | ||
| DE102022110713 | 2022-05-02 | ||
| DE102022110713.2 | 2022-05-02 | ||
| DE102022125574.3 | 2022-10-04 | ||
| DE102022125574 | 2022-10-04 | ||
| DE102022125617.0 | 2022-10-05 | ||
| DE102022125617 | 2022-10-05 | ||
| DE102022125768.1 | 2022-10-06 | ||
| DE102022125768 | 2022-10-06 | ||
| PCT/EP2022/079826 WO2023072956A1 (de) | 2021-10-27 | 2022-10-25 | Automobiler prozessor mit pqk verschlüsselungsunterstützung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240093538A true KR20240093538A (ko) | 2024-06-24 |
Family
ID=84360761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247014870A KR20240093538A (ko) | 2021-10-27 | 2022-10-25 | Pqk 암호화를 지원하는 자동차 프로세서 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP4423963A1 (ko) |
| KR (1) | KR20240093538A (ko) |
| DE (59) | DE102022125988A1 (ko) |
| WO (1) | WO2023072956A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102023126170A1 (de) | 2022-10-04 | 2024-04-04 | Elmos Semiconductor Se | QRNG mit PRNG Nutzung und vertikaler Entropiequelle |
| DE102023116470B3 (de) | 2023-06-22 | 2024-06-27 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Verfahren zum Ermitteln der notwendigen Auslegung einer Hochvoltsicherung und/oder einer Hochvoltleitung in einem Hochvoltbordnetz eines Kraftfahrzeugs sowie eine zur Durchführung des Verfahrens geeignete Sicherungsersatzeinrichtung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091876B2 (en) | 2002-05-02 | 2006-08-15 | Elmos Semiconductor Ag | Method for addressing the users of a bus system by means of identification flows |
| US7983422B2 (en) * | 2003-07-25 | 2011-07-19 | Hewlett-Packard Development Company, L.P. | Quantum cryptography |
| DE102015220055A1 (de) * | 2015-10-15 | 2017-04-20 | Robert Bosch Gmbh | Verfahren zur Erzeugung eines Geheimnisses oder Schlüssels in einem Netzwerk |
| US10552120B1 (en) | 2018-08-20 | 2020-02-04 | Wells Fargo Bank, N.A. | Systems and methods for single chip quantum random number generation |
-
2022
- 2022-10-07 DE DE102022125988.9A patent/DE102022125988A1/de active Pending
- 2022-10-10 DE DE102022126058.5A patent/DE102022126058A1/de active Pending
- 2022-10-10 DE DE102022126152.2A patent/DE102022126152A1/de active Pending
- 2022-10-10 DE DE102022126091.7A patent/DE102022126091A1/de active Pending
- 2022-10-10 DE DE102022126068.2A patent/DE102022126068A1/de active Pending
- 2022-10-10 DE DE102022126160.3A patent/DE102022126160A1/de active Pending
- 2022-10-10 DE DE102022126097.6A patent/DE102022126097A1/de active Pending
- 2022-10-10 DE DE102022126079.8A patent/DE102022126079A1/de active Pending
- 2022-10-10 DE DE102022126061.5A patent/DE102022126061A1/de active Pending
- 2022-10-10 DE DE102022126052.6A patent/DE102022126052A1/de active Pending
- 2022-10-11 DE DE102022126350.9A patent/DE102022126350A1/de active Pending
- 2022-10-11 DE DE102022126364.9A patent/DE102022126364A1/de active Pending
- 2022-10-11 DE DE102022126296.0A patent/DE102022126296A1/de active Pending
- 2022-10-11 DE DE102022126316.9A patent/DE102022126316A1/de active Pending
- 2022-10-11 DE DE102022126308.8A patent/DE102022126308A1/de active Pending
- 2022-10-11 DE DE102022126339.8A patent/DE102022126339A1/de active Pending
- 2022-10-11 DE DE102022126356.8A patent/DE102022126356A1/de active Pending
- 2022-10-11 DE DE102022126335.5A patent/DE102022126335A1/de active Pending
- 2022-10-11 DE DE102022126345.2A patent/DE102022126345A1/de active Pending
- 2022-10-11 DE DE102022126279.0A patent/DE102022126279A1/de active Pending
- 2022-10-11 DE DE102022126333.9A patent/DE102022126333A1/de active Pending
- 2022-10-11 DE DE102022126285.5A patent/DE102022126285A1/de active Pending
- 2022-10-11 DE DE102022126361.4A patent/DE102022126361A1/de active Pending
- 2022-10-11 DE DE102022126370.3A patent/DE102022126370A1/de active Pending
- 2022-10-12 DE DE102022126592.7A patent/DE102022126592A1/de active Pending
- 2022-10-12 DE DE102022126594.3A patent/DE102022126594A1/de active Pending
- 2022-10-13 DE DE102022126816.0A patent/DE102022126816A1/de active Pending
- 2022-10-13 DE DE102022126802.0A patent/DE102022126802A1/de active Pending
- 2022-10-13 DE DE102022126806.3A patent/DE102022126806A1/de active Pending
- 2022-10-13 DE DE102022126821.7A patent/DE102022126821A1/de active Pending
- 2022-10-13 DE DE102022126823.3A patent/DE102022126823A1/de active Pending
- 2022-10-13 DE DE102022126813.6A patent/DE102022126813A1/de active Pending
- 2022-10-13 DE DE102022126818.7A patent/DE102022126818A1/de active Pending
- 2022-10-14 DE DE102022126950.7A patent/DE102022126950A1/de active Pending
- 2022-10-14 DE DE102022126868.3A patent/DE102022126868A1/de active Pending
- 2022-10-14 DE DE102022126877.2A patent/DE102022126877A1/de active Pending
- 2022-10-14 DE DE102022126867.5A patent/DE102022126867A1/de active Pending
- 2022-10-14 DE DE102022126908.6A patent/DE102022126908A1/de active Pending
- 2022-10-14 DE DE102022126902.7A patent/DE102022126902A1/de active Pending
- 2022-10-14 DE DE102022126880.2A patent/DE102022126880A1/de active Pending
- 2022-10-14 DE DE102022126921.3A patent/DE102022126921A1/de active Pending
- 2022-10-14 DE DE102022126872.1A patent/DE102022126872A1/de active Pending
- 2022-10-14 DE DE102022126841.1A patent/DE102022126841A1/de active Pending
- 2022-10-14 DE DE102022126947.7A patent/DE102022126947A1/de active Pending
- 2022-10-14 DE DE102022126928.0A patent/DE102022126928A1/de active Pending
- 2022-10-14 DE DE102022126915.9A patent/DE102022126915A1/de active Pending
- 2022-10-14 DE DE102022126930.2A patent/DE102022126930A1/de active Pending
- 2022-10-14 DE DE102022126891.8A patent/DE102022126891A1/de active Pending
- 2022-10-14 DE DE102022126912.4A patent/DE102022126912A1/de active Pending
- 2022-10-14 DE DE102022126936.1A patent/DE102022126936A1/de active Pending
- 2022-10-14 DE DE102022126847.0A patent/DE102022126847A1/de active Pending
- 2022-10-17 DE DE102022127105.6A patent/DE102022127105A1/de active Pending
- 2022-10-17 DE DE102022127118.8A patent/DE102022127118A1/de active Pending
- 2022-10-17 DE DE102022127112.9A patent/DE102022127112A1/de active Pending
- 2022-10-17 DE DE102022127116.1A patent/DE102022127116A1/de active Pending
- 2022-10-25 EP EP22809117.9A patent/EP4423963A1/de active Pending
- 2022-10-25 WO PCT/EP2022/079826 patent/WO2023072956A1/de active Application Filing
- 2022-10-25 KR KR1020247014870A patent/KR20240093538A/ko unknown
- 2022-10-27 DE DE102022128502.2A patent/DE102022128502A1/de active Pending
- 2022-10-27 DE DE102022128501.4A patent/DE102022128501A1/de active Pending
- 2022-10-27 DE DE102022128490.5A patent/DE102022128490A1/de active Pending
- 2022-10-27 DE DE102022128495.6A patent/DE102022128495A1/de active Pending
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20240093538A (ko) | Pqk 암호화를 지원하는 자동차 프로세서 | |
| US20220078035A1 (en) | Generating an identity for a computing device using a physical unclonable function | |
| US7761714B2 (en) | Integrated circuit and method for preventing an unauthorized access to a digital value | |
| EP1977511B1 (en) | Signal generator based device security | |
| US20160006570A1 (en) | Generating a key derived from a cryptographic key using a physically unclonable function | |
| CN107623675B (zh) | 电子装置的网络、电子装置及其检查步骤 | |
| KR20120140224A (ko) | 암호화 통신 시스템 및 암호화 통신 방법 | |
| CN103562922A (zh) | 在芯片制造期间建立唯一秘钥 | |
| JP5857726B2 (ja) | 温度センサ、暗号化装置、暗号化方法、及び個体別情報生成装置 | |
| CN101950332A (zh) | 芯片保护方法和系统 | |
| US10797891B2 (en) | Physically unclonable function resistant to side-channel attack and method therefor | |
| EP3584737B1 (en) | Improved detection of laser fault injection attacks on cryptographic devices | |
| CN111740835A (zh) | 用于密钥替换的安全通信的设备、方法和系统 | |
| CN107038130B (zh) | 半导体装置以及半导体晶片的认证方法 | |
| CN118120179A (zh) | 支持pqk加密的汽车处理器 | |
| Yamashita et al. | Redshift: Manipulating signal propagation delay via continuous-wave lasers | |
| DE102022125572A1 (de) | Gerät zur Datenverarbeitung | |
| US20210326488A1 (en) | Side-Channel Attack Mitigation For Secure Devices With Embedded Sensors | |
| US20120331290A1 (en) | Method and Apparatus for Establishing Trusted Communication With External Real-Time Clock | |
| WO2021092488A1 (en) | Public key encryption using self powered timers | |
| KR20210097537A (ko) | 물리적 복제 방지 기능에 기초하여 마스킹 데이터를 생성하는 보안 장치 및 이의 동작 방법 | |
| CN115413339A (zh) | 芯片、芯片封装结构以及电子设备 | |
| US20200401690A1 (en) | Techniques for authenticating and sanitizing semiconductor devices | |
| DE102023126171A1 (de) | QRNG mit PRNG Nutzung und vertikaler Entropiequelle | |
| Lee et al. | DTR-SHIELD: Mutual Synchronization for Protecting against DoS Attacks on the SHIELD Protocol with AES-CTR Mode |