KR20240083135A - Method for forming low temperature poly silicon - Google Patents
Method for forming low temperature poly silicon Download PDFInfo
- Publication number
- KR20240083135A KR20240083135A KR1020240069543A KR20240069543A KR20240083135A KR 20240083135 A KR20240083135 A KR 20240083135A KR 1020240069543 A KR1020240069543 A KR 1020240069543A KR 20240069543 A KR20240069543 A KR 20240069543A KR 20240083135 A KR20240083135 A KR 20240083135A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- substrate
- gas
- layer
- containing gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title description 10
- 229920005591 polysilicon Polymers 0.000 title description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 209
- 239000010703 silicon Substances 0.000 claims abstract description 209
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 177
- 239000007789 gas Substances 0.000 claims abstract description 175
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 239000001257 hydrogen Substances 0.000 claims abstract description 37
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 37
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- 238000001179 sorption measurement Methods 0.000 description 41
- 125000005843 halogen group Chemical group 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000010926 purge Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 238000005507 spraying Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BIVNKSDKIFWKFA-UHFFFAOYSA-N N-propan-2-yl-N-silylpropan-2-amine Chemical compound CC(C)N([SiH3])C(C)C BIVNKSDKIFWKFA-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 229910003691 SiBr Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- WZUCGJVWOLJJAN-UHFFFAOYSA-N diethylaminosilicon Chemical compound CCN([Si])CC WZUCGJVWOLJJAN-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000005979 thermal decomposition reaction Methods 0.000 description 4
- UHUUYVZLXJHWDV-UHFFFAOYSA-N trimethyl(methylsilyloxy)silane Chemical compound C[SiH2]O[Si](C)(C)C UHUUYVZLXJHWDV-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- OWKFQWAGPHVFRF-UHFFFAOYSA-N n-(diethylaminosilyl)-n-ethylethanamine Chemical compound CCN(CC)[SiH2]N(CC)CC OWKFQWAGPHVFRF-UHFFFAOYSA-N 0.000 description 2
- FFXRCCZYEXDGRJ-UHFFFAOYSA-N n-bis(propan-2-ylamino)silylpropan-2-amine Chemical compound CC(C)N[SiH](NC(C)C)NC(C)C FFXRCCZYEXDGRJ-UHFFFAOYSA-N 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45536—Use of plasma, radiation or electromagnetic fields
- C23C16/45542—Plasma being used non-continuously during the ALD reactions
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명에 따른 저온 결정질 실리콘 형성 방법은 기판 상에 결정질 실리콘을 형성하는 것으로, (a) 반응공간에 기판을 준비하는 단계; (b) 상기 기판을 제1 실리콘 함유 가스에 노출시켜 상기 기판의 표면 상에 1층 또는 2층의 원자층 단위의 실리콘 결합을 형성하는 단계; 및 (c) 상기 1층 또는 2층의 원자층 단위의 실리콘 결합을 수소 함유 플라즈마 가스에 노출시켜 실리콘 층으로 형성하는 단계;를 포함하고, 상기 (b) 단계 및 상기 (c) 단계를 반복하여, 설정된 두께까지 결정질 실리콘 층을 형성하는 저온 결정질 실리콘 형성방법에 관한 것이다.The low-temperature crystalline silicon forming method according to the present invention forms crystalline silicon on a substrate, including the steps of (a) preparing a substrate in a reaction space; (b) exposing the substrate to a first silicon-containing gas to form one or two layers of atomic layer-level silicon bonds on the surface of the substrate; and (c) forming a silicon layer by exposing the atomic layer-level silicon bonds of the first or second layer to a hydrogen-containing plasma gas, repeating steps (b) and (c). , relates to a low-temperature crystalline silicon forming method that forms a crystalline silicon layer to a set thickness.
Description
본 발명은 실리콘 기판 상에 결정질 실리콘을 형성하는 개선된 방법 및 장치에 관한 것이다. 특히, 본 발명은 반도체 기판의 패턴 내부 표면 상에 개선된 균일성을 갖는 다결정 실리콘을 형성하기 위한 기판 처리 챔버 및 방법에 관한 것이다.The present invention relates to improved methods and devices for forming crystalline silicon on silicon substrates. In particular, the present invention relates to a substrate processing chamber and method for forming polycrystalline silicon with improved uniformity on a patterned internal surface of a semiconductor substrate.
실리콘 및 실리콘 함유 막은 반도체, 디스플레이, 및 태양전지 등의 산업에서 매우 다양한 용도에 사용된다. 실리콘 층은 다결정질 실리콘(폴리-Si) 및 에피택셜 실리콘을 포함하고, 실리콘 함유 막은 실리콘 게르마늄(SiGe), 실리콘 게르마늄 카바이드(SiGeC), 탄화실리콘(SiC) 및 질화실리콘(SiN)을 포함한다. Silicon and silicon-containing films are used in a wide variety of applications in industries such as semiconductor, display, and solar cells. The silicon layer includes polycrystalline silicon (poly-Si) and epitaxial silicon, and the silicon-containing film includes silicon germanium (SiGe), silicon germanium carbide (SiGeC), silicon carbide (SiC), and silicon nitride (SiN).
실리콘 형성은 반응 온도에 따라 결정도가 달라질 수 있다. 낮은 반응 온도에서 형성되는 실리콘은 대부분 비정질 상태이다. 증착 온도가 높을수록, 비정질 실리콘 및 폴리실리콘의 혼합물 또는 폴리실리콘이 단독으로 증착될 수 있다.Silicon formation can vary in crystallinity depending on the reaction temperature. Silicon formed at low reaction temperatures is mostly in an amorphous state. At higher deposition temperatures, a mixture of amorphous silicon and polysilicon or polysilicon alone can be deposited.
일반적으로 다결정 실리콘 층을 포함하는 박막 트랜지스터는 전자 이동도가 높고 CMOS 회로 구성이 가능한 장점이 있어서 고해상도 디스플레이 패널의 스위칭 소자나 빛의 양을 많이 필요로 하는 프로젝션 패널 등에 많이 이용된다.In general, thin film transistors containing a polycrystalline silicon layer have the advantage of high electron mobility and the ability to configure CMOS circuits, so they are widely used in switching elements of high-resolution display panels or projection panels that require a large amount of light.
비정질 실리콘을 다결정 실리콘으로 결정화하는 방법으로는, 비정질 실리콘 층을 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 고상 결정화법(solid phase crystallization; SPC), 엑시머 레이저를 비정질 실리콘 층에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도를 가열하여 결정화하는 엑시머 레이저 어닐링법(eximerlaser annealing; ELA), 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘 층과 접촉시키거나 주입하여 상기 금속에 의해 비정실 실리콘 층이 다결정 실리콘 층으로 상 변화가 유도되는 현상을 이용하는 금속 유도 결정화(metal induced crystallization; MIC)법, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 비정질 실리콘의 결정화를 유도하는 금속 유도 측면 결정화(metal induced lateral crystallization; MILC)법 등이 있다.Methods for crystallizing amorphous silicon into polycrystalline silicon include a solid phase crystallization (SPC) method in which the amorphous silicon layer is annealed at a temperature of about 700°C or lower for several to tens of hours, and an excimer laser is applied to the amorphous silicon layer. Eximer laser annealing (ELA) is a method that crystallizes by scanning and locally heating a high temperature for a very short period of time. Metals such as nickel, palladium, gold, and aluminum are brought into contact with or injected into an amorphous silicon layer, and the metal is formed by the metal. Metal induced crystallization (MIC) method utilizes the phenomenon in which a phase change is induced from an amorphous silicon layer to a polycrystalline silicon layer. The silicide produced by the reaction of metal and silicon continues to propagate laterally, sequentially forming amorphous silicon. There is a metal induced lateral crystallization (MILC) method that induces crystallization.
그러나, 고상 결정화법은 공정 시간이 너무 길뿐만 아니라 고온에서 장시간 열처리함으로써 기판의 변형이 발생하기 쉬운 문제가 있고, 엑시머 레이저 결정화법은 고가의 레이저 장치가 필요할 뿐만 아니라 다결정화된 표면에 돌기가 발생하여 반도체층과 게이트 절연막의 계면 특성이 나쁘다는 단점이 있으며, 금속 유도화 결정법 또는 금속 유도 측면 결정화법으로 결정화하는 경우에는 많은 양의 금속 촉매가 결정화된 다결정 실리콘 층에 잔류하여 박막 트랜지스터의 누설 전류를 증가시키는 단점이 있다.However, the solid-state crystallization method not only requires too long a process time, but also has the problem of easily causing deformation of the substrate due to heat treatment at high temperatures for a long time. The excimer laser crystallization method not only requires an expensive laser device, but also produces protrusions on the polycrystallized surface. Therefore, there is a disadvantage that the interface characteristics between the semiconductor layer and the gate insulating film are poor, and when crystallization is performed using the metal-induced crystallization method or the metal-induced lateral crystallization method, a large amount of the metal catalyst remains in the crystallized polycrystalline silicon layer, reducing the leakage current of the thin film transistor. There is a downside to increasing it.
본 발명은 전술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명은 저온에서 기판 상의 미세한 패턴의 하부 면까지 실리콘 층을 형성하는 방법을 제공하는 것을 기술적인 과제로 한다.The present invention is intended to solve the above-described conventional problems, and its technical task is to provide a method of forming a silicon layer to the lower surface of a fine pattern on a substrate at low temperature.
본 실시예에 따른 저온 결정질 실리콘 형성방법은 기판 상에 결정질 실리콘을 형성하는 방법으로서, (a) 반응공간에 기판을 준비하는 단계; (b) 상기 기판을 제1 실리콘 함유 가스에 노출시켜 상기 기판의 표면 상에 1층 또는 2층의 원자층 단위의 실리콘 결합을 형성하는 단계; 및 (c) 상기 1층 또는 2층의 원자층 단위의 실리콘 결합을 수소 함유 플라즈마 가스에 노출시켜 실리콘 층으로 형성하는 단계를 포함할 수 있다. 상기 (b) 단계 및 상기 (c) 단계를 반복하여, 설정된 두께까지 결정질 실리콘 층을 형성할 수 있다.The low-temperature crystalline silicon forming method according to this embodiment is a method of forming crystalline silicon on a substrate, comprising the steps of (a) preparing a substrate in a reaction space; (b) exposing the substrate to a first silicon-containing gas to form one or two layers of atomic layer-level silicon bonds on the surface of the substrate; and (c) forming a silicon layer by exposing the atomic layer-level silicon bonds of the first or second layers to a hydrogen-containing plasma gas. By repeating steps (b) and (c), a crystalline silicon layer can be formed up to a set thickness.
상기 목적을 달성하기 위한 본 실시예에 따른 기판 상에 결정질 실리콘을 형성하는 방법은, 반응공간에 기판을 준비하는 단계; 상기 기판을 제1 실리콘 함유 가스에 노출시켜 상기 기판의 표면 상에 제1 실리콘 함유 가스의 제1 흡착층을 형성하는 단계; 및 상기 제1 흡착층을 수소 함유 플라즈마 가스에 노출시켜 상기 제1 흡착층을 실리콘 층으로 형성하는 단계;를 포함하고, 상기 제1 실리콘 함유 가스는 유기 실리콘(organic silicon) 소스 또는 할로 실리콘(halo silicon) 소스 중에서 선택되고, 상기 (b) 단계 및 상기 (c) 단계를 반복하여, 설정된 두께까지 결정질 실리콘 층을 형성할 수 있다.The method of forming crystalline silicon on a substrate according to this embodiment to achieve the above object includes preparing a substrate in a reaction space; exposing the substrate to a first silicon-containing gas to form a first adsorption layer of the first silicon-containing gas on the surface of the substrate; and exposing the first adsorption layer to a hydrogen-containing plasma gas to form the first adsorption layer into a silicon layer, wherein the first silicon-containing gas is an organic silicon source or halo silicon. silicon) source, and steps (b) and (c) are repeated to form a crystalline silicon layer up to a set thickness.
또한, 상기 목적을 달성하기 위한 본 실시예에 따른 기판 상에 결정질 실리콘을 형성하는 다른 방법은, 반응공간에 기판을 준비하는 단계; 상기 기판을 제1 실리콘 함유 가스에 노출시켜 상기 기판의 표면 상에 제1 실리콘 함유 가스의 제1 흡착층을 형성하는 단계; 상기 제1 흡착층을 제2 실리콘 함유 가스에 노출시켜 상기 제1 흡착층 상에 제2 실리콘 함유 가스의 제2 흡착층을 형성하는 단계; 및 상기 제2 흡착층을 수소 함유 플라즈마 가스에 노출시켜 상기 제1 흡착층 및 제2 흡착층을 실리콘 층으로 형성하는 단계;를 포함하고, 상기 제1 실리콘 함유 가스는 유기 실리콘(organic silicon) 소스 또는 할로 실리콘(halo silicon) 소스 중에서 선택되고, 상기 제2 실리콘 함유 가스는 무기 실리콘 소스 중에서 선택되며, 상기 (b) 단계 내지 상기 (d) 단계를 반복하여, 설정된 두께까지 결정질 실리콘 층을 형성할 수 있다.In addition, another method of forming crystalline silicon on a substrate according to this embodiment to achieve the above object includes preparing a substrate in a reaction space; exposing the substrate to a first silicon-containing gas to form a first adsorption layer of the first silicon-containing gas on the surface of the substrate; exposing the first adsorption layer to a second silicon-containing gas to form a second adsorption layer of the second silicon-containing gas on the first adsorption layer; and exposing the second adsorption layer to a hydrogen-containing plasma gas to form the first adsorption layer and the second adsorption layer as a silicon layer, wherein the first silicon-containing gas is an organic silicon source. or a halo silicon source, and the second silicon-containing gas is selected from an inorganic silicon source, and steps (b) to (d) are repeated to form a crystalline silicon layer to a set thickness. You can.
또한, 상기 목적을 달성하기 위한 본 실시예에 따른 기판 상에 결정질 실리콘을 형성하는 또 다른 방법은, 반응공간에 기판을 준비하는 단계; 상기 기판을 제1 실리콘 함유 가스에 노출시켜 상기 기판의 표면 상에 제1 실리콘 함유 가스의 제1 흡착층을 형성하는 단계; 상기 제1 흡착층을 수소 플라즈마 가스에 노출시켜 상기 제1 흡착층을 실리콘 층으로 형성하는 단계; 상기 실리콘 층을 제2 실리콘 함유 가스에 노출시켜 상기 실리콘 층 상에 제2 실리콘 함유 가스에 기인한 실리콘 층을 형성하는 단계; 및 상기 제2 실리콘 함유 가스에 기인한 실리콘 층을 수소 함유 플라즈마 가스에 노출시켜 상기 제2 실리콘 함유 가스에 기인한 실리콘 층을 실리콘 층으로 형성하는 단계;를 포함하고, 상기 제1 실리콘 함유 가스는 유기 실리콘(organic silicon) 소스 또는 할로 실리콘(halo silicon) 소스 중에서 선택되고, 상기 제2 실리콘 함유 가스는 무기 실리콘 소스 중에서 선택되며, 상기 (b) 단계 내지 상기 (d) 단계를 반복하여, 설정된 두께까지 결정질 실리콘 층을 형성할 수 있다.In addition, another method of forming crystalline silicon on a substrate according to this embodiment to achieve the above object includes preparing a substrate in a reaction space; exposing the substrate to a first silicon-containing gas to form a first adsorption layer of the first silicon-containing gas on the surface of the substrate; forming the first adsorption layer into a silicon layer by exposing the first adsorption layer to hydrogen plasma gas; exposing the silicon layer to a second silicon-containing gas to form a silicon layer resulting from the second silicon-containing gas on the silicon layer; and exposing the silicon layer resulting from the second silicon-containing gas to a hydrogen-containing plasma gas to form the silicon layer resulting from the second silicon-containing gas into a silicon layer, wherein the first silicon-containing gas is is selected from an organic silicon source or a halo silicon source, and the second silicon-containing gas is selected from an inorganic silicon source, and steps (b) to (d) are repeated to determine a set thickness. A crystalline silicon layer can be formed up to.
상기 과제의 해결 수단에 의하면, 본 발명에 따른 기판 처리 방법은 기판에 흡착된 실리콘 함유 가스를 수소 플라즈마 처리하여 저온에서 기판의 표면에 실리콘 층을 형성할 수 있는 효과가 있다.According to the means for solving the above problem, the substrate processing method according to the present invention has the effect of forming a silicon layer on the surface of the substrate at low temperature by treating the silicon-containing gas adsorbed on the substrate with hydrogen plasma.
또한, 본 발명에 따른 기판 처리 방법은 기판에 흡착된 실리콘 함유 가스를 수소 플라즈마 처리하여 기판 상의 미세한 패턴의 하부 면까지 실리콘 층을 형성할 수 있는 효과가 있다.In addition, the substrate processing method according to the present invention has the effect of forming a silicon layer up to the lower surface of a fine pattern on the substrate by treating the silicon-containing gas adsorbed on the substrate with hydrogen plasma.
도 1은 본 발명의 실시예에 따른 기판 처리 장치를 개념적으로 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 기판 상에 실리콘 층을 형성하는 단계를 나타내는 흐름도이다.
도 3은 본 발명의 제2 실시예에 따른 기판 상에 실리콘 층을 형성하는 단계를 나타내는 흐름도이다.1 is a diagram conceptually showing a substrate processing apparatus according to an embodiment of the present invention.
Figure 2 is a flowchart showing the steps of forming a silicon layer on a substrate according to the first embodiment of the present invention.
Figure 3 is a flowchart showing the steps of forming a silicon layer on a substrate according to a second embodiment of the present invention.
본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. The meaning of terms described in this specification should be understood as follows.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.Singular expressions should be understood to include plural expressions, unless the context clearly defines otherwise, and terms such as “first”, “second”, etc. are used to distinguish one element from another element. The scope of rights should not be limited by these terms.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms such as “include” or “have” should be understood as not precluding the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.The term “at least one” should be understood to include all possible combinations from one or more related items. For example, “at least one of the first item, the second item, and the third item” means each of the first item, the second item, or the third item, as well as two of the first item, the second item, and the third item. It means a combination of all items that can be presented from more than one.
"상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.The term “on” means not only the case where a certain component is formed directly on top of another component, but also the case where a third component is interposed between these components.
이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the drawings.
도 1을 참조하면, 도 1은 본 발명의 실시예에 따른 기판 처리 장치의 간단한 개념도이다. 기판 처리 장치(1)는 공정챔버(10)와 공정챔버(10) 내부에서 기판(W)을 지지하는 서셉터(20)와 상기 서셉터(20)에 안치된 기판(W)에 공정 가스를 공급하여 상기 기판(W)의 표면이 상기 공정가스에 노출되도록 하는 공정가스 분사수단(30)과 상기 공정챔버(10) 내부를 진공배기 하거나 상기 공정가스를 상기 공정챔버(10)의 외부로 배출하기 위한 배기구(40) 및 배기구에 연결된 진공펌프(50)를 포함할 수 있다.Referring to FIG. 1, FIG. 1 is a simple conceptual diagram of a substrate processing apparatus according to an embodiment of the present invention. The substrate processing apparatus 1 includes a process chamber 10, a susceptor 20 supporting the substrate W inside the process chamber 10, and a process gas applied to the substrate W placed in the susceptor 20. Process gas injection means 30 supplies the surface of the substrate W to be exposed to the process gas and evacuates the inside of the process chamber 10 or discharges the process gas to the outside of the process chamber 10. It may include an exhaust port 40 and a vacuum pump 50 connected to the exhaust port.
상기 공정챔버(10)는 기판(W)을 대향하는 위치에 챔버리드(12)와 상기 챔버리드(12)에 결합되는 챔버몸체(14)를 포함하고 상기 챔버리드(12)에는 상기 기판(W)에 공정가스를 공급하기 위한 공정가스 분사수단(30)이 형성될 수 있다. 상기 공정챔버(10)의 외부에서 공정가스를 상기 공정챔버(10) 내부로 공급하기 위한 공정가스 공급라인이 형성될 수 있으며, 상기 공정가스 공급라인은 상기 공정챔버(10) 내에서 상기 기판(W) 상에 형성할 박막의 종류 및 특성에 따라 선택된 공정가스나 상기 공정챔버(10) 내부를 세정하기 위한 세정가스 등이 공급되는 가스 공급라인이 형성될 수 있다.The process chamber 10 includes a chamber lid 12 at a position facing the substrate W and a chamber body 14 coupled to the chamber lid 12, and the chamber lid 12 includes the substrate W ) may be formed with a process gas injection means 30 for supplying the process gas. A process gas supply line may be formed from the outside of the process chamber 10 to supply the process gas into the inside of the process chamber 10, and the process gas supply line may be formed within the process chamber 10 to supply the substrate ( Depending on the type and characteristics of the thin film to be formed on W), a gas supply line may be formed through which a selected process gas or a cleaning gas for cleaning the inside of the process chamber 10 is supplied.
상기 서셉터(20)는 상기 공정챔버(10) 내부로 유입된 기판(W)을 지지하면서 상기 기판(W) 상에 반응결과물이 형성될 수 있도록 상기 기판(W)을 가열하기 위한 가열수단(60)을 포함할 수 있다. 상기 가열수단(60)은 상기 서셉터(20)의 내부에 형성된 것일 수도 있고, 상기 서셉터(20)의 하부에 형성된 것일 수도 있고, 상기 공정챔버(10)의 외부에서 상기 챔버몸체(14)를 통과하여 상기 기판(W)을 가열하는 것일 수도 있다.The susceptor 20 supports the substrate W introduced into the process chamber 10 and heats the substrate W so that a reaction product can be formed on the substrate W. 60) may be included. The heating means 60 may be formed inside the susceptor 20, may be formed on the lower part of the susceptor 20, or may be formed on the outside of the process chamber 10 and the chamber body 14. The substrate (W) may be heated by passing through .
상기 기판(W)은 상기 서셉터(20)에 안치되어 지지되는 동안 상기 서셉터(20)의 상하 이동 또는 회전에 의해서 상기 공정챔버(10) 내부에서 이동하거나 회전할 수도 있다.While the substrate W is placed and supported on the susceptor 20, it may move or rotate within the process chamber 10 by vertical movement or rotation of the susceptor 20.
공정가스는 상기 기판(W) 상에 박막을 형성하기 위해 필요한 소스가스와 반응가스와 퍼지가스와 세정가스 등으로 구분될 수 있다. 상기 기판(W) 상에 박막을 형성하기 위해서는 상기 소스가스와 상기 반응가스의 화학적인 반응이 필요하며, 상기 소스가스나 상기 반응가스를 상기 공정챔버(10) 내부에서 제거하거나 배기하기 위해서 퍼지가스를 이용하기도 하며, 상기 공정챔버(10) 내부를 세정하기 위해서 플라즈마에 의해서 활성화된 세정가스가 상기 공정챔버(10) 내에 공급될 수도 있다.Process gas can be divided into source gas, reaction gas, purge gas, cleaning gas, etc. required to form a thin film on the substrate (W). In order to form a thin film on the substrate (W), a chemical reaction between the source gas and the reaction gas is required, and a purge gas is used to remove or exhaust the source gas or the reaction gas from the inside of the process chamber (10). may be used, and a cleaning gas activated by plasma may be supplied into the process chamber 10 to clean the inside of the process chamber 10.
도 2는 본 발명의 제1 실시예에 따른 기판(W) 상에 실리콘 층을 형성하는 순서를 개략적으로 나타낸 것이다. 본 발명의 기판(W) 상에 실리콘 층을 형성하는 방법은 도 2에 도시된 순서를 포함할 수 있다. 도 2에 도시된 순서는 도 1에 도시된 기판 처리 장치에서 진행될 수 있다.Figure 2 schematically shows the sequence of forming a silicon layer on the substrate W according to the first embodiment of the present invention. A method of forming a silicon layer on a substrate W of the present invention may include the sequence shown in FIG. 2. The sequence shown in FIG. 2 may be performed in the substrate processing apparatus shown in FIG. 1.
도 1과 도 2에 도시된 바와 같이, 기판(W) 상에 실리콘 층을 형성하기 위해서, 먼저 기판(W)을 기판 처리 장치(1)의 서셉터(20)에 배치한다. 상기 기판(W)은 실리콘이나 게르마늄을 포함할 수 있고, 유리 기판, LCD 기판, 또는 복합 반도체 기판일 수 있으며, 다수의 능동 소자 및/또는 분리 영역을 포함할 수 있다. 또한, 기판(W)은 패턴화된 기판일 수 있고, 바어이스 또는 트렌치 또는 이의 조합을 포함할 수도 있다.As shown in FIGS. 1 and 2, in order to form a silicon layer on the substrate W, the substrate W is first placed on the susceptor 20 of the substrate processing apparatus 1. The substrate W may include silicon or germanium, may be a glass substrate, an LCD substrate, or a composite semiconductor substrate, and may include a plurality of active elements and/or isolation regions. Additionally, the substrate W may be a patterned substrate, and may include a via or a trench, or a combination thereof.
단계 S102에서 상기 기판(W)은 상기 서셉터(20)에 배치되어 공정을 수행하기 위한 공정온도로 가열될 수 있다. In step S102, the substrate W may be placed on the susceptor 20 and heated to a process temperature for performing the process.
단계 S104에서 상기 기판(W)은 제1 실리콘 함유 가스에 노출된다. 상기 제1 실리콘 함유 가스는 상기 기판 처리 장치(1)의 공정가스 분사장치(30)를 통하여 상기 기판(W) 상에 분사될 수 있다. 노출은 상기 제1 실리콘 함유 가스가 상기 기판(W)의 표면의 표면에 흡착되는 동안 이뤄질 수 있다. 흡착 공정의 특성으로 인해서 상기 기판(W) 상에는 상기 제1 실리콘 함유 가스가 원자층 단위로 형성될 수 있다. 또한 상기 기판(W) 상에 형성된 패턴 또는 트렌치 등의 내부 표면까지도 제1 실리콘 함유 가스가 흡착될 수 있게 된다. In step S104, the substrate W is exposed to a first silicon-containing gas. The first silicon-containing gas may be injected onto the substrate W through the process gas injection device 30 of the substrate processing apparatus 1. Exposure may occur while the first silicon-containing gas is adsorbed to the surface of the surface of the substrate W. Due to the characteristics of the adsorption process, the first silicon-containing gas may be formed on the substrate W in units of atomic layers. In addition, the first silicon-containing gas can be absorbed even on the inner surface of the pattern or trench formed on the substrate W.
단계 S104에서 상기 기판(W)의 온도는 25℃ 내지 600℃, 또는 80℃ 내지 450℃ 일 수 있다. 공정챔버 내부의 압력은 0.1 Torr 내지 수십 Torr 이거나, 이보다 더 낮거나 더 높은 압력 일 수도 있다. 상기 기판(W)의 온도는 이후 단계에서도 동일하거나 유사한 온도로 유지될 수 있으며, 상기 기판(W)이 노출되는 제2 실리콘 함유 가스의 열분해 온도보다 낮은 온도일 수 있다.In step S104, the temperature of the substrate W may be 25°C to 600°C, or 80°C to 450°C. The pressure inside the process chamber can range from 0.1 Torr to several tens of Torr, or it can be lower or higher than this. The temperature of the substrate W may be maintained at the same or similar temperature in subsequent steps, and may be lower than the thermal decomposition temperature of the second silicon-containing gas to which the substrate W is exposed.
상기 제1 실리콘 함유 가스는 유기 실리콘(organic silicon) 소스 또는 할로 실리콘(halo silicon) 소스 중에서 선택될 수 있다.The first silicon-containing gas may be selected from an organic silicon source or a halo silicon source.
유기 실리콘 소스 또는 할로 실리콘 소스는 실란(SiH4) 또는 디실란(Si2H6) 등과 비교해서 열분해 온도가 낮다. 또한, 기판(W) 상에 상대적으로 더 빠른 시간에 실리콘 결합을 형성할 수 있다. 또한, 유기 실리콘 소스를 기판(W) 표면에 흡착시키면 이후에 실리콘 결합을 형성해가는데 필요한 에너지를 낮출 수 있다.Organic silicon sources or halo silicon sources have a lower thermal decomposition temperature compared to silane (SiH 4 ) or disilane (Si 2 H 6 ). Additionally, a silicon bond can be formed on the substrate W in a relatively faster time. Additionally, by adsorbing the organic silicon source to the surface of the substrate (W), the energy required to form a silicon bond later can be lowered.
본 발명의 제1 실시예에서 제1 실리콘 함유 소스는 구체적으로 테트라키스디메틸아미노실란(Si[N(CH3)2]4; 4DMAS), 트리스디메틸아미노실란(Si[N(CH3)2]3H; 3DMAS), 비스터셔리부틸아미노실란(Bistertiarybutylamino silane; SiH2[NH(C4H9)]2; BTBAS), 비스디에틸아미노실란(bis-diethylaminosilane; Si[N(C2H5)2]2H2; BDEAS), 다이에틸아미노실란(diethylaminosilane; DEAS), 다이아이소프로필아미노실란(diisopropylaminosilane; DIPAS), 비스에틸메틸아미노실란(bis-ethylmethylaminosialne; BEMAS), 트리스다이메틸아미노실란(tris-dimethylaminosialne; TDMAS), 트리스아이소프로필아미노실란(tris-isopropylaminosilane; TIPAS), 헥사메틸디실라젠(Hexamethyldisilazane; HMDS), 헥사메틸디실록산(Hexamethyldisiloxane; HMDSO), 디이소프로필아미노실란(Diisoprophylamino silane; DIPAS), 테트라메틸디실록산(tetramethyldisiloxane; TMDSO) 및 테트라에틸오르토실리케이트(Tetraethyl orthosilicate; Si(OC2H5)4; TEOS) 중 어느 하나 또는 둘 이상의 조합 중에서 선택된 어느 하나인 유기 실리콘 소스일 수 있다.In the first embodiment of the present invention, the first silicon-containing source is specifically tetrakisdimethylaminosilane (Si[N(CH 3 ) 2 ] 4 ; 4DMAS), trisdimethylaminosilane (Si[N(CH 3 ) 2 ] 3 H; 3DMAS), Bistertiarybutylamino silane; SiH 2 [NH(C 4 H 9 )] 2 ; BTBAS), bis-diethylaminosilane; Si[N(C 2 H 5 ) 2 ] 2 H 2 ; diethylaminosilane (DEAS), diisopropylaminosilane (DIPAS), bis-ethylmethylaminosialne (BEMAS), trisdimethylaminosilane ( tris-dimethylaminosialne (TDMAS), tris-isopropylaminosilane (TIPAS), Hexamethyldisilazane (HMDS), Hexamethyldisiloxane (HMDSO), Diisopropylamino silane; It may be an organic silicon source selected from one or a combination of two or more of DIPAS), tetramethyldisiloxane (TMDSO), and tetraethyl orthosilicate (Si(OC 2 H 5 ) 4 ; TEOS). .
본 발명의 제1 실시예에서 제1 실리콘 함유 소스는 구체적으로 H2SiBr2, H2SiI2, H3SiF, H3SiBr 중에서 선택된 어느 하나 인 할로 실리콘 소스일 수 있다. 특히, 본 발명의 할로 실리콘 소스는 염소 성분을 포함하지 않는 것일 수 있다.In the first embodiment of the present invention, the first silicon-containing source may be a halo silicon source selected from H 2 SiBr 2 , H 2 SiI 2 , H 3 SiF, and H 3 SiBr. In particular, the halo silicon source of the present invention may not contain a chlorine component.
단계 S106에서 상기 제1 실리콘 함유 가스를 상기 공정챔버(10) 내부에서 배출 또는 퍼지한다. 단계 S106은 상기 공정가스 분사수단(30)에서 상기 제1 실리콘 함유 가스의 분사를 중단하고 배기만을 진행하거나, 상기 제1 실리콘 함유 가스의 분사를 중단하고 상기 공정챔버(10) 내부에 퍼지가스를 유입하여 상기 기판(W) 상에 흡착된 가스를 제외한 상기 제1 실리콘 함유 가스를 상기 공정챔버(10)의 배기구(40)를 통해서 제거할 수 있다. 상기 퍼지가스는 아르곤(Ar) 가스나 질소(N2) 가스나 수소(H2) 가스 등과 같은 불활성 가스 또는 비반응성 가스 일 수 있다.In step S106, the first silicon-containing gas is discharged or purged from the inside of the process chamber 10. In step S106, the process gas injection means 30 stops spraying the first silicon-containing gas and only exhausts the gas, or stops spraying the first silicon-containing gas and supplies a purge gas inside the process chamber 10. The first silicon-containing gas, excluding the gas introduced and adsorbed on the substrate W, may be removed through the exhaust port 40 of the process chamber 10. The purge gas may be an inert or non-reactive gas such as argon (Ar) gas, nitrogen (N 2 ) gas, or hydrogen (H 2 ) gas.
단계 S108에서 상기 기판(W)은 제2 실리콘 함유 가스에 노출된다. 상기 제2 실리콘 함유 가스는 상기 기판 처리 장치(1)의 공정가스 분사장치(30)를 통하여 상기 기판(W) 상에 분사될 수 있다. 상기 기판(W)은 단계 S104에서 표면에 흡착된 제1 실리콘 함유 가스의 흡착층을 포함하므로 상기 제1 실리콘 함유 가스의 흡착층이 상기 제2 실리콘 함유 가스에 노출된다. 단계 S108에서 노출은 상기 제2 실리콘 함유 가스가 상기 기판(W)의 표면에 흡착되는 동안 이뤄질 수 있다. 상기 제2 실리콘 함유 가스는 상기 기판(W) 표면에 형성된 제1 실리콘 함유 가스의 흡착층 상에 흡착될 수 있다. 흡착 공정의 특성으로 인해서 상기 기판(W) 상에는 상기 제2 실리콘 함유 가스가 원자층 단위로 형성될 수 있다. 따라서, 상기 기판(W) 상에는 상기 제1 실리콘 함유 가스의 흡착층과 상기 제2 실리콘 함유 가스의 흡착층이 적층될 수 있다. In step S108, the substrate W is exposed to a second silicon-containing gas. The second silicon-containing gas may be injected onto the substrate W through the process gas injection device 30 of the substrate processing apparatus 1. The substrate W includes an adsorption layer of the first silicon-containing gas adsorbed on the surface in step S104, so that the adsorption layer of the first silicon-containing gas is exposed to the second silicon-containing gas. Exposure in step S108 may occur while the second silicon-containing gas is adsorbed to the surface of the substrate W. The second silicon-containing gas may be adsorbed on the adsorption layer of the first silicon-containing gas formed on the surface of the substrate (W). Due to the characteristics of the adsorption process, the second silicon-containing gas may be formed on the substrate W in units of atomic layers. Accordingly, an adsorption layer of the first silicon-containing gas and an adsorption layer of the second silicon-containing gas may be stacked on the substrate W.
이를 위해서, 단계 S108에서 상기 기판(W)의 온도는 25℃ 내지 600℃, 또는 80℃ 내지 450℃ 일 수 있다. 상기 기판(W)의 온도에서 제2 실리콘 함유 가스는 상기 제1 실리콘 함유 가스의 흡착층이 없을 때에는 상기 기판(W) 표면에 흡착이 잘 일어나지 않는 가스를 활용할 수 있다. To this end, the temperature of the substrate W in step S108 may be 25°C to 600°C, or 80°C to 450°C. At the temperature of the substrate (W), the second silicon-containing gas may be a gas that does not easily adsorb to the surface of the substrate (W) when there is no adsorption layer of the first silicon-containing gas.
상기 제2 실리콘 함유 가스는 상기 제1 실리콘 함유 가스의 흡착층으로 인해서 상기 기판(W) 표면에 흡착되기 위해서 필요한 에너지가 낮아진다. The energy required for the second silicon-containing gas to be adsorbed to the surface of the substrate W is lowered due to the adsorption layer of the first silicon-containing gas.
또한, 상기 제1 실리콘 함유 가스의 흡착층은 상기 제2 실리콘 함유 가스의 흡착층과 실리콘 결합을 이루는데 시드(Seed)로 작용할 수 있다. Additionally, the adsorption layer of the first silicon-containing gas may act as a seed to form a silicon bond with the adsorption layer of the second silicon-containing gas.
본 발명의 제1 실시예에서 제2 실리콘 함유 소스는 무기 실리콘 소스 일 수 있다. 상기 무기 실리콘 소스는 SiH4, Si2H6, Si3H8, SiH2Cl2, SiH3Cl, SiH2Cl2, SiHCl3 및 SiCl4 중 어느 하나 또는 둘 이상의 조합 중에서 선택된 어느 하나 인 것일 수 있다. In the first embodiment of the present invention, the second silicon-containing source may be an inorganic silicon source. The inorganic silicon source will be any one selected from SiH 4 , Si 2 H 6 , Si 3 H 8 , SiH 2 Cl 2 , SiH 3 Cl, SiH 2 Cl 2, SiHCl 3 and SiCl 4 or a combination of two or more. You can.
단계 S110에서 상기 제2 실리콘 함유 가스를 상기 공정챔버(10) 내부에서 배출 또는 퍼지한다. 단계 S110은 상기 공정가스 분사수단(30)에서 상기 제2 실리콘 함유 가스의 분사를 중단하고 배기만을 진행하거나, 상기 제2 실리콘 함유 가스의 분사를 중단하고 상기 공정챔버(10) 내부에 퍼지가스를 유입하여 상기 기판(W) 상에 흡착된 가스를 제외한 상기 제2 실리콘 함유 가스를 상기 공정챔버(10)의 배기구(40)를 통해서 제거할 수 있다. 상기 퍼지가스는 아르곤(Ar) 가스나 질소(N2) 가스나 수소(H2) 가스 등과 같은 불활성 가스 또는 비반응성 가스 일 수 있다.In step S110, the second silicon-containing gas is discharged or purged from the inside of the process chamber 10. In step S110, the process gas injection means 30 stops spraying the second silicon-containing gas and only exhausts the gas, or stops spraying the second silicon-containing gas and supplies a purge gas inside the process chamber 10. The second silicon-containing gas, excluding the gas introduced and adsorbed on the substrate W, may be removed through the exhaust port 40 of the process chamber 10. The purge gas may be an inert or non-reactive gas such as argon (Ar) gas, nitrogen (N 2 ) gas, or hydrogen (H 2 ) gas.
단계 S112에서 상기 기판(W)은 수소 함유 플라즈마 가스에 노출된다. 상기 수소 함유 플라즈마 가스는 상기 기판 처리 장치(1)의 내부 또는 외부에 설치되는 플라즈마 발생장치에 의해서 수소 함유 가스가 활성화되거나 수소 이온을 포함하는 가스로 형성되어 상기 기판(W) 상에 분사될 수 있다. 상기 수소 함유 플라즈마는 상기 기판(W)의 표면에 흡착된 제1 실리콘 함유 가스의 흡착층과 상기 제2 실리콘 함유 가스의 흡착층과 반응하여 상기 기판(W)의 표면에 1층 또는 2층의 실리콘 결합층을 형성할 수 있다.In step S112, the substrate W is exposed to hydrogen-containing plasma gas. The hydrogen-containing plasma gas may be activated by a plasma generator installed inside or outside the substrate processing apparatus 1, or may be formed into a gas containing hydrogen ions and sprayed on the substrate W. there is. The hydrogen-containing plasma reacts with the adsorption layer of the first silicon-containing gas and the second silicon-containing gas adsorbed on the surface of the substrate (W) to form one or two layers on the surface of the substrate (W). A silicon bonding layer can be formed.
단계 S104 내지 단계 S108에서 상기 기판(W) 표면에 형성되는 1층 또는 2층의 실리콘 결합층은 그 결합이 불완전하거나 실리콘 이외의 원자나 분자가 포함될 수 있다. 단계 S112에서 원자층 수준의 1층 또는 2층의 실리콘 결합층이 수소 함유 플라즈마에 노출될 수 있다. 수소 함유 플라즈마는 상기 기판(W) 표면에 형성된 실리콘 결합층의 불완전한 결합을 완성하고, 실리콘 이외의 원자나 분자를 제거할 수 있다. The one- or two-layer silicon bonding layer formed on the surface of the substrate W in steps S104 to S108 may have incomplete bonding or may contain atoms or molecules other than silicon. In step S112, one or two layers of silicon bonding layer at the atomic level may be exposed to hydrogen-containing plasma. Hydrogen-containing plasma can complete incomplete bonding of the silicon bonding layer formed on the surface of the substrate W and remove atoms or molecules other than silicon.
본 발명의 제1 실시예에서 수소 함유 플라즈마는 수소(H2) 플라즈마(H-Plasma) 일 수 있다. 상기 기판(W)은 수소 플라즈마에 노출되어, 표면에 형성된 흡착층이 실리콘 결합으로 형성되거나 표면에 형성된 불완전한 실리콘 결합이 완전한 결합으로 형성될 수 있다.In the first embodiment of the present invention, the hydrogen-containing plasma may be hydrogen (H 2 ) plasma (H-Plasma). The substrate W is exposed to hydrogen plasma, so that the adsorption layer formed on the surface can be formed into a silicon bond or the imperfect silicon bond formed on the surface can be formed into a complete bond.
다음 단계에서 상기 단계 S104 내지 단계 S112를 반복한다. 반복은 상기 기판(W) 상에 형성되는 실리콘 층의 두께가 소정의 두께가 될 때까지 이뤄질 수 있다. In the next step, steps S104 to S112 are repeated. This repetition may be performed until the thickness of the silicon layer formed on the substrate W reaches a predetermined thickness.
따라서, 저온에서 실리콘 함유 가스의 흡착층을 형성하고 이를 수소 함유 플라즈마에 노출시켜 1층 또는 2층의 원자층 단위의 실리콘 결합을 형성하여 이를 반복함으로써 실리콘 층을 형성할 수 있게 된다. 또한 저온에서 형성되는 1층 또는 2층의 원자층 단위의 불완전한 실리콘 결합마다 수소 함유 플라즈마에 노출시켜, 불완전한 실리콘 결합 내의 결함을 제거하여 완전한 실리콘 결합으로 형성하는 과정을 반복함으로써 실리콘 층을 형성할 수 있게 된다.Therefore, it is possible to form a silicon layer by forming an adsorption layer of silicon-containing gas at a low temperature and exposing it to hydrogen-containing plasma to form silicon bonds at the atomic layer level in one or two layers and repeating this process. In addition, a silicon layer can be formed by exposing each imperfect silicon bond in the atomic layer unit of the first or second layer formed at low temperature to hydrogen-containing plasma, removing defects in the imperfect silicon bond, and repeating the process of forming a complete silicon bond. There will be.
한편, 상기 제1 실시예에서는 단계 S112 다음에 기판(W)을 질소 함유 플라즈마에 추가로 노출시킬 수 있다. 상기 기판(W) 표면에 형성된 실리콘 층은 상기 질소 함유 플라즈마에 노출되어 더 치밀한 막을 형성할 수 있다. 상기 질소 함유 플라즈마는 아산화질소(N2O) 플라즈마 일 수 있다.Meanwhile, in the first embodiment, the substrate W may be additionally exposed to nitrogen-containing plasma after step S112. The silicon layer formed on the surface of the substrate W may be exposed to the nitrogen-containing plasma to form a more dense film. The nitrogen-containing plasma may be nitrous oxide (N 2 O) plasma.
도 3는 본 발명의 제2 실시예에 따른 기판(W) 상에 실리콘 층을 형성하는 순서를 개략적으로 나타낸 것이다. 본 발명의 제2 실시예에 따른 기판(W) 상에 실리콘 층을 형성하는 방법은 도 3에 도시된 순서를 포함할 수 있다. 도 3에 도시된 순서는 도 1에 도시된 기판 처리 장치에서 진행될 수 있다.Figure 3 schematically shows the sequence of forming a silicon layer on the substrate W according to the second embodiment of the present invention. The method of forming a silicon layer on the substrate W according to the second embodiment of the present invention may include the sequence shown in FIG. 3. The sequence shown in FIG. 3 may be performed in the substrate processing apparatus shown in FIG. 1.
도 1과 도 3에 도시된 바와 같이, 기판(W) 상에 실리콘 층을 형성하기 위해서, 먼저 기판(W)을 기판 처리 장치(1)의 서셉터(20)에 배치한다. 상기 기판(W)은 실리콘이나 게르마늄을 포함할 수 있고, 유리 기판, LCD 기판, 또는 복합 반도체 기판일 수 있으며, 다수의 능동 소자 및/또는 분리 영역을 포함할 수 있다. 또한, 기판(W)은 패턴화된 기판을 수 있고, 바어이스 또는 트렌치 또는 이의 조합을 포함할 수도 있다.As shown in FIGS. 1 and 3, in order to form a silicon layer on the substrate W, the substrate W is first placed on the susceptor 20 of the substrate processing apparatus 1. The substrate W may include silicon or germanium, may be a glass substrate, an LCD substrate, or a composite semiconductor substrate, and may include a plurality of active elements and/or isolation regions. Additionally, the substrate W may be a patterned substrate, and may include a via or a trench, or a combination thereof.
단계 S202에서 상기 기판(W)은 상기 서셉터(20)에 배치되어 공정을 수행하기 위한 공정온도로 가열될 수 있다.In step S202, the substrate W may be placed on the susceptor 20 and heated to a process temperature for performing the process.
단계 S204에서 상기 기판(W)은 제1 실리콘 함유 가스에 노출된다. 상기 제1 실리콘 함유 가스는 상기 기판 처리 장치(1)의 공정가스 분사장치(30)를 통하여 상기 기판(W) 상에 분사될 수 있다. 노출은 상기 제1 실리콘 함유 가스가 상기 기판(W)의 표면의 표면에 흡착되는 동안 이뤄질 수 있다. 흡착 공정의 특성으로 인해서 상기 기판(W) 상에는 상기 제1 실리콘 함유 가스가 원자층 단위로 형성될 수 있다. 또한 상기 기판(W) 상에 형성된 패턴 또는 트렌치 등의 내부 표면까지도 제1 실리콘 함유 가스가 흡착될 수 있게 된다. In step S204, the substrate W is exposed to a first silicon-containing gas. The first silicon-containing gas may be injected onto the substrate W through the process gas injection device 30 of the substrate processing apparatus 1. Exposure may occur while the first silicon-containing gas is adsorbed to the surface of the surface of the substrate W. Due to the characteristics of the adsorption process, the first silicon-containing gas may be formed on the substrate W in units of atomic layers. In addition, the first silicon-containing gas can be absorbed even on the inner surface of the pattern or trench formed on the substrate W.
단계 S204에서 상기 기판(W)의 온도는 25℃ 내지 600℃, 또는 80℃ 내지 450℃ 일 수 있다. 공정챔버 내부의 압력은 0.1 Torr 내지 수십 Torr 이거나, 이보다 더 낮거나 더 높은 압력 일 수도 있다. 상기 기판(W)의 온도는 이후 단계에서도 동일하거나 유사한 온도로 유지될 수 있으며, 상기 기판(W)이 노출되는 제2 실리콘 함유 가스의 열분해 온도보다 낮은 온도일 수 있다.In step S204, the temperature of the substrate W may be 25°C to 600°C, or 80°C to 450°C. The pressure inside the process chamber can range from 0.1 Torr to several tens of Torr, or it can be lower or higher than this. The temperature of the substrate W may be maintained at the same or similar temperature in subsequent steps, and may be lower than the thermal decomposition temperature of the second silicon-containing gas to which the substrate W is exposed.
상기 제1 실리콘 함유 가스는 유기 실리콘(organic silicon) 소스 또는 할로 실리콘(halo silicon) 소스 중에서 선택될 수 있다.The first silicon-containing gas may be selected from an organic silicon source or a halo silicon source.
유기 실리콘 소스 또는 할로 실리콘 소스는 실란(SiH4) 또는 디실란(Si2H6) 등과 비교해서 열분해 온도가 낮다. 또한, 기판(W) 상에 상대적으로 더 빠른 시간에 실리콘 결합을 형성할 수 있다. 또한, 유기 실리콘 소스를 기판(W) 표면에 흡착시키면 이후에 실리콘 결합을 형성해가는데 필요한 에너지를 낮출 수 있다.Organic silicon sources or halo silicon sources have a lower thermal decomposition temperature compared to silane (SiH 4 ) or disilane (Si 2 H 6 ). Additionally, a silicon bond can be formed on the substrate W in a relatively faster time. Additionally, by adsorbing the organic silicon source to the surface of the substrate (W), the energy required to form a silicon bond later can be lowered.
본 발명의 제2 실시예에서 제1 실리콘 함유 소스는 구체적으로 테트라키스디메틸아미노실란(Si[N(CH3)2]4; 4DMAS), 트리스디메틸아미노실란(Si[N(CH3)2]3H; 3DMAS), 비스터셔리부틸아미노실란(Bistertiarybutylamino silane; SiH2[NH(C4H9)]2; BTBAS), 비스디에틸아미노실란(bis-diethylaminosilane; Si[N(C2H5)2]2H2; BDEAS), 다이에틸아미노실란(diethylaminosilane; DEAS), 다이아이소프로필아미노실란(diisopropylaminosilane; DIPAS), 비스에틸메틸아미노실란(bis-ethylmethylaminosialne; BEMAS), 트리스다이메틸아미노실란(tris-dimethylaminosialne; TDMAS), 트리스아이소프로필아미노실란(tris-isopropylaminosilane; TIPAS), 헥사메틸디실라젠(Hexamethyldisilazane; HMDS), 헥사메틸디실록산(Hexamethyldisiloxane; HMDSO), 디이소프로필아미노실란(Diisoprophylamino silane; DIPAS), 테트라메틸디실록산(tetramethyldisiloxane; TMDSO) 및 테트라에틸오르토실리케이트(Tetraethyl orthosilicate; Si(OC2H5)4; TEOS) 중 어느 하나 또는 둘 이상의 조합 중에서 선택된 어느 하나인 유기 실리콘 소스일 수 있다.In the second embodiment of the present invention, the first silicon-containing source is specifically tetrakisdimethylaminosilane (Si[N(CH 3 ) 2 ] 4 ; 4DMAS), trisdimethylaminosilane (Si[N(CH 3 ) 2 ] 3 H; 3DMAS), Bistertiarybutylamino silane; SiH 2 [NH(C 4 H 9 )] 2 ; BTBAS), bis-diethylaminosilane; Si[N(C 2 H 5 ) 2 ] 2 H 2 ; diethylaminosilane (DEAS), diisopropylaminosilane (DIPAS), bis-ethylmethylaminosialne (BEMAS), trisdimethylaminosilane ( tris-dimethylaminosialne (TDMAS), tris-isopropylaminosilane (TIPAS), Hexamethyldisilazane (HMDS), Hexamethyldisiloxane (HMDSO), Diisopropylamino silane; It may be an organic silicon source selected from one or a combination of two or more of DIPAS), tetramethyldisiloxane (TMDSO), and tetraethyl orthosilicate (Si(OC 2 H 5 ) 4 ; TEOS). .
본 발명의 제2 실시예에서 제1 실리콘 함유 소스는 구체적으로 H2SiBr2, H2SiI2, H3SiF, H3SiBr 중에서 선택된 어느 하나 인 할로 실리콘 소스일 수 있다. 특히, 본 발명의 할로 실리콘 소스는 염소 성분을 포함하지 않는 것일 수 있다.In the second embodiment of the present invention, the first silicon-containing source may be a halo silicon source selected from H 2 SiBr 2 , H 2 SiI 2 , H 3 SiF, and H 3 SiBr. In particular, the halo silicon source of the present invention may not contain a chlorine component.
단계 S206에서 상기 제1 실리콘 함유 가스를 상기 공정챔버(10) 내부에서 배출 또는 퍼지한다. 단계 S206은 상기 공정가스 분사수단(30)에서 상기 제1 실리콘 함유 가스의 분사를 중단하고 배기만을 진행하거나, 상기 제1 실리콘 함유 가스의 분사를 중단하고 상기 공정챔버(10) 내부에 퍼지가스를 유입하여 상기 기판(W) 상에 흡착된 가스를 제외한 상기 제1 실리콘 함유 가스를 상기 공정챔버(10)의 배기구(40)를 통해서 제거할 수 있다. 상기 퍼지가스는 아르곤(Ar) 가스나 질소(N2) 가스나 수소(H2) 가스 등과 같은 불활성 가스 또는 비반응성 가스 일 수 있다.In step S206, the first silicon-containing gas is discharged or purged from the inside of the process chamber 10. In step S206, the process gas injection means 30 stops spraying the first silicon-containing gas and only exhausts the gas, or stops spraying the first silicon-containing gas and supplies a purge gas inside the process chamber 10. The first silicon-containing gas, excluding the gas introduced and adsorbed on the substrate W, may be removed through the exhaust port 40 of the process chamber 10. The purge gas may be an inert or non-reactive gas such as argon (Ar) gas, nitrogen (N 2 ) gas, or hydrogen (H 2 ) gas.
단계 S208에서 기판(W)은 제2 실리콘 함유 소스가스에 노출되기 전에 먼저 수소 함유 플라즈마 가스에 노출된다. 상기 수소 함유 플라즈마 가스는 상기 기판 처리 장치(1)의 내부 또는 외부에 설치되는 플라즈마 발생장치에 의해서 수소 함유 가스가 활성화되거나 수소 이온을 포함하는 가스로 형성되어 상기 기판(W) 상에 분사될 수 있다. 상기 수소 함유 플라즈마는 상기 기판(W)의 표면에 흡착된 제1 실리콘 함유 가스의 흡착층과 반응하여 상기 기판(W)의 표면에 1층 의 실리콘 결합층을 형성할 수 있다.In step S208, the substrate W is first exposed to a hydrogen-containing plasma gas before being exposed to a second silicon-containing source gas. The hydrogen-containing plasma gas may be activated by a plasma generator installed inside or outside the substrate processing apparatus 1, or may be formed into a gas containing hydrogen ions and sprayed on the substrate W. there is. The hydrogen-containing plasma may react with the adsorption layer of the first silicon-containing gas adsorbed on the surface of the substrate (W) to form a one-layer silicon bonding layer on the surface of the substrate (W).
또한, 수소 함유 플라즈마는 상기 기판(W) 표면에 형성된 실리콘 결합층의 결정이 크게 형성되도록 할 수도 있다.Additionally, hydrogen-containing plasma may cause large crystals of the silicon bonding layer formed on the surface of the substrate W.
단계 S210에서 상기 기판(W)은 제2 실리콘 함유 가스에 노출된다. 상기 제2 실리콘 함유 가스는 상기 기판 처리 장치(1)의 공정가스 분사장치(30)를 통하여 상기 기판(W) 상에 분사될 수 있다. 상기 기판(W)은 단계 S204에서 표면에 흡착된 제1 실리콘 함유 가스의 흡착층을 포함하므로 상기 제1 실리콘 함유 가스의 흡착층이 상기 제2 실리콘 함유 가스에 노출된다. 단계 S210에서 노출은 상기 제2 실리콘 함유 가스가 상기 기판(W)의 표면에 흡착되는 동안 이뤄질 수 있다. 상기 제2 실리콘 함유 가스는 상기 기판(W) 표면에 형성된 제1 실리콘 함유 가스의 흡착층 상에 흡착될 수 있다. 흡착 공정의 특성으로 인해서 상기 기판(W) 상에는 상기 제2 실리콘 함유 가스가 원자층 단위로 형성될 수 있다. 따라서, 상기 기판(W) 상에는 상기 제1 실리콘 함유 가스의 흡착층과 상기 제2 실리콘 함유 가스의 흡착층이 적층될 수 있다. In step S210, the substrate W is exposed to a second silicon-containing gas. The second silicon-containing gas may be injected onto the substrate W through the process gas injection device 30 of the substrate processing apparatus 1. The substrate W includes an adsorption layer of the first silicon-containing gas adsorbed on the surface in step S204, so that the adsorption layer of the first silicon-containing gas is exposed to the second silicon-containing gas. Exposure in step S210 may occur while the second silicon-containing gas is adsorbed to the surface of the substrate (W). The second silicon-containing gas may be adsorbed on the adsorption layer of the first silicon-containing gas formed on the surface of the substrate (W). Due to the characteristics of the adsorption process, the second silicon-containing gas may be formed on the substrate W in units of atomic layers. Accordingly, an adsorption layer of the first silicon-containing gas and an adsorption layer of the second silicon-containing gas may be stacked on the substrate W.
이를 위해서, 단계 S210에서 상기 기판(W)의 온도는 25℃ 내지 600℃, 또는 80℃ 내지 450℃ 일 수 있다. 상기 기판(W)의 온도에서 제2 실리콘 함유 가스는 상기 제1 실리콘 함유 가스의 흡착층이 없을 때에는 상기 기판(W) 표면에 흡착이 잘 일어나지 않는 가스를 활용할 수 있다. To this end, the temperature of the substrate W in step S210 may be 25°C to 600°C, or 80°C to 450°C. At the temperature of the substrate (W), the second silicon-containing gas may be a gas that does not easily adsorb to the surface of the substrate (W) when there is no adsorption layer of the first silicon-containing gas.
상기 제2 실리콘 함유 가스는 상기 제1 실리콘 함유 가스의 흡착층으로 인해서 상기 기판(W) 표면에 흡착되기 위해서 필요한 에너지가 낮아진다. The energy required for the second silicon-containing gas to be adsorbed to the surface of the substrate W is lowered due to the adsorption layer of the first silicon-containing gas.
또한, 상기 제1 실리콘 함유 가스의 흡착층은 상기 제2 실리콘 함유 가스의 흡착층과 실리콘 결합을 이루는데 시드(Seed)로 작용할 수 있다. Additionally, the adsorption layer of the first silicon-containing gas may act as a seed to form a silicon bond with the adsorption layer of the second silicon-containing gas.
본 발명의 제2 실시예에서 제2 실리콘 함유 소스는 무기 실리콘 소스 일 수 있다. 상기 무기 실리콘 소스는 SiH4, Si2H6, Si3H8, SiH2Cl2 중에서 선택된 어느 하나 인 것일 수 있다. In a second embodiment of the present invention, the second silicon-containing source may be an inorganic silicon source. The inorganic silicon source may be any one selected from SiH 4 , Si 2 H 6 , Si 3 H 8 , and SiH 2 Cl 2 .
단계 S212에서 상기 제2 실리콘 함유 가스를 상기 공정챔버(10) 내부에서 배출 또는 퍼지한다. 단계 S212은 상기 공정가스 분사수단(30)에서 상기 제2 실리콘 함유 가스의 분사를 중단하고 배기만을 진행하거나, 상기 제2 실리콘 함유 가스의 분사를 중단하고 상기 공정챔버(10) 내부에 퍼지가스를 유입하여 상기 기판(W) 상에 흡착된 가스를 제외한 상기 제2 실리콘 함유 가스를 상기 공정챔버(10)의 배기구(40)를 통해서 제거할 수 있다. 상기 퍼지가스는 아르곤(Ar) 가스나 질소(N2) 가스나 수소(H2) 가스 등과 같은 불활성 가스 또는 비반응성 가스 일 수 있다.In step S212, the second silicon-containing gas is discharged or purged from the inside of the process chamber 10. In step S212, the process gas injection means 30 stops spraying the second silicon-containing gas and only exhausts the gas, or stops spraying the second silicon-containing gas and supplies a purge gas inside the process chamber 10. The second silicon-containing gas, excluding the gas introduced and adsorbed on the substrate W, may be removed through the exhaust port 40 of the process chamber 10. The purge gas may be an inert or non-reactive gas such as argon (Ar) gas, nitrogen (N 2 ) gas, or hydrogen (H 2 ) gas.
단계 S214에서 상기 기판(W)은 수소 함유 플라즈마 가스에 노출된다. 상기 수소 함유 플라즈마 가스는 상기 기판 처리 장치(1)의 내부 또는 외부에 설치되는 플라즈마 발생장치에 의해서 수소 함유 가스가 활성화되거나 수소 이온을 포함하는 가스로 형성되어 상기 기판(W) 상에 분사될 수 있다. 상기 수소 함유 플라즈마는 상기 기판(W)의 표면에 흡착된 제1 실리콘 함유 가스의 흡착층과 상기 제2 실리콘 함유 가스의 흡착층과 반응하여 상기 기판(W)의 표면에 1층 또는 2층의 실리콘 결합층을 형성할 수 있다.In step S214, the substrate W is exposed to hydrogen-containing plasma gas. The hydrogen-containing plasma gas may be activated by a plasma generator installed inside or outside the substrate processing apparatus 1, or may be formed into a gas containing hydrogen ions and sprayed on the substrate W. there is. The hydrogen-containing plasma reacts with the adsorption layer of the first silicon-containing gas and the second silicon-containing gas adsorbed on the surface of the substrate (W) to form one or two layers on the surface of the substrate (W). A silicon bonding layer can be formed.
단계 S204 또는 단계 S210에서 상기 기판(W) 표면에 형성되는 1층 또는 2층의 실리콘 결합층은 그 결합이 불완전하거나 실리콘 이외의 원자나 분자가 포함될 수 있다. 단계 S208 또는 단계 S214에서 원자층 수준의 1층 또는 2층의 실리콘 결합층이 수소 함유 플라즈마에 노출될 수 있다. 수소 함유 플라즈마는 상기 기판(W) 표면에 형성된 실리콘 결합층의 불완전한 결합을 완성하고, 실리콘 이외의 원자나 분자를 제거할 수 있다. The first or second layer of silicon bonding layer formed on the surface of the substrate W in step S204 or step S210 may have incomplete bonding or may contain atoms or molecules other than silicon. In step S208 or step S214, one or two layers of silicon bonding layer at the atomic level may be exposed to hydrogen-containing plasma. Hydrogen-containing plasma can complete incomplete bonding of the silicon bonding layer formed on the surface of the substrate W and remove atoms or molecules other than silicon.
본 발명의 제2 실시예에서는 상기 단계 S204 내지 단계 S214를 반복한다. 반복은 상기 기판(W) 상에 형성되는 실리콘 층의 두께가 소정의 두께가 될 때까지 이뤄질 수 있다.In the second embodiment of the present invention, steps S204 to S214 are repeated. This repetition may be performed until the thickness of the silicon layer formed on the substrate W reaches a predetermined thickness.
따라서, 저온에서 실리콘 함유 가스의 흡착층을 형성하고 이를 수소 함유 플라즈마에 노출시켜 1층 또는 2층의 원자층 단위의 실리콘 결합을 형성하여 이를 반복함으로써 실리콘 층을 형성할 수 있게 된다. 또한 저온에서 형성되는 1층 또는 2층의 원자층 단위의 불완전한 실리콘 결합마다 수소 함유 플라즈마에 노출시켜, 불완전한 실리콘 결합 내의 결함을 제거하여 완전한 실리콘 결합으로 형성하는 과정을 반복함으로써 실리콘 층을 형성할 수 있게 된다.Therefore, it is possible to form a silicon layer by forming an adsorption layer of silicon-containing gas at a low temperature and exposing it to hydrogen-containing plasma to form silicon bonds at the atomic layer level in one or two layers and repeating this process. In addition, a silicon layer can be formed by exposing each imperfect silicon bond in the atomic layer unit of the first or second layer formed at low temperature to hydrogen-containing plasma, removing defects in the imperfect silicon bond, and repeating the process of forming a complete silicon bond. There will be.
한편, 상기 제2 실시예에서는 단계 S214 다음에 기판(W)을 질소 함유 플라즈마에 추가로 노출시킬 수 있다. 상기 기판(W) 표면에 형성된 실리콘 층은 상기 질소 함유 플라즈마에 노출되어 더 치밀한 막을 형성할 수 있다. 상기 질소 함유 플라즈마는 아산화질소(N2O) 플라즈마 일 수 있다.Meanwhile, in the second embodiment, the substrate W may be additionally exposed to nitrogen-containing plasma after step S214. The silicon layer formed on the surface of the substrate W may be exposed to the nitrogen-containing plasma to form a more dense film. The nitrogen-containing plasma may be nitrous oxide (N 2 O) plasma.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.
10: 공정챔버
12: 챔버리드
14: 챔버몸체
20: 서셉터
30: 공급가스 분사수단
40: 배기구
50: 진공펌프
60: 가열수단10: Process chamber 12: Chamber lead
14: Chamber body 20: Susceptor
30: supply gas injection means 40: exhaust port
50: vacuum pump 60: heating means
Claims (4)
(a) 반응공간에 기판을 준비하는 단계;
(b) 상기 기판을 제1 실리콘 함유 가스에 노출시켜 상기 기판의 표면 상에 1층 또는 2층의 원자층 단위의 실리콘 결합을 형성하는 단계; 및
(c) 상기 1층 또는 2층의 원자층 단위의 실리콘 결합을 수소 함유 플라즈마 가스에 노출시켜 실리콘 층으로 형성하는 단계;
를 포함하고,
상기 (b) 단계 및 상기 (c) 단계를 반복하여, 설정된 두께까지 결정질 실리콘 층을 형성하는 것을 특징으로 하는 저온 결정질 실리콘 형성방법.A method of forming crystalline silicon on a substrate, comprising:
(a) preparing a substrate in the reaction space;
(b) exposing the substrate to a first silicon-containing gas to form one or two layers of atomic layer-level silicon bonds on the surface of the substrate; and
(c) forming a silicon layer by exposing the atomic layer-level silicon bonds of the first or second layers to a hydrogen-containing plasma gas;
Including,
A low-temperature crystalline silicon forming method, characterized in that the step (b) and the step (c) are repeated to form a crystalline silicon layer to a set thickness.
상기 기판의 온도는 600℃ 이하인 것을 특징으로 하는 저온 결정질 실리콘 형성방법.According to claim 1,
A method of forming low-temperature crystalline silicon, characterized in that the temperature of the substrate is 600°C or less.
상기 실리콘 층으로 형성하는 단계 이후에 상기 실리콘 층을 질소 함유 플라즈마 가스에 노출시키는 단계를 더 포함하는 것을 특징으로 하는 저온 결정질 실리콘 형성방법.According to claim 1,
A method of forming low-temperature crystalline silicon, characterized in that it further comprises exposing the silicon layer to a nitrogen-containing plasma gas after forming the silicon layer.
상기 질소 함유 플라즈마 가스는 N2O를 포함하는 것을 특징으로 하는 저온 결정질 실리콘 형성방법.According to claim 3,
A method of forming low-temperature crystalline silicon, characterized in that the nitrogen-containing plasma gas contains N 2 O.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20180139273 | 2018-11-13 | ||
KR1020180139273 | 2018-11-13 | ||
KR1020180142715A KR102671466B1 (en) | 2018-11-13 | 2018-11-19 | Method for forming low temperature poly silicon |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180142715A Division KR102671466B1 (en) | 2018-11-13 | 2018-11-19 | Method for forming low temperature poly silicon |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240083135A true KR20240083135A (en) | 2024-06-11 |
Family
ID=70910737
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180142715A KR102671466B1 (en) | 2018-11-13 | 2018-11-19 | Method for forming low temperature poly silicon |
KR1020240069543A KR20240083135A (en) | 2018-11-13 | 2024-05-28 | Method for forming low temperature poly silicon |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180142715A KR102671466B1 (en) | 2018-11-13 | 2018-11-19 | Method for forming low temperature poly silicon |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102671466B1 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100433622B1 (en) * | 2001-09-05 | 2004-05-31 | 한국전자통신연구원 | Method for manufacturing Si layer, Ge layer and Si-Ge layer using atomic epitaxy method |
JP4607637B2 (en) * | 2005-03-28 | 2011-01-05 | 東京エレクトロン株式会社 | Silicon nitride film forming method, silicon nitride film forming apparatus and program |
KR100734393B1 (en) * | 2005-11-28 | 2007-07-02 | 주식회사 에이이티 | method for forming silicon film by Atomic Layer Deposition |
JP2011222649A (en) * | 2010-04-07 | 2011-11-04 | Sharp Corp | Method for manufacturing semiconductor apparatus and method for manufacturing display panel |
KR101147727B1 (en) * | 2010-08-02 | 2012-05-25 | 주식회사 유진테크 | Method of cyclic deposition thin film |
KR101551199B1 (en) * | 2013-12-27 | 2015-09-10 | 주식회사 유진테크 | Cyclic deposition method of thin film and manufacturing method of semiconductor, semiconductor device |
WO2016205196A2 (en) * | 2015-06-16 | 2016-12-22 | Air Products And Chemicals, Inc. | Halidosilane compounds and compositions and processes for depositing silicon-containing films using same |
KR102014175B1 (en) * | 2016-07-22 | 2019-08-27 | (주)디엔에프 | The manufacturing method of the silicon nitride film by using plasma enhanced atomic layer deposition |
-
2018
- 2018-11-19 KR KR1020180142715A patent/KR102671466B1/en active IP Right Grant
-
2024
- 2024-05-28 KR KR1020240069543A patent/KR20240083135A/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20200055630A (en) | 2020-05-21 |
KR102671466B1 (en) | 2024-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102663011B1 (en) | Methods for forming a silicon nitride film on a substrate and related semiconductor device structures | |
KR101630748B1 (en) | Thin film forming method and film forming apparatus | |
US20140273529A1 (en) | PEALD of Films Comprising Silicon Nitride | |
KR101321762B1 (en) | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable storage medium | |
KR101811531B1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and program | |
US20140273530A1 (en) | Post-Deposition Treatment Methods For Silicon Nitride | |
KR100734393B1 (en) | method for forming silicon film by Atomic Layer Deposition | |
KR100642646B1 (en) | Methods of selectively forming an epitaxial semiconductor layer using a ultra high vacuum chemical vapor deposition technique and batch-type ultra high vacuum chemical vapor deposition apparatus used therein | |
US20070049053A1 (en) | Pretreatment processes within a batch ALD reactor | |
US20090280652A1 (en) | Production method for semiconductor device and substrate processing apparatus | |
KR20060054387A (en) | Surface preparation prior to deposition on germanium | |
CN101529599A (en) | Method of clustering sequential processing for a gate stack structure | |
US20140331928A1 (en) | Method of forming a germanium thin film | |
JP2005310927A (en) | Method of forming high-quality silicon nitride film by ultraviolet-ray irradiation | |
KR20210099175A (en) | Methods for Forming Films Containing Silicon Boron with Low Leakage Current | |
WO2020154009A1 (en) | Methods for depositing silicon nitride | |
JP5854112B2 (en) | Thin film forming method and film forming apparatus | |
KR102671466B1 (en) | Method for forming low temperature poly silicon | |
KR100732858B1 (en) | Method for in-situ polycrystalline thin film growth | |
JP2000012465A (en) | Formation of silicon film and manufacture of solar battery | |
KR100773123B1 (en) | method for forming silicon film by two step deposition | |
JP2001110750A5 (en) | ||
US10593543B2 (en) | Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth | |
US7026226B1 (en) | Method of hydrogenating a poly-silicon layer | |
JP6829495B2 (en) | Method of forming low temperature epitaxial layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent |