KR20240078376A - Device for detecting channel abnormalities and display device - Google Patents
Device for detecting channel abnormalities and display device Download PDFInfo
- Publication number
- KR20240078376A KR20240078376A KR1020230165140A KR20230165140A KR20240078376A KR 20240078376 A KR20240078376 A KR 20240078376A KR 1020230165140 A KR1020230165140 A KR 1020230165140A KR 20230165140 A KR20230165140 A KR 20230165140A KR 20240078376 A KR20240078376 A KR 20240078376A
- Authority
- KR
- South Korea
- Prior art keywords
- data signal
- data
- channel
- output
- signal
- Prior art date
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 79
- 238000001514 detection method Methods 0.000 claims abstract description 46
- 239000000872 buffer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/10—Automotive applications
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
채널 이상 검출 장치는 복수의 데이터 신호 출력 회로에 연결된 복수의 스위치와, 복수의 데이터 신호 출력 회로 및 복수의 스위치에 대한 제어를 통해 수신되는 센싱 신호를 바탕으로 채널 이상을 검출하는 컨트롤러를 포함할 수 있다. 복수의 데이터 신호 출력 회로는 패널 상의 복수의 데이터 라인에 연결되는 복수의 채널에 포함될 수 있다. The channel abnormality detection device may include a plurality of switches connected to a plurality of data signal output circuits, and a controller that detects a channel abnormality based on a sensing signal received through control of the plurality of data signal output circuits and the plurality of switches. there is. A plurality of data signal output circuits may be included in a plurality of channels connected to a plurality of data lines on the panel.
Description
실시예는 채널 이상 검출 장치 및 디스플레이 장치에 관한 것이다.The embodiment relates to a channel abnormality detection device and a display device.
정보화가 진전되면서 정보를 시각화할 수 있는 다양한 디스플레이 장치들이 개발되고 있다. As informatization progresses, various display devices that can visualize information are being developed.
디스플레이 장치는 터치 기능을 갖는 패널과 터치 구동 장치를 포함할 수 있다. 디스플레이 장치는 다양한 전자 장치에 채택된다. 디스플레이 장치는 패널에 대한 터치에 응답하여 원하는 기능이나 프로그램이 실행된다. The display device may include a panel with a touch function and a touch driving device. Display devices are employed in various electronic devices. The display device executes a desired function or program in response to a touch on the panel.
한편, 디스플레이 장치는 자동차에 채택된다. 자동차는 안전이 매우 중요하다. 따라서, 자동차에 채택된 디스플레이 장치 또한 자동차 ISO26262 안전 규칙을 만족해야 한다. 일 예로서, 디스플레이 장치의 데이터 구동 장치의 각 채널의 이상 유무에 대한 검출이 요구되고 있다.Meanwhile, display devices are adopted in automobiles. Safety is very important in cars. Therefore, display devices adopted in automobiles must also satisfy automotive ISO26262 safety rules. As an example, detection of abnormalities in each channel of the data driving device of the display device is required.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.The embodiments aim to solve the above-described problems and other problems.
실시예의 다른 목적은 자동차 ISO26262 안전 규칙을 만족하는 채널 이상 검출 장치 및 디스플레이 장치를 제공하는 것이다.Another object of the embodiment is to provide a channel abnormality detection device and a display device that satisfy automobile ISO26262 safety rules.
또한 실시예의 또 다른 목적은 신뢰성을 제고할 수 있는 채널 이상 검출 장치 및 디스플레이 장치를 제공하는 것이다.Another purpose of the embodiment is to provide a channel abnormality detection device and a display device that can improve reliability.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.The technical problems of the embodiments are not limited to those described in this item and include those that can be understood through the description of the invention.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 채널 이상 검출 장치는, 복수의 데이터 신호 출력 회로에 연결된 복수의 스위치; 및 상기 복수의 데이터 신호 출력 회로 및 상기 복수의 스위치에 대한 제어를 통해 수신되는 센싱 신호를 바탕으로 채널 이상을 검출하는 컨트롤러;를 포함하고, 상기 복수의 데이터 신호 출력 회로는, 패널 상의 복수의 데이터 라인에 연결되는 복수의 채널에 포함될 수 있다. According to one aspect of the embodiment to achieve the above or other objects, a channel abnormality detection device includes: a plurality of switches connected to a plurality of data signal output circuits; And a controller that detects channel abnormalities based on sensing signals received through control of the plurality of data signal output circuits and the plurality of switches, wherein the plurality of data signal output circuits are configured to detect a plurality of data signals on the panel. It may be included in multiple channels connected to a line.
상기 컨트롤러는 상기 복수의 데이터 신호 출력 회로 중 n 쌍의 데이터 신호 출력 회로를 제어하여, 상기 n 쌍의 데이터 신호 출력 회로 중 절반을 통해 상기 정극성 감마 전압에 대응하는 데이터 신호를 출력시키고, 상기 n 쌍의 데이터 신호 출력 회로 중 나머지 절반을 통해 상기 부극성 감마 전압에 대응하는 데이터 신호를 출력시키고, 상기 n 쌍의 데이터 신호 출력 회로에 대응하는 n게의 스위치 중 하나 이상을 턴온시켜 생성되는 센싱 신호를 수신하고, 상기 수신된 센싱 신호를 바탕으로 채널 이상을 검출할 수 있다. The controller controls n pairs of data signal output circuits among the plurality of data signal output circuits, outputs a data signal corresponding to the positive gamma voltage through half of the n pairs of data signal output circuits, and outputs a data signal corresponding to the positive gamma voltage through half of the n pairs of data signal output circuits. A sensing signal generated by outputting a data signal corresponding to the negative gamma voltage through the other half of the pair of data signal output circuits and turning on one or more of the n switches corresponding to the n pairs of data signal output circuits. can be received, and channel abnormalities can be detected based on the received sensing signal.
상기 컨트롤러는 상기 n 쌍의 데이터 신호 출력 회로의 반은 상기 정극성 감마 전압에 대응하는 데이터 신호를 출력하고, 상기 n 쌍의 데이터 신호 출력 회로의 나머지 반은 상기 부극성 감마 전압에 대응하는 데이터 신호를 출력하고, 상기 정극성 감마 전압과 상기 부극성 감마 전압은 기준값에 대해 서로 대칭될 수 있다.The controller outputs a data signal corresponding to the positive gamma voltage in half of the n pairs of data signal output circuits, and outputs a data signal corresponding to the negative gamma voltage in the other half of the n pairs of data signal output circuits. is output, and the positive gamma voltage and the negative gamma voltage may be symmetrical to each other with respect to a reference value.
상기 센싱 신호는 상기 데이터 신호와 상기 데이터 신호의 평균값일 수 있다. The sensing signal may be the data signal and an average value of the data signal.
채널 이상 검출 장치는, 상기 센싱 신호를 바탕으로 출력 신호를 출력하는 적분기;를 포함하고, 상기 컨트롤러는, 상기 출력 신호를 바탕으로 채널 이상을 검출할 수 있다. The channel abnormality detection device includes an integrator that outputs an output signal based on the sensing signal, and the controller can detect a channel abnormality based on the output signal.
채널 이상 검출 장치는, 상기 적분기에 연결된 윈도우 비교기;를 포함할 수 있다. The channel abnormality detection device may include a window comparator connected to the integrator.
상기 컨트롤러는, 상기 출력 신호가 상기 윈도우 비교기에 설정된 범위 내에 포함되는지에 따라 채널 이상을 검출할 수 있다. The controller may detect a channel abnormality depending on whether the output signal is within a range set by the window comparator.
상기 설정된 범위의 상한값은 상기 정극성 감마 전압에 대응하는 제1 코드값이고, 상기 설정된 범위의 하한값은 상기 부극성 감마 전압에 대응하는 제2 코드값일 수 있다. The upper limit of the set range may be a first code value corresponding to the positive gamma voltage, and the lower limit of the set range may be a second code value corresponding to the negative gamma voltage.
상기 컨트롤러는, 수직 블랭크 기간 동안 상기 채널 이상을 검출할 수 있다. The controller may detect the channel abnormality during the vertical blank period.
상기 또는 다른 목적을 달성하기 위해 실시예의 다른 측면에 따르면, 디스플레이 장치는, 복수의 게이트 라인과 복수의 데이터 라인을 포함하는 패널; 상기 복수의 데이터 라인에 연결되는 복수의 채널을 포함하는 데이터 구동 장치; 및 채널 이상 검출 장치;를 포함하고, 상기 채널 이상 검출 장치는, 상기 복수의 데이터 신호 출력 회로에 연결된 복수의 스위치; 및 상기 복수의 데이터 신호 출력 회로 및 상기 복수의 스위치에 대한 제어를 통해 수신되는 센싱 신호를 바탕으로 채널 이상을 검출하는 컨트롤러;를 포함한다.According to another aspect of the embodiment to achieve the above or other objects, a display device includes: a panel including a plurality of gate lines and a plurality of data lines; a data driving device including a plurality of channels connected to the plurality of data lines; and a channel abnormality detection device, wherein the channel abnormality detection device includes: a plurality of switches connected to the plurality of data signal output circuits; and a controller that detects channel abnormalities based on sensing signals received through control of the plurality of data signal output circuits and the plurality of switches.
실시예에 따른 채널 이상 검출 장치 및 디스플레이 장치의 효과에 대해 설명하면 다음과 같다.The effects of the channel abnormality detection device and display device according to the embodiment will be described as follows.
실시예들 중 적어도 하나에 의하면, 데이터 구동 장치의 복수의 채널로부터 출력되는 감마 전압에 대응하는 데이터 신호를 센싱 신호로 수신하여, 센싱 신호를 바탕으로 각 채널이나 데이터 구동 장치에 포함된 다른 회로들의 이상을 검출할 수 있다. 이에 따라, 자동차 ISO26262 안전 규칙을 만족하여 제품 적용 가능성이 높아질 수 있으며, 각 채널 등의 이상을 신속하고 정확하게 검출할 수 있어 제품 신뢰성이 향상될 수 있다. According to at least one of the embodiments, a data signal corresponding to a gamma voltage output from a plurality of channels of the data driving device is received as a sensing signal, and the sensing signal of each channel or other circuits included in the data driving device is adjusted based on the sensing signal. Abnormalities can be detected. Accordingly, product applicability can be increased by satisfying automotive ISO26262 safety rules, and product reliability can be improved by quickly and accurately detecting abnormalities in each channel.
도 1은 실시예에 따른 디스플레이 장치를 도시한 블록도이다.
도 2는 제1 실시예에 따른 채널 이상 검출 장치를 도시한 구성도이다.
도 3은 실시예의 수직 동기 신호를 도시한다.
도 4는 실시예의 정극성 감마 곡선 및 부극성 감마 곡선을 도시한다.
도 5는 제2 실시예에 따른 채널 이상 검출 장치를 도시한 구성도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다. Figure 1 is a block diagram showing a display device according to an embodiment.
Figure 2 is a configuration diagram showing a channel abnormality detection device according to the first embodiment.
Figure 3 shows a vertical synchronization signal of an embodiment.
Figure 4 shows a positive gamma curve and a negative gamma curve of an example.
Figure 5 is a configuration diagram showing a channel abnormality detection device according to the second embodiment.
The size, shape, and numerical value of the components shown in the drawings may be different from the actual ones. In addition, although the same components are shown in different sizes, shapes, and numbers between the drawings, this is only an example in the drawings, and the same components are shown in the same size, shape, and number across the drawings. You can have it.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.Hereinafter, embodiments disclosed in the present specification will be described in detail with reference to the attached drawings. However, identical or similar components will be assigned the same reference numbers regardless of reference numerals, and duplicate descriptions thereof will be omitted. The suffixes 'module' and 'part' for components used in the following description are given or used interchangeably in consideration of ease of specification preparation, and do not have distinct meanings or roles in themselves. In addition, the attached drawings are intended to facilitate easy understanding of the embodiments disclosed in this specification, and the technical ideas disclosed in this specification are not limited by the attached drawings. Additionally, when an element such as a layer, region or substrate is referred to as being 'on' another component, this includes either directly on the other element or there may be other intermediate elements in between. do.
도 1은 실시예에 따른 디스플레이 장치를 도시한 블록도이다.Figure 1 is a block diagram showing a display device according to an embodiment.
도 1을 참조하면, 실시예에 따른 디스플레이 장치(100)는 패널(105), 디스플레이 구동 장치(110), 터치 구동 장치(120) 등을 포함할 수 있다.Referring to FIG. 1, a
실시예에 따른 디스플레이 장치(100)는 디스플레이 기능과 터치 센싱 기능을 수행할 수 있다. 실시예에 따른 디스플레이 장치(100)는 액정 디스플레이(liquid crystal display)와 같은 평판 디스플레이로 구현될 수 있다.The
패널(105)는 오브젝트의 터치나 근접에 대한 터치 센싱 신호를 출력할 수 있는 복수의 터치 센서(TE)를 포함할 수 있다. The
패널(105)이 액정 패널인 경우, 인셀 타입(in-cell type)으로 터치 센싱이 수행될 수 있다. 즉, 복수의 터치 센서(TE)가 액정 패널에 내장될 수 있다. 액정 패널은 프레임 단위로 디스플레이 기간과 터치 기간으로 시분할 구동될 수 있다. 복수의 터치 센서(TE)는 디스플레이 기간 동안 공통 전극으로 이용되고, 터치 기간 동안 터치 전극으로 이용될 수 있다. 한 프레임 내에 복수의 디스플레이 기간과 복수의 터치 기간이 교대로 시분할될 수도 있다. If the
인셀 타입은 자기 정전 용량 방식(self-capacitance type)을 이용한 인셀 타입과 상호 정전 용량 방식(mutual capacitance type)을 이용한 인셀 타입으로 구분될 수 있다.The incell type can be divided into an incell type using a self-capacitance type and an incell type using a mutual capacitance type.
패널(105)은 복수의 게이트 라인(G1~Gm), 복수의 데이터 라인(D1~Dn), 복수의 픽셀(P), 복수의 터치 센서(TE), 복수의 터치 라인(T1~Tk) 등을 포함할 수 있다.The
복수의 게이트 라인(G1~Gm)은 각각 디스플레이 기간 동안 스캔 펄스(또는 스캔 펄스)를 제공받을 수 있다. 복수의 데이터 라인(D1~Dn)은 각각 디스플레이 기간 동안 데이터 신호를 제공받을 수 있다. 복수의 게이트 라인(G1~Gm)과 복수의 데이터 라인(D1~Dn)은 각각 기판 상에 서로 교차하도록 배치될 수 있다. 복수의 게이트 라인(G1~Gm)과 복수의 데이터 라인(D1~Dn)은 각각 기판 상에서 복수의 픽셀(P)에 연결될 수 있다. 복수의 픽셀(P)은 각각 게이트 라인(G1~Gm) 및 데이터 라인(D1~Dn)에 연결된 박막 트랜지스터, 박막 트랜지스터에 연결된 픽셀(P) 전극, 픽셀(P) 전극에 연결된 스토리지 커패시터, 등을 포함할 수 있다.Each of the plurality of gate lines (G1 to Gm) may receive a scan pulse (or scan pulses) during the display period. Each of the plurality of data lines D1 to Dn may receive a data signal during the display period. A plurality of gate lines (G1 to Gm) and a plurality of data lines (D1 to Dn) may be arranged to cross each other on the substrate. A plurality of gate lines (G1 to Gm) and a plurality of data lines (D1 to Dn) may each be connected to a plurality of pixels (P) on the substrate. The plurality of pixels (P) include thin film transistors connected to gate lines (G1 to Gm) and data lines (D1 to Dn), pixel (P) electrodes connected to the thin film transistors, storage capacitors connected to the pixel (P) electrodes, etc. It can be included.
복수의 터치 센서(TE)는 각각 터치 기간 동안 자기 정전 용량 방식의 터치 전으로 사용되기 때문에, 터치 오브젝트와 패널(105) 간의 최소 접촉 크기보다 큰 크기를 가질 수 있다. 예컨대, 터치 센서(TE)의 크기는 하나의 픽셀(P)의 크기에 대응되거나 여러 개의 픽셀(P)의 크기에 대응될 수 있다. 복수의 터치 센서(TE)는 복수의 수평 라인과 복수의 수직 라인을 따라 배치될 수 있다. 복수의 터치 라인(T1~Tk)은 각각 복수의 터치 센서(TE)에 개별적으로 연결될 수 있지만, 이에 대해서는 한정하지 않는다. Since each of the plurality of touch sensors TE is used as a self-capacitance type touch sensor during the touch period, it may have a size larger than the minimum contact size between the touch object and the
디스플레이 구동 장치(110)는 디스플레이 기간 동안 패널(105) 상에 영상이 표시되도록 복수의 픽셀(P)에 데이터 신호가 공급할 수 있다. 디스플레이 구동 장치(110)는 데이터 처리 장치(111), 게이트 구동 장치(112), 데이터 구동 장치(200) 등을 포함할 수 있다. 데이터 처리 장치(111)는 타이밍 컨트롤러를 포함할 수 있다. The
데이터 처리 장치(111)는 호스트 시스템으로부터 각종 타이밍 신호들을 수신할 수 있다. 타이밍 신호들은 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등을 포함할 수 있다. 데이터 처리 장치(111)는 타이밍 신호들을 바탕으로 각종 제어 신호들을 생성할 수 있다. The
예컨대, 제어 신호들은 게이트 구동 장치(112)를 제어하기 위한 게이트 제어 신호(GCS) 및 데이터 구동 장치(200)를 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다. 데이터 처리 장치(111)는 호스트 시스템으로부터 영상 신호, 즉 디지털 영상 데이터(RGB)를 수신하여 데이터 구동 장치(200)에서 처리 가능한 형태의 영상 신호(RGB')로 전환할 수 있다.For example, the control signals may generate a gate control signal (GCS) for controlling the
데이터 처리 장치(111)는 클럭 신호(CLK), 수직 동기 신호(Vsync), 데이터 인에이블 신호 등을 이용하여 터치 동기 신호(Tsync)를 생성할 수 있다. 데이터 처리 장치(111)는 터치 동기 신호(Tsync)를 게이트 구동 장치(112), 데이터 구동 장치(200), 터치 컨트롤러(130) 등으로 전송할 수 있다. The
인셀 타입에서, 게이트 구동 장치(112), 데이터 구동 장치(200) 및 터치 컨트롤러(130) 각각은 터치 동기 신호(Tsync)를 이용하여 복수의 디스플레이 기간과 복수의 터치 기간을 시분할할 수 있다. 예컨대, 디스플레이 기간과 터치 기간이 교대로 위치되도록, 디스플레이 기간과 터치 기간이 각각 할당될 수 있다.In the in-cell type, the
이와 달리, 데이터 처리 장치(111)가 터치 동기 신호(Tsync)를 이용하여 복수의 디스플레이 기간과 복수의 터치 기간을 시분할할 수 있다. 이러한 경우, 데이터 처리 장치(111)는 터치 동기 신호(Tsync) 대신에 상기 시분할된 복수의 디스플레이 기간과 복수의 터치 기간에 관한 제어 신호를 게이트 구동 장치(112), 데이터 구동 장치(200) 및 터치 컨트롤러(130) 각각으로 전송할 수 있다.Alternatively, the
호스트 시스템은 디지털 영상 데이터(RGB)를 패널(105)에 표시하기에 적합한 포맷을 갖는 영상 신호(RGB')으로 변환한다. 호스트 시스템은 영상 신호(RGB')와 함께 타이밍 신호들(Vsync, Hsync, DE, CLK)을 데이터 처리 장치(111)로 전송할 수 있다. 호스트 시스템은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 시스템, 차량용, 선박용 또는 항공용 전자 시스템 등으로 구현될 수 있다. The host system converts digital image data (RGB) into image signals (RGB') having a format suitable for display on
한편, 호스트 시스템은 터치 구동 장치(120)로부터 터치 입력 좌표를 수신하고, 상기 수신된 터치 입력 좌표에 연계된 응용 프로그램을 실행하거나 대응 동작을 수행할 수 있다.Meanwhile, the host system may receive touch input coordinates from the
게이트 구동 장치(112)는 디스플레이 기간 동안 데이터 처리 장치(111)로부터 게이트 제어 신호(GCS)를 수신할 수 있다. 게이트 구동 장치(112)는 게이트 제어 신호(GCS)에 응답하여 스캔 펄스를 생성할 수 있다. 스캔 펄스는 대응하는 게이트 라인(G1~Gm)을 통해 패널(105)의 대응하는 픽셀(P)로 제공될 수 있다. The
게이트 구동 장치(112)는 디스플레이 기간 동안 스캔 펄스를 게이트 라인들(G1~Gm)에 공급하지만, 터치 기간 동안 스캔 펄스를 게이트 라인들(G1~Gm)에 공급하지 않을 수 있다. 즉, 디스플레이 기간 동안 게이트 라인들(G1~Gm)은 하이 레벨로 유지되고, 터치 기간 동안 게이트 라인들(G1~Gm)은 로우 레벨로 유지될 수 있다. 이에 따라, 디스플레이 기간 동안 스캔 펄스가 공급되어 해당 게이트 라인(G1~Gm)에 연결된 픽셀(P)이 선택되고, 터치 기간 동안 게이트 라인들(G1~Gm)이 로우 레벨로 유지되어 터치 센서(TE)들의 출력 변동을 방지한다.The
데이터 구동 장치(200)는 디스플레이 기간 동안 데이터 처리 장치(111)로부터 데이터 제어 신호(DCS) 및 영상 신호(RGB')를 수신할 수 있다. 데이터 구동 장치(200)는 데이터 제어 신호(DCS)를 이용하여 영상 신호(RGB')를 아날로그 형태의 데이터 신호로 변환하여, 상기 데이터 신호를 복수의 데이터 라인(D1~Dn)을 통해 픽셀(P)들에 공급할 수 있다.The
데이터 구동 장치(200)는 복수의 소스 구동 집적회로(SDIC)를 포함할 수 있다. 하나의 소스 구동 직접회로(SDIC)는 복수의 데이터 라인(D1~Dn)에 연결되어, 하나의 소스 구도 직접회로(SDIC)가 복수의 데이터 라인(D1~Dn)을 통해 복수의 데이터 신호를 패널(105) 상으로 공급할 수 있다. The
터치 구동 장치(120)는 터치 컨트롤러(130), 터치 센싱 회로(140) 등을 포함할 수 있다. 터치 컨트롤러(130)는 터치 마이크로 컨트롤러 유닛 등으로 불릴 수 있다. The
터치 컨트롤러(130)는 터치 기간 동안 터치 센싱 동작을 수행할 수 있다. 터치 컨트롤러(130)는 터치 기간 동안 터치 센싱 동작을 수행하도록 터치 센싱 회로(140)를 제어할 수 있다. The
터치 컨트롤러(130)는 터치 센싱 회로(140)를 통해 수신된 터치 센싱 신호를 바탕으로 터치 좌표를 획득하고, 해당 터치 좌표에 대응하는 응용 프로그램을 실행하거나 대응 동작을 수행할 수 있다. 터치 컨트롤러(130)는 해당 터치 좌표를 포함하는 정보를 데이터 처리 장치(111)로 전송할 수 있다. 이러한 경우, 데이터 처리 장치(111)는 터치 컨트롤러(130)로로부터 수신된 터치 좌표를 포함하는 정보를 바탕으로 해당 터치 좌표에 대응하는 응용 프로그램을 실행하거나 대응 동작을 수행할 수 있다.The
한편, 채널 이상 검출 장치(300)는 데이터 구동 장치(200)로부터 수신되는 센싱 신호(IIN)을 바탕으로 데이터 구동 장치(200)의 이상을 검출할 수 있다. 예컨대, 채널 이상 검출 장치(300)는 데이터 구도 구동 장치(200)로부터 수신되는 센싱 신호(IIN)을 바탕으로 데이터 구동 장치(200)의 복수의 채널의 이상을 검출할 수 있다. 예컨대, 채널 이상 검출 장치(300)는 데이터 구도 구동 장치(200)로부터 수신되는 센싱 신호(IIN)을 바탕으로 복수의 채널 각각에 포함되어 데이터 신호의 생성에 관여하는 다양한 회로, 예컨대 데이터 신호 출력 회로, 감마 전압 출력 회로 등의 이상을 검출할 수 있다. Meanwhile, the channel
도 2는 제1 실시예에 따른 채널 이상 검출 장치를 도시한 구성도이다.Figure 2 is a configuration diagram showing a channel abnormality detection device according to the first embodiment.
도 1 및 도 2를 참조하면, 데이터 구동 장치(200)는 복수의 채널(CH1~CHn)을 포함할 수 있다. 복수의 채널(CH1~CHn)은 각각 복수의 데이터 단자(DT1~DTn)을 통해 패널(105) 상의 복수의 데이터 라인(D1~Dn)에 연결될 수 있다. Referring to FIGS. 1 and 2 , the
패널(105)이 액정 패널인 경우, 패널(105) 상의 복수의 데이터 라인(D1~Dn)으로 공급되는 복수의 데이터 신호는 정극성 감마 전압(VGP0~VGP255)이나 부극성 감마 전압(VGN0~VGN255)을 이용하여 생성될 수 있다. When the
복수의 데이터 라인(D1~Dn)으로 공급되는 복수의 데이터 신호는 정극성 감마 전압(VGP0~VGP255)이나 부극성 감마 전압(VGN0~VGN255)을 이용하여 인접하는 채널 단위로 극성 반전되고, 프레임 단위로 극성 반전될 수 있다. 예컨대, 제1 프레임 동안 홀수 번째 데이터 단자(D11, DT3, …, DT(n-1))를 통해 정극성 감마 전압(VGP0~VGP255)에 대응하는 데이터 신호(이하, 제1 데이터 신호라 함)가 출력되고, 짝수번째 데이터 단자(D2, D4, …, DTn)을 통해 부극성 감마 전압(VGN0~VGN255)에 대응하는 데이터 신호(이하, 제2 데이터 신호라 함)가 출력될 수 있다. 예컨대, 제2 프레임 동안 홀수 번째 데이터 단자(D11, DT3, …, DT(n-1))를 통해 제2 데이터 신호가 출력되고, 짝수번째 데이터 단자(D2, D4, ..., DTn)을 통해 제1 데이터 신호가 출력될 수 있다. 이를 위해, 인접하는 채널 사이에 채널 경로를 변경하여 주는 적어도 하나 이상의 스위치를 포함하는 스위칭부가 구비될 수 있다. The plurality of data signals supplied to the plurality of data lines (D1 to Dn) are polarity inverted for each adjacent channel using positive gamma voltage (VGP0 to VGP255) or negative gamma voltage (VGN0 to VGN255), and frame by frame. The polarity can be reversed. For example, during the first frame, a data signal (hereinafter referred to as the first data signal) corresponding to the positive gamma voltage (VGP0 to VGP255) is transmitted through the odd-numbered data terminals (D11, DT3, ..., DT(n-1)). is output, and a data signal (hereinafter referred to as a second data signal) corresponding to the negative gamma voltage (VGN0 to VGN255) may be output through the even-numbered data terminals (D2, D4, ..., DTn). For example, during the second frame, the second data signal is output through the odd-numbered data terminals (D11, DT3, ..., DT(n-1)), and the even-numbered data terminals (D2, D4, ..., DTn) are output. A first data signal may be output through. To this end, a switching unit including at least one switch that changes channel paths between adjacent channels may be provided.
한편, 복수의 채널(CH1~CHn)은 복수의 데이터 신호 출력 회로(210-1~210-n), 복수의 버퍼(220-1~220-n) 등을 포함할 수 있다. 데이터 신호 출력 회로(210-1~210-n), 복수의 버퍼(220-1~220-n)는 DAC(digital-to-analog converter), 디코더 등을 포함할 수 있다. 버퍼(220-1~220-n)는 데이터 신호 출력 회로(210-1~210-n)의 출력 신호, 즉 데이터 신호를 안정적으로 손실 없이 패널(105)로 공급하는 역할을 할 수 있다. Meanwhile, the plurality of channels (CH1 to CHn) may include a plurality of data signal output circuits (210-1 to 210-n), a plurality of buffers (220-1 to 220-n), etc. The data signal output circuits 210-1 to 210-n and the plurality of buffers 220-1 to 220-n may include a digital-to-analog converter (DAC), a decoder, etc. The buffers 220-1 to 220-n may serve to supply output signals of the data signal output circuits 210-1 to 210-n, that is, data signals, to the
복수의 데이터 신호 출력 회로(210-1~210-n)는 각각 데이터 신호를 출력할 수 있다. 복수의 데이터 신호 출력 회로(210-1~210-n)는 정극성 감마 전압(VGP0~VGP255)과 부극성 감마 전압(VGN0~VGN255)을 이용하여 데이터 신호를 생성하여, 상기 생성된 데이터 신호를 해당 버퍼(220-1~220-n)를 통해 해당 데이터 단자(DT1~DTn)로 출력할 수 있다. The plurality of data signal output circuits 210-1 to 210-n may each output a data signal. A plurality of data signal output circuits 210-1 to 210-n generate data signals using positive gamma voltages (VGP0 to VGP255) and negative gamma voltages (VGN0 to VGN255), and the generated data signals are It can be output to the corresponding data terminals (DT1 to DTn) through the corresponding buffers (220-1 to 220-n).
정극성 감마 전압(VGP0~VGP255) 및 부극성 감마 전압(VGN0~VGN255)은 도 4에 도시된 바와 같이, 정극성 감마 곡선(P-Gamma)과 부극성 감마 곡선(N-Gamma)을 바탕으로 미리 설정되거나 실시간으로 생성될 수 있다. 이를 위해, 정극성 감마 전압(VGP0~VGP255) 및 부극성 감마 전압(VGN0~VGN255)을 생성하기 위해 감마 전압 출력 회로가 구비될 수 있다. 감마 전압 출력 회로는 감마부, 감마 회로, 감마 전압 설정 회로, 감마 전압 생성 회로, 감마 전압 출력 회로 등으로 불릴 수 있다. The positive gamma voltage (VGP0~VGP255) and negative gamma voltage (VGN0~VGN255) are based on the positive gamma curve (P-Gamma) and the negative gamma curve (N-Gamma), as shown in Figure 4. It can be preset or generated in real time. To this end, a gamma voltage output circuit may be provided to generate positive gamma voltages (VGP0 to VGP255) and negative gamma voltages (VGN0 to VGN255). The gamma voltage output circuit may be called a gamma unit, a gamma circuit, a gamma voltage setting circuit, a gamma voltage generation circuit, a gamma voltage output circuit, etc.
정극성 감마 곡선(P-Gamma)은 계조에 따른 정극성 감마 전압(VGP0~VGP255)을 포함할 수 있다. 부극성 감마 곡선(N-Gamma)은 계조에 따른 부극성 감마 전압(VGN0~VGN255)을 포함할 수 있다. The positive gamma curve (P-Gamma) may include positive gamma voltage (VGP0 to VGP255) according to gray level. The negative gamma curve (N-Gamma) may include negative gamma voltage (VGN0 to VGN255) according to gray level.
정극성 감마 곡선(P-Gamma)에서 정극성 감마 전압(VGP0~VGP255)은 제1 전원 전압(PVDD)과 기준값(REFV) 사이에서 생성될 수 있다. 부극성 감마 곡선(N-Gamma)에서 부극성 감마 전압(VGN0~VGN255)은 기준값(REFV)과 제2 전원 전압(NVDD) 사이에서 생성될 수 있다. 기준값(REFV)은 0V일 수 있지만, 이에 대해서는 한정하지 않는다. 제1 전원 전압(PVDD)은 제2 전원 전압(NVDD)보다 크며, 제1 전원 전압(PVDD)과 기준값(REFV) 간의 전위차는 기준값(REFV)과 제2 전원 전압(NVDD) 간의 전위차와 동일할 수 있다. In the positive gamma curve (P-Gamma), positive gamma voltages (VGP0 to VGP255) may be generated between the first power supply voltage (PVDD) and the reference value (REFV). In the negative gamma curve (N-Gamma), the negative gamma voltage (VGN0 to VGN255) may be generated between the reference value (REFV) and the second power supply voltage (NVDD). The reference value (REFV) may be 0V, but is not limited thereto. The first power supply voltage (PVDD) is greater than the second power supply voltage (NVDD), and the potential difference between the first power supply voltage (PVDD) and the reference value (REFV) may be equal to the potential difference between the reference value (REFV) and the second power supply voltage (NVDD). You can.
도 4에 도시한 바와 같이, 정극성 감마 곡선(P-Gamma)에서 계조값의 증가에 따라 정극성 감마 전압(VGP0~VGP255)이 제1 전원 전압(PVDD)과 기준값(REFV) 사이에서 비선형적으로 증가될 수 있다. 부극성 감마 곡선(N-Gamma)에서 계조값의 증가에 따라 부극성 감마 전압(VGN0~VGN255)이 기준값(REFV)과 제2 전원 전압(NVDD) 사이에서 비선형적으로 감소될 수 있다. As shown in FIG. 4, as the grayscale value increases in the positive gamma curve (P-Gamma), the positive gamma voltages (VGP0 to VGP255) become nonlinear between the first power supply voltage (PVDD) and the reference value (REFV). can be increased. As the grayscale value increases in the negative gamma curve (N-Gamma), the negative gamma voltage (VGN0 to VGN255) may non-linearly decrease between the reference value (REFV) and the second power supply voltage (NVDD).
이때, 정극성 감마 전압(VGP0~VGP255)과 부극성 감마 전압(VGN0~VGN255)은 기준값(REFV)에 대해 서로 대칭될 수 있다. 기준값(REFV)이 0V인 경우, 특정 계조에서 정극성 감마 전압(VGP0~VGP255)과 부극성 감마 전압(VGN0~VGN255)의 합은 0이 될 수 있다. 예컨대, 70계조에 대해 정극성 감마 전압(VGP70)은 +3V이고 부극성 감마 전압(VGN70)은 -3V일 수 있다. 예컨대, 163계조에 대해 정극성 감마 전압(VGP163)은 +4V이고 부극성 감마 전압(VGN163)은 -4V일 수 있다. At this time, the positive gamma voltage (VGP0 to VGP255) and the negative gamma voltage (VGN0 to VGN255) may be symmetrical to each other with respect to the reference value (REFV). When the reference value (REFV) is 0V, the sum of the positive gamma voltage (VGP0 to VGP255) and the negative gamma voltage (VGN0 to VGN255) can be 0 at a specific gray level. For example, for 70 gray levels, the positive gamma voltage (VGP70) may be +3V and the negative gamma voltage (VGN70) may be -3V. For example, for 163 gradations, the positive gamma voltage (VGP163) may be +4V and the negative gamma voltage (VGN163) may be -4V.
이러한 대칭 원리를 이용하여 서로 대칭되는 정극성 감마 전압(VGP0~VGP255)과 부극성 감마 전압(VGN0~VGN255)이 해당 데이터 라인(D1~Dn)에 연결된 픽셀(P)에 공급됨으로써, 해당 픽셀(P)에서 동일한 계조가 표현될 수 있다. Using this principle of symmetry, positive gamma voltages (VGP0 to VGP255) and negative gamma voltages (VGN0 to VGN255) that are symmetrical to each other are supplied to the pixels (P) connected to the corresponding data lines (D1 to Dn), so that the corresponding pixel ( The same gradation can be expressed in P).
한편, 노이즈, 전자파, 충격 등과 같은 여러가지 원인에 의해 데이터 신호 출력 회로(210-1~210-n), 버퍼(220-1~220-n), 감마 전압 출력 회로, 다른 회로 등을 포함하는 데이터 구동 장치(200)에 이상이 발생될 수 있다. 이러한 경우, 동일한 계조를 표현하기 위해 서로 대칭되는 제1 데이터 신호와 제2 데이터 신호이 데이터 구동 장치(200)의 이상으로 인해 더 크거나 더 작은 값으로 출력될 수 있다. 이에 따라, 동일한 계조 표현이 되지 않아 비균일한 휘도가 얻어질 수 있다. Meanwhile, data including the data signal output circuit (210-1 to 210-n), buffer (220-1 to 220-n), gamma voltage output circuit, and other circuits are lost due to various causes such as noise, electromagnetic waves, shock, etc. A problem may occur in the
예컨대, 동일한 계조에 대응하는 휘도를 얻기 위해 200계조에 해당하는 제1 데이터 신호(VGP200)와 제2 데이터 신호(VGN200)가 패널(105) 상의 복수의 데이터 라인(D1~Dn)에 교번적으로 공급될 수 있다. 이때, 데이터 신호 출력 회로(210-1~210-n), 버퍼(220-1~220-n), 감마 전압 출력 회로, 다른 회로 등을 포함하는 데이터 구동 장치(200)에 이상이 발생될 수 있다. 이러한 경우, 제1 데이터 신호(VGP200)가 더 큰 값으로 변경되어 240계조에 해당하는 제1 데이터 신호(VGP240)가 공급되거나 제2 데이터 신호(VGN200)이 더 낮은 값으로 변경되어 170계조에 해당하는 제2 데이터 신호(VGN170)가 공급될 수 있다. 이에 따라, 데이터 구동 장치(200)의 이상으로 인해 240계조에 해당하는 제1 데이터 신호(VGP240)와 170계조에 해당하는 제2 데이터 신호(VGN170)가 공급됨으로써, 비균일한 휘도가 얻어질 수 있다. 그러므로, 동일한 계조를 통해 균일한 휘도를 얻고자 함에도 불구하고, 비균일한 휘도가 얻어져, 화질 저하를 초래하여 제품 신뢰성이 저하될 수 있다. For example, in order to obtain luminance corresponding to the same gray level, the first data signal (VGP200) and the second data signal (VGN200) corresponding to 200 gray levels are alternately applied to the plurality of data lines (D1 to Dn) on the
따라서, 복수의 채널(CH1~CHn)뿐만 아니라 감마 전압 출력 회로, 다른 회로 등을 포함하는 데이터 구동 장치(200)의 이상을 조기에 정확히 검출하는 것이 시급하다.Therefore, it is urgent to accurately detect abnormalities in the
한편, 도 3에 도시한 바와 같이, 수직 동기 신호(Vsync)는 디스플레이 기간(DP)와 수직 블랭크 기간(V_Blank)을 포함할 수 있다. 디스플레이 기간(DP)와 수직 블랭크 기간(V_Blank)에 의해 한 프레임이 정의될 수 있다. Meanwhile, as shown in FIG. 3, the vertical synchronization signal (Vsync) may include a display period (DP) and a vertical blank period (V_Blank). One frame can be defined by a display period (DP) and a vertical blank period (V_Blank).
매 프레임마다 디스플레이 기간(DP) 동안 영상이 디스플레이될 수 있다. 수직 블랭크 기간(V_Blank)은 프레임의 마지막 번째 게이트 라인(G1~Gm) 상의 픽셀(P)들로 데이터 신호가 출력된 후 다음 프레임의 첫 번째 게이트 라인(G1~Gm) 상의 픽셀(P)들로 데이터 신호가 출력되기 이전까지의 일정 기간 동안 데이터 신호가 출력되지 않는 기간일 수 있다. An image may be displayed during a display period (DP) for each frame. The vertical blank period (V_Blank) is after the data signal is output to the pixels (P) on the last gate line (G1~Gm) of the frame and then output to the pixels (P) on the first gate line (G1~Gm) of the next frame. This may be a period in which the data signal is not output for a certain period of time before the data signal is output.
제1 실시예에 따른 채널 이상 검출 장치(300)는 검출 기간마다 수행될 수 있다. 검출 기간은 수직 블랭크 기간(V_Blank)의 전부 또는 일부에 할당될 수 있다. 수직 블랭크 기간(V_Blank)에 복수의 검출 기간이 할당되어, 복수의 검출 기간 각각에서 제1 실시예에 따른 채널 이상 검출 장치(300)의 동작이 수행될 수도 있다. The channel
제1 실시예에 따른 채널 이상 검출 장치(300)는 복수의 스위치(SW1~SWn), 컨트롤러(340) 등을 포함할 수 있다. The channel
복수의 스위치(SW1~SWn)는 각각 복수의 채널(CH1~CHn)에 연결될 수 있다. 복수의 스위치(SW1~SWn)는 각각 복수의 데이터 신호 출력 회로(210-1~210-n)에 연결될 수 있다. 복수의 스위치(SW1~SWn)는 각각 복수의 버퍼(220-1~220-n)에 연결될 수 있다. A plurality of switches (SW1 to SWn) may each be connected to a plurality of channels (CH1 to CHn). A plurality of switches (SW1 to SWn) may each be connected to a plurality of data signal output circuits (210-1 to 210-n). A plurality of switches (SW1 to SWn) may each be connected to a plurality of buffers (220-1 to 220-n).
컨트롤러(340)는 검출 기간마다 채널 이상을 검출하도록 복수의 데이터 신호 출력 회로(210-1~210-n) 및 복수의 스위치(SW1~SWn)를 제어할 수 있다. 컨트롤러(340)는 복수의 데이터 신호 출력 회로(210-1~210-n) 및 복수의 스위치(SW1~SWn)에 대한 제어를 통해 수신되는 센싱 신호(IIN)를 바탕으로 채널 이상을 검출할 수 있다. 이하에서 채널 이상이라 함은 채널(CH1~CHn)뿐만 아니라 데이터 구동 장치(200)에 포함되어 데이터 신호의 생성에 관여하는 다양한 회로에 대한 이상을 의미할 수 있다. The
컨트롤러(340)는 복수의 데이터 신호 출력 회로(210-1~210-n) 중 n 쌍의 데이터 신호 출력 회로를 제어하여, n 쌍의 데이터 신호 출력 회로를 통해 제1 데이터 신호와 제2 데이터 신호를 출력시킬 수 있다. The
컨트롤러(340)는 n 쌍의 데이터 신호 출력 회로의 절반은 제1 데이터 신호를 출력시키고, n 쌍의 데이터 신호 출력 회로의 나머지 절반은 제2 데이터 신호를 출력할 수 있다. 예컨대, 10개의 채널(CH1~CH10) 중 2개의 채널(CH1~CH2)을 대상으로 채널 이상 검출 동작이 수행될 수 있다. 예컨대, 10개의 채널(CH1~CH10) 중 6개의 채널(CH1~CH6)을 대상으로 채널 이상 검출 동작이 수행될 수 있다. The
컨트롤러(340)는 n 쌍의 데이터 신호 출력 회로에 대응하는 n개의 스위치(SW1~SWn)를 턴온시켜, n개의 스위치(SW1~SWn)를 통해 제1 데이터 신호와 제2 데이터 신호를 포함하는 센싱 신호(IIN)를 수신할 수 있다. 컨트롤러(340)는 수신된 센싱 신호(IIN)를 바탕으로 채널 이상을 검출할 수 있다. 센싱 신호(IIN)는 전류값을 가질 수 있지만, 이에 대해서는 한정하지 않는다. The
일 예로서, 컨트롤러(340)는 예컨대, 10개의 채널(CH1~CH10)의 10개의 데이터 신호 출력 회로(210-1~210-10) 중에서 제1 데이터 신호 출력 회로(210-1) 및 제2 데이터 신호 출력 회로(210-2)를 제어하여, 제1 데이터 신호 출력 회로(210-1)로부터 제1 데이터 신호와 제2 데이터 신호 출력 회로(210-2)로부터 제2 데이터 신호를 출력할 수 있다. 예컨대, 제1 데이터 신호와 제2 데이터 신호는 동일한 계조를 갖는 신호로서, 기준값(REFV)에 대해 동일한 전위차를 가질 수 있다. 컨트롤러(340)는 제1 스위치(SW1~SWn) 및 제2 스위치(SW1~SWn)를 턴온시킴으로써, 제1 데이터 신호 출력 회로(210-1)로부터 출력되는 제1 데이터 신호와 제2 데이터 신호 출력 회로(210-2)로부터 출력되는 제2 데이터 신호를 포함하는 센싱 신호(IIN)를 수신할 수 있다. 예컨대, 센싱 신호(IIN)는 제1 데이터 신호와 제2 데이터 신호의 평균값일 수 있다. 제1 데이터 신호와 제2 데이터 신호가 기준값(REFV)에 대해 동일한 전위차를 가지므로, 제1 데이터 신호와 제2 데이터 신호의 평균값, 즉 센싱 신호(IIN)는 0일 수 있다.As an example, the
컨트롤러(340)는 센싱 신호(IIN)를 바탕으로 제1 채널(CH1) 및/또는 제2 채널(CH2)의 이상을 검출할 수 있다. 컨트롤러(340)는 센싱 신호(IIN)가 0인 경우 제1 채널(CH1) 및/또는 제2 채널(CH2)이 정상임을 검출할 수 있다. 만일 제1 채널(CH1) 및/또는 제2 채널(CH2)에 이상이 발생된 경우, 제1 데이터 신호 또는 제2 데이터 신호가 변경될 수 있다. 이러한 경우, 제1 데이터 신호와 제2 데이터 신호의 평균값, 즉 센싱 신호(IIN)는 0보다 큰 값일 수 있다. 따라서, 컨트롤러(340)는 센싱 신호(IIN)가 0보다 큰 값인 경우 제1 채널(CH1) 및/또는 제2 채널(CH2)이 비정상임을 검출할 수 있다. The
다른 예로서, 컨트롤러(340)는 예컨대, 10개의 채널(CH1~CH10)의 10개의 데이터 신호 출력 회로(210-1~210-10) 중에서 제1 내지 제6 데이터 신호 출력 회로(210-1~210-6)를 제어할 수 있다. 이에 따라, 제1 데이터 신호 출력 회로(210-1), 제3 데이터 신호 출력 회로(210-3) 및 제5 데이터 신호 출력 회로(210-5)로부터 각각 제1 데이터 신호가 출력될 수 있다. 제2 데이터 신호 출력 회로(210-2), 제4 데이터 신호 출력 회로(210-4) 및 제6 데이터 신호 출력 회로(210-6)로부터 각각 제2 데이터 신호가 출력될 수 있다. 예컨대, 제1 데이터 신호와 제2 데이터 신호는 동일한 계조를 갖는 것으로서, 기준값(REFV)에 대해 동일한 전위차를 가질 수 있다. As another example, the
컨트롤러(340)는 제1 내지 제6 스위치(SW1~SW6)를 턴온시킴으로써, 제1, 제3 및 제5 데이터 신호 출력 회로(210-1, 210-3, 210-5)로부터 출력되는 제1 데이터 신호와 제2, 제4 및 제6 데이터 신호 출력 회로(210-2, 210-4, 210-6)로부터 출력되는 제2 데이터 신호를 포함하는 센싱 신호(IIN)를 수신할 수 있다. 컨트롤러(340)는 센싱 신호(IIN)를 바탕으로 제1 내지 제6 채널(CH1~CH6) 중 모두 또는 일부의 이상을 검출할 수 있다. 컨트롤러(340)는 센싱 신호(IIN)가 0인 경우 제1 내지 제6 채널(CH1~CH6) 중 모두 또는 일부가 정상임을 검출할 수 있다. 만일 제1 내지 제6 채널(CH1~CH6) 중 모두 또는 일부에 이상이 발생된 경우, 제1 데이터 신호 또는 제2 데이터 신호가 변경될 수 있다. 이러한 경우, 제1 데이터 신호와 제2 데이터 신호의 평균값, 즉 센싱 신호(IIN)는 0보다 큰 값일 수 있다. 따라서, 컨트롤러(340)는 센싱 신호(IIN)가 0보다 큰 값인 경우 제1 내지 제6 채널(CH1~CH6) 중 모두 또는 일부가 비정상임을 검출할 수 있다. The
한편, 제1 실시예에 따른 채널 이상 검출 장치(300)는 적분기(320), ADC(analog-to-digital converter, 330) 등을 포함할 수 있다. Meanwhile, the channel
적분기(320)는 복수의 스위치(SW1~SWn)에 공통으로 연결될 수 있다. 적분기(320)는 증폭기(321), 커패시터(C), 스위치(SW) 등을 포함할 수 있다. The
복수의 스위치(SW1~SWn)는 증폭기(321)의 반전(-) 단자에 연결되고, 증폭기(321)의 비반전(+) 단자에 기준값(REFV)이 입력될 수 있다. 기준값(REFV)REFV)은 도 4에 도시된 기준값(REFV)일 수 있다. 증폭기(321)는 센싱 신호(IIN)를 적분하여 출력할 수 있다. 증폭기(321)에서 출력된 출력 신호(AMP_O)는 전압 신호일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 센싱 신호(IIN)가 0인 경우, 증폭기(321)의 출력 신호(AMP_O) 또한 0이되고, 센싱 신호(IIN)가 0이 아닌 경우 증폭기(321)의 출력 신호(AMP_O)는 0보다 큰 값을 가질 수 있다. A plurality of switches (SW1 to SWn) are connected to the inverting (-) terminal of the
한편, 스위치(SW)는 커패시터(C)에 충전된 전압을 초기화할 수 있다. 스위치(SW)는 검출 기간마다 초기화될 수 있다. Meanwhile, the switch SW may initialize the voltage charged in the capacitor C. The switch SW may be initialized every detection period.
ADC(330)는 증폭기(321)의 출력 신호(AMP_O)를 디지털 신호로 변환하여, 상기 변환된 디지털 신호를 컨트롤러(340)로 전송할 수 있다. 증폭기(321)의 출력 신호(AMP_O)가 0인 경우, ADC(330)의 출력 신호 또한 0일 수 있다. 증폭기(321)의 출력 신호(AMP_O)가 0보다 큰 값인 경우, ADC(330)의 출력 신호는 0보다 큰 이진값을 가질 수 있다. The
컨트롤러(340)는 ADC(330)로부터 수신된 디지털 신호를 바탕으로 채널 이상을 검출할 수 있다. 컨트롤러(340)는 디지털 신호가 0인 경우 채널(CH1~CHn)이 정삼임을 검출할 수 있다. 컨트롤러(340)는 디지털 신호가 0보다 큰 이진값을 갖는 경우 채널(CH1~CHn)이 비정상임을 검출할 수 있다. The
한편, 컨트롤러(340)는 채널 이상을 포함하여 데이터 구동 장치(200)의 이상을 검출하는 경우, 해당 검출 정보를 데이터 처리 장치(111)로 전송할 수 있다. 데이터 처리 장치(111)는 디스플레이 장치(100)를 초기화거나 다른 조치를 취해 채널 이상을 해결할 수 있다. 다른 실시예로서, 컨트롤러(340)는 채널 이상을 포함하여 데이터 구동 장치(200)의 이상을 검출하는 경우, 해당 채널(CH1~CHn) 내의 감마 전압 출력 회로, 데이터 신호 출력 회로(210-1~210-n) 등을 초기화하거나 다른 조치를 취해 채널 이상을 해결할 수 있다. 이 이외에 다양한 방식을 이용하여 채널 이상 검출시 해당 채널(CH1~CHn)을 정상적으로 동작되도록 필요한 조치가 취해질 수 있다. Meanwhile, when the
제1 실시예에 따르면, n개의 채널 단위로 채널 이상이 수행되어, 센싱 신호(IIN)가 0인지를 통해 간단히 채널 이상이 검출될 수 있다. 이에 따라, 연산 부담 없이 간단한 회로 구성을 통해 채널 이상이 용이하게 검출될 수 있어, 제품 신뢰성이 향상되고 자동차 ISO26262 안전 규칙이 만족될 수 있다.According to the first embodiment, the channel abnormality is performed in units of n channels, and the channel abnormality can be simply detected by determining whether the sensing signal (IIN) is 0. Accordingly, channel abnormalities can be easily detected through a simple circuit configuration without computational burden, improving product reliability and satisfying automotive ISO26262 safety rules.
한편, 제1 실시예에서는 n 쌍의 채널 단위로 채널 이상을 수행됨에 한정되었다. 하지만, n 쌍의 채널 단위뿐만 아니라 하나의 채널 단위, 홀수개의 채널 단위나 랜덤한 개수의 채널 단위로 채널 이상이 검출될 수 있는 기술 개발이 필요하다. 이하에서 설명되는 제2 실시예는 제1 실시예의 한정적인 구현 범위를 확장하여 다양한 범위로 채널 이상을 검출할 수 있다. Meanwhile, in the first embodiment, channel abnormalities were limited to being performed in units of n pairs of channels. However, there is a need to develop technology that can detect channel abnormalities not only in units of n pairs of channels, but also in units of one channel, an odd number of channels, or a random number of channels. The second embodiment described below expands the limited implementation scope of the first embodiment and can detect channel abnormalities in a variety of ranges.
도 5는 제2 실시예에 따른 채널 이상 검출 장치를 도시한 구성도이다.Figure 5 is a configuration diagram showing a channel abnormality detection device according to the second embodiment.
도 1 및 도 5를 참조하면, 제2 실시예에 따른 채널 이상 검출 장치(300)는 복수의 스위치(SW1~SWn), 적분기(320), 윈도우 비교기(350), 컨트롤러(340) 등을 포함할 수 있다. 복수의 스위치(SW1~SWn)에 각각 복수의 저항기(R1~Rn)이 연결될 수 있다. Referring to FIGS. 1 and 5, the channel
복수의 스위치(SW1~SWn) 및 적분기(320)는 제1 실시예에서 설명된 바, 상세한 설명은 생략된다. Since the plurality of switches (SW1 to SWn) and the
윈도우 비교기(350)는 복수의 스위치(SW1~SWn)를 통해 수신되는 센싱 신호(IIN)가 설정된 범위 내에 있는지에 따라 출력 신호(OUT)를 출력할 수 있다. 예컨대, 센싱 신호(IIN)가 설정된 범위 내에 있는 경우, 윈도우 비교기(350)는 하이 레벨의 출력 신호(OUT)를 출력할 수 있다. 예컨대, 센싱 신호(IIN)가 설정된 범위를 벗어난 경우, 윈도우 비교기(350)는 로우 레벨의 출력 신호(OUT)를 출력할 수 있다. 설정된 범위의 상한값은 정극성 감마 전압(VGP0~VGP255)에 대응하는 제1 코드값이고, 설정된 범위의 하한값은 부극성 감마 전압(VGN0~VGN255)에 대응하는 제2 코드값일 수 있다. 이때, 제1 코드값 및 제2 코드값은 각각 전류값일 수 있지만, 이에 대해서는 한정하지 않는다. 컨트롤러(340)는 윈도우 비교기(350)의 출력 신호(OUT)를 바탕으로 채널 이상을 검출할 수 있다. The
복수의 스위치(SW1~SWn)와 윈도우 비교기(350) 사이에 적분기(320)가 연결된 경우, 적분기(320)의 출력 신호(AMP_O)가 윈도우 비교기(350)로 입력되므로, 윈도우 비교기(350)는 적분기(320)의 출력 신호(AMP_O)가 설정된 범위 내에 있는지에 따라 출력 신호(OUT)를 출력할 수 있다. 예컨대, 적분기(320)의 출력 신호(AMP_O)가 설정된 범위 내에 있는 경우, 윈도우 비교기(350)는 하이 레벨의 출력 신호(OUT)를 출력할 수 있다. 예컨대, 적분기(320)의 출력 신호(AMP_O)가 설정된 범위를 벗어난 경우, 윈도우 비교기(350)는 로우 레벨의 출력 신호(OUT)를 출력할 수 있다. 설정된 범위의 상한값은 정극성 감마 전압(VGP0~VGP255)에 대응하는 제1 코드값이고, 설정된 범위의 하한값은 부극성 감마 전압(VGN0~VGN255)에 대응하는 제2 코드값일 수 있다. 이때, 제1 코드값 및 제2 코드값은 각각 전압값일 수 있지만, 이에 대해서는 한정하지 않는다. 컨트롤러(340)는 윈도우 비교기(350)의 출력 신호(OUT)를 바탕으로 채널 이상을 검출할 수 있다. When the
윈도우 비교기(350)는 상한값 출력 회로(351), 하한값 출력 회로(352), 제1 비교기(353), 제2 비교기(354), AND 게이트 소자(355) 등을 포함할 수 있다. The
상한값 출력 회로(351)는 정극성 감마 전압(VGP0~VGP255)에 대응하는 제1 코드값을 설정된 범위의 상한값으로 출력할 수 있다. 하한값 출력 회로(352)는 부극성 감마 전압(VGN0~VGN255)에 대응하는 제2 코드값을 설정된 범위의 하한값으로 출력할 수 있다. The upper
상한값 출력 회로(351)는 현재 이상 검출이 수행되는 채널(CH1~CHn)의 데이터 신호 출력 회로(210-1~210-n)에서 출력되는 제1 데이터 신호일 수 있지만, 이에 대해서는 한정하지 않는다. 하한값 출력 회로(352)는 현재 이상 검출이 수행되는 채널(CH1~CHn)의 데이터 신호 출력 회로(210-1~210-n)에서 출력되는 제2 데이터 신호일 수 있지만, 이에 대해서는 한정하지 않는다. The upper
예컨대, 컨트롤러(340)가 검출 기간 동안 제1 내지 제3 채널(CH1~CH3)의 제1 내지 제3 데이터 신호 출력 회로(210-1~210-3) 및 제1 내지 제3 스위치(SW1~SW3)를 제어할 수 있다. 이에 따라, 제1 데이터 신호 출력 회로(210-1) 및 제3 데이터 신호 회로(210-3)는 제1 데이터 신호를 출력하고, 제2 데이터 신호 출력 회로(210-2)는 제2 데이터 신호를 출력할 수 있다. 여기서, 제1 데이터 신호와 제2 데이터 신호는 동일 계조를 갖는 것으로서, 기준값(REFV)에 대해 서로 동일한 전위차를 가질 수 있다. 컨트롤러(340)는 제1 내지 제3 스위치(SW1~SW3)리를 턴온시킴으로써, 제1 내지 제3 데이터 신호 출력 회로(210-1~210-3)로부터 제1 내지 제3 스위치(SW1~SW3)를 경유한 센싱 신호(IIN)가 적분기(320)로 입력될 수 있다. 적분기(320)의 출력 신호(AMP_O)는 제1 비교기(353)의 반전(-) 단자와 제2 비교기(354)의 비반전(+) 단자로 입력될 수 있다. For example, the
컨트롤러(340)는 상한값 출력 회로(351)를 제어하여, 상한값 출력 회로(351)로부터 정극성 감마 전압(VGP0~VGP255)에 대응하는 제1 코드값이 설정된 범위의 상한값으로 출력될 수 있다. 정극성 감마 전압(VGP0~VGP255)에 대응하는 제1 코드값은 제1 데이터 신호 출력 회로(210-1) 및 제3 데이터 신호 출력 회로(210-3)로부터 출력된 제1 데이터 신호와 동일한 정극성 감마 전압(VGP0~VGP255)으로부터 생성될 수 있다. 제1 코드값은 제1 비교기(353)의 비반전(+) 단자로 입력될 수 있다. The
컨트롤러(340)는 하한값 출력 회로(352)를 제어하여, 하한값 출력 회로(352)로부터 부극성 감마 전압(VGN0~VGN255)에 대응하는 제2 코드값이 설정된 범위의 하한값으로 출력될 수 있다. 부극성 감마 전압(VGN0~VGN255)에 대응하는 제2 코드값은 제2 데이터 신호 출력 회로(210-2)로부터 출력된 제2 데이터 신호와 동일한 부극성 감마 전압(VGN0~VGN255)으로부터 생성될 수 있다. 제2 코드값은 제2 비교기(354)의 반전(-) 단자로 입력될 수 있다. The
이러한 경우, 제1 비교기(353), 제2 비교기(354) 및 AND 게이트 소자(355)의 출력은 표 1로 나타낼 수 있다. In this case, the outputs of the
제1 조건에 의하면, 제1 비교기(353)는 적분기(320)의 출력 신호(AMP_O)가 제1 코드값(VGPref)보다 큰 경우 로우 레벨의 출력 신호(COMP_O1)를 출력할 수 있다. 제2 비교기(354)는 적분기(320)의 출력 신호(AMP_O)가 제2 코드값(VGNref)보다 큰 경우 하이 레벨의 출력 신호(COMP_O2)를 출력할 수 있다. 이러한 경우, AND 게이트 소자(355)는 제1 비교기(353)로부터 출력된 로우 레벨의 출력 신호(COMP_O1)와 제2 비교기(354)로부터 출력된 하이 레벨의 출력 신호(COMP_O2)를 AND 게이트 연산하여 로우 레벨의 출력 신호(OUT)를 출력할 수 있다. 제2 조건에 의하면, 제1 비교기(353)는 적분기(320)의 출력 신호(AMP_O)가 제1 코드값(VGPref)보다 작은 경우, 하이 레벨의 출력 신호(COMP_O1)를 출력할 수 있다. 제2 비교기(354)는 적분기(320)의 출력 신호(AMP_O)가 제2 코드값(VGNref)보다 큰 경우, 하이 레벨의 출력 신호(COMP_O2)를 출력할 수 있다. 이러한 경우, AND 게이트 소자(355)는 제1 비교기(353)로부터 출력된 하이 레벨의 출력 신호(COMP_O1)와 제2 비교기(354)로부터 출력된 하이 레벨의 출력 신호(COMP_O2)를 AND 게이트 연산하여 하이 레벨의 출력 신호(OUT)를 출력할 수 있다. According to the first condition, the
제3 조건에 의하면, 제1 비교기(353)는 적분기(320)의 출력 신호(AMP_O)가 제1 코드값(VGPref)보다 작은 경우 하이 레벨의 출력 신호(COMP_O1)를 출력할 수 있다. 제2 비교기(354)는 적분기(320)의 출력 신호(AMP_O)가 제2 코드값(VGNref)보다 작은 경우 로우 레벨의 출력 신호(COMP_O2)를 출력할 수 있다. 이러한 경우, AND 게이트 소자(355)는 제1 비교기(353)로부터 출력된 하이 레벨의 출력 신호(COMP_O1)와 제2 비교기(354)로부터 출력된 로우 레벨의 출력 신호(COMP_O2)를 AND 게이트 연산하여 로우 레벨의 출력 신호(OUT)를 출력할 수 있다. According to the third condition, the
표 1에 나타낸 바와 같이, 적분기(320)의 출력 신호(AMP_O)가 설정된 범위 내에 위치된 경우, 윈도우 비교기(350)는 하이 레벨의 출력 신호(OUT)를 출력할 수 있다. 예컨대, 적분기(320)의 출력 신호(AMP_O)가 제1 코드값(VGPref)과 제2 코드값(VGNref) 사이에 위치된 경우, 윈도우 비교기(350)는 하이 레벨의 출력 신호(OUT)를 출력할 수 있다. 반대로, 적분기(320)의 출력 신호(AMP_O)가 설정된 범위를 벗어난 경우 윈도우 비교기(350)는 로우 레벨의 출력 신호(OUT)를 출력할 수 있다. 예컨대, 적분기(320)의 출력 신호(AMP_O)가 제1 코드값(VGPref)보다 크거나 제2 코드값(VGNref)보다 작은 경우, 윈도우 비교기(350)는 로우 레벨의 출력 신호(OUT)를 출력할 수 있다. As shown in Table 1, when the output signal (AMP_O) of the
도시되지 않았지만, 윈도우 비교기(350)로부터 출력된 출력 신호(OUT)는 ADC(330)에 의해 디지털 신호로 변환된 후, 컨트롤러(340)로부터 채널 이상 여부가 검출될 수 있다. 예컨대, 컨트롤러(340)는 윈도우 비교기(350)로부터 하이 레벨의 출력 신호(OUT)가 출력되는 경우, 채널(CH1~CHn)이 정상임을 검출할 수 있다. 예컨대, 컨트롤러(340)는 윈도우 비교기(350)로부터 로우 레벨의 출력 신호(OUT)가 출력되는 경우, 채널(CH1~CHn)이 비정상임을 검출할 수 있다. Although not shown, the output signal OUT output from the
제2 실시예예 따르면, n 쌍의 채널 단위뿐만 아니라 하나의 채널 단위, 홀수개의 채널 단위나 랜덤한 개수의 채널 단위로 채널 이상을 검출함으로써, 제품 적용 가능성을 높일 수 있다. According to the second embodiment, product applicability can be increased by detecting channel abnormalities not only in units of n pairs of channels, but also in units of one channel, an odd number of channels, or a random number of channels.
한편, 특정 데이터 신호 출력 회로 및/또는 특정 스위치를 제어하여 특정 채널(CH1) 또는 채널 쌍(CH1, CH2)만 동작하도록 제어함으로써, 특정 채널 데이터 신호 출력 회로(들)에 대한 이상 검출이 가능하다. 아울러, 내부 ADC(도 2의 330)을 이용하는 경우, 정극성 감마 전압이나 부극성 감마 전압 자체의 이상 여부도 검출될 수 있다. 이때, 스위치(SW1~SWn)은 동시에 온/오프되거나 순차적으로 온/오프될 수 있다. Meanwhile, by controlling a specific data signal output circuit and/or a specific switch to operate only a specific channel (CH1) or channel pair (CH1, CH2), it is possible to detect abnormalities in the specific channel data signal output circuit(s). . In addition, when using the internal ADC (330 in FIG. 2), whether the positive gamma voltage or the negative gamma voltage itself is abnormal can be detected. At this time, the switches (SW1 to SWn) may be turned on/off simultaneously or sequentially on/off.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.The above detailed description should not be construed as restrictive in any respect and should be considered illustrative. The scope of the embodiments should be determined by reasonable interpretation of the appended claims, and all changes within the equivalent scope of the embodiments are included in the scope of the embodiments.
Claims (10)
상기 복수의 데이터 신호 출력 회로 및 상기 복수의 스위치에 대한 제어를 통해 수신되는 센싱 신호를 바탕으로 채널 이상을 검출하는 컨트롤러;를 포함하고,
상기 복수의 데이터 신호 출력 회로는,
패널 상의 복수의 데이터 라인에 연결되는 복수의 채널에 포함되는,
채널 이상 검출 장치.A plurality of switches connected to a plurality of data signal output circuits; and
A controller that detects channel abnormalities based on sensing signals received through control of the plurality of data signal output circuits and the plurality of switches,
The plurality of data signal output circuits are:
Included in a plurality of channels connected to a plurality of data lines on the panel,
Channel abnormality detection device.
상기 컨트롤러는,
상기 복수의 데이터 신호 출력 회로 중 n 쌍의 데이터 신호 출력 회로를 제어하여, 상기 n 쌍의 데이터 신호 출력 회로 중 절반을 통해 상기 정극성 감마 전압에 대응하는 데이터 신호를 출력시키고, 상기 n 쌍의 데이터 신호 출력 회로 중 나머지 절반을 통해 상기 부극성 감마 전압에 대응하는 데이터 신호를 출력시키고,
상기 n 쌍의 데이터 신호 출력 회로에 대응하는 n개의 스위치 중 하나 이상을 턴온시켜 생성되는 센싱 신호를 수신하고,
상기 수신된 센싱 신호를 바탕으로 채널 이상을 검출하는,
채널 이상 검출 장치.According to paragraph 1,
The controller is,
Controls n pairs of data signal output circuits among the plurality of data signal output circuits to output a data signal corresponding to the positive gamma voltage through half of the n pairs of data signal output circuits, and outputs a data signal corresponding to the positive gamma voltage through half of the n pairs of data signal output circuits. Outputting a data signal corresponding to the negative gamma voltage through the other half of the signal output circuit,
Receiving a sensing signal generated by turning on one or more of the n switches corresponding to the n pairs of data signal output circuits,
Detecting channel abnormalities based on the received sensing signal,
Channel abnormality detection device.
상기 정극성 감마 전압과 상기 부극성 감마 전압은 기준값에 대해 서로 대칭되는,
채널 이상 검출 장치.According to paragraph 2,
The positive gamma voltage and the negative gamma voltage are symmetrical to each other with respect to the reference value,
Channel abnormality detection device.
상기 센싱 신호는 상기 데이터 신호와 상기 데이터 신호의 평균값인,
채널 이상 검출 장치.According to paragraph 2,
The sensing signal is the data signal and the average value of the data signal,
Channel abnormality detection device.
상기 센싱 신호를 바탕으로 출력 신호를 출력하는 적분기;를 포함하고,
상기 컨트롤러는,
상기 출력 신호를 바탕으로 채널 이상을 검출하는,
채널 이상 검출 장치.According to paragraph 1,
Includes an integrator that outputs an output signal based on the sensing signal,
The controller is,
Detecting channel abnormalities based on the output signal,
Channel abnormality detection device.
상기 적분기에 연결된 윈도우 비교기;를 포함하는,
채널 이상 검출 장치.According to clause 5,
Including a window comparator connected to the integrator,
Channel abnormality detection device.
상기 컨트롤러는,
상기 출력 신호가 상기 윈도우 비교기에 설정된 범위 내에 포함되는지에 따라 채널 이상을 검출하는,
채널 이상 검출 장치.According to clause 6,
The controller is,
Detecting a channel abnormality depending on whether the output signal is within a range set in the window comparator,
Channel abnormality detection device.
상기 설정된 범위의 상한값은 상기 정극성 감마 전압에 대응하는 제1 코드값이고,
상기 설정된 범위의 하한값은 상기 부극성 감마 전압에 대응하는 제2 코드값인,
채널 이상 검출 장치.In clause 7,
The upper limit of the set range is the first code value corresponding to the positive gamma voltage,
The lower limit of the set range is a second code value corresponding to the negative gamma voltage,
Channel abnormality detection device.
상기 컨트롤러는,
수직 블랭크 기간 동안 상기 채널 이상을 검출하는,
채널 이상 검출 장치.According to paragraph 1,
The controller is,
Detecting the channel abnormality during a vertical blank period,
Channel abnormality detection device.
상기 복수의 데이터 라인에 연결되는 복수의 채널을 포함하는 데이터 구동 장치; 및
채널 이상 검출 장치;를 포함하고,
상기 채널 이상 검출 장치는,
상기 복수의 데이터 신호 출력 회로에 연결된 복수의 스위치; 및
상기 복수의 데이터 신호 출력 회로 및 상기 복수의 스위치에 대한 제어를 통해 수신되는 센싱 신호를 바탕으로 채널 이상을 검출하는 컨트롤러;를 포함하는,
디스플레이 장치.A panel including a plurality of gate lines and a plurality of data lines;
a data driving device including a plurality of channels connected to the plurality of data lines; and
Includes a channel abnormality detection device,
The channel abnormality detection device,
a plurality of switches connected to the plurality of data signal output circuits; and
A controller that detects channel abnormalities based on sensing signals received through control of the plurality of data signal output circuits and the plurality of switches.
Display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2023/019162 WO2024112163A1 (en) | 2022-11-25 | 2023-11-24 | Channel anomaly detection device and display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220160490 | 2022-11-25 | ||
KR20220160490 | 2022-11-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240078376A true KR20240078376A (en) | 2024-06-03 |
Family
ID=91496194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230165140A KR20240078376A (en) | 2022-11-25 | 2023-11-24 | Device for detecting channel abnormalities and display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20240078376A (en) |
-
2023
- 2023-11-24 KR KR1020230165140A patent/KR20240078376A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102298849B1 (en) | Display Device | |
JP4887657B2 (en) | Active matrix display device and driving method thereof | |
US9830861B2 (en) | Display device | |
US20160189615A1 (en) | Display device and data driver | |
TWI444963B (en) | Liquid crystal display device and method for driving the same | |
US10417980B2 (en) | Liquid crystal display device and driving method thereof | |
CN107633796B (en) | Display device and method for refreshing image generated by display device | |
KR102315967B1 (en) | Data Driver and Display Device Using the same | |
JP2007310361A (en) | Display apparatus, driving device and method therefor | |
US9570031B2 (en) | Apparatus and method for monitoring pixel data and display system adopting the same | |
US10586504B2 (en) | Display apparatus and a method of driving the same | |
CN112419995B (en) | Gamma driving circuit for liquid crystal display device and liquid crystal display device | |
KR20160059572A (en) | Liquid display device | |
KR20210006614A (en) | Source driver and display device including thereof | |
CN111489713A (en) | Pixel matrix driving device and display | |
JP4676183B2 (en) | Gradation voltage generator, liquid crystal drive, liquid crystal display | |
KR20240078376A (en) | Device for detecting channel abnormalities and display device | |
KR20190142202A (en) | Touch display device, data driving circuit and method for driving controller | |
US8520033B2 (en) | Source driver of image display systems and methods for driving pixel array | |
CN115148133A (en) | Source driver and display device | |
WO2024112163A1 (en) | Channel anomaly detection device and display device | |
KR102581718B1 (en) | Display device | |
KR20140025169A (en) | Driver circuit and display device having them | |
KR20120111643A (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
JP2006197141A (en) | Buffer circuit with voltage level shift function and liquid crystal display device |