KR20240071987A - 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치 - Google Patents

광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치 Download PDF

Info

Publication number
KR20240071987A
KR20240071987A KR1020230040124A KR20230040124A KR20240071987A KR 20240071987 A KR20240071987 A KR 20240071987A KR 1020230040124 A KR1020230040124 A KR 1020230040124A KR 20230040124 A KR20230040124 A KR 20230040124A KR 20240071987 A KR20240071987 A KR 20240071987A
Authority
KR
South Korea
Prior art keywords
optoelectronic
stack
optical
clustering
optoelectronic module
Prior art date
Application number
KR1020230040124A
Other languages
English (en)
Inventor
주영구
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to PCT/KR2023/016452 priority Critical patent/WO2024106784A1/ko
Publication of KR20240071987A publication Critical patent/KR20240071987A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means

Abstract

본 발명은 광 신경망 컴퓨터에 관한 것으로 특히, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 제(2P-1)스텍을 형성하고, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N+1개를 병렬 배치하여 제2P스텍을 형성하되, 제2P스텍을 형성하는 광전자 모듈의 입력단에는 제(2P-1)스텍을 형성하는 각 광전자 모듈의 출력단자가 연결되도록 하며, 제1스텍은 M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 2차원 평면에 광전자 모듈 클러스터링 구조를 형성하는 제1과정과; 제1스텍을 형성하는 N개의 광전자 모듈이 갖는 입력단자 중 각 광전자 모듈당 M/2개씩의 입력단자 만을 이용하여 전체적으로 (M/2)*N개의 입력을 갖도록 하고, 광전자 모듈 클러스터링 구조의 최종 스텍인 제(2Np-1)스텍을 형성하는 N개의 광전자 모듈이 갖는 출력단자 중 각 광전자 모듈당 M/2개씩의 출력단자 만을 이용하여 전체적으로 (M/2)*N개의 출력을 갖도록 하여 제1과정을 통해 형성된 광전자 모듈 클러스터링 구조가 (M/2)*N개의 입력과 (M/2)*N개의 출력구조를 갖도록 하는 제2과정; 및 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈은 입력단자를 통해 유입되는 광신호를 출력단자로 전달하되, 분기 혹은 복사 혹은 직진연결, 교차연결 혹은 완전 연결 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행하는 제3과정을 포함하는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법과 그에 따른 광신경망 장치를 제공하여 복잡한 전자회로 대신 광원과 렌즈와 공간광변조기 및 광 검출기 등으로 조합 작동하는 일정 개수의 입출력 노드를 가진 고속 광전자 모듈의 여러개를 특별한 구조로 병렬 연결 및 결합을 통해, 입출력 노드의 개수를 증가시키고, 입출력 노드 간 광 연결이 가능하게 하는 공간 3축으로 확장 가능하도록 함으로써 입출력 개수의 확장이 용이한 효과를 갖는다.

Description

광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치{Implementation method of optical neural network through clustering of optoelectronic modules and optical network device through clustered optoelectronic modules}
본 발명은 광 신경망 컴퓨터에 관한 것으로 특히, 복잡한 전자회로 대신 광원과 렌즈와 공간광변조기 및 광 검출기 등으로 조합 작동하는 일정 개수의 입출력 노드를 가진 고속 광전자 모듈을 여러개를 특별한 구조로 병렬 연결 및 결합을 통해, 입출력 노드의 개수를 증가시키고, 입출력 노드 간 광 연결이 가능하게 하는 공간 3축으로 확장 가능하도록 함으로써 입출력 개수의 확장이 용이한 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치에 관한 것이다.
우선 본 발명에서 사용되는 용어들을 정의하면 다음과 같다.
"광전자 모듈(opto-electronic module)": 적어도 하나의 능동광(학)소자 및 적어도 하나의 수동광(학)소자가 포함된 소자을 지칭하는 것이다.
"능동광(학)소자(active optical component)": 광 감지 또는 광 방출 소자. 예를 들어, 포토다이오드, 영상센서, LED, OLED, 레이저 칩을 지칭하는 것으로, 능동광학소자는 베어 다이(bare die)로서 또는 패키지 내에 즉, 패키지된 소자로서 존재할 수 있다.
"수동광(학)소자(passive optical component)": 렌즈, 프리즘, 미러, 또는 광학 시스템과 같은 굴절 및(또는) 회절 및(또는) 반사(내부 및/또는 외부)에 의해 광을 재지향하는 광학 소자을 지칭하는 것으로, 광학 시스템은 구경 조리개, 영상 화면, 홀더와 같은 기계적 요소들 또한 가능하게 포함하는 그러한 광학 소자의 모음이다.
일반적으로, 최근 화상처리 등의 분야에서 2차원, 3차원의 정보를 대상으로 하는 고속의 연산처리 기술에 대한 수요가 급증하고 있다.
광 컴퓨터(Optical Computer)는 컴퓨터의 연산회로에 빛의 특성을 이용한, 광집적회로(optical IC)를 사용한 컴퓨터를 말하는 것으로, 전기통신 회선보다 많은 중복통신이 가능하다.
현재의 전자계산기는 전자회로로 구성되어 있다. 그 때문에 연산속도는 소자의 지연시간, 부유용량 등에 따라 제한되어 고속화에는 한계가 있다. 광 컴퓨터는 이러한 한계를 해결할 것으로 기대되고 있다.
도 1은 기존의 신경망(neural network)의 한 예를 보이고 있다.
입력 값 ,에 가중치 를 곱해서 바이어스(bias) 를 합한 다음 시그모이드(sigmoid) 함수인 б를 적용한 값을 출력 값으로 계산하고, 이를 그 다음 층(layer)의 입력 값으로 사용하는 방식이다.
일반적으로, (l-1)번째 입력 층과 l번째 출력층을 연결하는 수식은 다음의 수학식1과 같다. 여기서, Nl-1은 (l-1)번째 층의 인공 뉴런(Neuron) 또는 노드(Node) 개수를 나타낸다.
기존의 신경망을 계산하는 방식은 디지털 컴퓨터를 이용하여 상기 수학식1을 계산하는 방식이다. 예를 들어, N개의 입력과 N개의 출력이 있다고 가정하면 NxN 번의 곱셈과 Nx(N-1) 번의 덧셈, 그리고 б함수를 N번 호출해야 하는 계산이 필요하다.
최근 들어, 병렬 프로세서들이 있어서 이를 빠르게 수행하기는 하지만 여전히 프로세서의 숫자가 N개라고 하더라도 각 프로세서 별로 N번의 곱셈과 (N-1)번의 덧셈 계산 수행이 필요하다.
따라서, 전기적으로 아날로그 신경망을 구현하고 동시에 계산하는 경우, 선이 겹쳐지기 때문에 생기는 전자파 잡음이 생기거나 회로 배선의 배치가 복잡해지는 문제들이 발생하게 된다.
이러한 문제들을 해결하고자 제안되어진 기술이 첨부한 도2와 도3에 도시되어진 기술로써, 대한민국 특허출원번호 10-2021-0103865호(이하, 선행기술이라 칭함)를 통해 제안되었다.
첨부한 도2에 도시되어진 구조는 비차동 모드(non-difference mode)라 하고 첨부한 도3a 혹은 도3b의 구조를 차동 모드(difference mode)라 하는데, 상기 선행기술은 공간 광변조기를 이용한 광전자 모듈 및 이를 포함하는 광 컴퓨터를 제안한 것으로, 복수의 광원에서 광 검출기에 이르는 빛의 경로가 중첩되어도 잡음을 일으키지 않고 계산 속도를 증가시킬 수 있다.
또한, 도3b는 도3a에 도시되어진 광모듈을 3차원으로 표시한 개념도로써, 입력 출력은 2차원 배열일 수 있다. 따라서 입력은 2X2 배열이고 출력은 3X3 배열이다.
또한, 도3a에서는 가중치의 부호에 따라 서로 다른 광 검출기에 빛을 모으고 이를 전자회로를 통해 뺄셈 연산을 수행함으로써 간섭 효과를 사용하지 않고 일반적인 신경망 계산을 수행하는 광 컴퓨터 구조를 보이고 있다. 예를 들어 의 부호가 음수이면 에 음수의 절대 값을 사용하고 는 0을 사용한다. 의 부호가 양수이면 에 양수의 절대 값을 사용하고 에는 0을 사용한다.
첨부한 도2와 도3a에 도시되어진 구조를 간략히 살펴보면, 기판에 서로 일정 거리 이격되어 형성되는 복수의 제1광원과, 복수의 제1광원에 각각 대응하여 형성되고 대응하는 제1광원에서 조사된 광선의 발산각(divergence angle)을 감소시키는 복수의 제1렌즈와, 복수의 제1렌즈에 각각 대응하여 형성되고 미리 설정된 가중치를 갖는 각각의 픽셀들을 통해 대응하는 제1렌즈를 통과한 광선의 세기를 조절하는 복수의 공간광변조기와, 복수의 공간광변조기로부터 이격되어 형성되며 빛의 세기에 따른 전류 값을 획득하는 복수의 광 검출기, 및 복수의 공간광변조기와 복수의 광 검출기 사이에 형성되어, 각 공간광변조기의 동일한 상대 위치에 있는 픽셀을 통과하는 서로 다른 제1광원에서 조사된 광선을 하나의 광 검출기로 모으는 렌즈부를 포함한다.
상술한 선행기술의 구조와 그 동작은 해당 기술의 특허출원 명세서에 상세히 기재되어 있으므로 이하에서는 생략한다.
상술한 선행기술에 제시된 광 컴퓨터 구조는 전자식 컴퓨터에 비해 공간광변조기의 픽셀 개수에 해당하는 병렬 계산을 가능하게 함으로써, Full HD LCD 마이크로디스플레이를 사용하는 경우, 입력 노드 1,024개 출력 노드 1,024개를 신경망 구조로 연결하며 처리 용량이 106배 정도 증가하는 효과를 가져온다.
또한, 마이크로 렌즈 배열과 같은 마이크로 광학계를 사용할 경우 시스템의 크기를 10mm×10mm×20mm 정도의 크기로 소형화 할 수 있는 장점을 제공한다.
하지만 시스템의 크기를 더 크게 해서 연결 개수를 늘릴 경우 여러가지 문제점이 발생하게 된다.
예를 들어 상술한 바와같이 1,024의 입력 노드를 2차원 평면에 배치하기 위해서는 32×32 정사각형 배열을 이루어야 하고, LCD 마이크로 디스플레이의 픽셀 사이즈를 5μm, 간격을 20μm으로 가정할 경우, 약 640μm ×640μm 면적을 차지하게 된다. 이것은 입력 노드 또는 입력 광원 하나에서 나오는 빛을 제1렌즈 하나가 평행광으로 만들어 공간광변조기인 마이크로 디스플레이 32×32 픽셀을 비추는 경우이다.
마이크로 디스플레이의 각 픽셀을 통과한 광선은 제2 기판에 있는 32×32 광 검출기 배열로 분산된다. 입력 노드의 개수도 32×32 배열이기 때문에 입력 광원의 간격은 640μm 이고 제1기판에 배치된 입력 광원 배열 전체 크기는 20.5mm×20.5mm정도이다.
그러나 입력 노드와 출력 노드의 개 수는 광학계의 한계로 인해 무한정 늘릴 수 없다. 공간 광변조기에 있는 한 픽셀의 상이 제2렌즈와 제3렌즈를 통과해 하나의 광검출기에 맺혀야 하는데. 그 옆에 있는 광 검출기에 맺히게 되면 혼선(cross-talk)을 일으키게 되어 정상적 작동이 일어나지 않는다.
광학계에 의한 상의 크기는 크게 두가지 원인에 의해 결정되는데 하나는 회절 현상이고 다른 하나는 기하 광학 수차이다. 회절 한계는 빔 직경, 파장 λ, 제3렌즈의 초점 거리 f3가 관여한다.
빔 직경은 광원 직경의 제1렌즈에 의한 상 크기로 제2렌즈 구경 D2 까지 증가할 수 있다. 회절 한계 스폿 직경은 대략 2λf3/D2와 같다. 여기서 f3=41mm, D2=0.64mm를 사용하면 가시광선 영역에서 대략 60μm 정도이다. 마이크로 디스플레이 픽셀의 크기를 5μm 가정하고 f2가 제2 렌즈 직경의 두배인 1.28mm 라고 가정하면 제2렌즈와 제3렌즈에 의한 배율은 f3/f2=32 이므로 픽셀의 기하 광학적 상 크기는 대략 160μm이 된다.
입력 광원이나 광 검출기의 배열 크기가 공간 광 변조기의 전체 크기와 같다고 가정하면 입력 광원이나 광 검출기들 사이의 간격은 제1 렌즈의 직경 또는 간격인 640μm와 같다. 픽셀 배열의 이미지가 광 검출기 위치와 일치하기 때문에 한 픽셀의 상은 광 검출기 간격의 1/4을 차지하고 있다.
그런데 제2렌즈와 제3렌즈는 광선 수차가 있기 때문에 실제 상의 스폿 크기는 더욱 크게 된다. 특히 제2렌즈와 제3렌즈를 단순한 평볼록(plano-convex)렌즈에 예시된 렌즈들의 초점 거리와 직경의 비율(이하 ‘f/#’로 칭함)이 2인 경우로 가정하면 회절 한계는 작지만 광선 수차(ray aberration)는 크게 증가한다. f/#가 2인 평볼록 렌즈의 각 수차(angular aberration)는 RMS 스폿 직경에서 유효 초점 거리를 나누어 계산할 수 있으며 대략 50mrad(mili-radian) 정도이다. 이를 제3렌즈의 유효 초점 거리 41mm에 적용하면 2mm 정도의 스폿 직경 확대가 일어난다. 따라서 회절 한계 60μm와 기하 광학적 상 크기 160μm와 더하게 되면 광 검출기 간격을 초과하여 혼선(cross-talk) 잡음이 발생한다.
이를 해결하기 위해서는 각 수차를 6mrad 이하로 낮출 필요가 있다. 이 경우 기하 광학 수차에 의한 스폿 직경 확대는 240μm 정도로서 회절 한계 60μm, 와 더해서 기하 광학적 상 크기 160μm와 더해도 검출기 간격 640μm 를 넘지 않는다. 정렬 공차를 고려한다면 각 수차는 4mrad 이하가 바람직하다. 4mrad 각 수차에서 광선 수차에 의한 스폿 직경 증가는 160μm 정도이다. 따라서 회절 한계 및 기하 광학적 상 크기를 더하면 380μm 정도로 260μm는 정렬 공차로 활용 가능하다. 이러한 수차를 얻기 위해서는 제2 렌즈 및 제3 렌즈를 단일 렌즈로 하지 않고 3장 이상의 렌즈로 구성한 렌즈 모듈을 사용할 필요가 있다.
위의 시스템 구성 예에서 입력 광원의 수를 증가시키는 스케일링업 과정에 대해 고려해 볼 필요가 있다. 처음 시스템의 입출력 노드 수를 각각 N2 라고 가정한다. 광원 수를 한 방향으로 α배 증가시키면 전체 입력 광원의 개수는 α2N2 로 증가한다. 광 검출기 개수도 α2N2 으로 증가하며 노드 간 연결 수도 α4N4 으로 증가하며 병렬 처리 용량도 α4 배 증가하게 되므로 시스템 성능이 급격히 증가하게 된다. f/#를 그대로 유지한 채, 입력 광원의 개수를 α배 증가시키는 것을 가정한다.
공간 광 변조기 픽셀 크기와 간격은 5μm, 20μm로 유지하고 개수를 α배 증가시키면 하나의 광원이 제1렌즈를 통해 비추는 공간 광 변조기 부분은 한 방향으로 α배 증가하고 그 면적은 α2배 증가한다. 따라서 광원 사이의 간격도 α배 증가한다. 제2 렌즈의 직경도 α배 증가하고 제2 렌즈의 초점 거리 f2 도 α배 증가하기 때문에 제2 렌즈의 f/#는 그대로 유지된다.
즉, 입력 광원의 개수가 α배 증가하면 하나의 광원이 비추는 공간 광 변조기 영역의 길이 뿐만 아니라 개수도 α배 증가하기 때문에 공간 광 변조기 전체의 길이는 한 방향으로 α2배 증가하고 면적은 α4배 증가한다.
따라서 제3렌즈의 경우 렌즈 직경이 α2배 증가하고, f/#를 유지하기 위해서는 초점 거리 f3가 α2배 증가해야 한다. 제2렌즈와 제3렌즈에 의한 배율은 따라서 f3/f2 이므로 α배 증가하고 광 검출기의 간격도 입력 광원 간격과 마찬가지로 α배 증가한다. 이 경우 픽셀의 기학 광학적 상 크기는 α배 증가한다. 회절 한계에 의한 스폿 직경의 증가는 빔 직경 또는 제2 렌즈 직경이 α배 증가하지만 제3렌즈의 초점 거리는 α2배 증가하기 때문에 α배 증가하게 된다.
기학 광학 수차는 전체 광학 시스템의 f/#가 유지되기 때문에 각 수차는 동일하지만 제3 렌즈의 초점 거리가 α2배 증가하기 때문에 광선 오차가 α2배 증가하게 된다. 광 검출기 사이 간격이 α배 증가하지만 광선 오차가 α2배 증가하기 때문에 기하 광학 오차를 줄이기 위해 제2 렌즈와 제3 렌즈의 각 수차를 줄여야 하는데, 이는 렌즈 개수를 늘리고 광학 시스템의 정밀도와 가격을 높이는 원인이 되므로 한계가 있다.
예를 들어 기하광학 수차가 광 검출기 간격에서 동일한 비율을 유지하고자 한다면 1/α배로 각 수차를 줄여야 한다. 또한, 예를 들어 입력 광원 개수를 8배 증가 시키고자 한다면 각 수차는 원래 값의 1/8인 0.5mrad 정도로 줄여야 하고 이 때 정렬 공차는 2,080μm 정도이다. 정렬 공차가 광 검출기 간격에서 차지하는 비율은 0.41로 유지된다. 각 수차를 0.5mrad 정도로 줄이기 위해서는 제2렌즈와 제3렌즈를 각각 4개 이상의 렌즈 그룹으로 구성해야 한다.
따라서 입출력 노드 배열의 개수를 늘리는 방법은 렌즈의 기학 광학 수차로 인한 한계 때문에 무한정 늘일 수는 없다는 문제점을 갖는다.
대한민국등록특허 10-0624852호 대한민국등록특허 10-2079833호 대한민국특허출원번호 10-2021-0103865호
상술한 문제점을 해소하기 위한 본 발명의 목적은, 광 신경망 컴퓨터에 관한 것으로 특히, 복잡한 전자회로 대신 광원과 렌즈와 공간광변조기 및 광 검출기 등으로 조합 작동하는 일정 개수의 입출력 노드를 가진 고속 광전자 모듈을 여러개를 특별한 구조로 병렬 연결 및 결합을 통해, 입출력 노드의 개수를 증가시키고, 입출력 노드 간 광 연결이 가능하게 하는 공간 3축으로 확장 가능하도록 함으로써 입출력 개수의 확장이 용이한 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치를 제공하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법의 특징은, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 제(2P-1)스텍을 형성하고, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N+1개를 병렬 배치하여 제2P스텍을 형성하되, 상기 제2P스텍을 형성하는 광전자 모듈의 입력단에는 상기 제(2P-1)스텍을 형성하는 각 광전자 모듈의 출력단자가 연결되도록 하며, 제1스텍은 M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 2차원 평면에 광전자 모듈 클러스터링 구조를 형성하는 제1과정과; 상기 제1스텍을 형성하는 N개의 광전자 모듈이 갖는 입력단자 중 각 광전자 모듈당 M/2개씩의 입력단자 만을 이용하여 전체적으로 (M/2)*N개의 입력을 갖도록 하고, 상기 제(2P-1)스텍을 형성하는 N개의 광전자 모듈이 갖는 출력단자 중 각 광전자 모듈당 M/2개씩의 출력단자 만을 이용하여 전체적으로 (M/2)*N개의 출력을 갖도록 하여 상기 제1과정을 통해 형성된 광전자 모듈 클러스터링 구조가 (M/2)*N개의 입력과 (M/2)*N개의 출력구조를 갖도록 하는 제2과정; 및 상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈은 입력단자를 통해 유입되는 광신호를 출력단자로 전달하되, 분기 혹은 복사 혹은 직진연결, 교차연결 혹은 완전 연결 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행하는 제3과정을 포함하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법의 부가적인 특징으로, 상기 제1과정에서 각 스텍을 형성하는 광전자 모듈의 입력단자에는 전단의 스텍을 형성하는 광전자 모듈의 출력단자가 일대일로 연결되도록 하고; 각 스텍을 형성하는 광전자 모듈의 출력단자에는 후단의 스텍을 형성하는 광전자 모듈의 입력단자가 일대일로 연결되는 데 있다. 또한 상기 제1과정을 통해 형성되어진 광전자 모듈 클러스터링 구조에서 변수M과 변수N은 각각 최소 2와 4일 수 있으며 확장될 수 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법의 부가적인 다른 특징으로, 상기 제1과정 내지 제3과정을 통해 형성되어진 광전자 모듈 클러스터링 구조를 2Q개 적층하여 3차원 공간에 광전자 모듈 클러스터링 구조를 형성하고, 최초 입력단자와 최종 출력단자는 각각 ((M/2)*N,Q)의 행렬구조를 갖도록 하되, 상기 변수Q는 최소 2이상으로 증가 가능한 제4과정을 더 포함하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법의 부가적인 또 다른 특징으로, 상기 제1과정을 통해 형성되는 광전자 모듈 클러스터링 구조를 직각 꺾임 구조로 형성하거나 접힘 구조로 형성하여 3차원 공간에 형성되도록 하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법의 부가적인 또 다른 특징으로, 상기 제3과정을 통해 분기 혹은 복사 혹은 직접연결, 교차연결 혹은 완전 연결 전달 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행하는 상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈 중, 입력단자를 통해 유입되는 광신호를 복사하거나 분기하는 광전자 모듈 들은 가중치 계산을 사용하지 않고 수동 광소자를 사용하여 출력단자 측으로 광신호의 연결을 수행하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법의 부가적인 또 다른 특징으로, 상기 수동 광소자는 회절 광소자, 굴절 광소자, 조리개 또는 이 조합을 사용하여 광 연결을 수행하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 클러스터링된 광전자 모듈을 통한 광신경망 장치의 특징은, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개가 동일방향으로 입력단자와 출력단자가 정렬되고 병렬 배치되어 제(2P-1)스텍을 형성하고; M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N+1개가 동일방향으로 입력단자와 출력단자가 정렬되고 병렬 배치되어 제(2P)스텍을 형성하며; 상기 제(2P)스텍을 형성하는 광전자 모듈들의 입력단자에는 상기 제(2P-1)스텍을 형성하는 광전자 모듈들의 출력단자가 연결되어 광전자 모듈 클러스터링 구조를 가지고, 상기 광전자 모듈 클러스터링 구조는 좌우 대칭 구조를 갖는 (M/2)*N개의 입력과 좌우 대칭 구조를 갖는 (M/2)*N개의 출력을 가지고, 각 스텍내의 광전자 모듈들은 입력단자를 통해 유입되는 광신호를 출력단자로 전달하되, 분기 혹은 복사 혹은 직진연결, 교차연결 혹은 완전 연결 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 클러스터링된 광전자 모듈을 통한 광신경망 장치의 부가적인 특징으로, 각 스텍의 광전자 모듈들의 입력단자에는 전단의 스텍을 형성하는 광전자 모듈의 출력단자가 일대일로 연결되도록 하고; 광전자 모듈의 출력단자에는 후단의 스텍을 형성하는 광전자 모듈의 입력단자가 일대일로 연결되는 데 있다. 또한 상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍에 있는 광전자 모듈은 전단의 스텍을 형성하는 이웃하는 두 개 이상의 광전자 모듈들과 연결될 수 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 클러스터링된 광전자 모듈을 통한 광신경망 장치의 부가적인 다른 특징으로, 상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈 중, 입력단자를 통해 유입되는 광신호를 복사하거나 분기하는 광전자 모듈들은 가중치 계산을 사용하지 않고 수동 광소자를 사용하여 출력단자 측으로 광신호의 연결을 수행하되, 상기 수동 광소자는 회절 광소자, 굴절 광소자, 조리개 또는 이 조합을 사용하여 광 연결을 수행하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 클러스터링된 광전자 모듈을 통한 광신경망 장치의 부가적인 또 다른 특징으로, 상기 광전자 모듈 클러스터링 구조를 직각 꺾임 구조로 형성되거나 접힘 구조로 형성되어 3차원 공간에 형성되도록 하는 데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 클러스터링된 광전자 모듈을 통한 광신경망 장치의 부가적인 또 다른 특징으로, 상기 광전자 모듈 클러스터링 구조를 2Q개 적층하여 3차원 공간에 형성하고, 최초 입력단자와 최종 출력단자는 각각 ((M/2)*N,Q)의 행렬구조를 갖도록 하되, 상기 변수Q는 최소 2이상으로 증가 가능하는 데 있다.
이와 같은 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치를 제공하면, M개의 입출력 노드를 각각 2배 증가한 클러스터 모듈을 만들 수 있고, 이를 기본 광전자 모듈 블록으로 사용해서 다시 클러스터링 방식을 적용하면 4M 개의 입출력 노드를 가지는 클러스터 모듈을 만들 수 있다.
또한, 같은 방식으로 계속 모듈의 입출력 개수를 배가 할 수 있으며 노드 간 연결 수와 병렬 처리 용량은 클러스터링 할 때마다 4배씩 증가하게 된다. 이러한 방식은 기존의 광학 구조를 스케일업할 때 생기는 기학광학적 수차 증가로 인한 혼선 잡음의 영향을 받지 아니하며 계속 입출력 노드의 개수를 배가하면서 광전자 모듈의 병렬 처리 용량을 증가 시키는 효과를 갖는다.
도1은 일반적인 신경망 개념도
도2은 기존 비차동 모드 광 신경망 모듈의 개념도
도3a는 기존 차동 모드 광 신경망 모듈의 개념도
도3b는 도3a에 도시되어진 광모듈을 3차원으로 표시한 개념도
도4a는 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법이 적용되는 실시예를 설명하는 개념도
도4b는 도4a의 L5의 입력 부분을 z 방향으로 본 단면 예시도.
도5는 본 발명의 실시예에서 수동 광소자만으로 이루어진 광전자 모듈을 이용한 클러스터링을 구현한 광 연결을 보이는 개념 예시도
도6a는 도4a에 도시되어진 클러스터링을 이용한 광 신경망의 입체적인 예시도
도6b는 도6a에 도시되어진 클러스터링을 이용한 광 신경망을 수직 방향으로 스태킹한 예시도
도7은 도6a에 도시되어진 클러스터링을 이용한 광 신경망을 직각 꺾임 구조로 도시한 예시도
도8은 도6a에 도시되어진 클러스터링을 이용한 광 신경망을 접힘 구조로 도시한 예시도
이하, 첨부된 도면을 참조하여 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치를 설명하면 다음과 같다.
첨부한 도4a는 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법이 적용되는 실시예를 설명하는 개념도이고, 도5는 본 발명의 실시예에서 수동 광소자만으로 이루어진 광전자 모듈을 이용한 클러스터링을 사용한 광 연결을 보이는 개념 예시도이다.
본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법은, 크게 3개의 과정에 따라 구현되는데, 첫 번째 과정은 M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 제(2P-1)스텍을 형성하고, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N+1개를 병렬 배치하여 제2P스텍을 형성하되, 상기 제2P스텍을 형성하는 광전자 모듈의 입력단에는 상기 제(2P-1)스텍을 형성하는 각 광전자 모듈의 출력단자가 연결되도록 하며, 제1스텍은 M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 광전자 모듈 클러스터링 구조를 형성한다. M개의 입력 출력 단자들은 도3b와 같이 2차원 배열을 가질 수 있다.
따라서 상기와 같은 광전자 모듈 클러스터링 구조를 형성하는 각 스텍의 광전자 모듈들의 입력단자에는 전단의 스텍을 형성하는 광전자 모듈의 출력단자가 일대일로 연결되도록 하고 각 스텍을 형성하는 광전자 모듈의 출력단자에는 후단의 스텍을 형성하는 광전자 모듈의 입력단자가 일대일로 연결되어진다.
또한 광전자 모듈 클러스터링 구조를 형성하는 각 스텍에 있는 광전자 모듈은 전단의 스텍을 형성하는 이웃하는 두 개 이상의 광전자 모듈과 연결될 수 있다.
또한, 상기 변수 P는 스텍의 번호 또는 index를 나타내는 숫자일 수 있다. 예를 들어 2P번째는, 즉 짝수 번째 스텍이란 의미이고, 스텍의 최종 숫자를 나타내는 경우 Np 기호가 사용될 수 있다. 즉, 예를 들어 Np=5 이면 전체 스텍의 개수는 2Np-1=9 로서 도4a에 나온 9번째 스텍 S9을 가르키게 되는 것이다.
이후 두 번째 과정에서 상기 제1스텍을 형성하는 N개의 광전자 모듈이 갖는 입력단자 중 각 광전자 모듈당 M/2개씩의 입력단자를 이용하여 전체적으로 (M/2)*N개의 입력을 갖도록 하고, 광전자 모듈 클러스터링 구조의 최종 스텍인 제(2Np-1) 스텍을 형성하는 N개의 광전자 모듈이 갖는 출력단자 중 각 광전자 모듈당 M/2개씩의 출력단자를 이용하여 전체적으로 (M/2)*N개의 출력을 갖도록 하여 상기 제1과정을 통해 형성된 광전자 모듈 클러스터링 구조가 (M/2)*N개의 입력과 (M/2)*N개의 출력구조를 갖도록 한다. 한편, 상기 과정에서 변수M과 변수N은 각각 최소 2와 4이며, 확장 가능하다.
이때, 제2P스텍의 입력(광원)이 제(2P-1)스텍에 있는 두 개의 광전 모듈 출력(광 검출기)과 직접 연결될 수 있다. 또한 제(2P+1)스텍의 입력(광원)이 전단에 있는 제(2P)스텍에 있는 두 개의 광전 모듈 출력(광 검출기)과 직접 연결될 수 있다. 즉, 제(2P-1) 스텍의 광전 모듈과 제(2P) 스텍의 광전 모듈은 엇갈려 배치되어 있어서, 한 스텍에 있는 하나의 광전자 모듈은 전단의 스텍을 형성하는 이웃하는 두 개 이상의 광전자 모듈과 연결될 수 있는 것이다.
세 번째 과정으로서, 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈은 입력단자를 통해 유입되는 광신호를 출력단자로 전달하되, 분기 혹은 복사 혹은 직진연결, 교차연결 혹은 완전 연결 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행한다.
이와같은 본 발명에 따른 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법을 적용한 실시예가 첨부한 도4a에 도시되어진 것으로, 변수 P의 최대값을 Np라고 할 때, 변수 M=2, 변수 N=4, 변수 Np=5로 정의한 상태의 실시예이다.
첨부한 도4a에 도시되어진 실시예는 신경망 층의 제1레이어(layer)(L1)에 a1, a2, b1, b2 입력 단자가 배치되어 있다. 즉, 제1스텍(S1)을 구성하는 4개의 광전자 모듈은 각각 2개의 입력단자와 2개의 출력단자를 가지며, 2개의 입력단자 중 하나의 입력단자를 사용한다. 입력 단자 하나는 입력 노드 하나를 나타낼 수 도 있지만 여러 개의 이차원 입력 배열을 나타낼 수도 있다. 예를 들어 도4b는 도4a에서 스테킹한 z 방향으로 본 L5 단면을 보여주는 도면이다. 입력 노드들이 각 모듈 당 4X4 배열 형태로 xy 평면 상에서 2차원 형태의 배열을 가지고 있으며, M=16이 되고, a1 입력 단자는 하나의 광전자모듈 절반에 해당하는 입력 배열인 4X2 또는 M/2=8개의 배열에 해당한다. 이때 도4b에 나온 다른 단자 a2, b1, .. 등도 마찬가지로 각각 8개의 입력 노드를 각각 나타낸다.
즉, 도 4a 및 도4b에 따르면, 도 4a 의 원형 입력단자 1개로 표시된 a1, a2, b1, b2 등은 실질적으로 4X2 또는 M/2=8 개에 해당하는 입력배열을 의미할 수 있는 것이다.
따라서 신경망 층의 제1레이어(layer)(L1)에 a1, a2, b1, b2 입력 단자가 도4a에 도시되어진 광전자 모듈 클러스터링 구조의 입력단자로 사용되는 것이다.
첨부한 도4a에서 입출력 단자는 종래기술을 설명한 첨부도면 도2, 도3a, 또는 도 3b에 나온 광원 또는 광 검출기로 생각할 수도 있으며, 광 검출기와 광원의 결합된 형태로 생각할 수도 있다.
따라서 기본 광전자 블록이 상하로 연결된 경우 이전 단계의 블록을 광 검출기까지로 생각하고 다음 블록은 광원부터 시작한다고 생각할 수 있으며, 이전 블록의 광 검출기와 다음 블록의 광원은 기판 내에서 전기적으로 연결된 형태이므로 첨부한 도4a에서는 하나의 원형 단자로 표시하고 있다. 입력 단자와 출력 단자를 연결한 선은 광 연결을 나타낸다.
이때 원형단자로 표시되어진 입출력단자에서 패턴으로 채워지지 않은 원형단자는 비활성화된(사용하지 않는) 단자이며, 패턴으로 채워진 원형 단자는 활성화되어 사용하는 단자를 의미한다.
또한, 입력단자와 출력단자를 연결한 광연결선이 이점 쇄선인 경우는 입력된 광신호를 출력단자로 전달하는 광연결선으로 본 발명에서는 분기(하나의 입력 광신호를 두 개의 출력단자로 변형이나 손실 없이 전송하는 것) 또는 복사(여기서 복사는 데이터를 복제하고 분기까지 하는 것으로 복사와 분기는 같은 의미로 사용함)를 나타내고 있다. 따라서 첨부한 도4a에서 제1스텍(S1) 내지 제4스텍(S4)를 구성하는 광전자 모듈은 기본 광전자 모듈을 그대로 사용하거나 또는 수동 광소자로만 이루어질 수 있다. 수동 광소자로만 이루어 질 경우 신호가 약해지면 신호 증폭을 위해 중간에 광검출기와 광원을 사용한 중계기(repeater)가 사용될 수 도 있다.
예를들어 도4a에서 참조번호 a1으로 지칭되는 입력 단자에 유입되는 광신호는 직진 연결(straight-through connection), 교차 연결(cross connection), 복사, 이동 과정을 통해 두개의 출력 단자로 분기 된다. 그러므로 n번째 층 Ln의 입출력 단자 a1은 로 표기할 수 있다.
따라서 상술한 표시방식으로 각 단자의 입력값을 일반적인 입력 기호로 표시한 연관 관계를 수식으로 정리하면 아래의 수학식2와 같다.
이때 상술한 수학식2는 사용변수 i가 1, 2, …, M/2 일 때를 기준으로 하며, 상기 수학식2를 기준으로 제1 스텍(S1)에서 참조번호 a1으로 지칭되는 입력 단자에 대응하는 출력 단자의 값은 아래의 수학식3과 같이 정의할 수 있다.
따라서 제1스텍(S1)에서 참조번호 a1,a2,b1,b2로 지칭되는 입력 단자에서도 상술한 복사와 분기가 이루어진다.
도시되어진 도4a의 실시예에서 제1스텍(S1)을 구성하는 4개의 광전자 모듈은 모두 복사와 분기가 이루어지도록 설계되었으나, 제2스텍(S2)를 구성하는 광전자 모듈중 일부는 복사 혹은 분기 이외에 교차 연결(cross connect)가 이루어지기도 한다. 첨부한 도4a에서 교차연결이 이루어지는 경우는 두 연결선이 X자 형태로 교차하게 표시되어져 있다.
이때 예를 들어 a1’과 a2 사이에 교차 연결이 진행된다면 입력 단자에 대응하는 출력 단자의 값은 아래의 수학식4와 같이 정의할 수 있다.
따라서 상기 수학식3과 수학식4에서도 알 수 있듯이 첨부한 도4a에서 제1스텍(S1)에서 제4스텍(S4)까지는 가중치 곱셈과 입력 항들 사이의 덧셈이 이루어지기 보다는 데이터의 복사 및 이동이 일어나며 복사된 데이터를 재배치하는 과정이 진행된다.
이러한 과정은 기본 광전 블록의 가중치 계산을 통해 수행할 수도 있지만 단순한 광 신호의 전달 및 분기, 방향 전환(redirect)을 통해 가능하기 때문에, 본 발명에서는 각 스텍(S1~S4)을 구성하는 광전자 모듈은 수동 광소자로만 구성한다.
즉, 상술한 광신호 전달, 분기, "??* 전환은 각 입출력 노드에 설치된 회절 광 소자, 굴절 소자, 구경(aperture)과 같은 수동 광소자의 조합을 통해 구현이 가능하며 광 검출기와 레이저 광원을 통한 광신호의 재생성 과정이 필요하지 않다.
따라서 각 스텍(S1~S4)에 이르는 과정을 수동 광 소자 블록으로 구성할 경우 빛의 진행에 따른 지연만 일어나고 전자 소자의 사용에 따른 시간 지연이 발생하지 않는다.
이러한 수동 광 소자로 된 기본 광전 블록을 스케일업하는 것도 가능하며 첨부한 도5에 입출력 노드를 두배로 스케일업하는 연결 방식의 예를 도시하고 있다. 이때 직진 연결이나 교차 연결을 모두 구성할 수 있으며 이를 동시에 사용할 경우 복사 및 분기 연결이 될 수 있다.
상술한 제4스텍(S4)까지 진행되어 제5레이어(L5)에 도착한 데이터는 네 개 블록의 입력으로 들어가며 a1, a2는 한 쌍으로 M개의 데이터를 구성하며 두 개 블록의 입력으로 복사되어 들어가고 있음을 알 수 있다.
제5스텍(S5)의 각 광전자모듈에서는 입출력 간 완전 연결이 이루어지며 연결 수는 각각 M2이고 네 블록에서 전체 연결 수는 4M2이다. 블록 출력은 데이터 개수가 각각 M/2개인 네 개의 A1, A2, B1, B2로 구분한다.
A1(a)는 a1과 a2 입력으로부터 데이터를 받고 가중치를 계산한 뒤 합산한 결과이고 A1(b)는 b1, b2 입력으로부터 데이터를 받아 가중치를 계산한 뒤 합산한 결과이며, 이를 상기 수학식2 내지 수학식4을 기준으로 수식으로 정리하면 아래의 수학식5와 같다.
상기와 같이 정리되어진 상기 수학식5는 사용변수 j가 1, 2, …, M/2 일 때를 기준으로 한다.
상술한 바와 같이 제5스텍(S5)에서의 가중치 계산된 결과들은 제6스텍(S6)에서 직진 연결 또는 교차 연결을 통해 데이터가 재배치되며, 제7스텍(S7)에서 A1(a)와 A1(b)가 연결되며 a입력 결과와 b입력 결과를 더하면 최종 A1(ab) 결과를 얻게 된다.
상기 A1(ab)는 모든 입력 값에서 가중치가 계산된 결과이다.
따라서 A1(ab), A2(ab), B1(ab), B2(ab)는 아래의 수학식6과 같이 정리되어진다.
상기와 같이 정리되어진 상기 수학식6은 사용변수 j가 1, 2, …, M/2 일 때를 기준으로 한다.
상술한 바와 같이 제7스텍(S7)에서의 출력을 제8스텍(S8)과 제9스텍(S9)을 통해 재배치되어 A1, A2, B1, B2 의 순서대로 배치된다.
최종 출력을 간단히 표현하면 아래의 수학식7와 같다.
결국 전체 클러스터 출력은 2M 입력과 2M 출력을 완전 연결하고 가중치를 계산한 결과로 기본 광전 블록에 비해 입출력이 각각 2배 증가하고 연결 수는 4배 증가한 새로운 광전 블록이 된다.
연결 수가 4배 증가하면 병렬 처리 용량도 4배 증가한다.
따라서 스케일업한 광전 모듈을 다시 클러스터링하면 입출력과 연결 수가 각각 2배, 4배 증가하며 이런 식으로 계속 시스템의 입출력과 연결 수를 증가시킬 수 있다.
또한, 2배 스케일업하기 위해서 9개의 스텍을 사용함으로써 각 모듈에서 발생하는 계산 시간의 9배가 들 수 있는데 계산 지연을 9배 일으킬 수 있지만 연속된 데이터가 계속 진행된다면 최종적으로 최초 기본 광전 블록의 계산 시간 또는 1사이클(1사이클에 기본 광전 모듈의 계산이 끝난다고 가정)마다 출력이 하나씩 나오기 때문에 사이클 당 병렬 처리 개수는 연결 수에 비례한다.
이것은 디지털 컴퓨터의 파이프라이닝 기법과 비슷하다.
또한 제5스텍(S5)와 제7스텍(S7)에서만 가중치 계산이 이루어지고 나머지 스텍의 경우에는 광 신호의 재배치, 방향 전환, 복사 등 수동 광 소자로 수행할 수 있기 때문에 빛의 진행에 따른 시간 지연만 벌어진다.
이러한 시간 지연은 전자 회로의 계산 시간에 비해 짧고 중간에 신호 증폭을 위해 중계기를 사용해도 1사이클 정도의 시간 지연이 생기기 때문에 실제 계산 시간 지연은 2~4사이클 정도이다.
첨부한 도6a는 도4a에 도시되어진 클러스터링을 이용한 광 신경망의 입체적인 예시도이고, 도6b는 도6a에 나온 클러스터링한 블록을 이전 클러스터링에서 스케일업한 y 방향과 수직인 x 방향으로 다시 클러스터링한 구조로서 결국 입력 배열이 2차원 배열 구조를 가지게 되는 구조이다. 도7은 도6a에 도시되어진 클러스터링을 이용한 광 신경망을 직각 꺾임 구조로 도시한 예시도이며, 도8은 도6a에 도시되어진 클러스터링을 이용한 광 신경망을 접힘 구조로 도시한 예시도이다.
첨부한 도6b에 나온 것과 같이 도6a에 도시되어진 클러스터링을 이용한 광 신경망을 적층하고 그 입력신호를 각각 달리한다면, 즉 x축과 z축으로 이루어진 평면구조의 (M/2)N개의 입력단자와 출력단자를 갖는 광전자 모듈 클러스터링 구조를 2Q개 적층하여 3차원 공간에 광전자 모듈 클러스터링 구조를 형성하고, 최초 입력단자와 최종 출력단자는 각각 ((M/2)N,Q)의 행렬구조를 갖도록 구현 할 수도 있을 것이다.
또한, 도7에 도시되어진 예는 단순히 평면 구조를 갖는 클러스터링을 이용한 광 신경망을 직각 방향으로 접힌 구조이나, 이를 확대 해석해보면, 도4a 혹은 도6a에서 스케일업한 y방향 및 스테킹(stacking)한 z 방향과 직각인 x 방향으로 접히면서 다시 클러스터 모듈을 구성할 수 있음을 알 수 있다. 즉, 스테킹 할 때 구부러지는 S5 부분의 모듈에서 제3렌즈와 광 검출기 사이에 45도 반사경을 배치하여 방향을 직각 방향으로 접을 수 있는 것이다.
반면에 첨부한 도8에 도시되어진 구조와 같이 클러스터링을 이용한 광 신경망을 접힘 구조로 구현할 수 있는데, 이와 같이 접힘구조로 구현하는 경우 클러스터링을 구현하는 데 있어 공간적인 부담을 줄일 수 있다.
즉, 예를들어 스텍이 100개가 필요하다면, 도6a에서와 같이 평면구조로 클러스터링을 하면 스텍이 100개가 펼쳐질 수 있는 평면공간이 필요하여 공간적 손실이 커지게 되는데, 도8에 도시되어진 접힘 구조를 활용하면 한번 접는 경우 평면적 관점에서 스텍 50개가 펼쳐질 수 있는 평면공간이 필요하고, 두 번 접는 경우 평면적 관점에서 스텍 30여개가 펼쳐질 수 있는 평면공간이 필요하게 된다.
따라서 평면적으로 펼쳐질 수 없는 공간에서 3차원적인 공간을 활용하여 공간적인 부담을 줄일 수 있다.
그러므로, 본 발명에 따른 광전자 모듈 클러스터링 구조는 클러스터링을 반복함으로써 입출력 노드 개수를 계속 배증할 수 있는 장점을 제공하며, 각 클러스터링 과정마다 4배의 연결수 증가와 병렬 처리 용량 증가를 가능하게 해 준다.
따라서, 광 컴퓨터에 적용되어 초소형, 초고속의 연산이 가능하며, 종래의 소자로는 어려웠던 패턴인식, 문장의 의미 파악 분야, 편미분 방정식 계산, 이미지 프로세싱에 유용하게 적용할 수 있을 것으로 예상된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 방법이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.

Claims (12)

  1. M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 제(2P-1)스텍을 형성하고, M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N+1개를 병렬 배치하여 제2P스텍을 형성하되, 상기 제2P스텍을 형성하는 광전자 모듈의 입력단에는 상기 제(2P-1)스텍을 형성하는 각 광전자 모듈의 출력단자가 연결되도록 하며, 제1스텍은 M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개를 병렬 배치하여 2차원 평면에 광전자 모듈 클러스터링 구조를 형성하는 제1과정과;
    상기 제1스텍을 형성하는 N개의 광전자 모듈이 전체적으로 (M/2)*N개의 입력을 갖도록 하고, 상기 광전자 모듈 클러스터링 구조의 최종 스텍을 형성하는 N개의 광전자 모듈이 전체적으로 (M/2)*N개의 출력을 갖도록 하여 상기 제1과정을 통해 형성된 광전자 모듈 클러스터링 구조가 (M/2)*N개의 입력과 (M/2)*N개의 출력구조를 갖도록 하는 제2과정; 및
    상기 제1과정을 통해 형성된 광전자 모듈 클러스터링 구조의 각 스텍내의 광전자 모듈은 입력단자를 통해 유입되는 광신호를 출력단자로 전달하되, 분기 혹은 복사 혹은 직진연결, 교차연결 혹은 완전 연결 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행하는 제3과정을 포함하는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  2. 제1항에 있어서,
    상기 제2과정은, 상기 제1스텍을 형성하는 N개의 광전자 모듈이 갖는 입력단자 중 각 광전자 모듈당 M/2개씩의 입력단자 만을 이용하여 전체적으로 (M/2)*N개의 입력을 갖도록 하고, 상기 광전자 모듈 클러스터링 구조의 최종 스텍을 형성하는 N개의 광전자 모듈이 갖는 출력단자 중 각 광전자 모듈당 M/2개씩의 출력단자 만을 이용하여 전체적으로 (M/2)*N개의 출력을 갖도록 하여 상기 제1과정을 통해 형성된 광전자 모듈 클러스터링 구조가 (M/2)*N개의 입력과 (M/2)*N개의 출력구조를 갖도록 하는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  3. 제1항에 있어서,
    각 스텍을 형성하는 광전자 모듈의 입력단자에는 전단의 스텍을 형성하는 광전자 모듈의 출력단자가 일대일로 연결되도록 하고;
    각 스텍을 형성하는 광전자 모듈의 출력단자에는 후단의 스텍을 형성하는 광전자 모듈의 입력단자가 일대일로 연결되되,
    상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍에 있는 광전자 모듈은 전단의 스텍을 형성하는 이웃하는 두 개 이상의 광전자 모듈들과 연결되는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  4. 제1항에 있어서,
    상기 광전자 모듈 클러스터링 구조를 2Q개 적층하여 3차원 공간에 광전자 모듈 클러스터링 구조를 형성하고, 최초 입력단자와 최종 출력단자는 각각 ((M/2)*N,Q)의 행렬구조를 갖도록 하되, 상기 변수Q는 최소 2이상으로 증가 가능한 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  5. 제1항에 있어서,
    상기 광전자 모듈 클러스터링 구조를 직각 꺾임 구조로 형성하거나 접힘 구조로 형성하여 3차원 공간에 광전자 모듈 클러스터링 구조를 형성하는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  6. 제1항에 있어서,
    상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈 중, 입력단자를 통해 유입되는 광신호를 복사하거나 분기하는 광전자 모듈들은 가중치 계산을 사용하지 않고 수동 광소자를 사용하여 출력단자 측으로 광신호의 연결을 수행하는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  7. 제6항에 있어서,
    상기 수동 광소자는 회절 광소자, 굴절 광소자, 조리개 또는 이 조합을 사용하여 광 연결을 수행하는 것을 특징으로 하는 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법.
  8. M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N개가 동일방향으로 입력단자와 출력단자가 정렬되고 병렬 배치되어 제(2P-1)스텍을 형성하고; M개의 입력단자와 M개의 출력단자를 가지는 광전자 모듈 N+1개가 동일방향으로 입력단자와 출력단자가 정렬되고 병렬 배치되어 제(2P)스텍을 형성하며; 상기 제(2P)스텍을 형성하는 광전자 모듈들의 입력단자에는 상기 제(2P-1)스텍을 형성하는 광전자 모듈들의 출력단자가 연결되어 광전자 모듈 클러스터링 구조를 가지고;
    상기 광전자 모듈 클러스터링 구조는 좌우 대칭 구조를 갖는 (M/2)*N개의 입력과 좌우 대칭 구조를 갖는 (M/2)*N개의 출력을 가지고;
    각 스텍내의 광전자 모듈은 입력단자를 통해 유입되는 광신호를 출력단자로 전달하되, 분기 혹은 복사 혹은 직진연결, 교차연결 혹은 완전 연결 및 가중치 계산후 전달 중 어느 하나의 전달과정을 수행하는 것을 특징으로 하는 클러스터링된 광전자 모듈을 통한 광신경망 장치.
  9. 제8항에 있어서,
    각 스텍을 형성하는 광전자 모듈들의 입력단자에는 전단의 스텍을 형성하는 광전자 모듈의 출력단자가 일대일로 연결되도록 하고;
    각 스텍을 형성하는 광전자 모듈의 출력단자에는 후단의 스텍을 형성하는 광전자 모듈의 입력단자가 일대일로 연결되되,
    상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍에 있는 광전자 모듈은 전단의 스텍을 형성하는 이웃하는 두 개 이상의 광전자 모듈들과 연결되는 것을 특징으로 하는 클러스터링된 광전자 모듈을 통한 광신경망 장치.
  10. 제8항에 있어서,
    상기 광전자 모듈 클러스터링 구조를 형성하는 각 스텍내의 광전자 모듈 중, 입력단자를 통해 유입되는 광신호를 복사하거나 분기하는 광전자 모듈들은 가중치 계산을 사용하지 않고 수동 광소자를 사용하여 출력단자 측으로 광신호의 연결을 수행하되,
    상기 수동 광소자는 회절 광소자, 굴절 광소자, 조리개 또는 이 조합을 사용하여 광 연결을 수행하는 것을 특징으로 하는 클러스터링된 광전자 모듈을 통한 광신경망 장치.
  11. 제8항에 있어서,
    상기 광신경망 장치는,
    상기 광전자 모듈 클러스터링 구조를 직각 꺾임 구조로 형성하거나 접힘 구조로 형성되어 3차원 공간에 형성되도록 하는 것을 특징으로 하는 클러스터링된 광전자 모듈을 통한 광신경망 장치.
  12. 제8항에 있어서,
    상기 광신경망 장치는,
    상기 광전자 모듈 클러스터링 구조를 2Q개 적층하여 3차원 공간에 형성하고, 최초 입력단자와 최종 출력단자는 각각 ((M/2)*N,Q)의 행렬구조를 갖도록 하되, 상기 변수Q는 최소 2이상으로 증가 가능한 것을 특징으로 하는 클러스터링된 광전자 모듈을 통한 광신경망 장치.
KR1020230040124A 2022-11-16 2023-03-28 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치 KR20240071987A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/016452 WO2024106784A1 (ko) 2022-11-16 2023-10-23 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220154008 2022-11-16

Publications (1)

Publication Number Publication Date
KR20240071987A true KR20240071987A (ko) 2024-05-23

Family

ID=

Similar Documents

Publication Publication Date Title
EP0477036B1 (en) Optical information transmitting device
US5568574A (en) Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
JPH02103011A (ja) 光通信ネットワーク
Fey et al. Optical interconnects for neural and reconfigurable VLSI architectures
Haney et al. Multichip free-space global optical interconnection demonstration with integrated arrays of vertical-cavity surface-emitting lasers and photodetectors
US6898013B2 (en) Optical transpose system
KR20240071987A (ko) 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치
US5078499A (en) Optical interconnection arrangement
McArdle et al. Reconfigurable optical interconnections for parallel computing
WO2024106784A1 (ko) 광전자 모듈의 클러스터링을 통한 광 신경망의 구현 방법 및 클러스터링된 광전자 모듈을 통한 광신경망 장치
Pinkston et al. Design of an optical reconfigurable shared-bus–hypercube interconnect
Hamam A two-way optical interconnection network using a single mode fiber array
Sheng Space invariant multiple imaging for hypercube interconnections
Liu et al. Design and characterization of a microchannel optical interconnect for optical backplanes
KR102622313B1 (ko) 공간광변조기를 이용한 광전자 모듈 및 이를 포함하는 광 컴퓨터
JP3380352B2 (ja) 光学装置
US20220413312A1 (en) Optical Shuffle Computation Network Using Multicore Fiber Arrays
Cloonan et al. A complexity analysis of optically implemented shuffle equivalent interconnection topologies based on computer generated binary phase gratings
Kuznia et al. Two-dimensional parallel pipeline smart pixel array cellular logic (SPARCL) processors-chip design and system implementation
Lohmann et al. Three-dimensional crossbar interconnection using planar-integrated free-space optics and digital mirror-device
Morrison et al. Extensible, low-chromatic-sensitivity, all-diffractive-optics relay for interconnecting optoelectronic device arrays
Schwider et al. Optoelectronic interconnections
Salon et al. Micro-Optics
Interconnections L’Université de Haute Alsace
Jahns Integrated micro-optics for computing and switching applications