KR20240063194A - 마이크로파 플라즈마를 사용하는 실리콘 질화물의 저온 선택적 에칭 - Google Patents

마이크로파 플라즈마를 사용하는 실리콘 질화물의 저온 선택적 에칭 Download PDF

Info

Publication number
KR20240063194A
KR20240063194A KR1020247014319A KR20247014319A KR20240063194A KR 20240063194 A KR20240063194 A KR 20240063194A KR 1020247014319 A KR1020247014319 A KR 1020247014319A KR 20247014319 A KR20247014319 A KR 20247014319A KR 20240063194 A KR20240063194 A KR 20240063194A
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon nitride
chamber
silicon oxide
Prior art date
Application number
KR1020247014319A
Other languages
English (en)
Inventor
타이 청 추아
크리스찬 발렌시아
도린 용
턱 풍 코
젠-위에 왕
필립 앨런 크라우스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20240063194A publication Critical patent/KR20240063194A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403Treating multiple sides of workpieces, e.g. 3D workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • H01J37/32266Means for controlling power transmitted to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 명세서에 개시된 실시예들은 3D 구조를 에칭하는 방법을 포함한다. 일 실시예에서, 방법은 마이크로파 플라즈마 챔버에서 3D 구조를 제공하는 단계를 포함한다. 일 실시예에서, 3D 구조는 기판, 및 기판 위의 실리콘 산화물 및 실리콘 질화물의 교번 층들을 포함한다. 일 실시예에서, 방법은 제1 가스를 마이크로파 플라즈마 챔버 내로 유동시키는 단계를 더 포함하며, 여기서 제1 가스는 황 및 불소를 포함한다. 일 실시예에서, 방법은 제2 가스를 마이크로파 플라즈마 챔버 내로 유동시키는 단계를 포함하며, 여기서 제2 가스는 비활성 가스를 포함한다. 일 실시예에서, 방법은 마이크로파 플라즈마 챔버에서 플라즈마를 점화시키는 단계, 및 실리콘 질화물을 에칭하는 단계를 더 포함하며, 여기서 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도는 50:1 이상이다.

Description

마이크로파 플라즈마를 사용하는 실리콘 질화물의 저온 선택적 에칭
본 출원은, 2021년 10월 7일자로 출원된 미국 가출원 제63/253,487호를 우선권으로 주장하는, 2022년 9월 6일자로 출원된 미국 출원 제17/903,913호를 우선권으로 주장하며, 그 출원들의 전체 내용들은 이로써 본 명세서에 인용에 의해 포함된다.
실시예들은 반도체 제조 분야에 관한 것으로, 특히 마이크로파 플라즈마 소스를 사용하여 실리콘 산화물에 선택적으로 실리콘 질화물을 에칭하는 것에 관한 것이다.
3차원(3D) NAND 디바이스들의 제조는 교번하는 실리콘 산화물(예컨대, SiO2) 층들 및 실리콘 질화물(예컨대, Si3N4) 층들의 형성을 포함한다. 교번 층들의 스택의 형성 이후, 실리콘 질화물 층들은 전도체(예컨대, 텅스텐)로 궁극적으로 충전되는 리세스들을 형성하도록 선택적으로 제거된다. 현재, 실리콘 질화물 층들을 선택적으로 제거하기 위해 습식 에칭 프로세스가 사용된다. 그러나, 에칭 이후의 건조 프로세스에서, 현탁된 실리콘 산화물 층들은 액체의 표면 장력으로 인해 붕괴될 수 있다. 이는 수율 손실들을 유발한다. 습식 에칭 프로세스들에 대한 다른 문제는, 3D NAND 디바이스들의 미래의 스케일링 때문에 실리콘 산화물 및 실리콘 질화물의 층들의 수가 증가한다는 것이다. 이는 액체 에천트가 더 깊은 트렌치를 충전하는 데 어려움을 가질 것이기 때문에 문제가 된다. 이는 3D 구조의 최상부의 에칭이 3D 구조의 최하부의 에칭과 상이한 것을 초래한다.
본 명세서에 개시된 실시예들은 3D 구조를 에칭하는 방법을 포함한다. 일 실시예에서, 방법은 마이크로파 플라즈마 챔버에서 3D 구조를 제공하는 단계를 포함한다. 일 실시예에서, 3D 구조는 기판, 및 기판 위의 실리콘 산화물 및 실리콘 질화물의 교번 층들을 포함한다. 일 실시예에서, 방법은 제1 가스를 마이크로파 플라즈마 챔버 내로 유동시키는 단계를 더 포함하며, 여기서 제1 가스는 황 및 불소를 포함한다. 일 실시예에서, 방법은 제2 가스를 마이크로파 플라즈마 챔버 내로 유동시키는 단계를 포함하며, 여기서 제2 가스는 비활성 가스를 포함한다. 일 실시예에서, 방법은 마이크로파 플라즈마 챔버에서 플라즈마를 점화시키는 단계, 및 실리콘 질화물을 에칭하는 단계를 더 포함하며, 여기서 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도는 50:1 이상이다.
부가적인 실시예에서, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법은 마이크로파 플라즈마 챔버에서 실리콘 질화물 및 실리콘 산화물을 포함하는 기판을 제공하는 단계를 포함한다. 일 실시예에서, 마이크로파 플라즈마 챔버는 챔버, 챔버 덮개 - 챔버 덮개는 유전체 재료임 -, 덮개의 표면에 걸친 복수의 마이크로파 애플리케이터들, 복수의 전력 소스들 - 각각의 전력 소스는 복수의 마이크로파 애플리케이터들 중 하나에 커플링됨 -, 및 덮개를 통한 가스 주입 경로를 포함한다. 일 실시예에서, 방법은, 제1 가스를 챔버 내로 유동시키는 단계 - 제1 가스는 황 및 불소를 포함함 -, 및 제2 가스를 챔버 내로 유동시키는 단계 - 제2 가스는 비활성 가스임 - 를 더 포함한다. 일 실시예에서, 방법은 챔버에서 플라즈마를 점화시키는 단계, 및 실리콘 질화물을 에칭하는 단계를 더 포함하며, 여기서 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도(실리콘 질화물:실리콘 산화물)는 50:1 이상이다.
본 명세서에 설명된 실시예들은 또한, 3D 구조를 에칭하는 방법을 포함할 수 있으며, 방법은 마이크로파 플라즈마 챔버에서 3D 구조를 제공하는 단계를 포함한다. 일 실시예에서, 3D 구조는 기판, 및 기판 위의 실리콘 산화물 및 실리콘 질화물의 교번 층들을 포함한다. 일 실시예에서, 여기서 마이크로파 플라즈마 챔버는, 챔버, 챔버 덮개 - 챔버 덮개는 유전체 재료임 -, 덮개의 표면에 걸친 복수의 마이크로파 애플리케이터들, 복수의 전력 소스들 - 각각의 전력 소스는 복수의 마이크로파 애플리케이터들 중 하나에 커플링됨 -, 및 덮개를 통한 가스 주입 경로를 포함한다. 일 실시예에서, 방법은 제1 가스를 챔버 내로 유동시키는 단계 - 제1 가스는 황 및 불소를 포함함 -, 제2 가스를 챔버 내로 유동시키는 단계 - 제2 가스는 비활성 가스임 -, 챔버에서 플라즈마를 점화시키는 단계, 및 실리콘 질화물 층들을 에칭하는 단계를 더 포함하며, 여기서 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도(실리콘 질화물:실리콘 산화물)는 50:1 이상이다.
도 1a는 일 실시예에 따른, 교번하는 실리콘 산화물 층들 및 실리콘 질화물 층들을 갖는 3D NAND 구조의 일부의 단면도이다.
도 1b는 일 실시예에 따른, 실리콘 질화물 층들이 에칭 프로세스를 이용하여 제거된 3D NAND 구조의 일부의 단면도이다.
도 2는 일 실시예에 따른, 3D NAND 구조를 건식 에칭하기 위한 마이크로파 플라즈마 챔버의 단면도이다.
도 3은 일 실시예에 따른, 도 2의 마이크로파 애플리케이터들에 대한 전력 소스의 개략적인 다이어그램이다.
도 4는 일 실시예에 따른, 마이크로파 플라즈마 챔버를 이용하여 3D NAND 구조 내의 실리콘 질화물 층들을 에칭하기 위한 프로세스의 흐름도이다.
도 5는 일 실시예에 따른, 다양한 프로세싱 조건들에 대한 선택도 및 에칭 레이트를 묘사하는 일련의 그래프들이다.
도 6은 일 실시예에 따른, 일정한 온도를 유지하는 동안 다양한 프로세싱 조건들에 대한 선택도 및 에칭 레이트를 묘사하는 일련의 그래프들이다.
도 7은 일 실시예에 따른, 플라즈마 툴과 함께 사용될 수 있는 예시적인 컴퓨터 시스템의 블록 다이어그램을 예시한다.
본 명세서에 설명된 시스템들은 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 모듈식 마이크로파 플라즈마 프로세싱 툴들을 포함한다. 다음의 설명에서, 다수의 특정 세부사항들이 실시예들의 완전한 이해를 제공하기 위해 기재된다. 실시예들이 이들 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자들에게는 명백할 것이다. 다른 예시들에서, 잘-알려진 양상들은 실시예들을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않는다. 더욱이, 첨부한 도면들에 도시된 다양한 실시예들은 예시적인 표현들이며, 반드시 실척대로 도시될 필요는 없다는 것이 이해될 것이다.
위에서 언급된 바와 같이, 3D NAND 구조들의 습식 에칭은, 특히 디바이스들이 교번하는 실리콘 산화물 층들 및 실리콘 질화물 층들의 더 큰 스택들을 포함하도록 계속 스케일링됨에 따라 유효성이 제한된다. 그러한 제한들을 고려하여, 3D NAND 구조들의 향상된 스케일링을 수용하기 위해 건식 에칭 프로세스들이 탐구되었다. 제안되었던 하나의 에칭 케미스트리(chemistry)는 비활성 가스를 갖는 NF3 가스이다. NF3는 3D NAND 구조의 선택적 에칭을 제공했지만 불소 잔류물을 남겼다. 불소 잔류물은 후속하여 증착된 금속(예컨대, 텅스텐)의 부식을 초래할 것이기 때문에 허용가능하지 않다.
따라서, 본 명세서에 개시된 실시예들은 황 및 불소(예컨대, SF6)를 포함하는 에칭 케미스트리를 포함한다. SF6은 아르곤 또는 헬륨과 같은 비활성 가스와 함께 챔버 내로 유입될 수 있다. SF6 및 비활성 가스 에칭은 건식 에칭 프로세스이다. 그러므로, 결과적인 피처들을 잠재적으로 손상시킬 수 있는 어떠한 에칭 후 건조 단계도 존재하지 않는다. 부가적으로, 에칭 케미스트리는 에칭을 구현하는 데 사용되는 플라즈마 챔버의 타입에 의해 그의 유효성에서 도움을 받는다는 것이 인식될 것이다. 특정 실시예에서, 플라즈마 챔버는 모듈식 마이크로파 플라즈마 소스이다. 그러한 플라즈마 소스들은 높은 플라즈마 밀도 및 매우 낮은 플라즈마 전위(예컨대, 10 eV 미만)를 갖는다. 이는 더 높은 플라즈마 전위(예컨대, 대략 20 eV 이상)를 갖는 통상적인 ICP(inductively coupled plasma) 소스와 비교하여, 에칭된 구조에 대해 훨씬 더 적은 스퍼터링 손상을 초래한다.
더욱이, 건식 에칭 프로세스를 위한 SF6 및 아르곤 소스 가스들이 심지어 모든 타입들의 챔버들에서 작동하지 않을 수 있다는 것이 인식될 것이다. 예컨대, 원격 플라즈마 프로세스에서, SF6 및 비활성 가스의 사용은 어떠한 에칭도 전혀 초래하지 않는다는 것으로 나타났다. 다른 타입들의 플라즈마 챔버(예컨대, ICP) 소스들에서, SiOX에 대한 SiN의 에칭 선택도는 모듈식 마이크로파 플라즈마 소스들에서 달성가능한 것보다 상당히 낮다. 그러므로, SF6 및 비활성 가스의 사용이 높은 에칭 선택도 건식 에칭 프로세스를 제공하도록 작동한다는 것은 예상치 못한 결과이다.
이제 도 1a 및 도 1b를 참조하면, 일 실시예에 따른, 건식 에칭 프로세스를 묘사하는 한 쌍의 단면도들이 도시되어 있다. 일 실시예에서, 에칭 프로세스는 3D 구조(100) 상에서 구현된다. 예컨대, 3D 구조(100)는 3D NAND 디바이스에 대해 사용되는 구조일 수 있다. 3D 구조(100)는 폴리실리콘 기판 등과 같은 기판(101)을 포함할 수 있다. 폴리실리콘 필러(pillar)들(102)은 기판(101)으로부터 위로 연장될 수 있다. 일 실시예에서, 각각의 필러(102)는 실리콘 산화물(예컨대, SiOX)(103) 및 실리콘 질화물(예컨대, SiXNY)(104)의 교번 층들에 의해 라이닝된다. 실리콘 질화물 층들(104) 및 실리콘 산화물 층들(103)의 측벽들은 필러들(102) 사이의 층들을 통과하는 트렌치(106)에 의해 노출될 수 있다.
특정 실시예에서, 실리콘 질화물 층들(104)은 희생 층들이다. 즉, 실리콘 질화물 층들(104)은 도 1b에 도시된 바와 같이 에칭 어웨이(etch away)된다. 실리콘 질화물 층들(104)의 제거는 실리콘 산화물 층들(103) 사이에 리세스들(105)의 형성을 초래한다. 일부 예시들에서, 리세스들(105)은 후속하여 텅스텐 등과 같은 전도성 층(도시되지 않음)으로 충전된다. 전도성(및 산화가능) 재료가 리세스들(105)에서 제공되기 때문에, 실리콘 산화물 층들(103)의 표면들에는 부식을 유도하는 재료, 이를테면 불소가 없어야 한다.
일 실시예에서, 에칭 프로세스는 실리콘 산화물 층들(103)에 대한 실리콘 질화물 층들(104)의 높은 선택도를 가질 필요가 있다. 부가적인 유익한 특성들은 에칭에 대해 필요한 시간을 감소시키기 위해 실리콘 질화물의 절대적 에칭 레이트가 높다는 것이다. 더욱이, 에칭 케미스트리는 잔류 불소를 남기지 않아야 한다. 아래에서 더 상세히 설명될 바와 같이, 그러한 파라미터들은 SF6 및 비활성 가스 에칭 케미스트리를 갖는 모듈식 마이크로파 소스를 사용하여 충족된다는 것으로 나타났다.
도 1a 및 도 1b에서, 구조(100)는 3D NAND 디바이스에 적합한 것으로 도시된다. 본 명세서에 설명된 에칭 프로세스의 사용은 3D NAND 디바이스들에서의 사용에 특히 유익하다. 이는 고도로(highly) 스케일링된 3D NAND 디바이스들에서의 에칭 균일성이 탁월하기 때문이다. 즉, 높은 종횡비들 및 많은 실리콘 질화물 층들(104) 및 실리콘 산화물 층들(103)을 갖는 구조들의 경우, 구조의 최상부 및 구조의 최하부에서의 에칭은 실질적으로 균일하다. 부가적으로, 실리콘 산화물 층들(103)을 상당히 손상시키지 않으면서 실리콘 질화물 층들(104)을 완전하게 제거하는 것이 가능하다.
그러나, 실시예들은 3D NAND 구조들의 에칭으로 제한되지 않는다는 것이 인식될 것이다. 예컨대, 실리콘 질화물 구조가 실리콘 산화물 층에 대해 선택적으로 에칭될 필요가 있는 곳 어디든지 유사한 에칭 프로세스들이 사용될 수 있다. 예컨대, 실리콘 질화물 층은 실리콘 산화물 층 위에 제공될 수 있으며, 에칭 프로세스는 실리콘 질화물 층을 관통하여 에칭되고, 산화물 층 상에서 중지된다. 그러한 실시예에서, 실리콘 산화물 층은 에칭 정지 층으로 고려될 수 있다. SF6 에칭 프로세스로부터 이점을 얻는 아키텍처들의 2개의 예들이 제공되지만, 제공된 예들은 비-제한적이며, 본 명세서에 설명된 실시예들에 따른 SF6 에칭 프로세스로부터 이점을 얻는 많은 상이한 애플리케이션들 및 아키텍처들이 존재할 수 있다는 것이 인식될 것이다.
이제 도 2를 참조하면, 일 실시예에 따른, 조립체(270)를 포함하는 프로세싱 툴(280)의 단면도가 도시되어 있다. 일 실시예에서, 프로세싱 툴은 조립체(270)에 의해 밀봉되는 챔버(278)를 포함한다. 예컨대, 조립체(270)는 챔버(278)의 내부 볼륨(283)에 대한 진공 밀봉을 제공하기 위해 하나 이상의 O-링들(281)에 맞닿게 놓일 수 있다. 다른 실시예들에서, 조립체(270)는 챔버(278)와 인터페이싱될 수 있다. 즉, 조립체(270)는 챔버(278)를 밀봉하는 덮개의 일부일 수 있다. 일 실시예에서, 척(279) 등은 워크피스(274)(예컨대, 웨이퍼, 기판 등)를 지지할 수 있다.
일 실시예에서, 조립체(270)는 모놀리식 소스 어레이(250), 하우징(272), 및 덮개 플레이트(276)를 포함할 수 있다. 모놀리식 소스 어레이(250)는 유전체 플레이트(260) 및 유전체 플레이트(260)로부터 위로 연장되는 복수의 돌출부들(266)을 포함할 수 있다. 모놀리식 소스 어레이(250)가 도시되어 있지만, 돌출부들(266)이 유전체 플레이트(260)와 별개일 수 있다는 것이 인식될 것이다. 즉, 돌출부들(266)은 유전체 플레이트(260)의 최상부 상에 안착되는 격리된 바디(body)들일 수 있다. 일 실시예에서, 5개 이상의 돌출부들(266) 또는 10개 이상의 돌출부들(266)이 존재할 수 있다. 특정 실시예에서, 19개의 돌출부들(266)이 존재할 수 있다. 돌출부들(266)은 유전체 재료를 포함한다. 돌출부들(266)은 마이크로파들을 챔버 볼륨(283)에 커플링시키기 위해 유전체 공진기들로서 기능한다. 일부 실시예들에서, 돌출부들(266)은 마이크로파 애플리케이터들, 또는 간략히 말해서 애플리케이터들로 지칭될 수 있다.
일 실시예에서, 하우징(272)은 돌출부들(266)을 수용하도록 사이징된 개구들을 가질 수 있다. 하우징(272)은 전도성 재료일 수 있다. 일부 실시예들에서, 하우징(272)은 접지된다. 예시된 실시예에서, 하우징(272)은 유전체 플레이트(260)에 의해 직접 지지되지만, 열적 인터페이스 재료 등이 유전체 플레이트(260)로부터 하우징(272)을 분리시킬 수 있다는 것이 인식될 것이다. 일 실시예에서, 모노폴 안테나(268)는 돌출부들(266) 내의 홀들 내로 연장될 수 있다. 일 실시예에서, 돌출부들(266) 내의 홀들은 모놀리식 소스 어레이(250)에 대한 손상을 방지하도록 열 팽창을 허용하기 위해 모노폴 안테나들(268)보다 크다. 모노폴 안테나들(268)은 하우징(272) 및 돌출부들(266) 위의 덮개 플레이트(276)를 통과할 수 있다. 일 실시예에서, 모노폴 안테나들(268)은 각각 상이한 전력 소스들에 커플링될 수 있다. 전력 소스들의 구성은 아래에서 더 상세히 설명될 것이다.
일 실시예에서, 챔버 볼륨(283)은 플라즈마(282)를 점화시키기에 적합할 수 있다. 즉, 챔버 볼륨(283)은 진공 챔버일 수 있다. 즉, 진공 소스는 챔버 볼륨(283)에 유체 커플링될 수 있다. 플라즈마(282)를 점화시키기 위해, 프로세싱 가스들이 챔버 볼륨(283) 내로 유동될 수 있다. 프로세싱 가스들은 가스 라인(218)을 통해 조립체(270)에 진입할 수 있다. 이어서, 프로세싱 가스는 덮개 플레이트(276)를 통해 홀(214)을 통과하고, 하우징(272) 내의 홀(235)에 진입한다. 홀(235)은 프로세싱 가스를 측방향으로 분배하는 가스 분배 채널(230)과 교차한다. 복수의 별개의 가스 분배 채널들(230)로 도시되어 있지만, 가스 분배 채널들(230)이 도 2의 평면 외부에서 서로 유체 커플링된다는 것이 인식될 것이다.
일 실시예에서, 프로세싱 가스는 채널(230) 위의 커버 내의 홀들(237)의 그룹들(232)을 통해 채널(230)을 빠져나간다. 이어서, 프로세싱 가스는 모놀리식 소스 어레이(250)의 유전체 플레이트(260)를 통해 가스 분배 홀들(263)을 통과하고, 챔버 볼륨(283)에 진입한다.
이제 도 3을 참조하면, 일 실시예에 따른, 고체 상태 고주파수 방출 모듈(305)의 개략도가 도시되어 있다. 고주파수 방출 모듈(305)은 도 2의 모노폴 안테나들에 커플링되는 전력 소스로 고려될 수 있다. 일 실시예에서, 고주파수 방출 모듈(305)은 발진기 모듈(306)을 포함한다. 발진기 모듈(306)은 원하는 주파수에서 고주파수 전자기 복사를 생성하기 위해 입력 전압을 전압 제어 발진기(320)에 제공하기 위한 전압 제어 회로(310)를 포함할 수 있다. 실시예들은 대략 1 V 내지 10V DC의 입력 전압을 포함할 수 있다. 전압 제어 발진기(320)는 전자 발진기이며, 그의 발진 주파수는 입력 전압에 의해 제어된다. 일 실시예에 따르면, 전압 제어 회로(310)로부터의 입력 전압은 전압 제어 발진기(320)가 원하는 주파수에서 발진되는 것을 초래한다. 일 실시예에서, 고주파수 전자기 복사는 대략 0.1 MHz 내지 30 MHz의 주파수를 가질 수 있다. 일 실시예에서, 고주파수 전자기 복사는 대략 30 MHz 내지 300 MHz의 주파수를 가질 수 있다. 일 실시예에서, 고주파수 전자기 복사는 대략 300 MHz 내지 1 GHz의 주파수를 가질 수 있다. 일 실시예에서, 고주파수 전자기 복사는 대략 1 GHz 내지 300 GHz의 주파수를 가질 수 있다.
일 실시예에 따르면, 전자기 방사선은 전압 제어 발진기(320)로부터 증폭 모듈(330)로 송신된다. 증폭 모듈(330)은 전력 공급부(339)에 각각 커플링되는 드라이버/전치-증폭기(334) 및 메인 전력 증폭기(336)를 포함할 수 있다. 일 실시예에 따르면, 증폭 모듈(330)은 펄스 모드로 동작할 수 있다. 예컨대, 증폭 모듈(330)은 1% 내지 99% 사이의 듀티 사이클을 가질 수 있다. 더 구체적인 실시예에서, 증폭 모듈(330)은 대략 15% 내지 50%의 듀티 사이클을 가질 수 있다.
일 실시예에서, 전자기 복사는 증폭 모듈(330)에 의해 프로세싱된 이후 열 차단부(thermal break)(384) 및 애플리케이터(342)에 송신될 수 있다. 그러나, 열 차단부(384)에 송신된 전력의 일부는 출력 임피던스의 미스매치로 인해 역으로 반사될 수 있다. 따라서, 일부 실시예들은 순방향 전력(383) 및 반사된 전력(382)의 레벨이 감지되어 제어 회로 모듈(321)에 피드백되게 허용하는 검출기 모듈(381)을 포함한다. 검출기 모듈(381)이 시스템 내의 하나 이상의 상이한 로케이션들에(예컨대, 서큘레이터(circulator)(338)와 열 차단부(349) 사이에) 로케이팅될 수 있다는 것이 인식될 것이다. 일 실시예에서, 제어 회로 모듈(321)은 순방향 전력(383) 및 반사된 전력(382)을 해석하고, 발진기 모듈(306)에 통신가능하게 커플링된 제어 신호(385)에 대한 레벨 및 증폭 모듈(330)에 통신가능하게 커플링된 제어 신호(386)에 대한 레벨을 결정한다. 일 실시예에서, 제어 신호(385)는 증폭 모듈(330)에 커플링된 고주파수 방사를 최적화하도록 발진기 모듈(306)을 조정한다. 일 실시예에서, 제어 신호(386)는 열 차단부(384)를 통해 애플리케이터(342)에 커플링된 출력 전력을 최적화하도록 증폭 모듈(330)을 조정한다. 일 실시예에서, 발진기 모듈(306) 및 증폭 모듈(330)의 피드백 제어는 열 차단부(384)에서의 임피던스 매칭의 맞춤화에 부가하여, 반사된 전력의 레벨이 순방향 전력의 대략 5% 미만이 되게 허용할 수 있다. 일부 실시예들에서, 발진기 모듈(306) 및 증폭 모듈(330)의 피드백 제어는 반사된 전력의 레벨이 순방향 전력의 대략 2% 미만이 되게 허용할 수 있다.
따라서, 실시예들은 증가된 백분율의 순방향 전력이 프로세싱 챔버(378)에 커플링되게 허용하고, 플라즈마에 커플링된 이용가능한 전력을 증가시킨다. 더욱이, 피드백 제어를 사용하는 임피던스 튜닝은 통상적인 슬롯-플레이트 안테나들에서의 임피던스 튜닝보다 우수하다. 슬롯-플레이트 안테나들에서, 임피던스 튜닝은 애플리케이터에 형성된 2개의 유전체 슬러그들을 이동시키는 것을 수반한다. 이는 애플리케이터 내의 2개의 별개의 컴포넌트들의 기계적 모션을 수반하며, 이는 애플리케이터의 복잡도를 증가시킨다. 더욱이, 기계적 모션은 전압 제어 발진기(320)에 의해 제공될 수 있는 주파수 변화만큼 정밀하지는 않을 수 있다.
이제 도 4를 참조하면, 일 실시예에 따른, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 프로세스(490)의 흐름도가 도시되어 있다. 일 실시예에서, 프로세스(490)는, 챔버에서 교번하는 실리콘 질화물 층들 및 실리콘 산화물 층들을 갖는 3D 구조를 제공하는 것을 포함하는 동작(491)으로 시작된다. 일 실시예에서, 3D 구조는 3D NAND 구조, 또는 더 상세하게는 3D NAND 구조의 제조에서 사용되는 중간 구조일 수 있다. 일 실시예에서, 3D 구조는 도 1a에 관해 위에서 설명된 구조와 실질적으로 유사할 수 있다. 예컨대, 아래에 놓인 반도체 기판은 실리콘 질화물 및 실리콘 산화물의 복수의 교번 층들에 의해 덮일 수 있다. 층들의 두께를 통해 깊은 트렌치가 제공될 수 있다. 그러므로, 실리콘 질화물 및 실리콘 산화물 층들의 측벽 표면들이 노출된다. 특정 3D 구조가 일 예로서 설명되지만, 실리콘 질화물 층 및 산화물 층을 갖는 임의의 아키텍처가 다양한 실시예들에 따라 챔버에서 제공될 수 있다는 것이 인식될 것이다.
일 실시예에서, 3D 구조가 반도체 기판과 같은 기판 상에서 제공될 수 있다. 특정 실시예에서, 복수의 3D 구조들을 포함하는 웨이퍼가 챔버에서 제공된다. 일 실시예에서, 챔버는 모듈식 마이크로파 플라즈마 소스를 포함할 수 있다. 예컨대, 일 실시예에 따르면, 위에서 더 상세히 설명된 모듈식 마이크로파 플라즈마 소스와 유사한 프로세스 툴이 사용될 수 있다.
일 실시예에서, 프로세스(490)는 프로세싱 가스를 챔버 내로 유동시키는 것을 포함하는 동작(492)으로 계속될 수 있다. 일 실시예에서, 프로세싱 가스는 황 및 불소를 포함한다. 특정 실시예에서, 프로세싱 가스는 SF6을 포함한다. 일 실시예에서, 프로세스(490)는 비활성 가스를 챔버 내로 유동시키는 것을 포함하는 동작(493)으로 계속될 수 있다. 일 실시예에서, 비활성 가스는 아르곤 또는 헬륨을 포함한다. 일부 실시예들에서, 아르곤은 그것이 쉽게 이온화되고 플라즈마 밀도를 증가시키므로 사용된다. 그러나, 헬륨을 이용하는 실시예들은 아르곤 가스가 사용되는 때와 비교하여, 감소된 산화물 손상 및 개선된 에칭 선택도를 나타낼 수 있다. 별개의 프로세싱 동작들로서 설명되지만, 불소 함유 가스 및 비활성 가스가 실질적으로 동시에 챔버 내로 유동될 수 있다는 것이 인식될 것이다. 일 실시예에서, 비활성 가스에 대한 프로세싱 가스의 비율(예컨대, SF6/Ar)은 대략 0.4 이하, 대략 0.1 이하, 또는 대략 0.05 이하일 수 있다. 일부 실시예들에서, 제3 가스가 또한 챔버 내로 유동될 수 있다. 예컨대, H2S 또는 DCS(dichloro-silane)가 SF6 및 비활성 가스와 함께 챔버 내로 유동될 수 있다. 일 실시예에서, H2S 또는 DCS의 양은 SF6의 양보다 적을 수 있다.
일 실시예에서, 프로세스(490)는 챔버(494)에서 플라즈마를 점화시키는 것을 포함하는 동작(494)으로 계속될 수 있다. 일 실시예에서, 플라즈마의 점화 동안 챔버 내의 압력은 대략 0.5 Torr 이하, 또는 대략 0.2 Torr 이하일 수 있다. 일 실시예에서, 플라즈마 소스와 3D 구조를 갖는 기판 사이의 거리는 대략 1인치 이하, 또는 1/4인치 이하일 수 있다. 일 실시예에서, 플라즈마는 도 2에 도시된 구조와 유사하게 복수의 마이크로파 애플리케이터들로부터 생성될 수 있다.
일 실시예에서, 프로세스(490)는 실리콘 질화물을 에칭하는 것을 포함하는 동작(495)으로 계속될 수 있다. 일 실시예에서, 실리콘 질화물은 실리콘 산화물에 비해 대략 50:1 이상, 대략 400:1 이상, 또는 대략 1,600:1 이상의 선택도로 에칭될 수 있다. 부가적으로, 에칭 프로세스가 어떠한 불소 잔류물도 실질적으로 남기지 않는다는 것이 인식되어야 한다. 그러므로, 후속 부식 문제들이 회피된다. 더욱이, 높은 종횡비 구조들 상의 에칭 균일성이 높다는 것이 인식될 것이다. 예컨대, 3D NAND 구조의 최상부에서의 실리콘 질화물 에칭 레이트는 3D NAND 구조의 최하부에서의 실리콘 질화물 에칭 레이트와 실질적으로 유사할 수 있다. 일부 실시예들에서, 구조의 최상부와 구조의 최하부 사이의 실리콘 질화물의 에칭 레이트의 비율은 대략 1.3:1 내지 대략 1:1일 수 있다. 일부 실시예들에서, 실리콘 질화물의 에칭 레이트는 대략 15 nm/분 이상 또는 대략 25 nm/min 이상일 수 있다.
이제 도 5를 참조하면, 다양한 압력들, 온도들, 및 프로세스 가스 비율들의 영향들을 묘사하는 일련의 그래프들이 도시되어 있다. 일 실시예에 따르면, 최상부 3개 그래프들은 실리콘 질화물과 실리콘 산화물 사이의 선택도를 묘사하고, 최하부 3개 그래프들은 실리콘 질화물의 에칭 레이트를 묘사한다. 도시된 바와 같이, 압력은 실리콘 질화물의 에칭 레이트에 대해 최소의 영향을 갖는다. 더 낮은 압력들은 선택도에 대해 일부 유익한 영향을 갖는 것으로 나타난다. 더 낮은 온도들은 약간 더 낮은 에칭 레이트들을 갖지만, 개선된 선택도를 보여준다. 가장 큰 효과들은 프로세스 가스 비율들의 변동에서 보여진다. 일반적으로, 비활성 가스(예컨대, Ar)에 대한 프로세싱 가스(예컨대, SF6)의 더 낮은 비율들은 개선된 에칭 레이트 및 에칭 선택도들을 초래한다.
본 명세서에 개시된 실시예들에 대한 에칭 온도들(즉, 기판 온도들)이 저온 프로세스들로 고려될 수 있다는 것이 인식될 것이다. 예컨대, 기판 온도들은 대략 500℃ 이하일 수 있다. 특정 실시예에서, 기판 온도는 대략 100℃일 수 있다.
압력, 시간, 및 프로세싱 가스 비율이 100℃의 고정 온도에 대한 에칭 선택도 및 에칭 레이트에 대해 갖는 영향을 묘사하는 일련의 그래프들이 도 6에 도시되어 있다. 도 5와 유사하게, 최상부 3개 그래프들은 에칭 선택도에 대한 영향을 묘사하고, 최하부 3개 그래프들은 실리콘 질화물 에칭 레이트에 대한 영향을 묘사한다.
도시된 바와 같이, 100℃에서의 에칭 선택도는 도 5에 도시된 더 높은 온도들에서의 선택도보다 상당히 양호하다. 선택도는 또한 압력에 의해 최소로 영향을 받는다. 그러나, 에칭 레이트는 압력 감소에 따라 감소한다. 더 낮은 시간에서, 선택도가 개선되고, 에칭 레이트에 대한 최소의 영향이 존재한다. 프로세싱 가스 비율은 선택도에 대해 최소의 영향을 가지며, 더 높은 비율들은 에칭 레이트를 개선시킨다.
이제 도 7을 참조하면, 프로세싱 툴의 예시적인 컴퓨터 시스템(700)의 블록 다이어그램이 일 실시예에 따라 예시되어 있다. 일 실시예에서, 컴퓨터 시스템(700)은 프로세싱 툴에 커플링되어, 프로세싱 툴에서의 프로세싱을 제어한다. 컴퓨터 시스템(700)은 LAN(Local Area Network), 인트라넷, 엑스트라넷, 또는 인터넷 내의 다른 기계들에 연결(예컨대, 네트워킹)될 수 있다. 컴퓨터 시스템(700)은 클라이언트-서버 네트워크 환경에서 서버 또는 클라이언트 기계의 자격으로, 또는 피어-투-피어(또는 분산형) 네트워크 환경에서 피어 기계로서 동작할 수 있다. 컴퓨터 시스템(700)은 PC(personal computer), 태블릿 PC, STB(set-top box), PDA(Personal Digital Assistant), 셀룰러 텔레폰, 웹 어플라이언스, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 해당 기계에 의해 행해질 액션들을 특정하는 한 세트의 명령들을 (순차적으로 또는 다른 방식으로) 실행할 수 있는 임의의 기계일 수 있다. 추가로, 컴퓨터 시스템(700)에 대해 단일 기계만이 예시되지만, 용어 "기계"는 또한, 본 명세서에 설명된 방법론들 중 임의의 하나 이상을 수행하기 위한 명령들의 세트(또는 다수의 세트들)를 개별적으로 또는 공동으로 실행하는 기계(예컨대, 컴퓨터들)의 임의의 집합을 포함하도록 취해져야 한다.
컴퓨터 시스템(700)은 실시예들에 따라 프로세스를 수행하기 위해 컴퓨터 시스템(700)(또는 다른 전자 디바이스들)을 프로그래밍하는 데 사용될 수 있는 명령들이 저장되어 있는 비-일시적인 기계-판독가능 매체를 갖는 컴퓨터 프로그램 제품 또는 소프트웨어(722)를 포함할 수 있다. 기계-판독가능 매체는 기계(예컨대, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장하거나 송신하기 위한 임의의 메커니즘을 포함한다. 예컨대, 기계-판독가능(예컨대, 컴퓨터-판독가능) 매체는 기계(예컨대, 컴퓨터) 판독가능 저장 매체(예컨대, "ROM"(read only memory), "RAM"(random access memory), 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리 디바이스들 등), 기계(예컨대, 컴퓨터) 판독가능 송신 매체(전기, 광학, 음향 또는 다른 형태의 전파된 신호들(예컨대, 적외선 신호들, 디지털 신호들 등)) 등을 포함한다.
일 실시예에서, 컴퓨터 시스템(700)은 시스템 프로세서(702), 메인 메모리(704)(예컨대, ROM(read-only memory), 플래시 메모리, DRAM(dynamic random access memory), 이를테면 SDRAM(synchronous DRAM) 또는 RDRAM(Rambus DRAM) 등), 정적 메모리(706)(예컨대, 플래시 메모리, SRAM(static random access memory) 등), 및 2차 메모리(718)(예컨대, 데이터 저장 디바이스)를 포함하며, 이들은 버스(730)를 통해 서로 통신한다.
시스템 프로세서(702)는 마이크로시스템 프로세서, 중앙 프로세싱 유닛 등과 같은 하나 이상의 범용 프로세싱 디바이스들을 표현한다. 더 구체적으로, 시스템 프로세서는, CISC(complex instruction set computing) 마이크로시스템 프로세서, RISC(reduced instruction set computing) 마이크로시스템 프로세서, VLIW(very long instruction word) 마이크로시스템 프로세서, 다른 명령 세트들을 구현하는 시스템 프로세서, 또는 명령 세트들의 조합을 구현하는 시스템 프로세서들일 수 있다. 시스템 프로세서(702)는 또한, 하나 이상의 특수-목적 프로세싱 디바이스들, 이를테면 ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal system processor), 네트워크 시스템 프로세서 등일 수 있다. 시스템 프로세서(702)는 본 명세서에 설명된 동작들을 수행하기 위해 프로세싱 로직(726)을 실행하도록 구성된다.
컴퓨터 시스템(700)은 다른 디바이스들 또는 기계들과 통신하기 위한 시스템 네트워크 인터페이스 디바이스(708)를 더 포함할 수 있다. 컴퓨터 시스템(700)은 또한, 비디오 디스플레이 유닛(710)(예컨대, LCD(liquid crystal display), LED(light emitting diode display), 또는 CRT(cathode ray tube)), 영숫자 입력 디바이스(712)(예컨대, 키보드), 커서 제어 디바이스(714)(예컨대, 마우스), 및 신호 생성 디바이스(716)(예컨대, 스피커)를 포함할 수 있다.
2차 메모리(718)는, 본 명세서에 설명된 방법론들 또는 기능들 중 임의의 하나 이상을 구현하는 명령들(예컨대, 소프트웨어(722))의 하나 이상의 세트가 저장되어 있는 기계-액세스가능 저장 매체(732)(또는 더 구체적으로 컴퓨터-판독가능 저장 매체)를 포함할 수 있다. 소프트웨어(722)는 또한, 컴퓨터 시스템(700)에 의한 그 소프트웨어의 실행 동안 메인 메모리(704) 내에 그리고/또는 시스템 프로세서(702) 내에 완전히 또는 적어도 부분적으로 상주할 수 있으며, 메인 메모리(704) 및 시스템 프로세서(702)는 또한 기계-판독가능 저장 매체들을 구성한다. 소프트웨어(722)는 추가로, 시스템 네트워크 인터페이스 디바이스(708)를 통해 네트워크(720)에 걸쳐 송신 또는 수신될 수 있다. 일 실시예에서, 네트워크 인터페이스 디바이스(708)는 RF 커플링, 광학 커플링, 음향 커플링, 또는 유도성 커플링을 사용하여 동작할 수 있다.
기계-액세스가능 저장 매체(732)가 단일 매체인 것으로 예시적인 실시예에 도시되지만, 용어 "기계-판독가능 저장 매체"는, 명령들의 하나 이상의 세트들을 저장하는 단일 매체 또는 다수의 매체들(예컨대, 중앙집중식 또는 분산형 데이터베이스, 및/또는 연관된 캐시들 및 서버들)을 포함하도록 취해져야 한다. 용어 "기계-판독가능 저장 매체"는 또한, 기계에 의한 실행을 위한 명령들의 세트를 저장 또는 인코딩할 수 있고, 기계로 하여금 방법론들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하도록 취해져야 한다. 따라서, 용어 "기계-판독가능 저장 매체"는 솔리드-스테이트 메모리들, 광학 및 자기 매체들을 포함(그러나 이에 제한되지 않음)하도록 취해져야 한다.
전술한 명세서에서, 특정 예시적인 실시예들이 설명되었다. 다양한 수정들이 다음의 청구항들의 범위를 벗어나지 않으면서 본 발명에 대해 이루어질 수 있다는 것이 명백할 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 의미로 간주될 것이다.

Claims (20)

  1. 3D 구조를 에칭하는 방법으로서,
    마이크로파 플라즈마 챔버에서 상기 3D 구조를 제공하는 단계 - 상기 3D 구조는,
    기판; 및
    상기 기판 위의 실리콘 산화물 및 실리콘 질화물의 교번 층들을 포함함 -;
    제1 가스를 상기 마이크로파 플라즈마 챔버 내로 유동시키는 단계 - 상기 제1 가스는 황 및 불소를 포함함 -;
    제2 가스를 상기 마이크로파 플라즈마 챔버 내로 유동시키는 단계 - 상기 제2 가스는 가스는 비활성 가스를 포함함 -;
    상기 마이크로파 플라즈마 챔버에서 플라즈마를 점화시키는 단계; 및
    상기 실리콘 질화물을 에칭하는 단계를 포함하며, 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도는 50:1 이상인, 3D 구조를 에칭하는 방법.
  2. 제1항에 있어서,
    상기 제1 가스는 SF6을 포함하는, 3D 구조를 에칭하는 방법.
  3. 제1항에 있어서,
    상기 제2 가스는 Ar 또는 He를 포함하는, 3D 구조를 에칭하는 방법.
  4. 제1항에 있어서,
    상기 제2 가스에 대한 상기 제1 가스의 비율(제1 가스/제2 가스)은 0.3 이하인, 3D 구조를 에칭하는 방법.
  5. 제1항에 있어서,
    상기 기판의 온도는 500℃ 이하인, 3D 구조를 에칭하는 방법.
  6. 제5항에 있어서,
    상기 기판의 온도는 100℃ 이하인, 3D 구조를 에칭하는 방법.
  7. 제1항에 있어서,
    상기 마이크로파 플라즈마 챔버 내의 압력은 0.6 Torr 이하, 3D 구조를 에칭하는 방법.
  8. 제7항에 있어서,
    상기 마이크로파 플라즈마 챔버 내의 압력은 0.3 Torr 이하인, 3D 구조를 에칭하는 방법.
  9. 제1항에 있어서,
    제3 가스를 상기 마이크로파 플라즈마 챔버 내로 유동시키는 단계를 더 포함하며, 상기 제3 가스는 H2S 또는 DCS(dichloro-silane)를 포함하는, 3D 구조를 에칭하는 방법.
  10. 제1항에 있어서,
    상기 마이크로파 플라즈마 챔버는 복수의 마이크로파 애플리케이터들을 포함하며, 각각의 마이크로파 애플리케이터는 상이한 전력 소스에 커플링되는, 3D 구조를 에칭하는 방법.
  11. 제10항에 있어서,
    상기 복수의 애플리케이터들은 챔버 덮개와 모놀리식으로 통합되는, 3D 구조를 에칭하는 방법.
  12. 제1항에 있어서,
    상기 제1 가스 및 상기 제2 가스는 최상부 가스 주입 구조를 통해 상기 마이크로파 플라즈마 챔버 내로 유동되는, 3D 구조를 에칭하는 방법.
  13. 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법으로서,
    마이크로파 플라즈마 챔버에서 실리콘 질화물 및 실리콘 산화물을 포함하는 기판을 제공하는 단계 - 상기 마이크로파 플라즈마 챔버는,
    챔버;
    챔버 덮개 - 상기 챔버 덮개는 유전체 재료임 -;
    상기 덮개의 표면에 걸친 복수의 마이크로파 애플리케이터들;
    복수의 전력 소스들 - 각각의 전력 소스는 상기 복수의 마이크로파 애플리케이터들 중 하나에 커플링됨 -; 및
    상기 덮개를 통한 가스 주입 경로를 포함함 -;
    제1 가스를 상기 챔버 내로 유동시키는 단계 - 상기 제1 가스는 황 및 불소를 포함함 -;
    제2 가스를 상기 챔버 내로 유동시키는 단계 - 상기 제2 가스는 가스는 비활성 가스임 -;
    상기 챔버에서 플라즈마를 점화시키는 단계; 및
    상기 실리콘 질화물을 에칭하는 단계를 포함하며, 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도(실리콘 질화물:실리콘 산화물)는 50:1 이상인, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법.
  14. 제13항에 있어서,
    상기 제1 가스는 SF6을 포함하는, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법.
  15. 제13항에 있어서,
    상기 제2 가스는 Ar 또는 He를 포함하는, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법.
  16. 제13항에 있어서,
    상기 제2 가스에 대한 상기 제1 가스의 비율(제1 가스/제2 가스)은 0.3 이하인, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법.
  17. 제13항에 있어서,
    상기 기판의 온도는 100℃ 이하인, 실리콘 산화물에 대해 선택적으로 실리콘 질화물을 에칭하기 위한 방법.
  18. 3D 구조를 에칭하는 방법으로서,
    마이크로파 플라즈마 챔버에서 상기 3D 구조를 제공하는 단계 - 상기 3D 구조는,
    기판; 및
    기판 위에 실리콘 산화물 및 실리콘 질화물의 교번 층들을 포함하고, 상기 마이크로파 플라즈마 챔버는,
    챔버;
    챔버 덮개 - 상기 챔버 덮개는 유전체 재료임 -;
    상기 덮개의 표면에 걸친 복수의 마이크로파 애플리케이터들;
    복수의 전력 소스들 - 각각의 전력 소스는 상기 복수의 마이크로파 애플리케이터들 중 하나에 커플링됨 -; 및
    상기 덮개를 통한 가스 주입 경로를 포함함 -;
    제1 가스를 상기 챔버 내로 유동시키는 단계 - 상기 제1 가스는 황 및 불소를 포함함 -;
    제2 가스를 상기 챔버 내로 유동시키는 단계 - 상기 제2 가스는 가스는 비활성 가스임 -;
    상기 챔버에서 플라즈마를 점화시키는 단계; 및
    실리콘 질화물 층들을 에칭하는 단계를 포함하며, 실리콘 산화물에 대한 실리콘 질화물의 에칭 선택도(실리콘 질화물:실리콘 산화물)는 50:1 이상인, 3D 구조를 에칭하는 방법.
  19. 제18항에 있어서,
    상기 제1 가스는 SF6을 포함하고, 상기 제2 가스는 Ar 또는 He를 포함하는, 3D 구조를 에칭하는 방법.
  20. 제18항에 있어서,
    상기 기판의 온도는 100℃ 이하인, 3D 구조를 에칭하는 방법.
KR1020247014319A 2021-10-07 2022-09-19 마이크로파 플라즈마를 사용하는 실리콘 질화물의 저온 선택적 에칭 KR20240063194A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163253487P 2021-10-07 2021-10-07
US63/253,487 2021-10-07
US17/903,913 US20230109912A1 (en) 2021-10-07 2022-09-06 Low temperature selective etching of silicon nitride using microwave plasma
US17/903,913 2022-09-06
PCT/US2022/044029 WO2023059436A1 (en) 2021-10-07 2022-09-19 Low temperature selective etching of silicon nitride using microwave plasma

Publications (1)

Publication Number Publication Date
KR20240063194A true KR20240063194A (ko) 2024-05-09

Family

ID=85798585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247014319A KR20240063194A (ko) 2021-10-07 2022-09-19 마이크로파 플라즈마를 사용하는 실리콘 질화물의 저온 선택적 에칭

Country Status (5)

Country Link
US (1) US20230109912A1 (ko)
KR (1) KR20240063194A (ko)
CN (1) CN117957643A (ko)
TW (1) TW202335088A (ko)
WO (1) WO2023059436A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515820B2 (en) * 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
TW202025284A (zh) * 2018-09-10 2020-07-01 美商蘭姆研究公司 用於高深寬比圖案化及垂直縮放的膜堆疊簡化
US10741407B2 (en) * 2018-10-19 2020-08-11 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3D NAND etch
US11881384B2 (en) * 2019-09-27 2024-01-23 Applied Materials, Inc. Monolithic modular microwave source with integrated process gas distribution
US20210111033A1 (en) * 2019-10-10 2021-04-15 Applied Materials, Inc. Isotropic silicon nitride removal

Also Published As

Publication number Publication date
CN117957643A (zh) 2024-04-30
WO2023059436A1 (en) 2023-04-13
US20230109912A1 (en) 2023-04-13
TW202335088A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US11670489B2 (en) Modular microwave source with embedded ground surface
US20240186118A1 (en) Monolithic modular microwave source with integrated process gas distribution
JP7492636B2 (ja) モノリシックモジュラー高周波プラズマ源
KR20230138022A (ko) 그래핀의 저온 플라즈마 강화 화학 기상 증착 방법 및 장치
CN113169022B (zh) 在图案化和未图案化的基板上的沉积膜的顺序沉积和高频等离子体处理
JP2023166392A (ja) 統合温度制御を有するモノリシックモジュラーマイクロ波源
KR20240063194A (ko) 마이크로파 플라즈마를 사용하는 실리콘 질화물의 저온 선택적 에칭
JP7499359B2 (ja) マルチプル金属ハウジングを有するモジュラーマイクロ波源
TW202418347A (zh) 單片式模組化高頻電漿源的單片式源陣列、組件及處理工具
US12033835B2 (en) Modular microwave source with multiple metal housings