KR20240058541A - 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법 - Google Patents

파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20240058541A
KR20240058541A KR1020220139380A KR20220139380A KR20240058541A KR 20240058541 A KR20240058541 A KR 20240058541A KR 1020220139380 A KR1020220139380 A KR 1020220139380A KR 20220139380 A KR20220139380 A KR 20220139380A KR 20240058541 A KR20240058541 A KR 20240058541A
Authority
KR
South Korea
Prior art keywords
memory blocks
memory
storage device
type
write buffer
Prior art date
Application number
KR1020220139380A
Other languages
English (en)
Inventor
김진섭
권순현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220139380A priority Critical patent/KR20240058541A/ko
Priority to US18/301,781 priority patent/US20240143222A1/en
Publication of KR20240058541A publication Critical patent/KR20240058541A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

스토리지 장치는 복수의 제1 타입 메모리 블록들 중 하나 이상을 포함하는 라이트 버퍼를 설정할 수 있다. 그리고 스토리지 장치는 파워 오프 요청을 수신할 때 설정된 임계 조건이 만족되었는지 판단하고, 임계 조건이 만족되었다고 판단될 때 복수의 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 라이트 버퍼에 추가할 수 있다.

Description

파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF FOR CONTROLLING WRITE BUFFER WHILE PROCESSING POWER OFF REQUEST}
본 발명의 실시예들은 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터와, 스마트폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 외부 장치의 요청을 기초로 데이터를 저장하는 장치이다.
스토리지 장치는 메모리(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 컨트롤러를 더 포함할 수 있으며, 이러한 컨트롤러는 외부 장치로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 스토리지 장치에 포함된 메모리에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다.
한편, 스토리지 장치가 메모리에 데이터를 라이트하는 중에 스토리지 장치의 외부로부터 파워 오프 요청을 수신할 수 있다. 이 경우, 스토리지 장치는 파워 오프로 인해서 메모리에 라이트할 데이터가 손실되는 것을 방지할 필요가 있다.
본 발명의 실시예들은 파워 오프 시 데이터 손실을 방지할 수 있는 스토리지 장치 및 그 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, i) 복수의 제1 타입 메모리 블록들 및 복수의 제2 타입 메모리 블록들을 포함하는 메모리 및 ii) 제1 타입 메모리 블록들 중 하나 이상을 포함하고 외부로부터 라이트 요청된 데이터가 라이트되는 라이트 버퍼를 설정하고, 외부로부터 파워 오프 요청을 수신할 때 설정된 임계 조건이 만족되었는지 판단하고, 임계 조건이 만족되었다고 판단될 때 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 라이트 버퍼에 추가하는 컨트롤러를 포함하는 스토리지 장치를 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은, i) 외부로부터 파워 오프 요청을 수신하는 단계, ii) 파워 오프 요청을 수신할 때 설정된 임계 조건이 만족되었는지 판단하는 단계, iii) 임계 조건이 만족되었는지 여부에 따라 복수의 제1 타입 메모리 블록들 중 하나 이상을 포함하는 라이트 버퍼에 복수의 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 추가하는 단계 및 iv) 라이트 버퍼에 외부로부터 라이트 요청된 데이터를 라이트하는 단계를 포함하는 단계를 포함하는 스토리지 장치의 동작 방법을 제공할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, i) 복수의 제1 타입 메모리 블록들 및 복수의 제2 타입 메모리 블록들을 포함하는 메모리와 통신 가능한 메모리 인터페이스 및 ii) 제1 타입 메모리 블록들 중 하나 이상을 포함하고 외부로부터 라이트 요청된 데이터를 임시로 라이트하는 라이트 버퍼를 설정하고, 설정된 임계 조건이 만족되었다고 판단될 때 외부로부터 수신한 파워 오프 요청에 응답하여 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 라이트 버퍼에 추가하는 제어 회로를 포함하는 컨트롤러를 제공할 수 있다.
본 발명의 실시예들에 의하면, 파워 오프 시 데이터 손실을 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 개략적인 구성도이다.
도 2는 도 1의 메모리를 개략적으로 나타낸 블럭도이다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치의 개략적인 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 스토리지 장치가 라이트 버퍼에 데이터를 라이트하는 동작의 일 예를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 스토리지 장치가 파워 오프 요청을 수신할 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치가 임계 조건 만족 여부를 판단하는 동작의 일 예를 나타낸 순서도이다.
도 7은 본 발명의 실시예들에 따른 제1 메모리 영역 및 제2 메모리 영역을 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 스토리지 장치가 타깃 메모리 블록들을 선택하는 동작의 일 예를 나타낸 순서도이다.
도 9는 본 발명의 실시예들에 따른 스토리지 장치가 제1 메모리 영역에서 타깃 메모리 블록들을 선택하는 동작의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 스토리지 장치가 제2 메모리 영역에서 타깃 메모리 블록들을 선택하는 동작의 일 예를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 스토리지 장치의 동작 방법을 나타낸 도면이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 스토리지 장치(100)는 데이터를 저장하는 메모리(110)와, 메모리(110)를 제어하는 컨트롤러(120) 등을 포함할 수 있다.
메모리(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리(110)는 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리(110)는 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스할 수 있다. 즉, 메모리(110)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다.
예를 들면, 메모리(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작을 수행할 때, 메모리(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 수 있다. 리드 동작을 수행할 때, 메모리(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 수 있다. 소거 동작 시, 메모리(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 수 있다.
컨트롤러(120)는 메모리(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 리드 리클레임(RR, Read Reclaim) 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
컨트롤러(120)는 스토리지 장치(100)의 외부에 위치하는 장치(e.g. 호스트(HOST))의 요청에 따라 메모리(110)의 동작을 제어할 수 있다. 반면, 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리(110)의 동작을 제어할 수도 있다.
호스트(HOST)는 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, PDA(Personal Digital Assistants), 타블렛(tablet), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 인간의 제어에 따라 주행하거나 또는 자율 주행이 가능한 이동 장치(e.g. 차량, 로봇, 드론) 등일 수 있다.
호스트(HOST)는 적어도 하나의 운영 시스템(OS, operating system)을 포함할 수 있다. 운영 시스템은 호스트(HOST)의 기능 및 동작을 전반적으로 관리 및 제어할 수 있고, 호스트(HOST)와 스토리지 장치(100) 간의 상호 동작을 제공할 수 있다. 운영 시스템은 호스트(HOST)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운영 시스템으로 구분할 수 있다.
한편, 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다. 예시적으로 호스트 인터페이스(121)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, SMBus(System Management Bus) 프로토콜, I2C(Inter-Integrated Circuit) 프로토콜, I3C(Improved Inter-Integrated Circuit) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 사용하는 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리(110)와 연결되어 메모리(110)와의 통신을 위한 인터페이스를 제공할 수 있다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리(110)와 컨트롤러(120) 사이의 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 선택적으로 포함할 수 있다.
프로세서(124)는 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 수 있다. 예를 들면, 프로세서(124)는 설정된 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 수 있다. 랜더마이즈된 데이터는 메모리(110)에 제공되고, 메모리(110)의 메모리 셀 어레이에 프로그램될 수 있다.
프로세서(124)는 리드 동작 시 메모리(110)로부터 수신된 데이터를 디랜더마이즈할 수 있다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리(110)로부터 수신된 데이터를 디랜더마이즈할 수 있다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 수 있다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다. 이하, 본 발명의 실시예들에서 설명하는 스토리지 장치(100)의 동작은 프로세서(124)가 해당 동작이 정의된 펌웨어를 실행하는 방식으로 구현될 수 있다.
펌웨어는 스토리지 장치(100)를 구동하기 위해서 스토리지 장치(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다. 일 예로, 펌웨어는 전술한 기능적 계층들 각각을 실행하기 위한 코드가 정의된 바이너리 데이터를 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 스토리지 장치(100)에 요구하는 논리 주소(Logical Address)와 메모리(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 스토리지 장치(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리(110) 또는 메모리(110) 외부에 위치하는 별도의 비휘발성 메모리(e.g. ROM, NOR Flash)에서 워킹 메모리(125)로 로드될 수 있다. 프로세서(124)는 파워 온 이후 부팅 동작을 실행할 때, 먼저 펌웨어의 전체 또는 일부를 워킹 메모리(125)에 로드할 수 있다.
프로세서(124)는 컨트롤러(120)의 제반 동작을 제어하기 위해 워킹 메모리(125)에 로딩된 펌웨어에 정의된 논리 연산을 수행할 수 있다. 프로세서(124)는 펌웨어에 정의된 논리 연산을 수행한 결과를 워킹 메모리(125)에 저장할 수 있다. 프로세서(124)는 펌웨어에 정의된 논리 연산을 수행한 결과에 따라서, 컨트롤러(120)가 커맨드 또는 신호를 생성하도록 제어할 수 있다. 프로세서(124)는 수행되어야 할 논리 연산이 정의된 펌웨어의 부분이 메모리(110)에는 저장되어 있으나 워킹 메모리(125)에 로드되어 있지 않은 경우에, 펌웨어의 해당 부분을 메모리(110)로부터 워킹 메모리(125)에 로드하기 위한 이벤트(e.g. 인터럽트)를 발생시킬 수 있다.
한편, 프로세서(124)는 펌웨어를 구동하는데 필요한 메타 데이터를 메모리(110)에서 로드할 수 있다. 메타 데이터는 메모리(110)를 관리하기 위한 데이터로서, 메모리(110)에 저장되는 유저 데이터에 대한 관리 정보를 포함할 수 있다.
한편, 펌웨어는 스토리지 장치(100)가 생산되는 중 또는 스토리지 장치(100)가 실행되는 중에 업데이트될 수 있다. 컨트롤러(120)는 스토리지 장치(100)의 외부로부터 새로운 펌웨어를 다운로드하고, 기존 펌웨어를 새로운 펌웨어로 업데이트할 수 있다.
워킹 메모리(125)는 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 타겟 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정할 수 있다. 여기서, 타겟 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리(110)로부터 리드한 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 리드 데이터들 각각에 대해 설정된 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 리드 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 리드 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 설정된 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 수 있다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 수 있다.
에러 검출 및 정정 회로(126)는 모든 리드 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 리드 데이터에 포함된 섹터가 정정 가능한 경우 다음 리드 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 리드 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
한편, 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리(110)에 대하여 더욱 상세하게 설명한다.
도 2는 도 1의 메모리(110)를 개략적으로 나타낸 블럭도이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 비휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 비휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
이때, 복수의 메모리 셀 각각에 저장되는 데이터의 비트 수는 동적으로 결정될 수 있다. 예를 들어, 1비트의 데이터를 저장하는 싱글-레벨 셀이 3비트의 데이터를 저장하는 트리플-레벨 셀로 변경될 수 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치(100)의 개략적인 구조를 나타낸 도면이다.
도 3을 참조하면, 스토리지 장치(100)는 메모리(110) 및 컨트롤러(120)를 포함할 수 있다.
메모리(110)는 복수의 메모리 블록들(BLK)을 포함할 수 있다. 복수의 메모리 블록들(BLK) 중 일부는 제1 타입 메모리 블록들(BLK_TYPE_1)이고, 일부는 제2 타입 메모리 블록들(BLK_TYPE_2)일 수 있다. 따라서, 메모리(110)는 복수의 제1 타입 메모리 블록들(BLK_TYPE_1) 및 제2 타입 메모리 블록들(BLK_TYPE_2)을 포함할 수 있다.
한편, 컨트롤러(120)는 복수의 메모리 블록들(BLK) 중에서 제1 타입 메모리 블록들(BLK_TYPE_1) 및 제2 타입 메모리 블록들(BLK_TYPE_2)을 동적으로 결정할 수 있다. 즉, 제1 타입 메모리 블록들(BLK_TYPE_1)과 제2 타입 메모리 블록들(BLK_TYPE_2)은 서로 변환될 수 있다.
본 발명의 실시예들에서, 제1 타입 메모리 블록들(BLK_TYPE_1)과 제2 타입 메모리 블록들(BLK_TYPE_2)은 동작 속도에 따라 구분될 수 있다.
일 예로, 제2 타입 메모리 블록들(BLK_TYPE_2)은 제1 타입 메모리 블록들(BLK_TYPE_1)보다 고속으로 동작할 수 있다. 이때, 제2 타입 메모리 블록들(BLK_TYPE_2)의 저장 용량은 제1 타입 메모리 블록들(BLK_TYPE_1)의 저장 용량보다 작을 수 있다.
일 예로, 제1 타입 메모리 블록들(BLK_TYPE_1)은 MLC, TLC 또는 QLC 메모리 블록이고 제2 타입 메모리 블록들(BLK_TYPE_2)은 SLC 메모리 블록일 수 있다.
도 3에서, 컨트롤러(120)는 제1 타입 메모리 블록들(BLK_TYPE_1) 중 하나 이상을 포함하는 라이트 버퍼(WR_BUF)를 설정할 수 있다. 스토리지 장치(100)의 외부(e.g. 호스트(HOST))로부터 라이트 요청된 데이터는 라이트 버퍼(WR_BUF)에 라이트될 수 있다. 이하, 라이트 버퍼(WR_BUF)에 데이터가 라이트되는 동작의 일 예를 도 4를 통해 설명한다.
한편, 컨트롤러(120)는 특정한 상황에서 라이트 버퍼(WR_BUF)에 메모리 블록을 추가할 수 있다. 이하, 라이트 버퍼(WR_BUF)에 메모리 블록이 추가되는 일 예를 도 5를 통해 설명한다.
도 4는 본 발명의 실시예들에 따른 스토리지 장치(100)가 라이트 버퍼(WR_BUF)에 데이터를 라이트하는 동작의 일 예를 나타낸 도면이다.
도 4를 참조하면, 스토리지 장치(100)의 컨트롤러(120)는 스토리지 장치(100)의 외부로부터 라이트 요청된 데이터를 수신하고 (S410), 수신된 데이터를 라이트 버퍼(WR_BUF)에 라이트할 수 있다 (S420). 이때, 스토리지 장치(100)에 데이터를 라이트할 것을 요청하는 외부 장치는 일 예로 도 1에서 설명한 호스트(HOST)일 수 있다.
이후, 라이트 버퍼(WR_BUF)에 라이트된 데이터는 메모리(110)에 포함된 다른 메모리 블록들에 마이그레이션될 수 있다 (S430). 데이터가 마이그레이션된 이후에, 라이트 버퍼(WR_BUF)에 라이트된 데이터는 라이트 버퍼(WR_BUF)에서 삭제될 수 있다.
본 발명의 실시예들에서, 외부로부터 라이트 요청된 데이터의 손실을 방지하기 위해, 스토리지 장치(100)는 해당 데이터를 라이트 버퍼(WR_BUF)에 반드시 라이트해야 한다.
그러나 스토리지 장치(100)가 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작이 지연될 경우, 특정한 상황에서 해당 데이터가 손실될 가능성이 있다.
일 예로, 스토리지 장치(100)가 외부로부터 파워 오프 요청을 수신하였을 때, 스토리지 장치(100)는 파워 오프 상태로 진입하기 전에 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작을 완료해야 한다.
그러나 메모리(110)에 포함된 프리 메모리 블록의 개수가 부족하여 라이트 버퍼(WR_BUF)에 기 저장된 데이터를 마이그레이션하는 동작이 지연될 경우, 라이트 버퍼(WR_BUF)의 여유 공간이 부족하여 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작이 지연될 수 있다.
이 경우, 외부로부터 라이트 요청된 데이터가 라이트 버퍼(WR_BUF)에 라이트되기 전에 스토리지 장치(100)가 파워 오프 상태로 진입하여 결과적으로 외부로부터 라이트 요청된 데이터가 손실될 수 있다. 이로 인해, 이후에 스토리지 장치(100)가 파워 온 될 때 데이터 불일치(mismatch)가 발생할 수 있다.
전술한 문제를 방지하기 위해서, 스토리지 장치(100)는 외부로부터 파워 오프 요청을 수신하였을 때 설정된 임계 조건이 만족되었는지 판단할 수 있다. 그리고 스토리지 장치(100)는 임계 조건이 만족되었다고 판단될 때, 라이트 버퍼(WR_BUF)의 크기를 증가시켜서 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 보다 빠르게 라이트할 수 있다. 이를 통해, 스토리지 장치(100)는 파워 오프 상태로 진입하기 전에 외부로부터 라이트 요청된 데이터를 모두 라이트 버퍼(WR_BUF)에 라이트할 수 있다.
도 5는 본 발명의 실시예들에 따른 스토리지 장치(100)가 파워 오프 요청을 수신할 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 5에서, 스토리지 장치(100)의 컨트롤러(120)는 외부로부터 파워 오프 요청을 수신할 때, 임계 조건이 만족되었는지 판단할 수 있다.
컨트롤러(120)는 임계 조건이 만족되었다고 판단될 때 라이트 버퍼(WR_BUF)에 하나 이상의 타깃 메모리 블록들(TGT_BLK)을 추가할 수 있다. 이때, 타깃 메모리 블록들(TGT_BLK)은 제2 타입 메모리 블록들(BLK_TYPE_2) 중에서 선택될 수 있다.
이와 같이 라이트 버퍼(WR_BUF)의 크기를 증가시킴으로써, 컨트롤러(120)는 라이트 버퍼(WR_BUF)의 여유 공간이 부족하여 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작이 지연되는 것을 방지할 수 있다.
또한, 제2 타입 메모리 블록들(BLK_TYPE_2)은 제1 타입 메모리 블록들(BLK_TYPE_1)보다 고속으로 동작할 경우, 컨트롤러(120)는 외부(e.g. 호스트(HOST))로부터 라이트 요청된 데이터를 보다 빠르게 라이트 버퍼(WR_BUF)에 라이트할 수 있다.
이를 통해, 컨트롤러(120)는 파워 오프 상태로 진입하기 전에 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 임시로 라이트하는 동작을 완료할 수 있다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치(100)가 임계 조건 만족 여부를 판단하는 동작의 일 예를 나타낸 순서도이다.
스토리지 장치(100)의 컨트롤러(120)는 제1 타입 메모리 블록들(BLK_TYPE_1) 중 적어도 하나에 대해 가비지 컬렉션이 실행되는 중인지 판단할 수 있다(S610). 일 예로, 제1 타입 메모리 블록들(BLK_TYPE_1) 중에서 프리 메모리 블록의 개수가 임계 프리 메모리 블록 개수 이하일 때, 컨트롤러(120)는 제1 타입 메모리 블록들(BLK_TYPE_1) 중 적어도 하나에 대해 가비지 컬렉션을 실행할 수 있다.
제1 타입 메모리 블록들(BLK_TYPE_1) 중 적어도 하나에 대해 가비지 컬렉션이 실행되는 중일 때(S610-Y), 컨트롤러(120)는 임계 조건이 만족되었다고 판단할 수 있다(S620). 데이터가 저장될 수 있는 프리 메모리 블록의 개수가 부족한 상태이므로 라이트 버퍼(WR_BUF)에 기 저장된 데이터를 마이그레이션하는 동작이 지연될 수 있고, 또한 가비지 컬렉션이 실행되어 컨트롤러(120)가 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작이 지연될 수 있기 때문이다.
한편, S620 단계 이후에, 컨트롤러(120)는 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작의 스루풋을 임계 스루풋 이하로 선택적으로 설정할 수 있다(S630). 즉, 컨트롤러(120)는 라이트 버퍼(WR_BUF)에 데이터를 라이트하는 속도를 임계 속도 이하로 제한할 수 있다. 이는, 컨트롤러(120)가 프리 메모리 블록을 확보하기 위해 가비지 컬렉션을 보다 빠르게 실행하기 위함이다.
반면, 제1 타입 메모리 블록들(BLK_TYPE_1)에 대해 가비지 컬렉션이 실행되지 않을 때(S610-N), 컨트롤러(120)는 임계 조건이 불만족되었다고 판단할 수 있다(S640).
한편, 컨트롤러(120)가 임계 조건이 만족되었는지 여부를 도 6에서 설명한 방법과 다른 방법으로 판단할 수도 있다. 일 예로, 컨트롤러(120)는 제1 타입 메모리 블록들(BLK_TYPE_1) 및 제2 타입 메모리 블록들(BLK_TYPE_2) 중 적어도 하나에 대해 가비지 컬렉션이 실행되는 중일 때 임계 조건이 만족되었다고 판단할 수 있다. 다른 예로, 컨트롤러(120)는 제1 타입 메모리 블록들(BLK_TYPE_1) 및 제2 타입 메모리 블록들(BLK_TYPE_2) 중 적어도 하나에 대해 가비지 컬렉션 이외의 다른 백그라운드 동작(e.g. 웨어 레벨링, 리드 리클레임)이 실행되는 중일 때 임계 조건이 만족되었다고 판단할 수 있다. 또, 다른 예로, 컨트롤러(120)는 라이트 버퍼(WR_BUF) 내의 여유 공간의 크기가 임계 크기 이하일 때 임계 조건이 만족되었다고 판단할 수 있다.
이하, 스토리지 장치(100)가 도 5에서 설명한 타깃 메모리 블록들(TGT_BLK)을 선택하는 구체적인 실시예들을 설명한다.
도 7은 본 발명의 실시예들에 따른 제1 메모리 영역(AREA_1) 및 제2 메모리 영역(AREA_2)을 나타낸 도면이다.
도 7을 참조하면, 제1 메모리 영역(AREA_1)은 제2 타입 메모리 블록들(BLK_TYPE_2) 중에서 오버프로비저닝(OP, over-provisioning) 메모리 블록들을 포함할 수 있다. 오버프로비저닝 메모리 블록은 배드 메모리 블록을 대체하거나 또는 백그라운드 동작(e.g. 가비지 컬렉션, 웨어 레벨링)에 사용될 수 있는 여분의 메모리 블록일 수 있다. 오버프로비저닝 메모리 블록은 스토리지 장치(100)가 초기화될 때 유저 데이터를 저장하는 영역 및 메타 데이터를 저장하는 영역에 할당되지 않을 수 있다.
그리고 제2 메모리 영역(AREA_2)은 제2 타입 메모리 블록들(BLK_TYPE_2) 중에서 메타 데이터가 저장될 메모리 블록들을 포함할 수 있다.
본 발명의 실시예들에서, 스토리지 장치(100)의 컨트롤러(120)는 제1 메모리 영역(AREA_1) 및 제2 메모리 영역(AREA_2) 중 적어도 하나에서 타깃 메모리 블록들(TGT_BLK)을 선택할 수 있다.
도 8은 본 발명의 실시예들에 따른 스토리지 장치(100)가 타깃 메모리 블록들(TGT_BLK)을 선택하는 동작의 일 예를 나타낸 순서도이다.
도 8을 참조하면, 먼저 스토리지 장치(100)의 컨트롤러(120)는 제1 메모리 영역(AREA_1)에 포함된 메모리 블록들 중에서 사용 가능한 여유(reserved) 메모리 블록의 개수를 계산할 수 있다(S810). 이때, 여유 메모리 블록은 배드 메모리 블록을 대체하지 않는 상태일 수 있다. 그리고 여유 메모리 블록은 프리 메모리 블록일 수 있다.
그리고 컨트롤러(120)는 S810에서 계산된 여유 메모리 블록의 개수가 설정된 임계 개수 이상인지 판단한다(S820).
여유 메모리 블록의 개수가 임계 개수 이상일 때(S820-Y), 컨트롤러(120)는 제1 메모리 영역(AREA_1)에서 타깃 메모리 블록들(TGT_BLK)을 선택할 수 있다(S830). 제1 메모리 영역(AREA_1)에 포함된 일부 메모리 블록을 라이트 버퍼(WR_BUF)에 사용할 수 있을 만큼 제1 메모리 영역(AREA_1)에 여유 메모리 블록이 충분하기 때문이다.
반면, 여유 메모리 블록의 개수가 임계 개수 미만일 때(S820-N), 컨트롤러(120)는 제2 메모리 영역(AREA_2)에 포함된 메모리 블록에서 타깃 메모리 블록들(TGT_BLK)을 선택할 수 있다(S840). 제1 메모리 영역(AREA_1)에 포함된 메모리 블록을 라이트 버퍼(WR_BUF)에 사용하는 중에 배드 메모리 블록이 추가로 발생할 때, 해당 배드 메모리 블록을 대체할 메모리 블록을 제1 메모리 영역(AREA_1)에서 확보하지 못할 수 있기 때문이다.
도 9는 본 발명의 실시예들에 따른 스토리지 장치(100)가 제1 메모리 영역(AREA_1)에서 타깃 메모리 블록들(TGT_BLK)을 선택하는 동작의 일 예를 나타낸 도면이다.
도 9를 참조하면, 스토리지 장치(100)의 컨트롤러(120)는, 도 8에서 설명한 여유 메모리 블록의 개수가 임계 개수 이상일 때, 제1 메모리 영역(AREA_1)에 포함된 메모리 블록들 중에서 타깃 메모리 블록들(TGT_BLK)을 선택할 수 있다.
이때, 타깃 메모리 블록들(TGT_BLK)은 사용 가능한 여유 메모리 블록일 수 있다.
도 10은 본 발명의 실시예들에 따른 스토리지 장치(100)가 제2 메모리 영역(AREA_2)에서 타깃 메모리 블록들(TGT_BLK)을 선택하는 동작의 일 예를 나타낸 도면이다.
도 10을 참조하면, 스토리지 장치(100)의 컨트롤러(120)는, 도 8에서 설명한 여유 메모리 블록의 개수가 임계 개수 미만일 때, 제2 메모리 영역(AREA_2)에 포함된 메모리 블록들 중에서 타깃 메모리 블록들(TGT_BLK)을 선택할 수 있다.
이때, 타깃 메모리 블록들(TGT_BLK)은 현재 메타 데이터가 저장되지 않은 프리 메모리 블록일 수 있다.
도 11은 본 발명의 실시예들에 따른 스토리지 장치(100)의 동작 방법을 나타낸 도면이다.
도 11을 참조하면, 스토리지 장치(100)의 동작 방법은, 외부로부터 파워 오프 요청을 수신하는 단계(S1110)를 포함할 수 있다.
그리고 스토리지 장치(100)의 동작 방법은, 파워 오프 요청을 수신할 때 설정된 임계 조건이 만족되었는지 판단하는 단계(S1120)를 포함할 수 있다.
일 예로, 임계 조건은 제1 타입 메모리 블록들(BLK_TYPE_1) 중 적어도 하나에 대해 가비지 컬렉션이 실행되는 중일 때 만족될 수 있다.
그리고 스토리지 장치(100)의 동작 방법은, 임계 조건이 만족되었는지 여부에 따라, 라이트 버퍼(WR_BUF)에 복수의 제2 타입 메모리 블록들(BLK_TYPE_2) 중 하나 이상의 타깃 메모리 블록들(TGT_BLK)을 추가하는 단계(S1130)를 포함할 수 있다. 이때, 라이트 버퍼(WR_BUF)는 복수의 제1 타입 메모리 블록들(BLK_TYPE_1) 중 하나 이상을 포함할 수 있다.
이때, 제2 타입 메모리 블록들(BLK_TYPE_2)은 제1 타입 메모리 블록들(BLK_TYPE_1)보다 고속으로 동작할 수 있다.
일 예로, 임계 조건이 만족되었다고 판단될 때, 외부로부터 라이트 요청된 데이터를 라이트 버퍼(WR_BUF)에 라이트하는 동작의 스루풋은 임계 스루풋 이하로 설정될 수 있다.
한편, 타깃 메모리 블록들(TGT_BLK)은 제2 타입 메모리 블록들(BLK_TYPE_2) 중에서 오버프로비저닝 메모리 블록들을 포함하는 제1 메모리 영역(AREA_1) 및 메타 데이터가 저장될 메모리 블록들을 포함하는 제2 메모리 영역(AREA_2) 중 적어도 하나로부터 선택될 수 있다.
이때, S1130 단계는, 제1 메모리 영역(AREA_1)에 포함된 메모리 블록들 중 사용 가능한 여유 메모리 블록의 개수를 결정하는 단계 및 여유 메모리 블록의 개수에 따라, 제1 메모리 영역(AREA_1) 및 제2 메모리 영역(AREA_2) 중에서 타깃 메모리 블록들(TGT_BLK)을 선택할 메모리 영역을 결정하는 단계를 포함할 수 있다.
일 예로, 타깃 메모리 블록들(TGT_BLK)을 선택할 메모리 영역을 결정하는 단계는, 여유 메모리 블록의 개수가 설정된 임계 개수 이상일 때 제1 메모리 영역(AREA_1)에서 타깃 메모리 블록들(TGT_BLK)을 선택하고, 여유 메모리 블록의 개수가 임계 개수 미만일 때 제2 메모리 영역(AREA_2)에서 타깃 메모리 블록들(TGT_BLK)을 선택할 수 있다.
그리고 스토리지 장치(100)의 동작 방법은, 라이트 버퍼(WR_BUF)에 외부로부터 라이트 요청된 데이터를 라이트하는 단계(S1140)를 포함할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 스토리지 장치 110: 메모리
120: 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (14)

  1. 복수의 제1 타입 메모리 블록들 및 복수의 제2 타입 메모리 블록들을 포함하는 메모리; 및
    상기 제1 타입 메모리 블록들 중 하나 이상을 포함하고 외부로부터 라이트 요청된 데이터가 라이트되는 라이트 버퍼를 설정하고,
    외부로부터 파워 오프 요청을 수신할 때 설정된 임계 조건이 만족되었는지 판단하고,
    상기 임계 조건이 만족되었다고 판단될 때 상기 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 상기 라이트 버퍼에 추가하는 컨트롤러를 포함하는 스토리지 장치.
  2. 제1항에 있어서,
    상기 제2 타입 메모리 블록들은 상기 제1 타입 메모리 블록들보다 고속으로 동작하는 스토리지 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제1 타입 메모리 블록들 중 적어도 하나에 대해 가비지 컬렉션이 실행되는 중일 때 상기 임계 조건이 만족되었다고 판단하는 스토리지 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 임계 조건이 만족되었다고 판단될 때 외부로부터 라이트 요청된 데이터를 상기 라이트 버퍼에 라이트하는 동작의 스루풋을 임계 스루풋 이하로 설정하는 스토리지 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는,
    상기 제2 타입 메모리 블록들 중에서 오버프로비저닝 메모리 블록들을 포함하는 제1 메모리 영역 및 메타 데이터가 저장될 메모리 블록들을 포함하는 제2 메모리 영역 중 적어도 하나에서 상기 타깃 메모리 블록들을 선택하는 스토리지 장치.
  6. 제5항에 있어서,
    상기 컨트롤러는,
    상기 제1 메모리 영역에 포함된 메모리 블록들 중 사용 가능한 여유 메모리 블록의 개수가 설정된 임계 개수 이상일 때 상기 제1 메모리 영역에서 상기 타깃 메모리 블록들을 선택하고,
    상기 여유 메모리 블록의 개수가 상기 임계 개수 미만일 때 상기 제2 메모리 영역에서 상기 타깃 메모리 블록들을 선택하는 스토리지 장치.
  7. 외부로부터 파워 오프 요청을 수신하는 단계;
    상기 파워 오프 요청을 수신할 때 설정된 임계 조건이 만족되었는지 판단하는 단계;
    상기 임계 조건이 만족되었는지 여부에 따라 복수의 제1 타입 메모리 블록들 중 하나 이상을 포함하는 라이트 버퍼에 복수의 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 추가하는 단계; 및
    상기 라이트 버퍼에 외부로부터 라이트 요청된 데이터를 라이트하는 단계를 포함하는 스토리지 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 제2 타입 메모리 블록들은 상기 제1 타입 메모리 블록들보다 고속으로 동작하는 스토리지 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 임계 조건은,
    상기 제1 타입 메모리 블록들 적어도 하나에 대해 가비지 컬렉션이 실행되는 중일 때 만족되는 스토리지 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 임계 조건이 만족되었다고 판단될 때, 외부로부터 라이트 요청된 데이터를 상기 라이트 버퍼에 라이트하는 동작의 스루풋은 임계 스루풋 이하로 설정되는 스토리지 장치의 동작 방법.
  11. 제7항에 있어서,
    상기 타깃 메모리 블록들은,
    상기 제2 타입 메모리 블록들 중에서 오버프로비저닝 메모리 블록들을 포함하는 제1 메모리 영역 및 메타 데이터가 저장될 메모리 블록들을 포함하는 제2 메모리 영역 중 적어도 하나로부터 선택되는 스토리지 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 타깃 메모리 블록들을 추가하는 단계는,
    상기 제1 메모리 영역에 포함된 메모리 블록들 중 사용 가능한 여유 메모리 블록의 개수를 결정하는 단계; 및
    상기 여유 메모리 블록의 개수에 따라, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중에서 상기 타깃 메모리 블록들을 선택할 메모리 영역을 결정하는 단계를 포함하는 스토리지 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 타깃 메모리 블록들을 선택할 메모리 영역을 결정하는 단계는,
    상기 여유 메모리 블록의 개수가 설정된 임계 개수 이상일 때 상기 제1 메모리 영역에서 상기 타깃 메모리 블록들을 선택하고,
    상기 여유 메모리 블록의 개수가 상기 임계 개수 미만일 때 상기 제2 메모리 영역에서 상기 타깃 메모리 블록들을 선택하는 스토리지 장치의 동작 방법.
  14. 복수의 제1 타입 메모리 블록들 및 복수의 제2 타입 메모리 블록들을 포함하는 메모리와 통신 가능한 메모리 인터페이스; 및
    상기 제1 타입 메모리 블록들 중 하나 이상을 포함하고 외부로부터 라이트 요청된 데이터를 임시로 라이트하는 라이트 버퍼를 설정하고,
    설정된 임계 조건이 만족되었다고 판단될 때 외부로부터 수신한 파워 오프 요청에 응답하여 상기 제2 타입 메모리 블록들 중 하나 이상의 타깃 메모리 블록들을 상기 라이트 버퍼에 추가하는 제어 회로를 포함하는 컨트롤러.
KR1020220139380A 2022-10-26 2022-10-26 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법 KR20240058541A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220139380A KR20240058541A (ko) 2022-10-26 2022-10-26 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법
US18/301,781 US20240143222A1 (en) 2022-10-26 2023-04-17 Storage device controlling write buffer while processing power off request and method of operating the storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220139380A KR20240058541A (ko) 2022-10-26 2022-10-26 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20240058541A true KR20240058541A (ko) 2024-05-03

Family

ID=90834966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220139380A KR20240058541A (ko) 2022-10-26 2022-10-26 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20240143222A1 (ko)
KR (1) KR20240058541A (ko)

Also Published As

Publication number Publication date
US20240143222A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
KR20240069949A (ko) 리드 리트라이 동작의 성능을 개선한 메모리, 스토리지 장치 및 스토리지 장치의 동작 방법
KR20240058541A (ko) 파워 오프 요청을 처리할 때 라이트 버퍼를 제어하는 스토리지 장치 및 그 동작 방법
US20240176493A1 (en) Storage device for reducing delay of parity operation, controller and method for operating controller
US20240152451A1 (en) Storage device translating logical address on the basis of sequentiality of namespace, and method thereof
US20240143216A1 (en) Storage device managing metadata memory blocks each storing metadata units, and method of operating the same
US20240143186A1 (en) Storage device determining victim memory block for garbage collection or wear leveling, and method thereof
US20240184657A1 (en) Storage device for setting operation parameters for random access memory upon power-on and operation
US20240078042A1 (en) Storage device determining a policy for fetching commands from a plurality of command queues, and method thereof
US20240330197A1 (en) Storage device for compressing and storing journal, and operating method thereof
US20240176747A1 (en) Storage device for loading map segment and sending map segment to external device, and operating method thereof
US20240152276A1 (en) Storage device determining priorities on the basis of temperatures of memory dies and temperature variations, and method thereof
US20240338136A1 (en) Storage device reading and writing cold data based on identifier and operating method of the storage device
KR20240080829A (ko) 수집된 성능 정보를 기초로 타깃 동작을 제어하는 스토리지 장치 및 그 동작 방법
US20240143168A1 (en) Storage device controlling garbage collection or wear leveling on the basis of timestamp, and method thereof
US20240338123A1 (en) Storage device grouping a plurality of zones into zone cluster, system and operating method of the storage device
KR20240082580A (ko) 라이트 스루풋을 기초로 데이터가 라이트될 메모리 영역을 결정하는 스토리지 장치 및 그 동작 방법
US20240256278A1 (en) Memory and storage device for foggy-programming and fine-programming target data, and operating method thereof
US20240274201A1 (en) Storage device for determining memory cell type after data input during program operation and operating method thereof
US20240202090A1 (en) Storage device for storing temperature log information according to temperature storage level and operating method thereof
KR20240048197A (ko) 데이터 유닛의 디코딩 여부를 결정하는 디코딩 장치 및 그 동작 방법
KR20240034397A (ko) 타겟 동작에 대한 온도 쓰로틀링 모드 적용 여부를 결정하는 스토리지 장치 및 그 방법
KR20240095766A (ko) 데이터를 압축하여 저장하는 스토리지 장치 및 그 동작 방법
KR20240058364A (ko) 메모리 다이들의 온도를 기초로 데이터를 라이트하는 스토리지 장치 및 그 방법
KR20240146209A (ko) 우선 순위에 기반하여 슈퍼 메모리 블록에 저장된 데이터를 마이그레이션하는 스토리지 장치 및 그 동작 방법
KR20240038227A (ko) 리드 복구 레벨을 기초로 리드 커맨드를 처리하는 스토리지 장치, 시스템 및 시스템의 동작 방법