KR20240049100A - 채널 평탄도 개선을 위한 rf 칩 - Google Patents

Abstract

본 발명에 따르면, 기저대역 신호에 국부 발진 신호를 혼합하여 RF 신호를 출력하는 믹서, 제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 증폭단 및 상기 믹서와 상기 증폭단 사이에 구비되는 보상 커패시터 뱅크를 포함하고, 상기 보상 커패시터 뱅크는 상기 제1 제어 신호와 상보적인 제2 제어 신호에 따라 커패시턴스가 조절되는 RF 칩이다.

Description

채널 평탄도 개선을 위한 RF 칩{RF CHIP TO IMPROVE TRANSMIT CHANNEL FLATNESS}

본 발명은 채널 평탄도 개선을 위한 RF 칩에 관한 것이다.

송신기는 DR(Dynamic Range)를 위해 구동 증폭기(Driver Amplifier, DA)의 이득을 조절하는 기능을 지원한다. 예를 들어, 구동 증폭기는 복수의 단위 증폭기를 포함할 수 있고, 복수의 단위 증폭기를 슬라이스(slice)하는 것에 기초하여 이득을 조절할 수 있다. 이때, 이득의 조절에 따라 슬라이스되는 단위 증폭기의 개수가 변화하게 되고, 이에 따라 구동 증폭기의 입력 임피던스가 변할 수 있다. 구동 증폭기의 입력 임피던스의 변화는 채널 평탄도(channel flatness)의 열화를 초래하게 된다.

본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　채널 평탄도 개선을 위한 RF 칩을 제공하는 데 있다.

본 발명의 일 실시예로, 기저대역 신호에 국부 발진 신호를 혼합하여 RF 신호를 출력하는 믹서, 제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 증폭단 및 상기 믹서와 상기 증폭단 사이에 구비되는 보상 커패시터 뱅크를 포함하고, 상기 보상 커패시터 뱅크는 상기 제1 제어 신호와 상보적인 제2 제어 신호에 따라 커패시턴스가 조절되는 RF 칩이다.

예를 들어, 상기 제1 제어 신호는 상기 복수의 단위 증폭기 각각을 온 또는 오프시킬 수 있다.

예를 들어, 상기 보상 커패시터 뱅크는 각각이 복수의 커패시터 조절 회로를 포함하는 하나 이상의 서브 커패시터 뱅크를 포함할 수 있다.

예를 들어, 상기 복수의 커패시터 조절 회로 각각은: 상기 제2 제어 신호에 따라 온 또는 오프되는 스위치 및 상기 스위치에 연결된 하나 이상의 단위 커패시터를 포함할 수 있다.

예를 들어, 상기 복수의 커패시터 조절 회로는 상기 복수의 단위 증폭기와 동일한 개수만큼 구비될 수 있다.

예를 들어, 상기 복수의 단위 증폭기가 n개이고 상기 제1 제어 신호에 따라 상기 복수의 단위 증폭기 중 m개 - 상기 m은 n 이하의 자연수임 -;가 온되는 경우, 상기 복수의 커패시터 조절 회로는 상기 제2 제어 신호에 따라 n-m개가 온될 수 있다.

예를 들어, 상기 커패시턴스는 상기 복수의 단위 증폭기 중 오프되어 있는 단위 증폭기의 개수가 많을수록 큰 값을 가질 수 있다.

예를 들어, 상기 제2 제어 신호 및 상기 하나 이상의 서브 커패시터 뱅크를 개별적으로 동작시키기 위한 제3 제어 신호에 기초하여 상기 보상 커패시터 뱅크를 제어하는 제어 회로를 더 포함할 수 있다.

예를 들어, 상기 하나 이상의 서브 커패시터 뱅크는 상기 제3 제어 신호에 기초하여 각각이 온 또는 오프되고, 상기 복수의 커패시터 조절 회로는 상기 제2 제어 신호에 기초하여 각각이 온 또는 오프될 수 있다.

예를 들어, 상기 커패시턴스는 상기 제1 제어 신호에 따라 변화하는 상기 증폭단의 입력 임피던스를 보상할 수 있다.

예를 들어, 상기 복수의 단위 증폭기가 n개인 경우, 상기 제1 제어 신호 및 상기 제2 제어 신호의 크기는 n-비트일 수 있다.

예를 들어, 상기 믹서와 상기 보상 커패시터 뱅크 사이에 구비되는 매칭 네트워크를 더 포함할 수 있다.

본 발명의 일 실시예로, 기저대역 신호에 국부 발진 신호를 혼합하여 RF 신호를 출력하는 단계, 제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 단계 및 상기 제1 제어 신호와 상보적인 제2 제어 신호에 기초하여 상기 복수의 단위 증폭기의 입력단에 구비된 보상 커패시터 뱅크의 커패시턴스를 조절하는 단계를 포함하는 동작 방법이다.

예를 들어, 상기 보상 커패시터 뱅크에 포함되는 하나 이상의 서브 커패시터 뱅크를 개별적으로 동작시키기 위한 제3 제어 신호를 인가하는 단계를 더 포함할 수 있다.

예를 들어, 상기 복수의 단위 증폭기가 n개인 경우, 상기 제1 제어 신호 및 상기 제2 제어 신호의 크기는 n-비트일 수 있다.

본 발명의 일 실시예로, 프로세서, 상기 프로세서로부터 기저대역 신호를 수신하고, 상기 기저대역 신호로부터 RF 신호를 출력하도록 구성되는 RF 칩, 상기 RF 신호를 증폭하는 FEM 및 상기 RF 신호를 송신하는 안테나를 포함하고, 상기 RF 칩은: 상기 기저대역 신호에 국부 발진 신호를 혼합하여 상기 RF 신호를 출력하는 믹서, 제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 증폭단 및 상기 믹서와 상기 증폭단 사이에 구비되는 보상 커패시터 뱅크를 포함하고, 상기 보상 커패시터 뱅크는 상기 제1 제어 신호와 상보적인 제2 제어 신호에 따라 커패시턴스가 조절되는 전자 장치이다.

예를 들어, 상기 보상 커패시터 뱅크는 각각이 복수의 커패시터 조절 회로를 포함하는 하나 이상의 서브 커패시터 뱅크를 포함하고, 상기 복수의 커패시터 조절 회로는 상기 복수의 단위 증폭기와 동일한 개수만큼 구비될 수 있다.

예를 들어, 상기 복수의 단위 증폭기가 n개이고 상기 제1 제어 신호에 따라 상기 복수의 단위 증폭기 중 m개 - 상기 m은 n 이하의 자연수임 -;가 온되는 경우, 상기 복수의 커패시터 조절 회로는 상기 제2 제어 신호에 따라 n-m개가 온될 수 있다.

예를 들어, 상기 RF 칩은, 상기 제2 제어 신호 및 상기 하나 이상의 서브 커패시터 뱅크를 개별적으로 동작시키기 위한 제3 제어 신호에 기초하여 상기 보상 커패시터 뱅크를 제어하는 제어 회로를 더 포함할 수 있다.

예를 들어, 상기 커패시턴스는 상기 제1 제어 신호에 따라 변화하는 상기 증폭단의 입력 임피던스를 보상할 수 있다.

본 발명에 의하면, 채널 평탄도를 개선할 수 있는 RF 칩이 제공될 수 있다.

도 1은 본 발명의 일 실시예에 따른 RF 칩을 도시한 것이다.
도 2는 본 발명의 다른 일 실시예에 따른 RF 칩을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 보상 커패시터 뱅크를 도시한 것이다.
도 4는 도 3의 서브 커패시터 뱅크를 도시한 것이다.
도 5는 본 발명의 다른 일 실시예에 따른 서브 커패시터 뱅크 선택이 가능한 RF 칩을 도시한 것이다.
도 6은 도 5의 서브 커패시터 뱅크의 동작을 설명하기 위한 것이다.
도 7은 본 발명의 일 실시예에 따른 RF 칩의 동작 방법의 순서도이다.
도 8a 및 도 8b는 보상 커패시터 뱅크의 유무에 따른 증폭기 입력 커패시턴스를 도시한 것이다.
도 9a 및 도 9b는 보상 커패시터 뱅크의 유무에 따른 RF 신호의 채널 평탄도를 도시한 것이다.
도 10은 본 발명의 일 실시예에 따른 전자 장치를 도시한 것이다.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.

도 1은 본 발명의 일 실시예에 따른 RF 칩을 도시한 것이다.

도 1을 참조하면, 일 실시예에 따른 RF(Radio Frequency) 칩(100)은 기저대역 신호(BB) 또는 중간 주파수(Intermediate Frequency, IF) 신호를 RF 신호(RF)로 변환하고, RF 신호(RF)를 증폭시키고, 증폭된 신호를 송신하기 위한 다양한 구성들을 포함하는 칩 또는 IC(Integrated Circuit)로 정의될 수 있다. RF 칩(100)은 RF 체인 또는 송신 체인(TX chain)의 일부로 포함될 수 있다. RF 칩(100)은 믹서(110), 증폭단(120) 및 보상 커패시터 뱅크(130)를 포함할 수 있다.

믹서(110)는 기저대역 신호(BB)를 수신하고, 국부 발진(Local Oscillator, LO) 신호를 혼합하여 RF 신호(RF)를 출력할 수 있다. 국부 발진 신호는 기저대역 신호(BB)의 주파수를 RF 대역으로 상향 변환하기 위한 주파수를 가질 수 있다.

증폭단(120)은 믹서(110)로부터 출력된 RF 신호(RF)의 이득을 조절할 수 있다. 증폭단(120)은 RF 신호(RF)의 DR(Dynamic Range)을 위해 복수의 단위 증폭기(121)를 포함할 수 있다. 일 실시예로, 복수의 단위 증폭기(121)는 서로 병렬로 연결될 수 있으며, 제1 제어 신호(EN)에 따라 동작할 수 있다. 제1 제어 신호(EN)는 복수의 단위 증폭기(121) 각각을 슬라이스(slice), 즉 온(on) 또는 오프(off)시키기 위한 인에이블(enable) 신호일 수 있다. 제1 제어 신호(EN)는 복수의 단위 증폭기(121) 각각을 제어하기 위한 디지털 신호일 수 있다.

일 실시예로, 복수의 단위 증폭기(121)가 n개(여기서, n은 자연수임)인 경우, 제1 제어 신호(EN)의 크기는 n-비트일 수 있다. 복수의 단위 증폭기(121) 각각은 제1 제어 신호(EN)의 각 비트의 논리 상태에 따라 온되거나 오프될 수 있다. 증폭단(120)은 제1 제어 신호(EN)에 따라 온되는 단위 증폭기(121)의 개수를 제어함으로써 RF 신호(RF)의 이득을 조절할 수 있다.

증폭단(120)은 제1 제어 신호(EN)에 따라 동작하는 복수의 단위 증폭기(121)를 통해 RF 신호(RF)를 증폭하여 증폭된 RF 신호(A_RF)를 출력할 수 있다.

일 실시예로, 복수의 단위 증폭기(121)가 트랜지스터를 기반으로 구현될 경우, 제1 제어 신호(EN)에 의해 오프되는 단위 증폭기(121)에서, 트랜지스터의 게이트 바이어스(gate bias)는 접지 전압(VSS)으로 조절될 수 있다. 게이트 바이어스가 접지 전압이 됨에 따라, 오프된 단위 증폭기(121)의 입력 커패시턴스는 온된 단위 증폭기(121)의 입력 커패시턴스에 비하여 상대적으로 감소될 수 있다. 다시 말해서, 증폭단(120)의 입력 커패시턴스(Cin_Amp)(또는 임피던스)는 DR 조절에 따라 온 또는 오프되는 단위 증폭기(121)의 개수에 따라 달라질 수 있다.

특히, 상대적으로 오프되는 단위 증폭기(121)의 개수가 많아질수록 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 감소될 수 있다. 입력 커패시턴스(Cin_Amp)가 변화할 경우, RF 신호(RF)의 튜닝 주파수가 상대적으로 고주파수로 이동(up-shift)될 수 있다. 이러한 튜닝 주파수의 변화는 곧 채널 평탄도(channel flatness)를 열화시키게 된다.

본 발명의 일 실시예로, 상술한 증폭단(120)의 이득 조절에 따른 입력 커패시턴스(Cin_Amp)의 변화를 보상하기 위하여 믹서(110)와 증폭단(120) 사이에 보상 커패시터 뱅크(130)를 추가로 구비할 수 있다. 보상 커패시터 뱅크(130)는 믹서(110)와 증폭단(120) 사이에 구비될 수 있다. 보상 커패시터 뱅크(130)의 일 단은 믹서(110)의 출력단과 연결되고 타 단은 증폭단(120)의 입력단에 연결될 수 있다.

보상 커패시터 뱅크(130)는 제1 제어 신호(EN)와 상보적인(complementary) 제2 제어 신호(ENB)에 따라 커패시턴스가 조절될 수 있다. 여기서, 상보적이라 함은 제1 제어 신호(EN)에 따른 동작과 반대되는 동작을 제어하도록 제2 제어 신호(ENB)가 구성되는 것을 의미할 수 있다. 예를 들어 제2 제어 신호(ENB)에 포함된 각 비트의 논리는 제1 제어 신호(EN)에 포함된 각 비트의 논리와 반대일 수 있다. 제2 제어 신호(ENB)는 제1 제어 신호(EN)와 상보적으로 동작할 뿐이므로, 제1 제어 신호(EN)와 마찬가지로 복수의 단위 증폭기(121)가 n개인 경우에 그 크기는 n-비트일 수 있다.

일 실시예로, 제1 제어 신호(EN)에 따라 상대적으로 많은 수의 단위 증폭기(121)가 오프될 경우, 증폭단(120)의 입력 커패시턴스(Cin_Amp)는 상대적으로 감소될 수 있다. 이에 따라, 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB)는 보상 커패시터 뱅크(130)의 입력 커패시턴스(Cin_comp)를 증가시키도록 보상 커패시터 뱅크(130)를 제어할 수 있다. 즉, 보상 커패시터 뱅크(130)의 커패시턴스는 복수의 단위 증폭기(121) 중 오프되어 있는 단위 증폭기(121)의 개수가 많을수록 큰 값을 가질 수 있다.

일 실시예로, 제1 제어 신호(EN)에 따라 상대적으로 많은 수의 단위 증폭기(121)가 온될 경우, 증폭단(120)의 입력 커패시턴스(Cin_Amp)는 상대적으로 증가될 수 있다. 이에 따라, 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB)는 보상 커패시터 뱅크(130)의 입력 커패시턴스(Cin_comp)를 감소시키도록 보상 커패시터 뱅크(130)를 제어할 수 있다.

상술한 실시예들에 따라, 보상 커패시터 뱅크(130)의 커패시턴스는 제1 제어 신호(EN)에 따라 변화하는 증폭단(120)의 입력 임피던스를 보상할 수 있다. 따라서, 믹서(110)의 출력단에서 바라보는 입력 커패시턴스 또는 보상 커패시터 뱅크(130)의 입력 커패시턴스(Cin_comp)는 증폭단(120)의 이득 조절에 따른 커패시턴스 변동에도 불구하고 일정하게 유지될 수 있다.

이상 상술한 실시예들에 다르면, 본 발명은 증폭단(120)의 이득 조절에 따라 증폭단(120)의 입력 커패시턴스(Cin_Amp) 변동될 때, 믹서(110)와 증폭단(120) 사이에 구비된 보상 커패시터 뱅크(130)를 통해 변동을 보상함으로써 튜닝 주파수를 유지시키고 채널 평탄도의 열화를 방지할 수 있다. 특히, 본 발명은 이득 조절을 위한 증폭단(120)의 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB)를 통해 보상 커패시터 뱅크(130)를 제어함으로써, 증폭단(120)의 입력 커패시턴스(Cin_Amp)의 변동 방향을 보상하는 방향으로 보상 커패시터 뱅크(130)의 커패시턴스를 제어할 수 있다는 이점이 있다.

이하에서는, 상술한 RF 칩과 관련된 다양한 실시예들에 대하여 구체적으로 설명한다.

도 2는 본 발명의 다른 일 실시예에 따른 RF 칩을 도시한 것이다.

도 2를 참조하면, 다른 일 실시예에 따른 RF 칩(200)은 믹서(111, 112), 증폭단(120), 보상 커패시터 뱅크(130) 및 매칭 네트워크(140)를 포함할 수 있다.

믹서(111, 112)는 I_기저대역 신호(BB_I-1, BB_I-2) 및 Q_기저대역 신호(BB_Q-1, BB_Q-2)를 수신하고, 국부 발진 신호(LO)를 혼합하여 RF 신호(RF_1, RF_2)를 출력할 수 있다. I_기저대역 신호(BB_I-1, BB_I-2) 및 Q_기저대역 신호(BB_Q-1, BB_Q-2) 각각은 차동 신호일 수 있다. 제1 I_기저대역 신호(BB_I-1) 및 제2 I_기저대역 신호(BB_I-2)는 서로 반대의 위상을 가질 수 있고, 제1 Q_기저대역 신호(BB_Q-1) 및 제2 Q_기저대역 신호(BB_Q-2)는 서로 반대의 위상을 가질 수 있다. 믹서(111, 112)를 통해 RF 주파수로 변환된 I_기저대역 신호(BB_I-1, BB_I-2) 및 Q_기저대역 신호(BB_Q-1, BB_Q-2)는 매칭 네트워크(140)를 통해 통합될 수 있다.

매칭 네트워크(140)는 믹서(111, 112)의 출력 신호를 입력받고, RF 신호(RF_1, RF_2)를 출력한다. RF 신호(RF_1, RF_2)는 서로 반대 위상을 갖는 제1 RF 신호(RF_1) 및 제2 RF 신호(RF_2)를 포함하는 차동 신호일 수 있다. 매칭 네트워크(140)는 다양한 실시예들에 따라 변압기(transformer) 기반 네트워크, 션트(shunt) 인덕터 기반 네트워크, L-네트워크 기반 네트워크, LC 탱크 기반 네트워크 등으로 구현될 수 있다. 또는, 도 1과 같이 매칭 네트워크가 생략될 수도 있다.

증폭단(120)은 차동 신호를 각각 처리하기 위한 복수의 제1 단위 증폭기(122) 및 복수의 제2 단위 증폭기(123)를 포함할 수 있다. 복수의 제1 단위 증폭기(122)는 제1 RF 신호(RF_1)의 이득을 조절하고, 복수의 제2 단위 증폭기(123)는 제2 RF 신호(RF_2)의 이득을 조절하도록 구성될 수 있다. 복수의 제1 단위 증폭기(122)를 통해 조절된 이득을 갖는 제1 증폭 RF 신호(A_RF_1)가 출력되고, 복수의 제2 단위 증폭기(123)를 통해 조절된 이득을 갖는 제2 증폭 RF 신호(A_RF_2)가 출력될 수 있다.

복수의 제1 단위 증폭기(122) 및 복수의 제2 단위 증폭기(123) 각각은 제1 제어 신호(EN)에 따라 온 또는 오프될 수 있다.

보상 커패시터 뱅크(130)는 매칭 네트워크(140) 및 증폭단(120) 사이에 구비될 수 있다. 보상 커패시터 뱅크(130)는 증폭단(120) 제어를 위한 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB)에 따라 동작할 수 있다. 보상 커패시터 뱅크(130)는 제2 제어 신호(ENB)에 따라 커패시턴스가 조절될 수 있고, 이에 따라 보상 커패시터 뱅크(130)의 입력 커패시턴스(Cin_Comp)가 조절될 수 있다.

일 실시예로, 증폭단(120)을 출력되는 RF 신호(RF)는 특정 튜닝 주파수로 튜닝될 수 있다. 튜닝 주파수는 증폭단(120)의 입력 커패시턴스(Cin_Amp), 보상 커패시터 뱅크(130)의 커패시턴스 및 매칭 네트워크(140)의 임피던스에 기초하여 결정될 수 있다. 다시 말해서, 튜닝 주파수는 믹서(111, 112)의 출력단 또는 매칭 네트워크(140)의 입력단의 입력 임피던스에 기초하여 결정될 수 있다. 이때, 상술한 바와 같이 증폭단(120)의 입력 커패시턴스(Cin_Amp)는 이득 조절에 따라 변동되게 되는데, 이에 따라 튜닝 주파수도 함께 변동될 수 있다.

특히, RF 칩(200)이 저이득(low gain)으로 동작할 경우, 복수의 제1 단위 증폭기(122) 및 복수의 제2 단위 증폭기(123)에서 오프된 단위 증폭기(121)의 개수가 상대적으로 많아질 수 있다. 이는 곧 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 감소되는 것을 의미한다. 보상 커패시터 뱅크(130)는 증폭단(120)을 동작시키는 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB)에 따라 동작함으로써 증폭단(120)의 감소되는 입력 커패시턴스를 보상할 수 있다. 따라서, 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 변동되더라도 보상 커패시터 뱅크(130)의 커패시턴스가 이를 보상해줄 수 있으므로, 매칭 네트워크(140)의 입력단의 입력 임피던스는 일정하게 유지될 수 있다.

도 3은 본 발명의 일 실시예에 따른 보상 커패시터 뱅크를 도시한 것이다.

도 3을 참조하면, 보상 커패시터 뱅크(130)는 상술한 믹서(110) 또는 매칭 네트워크(140)로 연결되는 제1 차동 포트(P1-1, P1-2)와 증폭단(120)으로 연결되는 제2 차동 포트(P2-1, P2-2)에 연결될 수 있다. 보상 커패시터 뱅크(130)는 하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 포함할 수 있다.

하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k)는 공통적으로 인가되는 제2 제어 신호(ENB)에 따라 동작할 수 있다. 제2 제어 신호(ENB)에 기초하여, 하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 각각의 커패시턴스가 조절될 수 있다.

제2 제어 신호(ENB)가 공통적으로 인가되더라도, 각 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 조절되는 커패시턴스는 서로 상이할 수 있다. 예를 들어, 제1 서브 커패시터 뱅크(131_1)의 커패시턴스는 제2 제어 신호(ENB)에 따라 Ca만큼씩 조절될 수 있고, 제2 서브 커패시터 뱅크(131_2)의 커패시턴스는 Cb만큼씩 조절될 수 있고, 제3 서브 커패시터 뱅크(131_k)의 커패시턴스는 Cc만큼씩 조절될 수 있다. 여기서, Ca, Cb 및 Cc는 서로 상이한 실수 값일 수 있다.

일 실시예로, 각 서브 커패시터 뱅크(131_1, 131_2, 131_k)는 커패시턴스가 제1 제어 신호(EN)에 따라 조절되는 증폭단(120)의 이득 단계(gain step)에 따라 상이한 값을 갖도록 구현될 수 있다. 또한, 서브 커패시터 뱅크(131_1, 131_2, 131_k)는 k개(여기서, k는 자연수임)만큼 구비될 수 있는데, k도 증폭단(120)의 이득 단계에 따라 상이하게 설정될 수 있다.

도 4는 도 3의 서브 커패시터 뱅크를 도시한 것이다.

도 4를 참조하면, 하나의 서브 커패시터 뱅크(131_1)는 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)를 포함할 수 있다.

각 커패시터 조절 회로(132_1, 132_2, 132_n)는 스위치(S1, S2, Sn) 및 스위치(S1, S2, Sn)에 연결된 단위 커패시터(C1, C2, Cn)를 포함할 수 있다. 편의상, 도 4에서는 각 커패시터 조절 회로(132_1, 132_2, 132_n)에 포함되는 단위 커패시터(C1, C2, Cn)가 하나인 것으로 도시되었으나, 단위 커패시터(C1, C2, Cn)는 실시예에 따라 하나 이상이 스위치(S1, S2, Sn)에 연결될 수도 있다. 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)의 개수는 단위 증폭기(121)의 개수와 동일한 n개일 수 있다.

제2 제어 신호(ENB)는 각 커패시터 조절 회로(132_1, 132_2, 132_n)를 개별적으로 동작시킬 수 있도록 각 커패시터 조절 회로(132_1, 132_2, 132_n) 마다 인가될 수 있다. 예를 들어, 제2 제어 신호(ENB)가 n-비트인 경우, 제2 제어 신호(ENB)는 비트 단위로 각 커패시터 조절 회로(132_1, 132_2, 132_n)에 인가될 수 있다.

복수의 커패시터 조절 회로(132_1, 132_2, 132_n)는 제2 제어 신호(ENB)에 따라 개별적으로 동작될 수 있도록 복수의 단위 증폭기(121)와 동일한 개수만큼이 서브 커패시터 뱅크(131_1, 131_2, 131_k) 별로 구비될 수 있다. 예를 들어, 복수의 단위 증폭기(121)가 n개인 경우, 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)도 마찬가지로 n개가 서브 커패시터 뱅크(131_1, 131_2, 131_k) 별로 구비될 수 있다.

각 커패시터 조절 회로(132_1, 132_2, 132_n)에 포함된 스위치(S1, S2, Sn)는 비트 단위로 인가되는 제2 제어 신호(ENB)에 따라 온 또는 오프될 수 있다. 예를 들어, 비트 단위로 증폭단(120)에 인가되는 제1 제어 신호(EN)를 EN<n-1>, EN<n-2>, … ,EN<0>이라 하면, 비트 단위로 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)에 인가되는 제2 제어 신호(ENB)는 ENB<n-1>, ENB<n-2>, … ,ENB<0>이다. ENB<n-1>, ENB<n-2>, … ,ENB<0> 각각은 EN<n-1>, EN<n-2>, … ,EN<0> 각각과 서로 다른 논리를 가질 수 있다.

예를 들어, EN<n-1>, EN<n-2>, … ,EN<0>가 각각 '1', '1', '1'의 논리를 가지면, ENB<n-1>, ENB<n-2>, … ,ENB<0>는 각각 '0', '0', '0'의 논리를 가질 수 있고, 이 경우 모든 스위치(S1, S2, Sn)가 오프될 수 있다. 예를 들어, EN<n-1>, EN<n-2>, … ,EN<0>가 각각 '1', '1', '0'의 논리를 가지면, ENB<n-1>, ENB<n-2>, … ,ENB<0>는 각각 '0', '0', '1'의 논리를 가질 수 있고, 이 경우 복수의 커패시터 조절 회로(132_1, 132_2, 132_n) 중 ENB<0>이 인가되는 커패시터 조절 회로(132_n)만 동작하고 나머지는 오프될 수 있다.

다양한 실시예들에 따라 스위치(S1, S2, Sn)가 오프됨으로써 동작하지 않는 커패시터 조절 회로(132_1, 132_2, 132_n)의 경우, 스위치(S1, S2, Sn)에 연결된 하나 이상의 단위 커패시터(C1, C2, Cn)는 더 이상 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 전체 커패시턴스에 영향을 주지 못한다.

만약 제1 제어 신호(EN)에 따라 n개의 복수의 단위 증폭기(121) 중 m개(여기서, m은 n 이하의 자연수임)가 온되는 경우, 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)는 제2 제어 신호(ENB)에 따라 동작하는 스위치(S1, S2, Sn)에 기초하여 n-m개가 온될 수 있을 것이다.

하나 이상의 스위치(S1, S2, Sn)가 온될 경우, 온된 스위치(S1, S2, Sn)에 연결된 하나 이상의 단위 커패시터(C1, C2, Cn)의 등가 커패시턴스가 합산된 커패시턴스가 곧 보상 커패시터 뱅크(130) 전체의 커패시턴스이다. 따라서, 제1 제어 신호(EN)에 따라 오프되는 단위 증폭기(121)의 개수가 늘어날수록 제2 제어 신호(ENB)에 따라 온되는 커패시터 조절 회로(132_1, 132_2, 132_n)가 늘어날 것이고, 이에 따라 보상 커패시터 뱅크(130) 전체의 커패시턴스 또한 늘어날 수 있다. 결국, 오프된 단위 증폭기(121)의 개수가 늘어남에 따라 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 감소하더라도 보상 커패시터 뱅크(130)를 통해 감소된 커패시턴스가 보상될 수 있다.

도 5는 본 발명의 다른 일 실시예에 따른 서브 커패시터 뱅크 선택이 가능한 RF 칩을 도시한 것이다.

도 5를 참조하면, RF 칩(100)에는 추가적으로 보상 커패시터 뱅크(130)에 하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 개별적으로 동작시키기 위한 선택 신호(이하, 제3 제어 신호(Sel))가 인가될 수 있다. 제3 제어 신호(Sel)는 보상 커패시터 뱅크(130)에 인가될 수 있다.

제3 제어 신호(Sel)는 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 각각을 선택하기 위하여 개별적으로 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k)에 인가될 수 있다. 서브 커패시터 뱅크(131_1, 131_2, 131_k)가 k개일 경우, 마찬가지로 k개의 제3 제어 신호(Sel)가 인가될 수 있다. 또한, 각 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 조절되는 커패시턴스는 서로 상이할 수 있다.

제3 제어 신호(Sel)에 기초하여, 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 중 하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k)는 각각이 온 또는 오프될 수 있다. 여기서, 각 서브 커패시터 뱅크(131_1, 131_2, 131_k)가 오프되는 것은 상술한 단위 커패시터(C1, C2, Cn)와 마찬가지로 오프된 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 커패시턴스가 보상 커패시터 뱅크(130)의 전체 커패시턴스에 영향을 주지 못하는 것을 의미할 수 있다.

RF 칩(100)은 제3 제어 신호(Sel)에 기초하여 서로 상이한 커패시턴스를 갖는 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 온 또는 오프시킴으로써 보다 세밀(fine)한 커패시턴스 보상이 가능해질 수 있다. 예를 들어, k-1번째 제3 제어 신호(Sel_k-1)가 인가되는 제1 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 커패시턴스가 k-2번째 제3 제어 신호(Sel_k-2)가 인가되는 제2 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 커패시턴스 보다 크게 구현될 수 있다. 이 경우, 만약 제1 제어 신호(EN)에 따라 변동되는 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 클 경우, 보다 거친(coarse) 커패시턴스 보상을 위해 제1 서브 커패시터 뱅크(131_1, 131_2, 131_k)가 선택될 수 있다. 또는, 변동되는 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 작을 경우, 보다 세밀한 커패시턴스 보상을 위해 제2 서브 커패시터 뱅크(131_1, 131_2, 131_k)가 선택될 수 있다.

또는, 변동되는 증폭단(120)의 입력 커패시턴스(Cin_Amp)에 따라 적어도 두 개의 서브 커패시터 뱅크(131_1, 131_2, 131_k)가 선택 및 조합될 수도 있을 것이다.

실시예에 따라, 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k)의 개수 k를 더 늘릴수록, 보다 세밀한 커패시턴스 보상이 가능해질 수 있다.

도 6은 도 5의 서브 커패시터 뱅크의 동작을 설명하기 위한 것이다.

도 6을 참조하면, 일 실시예에 따른 서브 커패시터 뱅크(131_1, 131_2, 131_k)에 포함된 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)에는, 제2 제어 신호(ENB) 및 제3 제어 신호(Sel_k, 편의상 k번째를 기준으로 설명함)에 기초하여 보상 커패시터 뱅크(130)를 제어하는 제어 회로(133_1, 133_2, 133_n)가 연결될 수 있다. 제어 회로(133_1, 133_2, 133_n)는 각 스위치(S1, S2, Sn)에 연결될 수 있도록 복수 개가 구비될 수 있다.

제어 회로(133_1, 133_2, 133_n)는 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)에 포함된 복수의 스위치(S1, S2, Sn) 각각에 연결될 수 있다. 제어 회로(133_1, 133_2, 133_n)는 제2 제어 신호(ENB) 및 제3 제어 신호(Sel_k)를 입력으로 가질 수 있다. 일 실시예로, 제2 제어 신호(ENB)는 비트 단위 마다 제어 회로(133_1, 133_2, 133_n)에 인가될 수 있고, 제3 제어 신호(Sel_k)는 하나의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 단위로 제어 회로(133_1, 133_2, 133_n)에 인가될 수 있다. 즉, 하나의 서브 커패시터 뱅크(131_1, 131_2, 131_k)에 연결된 제어 회로(133_1, 133_2, 133_n)에는 공통적인 제3 제어 신호(Sel_k)가 인가될 수 있다.

제어 회로(133_1, 133_2, 133_n)는 제2 제어 신호(ENB) 및 제3 제어 신호(Sel_k) 각각의 논리 상태에 따라 스위치(S1, S2, Sn)를 온 또는 오프시킬 수 있다. 예를 들어, 제3 제어 신호(Sel_k)가 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 온을 지시하는 경우, 제어 회로(133_1, 133_2, 133_n)는 제2 제어 신호(ENB)의 각 비트의 논리 상태에 따라 스위치(S1, S2, Sn) 각각을 온 또는 오프시킬 수 있다. 예를 들어, 제3 제어 신호(Sel_k)가 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 오프를 지시하는 경우, 제어 회로(133_1, 133_2, 133_n)는 모든 스위치(S1, S2, Sn)를 오프시킬 수 있다. 이 경우, 제어 회로(133_1, 133_2, 133_n)가 연결된 하나의 서브 커패시터 뱅크(131_1, 131_2, 131_k)는 보상 커패시터 뱅크(130)의 전체 커패시턴스에 영향을 주지 못한다.

결국, 제어 회로(133_1, 133_2, 133_n)는 제3 제어 신호(Sel_k)에 기초하여 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 중 하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 동작시키고, 동작하는 하나 이상의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 각각에 포함된 복수의 커패시터 조절 회로(132_1, 132_2, 132_n)를 제2 제어 신호(ENB)에 기초하여 온 또는 오프 시킬 수 있다.

상술한 실시예들에 따르면, 본 발명은 제어 회로(133_1, 133_2, 133_n)를 통해 보상 커패시터 뱅크(130)를 제어할 수 있다. 특히, 본 발명은 제1 제어 신호(EN)에 따라 변동되는 증폭단(120)의 입력 커패시턴스(Cin_Amp)를 고려하여 상이한 커패시턴스를 갖는 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k) 중 몇 개의 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 동작시키거나, 또는 어떤 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 동작시킬 수 있다. 따라서, 입력 커패시턴스의 변동 정도에 따라 보다 거친 또는 보다 세밀한 커패시턴스 보상 및 채널 평탄도 개선이 가능할 수 있다.

도 7은 본 발명의 일 실시예에 따른 RF 칩의 동작 방법의 순서도이다.

도 7을 참조하면, S1010에서, RF 칩(100, 200)은 기저대역 신호(BB)에 국부 발진 신호를 혼합하여 RF 신호(RF)를 출력할 수 있다.

S1020에서, RF 칩(100, 200)은 제1 제어 신호(EN)에 따라 동작하는 복수의 단위 증폭기(121)를 통해 RF 신호(RF)를 증폭할 수 있다. 이때, 복수의 단위 증폭기(121)는 제1 제어 신호(EN)에 따라 하나 이상이 온 또는 오프될 수 있고, 이에 따라 RF 신호(RF)의 이득이 조절될 수 있다.

S1030에서, RF 칩(100, 200)은 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB)에 기초하여 복수의 단위 증폭기(121)의 입력단에 구비된 보상 커패시터 뱅크(130)의 커패시턴스를 조절할 수 있다. 이때, 복수의 단위 증폭기(121)가 n개인 경우, 제1 제어 신호(EN) 및 제2 제어 신호(ENB)의 크기는 n-비트일 수 있다.

S1030 단계는 S1020 단계와 상보적으로 수행될 수 있다. 즉, 제1 제어 신호(EN)의 인가에 따라 RF 신호(RF)의 이득이 조절되고, 이와 함께 제2 제어 신호(ENB)의 인가에 따라 RF 신호(RF)의 이득 조절에 따라 변동되는 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 보상될 수 있다.

일 실시예로, 동작 방법은 보상 커패시터 뱅크(130)에 포함되는 하나 이상의 서브 보상 커패시터 뱅크(130)를 개별적으로 동작시키기 위한 제3 제어 신호(Sel)를 인가하는 단계를 더 포함할 수 있다. 제3 제어 신호(Sel)의 인가는 S1030 단계와 함께 수행될 수 있다. 제3 제어 신호(Sel)가 인가되는 제어 회로(133_1, 133_2, 133_n)는 제2 제어 신호(ENB)의 논리 상태와 제3 제어 신호(Sel)의 논리 상태를 고려하여 서브 보상 커패시터 뱅크(130)와 서브 보상 커패시터에 포함된 커패시터 조절 회로(132_1, 132_2, 132_n)를 온 또는 오프시킬 수 있다.

도 8a 및 도 8b는 보상 커패시터 뱅크의 유무에 따른 증폭기 입력 커패시턴스를 도시한 것이다. 도 8a 및 도 8b는 편의상 제1 제어 신호(EN)가 4-비트인 것으로 도시되었으나, 본 발명의 실시예들이 이에 제한되는 것은 아닐 것이다.

도 8a를 참조하면, 만약 보상 커패시터 뱅크(130)가 없는 경우, 제1 제어 신호(EN)의 각 비트 중 논리 '0'인 비트가 많아질수록, 즉 오프되는 단위 증폭기(121)가 많아질수록 입력 커패시턴스가 스미스 차트(smith chart) 상에서 감소되는 것을 확인할 수 있다.

반면, 본 발명과 같이 보상 커패시터 뱅크(130)가 존재할 경우, 도 8b와 같이 제1 제어 신호(EN)에 따라 단위 증폭기(121)의 상태가 변동되더라도 입력 커패시턴스의 거의 변동되지 않고 일정한 범위 내에서 유지되는 것을 확인할 수 있다. 이는 곧, 변동되는 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 보상 커패시터 뱅크(130)를 통해 보상되는 것을 의미한다.

도 9a 및 도 9b는 보상 커패시터 뱅크의 유무에 따른 RF 신호의 채널 평탄도를 도시한 것이다. 도 9a 및 도 9b에서, 슬라이스는 복수의 단위 증폭기(121) 중 온되어 있는 단위 증폭기(121)의 수를 의미한다.

도 9a를 참조하면, 만약 보상 커패시터 뱅크(130)가 없는 경우, 단위 증폭기(121)가 모두 온 상태일 때 국부 발진 신호의 주파수(오프셋 주파수가 0인 지점)를 기준으로 상측 대역(upper-side band)과 하측 대역(low-side band)가 대칭이 되도록 RF 신호(RF)가 튜닝될 수 있다. 그러나, 슬라이스 개수가 작아질수록, 즉 오프되는 단위 증폭기(121)가 많아질수록 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 감소됨에 따라 튜닝 주파수가 점차 고주파수로 이동(high-shift)할 수 있다. 이는 결국 채널 평탄도의 열화를 초래할 수 있다.

반면, 본 발명과 같이 보상 커패시터 뱅크(130)가 존재할 경우, 도 9b와 같이 슬라이스 개수가 줄어들더라도 변동되는 입력 커패시턴스가 보상될 수 있으므로 튜닝 주파수가 유지되는 것을 확인할 수 있다. 튜닝 주파수가 유지됨에 따라 상측 대역과 하측 대역의 대칭성도 유지될 수 있으며, 이에 따라 채널 평탄도도 유지될 수 있다.

채널 평탄도가 유지됨은 곧 채널 내의 전력(Pout) 편차가 줄어드는 것을 의미하며, 이는 곧 EVM(Error Vector Magnitude) 성능이 향상됨을 의미한다. 또한, 상측 및 하측 대역이 비대칭인 것은 곧 RB(Resource Block)에 따라 전력이 비대칭적임을 의미하는데, 만약 보상 커패시터 뱅크(130)가 존재하지 않는다면 이러한 RB 간 전력 비대칭성을 해소하기 위한 캘리브레이션(calibration)이 별도로 수행되어야 한다.

그러나, 본 발명의 실시예들에 따라 보상 커패시터 뱅크(130)가 구비될 경우, RB 간 비대칭성이 해소되므로 본 발명은 별도로 주파수에 따른 캘리브레이션이 필요하지 않다는 이점이 있다.

도 10은 본 발명의 일 실시예에 따른 전자 장치를 도시한 것이다. 이하에서는, 상술한 부분과 중복되는 부분에 대한 상세한 설명은 생략한다.

도 10을 참조하면, 일 실시예에 따른 전자 장치(10)는 프로세서(11), RF 칩(100), FEM(Front-End Module)(12) 및 안테나(13)를 포함할 수 있다.

프로세서(11)는 디지털 신호를 처리하고, 디지털 신호를 아날로그 신호로 변환할 수 있다. 또는, 프로세서(11)는 아날로그 신호를 디지털 신호로 변환 및 처리할 수도 있다. 변환되거나, 또는 변환하고자 하는 아날로그 신호는 기저대역을 갖는 기저대역 신호(BB)일 수 있다. 프로세서(11)는 기저대역 신호(BB)를 RF 칩(100)에 전달할 수 있다. 프로세서(11)는 예를 들어 모뎀, AP(Application Processor) 또는 AP 내부에 모뎀의 기능이 통합된 ModAP일 수 있다.

RF 칩(100)은 프로세서(11)로부터 수신한 기저대역 신호(BB)를 상향 변환하여 RF 신호(RF)를 FEM(12)으로 출력할 수 있다. RF 칩(100)은 상술한 본 발명의 실시예들에 따라 구현될 수 있다.

일 실시예로, RF 칩(100)은 믹서(110), 증폭단(120) 및 보상 커패시터 뱅크(130)를 포함할 수 있다. 믹서(110)는 프로세서(11)로부터 전달된 기저대역 신호(BB)를 RF 주파수 대역으로 변환할 수 있다. 증폭단(120)은 제1 제어 신호(EN)에 따라 이득이 조절될 수 있다. 증폭단(120)에 포함된 복수의 단위 증폭기(121)들은 제1 제어 신호(EN)에 따라 각각이 온 또는 오프되며, 이에 따라 증폭단(120)의 입력 커패시턴스(Cin_Amp)가 변동될 수 있다.

제1 제어 신호(EN)에 따라 증폭단(120)의 이득이 조절될 때, 제1 제어 신호(EN)와 상보적인 제2 제어 신호(ENB) 및/또는 보상 커패시터 뱅크(130)에 포함된 복수의 서브 커패시터 뱅크(131_1, 131_2, 131_k)를 선택하기 위한 제3 제어 신호(Sel)에 기초하여 보상 커패시터 뱅크(130)의 커패시턴스가 조절될 수 있다. 일 실시예로, 이러한 제2 제어 신호(ENB) 및/또는 제3 제어 신호(Sel)는 프로세서(11)를 통해 RF 칩(100)에 인가될 수 있다.

따라서, 증폭단(120)의 입력 커패시턴스(Cin_Amp)의 변동이 보상 커패시터 뱅크(130)의 커패시턴스에 의해 보상될 수 있다. 그렇다면, 믹서(110)의 출력단에서 바라보는 입력 커패시턴스는 일정하게 유지될 수 있다. 결국, RF 신호(RF)의 튜닝 주파수는 증폭단(120)의 동작에도 불구하고 유지될 수 있으며, 이에 따라 채널 평탄도의 열화가 방지될 수 있을 것이다.

FEM(12)은 RF 칩(100)으로부터 출력된 RF 신호(RF)를 증폭하거나, 또는 증폭된 RF 신호(RF)를 하나 이상의 신호 경로로 가이드하도록 구성될 수 있다. 이를 위하여, FEM(12)은 하나 이상의 PA(Power Amplifier) 및 하나 이상의 스위치를 포함할 수 있다. FEM(12)은 다양한 연결 인터페이스(예를 들어, MIPI(Mobile Industry Processor Interface) 등)를 통해 RF 칩(100)과 연결될 수 있고, RF 칩(100)의 제어에 따라 동작할 수 있다.

안테나(13)는 FEM(12)으로부터 수신한 RF 신호(RF)를 다른 무선 통신 장치로 전송할 수 있다.

이상, 상술한 실시예의 전자 장치(10)는 송신 체인 관점에서 설명되었으나, 다양한 실시예들에 따라 수신 체인(Rx chain)을 포함할 수 있고, 이 경우 수신한 RF 신호(RF)를 처리하는 동작을 수행할 수도 있을 것이다.

상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (20)

1. 기저대역 신호에 국부 발진 신호를 혼합하여 RF 신호를 출력하는 믹서;
   제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 증폭단; 및
   상기 믹서와 상기 증폭단 사이에 구비되는 보상 커패시터 뱅크를 포함하고,
   상기 보상 커패시터 뱅크는 상기 제1 제어 신호와 상보적인 제2 제어 신호에 따라 커패시턴스가 조절되는 RF 칩.
   
2. 제1항에 있어서,
   상기 제1 제어 신호는 상기 복수의 단위 증폭기 각각을 온 또는 오프시키는 RF 칩.
   
3. 제1항에 있어서,
   상기 보상 커패시터 뱅크는 각각이 복수의 커패시터 조절 회로를 포함하는 하나 이상의 서브 커패시터 뱅크를 포함하는 RF 칩.
   
4. 제3항에 있어서,
   상기 복수의 커패시터 조절 회로 각각은:
   상기 제2 제어 신호에 따라 온 또는 오프되는 스위치; 및
   상기 스위치에 연결된 하나 이상의 단위 커패시터를 포함하는 RF 칩.
   
5. 제3항에 있어서,
   상기 복수의 커패시터 조절 회로는 상기 복수의 단위 증폭기와 동일한 개수만큼 구비되는 RF 칩.
   
6. 제5항에 있어서,
   상기 복수의 단위 증폭기가 n개이고 상기 제1 제어 신호에 따라 상기 복수의 단위 증폭기 중 m개 - 상기 m은 n 이하의 자연수임 -;가 온되는 경우,
   상기 복수의 커패시터 조절 회로는 상기 제2 제어 신호에 따라 n-m개가 온되는 RF 칩.
   
7. 제2항에 있어서,
   상기 커패시턴스는 상기 복수의 단위 증폭기 중 오프되어 있는 단위 증폭기의 개수가 많을수록 큰 값을 갖는 RF 칩.
   
8. 제3항에 있어서,
   상기 제2 제어 신호 및 상기 하나 이상의 서브 커패시터 뱅크를 개별적으로 동작시키기 위한 제3 제어 신호에 기초하여 상기 보상 커패시터 뱅크를 제어하는 제어 회로를 더 포함하는 RF 칩.
   
9. 제8항에 있어서,
   상기 하나 이상의 서브 커패시터 뱅크는 상기 제3 제어 신호에 기초하여 각각이 온 또는 오프되고,
   상기 복수의 커패시터 조절 회로는 상기 제2 제어 신호에 기초하여 각각이 온 또는 오프되는 RF 칩.
   
10. 제1항에 있어서,
    상기 커패시턴스는 상기 제1 제어 신호에 따라 변화하는 상기 증폭단의 입력 임피던스를 보상하는 RF 칩.
    
11. 제1항에 있어서,
    상기 복수의 단위 증폭기가 n개인 경우, 상기 제1 제어 신호 및 상기 제2 제어 신호의 크기는 n-비트인 RF 칩.
    
12. 제1항에 있어서,
    상기 믹서와 상기 보상 커패시터 뱅크 사이에 구비되는 매칭 네트워크를 더 포함하는 RF 칩.
    
13. 기저대역 신호에 국부 발진 신호를 혼합하여 RF 신호를 출력하는 단계;
    제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 단계; 및
    상기 제1 제어 신호와 상보적인 제2 제어 신호에 기초하여 상기 복수의 단위 증폭기의 입력단에 구비된 보상 커패시터 뱅크의 커패시턴스를 조절하는 단계를 포함하는 동작 방법.
    
14. 제13항에 있어서,
    상기 보상 커패시터 뱅크에 포함되는 하나 이상의 서브 커패시터 뱅크를 개별적으로 동작시키기 위한 제3 제어 신호를 인가하는 단계를 더 포함하는 동작 방법.
    
15. 제13항에 있어서,
    상기 복수의 단위 증폭기가 n개인 경우, 상기 제1 제어 신호 및 상기 제2 제어 신호의 크기는 n-비트인 동작 방법.
    
16. 프로세서;
    상기 프로세서로부터 기저대역 신호를 수신하고, 상기 기저대역 신호로부터 RF 신호를 출력하도록 구성되는 RF 칩;
    상기 RF 신호를 증폭하는 FEM; 및
    상기 RF 신호를 송신하는 안테나를 포함하고,
    상기 RF 칩은:
    상기 기저대역 신호에 국부 발진 신호를 혼합하여 상기 RF 신호를 출력하는 믹서;
    제1 제어 신호에 따라 동작하는 복수의 단위 증폭기를 통해 상기 RF 신호를 증폭하는 증폭단; 및
    상기 믹서와 상기 증폭단 사이에 구비되는 보상 커패시터 뱅크를 포함하고,
    상기 보상 커패시터 뱅크는 상기 제1 제어 신호와 상보적인 제2 제어 신호에 따라 커패시턴스가 조절되는 전자 장치.
    
17. 제16항에 있어서,
    상기 보상 커패시터 뱅크는 각각이 복수의 커패시터 조절 회로를 포함하는 하나 이상의 서브 커패시터 뱅크를 포함하고,
    상기 복수의 커패시터 조절 회로는 상기 복수의 단위 증폭기와 동일한 개수만큼 구비되는 전자 장치.
    
18. 제17항에 있어서,
    상기 복수의 단위 증폭기가 n개이고 상기 제1 제어 신호에 따라 상기 복수의 단위 증폭기 중 m개 - 상기 m은 n 이하의 자연수임 -;가 온되는 경우,
    상기 복수의 커패시터 조절 회로는 상기 제2 제어 신호에 따라 n-m개가 온되는 전자 장치.
    
19. 제17항에 있어서,
    상기 RF 칩은, 상기 제2 제어 신호 및 상기 하나 이상의 서브 커패시터 뱅크를 개별적으로 동작시키기 위한 제3 제어 신호에 기초하여 상기 보상 커패시터 뱅크를 제어하는 제어 회로를 더 포함하는 전자 장치.
    
20. 제16항에 있어서,
    상기 커패시턴스는 상기 제1 제어 신호에 따라 변화하는 상기 증폭단의 입력 임피던스를 보상하는 전자 장치.
    

Images