KR20240049088A - Amplifier capable of canceling leakage components - Google Patents

Amplifier capable of canceling leakage components Download PDF

Info

Publication number
KR20240049088A
KR20240049088A KR1020220168966A KR20220168966A KR20240049088A KR 20240049088 A KR20240049088 A KR 20240049088A KR 1020220168966 A KR1020220168966 A KR 1020220168966A KR 20220168966 A KR20220168966 A KR 20220168966A KR 20240049088 A KR20240049088 A KR 20240049088A
Authority
KR
South Korea
Prior art keywords
transistor
signal
switch
amplifier
turned
Prior art date
Application number
KR1020220168966A
Other languages
Korean (ko)
Inventor
윤경현
배정열
이종수
유상민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US18/216,766 priority Critical patent/US20240120884A1/en
Priority to CN202311278141.5A priority patent/CN117856752A/en
Publication of KR20240049088A publication Critical patent/KR20240049088A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따르면, 차동 입력 신호가 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터, 일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터, 일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터 및 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고, 상기 스위치는 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터가 턴 오프될 때 턴 온되도록 동작하는 증폭기이다.According to the present invention, a 1-1 transistor and a 1-2 transistor to which a differential input signal is applied to each gate terminal, one end of which is connected to the 1-1 transistor, an operation signal is applied to the gate terminal, and a differential input signal is applied to the gate terminal of the 1-1 transistor and the 1-2 transistor. A 2-1 transistor that outputs an output signal to the other terminal, one end of which is connected to the 1-2 transistor, the operation signal is applied to the gate terminal, and a 2-1 transistor that outputs the differential output signal to the other terminal. 2 transistors and a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor, wherein the switch is connected to the 1-1 transistor, the 1-2 transistor, and the second transistor. It is an amplifier that operates to turn on when the -1 transistor and the 2-2 transistor are turned off.

Description

누설 성분 상쇄 가능한 증폭기{AMPLIFIER CAPABLE OF CANCELING LEAKAGE COMPONENTS}Amplifier capable of canceling leakage components {AMPLIFIER CAPABLE OF CANCELING LEAKAGE COMPONENTS}

본 발명은 누설 성분 상쇄 가능한 증폭기에 대한 것이다.The present invention relates to an amplifier capable of canceling out leakage components.

송신기는 송신 체인(Tx chain)에 포함되는 구성들을 통해 이득을 조절함으로써 다양한 표준 규격에서 요구하는 고성능의 DR(Dynamic Range)을 확보한다. 송신 체인에 포함된 기저대역 단은 DR 확보를 위해 신호의 크기, EVM(Error Vector Magnitude) 성능 확보를 위한 SNR (Signal-to-Noise Ratio) 등을 고려하여야 하는 제약이 존재한다. 따라서, 기저대역 단 이후에 위치하는 RF(Radio Frequency) 단의 이득 조절을 통한 DR 확보가 고려될 수 있다.The transmitter secures the high-performance DR (Dynamic Range) required by various standards by adjusting the gain through the components included in the transmission chain (Tx chain). The baseband stage included in the transmission chain has limitations that must consider signal size to secure DR and SNR (Signal-to-Noise Ratio) to secure EVM (Error Vector Magnitude) performance. Therefore, securing DR through gain adjustment of the RF (Radio Frequency) stage located after the baseband stage can be considered.

예를 들어, VGA(Variable Gain Amplifier)를 통해 송신 신호를 감쇄시켜 DR을 확보하는 것을 고려해볼 수 있으나, 해당 방법을 위해서는 DA(Driver Amplifier)의 영향을 제거하기 위한 별도의 경로가 구현되어야 한다. 이러한 별도의 경로는 면적의 증가, 로드 임피던스 변화로 인한 채널의 비대칭성(asymmetry) 발생 등의 문제를 야기할 수 있다.For example, it is possible to consider securing DR by attenuating the transmission signal through a VGA (Variable Gain Amplifier), but for this method, a separate path must be implemented to remove the influence of the DA (Driver Amplifier). These separate paths may cause problems such as increased area and channel asymmetry due to changes in load impedance.

이러한 VGA를 통한 DR 확보의 문제점을 고려하여, DA의 이득을 조절함에 따라 DR을 확보하는 것을 고려할 수 있다. 그러나, 이득 확보를 위해 DA에 포함된 트랜지스터의 크기를 키우는 과정에서 설계자가 원치 않는 누설(leakage) 신호가 발생함에 따라 DR 확보에 문제가 생길 수 있다.Considering the problem of securing DR through VGA, it is possible to consider securing DR by adjusting the gain of DA. However, in the process of increasing the size of the transistor included in the DA to secure gain, a leakage signal that the designer does not want may occur, which may cause problems in securing DR.

본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　누설 성분 상쇄 가능한 증폭기를 제공하는데 있다.The present invention is intended to solve the problems described above, and the purpose of the present invention is to provide an amplifier capable of canceling out leakage components.

본 발명의 일 실시예로, 차동 입력 신호가 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터, 일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터, 일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터 및 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고, 상기 스위치는 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터가 턴 오프될 때 턴 온되도록 동작하는 증폭기이다.In one embodiment of the present invention, a differential input signal is applied to each gate terminal of a 1-1 transistor and a 1-2 transistor, one end of which is connected to the 1-1 transistor, and an operation signal is applied to the gate terminal. A 2-1 transistor that outputs a differential output signal to the other terminal, one end of which is connected to the 1-2 transistor, the operation signal is applied to the gate terminal, and a 2-1 transistor that outputs the differential output signal to the other terminal. A 2-2 transistor and a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor, wherein the switch is connected to the 1-1 transistor, the 1-2 transistor, It is an amplifier that operates to turn on when the 2-1 transistor and the 2-2 transistor are turned off.

예를 들어, 상기 스위치는 턴 온되는 경우, 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단 사이에 단락 경로가 형성될 수 있다.For example, when the switch is turned on, a short-circuit path may be formed between one end of the 1-1 transistor and one end of the 1-2 transistor.

예를 들어, 상기 차동 입력 신호는 상기 제1-1 트랜지스터의 게이트 단에 인가되는 제1 입력 성분 및 상기 제1-2 트랜지스터의 게이트 단에 인가되는 제2 입력 성분을 포함하고, 상기 제1 입력 성분 및 상기 제2 입력 성분은 상기 단락 경로를 통해 서로 상쇄될 수 있다.For example, the differential input signal includes a first input component applied to the gate terminal of the 1-1 transistor and a second input component applied to the gate terminal of the 1-2 transistor, and the first input component and the second input component may cancel each other through the short circuit path.

예를 들어, 상기 제1 입력 성분 및 상기 제2 입력 성분은 서로 반대 위상을 가질 수 있다.For example, the first input component and the second input component may have opposite phases to each other.

예를 들어, 상기 제2-1 트랜지스터의 크기는 상기 제1-1 트랜지스터의 크기보다 크고, 상기 제2-2 트랜지스터의 크기는 상기 제1-2 트랜지스터의 크기보다 클 수 있다.For example, the size of the 2-1 transistor may be larger than the size of the 1-1 transistor, and the size of the 2-2 transistor may be larger than the size of the 1-2 transistor.

예를 들어, 상기 스위치는 상기 제1-1 트랜지스터 및 상기 제1-2 트랜지스터의 문턱 전압 보다 큰 문턱 전압을 갖는 제3 트랜지스터일 수 있다.For example, the switch may be a third transistor having a threshold voltage greater than the threshold voltages of the 1-1 transistor and the 1-2 transistor.

예를 들어, 상기 스위치가 상기 제3 트랜지스터의 게이트 단에 인가되는 제어 신호는 상기 동작 신호와 상보적일 수 있다.For example, the control signal applied by the switch to the gate terminal of the third transistor may be complementary to the operation signal.

예를 들어, 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터는 NMOS일 수 있다.For example, the 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor may be NMOS.

예를 들어, 상기 스위치의 일 단은 상기 제1-1 트랜지스터의 드레인 단에 연결되고, 상기 스위치의 타 단은 상기 제1-2 트랜지스터의 드레인 단에 연결될 수 있다.For example, one end of the switch may be connected to the drain terminal of the 1-1 transistor, and the other end of the switch may be connected to the drain terminal of the 1-2 transistor.

예를 들어, 상기 제2-1 트랜지스터의 드레인 단 및 상기 제2-2 트랜지스터의 드레인 단으로부터 차동 출력 신호가 출력되고, 상기 차동 출력 신호는 상기 스위치가 턴 온될 때 누설 성분을 포함하지 않을 수 있다.For example, a differential output signal is output from the drain terminal of the 2-1 transistor and the drain terminal of the 2-2 transistor, and the differential output signal may not include a leakage component when the switch is turned on. .

예를 들어, 상기 스위치는 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터가 턴 온될 때 턴 오프되도록 동작할 수 있다.For example, the switch may operate to turn off when the 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor are turned on.

본 발명의 일 실시예로, 입력 노드 및 출력 노드를 통해 서로가 병렬로 연결되고, 상기 출력 노드에 차동 출력 신호를 출력하는 복수의 단위 증폭기를 포함하고, 상기 복수의 단위 증폭기 중 하나 이상의 단위 증폭기는 차동 입력 신호가 상기 입력 노드를 통해 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터, 일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터, 일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터 및 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고, 상기 스위치는 상기 하나 이상의 단위 증폭기가 오프될 때 턴 온되도록 동작하는 구동 증폭기이다.In one embodiment of the present invention, a plurality of unit amplifiers are connected in parallel to each other through an input node and an output node and output a differential output signal to the output node, and at least one unit amplifier among the plurality of unit amplifiers is a 1-1 transistor and a 1-2 transistor to which a differential input signal is applied to each gate terminal through the input node, one end of which is connected to the 1-1 transistor, and an operation signal is applied to the gate terminal, A 2-1 transistor that outputs the differential output signal to the other terminal, one end of which is connected to the 1-2 transistor, the operation signal is applied to the gate terminal, and a second transistor that outputs the differential output signal to the other terminal. A 2-2 transistor and a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor, wherein the switch is turned on when the one or more unit amplifiers are turned off. It is an amplifier.

예를 들어, 상기 스위치는 턴 온되는 경우, 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단 사이에 단락 경로가 형성될 수 있다.For example, when the switch is turned on, a short-circuit path may be formed between one end of the 1-1 transistor and one end of the 1-2 transistor.

예를 들어, 상기 차동 입력 신호는 상기 제1-1 트랜지스터의 게이트 단에 인가되는 제1 입력 성분 및 상기 제1-2 트랜지스터의 게이트 단에 인가되는 제2 입력 성분을 포함하고, 상기 제1 입력 성분 및 상기 제2 입력 성분은 상기 단락 경로를 통해 서로 상쇄될 수 있다.For example, the differential input signal includes a first input component applied to the gate terminal of the 1-1 transistor and a second input component applied to the gate terminal of the 1-2 transistor, and the first input component and the second input component may cancel each other through the short circuit path.

예를 들어, 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터는 NMOS이고, 상기 스위치의 일 단은 상기 제1-1 트랜지스터의 드레인 단에 연결되고, 상기 스위치의 타 단은 상기 제1-2 트랜지스터의 드레인 단에 연결될 수 있다.For example, the 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor are NMOS, and one end of the switch is the drain terminal of the 1-1 transistor. and the other terminal of the switch may be connected to the drain terminal of the first-second transistor.

예를 들어, 상기 차동 출력 신호는 상기 스위치가 턴 온될 때 누설 성분을 포함하지 않을 수 있다.For example, the differential output signal may not include a leakage component when the switch is turned on.

예를 들어, 상기 복수의 단위 증폭기 각각이 온 또는 오프되는 것에 기초하여, 상기 차동 출력 신호는 DR(Dynamic Range)을 가지고, 상기 DR의 최소값은 상기 누설 성분이 상기 차동 출력 신호에 포함되지 않을 때 감소할 수 있다.For example, based on whether each of the plurality of unit amplifiers is turned on or off, the differential output signal has a dynamic range (DR), and the minimum value of the DR is when the leakage component is not included in the differential output signal. may decrease.

본 발명의 일 실시예로, 프로세서 및 상기 프로세서로부터 수신한 기저대역 신호에 기초하여 RF 신호를 생성하고, 복수의 단위 증폭기를 포함하는 구동 증폭기를 통해 상기 RF 신호의 이득을 조절하여 출력하는 RF 칩을 포함하고, 상기 복수의 단위 증폭기 중 하나 이상의 단위 증폭기는 상기 RF 신호가 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터, 일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터, 일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터 및 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고, 상기 스위치는 상기 하나 이상의 단위 증폭기가 오프될 때 턴 온되도록 동작하는 전자 장치이다.In one embodiment of the present invention, an RF chip that generates an RF signal based on a processor and a baseband signal received from the processor, and outputs the RF signal by adjusting the gain of the RF signal through a driving amplifier including a plurality of unit amplifiers. One or more unit amplifiers among the plurality of unit amplifiers include a 1-1 transistor and a 1-2 transistor to which the RF signal is applied to each gate terminal, one end of which is connected to the 1-1 transistor, An operation signal is applied to the gate terminal, a 2-1 transistor outputs a differential output signal to the other terminal, one end is connected to the 1-2 transistor, the operation signal is applied to the gate terminal, and the differential output A 2-2 transistor outputting a signal to the other end and a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor, wherein the switch is configured to turn off the at least one unit amplifier. It is an electronic device that operates to turn on when turned on.

예를 들어, 상기 스위치는 턴 온되는 경우, 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단 사이에 단락 경로가 형성될 수 있다.For example, when the switch is turned on, a short-circuit path may be formed between one end of the 1-1 transistor and one end of the 1-2 transistor.

예를 들어, 상기 RF 신호는 상기 제1-1 트랜지스터의 게이트 단에 인가되는 제1 입력 성분 및 상기 제1-2 트랜지스터의 게이트 단에 인가되는 제2 입력 성분을 포함하고, 상기 제1 입력 성분 및 상기 제2 입력 성분은 상기 단락 경로를 통해 서로 상쇄될 수 있다.For example, the RF signal includes a first input component applied to the gate terminal of the 1-1 transistor and a second input component applied to the gate terminal of the 1-2 transistor, and the first input component and the second input components may cancel each other out through the short-circuit path.

본 발명에 의하면, 증폭기 구동과 상보적으로 동작하는 스위치를 통해 누설 성분 상쇄 가능한 증폭기가 제공될 수 있다.According to the present invention, an amplifier capable of canceling out leakage components can be provided through a switch that operates complementary to driving the amplifier.

도 1은 본 발명의 일 실시예에 따른 증폭기의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 증폭기가 온될 때의 동작을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 증폭기가 오프될 때의 동작을 도시한 것이다.
도 4는 은 본 발명의 일 실시예에 따른 증폭기가 오프될 때의 신호 흐름을 도시한 것이다.
도 5는 본 발명의 다른 일 실시예에 따른 증폭기를 도시한 것이다.
도 6은 본 발명의 일 실시예에 따른 구동 증폭기의 회로도이다.
도 7은 스위치 여부에 따른 구동 증폭기의 출력 전력을 도시한 것이다.
도 8은 스위치 여부에 따른 구동 증폭기의 IMD3를 도시한 것이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치를 도시한 것이다.
도 10은 도 9의 RF 칩의 일 실시예를 도시한 것이다.1 is a circuit diagram of an amplifier according to an embodiment of the present invention.
Figure 2 shows the operation when the amplifier according to an embodiment of the present invention is turned on.
Figure 3 shows the operation when the amplifier according to an embodiment of the present invention is turned off.
Figure 4 shows the signal flow when the amplifier according to an embodiment of the present invention is turned off.
Figure 5 shows an amplifier according to another embodiment of the present invention.
Figure 6 is a circuit diagram of a driving amplifier according to an embodiment of the present invention.
Figure 7 shows the output power of the driving amplifier depending on whether the switch is switched.
Figure 8 shows IMD3 of the driving amplifier depending on whether or not it is switched.
Figure 9 shows an electronic device according to an embodiment of the present invention.
FIG. 10 shows one embodiment of the RF chip of FIG. 9.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.Hereinafter, embodiments of the present invention will be described clearly and in detail so that a person skilled in the art can easily practice the present invention.

도 1은 본 발명의 일 실시예에 따른 증폭기의 회로도이다.1 is a circuit diagram of an amplifier according to an embodiment of the present invention.

도 1을 참조하면, 일 실시예에 따른 증폭기(1000)는 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1), 제2-2 트랜지스터(TR2-2) 및 스위치(SW)를 포함할 수 있다.Referring to FIG. 1, the amplifier 1000 according to one embodiment includes a 1-1 transistor (TR1-1), a 1-2 transistor (TR1-2), a 2-1 transistor (TR2-1), and a 1-1 transistor (TR1-1). It may include a 2-2 transistor (TR2-2) and a switch (SW).

제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2)의 각 게이트 단에는 차동 입력 신호(INP, INN)가 인가될 수 있다. Differential input signals (INP, INN) may be applied to each gate terminal of the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2).

차동 입력 신호(INP, INN)는 서로 반대되는 위상을 갖는 차동 성분인 제1 입력 성분(INP)과 제2 입력 성분(INN)을 포함할 수 있다. 편의상, 본 발명에서는 제1 입력 성분(INP)이 제1-1 트랜지스터(TR1-1)의 게이트에 인가되고, 제2 입력 성분(INN)이 제1-2 트랜지스터(TR1-2)의 게이트에 인가되는 것으로 설명하나, 실시예에 따라 제2 입력 성분(INN)이 제1-1 트랜지스터(TR1-1)의 게이트에 인가되고 제1 입력 성분(INP)이 제1-2 트랜지스터(TR1-2)의 게이트에 인가될 수도 있음은 당연하다.The differential input signals (INP, INN) may include a first input component (INP) and a second input component (INN), which are differential components having opposite phases. For convenience, in the present invention, the first input component (INP) is applied to the gate of the 1-1 transistor (TR1-1), and the second input component (INN) is applied to the gate of the 1-2 transistor (TR1-2). It is described as being applied, but depending on the embodiment, the second input component (INN) is applied to the gate of the 1-1 transistor (TR1-1) and the first input component (INP) is applied to the gate of the 1-2 transistor (TR1-2). ) It is natural that it can be applied to the gate of ).

일 실시예로, 차동 입력 신호(INP, INN)는 기저대역 신호가 상향 변환된 IF(Intermediate Frequency) 신호 또는 RF(Radio Frequency) 신호일 수 있다. 일 실시예로, 차동 입력 신호(INP, INN)는 NR(New Radio)에서 정의되는 FR1(Frequency Range 1) 또는 FR2(Frequency Range 2)의 주파수 범위를 가질 수 있다. FR1은 “sub 6GHz range”를 의미할 수 있고, FR2는 “above 6GHz range”를 의미할 수 있고 밀리미터 웨이브(millimeter wave, mmW)로 불릴 수 있다. 또는, 차동 입력 신호(INP, INN)는 그 밖에 다양한 주파수 대역의 신호일 수도 있다. In one embodiment, the differential input signals (INP, INN) may be an Intermediate Frequency (IF) signal or a Radio Frequency (RF) signal obtained by up-converting a baseband signal. In one embodiment, the differential input signals (INP, INN) may have a frequency range of Frequency Range 1 (FR1) or Frequency Range 2 (FR2) defined in New Radio (NR). FR1 may mean “sub 6GHz range,” and FR2 may mean “above 6GHz range” and may be called millimeter wave (mmW). Alternatively, the differential input signals (INP, INN) may be signals of various other frequency bands.

제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2) 각각의 일 단은 공통적으로 접지될 수 있다. 즉, 제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2)는 게이트 단에 차동 입력 신호(INP, INN)가 인가되고, 일 단이 접지되는 공통 소스 트랜지스터일 수 있다. 또한, 제1-1 트랜지스터(TR1-1)의 타 단은 제1 노드(N1)를 통해 제2-1 트랜지스터(TR2-1)의 일 단에 연결되고, 제1-2 트랜지스터(TR1-2)의 타 단은 제2 노드(N2)를 통해 제2-2 트랜지스터(TR2-2)의 일 단에 연결될 수 있다. One end of each of the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) may be commonly grounded. That is, the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) may be common source transistors to which differential input signals (INP, INN) are applied to the gate terminal and one end is grounded. . In addition, the other end of the 1-1 transistor (TR1-1) is connected to one end of the 2-1 transistor (TR2-1) through the first node (N1), and the 1-2 transistor (TR1-2 ) may be connected to one end of the 2-2 transistor (TR2-2) through the second node (N2).

제2-1 트랜지스터(TR2-1)는 일 단이 제1-1 트랜지스터(TR1-1)에 연결될 수 있다. 따라서, 제2-1 트랜지스터(TR2-1)는 제1-1 트랜지스터(TR1-1)에 스택(stack)되는 캐스코드 트랜지스터일 수 있다. 제2-1 트랜지스터(TR2-1)는 타 단을 통해 차동 출력 신호(OP, ON)를 출력할 수 있다. 제2-1 트랜지스터(TR2-1)의 게이트 단에는 동작 신호(VB1)가 인가되며, 동작 신호(VB1)에 따라 바이어싱(biasing)될 수 있다. 즉, 제2-1 트랜지스터(TR2-1)는 게이트 단에 동작 신호(VB1)가 인가되고 타 단에 차동 출력 신호(OP, ON)가 출력되는 공통 게이트 트랜지스터일 수 있다. One end of the 2-1 transistor (TR2-1) may be connected to the 1-1 transistor (TR1-1). Accordingly, the 2-1 transistor TR2-1 may be a cascode transistor stacked on the 1-1 transistor TR1-1. The 2-1 transistor (TR2-1) can output differential output signals (OP, ON) through the other terminal. The operation signal VB1 is applied to the gate terminal of the 2-1 transistor TR2-1, and may be biased according to the operation signal VB1. That is, the 2-1 transistor (TR2-1) may be a common gate transistor to which the operation signal (VB1) is applied to the gate terminal and the differential output signal (OP, ON) is output to the other terminal.

제2-2 트랜지스터(TR2-2)는 일 단이 제1-2 트랜지스터(TR1-2)에 연결되는 스택 구조를 가지며, 이에 따라 제2-2 트랜지스터(TR2-2)는 캐스코드 트랜지스터일 수 있다. 제2-2 트랜지스터(TR2-2)는 타 단을 통해 차동 출력 신호(OP, ON)를 출력할 수 있다. 제2-2 트랜지스터(TR2-2)의 게이트 단에는 동작 신호(VB2)가 인가되며, 마찬가지로 동작 신호(VB2)에 따라 바이어싱될 수 있다. 즉, 제2-2 트랜지스터(TR2-2)는 게이트 단에 동작 신호(VB2)가 인가되고 타 단에 차동 출력 신호(OP, ON)가 출력되는 공통 게이트 트랜지스터일 수 있다.The 2-2 transistor (TR2-2) has a stack structure in which one end is connected to the 1-2 transistor (TR1-2), and accordingly, the 2-2 transistor (TR2-2) may be a cascode transistor. there is. The 2-2 transistor (TR2-2) can output differential output signals (OP, ON) through the other terminal. The operation signal VB2 is applied to the gate terminal of the 2-2 transistor TR2-2, and may also be biased according to the operation signal VB2. That is, the 2-2 transistor (TR2-2) may be a common gate transistor to which the operation signal (VB2) is applied to the gate terminal and the differential output signal (OP, ON) is output to the other terminal.

제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 각 게이트 단에 인가되는 바이어스 전압은 증폭기(1000)가 오프로 동작할 때 그라운드화될 수 있다.applied to each gate terminal of the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), the 2-1 transistor (TR2-1), and the 2-2 transistor (TR2-2). The bias voltage can be grounded when the amplifier 1000 is operating off.

차동 출력 신호(OP, ON)는 차동 입력 신호(INP, INN)와 마찬가지로 서로 반대되는 위상을 갖는 차동 성분인 제1 출력 성분(OP)과 제2 출력 성분(ON)을 포함할 수 있다. 편의상, 본 발명에서는 제1 출력 성분(OP)이 제2-1 트랜지스터(TR2-1)의 타 단을 통해 출력되고, 제2 입력 성분(INN)이 제2-2 트랜지스터(TR2-2)의 타 단을 통해 출력되는 것으로 설명하나, 실시예에 따라 제1 출력 성분(OP)이 제2-1 트랜지스터(TR2-1)의 타 단을 통해 출력되고, 제2 입력 성분(INN)이 제2-2 트랜지스터(TR2-2)의 타 단을 통해 출력될 수도 있음은 당연하다. Like the differential input signals (INP, INN), the differential output signals (OP, ON) may include a first output component (OP) and a second output component (ON), which are differential components with opposite phases. For convenience, in the present invention, the first output component (OP) is output through the other terminal of the 2-1 transistor (TR2-1), and the second input component (INN) is output through the other terminal of the 2-2 transistor (TR2-2). It is described as being output through the other terminal, but depending on the embodiment, the first output component (OP) is output through the other terminal of the 2-1 transistor (TR2-1), and the second input component (INN) is output through the second terminal. -2 It is natural that it can be output through the other terminal of the transistor (TR2-2).

일 실시예로, 제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2)는 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 문턱 전압(threshold voltage)보다 낮은 문턱 전압을 갖도록 설계될 수 있다. 이에 따라, 제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2)의 동작 속도가 개선될 수 있다.In one embodiment, the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) are the thresholds of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2). It can be designed to have a threshold voltage lower than the threshold voltage. Accordingly, the operating speed of the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) can be improved.

일 실시예로, 제2-1 트랜지스터(TR2-1)의 크기는 제1-1 트랜지스터(TR1-1)의 크기보다 크고, 제2-2 트랜지스터(TR2-2)의 크기는 제1-2 트랜지스터(TR1-2)의 크기보다 크게 설계될 수 있다. 이에 따라, 증폭기(1000)의 차동 출력 신호(OP, ON)의 전압 헤드룸이 확보될 수 있다.In one embodiment, the size of the 2-1 transistor (TR2-1) is larger than the size of the 1-1 transistor (TR1-1), and the size of the 2-2 transistor (TR2-2) is larger than the size of the 1-2 transistor (TR1-1). It can be designed to be larger than the size of the transistor (TR1-2). Accordingly, the voltage headroom of the differential output signals (OP, ON) of the amplifier 1000 can be secured.

다만, 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 크기가 상대적으로 커질 경우, 더 많은 기생 커패시턴스(parastic capacitance) 성분이 발생하게 된다. 이에 따라, 증폭기(1000)가 오프 상태임에도 불구하고 차동 입력 신호(INP, INN)가 기생 커패시턴스를 지나 증폭기(1000)의 출력단에 도달할 수 있고, 이는 증폭기(1000)의 출력단 관점에서는 불필요한 누설(leakage) 성분으로 정의될 수 있다.However, when the sizes of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2) are relatively large, more parasitic capacitance components are generated. Accordingly, even though the amplifier 1000 is in the off state, the differential input signals (INP, INN) can pass through the parasitic capacitance and reach the output terminal of the amplifier 1000, which causes unnecessary leakage (from the viewpoint of the output terminal of the amplifier 1000). It can be defined as a leakage component.

제1-1 트랜지스터(TR1-1) 및 제2-1 트랜지스터(TR2-1)는 캐스코드 구조를 가지므로 제1 캐스코드 유닛(CU1)으로 칭해질 수 있고, 제1-2 트랜지스터(TR1-2) 및 제2-2 트랜지스터(TR2-2)도 캐스코드 구조를 가지므로 제2 캐스코드 유닛(CU2)으로 칭해질 수 있다.Since the 1-1 transistor (TR1-1) and the 2-1 transistor (TR2-1) have a cascode structure, they may be referred to as the first cascode unit (CU1), and the 1-2 transistor (TR1- 2) and the 2-2 transistor (TR2-2) also has a cascode structure, so it may be referred to as a second cascode unit (CU2).

제1 캐스코드 유닛(CU1)은 제1 입력 성분(INP)을 증폭하여 제1 출력 성분(OP)을 출력하고, 제2 캐스코드 유닛(CU2)은 제2 입력 성분(INN)을 증폭하여 제2 출력 성분(ON)을 출력한다. 일 실시예로, 제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2) 각각은 온 될 때(예를 들어, 포화 모드에서 동작 시) 차동 입력 신호(INP, INN)를 증폭시키고, 증폭된 신호를 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)로 전달할 수 있다. 또한, 제1 캐스코드 유닛(CU1) 및 제2 캐스코드 유닛(CU2) 각각은 제1 캐스코드 유닛(CU1) 및 제2 캐스코드 유닛(CU2)에 포함된 각 트랜지스터의 게이트 전압에 따라 온오프될 수 있다.The first cascode unit (CU1) amplifies the first input component (INP) and outputs the first output component (OP), and the second cascode unit (CU2) amplifies the second input component (INN) to output the first output component (OP). 2 Outputs the output component (ON). In one embodiment, each of the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) generates differential input signals (INP, INN) when turned on (for example, when operating in saturation mode). can be amplified, and the amplified signal can be transmitted to the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2). In addition, each of the first cascode unit (CU1) and the second cascode unit (CU2) is turned on and off according to the gate voltage of each transistor included in the first cascode unit (CU1) and the second cascode unit (CU2). It can be.

스위치(SW)는 제1-1 트랜지스터의 일 단 및 제1-2 트랜지스터의 일 단에 연결될 수 있다. 일 실시예로, 스위치(SW)는 증폭기(1000)의 온/오프(on/off) 동작과 상보적(complementary)으로 동작할 수 있다. 즉, 스위치(SW)는 증폭기(1000)가 온될 때 오프되고, 증폭기(1000)가 오프될 때 온될 수 있다. 여기서, 증폭기(1000)가 온되는 것은 곧 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)가 턴 온되는 것을 의미하고, 증폭기(1000)가 오프되는 것은 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)가 턴 오프되는 것을 의미할 수 있다.The switch SW may be connected to one end of the 1-1 transistor and one end of the 1-2 transistor. In one embodiment, the switch SW may operate complementary to the on/off operation of the amplifier 1000. That is, the switch SW may be turned off when the amplifier 1000 is turned on and turned on when the amplifier 1000 is turned off. Here, turning on the amplifier 1000 means that the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), the 2-1 transistor (TR2-1), and the 2-2 transistor ( TR2-2) is turned on, and the amplifier 1000 is turned off means that the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), and the 2-1 transistor (TR2- 1) and 2-2 may mean that the transistor TR2-2 is turned off.

즉, 증폭기(1000)가 차동 입력 신호(INP, INN)를 증폭시켜 출력하기 위해 온되면, 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)가 턴 온되며, 스위치(SW)는 턴 오프되도록 동작할 수 있다. 따라서, 제1-1 트랜지스터(TR1-1)의 일 단 및 제1-2 트랜지스터(TR1-2)의 일 단 사이는 개방(open) 상태가 되며, 스위치(SW)는 증폭기(1000)의 증폭 동작에 어떠한 영향도 주지 않는다.That is, when the amplifier 1000 is turned on to amplify and output the differential input signals (INP, INN), the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), and the 2-1 The transistor TR2-1 and the second-2 transistor TR2-2 may be turned on, and the switch SW may be turned off. Therefore, between one end of the 1-1 transistor (TR1-1) and one end of the 1-2 transistor (TR1-2) is in an open state, and the switch (SW) is the amplification of the amplifier (1000). It has no effect on operation.

반면, 증폭기(1000)가 오프되면, 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)가 턴 오프되며, 스위치(SW)는 턴 온되도록 동작할 수 있다. 따라서, 제1-1 트랜지스터(TR1-1)의 일 단 및 제1-2 트랜지스터(TR1-2)의 일 단 사이에는 단락(short) 경로가 형성될 수 있다.On the other hand, when the amplifier 1000 is turned off, the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), the 2-1 transistor (TR2-1), and the 2-2 transistor (TR2) -2) is turned off, and the switch (SW) can be operated to turn on. Accordingly, a short path may be formed between one end of the 1-1 transistor (TR1-1) and one end of the 1-2 transistor (TR1-2).

살펴본 바와 같이, 실시예에 따라 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 크기가 상대적으로 커질 경우 기생 커패시턴스 성분이 커지면서 누설 성분이 발생할 수 있다. 이러한 누설 성분은 공통 소스 트랜지스터에 인가되는 차동 입력 신호(INP, INN)가 공통 게이트 트랜지스터 및 공통 게이트 트랜지스터의 기생 커패시턴스 성분을 거치면서 발생하는 것이다. 따라서, 증폭기(1000)가 오프일 때 이상적으로는 차동 출력 신호에 AC(Alternating Current) 성분이 존재하지 않아야 함에도 누설 성분이 존재하는 문제가 있다.As discussed, depending on the embodiment, when the sizes of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2) are relatively large, the parasitic capacitance component may increase and a leakage component may occur. This leakage component occurs when the differential input signals (INP, INN) applied to the common source transistor pass through the common gate transistor and the parasitic capacitance component of the common gate transistor. Therefore, when the amplifier 1000 is off, there is a problem that a leakage component exists, even though ideally, there should be no AC (Alternating Current) component in the differential output signal.

일 실시예에 따른 스위치(SW)는, 증폭기(1000)가 오프일 때 턴 온됨으로써 단락 경로를 형성하게 되며, 상술한 차동 입력 신호(INP, INN)는 공통 게이트 트랜지스터인 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)로 넘어가지 못하고 단락 경로로 흐르게 된다. 차동 입력 신호(INP, INN)에 포함된 제1 입력 성분(INP) 및 제2 입력 성분(INN)은 서로 반대되는 위상을 가지므로, 단락 경로를 통해 만나게 될 경우 서로 상쇄될 수 있다. 따라서, 차동 입력 신호(INP, INN)는 상대적으로 큰 기생 커패시턴스 성분을 갖는 공통 게이트 트랜지스터로 넘어가지 못하므로, 차동 출력 신호로부터 기생 커패시턴스 성분으로 인한 누설 성분이 제거될 수 있다.The switch (SW) according to one embodiment is turned on when the amplifier 1000 is off, thereby forming a short circuit, and the above-described differential input signals (INP, INN) are connected to the 2-1 transistor ( It does not pass to the TR2-1) and 2-2 transistors (TR2-2) and flows through a short-circuit path. Since the first input component (INP) and the second input component (INN) included in the differential input signals (INP, INN) have opposite phases, they may cancel each other when they meet through a short-circuit path. Accordingly, since the differential input signals (INP, INN) cannot pass to the common gate transistor having a relatively large parasitic capacitance component, the leakage component due to the parasitic capacitance component can be removed from the differential output signal.

이상 살펴본 바와 같이, 본 발명의 실시예들에 따른 증폭기(1000)는 특히 증폭기(1000)가 오프될 때 이와 상보적으로 동작하는 스위치(SW)를 공통 소스 트랜지스터 사이에 추가됨으로써 공통 게이트 트랜지스터의 기생 커패시턴스 성분으로 인해 발생할 수 있는 누설 성분을 방지할 수 있다. 또한, 누설 성분이 방지될 수 있으므로 증폭기(1000)의 DR이 향상될 수 있다.As described above, the amplifier 1000 according to the embodiments of the present invention has a parasitic effect of the common gate transistor by adding a switch (SW) that operates complementary to the common source transistor when the amplifier 1000 is turned off. Leakage that may occur due to capacitance components can be prevented. Additionally, since leakage components can be prevented, the DR of the amplifier 1000 can be improved.

이하에서는, 증폭기(1000)에 대한 다양한 실시예들에 대하여 구체적으로 설명한다.Below, various embodiments of the amplifier 1000 will be described in detail.

도 2는 본 발명의 일 실시예에 따른 증폭기가 온될 때의 동작을 도시한 것이다.Figure 2 shows the operation when the amplifier according to an embodiment of the present invention is turned on.

도 2를 참조하면, 증폭기(1000)에는 증폭기(1000) 구동을 위한 인에이블 신호(EN_DA)가 인가될 수 있다. 증폭기(1000)는 인에이블 신호(EN_DA)의 논리 상태에 따라 온 또는 오프될 수 있다. 예시적으로, 도 2에서는 인에이블 신호(EN_DA)의 논리가 '1'일 때 증폭기(1000)가 온되는 것으로 도시되었으나, 본 발명의 실시예들이 이에 제한되는 것은 아니다.Referring to FIG. 2, an enable signal (EN_DA) for driving the amplifier 1000 may be applied to the amplifier 1000. The amplifier 1000 may be turned on or off depending on the logic state of the enable signal EN_DA. By way of example, in FIG. 2 , the amplifier 1000 is shown to be turned on when the logic of the enable signal EN_DA is '1'; however, embodiments of the present invention are not limited thereto.

증폭기(1000)의 온을 지시하는 인에이블 신호(EN_DA)에 따라, 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)는 턴 온된다. 인에이블 신호(EN_DA)에 따라, 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 게이트 단에 인가되는 동작 신호(VB1, VB2)는 문턱 전압을 초과한 크기를 가질 것이다. According to the enable signal (EN_DA) indicating to turn on the amplifier 1000, the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), and the 2-1 transistor (TR2-1) And the 2-2 transistor (TR2-2) is turned on. According to the enable signal (EN_DA), the operation signals (VB1, VB2) applied to the gate terminals of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2) have a level exceeding the threshold voltage. will have

제2-1 트랜지스터(TR2-1) 및 제1 노드(N1) 사이의 전압(Vm1)은 제1-1 트랜지스터(TR1-1)의 이득 및 제2-1 트랜지스터(TR2-1)의 이득에 기초하여 정의되는 값으로 강하되고, 마찬가지로 제2-2 트랜지스터(TR2-2) 및 제2 노드(N2) 사이의 전압(Vm2)은 제1-2 트랜지스터(TR1-2)의 이득 및 제2-2 트랜지스터(TR2-2)의 이득에 기초하여 정의되는 값으로 강하될 수 있다.The voltage (Vm1) between the 2-1 transistor (TR2-1) and the first node (N1) is determined by the gain of the 1-1 transistor (TR1-1) and the gain of the 2-1 transistor (TR2-1). It drops to a value defined based on, and similarly, the voltage (Vm2) between the 2-2 transistor (TR2-2) and the second node (N2) is the gain of the 1-2 transistor (TR1-2) and the 2- 2 It can be dropped to a value defined based on the gain of transistor TR2-2.

차동 출력 신호(OP, ON)는 공통 소스 트랜지스터의 게이트 단에 인가된 차동 입력 신호(INP, INN)가 공통 게이트 트랜지스터를 거쳐 증폭된 값을 가지고 출력될 수 있다.The differential output signals (OP, ON) may be output as a value obtained by amplifying the differential input signals (INP, INN) applied to the gate terminal of the common source transistor through the common gate transistor.

이때, 제1 노드(N1) 및 제2 노드(N2) 사이에 구비되는 스위치(SW)는 인에이블 신호(EN_DA)와 상보적인 제어 신호(ENB_DA)에 따라 동작할 수 있다. 인에이블 신호(EN_DA)가 논리 '1'이므로, 제어 신호(ENB_DA)는 논리 '0'을 가진다. 따라서, 스위치(SW)는 턴 오프되며, 제1 노드(N1)와 제2 노드(N2) 사이에는 개방 경로가 형성된다. 결국, 스위치(SW)는 인에이블 신호(EN_DA)에 따라 증폭기(1000)가 온될 때는 증폭기(1000)에 영향을 미치지 않는다.At this time, the switch SW provided between the first node N1 and the second node N2 may operate according to the enable signal EN_DA and the complementary control signal ENB_DA. Since the enable signal (EN_DA) is logic '1', the control signal (ENB_DA) has logic '0'. Accordingly, the switch SW is turned off, and an open path is formed between the first node N1 and the second node N2. Ultimately, the switch SW does not affect the amplifier 1000 when the amplifier 1000 is turned on according to the enable signal EN_DA.

도 3은 본 발명의 일 실시예에 따른 증폭기가 오프될 때의 동작을 도시한 것이다.Figure 3 shows the operation when the amplifier according to an embodiment of the present invention is turned off.

도 3을 참조하면, 증폭기(1000)는 인에이블 신호(EN_DA)가 논리 '0'일 때 오프될 수 있다. 증폭기(1000)의 오프를 지시하는 인에이블 신호(EN_DA)에 따라, 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)는 턴 오프된다. 인에이블 신호(EN_DA)에 따라, 동작 신호(VB1, VB2)는 문턱 전압 미만의 크기를 가질 것이다.Referring to FIG. 3, the amplifier 1000 may be turned off when the enable signal EN_DA is logic '0'. According to the enable signal (EN_DA) indicating to turn off the amplifier 1000, the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), and the 2-1 transistor (TR2-1) And the 2-2 transistor (TR2-2) is turned off. According to the enable signal EN_DA, the operation signals VB1 and VB2 will have a magnitude less than the threshold voltage.

인에이블 신호(EN_DA)와 상보적인 제어 신호(ENB_DA)는 논리 '1'을 가진다. 따라서, 스위치(SW)는 턴 온되며 단락 경로가 형성된다. 단락 경로가 형성되면, 차동 입력 신호(INP, INN)는 공통 게이트 트랜지스터로 넘어가지 못하고 단락 경로로 이동한다. 따라서, 서로 반대되는 극성을 갖는 제1 입력 성분(INP) 및 제2 입력 성분(INN)은 서로 상쇄될 수 있다. The enable signal (EN_DA) and the complementary control signal (ENB_DA) have logic '1'. Accordingly, the switch SW is turned on and a short circuit is formed. When a short-circuit path is formed, the differential input signals (INP, INN) cannot pass to the common gate transistor and move to the short-circuit path. Accordingly, the first input component (INP) and the second input component (INN) having opposite polarities may cancel each other.

또한, 차동 입력 신호(INP, INN)가 단락 경로로 빠지게 되므로 전압(Vm1), 전압(Vm2) 및 차동 출력 신호(OP, ON)에는 누설 성분으로 인한 스윙이 나타나지 않는다.Additionally, since the differential input signals (INP, INN) fall into a short-circuit path, no swing due to leakage components appears in the voltage (Vm1), voltage (Vm2), and differential output signals (OP, ON).

도 4는 은 본 발명의 일 실시예에 따른 증폭기가 오프될 때의 신호 흐름을 도시한 것이다.Figure 4 shows the signal flow when the amplifier according to an embodiment of the present invention is turned off.

도 4를 참조하면, 증폭기(1000)가 오프될 때 스위치(SW)가 제어 신호(ENB_DA)에 따라 턴 온되면서, 제1 입력 성분(INP) 및 제2 입력 성분(INN)은 단락 경로를 통해 서로 상쇄될 수 있다. Referring to FIG. 4, when the amplifier 1000 is turned off, the switch SW is turned on according to the control signal ENB_DA, and the first input component INP and the second input component INN are connected through a short-circuit path. may cancel each other out.

제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)가 실시예에 따라 제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2) 보다 크게 구현될 경우, 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 게이트 단과 타 단, 게이트 단과 일 단 및 일 단과 타 단 사이에 기생 커패시터가 존재할 수 있다. The 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2) are implemented to be larger than the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) according to the embodiment. In this case, parasitic capacitors may exist between the gate terminal and the other terminal, the gate terminal and one end, and one end and the other terminal of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2).

예를 들어, 제2-1 트랜지스터(TR2-1w[)의 게이트 단과 제1 노드(N1) 사이에는 제1-1 기생 커패시터(Cp1-1)가 존재하고, 게이트 단과 제1 출력 노드(NO1) 사이에는 제2-1 기생 커패시터(Cp2-1)가 존재하고, 제1 노드(N1)와 제1 출력 노드(NO1) 사이에는 제3-1 기생 커패시터(Cp3-1)가 존재할 수 있다.For example, a 1-1 parasitic capacitor (Cp1-1) exists between the gate terminal of the 2-1 transistor (TR2-1w[) and the first node (N1), and the gate terminal and the first output node (NO1) exist. A 2-1 parasitic capacitor (Cp2-1) may exist between the first node (N1) and the first output node (NO1), and a 3-1 parasitic capacitor (Cp3-1) may exist between the first node (N1) and the first output node (NO1).

예를 들어, 제2-2 트랜지스터(TR2-2)의 게이트 단과 제2 노드(N2) 사이에는 제1-2 기생 커패시터(Cp1-2)가 존재하고, 게이트 단과 제2 출력 노드(NO2) 사이에는 제2-2 기생 커패시터(Cp2-2)가 존재하고, 제2 노드(N2)와 제2 출력 노드(NO2) 사이에는 제3-2 기생 커패시터(Cp3-2)가 존재할 수 있다.For example, the 1-2 parasitic capacitor Cp1-2 exists between the gate terminal of the 2-2 transistor TR2-2 and the second node N2, and the 1-2 parasitic capacitor Cp1-2 exists between the gate terminal and the second output node NO2. A 2-2 parasitic capacitor (Cp2-2) may exist, and a 3-2 parasitic capacitor (Cp3-2) may exist between the second node (N2) and the second output node (NO2).

만약, 스위치(SW)를 통해 단락 경로가 형성되지 않을 경우, 도시된 바와 달리 제1 입력 성분(INP) 및 제2 입력 성분(INN)은 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)로 흐르게 되고, 이에 따라 상술한 기생 커패시터로 인한 누설 성분이 발생할 수 있다.If a short-circuit path is not formed through the switch (SW), unlike shown, the first input component (INP) and the second input component (INN) are connected to the 2-1 transistor (TR2-1) and the 2- 2 flows to the transistor (TR2-2), and as a result, leakage components due to the above-mentioned parasitic capacitor may occur.

본 발명은, 스위치(SW)를 통해 제1 입력 성분(INP) 및 제2 입력 성분(INN)이 서로 상쇄될 수 있는 단락 경로를 공통 소스 트랜지스터 쪽에 형성함으로써 기생 커패시터로 인한 누설 성분을 방지할 수 있다.The present invention can prevent leakage components due to parasitic capacitors by forming a short-circuit path on the common source transistor through which the first input component (INP) and the second input component (INN) can cancel each other out through the switch (SW). there is.

도 5는 본 발명의 다른 일 실시예에 따른 증폭기를 도시한 것이다. 이하에서는, 앞서 설명한 부분과 중복되는 부분에 대한 상세한 설명은 생략한다.Figure 5 shows an amplifier according to another embodiment of the present invention. Hereinafter, detailed description of parts that overlap with the parts described above will be omitted.

도 5를 참조하면, 예시적으로 증폭기(1000_1)에 포함된 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)는 NMOS(n-type metal-oxide-semiconductor field-effect transistor)일 수 있다. Referring to FIG. 5, the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), the 2-1 transistor (TR2-1) and the 1-1 transistor (TR2-1) included in the amplifier 1000_1. The 2-2 transistor (TR2-2) may be an n-type metal-oxide-semiconductor field-effect transistor (NMOS).

제1-1 트랜지스터(TR1-1)는 차동 입력 신호(INP, INN)가 게이트 단에 인가되고, 소스 단이 접지되고, 드레인 단이 제1-2 트랜지스터(TR1-2)의 소스 단에 연결될 수 있다. 제1-1 트랜지스터(TR1-1)의 드레인 단은 제1 노드(N1)를 통해 제2-1 트랜지스터(TR2-1)의 소스 단에 연결되므로, 제1-1 트랜지스터(TR1-1)와 제2-1 트랜지스터(TR2-1)는 캐스코드 구조를 가질 수 있다.The 1-1 transistor (TR1-1) has differential input signals (INP, INN) applied to its gate terminal, its source terminal is grounded, and its drain terminal is connected to the source terminal of the 1-2 transistor (TR1-2). You can. Since the drain terminal of the 1-1 transistor (TR1-1) is connected to the source terminal of the 2-1 transistor (TR2-1) through the first node (N1), the 1-1 transistor (TR1-1) The 2-1 transistor TR2-1 may have a cascode structure.

제1-2 트랜지스터(TR1-2)는 차동 입력 신호(INP, INN)가 게이트 단에 인가되고, 소스 단이 접지되고, 드레인 단이 제2-2 트랜지스터(TR2-2)의 소스 단에 연결될 수 있다. 제1-2 트랜지스터(TR1-2)의 드레인 단은 제2 노드(N2)를 통해 제2-2 트랜지스터(TR2-2)의 소스 단에 연결되므로, 제1-2 트랜지스터(TR1-2)와 제2-2 트랜지스터(TR2-2)는 캐스코드 구조를 가질 수 있다.The 1-2 transistor (TR1-2) has differential input signals (INP, INN) applied to its gate terminal, its source terminal is grounded, and its drain terminal is connected to the source terminal of the 2-2 transistor (TR2-2). You can. Since the drain terminal of the 1-2 transistor (TR1-2) is connected to the source terminal of the 2-2 transistor (TR2-2) through the second node (N2), the 1-2 transistor (TR1-2) The 2-2 transistor TR2-2 may have a cascode structure.

제2-1 트랜지스터(TR2-1)는 소스 단이 제1-1 트랜지스터(TR1-1)에 연결되고, 게이트 단에 동작 신호(VB1, VB2)가 인가되고, 드레인 단이 제1 출력 노드(NO1)에 연결될 수 있다. The source terminal of the 2-1 transistor TR2-1 is connected to the 1-1 transistor TR1-1, the operation signals VB1 and VB2 are applied to the gate terminal, and the drain terminal is connected to the first output node ( NO1).

제2-2 트랜지스터(TR2-2)는 소스 단이 제1-2 트랜지스터(TR1-2)에 연결되고, 게이트 단에 동작 신호(VB1, VB2)가 인가되고, 드레인 단이 제2 출력 노드(NO2)에 연결될 수 있다.The source terminal of the 2-2 transistor TR2-2 is connected to the 1-2 transistor TR1-2, the operation signals VB1 and VB2 are applied to the gate terminal, and the drain terminal is connected to the second output node ( NO2) can be connected.

또는, 도시된 바와 달리 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2) 중 적어도 하나는 NMOS이고, 적어도 하나는 PMOS(p-type metal-oxide-semiconductor field-effect transistor)일 수도 있다.Or, unlike shown, among the 1-1 transistor (TR1-1), the 1-2 transistor (TR1-2), the 2-1 transistor (TR2-1), and the 2-2 transistor (TR2-2) At least one may be NMOS, and at least one may be PMOS (p-type metal-oxide-semiconductor field-effect transistor).

스위치(SW)의 일 단은 제1-1 트랜지스터(TR1-1)의 드레인 단에 연결되고, 스위치(SW)의 타 단은 제1-2 트랜지스터(TR1-2)의 드레인 단에 연결될 수 있다. 증폭기(1000_1)가 오프됨에 따라 스위치(SW)가 턴 온되면, 제1 노드(N1) 및 제2 노드(N2) 사이에는 단락 경로가 형성되며, 이에 따라 제2-1 트랜지스터(TR2-1)의 드레인 단 및 제2-2 트랜지스터(TR2-2)의 드레인 단으로부터 출력되는 차동 출력 신호(OP, ON)는 누설 성분을 포함하지 않을 수 있다.One end of the switch (SW) may be connected to the drain terminal of the 1-1 transistor (TR1-1), and the other end of the switch (SW) may be connected to the drain terminal of the 1-2 transistor (TR1-2). . When the switch SW is turned on as the amplifier 1000_1 is turned off, a short-circuit path is formed between the first node N1 and the second node N2, and thus the 2-1 transistor TR2-1 The differential output signals (OP, ON) output from the drain terminal of and the drain terminal of the 2-2 transistor (TR2-2) may not include leakage components.

일 실시예로, 스위치(SW)는 NMOS인 제3 트랜지스터(TR3)에 기초하여 구현될 수 있다. 제3 트랜지스터(TR3)의 소스 단은 제1 노드(N1)에 연결되고, 드레인 단은 제2 노드(N2)에 연결되고, 게이트 단에는 제어 전압(Vc)을 갖는 제어 신호(ENB_DA)가 인가될 수 있다. In one embodiment, the switch SW may be implemented based on the third transistor TR3, which is NMOS. The source terminal of the third transistor TR3 is connected to the first node N1, the drain terminal is connected to the second node N2, and a control signal ENB_DA having a control voltage Vc is applied to the gate terminal. It can be.

일 실시예로, 제3 트랜지스터(TR3)의 문턱 전압은 제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2)의 문턱 전압 보다 큰 문턱 전압을 가질 수 있다. 다시 말해서, 제3 트랜지스터(TR3)를 턴 온시키기 위한 제어 전압(Vc) 또한 큰 값을 가질 수 있다. 이에 따라, 제1 노드(N1) 및 제2 노드(N2)에 걸리는 전압 스윙과 관계없이 안정적으로 턴 온/오프 동작이 수행될 수 있다.In one embodiment, the threshold voltage of the third transistor TR3 may be greater than the threshold voltages of the 1-1 transistor TR1-1 and the 1-2 transistor TR1-2. In other words, the control voltage (Vc) for turning on the third transistor (TR3) may also have a large value. Accordingly, the turn on/off operation can be performed stably regardless of the voltage swing applied to the first node N1 and the second node N2.

도 6은 본 발명의 일 실시예에 따른 구동 증폭기의 회로도이다.Figure 6 is a circuit diagram of a driving amplifier according to an embodiment of the present invention.

도 6을 참조하면, 일 실시예에 따른 구동 증폭기(2000)는 복수의 단위 증폭기(1000a, 1000b 내지 1000n)를 포함할 수 있다. 복수의 단위 증폭기(1000a, 1000b 내지 1000n)는 인에이블링 신호(EN_DA<N-1:0>)에 따라 동작할 수 있다. 인에이블링 신호(EN_DA<N-1:0>)는 각 단위 증폭기(1000a, 1000b 내지 1000n)의 공통 게이트 트랜지스터의 게이트 단에 인가되는 동작 신호(VB1, VB2)에 대응될 수 있다. 인에이블링 신호(EN_DA<N-1:0>)는 복수의 단위 증폭기(1000a, 1000b 내지 1000n)의 개수인 N개(여기서, N은 자연수임) 각각에 대응되는 비트를 포함할 수 있고, N-비트일 수 있다. 복수의 단위 증폭기(1000a, 1000b 내지 1000n) 각각은 인에이블링 신호(EN_DA<N-1:0>)의 각 비트의 논리 상태에 따라 온 또는 오프될 수 있다.Referring to FIG. 6, the driving amplifier 2000 according to one embodiment may include a plurality of unit amplifiers 1000a, 1000b to 1000n. A plurality of unit amplifiers 1000a, 1000b to 1000n may operate according to the enabling signal EN_DA<N-1:0>. The enabling signal (EN_DA<N-1:0>) may correspond to the operation signal (VB1, VB2) applied to the gate terminal of the common gate transistor of each unit amplifier (1000a, 1000b to 1000n). The enabling signal (EN_DA<N-1:0>) may include bits corresponding to each of N (where N is a natural number), which is the number of unit amplifiers 1000a, 1000b to 1000n, It can be N-bit. Each of the plurality of unit amplifiers 1000a, 1000b to 1000n may be turned on or off depending on the logic state of each bit of the enabling signal EN_DA<N-1:0>.

복수의 단위 증폭기(1000a, 1000b 내지 1000n)는 입력 노드(제1 입력 노드(NI1) 및 제2 입력 노드(NI2)) 및 출력 노드(제1 출력 노드(NO1) 및 제2 출력 노드(NO2))를 통해 서로가 병렬로 연결될 수 있다. 따라서, 모든 복수의 단위 증폭기(1000a, 1000b 내지 1000n)에는 공통된 차동 입력 신호(INP, INN)가 인가되고, 공통된 출력 노드를 통해 차동 출력 신호(OP, ON)가 출력될 수 있다.A plurality of unit amplifiers (1000a, 1000b to 1000n) have input nodes (first input node (NI1) and second input node (NI2)) and output nodes (first output node (NO1) and second output node (NO2) ) can be connected to each other in parallel. Accordingly, common differential input signals (INP, INN) may be applied to all of the plurality of unit amplifiers (1000a, 1000b to 1000n), and differential output signals (OP, ON) may be output through a common output node.

복수의 단위 증폭기(1000a, 1000b 내지 1000n) 각각은 상술한 실시예들에 따라 구현될 수 있다. 일 실시예로 하나의 단위 증폭기는 제1-1 트랜지스터(TR1-1), 제1-2 트랜지스터(TR1-2), 제2-1 트랜지스터(TR2-1), 제2-2 트랜지스터(TR2-2) 및 스위치(SW)를 포함할 수 있다.Each of the plurality of unit amplifiers 1000a, 1000b to 1000n may be implemented according to the above-described embodiments. In one embodiment, one unit amplifier includes a 1-1 transistor (TR1-1), a 1-2 transistor (TR1-2), a 2-1 transistor (TR2-1), and a 2-2 transistor (TR2- 2) and may include a switch (SW).

제1-1 트랜지스터(TR1-1) 및 제1-2 트랜지스터(TR1-2)의 게이트 단 각각에는 제1 입력 노드(NI1) 및 제2 입력 노드(NI2)를 통해 차동 입력 신호(INP, INN)가 인가될 수 있다. Each of the gate terminals of the 1-1 transistor (TR1-1) and the 1-2 transistor (TR1-2) receives differential input signals (INP, INN) through the first input node (NI1) and the second input node (NI2). ) may be approved.

제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2) 각각의 타 단은 제1 출력 노드(NO1) 및 제2 출력 노드(NO2)로 증폭된 차동 출력 신호(OP, ON)를 출력할 수 있다. The other terminals of each of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2) are amplified differential output signals (OP, ON) can be output.

스위치(SW)는 복수의 단위 증폭기(1000a, 1000b 내지 1000n)가 오프될 때 턴 온되도록 동작할 수 있다. 스위치(SW)는 복수의 단위 증폭기(1000a, 1000b 내지 1000n)에 인가되는 인에이블링 신호(EN_DA<N-1:0>)에 상보적인 제어 신호(ENB_DA<N-1:0>)에 따라 동작할 수 있다. 제어 신호(ENB_DA<N-1:0>)는 인에이블링 신호(EN_DA<N-1:0>)와 마찬가지로 N-비트일 수 있다.The switch SW may be turned on when the plurality of unit amplifiers 1000a, 1000b to 1000n are turned off. The switch SW operates according to a control signal (ENB_DA<N-1:0>) complementary to the enabling signal (EN_DA<N-1:0>) applied to the plurality of unit amplifiers (1000a, 1000b to 1000n). It can work. The control signal (ENB_DA<N-1:0>), like the enabling signal (EN_DA<N-1:0>), may be N-bit.

일 실시예로, 스위치(SW)는 각 단위 증폭기(1000a, 1000b 내지 1000n)에 모두 구비될 수 있고, 각 단위 증폭기(1000a, 1000b 내지 1000n)의 동작 상태(온/오프)에 따라 상보적으로 동작할 수 있다. 예시적으로, 인에이블링 신호(EN_DA<N-1:0>)가 '0', '1', ... , '1'인 경우, 제1 단위 증폭기(1000a)가 오프되고 제2 단위 증폭기(1000b) 및 제N 단위 증폭기(1000n)가 온될 수 있다. 이 경우, 제1 단위 증폭기(1000a)에 포함된 스위치(SW)만 턴 온될 수 있다. 스위치(SW)가 턴 온됨에 따라, 제1 단위 증폭기(1000a)에 인가되는 제1 입력 성분(INP) 및 제2 입력 성분(INN)은 스위치(SW)에 의해 생성되는 단락 경로에서 서로 상쇄될 수 있다. 따라서, 오프 상태인 제1 단위 증폭기(1000a)에 차동 입력 신호(INP, INN)가 인가되더라도, 제2-1 트랜지스터(TR2-1) 및 제2-2 트랜지스터(TR2-2)의 기생 커패시턴스 성분으로 인한 누설 성분이 방지될 수 있다.In one embodiment, the switch SW may be provided in each unit amplifier (1000a, 1000b to 1000n), and is switched complementary to the operating state (on/off) of each unit amplifier (1000a, 1000b to 1000n). It can work. Exemplarily, when the enabling signal (EN_DA<N-1:0>) is '0', '1', ..., '1', the first unit amplifier 1000a is turned off and the second unit The amplifier 1000b and the Nth unit amplifier 1000n may be turned on. In this case, only the switch SW included in the first unit amplifier 1000a can be turned on. As the switch SW is turned on, the first input component (INP) and the second input component (INN) applied to the first unit amplifier 1000a cancel each other out in the short-circuit path generated by the switch SW. You can. Therefore, even if the differential input signals (INP, INN) are applied to the first unit amplifier 1000a in the off state, the parasitic capacitance components of the 2-1 transistor (TR2-1) and the 2-2 transistor (TR2-2) Leakage caused by this can be prevented.

복수의 단위 증폭기(1000a, 1000b 내지 1000n) 각각이 온 또는 오프되는 것에 기초하여, 구동 증폭기(2000)의 차동 출력 신호(OP, ON)는 DR을 가질 수 있다. 오프되는 단위 증폭기가 많아질수록 DR의 최소값은 자연스레 떨어지게 되는데, 만약 오프되는 단위 증폭기의 차동 입력 신호(INP, INN)가 서로 상쇄되지 못하면 곧 누설 성분이 발생하게 되며 이는 DR의 최소값을 상대적으로 증가시킬 수 있다. 그러나, 스위치(SW)를 통해 누설 성분이 차동 출력 신호(OP, ON)에 포함되지 않을 때, DR의 최소값은 감소될 수 있다.Based on whether each of the plurality of unit amplifiers 1000a, 1000b to 1000n is turned on or off, the differential output signals OP and ON of the driving amplifier 2000 may have DR. As more unit amplifiers are turned off, the minimum value of DR naturally drops. If the differential input signals (INP, INN) of unit amplifiers that are turned off do not cancel each other out, a leakage component will soon occur, which causes the minimum value of DR to decrease relatively. can be increased. However, when leakage components are not included in the differential output signals (OP, ON) through the switch (SW), the minimum value of DR can be reduced.

이상 본 발명의 실시예들에 따르면, 구동 증폭기(2000)는 복수의 단위 증폭기(1000a, 1000b 내지 1000n)를 온 또는 오프시킴에 따라 이득을 조절할 때, 오프되는 단위 증폭기에서의 누설 성분을 방지할 수 있으므로 향상된 DR을 가질 수 있다.According to the embodiments of the present invention, when adjusting the gain by turning on or off the plurality of unit amplifiers 1000a, 1000b to 1000n, the driving amplifier 2000 prevents leakage components in the unit amplifiers that are turned off. Therefore, you can have improved DR.

도 7은 스위치 여부에 따른 구동 증폭기의 출력 전력을 도시한 것이다. 도 7의 세로 축은 차동 출력 신호(OP, ON)인 RF 신호의 출력 전력이고, 가로 축은 구동 증폭기(2000)에 인가되는 핀(pin) 전압일 수 있다.Figure 7 shows the output power of the driving amplifier depending on whether the switch is switched. The vertical axis of FIG. 7 may be the output power of an RF signal that is a differential output signal (OP, ON), and the horizontal axis may be a pin voltage applied to the driving amplifier 2000.

도 7을 참조하면, 증폭기가 DR을 갖도록 동작할 때, DR의 최대값(DA_max)은 변동이 거의 없으나, 단위 증폭기에 스위치(SW)가 없는 경우의 누설 성분(DA_leak1)은 단위 증폭기에 스위치(SW)가 있는 경우의 누설 성분(DA_leak2) 보다 더 큰 것을 확인할 수 있다. 스위치(SW)가 있는 경우, 누설 성분(DA_leak2)이 감소되므로 DR의 최소값(DA_min2)도 마찬가지로 스위치(SW)가 없는 경우의 DR의 최소값(DA_min1) 보다 감소된 것을 확인할 수 있다.Referring to FIG. 7, when the amplifier operates with DR, the maximum value of DR (DA_max) has little change, but when there is no switch (SW) in the unit amplifier, the leakage component (DA_leak1) is caused by the switch (SW) in the unit amplifier. It can be confirmed that the leakage component (DA_leak2) in the case where SW) is present is larger. When there is a switch (SW), the leakage component (DA_leak2) is reduced, so it can be seen that the minimum value of DR (DA_min2) is also reduced compared to the minimum value of DR (DA_min1) when there is no switch (SW).

도 8은 스위치 여부에 따른 구동 증폭기의 IMD3를 도시한 것이다.Figure 8 shows IMD3 of the driving amplifier depending on whether or not it is switched.

도 8을 참조하면, 3차 IMD(Intermodulation Distortion)인 IMD3는 출력 신호 대비 왜곡 신호의 상대적 크기를 의미한다. 실시예들에 따라 스위치(SW)가 공통 소스 트랜지스터에 추가적으로 구비되더라도, 스위치(SW)가 있는 경우의 IMD3는 스위치(SW)가 없는 경우의 IMD3와 거의 유사함을 확인할 수 있다.Referring to FIG. 8, IMD3, the third-order IMD (Intermodulation Distortion), refers to the relative size of the distortion signal compared to the output signal. Although the switch SW is additionally provided to the common source transistor in some embodiments, it can be seen that IMD3 when the switch SW is present is almost similar to IMD3 when the switch SW is not present.

따라서, 본 발명의 실시예들에 따르면 선형성(linearity)의 열화없이 스위치(SW)를 통해 누설 성분이 방지될 수 있다.Therefore, according to embodiments of the present invention, leakage components can be prevented through the switch SW without deterioration of linearity.

도 9는 본 발명의 일 실시예에 따른 전자 장치를 도시한 것이다.Figure 9 shows an electronic device according to an embodiment of the present invention.

도 9를 참조하면, 일 실시예에 따른 전자 장치(3000)는 프로세서(3100), RF 칩(3200) 및 안테나(3300_1, 3300_2)를 포함한다.Referring to FIG. 9, the electronic device 3000 according to one embodiment includes a processor 3100, an RF chip 3200, and antennas 3300_1 and 3300_2.

프로세서(3100)는 디지털 신호를 처리하고, 디지털 신호를 아날로그 신호로 변환할 수 있다. 또는, 프로세서(3100)는 아날로그 신호를 디지털 신호로 변환 및 처리할 수도 있다. 변환되거나, 또는 변환하고자 하는 아날로그 신호는 기저대역을 갖는 기저대역 신호일 수 있다. 프로세서(3100)는 기저대역 송신 신호(BB_TX)를 RF 칩(3200)에 전달하거나, 또는 RF 칩(3200)으로부터 기저대역 수신 신호(BB_RX)를 수신 및 처리할 수 있다. 프로세서(3100)는 예를 들어 모뎀, AP(Application Processor) 또는 AP 내부에 모뎀의 기능이 통합된 ModAP일 수 있다.The processor 3100 can process digital signals and convert digital signals into analog signals. Alternatively, the processor 3100 may convert and process analog signals into digital signals. The analog signal to be converted or to be converted may be a baseband signal with a baseband. The processor 3100 may transmit the baseband transmission signal BB_TX to the RF chip 3200, or may receive and process the baseband reception signal BB_RX from the RF chip 3200. The processor 3100 may be, for example, a modem, an application processor (AP), or a ModAP with the modem function integrated within the AP.

RF 칩(3200)은 프로세서(3100)로부터 수신한 기저대역 송신 신호(BB_TX)를 상향 변환하여 RF 송신 신호(RF_TX)를 안테나(3300_1, 3300_2)로 출력하거나, 또는 안테나(3300_1, 3300_2)로부터 수신한 RF 수신 신호(RF_RX)를 하향 변환하여 기저대역 수신 신호(BB_RX)를 프로세서(3100)로 출력할 수 있다. The RF chip 3200 up-converts the baseband transmission signal (BB_TX) received from the processor 3100 and outputs the RF transmission signal (RF_TX) to the antennas 3300_1 and 3300_2, or receives it from the antennas 3300_1 and 3300_2. One RF reception signal (RF_RX) may be down-converted to output a baseband reception signal (BB_RX) to the processor 3100.

RF 칩(3200)은 설계된 이득에 대응되는 RF 송신 신호(RF_TX)를 출력하기 위하여 구동 증폭기(3210)를 포함할 수 있다. 이득은 다양한 실시예들에 따라 전자 장치(3000)에 지원되는 주파수 대역 별로 설정될 수 있다. 구동 증폭기(3210)는 상술한 다양한 실시예들에 따라 구현될 수 있다. The RF chip 3200 may include a driving amplifier 3210 to output an RF transmission signal (RF_TX) corresponding to the designed gain. Gain may be set for each frequency band supported by the electronic device 3000 according to various embodiments. The driving amplifier 3210 can be implemented according to the various embodiments described above.

예를 들어, 구동 증폭기(3210)는 공통 소스 트랜지스터와 공통 게이트 트랜지스터가 연결되는 캐스코드 구조를 갖는 증폭기로 구현될 수 있고, 캐스코드 구조에 포함된 공통 소스 트랜지스터에 연결되는 스위치(SW)를 포함할 수 있다. 스위치(SW)는 구동 증폭기(3210)에 포함된 복수의 단위 증폭기 각각에 포함될 수 있다. 스위치(SW)는 단위 증폭기가 오프될 때 턴 온됨으로써 차동 입력 신호(INP, INN)가 상쇄될 수 있는 단락 경로를 형성할 수 있다.For example, the driving amplifier 3210 may be implemented as an amplifier with a cascode structure in which a common source transistor and a common gate transistor are connected, and includes a switch (SW) connected to the common source transistor included in the cascode structure. can do. The switch SW may be included in each of a plurality of unit amplifiers included in the driving amplifier 3210. The switch SW is turned on when the unit amplifier is turned off, thereby forming a short-circuit path in which the differential input signals INP and INN can be canceled.

예를 들어, 구동 증폭기(3210)가 복수의 단위 증폭기를 포함할 경우, 동작 신호(VB1, VB2)에 따라 복수의 단위 증폭기 중 하나 이상의 단위 증폭기가 온/오프될 수 있고, 이에 따라 송신하고자 하는 RF 송신 신호(RF_TX)의 이득이 조절될 수 있다.For example, when the driving amplifier 3210 includes a plurality of unit amplifiers, one or more of the plurality of unit amplifiers may be turned on/off according to the operation signals VB1 and VB2, and accordingly, the unit amplifier to be transmitted may be turned on/off. The gain of the RF transmission signal (RF_TX) can be adjusted.

안테나(3300_1, 3300_2)는 RF 칩(3200)으로부터 수신한 RF 송신 신호(RF_TX)를 다른 전자 장치(3000)로 전송하거나, 또는 다른 전자 장치로부터 수신한 RF 수신 신호(RF_RX)를 RF 칩(3200)에 전달할 수 있다.The antennas 3300_1 and 3300_2 transmit the RF transmission signal (RF_TX) received from the RF chip 3200 to another electronic device 3000, or transmit the RF reception signal (RF_RX) received from the other electronic device to the RF chip 3200. ) can be passed on.

도 10은 도 9의 RF 칩의 일 실시예를 도시한 것이다.FIG. 10 shows one embodiment of the RF chip of FIG. 9.

도 10을 참조하면, 일 실시예에 따른 RF 칩(3200)은 기저대역 송신 신호(BB_TX)를 처리하여 RF 송신 신호(RF_TX)를 출력하는 송신 체인(3201) 및 RF 수신 신호(RF_RX)를 처리하여 기저대역 수신 신호(BB_RX)를 출력하는 수신 체인(3202)을 포함할 수 있다. 송신 체인(3201)은 ABB(Analog Baseband) 칩(3220), 믹서(3230), 구동 증폭기(3240) 및 매칭 네트워크(3250)를 포함할 수 있다.Referring to FIG. 10, the RF chip 3200 according to one embodiment processes the baseband transmission signal (BB_TX) and processes the transmission chain 3201 that outputs the RF transmission signal (RF_TX) and the RF reception signal (RF_RX). Thus, it may include a reception chain 3202 that outputs a baseband reception signal (BB_RX). The transmission chain 3201 may include an analog baseband (ABB) chip 3220, a mixer 3230, a driving amplifier 3240, and a matching network 3250.

ABB 칩(3220)은 프로세서(3100)로부터 수신한 기저대역 송신 신호(BB_TX)를 기저대역에서 처리할 수 있다. 예를 들어, ABB 칩(3220)은 기저대역 송신 신호(BB_TX)를 버퍼링(buffering)하거나, 기저대역 신호로부터 특정 대역의 신호를 필터링 처리하거나, 그 밖에 다양한 동작을 수행할 수 있다.The ABB chip 3220 can process the baseband transmission signal (BB_TX) received from the processor 3100 in the baseband. For example, the ABB chip 3220 may buffer the baseband transmission signal BB_TX, filter signals of a specific band from the baseband signal, or perform various other operations.

믹서(3230)는 ABB 칩(3220)을 통해 처리된 신호의 주파수를 상향 변환할 수 있다. 예를 들어, 믹서(3230)는 처리된 신호의 주파수를 기저대역에서 송신하고자 하는 RF 대역으로 상향 변환할 수 있다.The mixer 3230 may up-convert the frequency of the signal processed through the ABB chip 3220. For example, the mixer 3230 may up-convert the frequency of the processed signal from the baseband to the RF band to be transmitted.

구동 증폭기(3240)는 RF 대역으로 상향 변환된 신호를 설계된 이득에 맞추어 증폭할 수 있다. 구동 증폭기(3240)는 상술한 실시예들에 따라 구현될 수 있다. 구동 증폭기(3240)를 통해, RF 송신 신호(RF_TX)는 DR을 가질 수 있다. The driving amplifier 3240 can amplify the signal up-converted to the RF band according to the designed gain. The driving amplifier 3240 can be implemented according to the above-described embodiments. Through the driving amplifier 3240, the RF transmission signal (RF_TX) may have DR.

매칭 네트워크(3250)는 구동 증폭기(3240)의 출력단에 연결되며, 다양한 실시예들에 따라 변압기(transformer) 기반 네트워크, 션트(shunt) 인덕터 기반 네트워크, L-네트워크 기반 네트워크, LC 탱크 기반 네트워크 등으로 구현될 수 있다. 매칭 네트워크(3250)를 통해, 구동 증폭기(3240)의 차동 출력 신호(OP, ON)는 단동(single-ended) 신호로 변환될 수도 있다. 매칭 네트워크(3250)를 통해, 구동 증폭기(3240)의 출력 임피던스가 매칭될 수 있다.The matching network 3250 is connected to the output terminal of the driving amplifier 3240, and is connected to a transformer-based network, a shunt inductor-based network, an L-network-based network, an LC tank-based network, etc. according to various embodiments. It can be implemented. Through the matching network 3250, the differential output signals (OP, ON) of the driving amplifier 3240 may be converted into single-ended signals. Through the matching network 3250, the output impedance of the driving amplifier 3240 may be matched.

상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.The above-described details are specific embodiments for carrying out the present invention. In addition to the above-described embodiments, the present invention will also include embodiments that can be simply changed or easily changed in design. In addition, the present invention will also include technologies that can be easily modified and implemented using the embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the claims and equivalents of this invention as well as the claims described later.

Claims (20)

차동 입력 신호가 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터;
일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터;
일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터; 및
상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고,
상기 스위치는 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터가 턴 오프될 때 턴 온되도록 동작하는 증폭기.
A 1-1 transistor and a 1-2 transistor to which a differential input signal is applied to each gate stage;
a 2-1 transistor, one end of which is connected to the 1-1 transistor, an operation signal applied to the gate end, and a differential output signal output to the other end;
a 2-2 transistor, one end of which is connected to the 1-2 transistor, the operation signal applied to a gate end, and the differential output signal output to the other end; and
It includes a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor,
The switch operates to turn on when the 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor are turned off.
 제1항에 있어서,
상기 스위치는 턴 온되는 경우, 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단 사이에 단락 경로가 형성되는 증폭기.
According to paragraph 1,
When the switch is turned on, a short-circuit path is formed between one end of the 1-1 transistor and one end of the 1-2 transistor.
 제2항에 있어서,
상기 차동 입력 신호는 상기 제1-1 트랜지스터의 게이트 단에 인가되는 제1 입력 성분 및 상기 제1-2 트랜지스터의 게이트 단에 인가되는 제2 입력 성분을 포함하고,
상기 제1 입력 성분 및 상기 제2 입력 성분은 상기 단락 경로를 통해 서로 상쇄되는 증폭기.
According to paragraph 2,
The differential input signal includes a first input component applied to the gate terminal of the 1-1 transistor and a second input component applied to the gate terminal of the 1-2 transistor,
An amplifier in which the first input component and the second input component cancel each other out through the short-circuit path.
 제3항에 있어서,
상기 제1 입력 성분 및 상기 제2 입력 성분은 서로 반대 위상을 갖는 증폭기.
According to paragraph 3,
The first input component and the second input component have opposite phases to each other.
 제1항에 있어서,
상기 제2-1 트랜지스터의 크기는 상기 제1-1 트랜지스터의 크기보다 크고,
상기 제2-2 트랜지스터의 크기는 상기 제1-2 트랜지스터의 크기보다 큰 증폭기.
According to paragraph 1,
The size of the 2-1 transistor is larger than the size of the 1-1 transistor,
An amplifier in which the size of the 2-2 transistor is larger than the size of the 1-2 transistor.
 제1항에 있어서,
상기 스위치는 상기 제1-1 트랜지스터 및 상기 제1-2 트랜지스터의 문턱 전압 보다 큰 문턱 전압을 갖는 제3 트랜지스터인 증폭기.
According to paragraph 1,
The switch is a third transistor having a threshold voltage greater than the threshold voltages of the 1-1 transistor and the 1-2 transistor.
 제6항에 있어서,
상기 스위치가 상기 제3 트랜지스터의 게이트 단에 인가되는 제어 신호는 상기 동작 신호와 상보적인 증폭기.
According to clause 6,
The control signal applied by the switch to the gate terminal of the third transistor is complementary to the operation signal.
 제1항에 있어서,
상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터는 NMOS인 증폭기.
According to paragraph 1,
The 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor are NMOS amplifiers.
 제7항에 있어서,
상기 스위치의 일 단은 상기 제1-1 트랜지스터의 드레인 단에 연결되고, 상기 스위치의 타 단은 상기 제1-2 트랜지스터의 드레인 단에 연결되는 증폭기.
In clause 7,
An amplifier wherein one end of the switch is connected to the drain terminal of the 1-1 transistor, and the other end of the switch is connected to the drain terminal of the 1-2 transistor.
 제7항에 있어서,
상기 제2-1 트랜지스터의 드레인 단 및 상기 제2-2 트랜지스터의 드레인 단으로부터 차동 출력 신호가 출력되고,
상기 차동 출력 신호는 상기 스위치가 턴 온될 때 누설 성분을 포함하지 않는 증폭기.
In clause 7,
A differential output signal is output from the drain terminal of the 2-1 transistor and the drain terminal of the 2-2 transistor,
An amplifier wherein the differential output signal contains no leakage component when the switch is turned on.
 제1항에 있어서,
상기 스위치는 상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터가 턴 온될 때 턴 오프되도록 동작하는 증폭기.
According to paragraph 1,
The switch operates to turn off when the 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor are turned on.
 입력 노드 및 출력 노드를 통해 서로가 병렬로 연결되고, 상기 출력 노드에 차동 출력 신호를 출력하는 복수의 단위 증폭기를 포함하고,
상기 복수의 단위 증폭기 중 하나 이상의 단위 증폭기는:
차동 입력 신호가 상기 입력 노드를 통해 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터;
일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터;
일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터; 및
상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고,
상기 스위치는 상기 하나 이상의 단위 증폭기가 오프될 때 턴 온되도록 동작하는 구동 증폭기.
A plurality of unit amplifiers are connected in parallel through an input node and an output node and output a differential output signal to the output node,
One or more unit amplifiers among the plurality of unit amplifiers are:
a 1-1 transistor and a 1-2 transistor to which a differential input signal is applied to each gate terminal through the input node;
a 2-1 transistor whose one end is connected to the 1-1 transistor, an operation signal is applied to the gate terminal, and the differential output signal is output to the other terminal;
a 2-2 transistor, one end of which is connected to the 1-2 transistor, the operation signal applied to a gate end, and the differential output signal output to the other end; and
It includes a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor,
A driving amplifier wherein the switch operates to turn on when the one or more unit amplifiers are turned off.
 제12항에 있어서,
상기 스위치는 턴 온되는 경우, 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단 사이에 단락 경로가 형성되는 구동 증폭기.
According to clause 12,
A driving amplifier in which, when the switch is turned on, a short-circuit path is formed between one end of the 1-1 transistor and one end of the 1-2 transistor.
 제13항에 있어서,
상기 차동 입력 신호는 상기 제1-1 트랜지스터의 게이트 단에 인가되는 제1 입력 성분 및 상기 제1-2 트랜지스터의 게이트 단에 인가되는 제2 입력 성분을 포함하고,
상기 제1 입력 성분 및 상기 제2 입력 성분은 상기 단락 경로를 통해 서로 상쇄되는 구동 증폭기.
According to clause 13,
The differential input signal includes a first input component applied to the gate terminal of the 1-1 transistor and a second input component applied to the gate terminal of the 1-2 transistor,
A driving amplifier wherein the first input component and the second input component cancel each other out through the short-circuit path.
 제12항에 있어서,
상기 제1-1 트랜지스터, 상기 제1-2 트랜지스터, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터는 NMOS이고,
상기 스위치의 일 단은 상기 제1-1 트랜지스터의 드레인 단에 연결되고, 상기 스위치의 타 단은 상기 제1-2 트랜지스터의 드레인 단에 연결되는 구동 증폭기.
According to clause 12,
The 1-1 transistor, the 1-2 transistor, the 2-1 transistor, and the 2-2 transistor are NMOS,
A driving amplifier wherein one end of the switch is connected to the drain terminal of the 1-1 transistor, and the other end of the switch is connected to the drain terminal of the 1-2 transistor.
 제12항에 있어서,
상기 차동 출력 신호는 상기 스위치가 턴 온될 때 누설 성분을 포함하지 않는 구동 증폭기.
According to clause 12,
A driving amplifier wherein the differential output signal contains no leakage component when the switch is turned on.
 제16항에 있어서,
상기 복수의 단위 증폭기 각각이 온 또는 오프되는 것에 기초하여, 상기 차동 출력 신호는 DR(Dynamic Range)을 가지고,
상기 DR의 최소값은 상기 누설 성분이 상기 차동 출력 신호에 포함되지 않을 때 감소하는 구동 증폭기.
According to clause 16,
Based on whether each of the plurality of unit amplifiers is turned on or off, the differential output signal has a dynamic range (DR),
A driving amplifier wherein the minimum value of DR decreases when the leakage component is not included in the differential output signal.
 프로세서; 및
상기 프로세서로부터 수신한 기저대역 신호에 기초하여 RF 신호를 생성하고, 복수의 단위 증폭기를 포함하는 구동 증폭기를 통해 상기 RF 신호의 이득을 조절하여 출력하는 RF 칩을 포함하고,
상기 복수의 단위 증폭기 중 하나 이상의 단위 증폭기는:
상기 RF 신호가 각 게이트 단에 인가되는 제1-1 트랜지스터 및 제1-2 트랜지스터;
일 단이 상기 제1-1 트랜지스터에 연결되고, 게이트 단에 동작 신호가 인가되고, 차동 출력 신호를 타 단에 출력하는 제2-1 트랜지스터;
일 단이 상기 제1-2 트랜지스터에 연결되고, 게이트 단에 상기 동작 신호가 인가되고, 상기 차동 출력 신호를 타 단에 출력하는 제2-2 트랜지스터; 및
상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단에 연결되는 스위치를 포함하고,
상기 스위치는 상기 하나 이상의 단위 증폭기가 오프될 때 턴 온되도록 동작하는 전자 장치.
processor; and
An RF chip that generates an RF signal based on a baseband signal received from the processor, adjusts the gain of the RF signal through a driving amplifier including a plurality of unit amplifiers, and outputs an RF signal,
One or more unit amplifiers among the plurality of unit amplifiers are:
a 1-1 transistor and a 1-2 transistor to which the RF signal is applied to each gate terminal;
a 2-1 transistor, one end of which is connected to the 1-1 transistor, an operation signal applied to the gate end, and a differential output signal output to the other end;
a 2-2 transistor, one end of which is connected to the 1-2 transistor, the operation signal applied to a gate end, and the differential output signal output to the other end; and
It includes a switch connected to one end of the 1-1 transistor and one end of the 1-2 transistor,
The switch operates to turn on when the one or more unit amplifiers are turned off.
 제18항에 있어서,
상기 스위치는 턴 온되는 경우, 상기 제1-1 트랜지스터의 일 단 및 상기 제1-2 트랜지스터의 일 단 사이에 단락 경로가 형성되는 전자 장치.
According to clause 18,
When the switch is turned on, a short-circuit path is formed between one end of the 1-1 transistor and one end of the 1-2 transistor.
 제19항에 있어서,
상기 RF 신호는 상기 제1-1 트랜지스터의 게이트 단에 인가되는 제1 입력 성분 및 상기 제1-2 트랜지스터의 게이트 단에 인가되는 제2 입력 성분을 포함하고,
상기 제1 입력 성분 및 상기 제2 입력 성분은 상기 단락 경로를 통해 서로 상쇄되는 전자 장치.
According to clause 19,
The RF signal includes a first input component applied to the gate terminal of the 1-1 transistor and a second input component applied to the gate terminal of the 1-2 transistor,
The electronic device wherein the first input component and the second input component cancel each other out through the short-circuit path.
KR1020220168966A 2022-10-07 2022-12-06 Amplifier capable of canceling leakage components KR20240049088A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/216,766 US20240120884A1 (en) 2022-10-07 2023-06-30 Amplifier capable of canceling leakage components
CN202311278141.5A CN117856752A (en) 2022-10-07 2023-09-28 Amplifier capable of eliminating leakage component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220128616 2022-10-07
KR20220128616 2022-10-07

Publications (1)

Publication Number Publication Date
KR20240049088A true KR20240049088A (en) 2024-04-16

Family

ID=90882486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220168966A KR20240049088A (en) 2022-10-07 2022-12-06 Amplifier capable of canceling leakage components

Country Status (1)

Country Link
KR (1) KR20240049088A (en)

Similar Documents

Publication Publication Date Title
KR101320468B1 (en) An apparatus, a wireless device and a method for cascode amplifier with protection circuitry
JP5815578B2 (en) High linearity and low noise receiver using load switching
US9991855B2 (en) Semiconductor device
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US7834698B2 (en) Amplifier with improved linearization
KR101125500B1 (en) Lna having a post-distortion mode and a high-gain mode
US9379673B2 (en) Distortion cancellation for dual stage carrier-aggregation (CA) low noise amplifier (LNA) non-linear second order products
US20100120390A1 (en) Lo generation with deskewed input oscillator signal
US20050270098A1 (en) General-purpose wideband amplifier
US7948309B2 (en) DC-offset cancelled programmable gain array for low-voltage wireless LAN system and method using the same
US10439566B2 (en) Power amplifier circuit with adjustable bias voltage
JP6208366B2 (en) Distortion cancellation for nonlinear secondary products of low noise amplifiers (LNA)
US10425050B2 (en) Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying
US10374554B2 (en) Differential amplifier with complementary unit structure
US8294515B1 (en) Amplifier
US8432217B2 (en) Amplifier
US8836374B2 (en) High performance pre-mixer buffer in wireless communications systems
US9673764B2 (en) Amplifier circuit, radio frequency receiver and mobile telecommunications device
US20090027128A1 (en) Variable gain amplifier
KR20240049088A (en) Amplifier capable of canceling leakage components
US20240120884A1 (en) Amplifier capable of canceling leakage components
Zhang et al. A 0.3–6GHz broadband noise cancelling low noise amplifier
CN117856752A (en) Amplifier capable of eliminating leakage component
TW202416656A (en) Amplifier, driver amplifier, and electronic device capable of canceling leakage components
US20240154590A1 (en) Cascode amplifier with improved amplification characteristics