KR20240047446A

KR20240047446A - 무선 통신 네트워크에서의 공통 제어 채널 송신들을 위한 시스템들, 방법들, 및 디바이스들

Info

Publication number: KR20240047446A
Application number: KR1020247009230A
Authority: KR
Inventors: 홍 허; 춘쑤안 예; 다웨이 장; 하이통 순; 오게네코메 오테리; 세예드 알리 아크바르 파쿠리안; 시겐 예; 웨이 젱; 웨이동 양; 유슈 장
Original assignee: 애플 인크.
Priority date: 2021-09-24
Filing date: 2021-09-24
Publication date: 2024-04-12
Also published as: WO2023044782A1; US20240172149A1; CN117898007A; EP4385270A1

Abstract

기지국 및 사용자 장비(UE)는 동기화 신호 블록(SSB) 버스트 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS)에 대응하는, 시스템 프레임 번호(SFN)의 인덱스 슬롯을 결정할 수 있다. UE가 기지국으로부터 Type0-PDCCH CSS를 모니터링할 수 있도록 Type0-PDCCH CSS를 포함하는 PDCCH 신호를, 기지국은 송신할 수 있고 UE는 수신할 수 있다. 오프셋( )은 값들 0, 2.5, 5, 또는 7.5 중 하나로서 하드코딩될 수 있고, 하나의 오프셋 값은 하나, 하나 초과, 또는 모든 SCS 뉴머롤로지들에 대해 사용될 수 있다. 오프셋은 델타(Δ) 값, 스케일링 인자, 및/또는 이들의 조합에 의해 수정될 수 있다.

Description

무선 통신 네트워크에서의 공통 제어 채널 송신들을 위한 시스템들, 방법들, 및 디바이스들

본 개시내용은 무선 통신 네트워크들의 시스템들 및 디바이스들을 관리하기 위한 기법들을 포함하는 무선 통신 네트워크들에 관한 것이다.

무선 통신 네트워크들은 기지국들 및 다른 네트워크 노드들과 통신할 수 있는 사용자 장비(UE들)(예를 들어, 스마트폰들, 태블릿 컴퓨터들 등)를 포함할 수 있다. 무선 통신 네트워크들의 양태들은 무선 디바이스들이 서로 연결되고 달리 통신하게 하는 방식, 조건들, 시나리오들, 및 절차들을 포함한다. 이는 어떻게 무선 디바이스들이 액세스 절차들, 연결들의 확립 등과 같은 부가적인 통신들에 대한 준비에서 일반적인 검색 공간 정보와 동기화되고 이를 획득할 수 있는지에 관한 문제들을 수반할 수 있다.

본 개시내용은 상세한 설명 및 도면들의 첨부 도들에 의해 용이하게 이해되고 가능해질 것이다. 유사한 참조 번호들은 유사한 특징부들 및 구조적 요소들을 지정할 수 있다. 도면들 및 대응하는 설명들은 본 개시내용의 양태들, 구현예들 등의 비제한적인 예들로서 제공되며, "일(an)" 또는 "하나의(one)" 양태, 구현예 등에 대한 언급이 반드시 동일한 양태, 구현예 등을 지칭하는 것은 아닐 수 있고, 적어도 하나, 하나 이상 등을 의미할 수 있다.
도 1은 120 킬로헤르츠(kHz) 서브캐리어 간격(SCS) 및 240 ㎑ SCS에 대한 동기화 신호 블록(SSB) 위치들을 갖는 프레임, 슬롯, 및 심볼 구조의 일 예의 도면이다.
도 2는 480 ㎑ SCS 및 960 ㎑ SCS에 대한 SSB 위치들을 갖는 프레임, 슬롯, 심볼 구조의 일 예의 도면이다.
도 3은 본 명세서에 설명된 하나 이상의 구현예들에 따른 예시적인 네트워크의 도면이다.
도 4는 무선 통신 네트워크에서의 공통 제어 채널 송신들에 대한 프로세스의 일 예의 도면이다.
도 5는 상이한 유형들의 Type0-PDCCH 공통 검색 공간(CSS) 밀도들에 대한 특성들의 테이블의 일 예의 도면이다.
도 6 내지 도 9는 다양한 오프셋들을 갖는 Type0-PDCCH CSS 세트들에 대한 프레임 및 슬롯 구조들의 예들의 도면들이다.
도 10은 스위칭 갭들을 갖는 슬롯 및 심볼 구조의 일 예의 도면이다.
도 11은 본 명세서에 설명된 하나 이상의 구현예들에 따른 디바이스의 컴포넌트들의 일 예의 도면이다.
도 12는 본 명세서에 설명된 하나 이상의 구현예들에 따른 기저대역 회로부의 예시적인 인터페이스들의 도면이다.

이하의 상세한 설명은 첨부 도면들을 참조한다. 상이한 도면들에서 유사한 참조 번호들은 동일하거나 유사한 특징부들, 요소들, 동작들 등을 식별할 수 있다. 부가적으로, 본 개시내용은, 다른 구현예들이 이용될 수 있고, 본 개시내용의 범주를 벗어나지 않으면서 구조적 또는 논리적 변화들이 이루어질 수 있으므로, 이하의 설명으로 제한되지 않는다.

무선 통신 네트워크들은 기지국들 및 다른 네트워크 노드들과 무선으로 통신할 수 있는 사용자 장비(UE들)를 포함할 수 있다. 이러한 디바이스들 및 통신들은 3세대 파트너쉽 프로젝트(3GPP)의 4세대(4G) 또는 롱-텀 에볼루션(LTE) 기술, 5세대(5G) 또는 새로운 무선방식(NR) 기술, 6세대(6G) 기술 등을 수반할 수 있는 상이한 유형들의 무선 액세스 기술(RAT)들을 구현할 수 있다. 그러한 기술들을 구현하는 기본 양태는 초기 액세스 시그널링 및 신호 동기화를 포함할 수 있다.

신호 동기화는 UE들이 무선 네트워크와 통신하고 그에 액세스하기 위한 시간 및 주파수를 획득하게 하는 프로세스를 포함할 수 있다. 2개의 유형들의 동기화: 다운링크(DL) 동기화를 위한 하나의 유형 및 업링크(UL) 동기화를 위한 다른 유형을 포함할 수 있다. DL 동기화를 위해, UE는 네트워크로부터의 동기화 신호 블록(SSB)에 기초하여 프레임 경계 및 심볼 경계를 검출할 수 있다. SSB는 1차 동기화 신호(PSS), 2차 동기화 신호(SSS), 및 물리적 브로드캐스트 채널(PBCH)을 포함할 수 있으며, 이들은 신호 동기화를 위해 사용될 수 있다. 업링크 동기화를 위해, UE는 데이터를 송신하기 위한 적절한 시간 기간들을 결정할 수 있다. 기지국이 다수의 UE들과 동시에 통신할 수 있기 때문에, 네트워크는, UL 신호들이 랜덤 액세스 채널(RACH) 절차들 및 다른 정보 변경들에 대해 적절한 시간들에 네트워크에 도착하는 것을 보장하도록 구성될 수 있다.

5G에서, 신호들은 10 밀리초(ms)로 각각 이루어지는 프레임들로 조직화될 수 있다. 프레임은 각각 1 ms의 10개의 서브프레임들을 포함할 수 있고, 각각의 서브프레임은 서브캐리어 간격(SCS)에 의존할 수 있는 다수의 슬롯들을 포함할 수 있다. 예를 들어, 서브프레임은 120 킬로헤르츠(kHz) 서브캐리어 간격(SCS)의 8개의 슬롯들, 240 ㎑ SCS의 16개의 슬롯들 등을 포함할 수 있다. 각각의 슬롯은 0 내지 13으로 인덱싱된 14개의 직교 주파수 분할 멀티플렉싱(OFDM) 심볼들을 포함할 수 있다. 동기화 신호(SS) 버스트 또는 SSB 버스트는 다수의 SSB들을 포함할 수 있고, 각각의 SSB는 PSS에 대한 1개의 심볼, SSS에 대한 1개의 심볼, 및 PBCH에 대한 2개의 심볼들을 갖는 4개의 OFDM 심볼들에 걸쳐 있을 수 있다. SSB들은 SSB 버스트의 처음 5 ms로 그룹화될 수 있다.

도 1은 120 ㎑ SCS 및 240 ㎑ SCS에 대한 후보 SSB 위치들을 갖는 프레임, 슬롯, 및 심볼 구조의 일 예(100)의 도면이다. SSB 버스트는 하프 프레임당 최대(L) 64개의 SSB들을 포함할 수 있다. 120 ㎑ SCS 시나리오에서, 각각의 시작 심볼 위치는 [4, 8, 16, 20] + 28n을 포함할 수 있으며, 여기서 n = 0, 1, 2, 3, 5, 6, 7, 8, 10, 11, 12, 13, 15, 16, 17, 및 18이다. 240 ㎑ SCS 시나리오에서, 각각의 SSB의 시작 심볼 위치는 [8, 12, 16, 20, 32, 36, 40, 44] + 56n을 포함할 수 있으며, 여기서 n = 0, 1, 2, 3, 5, 6, 7, 및 8이다. 도 2는 480 ㎑ SCS 및 960 ㎑ SCS에 대한 SSB 시작 위치들을 갖는 프레임, 슬롯, 심볼 구조의 일 예(200)의 도면이다. 480 ㎑ SCS 및 960 ㎑ SCS에 대한 후보 SSB들의 제1 심볼은 [2, 9] + 14n의 심볼 인덱스를 가질 수 있다(여기서, 인덱스 0은 하프 프레임 내의 제1 슬롯의 제1 심볼에 대응함). 위의 도 1에서와 같이, 480 ㎑ SCS 및 960 ㎑ SCS에서, SSB 버스트는 하프 프레임에 최대 64개의 SSB들을 포함할 수 있다.

통신 표준들이 120 ㎑ SCS, 240 ㎑ SCS, 480 ㎑ SCS, 960 ㎑ SCS 등에서 초기 시그널링(예를 들어, 동기화 시그널링)을 가능하게 하도록 개발되고 있지만, 현재 이용가능한 표준들은 Type0-PDCCH 공통 검색 공간(CSS)에 대한 초기 시그널링을 아직 적절하게 어드레스하지 않는다. 예를 들어, 현재 이용가능한 통신 표준들은 SSB 버스트 내의 SSB 인덱스와 480 ㎑ SCS 및 960 ㎑ SCS를 갖는 연관된 Type0-PDCCH CSS의 슬롯/심볼의 제1 인덱스 사이의 서브프레임들/슬롯들의 수를 결정하기 위한 솔루션들을 적절하게 제공하지 못한다. 본 명세서에 설명된 바와 같이, Type0-PDCCH CSS는 시스템 정보 블록(SIB)(예를 들어, SIB1)에 대한 PDCCH를 송신하는 데 사용되는 NR 물리적 다운링크(DL) 제어 채널(PDCCH) 검색 공간들의 세트를 포함할 수 있다. SIB1은 UE가 셀에 액세스하도록 허용되는지 여부를 표시하는 정보, 스케줄링 관련 시스템 정보, 모든 UE들에 공통인 무선 리소스 제어(RRC) 정보 등을 포함할 수 있다.

본 명세서에 설명된 기법들은 기지국들 및 UE들이 SSB 버스트와 480 ㎑ SCS 및 960 ㎑ SCS를 갖는 Type0-PDCCH CSS의 슬롯/심볼의 제1 인덱스 사이의 서브프레임들/슬롯들의 수를 결정할 수 있게 할 수 있다. 예를 들어, 기지국 및 UE는, SSB 버스트 내의 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호(SFN)의 슬롯의 제1 인덱스를 결정할 수 있다. 기지국으로부터 DL 제어 정보(DCI)를 획득하기 위해 Type0-PDCCH CSS 세트에서 송신된 PDCCH 신호를, 기지국은 송신할 수 있고, UE는 모니터링 및 수신할 수 있다. 아래에서 설명되는 바와 같이, 오프셋( )은 값들 0, 2.5, 5, 또는 7.5 중 하나로서 규격에서 하드코딩될 수 있고, 하나의 오프셋 값은 하나, 하나 초과, 또는 모든 SCS 뉴머롤로지(numerology)들에 대해 사용될 수 있다. 예를 들어, 2.5 ms의 오프셋 값은 480 ㎑ SCS 시나리오들을 갖는 Type0-PDCCH CSS, 960 ㎑ SCS 시나리오들을 갖는 Type0-PDCCH CSS 등에 적용될 수 있다. 일부 구현예들에서, 오프셋 값은 (값들 0, 2.5, 5, 또는 7.5 중 하나로서) 다수의 SCS 뉴머롤로지들에 대한 규격에서 하드코딩될 수 있지만, Type0-PDCCH CSS의 SCS의 함수인 스케일링 인자에 의해 수정될 수 있다. 일부 구현예들에서, 오프셋 값은 후보 오프셋 값들 중에서 결정될 수 있으며, 이들 중 일부는 규격에서 하드코딩되고, 다른 것들은 델타(Δ) 값에 의해 수정된다. 일부 구현예들에서, 델타 값은 또한, Type0-PDCCH CSS의 SCS의 함수인 스케일링 인자에 의해 변경될 수 있다. 아래에서 설명되는 바와 같이, 델타 값은 모든 SCS들(예를 들어, 2.5, 4, 8 등)에 대해 동일할 수 있거나, 또는 SCS에 기초하여 변경될 수 있다(예를 들어, 480 ㎑ SCS 시나리오들에 대해 4, 960 ㎑ SCS 시나리오들에 대해 8 등).

Type0-PDCCH CSS는 발견 버스트 송신 윈도우(DBTW)의 일부일 수 있고, DBTW는 기지국이 발견 버스트(DB)를 송신할 수 있는 지속기간(예를 들어, UE가 기지국이 DB를 송신하는 것을 예상할 수 있는 지속기간) 및 방식을 포함할 수 있다. DB는, 윈도우 내에 한정되고 통신 사이클(또한 듀티 사이클로 지칭됨)과 연관된 하나 이상의 신호들 및/또는 채널들을 포함하는 DL 송신 버스트를 포함할 수 있다. DB는, 1) PSS, SSS, 셀-특정 기준 신호들(CRS)을 포함하고 비-제로 전력 채널 상태 정보(CSI) 기준 신호들(CSI-RS)을 포함할 수 있는 기지국에 의해 통신되는 하나 이상의 송신들 및 2) PSS, SSS, PBCH, 복조된 기준 신호(DM-RS)로 이루어진 SS/PBCH 블록을 포함하는 기지국에 의해 통신되는 하나 이상의 송신들의 임의의 조합을 포함할 수 있다. 송신들은 또한, 시스템 정보 블록 1(SIB1)을 갖는 물리적 다운로드 공유 채널(PDSCH), 및 SIB1 및/또는 비-제로 전력 CSI 기준 신호들(CSI-RS)을 반송하는 PDSCH를 스케줄링하는 물리적 DL 제어 채널(PDCCH)에 대한 제어 리소스 세트(CORESET)를 포함할 수 있다.

도 3은 본 명세서에 설명된 하나 이상의 구현예들에 따른 예시적인 네트워크(300)이다. 예시적인 네트워크(300)는 UE들(310-1, 310-2 등)(집합적으로 "UE들(310)"로 그리고 개별적으로 "UE(310)"로 지칭됨), 무선 액세스 네트워크(RAN)(320), 코어 네트워크(CN)(330), 애플리케이션 서버들(340), 외부 네트워크들(350), 및 위성들(360-1, 360-2 등)(집합적으로 "위성들(360)"로 그리고 개별적으로 "위성(360)"으로 지칭됨)을 포함할 수 있다. 도시된 바와 같이, 네트워크(300)는 UE들(310) 및 RAN(320)과 통신하는 (예를 들어, 글로벌 내비게이션 위성 시스템(GNSS)의) 하나 이상의 위성들(360)을 포함하는 비지상 네트워크(NTN)를 포함할 수 있다.

예시적인 네트워크(300)의 시스템들 및 디바이스들은 3세대 파트너쉽 프로젝트(3GPP)의 2세대(2G), 3세대(3G), 4세대(4G)(예를 들어, 롱 텀 에볼루션(LTE)), 및/또는 5세대(5G)(예를 들어, 새로운 무선방식(NR)) 통신 표준들과 같은 하나 이상의 통신 표준들에 따라 동작할 수 있다. 부가적으로 또는 대안적으로, 예시적인 네트워크(300)의 시스템들 및 디바이스들 중 하나 이상은, 미래의 버전들 또는 세대들의 3GPP 표준들(예를 들어, 6세대(6G) 표준들, 7세대(7G) 표준들 등), 전기 전자 기술자 협회(IEEE) 표준들(예를 들어, WMAN(wireless metropolitan area network), WiMAX(worldwide interoperability for microwave access) 등), 및 그 이상을 포함하여, 본 명세서에서 논의된 다른 통신 표준들 및 프로토콜들에 따라 동작할 수 있다.

도시된 바와 같이, UE들(310)은 스마트폰들(예를 들어, 하나 이상의 무선 통신 네트워크들에 연결가능한 핸드헬드 터치스크린 모바일 컴퓨팅 디바이스들)을 포함할 수 있다. 부가적으로 또는 대안적으로, UE들(310)은 무선 통신이 가능한 다른 유형들의 모바일 또는 비-모바일 컴퓨팅 디바이스들, 예컨대, 개인 휴대 정보 단말기(PDA)들, 페이저들, 랩톱 컴퓨터들, 데스크톱 컴퓨터들, 무선 핸드셋들 등을 포함할 수 있다. 일부 구현예들에서, UE들(310)은 단기 UE 연결들을 이용하는 저전력 IoT 애플리케이션들을 위해 설계된 네트워크 액세스 계층을 포함할 수 있는 사물인터넷(internet of things, IoT) 디바이스들(또는 IoT UE들)을 포함할 수 있다. 부가적으로 또는 대안적으로, IoT UE는 (예를 들어, PLMN(public land mobile network)을 통해 MTC(machine-type communications) 서버 또는 다른 디바이스와 데이터를 교환하기 위한) MTC 또는 M2M(machine-to-machine) 통신들, ProSe(proximity-based service) 또는 D2D(device-to-device) 통신들, 센서 네트워크들, IoT 네트워크들, 및 그 이상과 같은 하나 이상의 유형들의 기술들을 이용할 수 있다. 시나리오에 의존하여, 데이터의 M2M 또는 MTC 교환은 기계 개시 교환(machine-initiated exchange)일 수 있고, IoT 네트워크는 단기간 연결들로 IoT UE들(인터넷 인프라구조 내의 고유하게 식별가능한 임베딩된 컴퓨팅 디바이스들을 포함할 수 있음)을 상호연결시키는 것을 포함할 수 있다. 일부 시나리오들에서, IoT UE들은 IoT 네트워크의 연결들을 용이하게 하기 위해 백그라운드 애플리케이션들(예를 들어, 킵 얼라이브(keep-alive) 메시지들, 상태 업데이트들 등)을 실행시킬 수 있다.

UE들(310)은 RAN(320)과 통신할 수 있고 그와의 연결을 확립할(예를 들어, 그와 통신가능하게 커플링될) 수 있으며, 이는 하나 이상의 무선 채널들(314-1, 314-2)을 수반할 수 있고, 이들 각각은 물리적 통신 인터페이스/계층을 포함할 수 있다. 일부 구현예들에서, UE는 다중-무선 액세스 기술(다중-RAT)로서의 DC(dual connectivity) 또는 MR-DC(multi-radio dual connectivity)로 구성될 수 있으며, 여기서 다중 수신 및 송신(Rx/Tx) 가능 UE는, 비이상적인 백홀을 통해 연결될 수 있는 상이한 네트워크 노드들(예를 들어, 322-1, 322-2)에 의해 제공되는 리소스들을 사용할 수 있다(예를 들어, 여기서 하나의 네트워크 노드는 NR 액세스를 제공하고 다른 네트워크 노드는 LTE를 위한 E-UTRA 또는 5G를 위한 NR 액세스 중 어느 하나를 제공한다). 그러한 시나리오에서, 하나의 네트워크 노드는 마스터 노드(MN)로서 동작하고, 다른 노드는 2차 노드(SN)로서 동작할 수 있다. MN 및 SN은 네트워크 인터페이스를 통해 연결될 수 있고, 적어도 MN은 CN(330)에 연결될 수 있다. 부가적으로, MN 또는 SN 중 적어도 하나는 공유 스펙트럼 채널 액세스로 동작될 수 있고, UE(310)에 대해 특정된 기능들은 IAB-MT(integrated access and backhaul mobile termination)에 사용될 수 있다. UE(301)에 대해 유사하게, IAB-MT는 하나의 네트워크 노드를 사용하여 또는 EN-DC(enhanced dual connectivity) 아키텍처들, NR-DC(new radio dual connectivity) 아키텍처들 등을 갖는 2개의 상이한 노드들을 사용하여 네트워크에 액세스할 수 있다. 일부 구현예들에서, (본 명세서에 설명된 바와 같은) 기지국은 네트워크 노드(322)의 일 예일 수 있다.

도시된 바와 같이, UE(310)는 또한 또는 대안적으로, 연결 인터페이스(318)를 통해 액세스 포인트(AP)(316)에 연결될 수 있으며, 이는 UE(310)가 AP(316)와 통신가능하게 커플링할 수 있게 하는 에어 인터페이스를 포함할 수 있다. AP(316)는 무선 로컬 영역 네트워크(WLAN), WLAN 노드, WLAN 종료 지점 등을 포함할 수 있다. 연결(318)은 임의의 IEEE 702.11 프로토콜과 일치하는 연결과 같은 로컬 무선 연결을 포함할 수 있고, AP(316)는 무선 충실도(Wi-Fi®) 라우터 또는 다른 AP를 포함할 수 있다. 도 3에 명시적으로 도시되지 않았지만, AP(316)는 RAN(320) 또는 CN(330)에 연결되지 않고 다른 네트워크(예를 들어, 인터넷)에 연결될 수 있다. 일부 시나리오들에서, UE(310), RAN(320), 및 AP(316)는 LWA(LTE-WLAN aggregation) 기법들 또는 LWIP(LTE WLAN radio level integration with IPsec tunnel) 기법들을 이용하도록 구성될 수 있다. LWA는, UE(310)가 LTE 및 WLAN의 무선 리소스들을 이용하기 위해 RAN(320)에 의해 구성되는 RRC_CONNECTED에 있는 것을 수반할 수 있다. LWIP는, UE(310)가 연결 인터페이스(318)를 통해 통신되는 패킷들(예를 들어, 인터넷 프로토콜(IP) 패킷들)을 인증하고 암호화하기 위해 IPsec 프로토콜 터널링을 통해 WLAN 무선 리소스들(예를 들어, 연결 인터페이스(318))을 사용하는 것을 수반할 수 있다. IPsec 터널링은 원래의 IP 패킷들 전체를 캡슐화하고 새로운 패킷 헤더를 추가하며, 그에 의해, IP 패킷들의 원래의 헤더를 보호하는 것을 포함할 수 있다.

RAN(320)은, 채널들(314-1, 314-2)이 UE들(310)과 RAN(320) 사이에 확립될 수 있게 하는 하나 이상의 RAN 노드들(322-1, 322-2)(집합적으로 RAN 노드들(322)로, 그리고 개별적으로 RAN 노드(322)로 지칭됨)을 포함할 수 있다. RAN 노드들(322)은 본 명세서에 설명된 통신 기술들(예를 들어, 2G, 3G, 4G, 5G, WiFi 등) 중 하나 이상에 기초하여 사용자들과 네트워크 사이의 데이터 및/또는 음성 연결을 위한 무선 기저대역 기능들을 제공하도록 구성된 네트워크 액세스 포인트들을 포함할 수 있다. 따라서, 예들로서, RAN 노드는 E-UTRAN 노드 B(예를 들어, 강화된 노드 B, eNodeB, eNB, 4G 기지국 등), 차세대 기지국(예를 들어, 5G 기지국, NR 기지국, 차세대 eNB들(gNB) 등)일 수 있다. RAN 노드들(322)은 노변 유닛(roadside unit, RSU), 송신 수신 포인트(TRxP 또는 TRP), 및 하나 이상의 다른 유형들의 지상 스테이션들(예를 들어, 지상 액세스 포인트들)을 포함할 수 있다. 일부 시나리오들에서, RAN 노드(322)는 매크로셀 기지국과 같은 전용 물리적 디바이스, 및/또는 매크로셀들에 비해 더 작은 커버리지 영역들, 더 작은 사용자 용량, 또는 더 높은 대역폭을 갖는 펨토셀들, 피코셀들 등을 제공하기 위한 저전력(low power, LP) 기지국일 수 있다. 아래에서 설명되는 바와 같이, 일부 구현예들에서, 위성들(360)은 UE들(310)에 대한 기지국들(예를 들어, RAN 노드들(322))로서 동작할 수 있다. 이와 같이, 기지국, RAN 노드(322) 등에 대한 본 명세서의 언급들은, 기지국, RAN 노드(322) 등이 지상 네트워크 노드인 구현예들, 그리고 또한 기지국, RAN 노드(322) 등이 비지상 네트워크 노드(예를 들어, 위성(360))인 구현예를 수반할 수 있다.

RAN 노드들(322) 중 일부 또는 전부는 가상 네트워크의 일부로서 서버 컴퓨터들 상에서 실행되는 하나 이상의 소프트웨어 엔티티들로서 구현될 수 있으며, 이는 CRAN(centralized RAN) 및/또는 가상 기저대역 유닛 풀(virtual baseband unit pool, vBBUP)로 지칭될 수 있다. 이들 구현예들에서, CRAN 또는 vBBUP는, 무선 리소스 제어(RRC) 및 패킷 데이터 수렴 프로토콜(packet data convergence protocol, PDCP) 계층들이 CRAN/vBBUP에 의해 동작될 수 있고 다른 계층 2(L2) 프로토콜 엔티티들이 개별 RAN 노드들(322)에 의해 동작될 수 있는 PDCP 분할과 같은 RAN 기능 분할; RRC, PDCP, 무선 링크 제어(radio link control, RLC), 및 매체 액세스 제어(MAC) 계층들이 CRAN/vBBUP에 의해 동작될 수 있고, 물리적(PHY) 계층이 개별 RAN 노드들(322)에 의해 동작될 수 있는 MAC/PHY 계층 분할; 또는 RRC, PDCP, RLC, MAC 계층들 및 PHY 계층의 상위 부분들이 CRAN/vBBUP에 의해 동작될 수 있고 PHY 계층의 하위 부분들이 개별 RAN 노드들(322)에 의해 동작될 수 있는 "하위 PHY" 분할을 구현할 수 있다. 이러한 가상화된 프레임워크는 RAN 노드들(322)의 프리드-업(freed-up) 프로세서 코어들이 다른 가상화된 애플리케이션들을 수행하거나 실행하게 허용할 수 있다.

일부 구현예들에서, 개별 RAN 노드(322)는 개별 F1 인터페이스들을 통해 gNB-CU(Control Unit)에 연결되는 개별 gNB-DU(Distributed Unit)들을 표현할 수 있다. 그러한 구현예들에서, gNB-DU들은 하나 이상의 원격 무선 헤드들 또는 무선 주파수(RF) 프론트 엔드 모듈(RFEM)들을 포함할 수 있고, gNB-CU는 CRAN/vBBUP와 유사한 방식으로 RAN(320)에 위치된 서버(도시되지 않음)에 의해 또는 서버 풀(예를 들어, 리소스들을 공유하도록 구성된 서버들의 그룹)에 의해 동작될 수 있다. 부가적으로 또는 대안적으로, RAN 노드들(322) 중 하나 이상은, E-UTRA(evolved universal terrestrial radio access) 사용자 평면 및 제어 평면 프로토콜 종단부들을 UE들(310)을 향해 제공할 수 있고 NG 인터페이스를 통해 5G 코어 네트워크(5GC)(330)에 연결될 수 있는 차세대 eNB들(즉, gNB들)일 수 있다.

RAN 노드들(322) 중 임의의 것은 에어 인터페이스 프로토콜을 종료할 수 있고, UE들(310)에 대한 제1 접촉 포인트일 수 있다. 일부 구현예들에서, RAN 노드들(322) 중 임의의 것은, 무선 네트워크 제어기(radio network controller, RNC) 기능들, 예컨대, 무선 베어러 관리, 업링크 및 다운링크 동적 무선 리소스 관리 및 데이터 패킷 스케줄링, 및 이동성 관리를 포함하지만 이에 제한되지는 않는 RAN(320)에 대한 다양한 논리적 기능들을 이행할 수 있다. UE들(310)은 OFDMA(orthogonal frequency-division multiple access) 통신 기법(예를 들어, 다운링크 통신들의 경우) 또는 SC-FDMA(single carrier frequency-division multiple access) 통신 기법(예를 들어, 업링크 및 ProSe 또는 사이드링크(SL) 통신들의 경우)과 같은, 그러나 이에 제한되지 않는 다양한 통신 기법들에 따라 멀티캐리어 통신 채널을 통해 서로 또는 RAN 노드들(322) 중 임의의 것과 OFDM(orthogonal frequency-division multiplexing) 통신 신호들을 사용하여 통신하도록 구성될 수 있지만, 그러한 구현예들의 범주가 이러한 점에서 제한되지 않을 수 있다. OFDM 신호들은 복수의 직교 서브캐리어들을 포함할 수 있다.

일부 구현예들에서, 다운링크 리소스 그리드(grid)가 RAN 노드들(322) 중 임의의 것으로부터 UE들(310)로의 다운링크 송신들을 위해 사용될 수 있고, 업링크 송신들은 유사한 기법들을 이용할 수 있다. 그리드는 각각의 슬롯에서 다운링크에 대한 물리적 리소스들을 표현하는 시간 주파수 그리드(예를 들어, 리소스 그리드 또는 시간 주파수 리소스 그리드)일 수 있다. 그러한 시간-주파수 평면 표현은 OFDM 시스템들에 대해 통상적인 관행이며, 이는 무선 리소스 할당에 대해 그것을 직관적으로 만든다. 리소스 그리드의 각각의 열(column) 및 각각의 행은 하나의 OFDM 심볼 및 하나의 OFDM 서브캐리어에 각각 대응한다. 시간 도메인에서의 리소스 그리드의 지속기간은 무선 프레임 내의 하나의 슬롯에 대응한다. 리소스 그리드에서의 최소 시간-주파수 유닛은 리소스 요소로 표기된다. 각각의 리소스 그리드는 리소스 블록들을 포함하며, 이들은 리소스 요소들에 대한 소정의 물리적 채널들의 맵핑을 설명한다. 각각의 리소스 블록은 리소스 요소(RE)들의 집합체를 포함할 수 있고; 주파수 도메인에서, 이것은 현재 할당될 수 있는 최소 수량의 리소스들을 표현할 수 있다. 그러한 리소스 블록들을 사용하여 전달되는 여러 개의 상이한 물리적 다운링크 채널들이 존재한다.

추가로, RAN 노드들(322)은 면허 매체(licensed medium)("면허 스펙트럼" 및/또는 "면허 대역"으로 또한 지칭됨), 비면허 공유 매체("비면허 스펙트럼" 및/또는 "비면허 대역"으로 또한 지칭됨), 또는 이들의 조합을 통해, UE들(310)과 그리고/또는 서로 무선으로 통신하도록 구성될 수 있다. 면허 스펙트럼은 대략 400 ㎒ 내지 대략 3.8 ㎓의 주파수 범위에서 동작하는 채널들을 포함할 수 있는 반면, 비면허 스펙트럼은 5 ㎓ 대역을 포함할 수 있다. 면허 스펙트럼은 소정의 유형들의 무선 활동(예를 들어, 무선 전기통신 네트워크 활동)을 위해 선택되고, 예약되고, 규제되는 등의 채널들 또는 주파수 대역들에 대응할 수 있는 반면, 비면허 스펙트럼은 소정의 유형들의 무선 활동을 위해 제한되지 않는 하나 이상의 주파수 대역들에 대응할 수 있다. 특정 주파수 대역이 면허 매체에 대응하는지 또는 비면허 매체에 대응하는지는, 공공 부문 조직(public-sector organization)(예를 들어, 정부 기관, 규제 기관 등)에 의해 결정된 주파수 할당들 또는 무선 통신 표준들 및 프로토콜들 등을 개발하는 데 관여하는 민간 부문 조직(private-sector organization)에 의해 결정된 주파수 할당들과 같은 하나 이상의 인자들에 의존할 수 있다.

비면허 스펙트럼에서 동작하기 위해, UE들(310) 및 RAN 노드들(322)은 LAA(licensed assisted access), eLAA, 및/또는 feLAA 메커니즘들을 사용하여 동작할 수 있다. 이러한 구현예들에서, UE들(310) 및 RAN 노드들(322)은 비면허 스펙트럼에서 송신하기 전에 비면허 스펙트럼 내의 하나 이상의 채널들이 이용가능하지 않은지 또는 달리 점유되는지를 결정하기 위해 하나 이상의 알려진 매체 감지 동작들 또는 캐리어 감지 동작들을 수행할 수 있다. 매체/캐리어 감지 동작들은 LBT(listen-before-talk) 프로토콜에 따라 수행될 수 있다.

LAA 메커니즘들은 LTE 어드밴스드 시스템들의 캐리어 집성(carrier aggregation, CA) 기술들을 기반으로 구축될 수 있다. CA에서, 각각의 집성된 캐리어는 컴포넌트 캐리어(component carrier, CC)로 지칭된다. 일부 경우들에서, 개별 CC들은 다른 CC들과는 상이한 대역폭을 가질 수 있다. TDD(time division duplex) 시스템들에서, CC들의 수뿐만 아니라 각각의 CC의 대역폭들은 DL 및 UL에 대해 동일할 수 있다. CA는 또한 개별 CC들을 제공하기 위한 개별 서빙 셀(serving cell)들을 포함한다. 서빙 셀들의 커버리지는, 예를 들어, 상이한 주파수 대역들 상의 CC들이 상이한 경로 손실을 경험할 것이기 때문에 상이할 수 있다. 1차 서비스 셀 또는 PCell은 UL 및 DL 둘 모두에 대한 1차 컴포넌트 캐리어(PCC)를 제공할 수 있고, 무선 리소스 제어 및 NAS(non-access stratum) 관련 활동들을 핸들링할 수 있다. 다른 서빙 셀들은 SCell들로 지칭되고, 각각의 SCell은 UL 및 DL 둘 모두에 대한 개별 2차 컴포넌트 캐리어(SCC)를 제공할 수 있다. SCC들은 요구에 따라 추가되고 제거될 수 있는 반면, PCC를 변경하는 것은 UE(310)가 핸드오버를 겪을 것을 요구할 수 있다. LAA, eLAA, 및 feLAA에서, SCell들 중 일부 또는 전부는 비면허 스펙트럼에서 동작할 수 있고("LAA SCell들"로 지칭됨), LAA SCell들은 면허 스펙트럼에서 동작하는 PCell에 의해 보조된다. UE가 하나 초과의 LAA SCell로 구성될 때, UE는 동일한 서브프레임 내에서 상이한 PUSCH 시작 위치들을 표시하는 UL 승인들을 구성된 LAA SCell들 상에서 수신할 수 있다.

PDSCH는 사용자 데이터 및 상위 계층 시그널링을 UE들(310)에 반송할 수 있다. PDCCH(physical downlink control channel)는, 무엇보다도, PDSCH 채널에 관련된 전송 포맷 및 리소스 할당들에 관한 정보를 반송할 수 있다. PDCCH는 또한, 업링크 공유 채널에 관련된 전송 포맷, 리소스 할당, 및 하이브리드 자동 반복 요청(hybrid automatic repeat request, HARQ) 정보에 관해 UE들(310)에 통지할 수 있다. 전형적으로, 다운링크 스케줄링(예를 들어, 셀 내의 UE(310-2)에 제어 및 공유 채널 리소스 블록들을 배정하는 것)은 UE들(310) 중 임의의 것으로부터 피드백되는 채널 품질 정보에 기초하여 RAN 노드들(322) 중 임의의 것에서 수행될 수 있다. 다운링크 리소스 할당 정보는 UE들(310) 각각에 대해 사용되는 (예를 들어, 그에 할당되는) PDCCH 상에서 전송될 수 있다.

PDCCH는 제어 정보를 전달하기 위해 제어 채널 요소(control channel element, CCE)들을 사용하고, 여기서 다수의 CCE들(예를 들어, 6개 등)은 리소스 요소 그룹(resource element group, REG)들로 구성될 수 있으며, REG는 OFDM 심볼에서 물리적 리소스 블록(physical resource block, PRB)으로서 정의된다. 리소스 요소들에 맵핑되기 전에, PDCCH 복소값 심볼들은 먼저 쿼드러플릿(quadruplet)들로 조직화될 수 있으며, 이들은 이어서, 예를 들어, 레이트 매칭을 위해 서브 블록 인터리버(sub-block interleaver)를 사용하여 치환될 수 있다. 각각의 PDCCH는 이러한 CCE들 중 하나 이상을 사용하여 송신될 수 있으며, 여기서 각각의 CCE는 REG들로 알려진 4개의 물리적 리소스 요소들의 9개의 세트들에 대응할 수 있다. 4개의 직교 위상 시프트 키잉(quadrature phase shift keying, QPSK) 심볼들이 각각의 REG에 맵핑될 수 있다. PDCCH는, DCI의 크기 및 채널 조건에 의존하여, 하나 이상의 CCE들을 사용하여 송신될 수 있다. 상이한 수들의 CCE들(예를 들어, 집성 레벨, L = 1, 2, 4, 8, 또는 16)로 LTE에서 정의된 4개 이상의 상이한 PDCCH 포맷들이 존재할 수 있다.

일부 구현예들은 위에서 설명된 개념들의 확장인, 제어 채널 정보를 위한 리소스 할당에 대한 개념들을 사용할 수 있다. 예를 들어, 일부 구현예들은 제어 정보 송신을 위해 PDSCH 리소스들을 사용하는 확장된(E)-PDCCH를 이용할 수 있다. EPDCCH는 하나 이상의 ECCE들을 사용하여 송신될 수 있다. 상기와 유사하게, 각각의 ECCE는 EREG들로 알려진 4개의 물리적 리소스 요소들의 9개의 세트들에 대응할 수 있다. ECCE는 일부 상황들에서 다른 수들의 EREG들을 가질 수 있다.

RAN 노드들(322)은 인터페이스(323)를 통해 서로 통신하도록 구성될 수 있다. 시스템이 LTE 시스템인 구현예들에서, 인터페이스(323)는 X2 인터페이스일 수 있다. X2 인터페이스는 진화된 패킷 코어(EPC) 또는 CN(330)에 연결하는 2개 이상의 RAN 노드들(322)(예를 들어, 2개 이상의 eNB들/gNB들 또는 이들의 조합) 사이에서, 또는 EPC에 연결하는 2개의 eNB들 사이에서 정의될 수 있다. 일부 구현예들에서, X2 인터페이스는 X2 사용자 평면 인터페이스(X2-U) 및 X2 제어 평면 인터페이스(X2-C)를 포함할 수 있다. X2-U는 X2 인터페이스를 통해 전송되는 사용자 데이터 패킷들에 대한 흐름 제어 메커니즘들을 제공할 수 있고, eNB들 또는 gNB들 사이의 사용자 데이터의 전달에 관한 정보를 통신하는 데 사용될 수 있다. 예를 들어, X2-U는 마스터 eNB(master eNB, MeNB)로부터 2차 eNB(secondary eNB, SeNB)로 전달되는 사용자 데이터에 대한 특정 시퀀스 번호 정보; 사용자 데이터에 대한 SeNB로부터 UE(310)로의 PDCP PDU(packet data unit)들의 성공적인 순차적(in sequence) 전달에 관한 정보; UE(310)로 전달되지 않았던 PDCP PDU들의 정보; 사용자 데이터를 UE에 송신하기 위한 SeNB에서의 현재 최소의 원하는 버퍼 크기에 관한 정보 등을 제공할 수 있다. X2-C는, 인트라-LTE(intra-LTE) 액세스 이동성 기능(예를 들어, 소스로부터 타깃 eNB들로의 콘텍스트 전달들, 사용자 평면 전송 제어 등을 포함함), 부하 관리 기능, 및 인터-셀(inter-cell) 간섭 조정 기능을 제공할 수 있다.

도시된 바와 같이, RAN(320)은 CN(330)에 연결(예를 들어, 통신가능하게 커플링)될 수 있다. CN(330)은, RAN(320)을 통해 CN(330)에 연결된 고객들/가입자들(예를 들어, UE들(310)의 사용자들)에게 다양한 데이터 및 전기통신 서비스들을 제공하도록 구성된 복수의 네트워크 요소들(332)을 포함할 수 있다. 일부 구현예들에서, CN(330)은 진화된 패킷 코어(EPC), 5G CN, 및/또는 하나 이상의 부가적인 또는 대안적인 유형들의 CN들을 포함할 수 있다. CN(330)의 컴포넌트들은 기계 판독가능 또는 컴퓨터 판독가능 매체(예를 들어, 비일시적 기계 판독가능 저장 매체)로부터 명령어들을 판독 및 실행하기 위한 컴포넌트들을 포함하는 하나의 물리적 노드 또는 별개의 물리적 노드들에서 구현될 수 있다. 일부 구현예들에서, 네트워크 기능 가상화(network function virtualization, NFV)는 하나 이상의 컴퓨터 판독가능 저장 매체들에 저장된 실행가능 명령어들을 통해 위에서 설명된 네트워크 노드 역할들 또는 기능들 중 임의의 것 또는 전부를 가상화하기 위해 이용될 수 있다(아래에서 더 상세히 설명됨). CN(330)의 논리적 인스턴스화(logical instantiation)는 네트워크 슬라이스(slice)로 지칭될 수 있고, CN(330)의 일부의 논리적 인스턴스화는 네트워크 서브슬라이스로 지칭될 수 있다. 네트워크 기능 가상화(NFV) 아키텍처들 및 기반구조들은, 산업 표준 서버 하드웨어, 저장 하드웨어, 또는 스위치들의 조합을 포함하는 물리적 리소스들 상으로, 대안적으로는 독점적 하드웨어에 의해 수행되는 하나 이상의 네트워크 기능들을 가상화하는 데 사용될 수 있다. 다시 말하면, NFV 시스템들은 하나 이상의 EPC 컴포넌트들/기능들의 가상 또는 재구성가능 구현들을 실행하는 데 사용될 수 있다.

도시된 바와 같이, CN(330), 애플리케이션 서버들(340), 및 외부 네트워크들(350)은 IP 네트워크 인터페이스들을 포함할 수 있는 인터페이스들(334, 336, 338)을 통해 서로 연결될 수 있다. 애플리케이션 서버들(340)은 CM(330)(예를 들어, (UMTS PS(universal mobile telecommunications system packet services) 도메인, LTE PS 데이터 서비스들 등)을 이용하여 IP 베어러 리소스들을 사용하는 애플리케이션들을 제공하는 하나 이상의 서버 디바이스들 또는 네트워크 요소들(예를 들어, VNF(virtual network function)들)을 포함할 수 있다 애플리케이션 서버들(340)은 또한, 또는 대안적으로, CN(330)을 통해 UE들(310)에 대한 하나 이상의 통신 서비스들(예를 들어, VoIP(voice over IP) 세션들, PTT(push-to-talk) 세션들, 그룹 통신 세션들, 소셜 네트워킹 서비스들 등)을 지원하도록 구성될 수 있다. 유사하게, 외부 네트워크들(350)은 인터넷을 포함한 다양한 네트워크들 중 하나 이상을 포함할 수 있으며, 그에 의해 다양한 부가적인 서비스들, 정보, 상호연결, 및 다른 네트워크 특징부들에 대한 액세스를 모바일 통신 네트워크 및 그 네트워크의 UE들(310)에 제공할 수 있다.

도시된 바와 같이, 예시적인 네트워크(300)는 하나 이상의 위성들(360-1, 360-2)(집합적으로, "위성들(360)")을 포함할 수 있는 NTN을 포함할 수 있다. 위성들(360)은 서비스 링크 또는 무선 인터페이스(362)를 통해 UE들(310)과 그리고/또는 피더 링크들 또는 무선 인터페이스들(364)(364-1, 364로 개별적으로 도시됨)을 통해 RAN(320)과 통신할 수 있다. 일부 구현예들에서, 위성(360)은 UE(310)와 지상 네트워크(예를 들어, RAN(320)) 사이의 통신들에 관한 수동 또는 투명 네트워크 중계 노드로서 동작할 수 있다. 일부 구현예들에서, 위성(360)은, 위성(360)이 UE(310)와 RAN(320) 사이의 통신들에 관하여 UE들(310)에 대한 기지국으로서(예를 들어, RAN(320)의 gNB로서) 동작할 수 있도록 활성 또는 재생 네트워크 노드로서 동작할 수 있다. 일부 구현예들에서, 위성들(360)은, 직접 무선 인터페이스(예를 들어, 366)를 통해 또는 간접 무선 인터페이스를 통해(예를 들어, 인터페이스들(364-1, 364-2)을 사용하여 RAN(320)을 통해) 서로 통신할 수 있다.

부가적으로 또는 대안적으로, 위성(360)은 GEO 위성, LEO 위성, 또는 다른 유형의 위성을 포함할 수 있다. 위성(360)은 또한, 또는 대안적으로, 글로벌 내비게이션 위성 시스템(GNSS), 글로벌 포지셔닝 시스템(GPS), 글로벌 내비게이션 위성 시스템(GLONASS), BeiDou 내비게이션 위성 시스템(BDS) 등과 같은 하나 이상의 위성 시스템들 또는 아키텍처들과 관련될 수 있다. 일부 구현예들에서, 위성들(360)은 UE들(310)에 대한 기지국들(예를 들어, RAN 노드들(322))로서 동작할 수 있다. 이와 같이, 기지국, RAN 노드(322) 등에 대한 본 명세서에서의 언급들은, 기지국, RAN 노드(322) 등이 지상 네트워크 노드인 구현예들, 그리고 기지국, RAN 노드(322) 등이 비지상 네트워크 노드(예를 들어, 위성(360))인 구현예를 수반할 수 있다.

도 4는 무선 통신 네트워크에서의 초기 액세스 시그널링을 위한 프로세스(400)의 일 예의 도면이다. 프로세스(400)는 UE(310)에 의해 구현될 수 있다. 일부 구현예들에서, 프로세스(400)의 일부 또는 전부는 기지국(322)과 같은 도 3의 디바이스들 중 하나 이상을 포함하여, 하나 이상의 다른 시스템들 또는 디바이스들에 의해 수행될 수 있다. 부가적으로, 프로세스(400)는 도 4에 도시된 것들보다 하나 이상의 더 적은, 부가적인, 상이하게 순서화된 그리고/또는 배열된 동작들을 포함할 수 있다. 일부 구현예들에서, 프로세스(400)의 동작들 중 일부 또는 전부는 프로세스(400)의 다른 동작들 중 하나 이상의 동작들과 독립적으로, 연속적으로, 동시에 등으로 수행될 수 있다. 이와 같이, 본 명세서에 설명된 기법들은 도 3에 도시된 동작들의 수, 시퀀스, 배열, 타이밍 등으로 제한되지 않는다. 부가적으로, 프로세스(400)가 특정 디바이스(예를 들어, UE(310))의 관점으로부터 주로 설명될 수 있지만, 본 명세서에 설명된 기법들은 또한, 대응하는 디바이스(예를 들어, 기지국(322)과 같은 특정 디바이스와 통신하는 디바이스)에 의해 수행되는 대응하는 또는 상보적인 동작들을 포함한다. 추가로, 프로세스(400)는 본 명세서에 설명된 기법들을 사용하여 수행될 수 있는 동작들의 예들을 제공한다. 도 4에 제시된 동작들 뿐만 아니라 부가적인 및 대안적인 특징들 및 동작들의 부가적인 세부사항들이 나머지 도면들을 참조하여 아래에서 추가로 설명된다.

도시된 바와 같이, 프로세스(400)는 Type0-PDCCH CSS 세트에 대응하는 시스템 프레임 번호(SFN)의 슬롯의 제1 인덱스를 결정하는 것을 포함할 수 있다(블록(410)). 예를 들어, UE(310)는 Type0-PDCCH CSS 세트에 대응하는 시스템 프레임 번호(SFN)의 슬롯의 제1 인덱스를 결정할 수 있다. 일부 구현예들에서, UE(310)는 Type0-PDCCH CSS와 동일한 SFN의 SSB 버스트 내의 연관된 SSB의 인덱스 값 및 오프셋에 기초하여 슬롯의 제1 인덱스를 결정할 수 있다. 일부 구현예들에서, UE(310)는 하나 이상의 부가적인 유형들의 정보에 기초하여 슬롯의 제1 인덱스를 또한 결정할 수 있다. 예를 들어, 다음은 UE(310)가 Type0-PDCCH CSS 세트의 제1 인덱스 슬롯을 결정할 수 있는 방정식이다.

은 슬롯들의 Type0-PDCCH CSS 세트의 제1 인덱스 슬롯일 수 있다. "u"는 특정 SCS와 연관된 값일 수 있다. 예를 들어, u는 480 ㎑ SCS 뉴머롤로지에 대해서는 5 그리고 960 ㎑ SCS 뉴머롤로지에 대해서는 6일 수 있다. 는 SSB 버스트 내의 SSB 인덱스의 제1 슬롯과, 연관된 Type0-PDCCH CSS의 제1 슬롯 사이의 오프셋일 수 있다. 오프셋은 특정 SCS 뉴머롤로지(예를 들어, 480 ㎑ SCS 뉴머롤로지, 960 ㎑ SCS 뉴머롤로지 등) 또는 Type0-PDCCH CSS에 관련된 다른 조건에 대응할 수 있다. "i"는 SSB 버스트의 슬롯 인덱스(예를 들어, SSB 버스트의 제1 슬롯 인덱스 값)일 수 있다. "M"은 슬롯마다 송신된 Type0-PDCCH CSS들의 수와 연관된 값일 수 있다. "mod"는 하나의 수가 다른 수로 나눠진 이후 나눗셈의 나머지 또는 부호있는 나머지를 반환하는 동작일 수 있다. 는 'u'를 갖는 뉴머롤로지에 대한 프레임당 슬롯들의 수일 수 있다. u가 5와 동일할 때, 이다. u가 6과 동일할 때, 이다.

시스템 프레임 번호(SFN)는 다음에 따라 로서 표현될 수 있다.

이면, 는 을 만족시킴

"mod 2"는 하나의 수가 2로 나눠진 이후 나머지를 반환하는 동작일 수 있으며, 이는 로 표기한다. 이와 같이, 전술한 표현들은, SSB 인덱스 ""에 대해 K=0이면, 연관된 Type0-PDCCH CSS가 짝수 무선 프레임에 위치된다는 것, 즉 가 을 만족시킨다는 것을 나타낸다. SSB 인덱스 " "에 대해 K=1이면, 연관된 Type0-PDCCH CSS는 홀수 무선 프레임에 위치되며, 즉 는 을 만족시킨다. 아래에서 설명되는 바와 같이, 일부 구현예들에서, 오프셋( )은 값들 0, 2.5, 5, 또는 7.5 중 하나로서 하드코딩될 수 있고, 하나의 오프셋 값은 하나, 하나 초과, 또는 모든 SCS 뉴머롤로지들에 대해 사용될 수 있다. 예를 들어, 2.5 ms의 오프셋 값은 480 ㎑ SCS 시나리오들, 960 ㎑ SCS 시나리오들 둘 모두를 갖는 Type0-PDCCH CSS 등에 적용될 수 있다. 일부 구현예들에서, 오프셋 값은 (값들 0, 2.5, 5, 또는 7.5 중 하나로서) 다수의 SCS 뉴머롤로지들에 대한 규격에서 하드코딩될 수 있지만, Type0-PDCCH CSS의 SCS의 함수인 스케일링 인자에 의해 수정될 수 있다. 일부 구현예들에서, 오프셋 값은 후보 오프셋 값들 중에서 결정될 수 있으며, 이들 중 일부는 규격에서 하드코딩되고, 다른 것들은 Type0-PDCCH CSS의 SCS의 함수인 스케일링 인자에 의해 변경되는 델타(Δ) 값에 의해 수정된다. 아래에서 설명되는 바와 같이, 델타 값은 Type0-PDCCH CSS의 모든 SCS들(예를 들어, 2.5, 4, 8 등)에 대해 동일할 수 있거나, 또는 Type0-PDCCH CSS의 SCS에 기초하여 변경될 수 있다(예를 들어, 480 ㎑ SCS 시나리오들에 대해 4, 960 ㎑ SCS 시나리오들에 대해 8 등).

프로세스(400)는 또한 PDCCH 신호를 수신하는 것을 포함할 수 있다(블록(420)). 예를 들어, UE(310)는 기지국(322)에 의해 송신된 PDCCH 신호를 수신할 수 있다. 신호는 다양한 정보 중 하나 이상을 포함할 수 있다. 일부 구현예들에서, 신호는 복수의 SSB들 및 공통 검색 공간을 포함하는 SSB 버스트를 포함할 수 있다.

프로세스(400)는 또한, DL 제어 정보(DCI)를 획득하기 위해 2개의 연속하는 슬롯들에 대해 Type0-PDCCH CSS 세트를 모니터링하는 것을 포함할 수 있다(블록(430)). 예를 들어, UE(310)는 기지국(322)에 의해 송신된 PDCCH 신호의 공통 검색 공간을 모니터링할 수 있다. 공통 검색 공간은 서브프레임들/슬롯들의 Type0-PDCCH CSS 세트를 포함할 수 있다. UE(310)는 이전에 결정된 슬롯의 제1 인덱스로 시작하는 2개의 연속하는 슬롯들에 대해 Type0-PDCCH CSS 세트를 모니터링할 수 있다. 공통 검색 공간을 모니터링함으로써, UE(310)는, UE(310)가 기지국(322)과의 부가적인 통신들(예를 들어, 랜덤 액세스 채널(RACH) 절차를 수행하는 것, 연결을 확립하는 것, 네트워크에 등록하는 것 등)을 위해 사용할 수 있는 DCI를 획득할 수 있다.

도 5는 상이한 유형들의 Type0-PDCCH CSS 밀도들에 대한 특성들의 테이블(500)의 일 예의 도면이다. 도시된 바와 같이, 테이블(500)은 슬롯당 Type0-CSS들의 수, 슬롯당 Type0-CSS들의 수와 연관된 값(M), 및 대응하는 Type0-PDCCH CSS 세트의 제1 심볼 인덱스 값을 포함할 수 있다. M의 후보 값들은 1/2, 1, 2, 4 및 8일 수 있다. 1/2인 M의 값은 단일 슬롯에서 2개의 Type0-PDCCH CSS들을 지원하는 것에 대응할 수 있고; 1인 M의 값은 단일 슬롯에서 하나의 Type0-PDCCH CSS를 지원하는 것에 대응할 수 있고; 2인 M의 값은 2개의 슬롯들마다 하나의 Type0-PDCCH CSS를 지원하는 것에 대응할 수 있다. 4인 M의 값은 4개의 슬롯들마다 하나의 Type0-PDCCH CSS를 지원하는 것에 대응할 수 있다. 8인 M의 값은 8개의 슬롯들마다 하나의 Type0-PDCCH CSS를 지원하는 것에 대응할 수 있다.

또한, 슬롯당 Type0-CSS들이 2이고, M의 값이 1/2일 때, 대응하는 SSB에 대한 인덱스 수(i)가 짝수이면, 제1 심볼 인덱스 값은 0일 수 있다. 슬롯당 Type0-CSS들이 2이고, M의 값이 1/2일 때, 대응하는 SSB에 대한 인덱스 수(i)가 홀수이면, 제1 심볼 인덱스 값은 7일 수 있다. 슬롯당 Type0-CSS들이 2이고, M의 값이 1/2일 때, 대응하는 SSB에 대한 인덱스 수(i)가 짝수이면, 제1 심볼 인덱스 값은 0일 수 있다. 슬롯당 Type0-CSS들이 2이고, M의 값이 1/2일 때, 대응하는 SSB에 대한 인덱스 수(i)가 홀수이면, 제1 심볼 인덱스 값은 일 수 있다. 의 값은 CORESET당 심볼들의 수일 수 있다. 슬롯당 Type0-CSS들이 1이고, M의 값이 1일 때, 제1 심볼 인덱스 값은 0일 수 있다. 그리고, 슬롯당 Type0-CSS들이 1이고, M의 값이 2일 때, 제1 심볼 인덱스 값은 0일 수 있다.

도 6 내지 도 9는 다양한 오프셋들(O들)을 갖는 Type0-PDCCH CSS 세트들에 대한 프레임 및 슬롯 구조들의 예들(600, 700, 800, 900)의 도면들이다. 도시된 바와 같이, 도 6 내지 도 9의 예들은 각각 1 ms의 5개의 서브프레임들(1 내지 5)을 포함하는 5 ms의 하프 프레임을 포함하고, 각각의 서브프레임은 480 ㎑ SCS를 갖는 16개, 32개, 또는 64개의 슬롯들을 포함할 수 있다. 도 6 내지 도 9 각각은 또한 1개, 1개 미만, 또는 1개 초과의 서브프레임에 걸쳐 32 또는 64개의 SSB들을 포함하는 SSB 버스트를 포함한다. 도 6 내지 도 9의 예들은 960 ㎑ SCS 동작에 적용될 수 있지만, 이때 SSB 버스트는 0.5 ms, 즉 서브프레임의 절반(도시되지 않음)에 걸쳐 960 ㎑ SCS를 갖는 64개의 SSB들을 포함한다.

도 6의 예(600)를 참조하면, 480 ㎑ SCS를 갖는 SSB 버스트는 32개의 슬롯들일 수 있고, 오프셋(O)은 2.5 ms와 동일할 수 있다. 그러한 구현예들에서, Type0-PDCCH CSS 모니터링 기회(MO)들은 서브프레임 3을 통해 중간을 시작할 수 있고, 서브프레임 5를 통해 중간에서 종료되는 2개 이상의 서브프레임에 대해 계속될 수 있다. M = 1/2의 밀도에서, 슬롯당 2개의 Mo들이 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64*1/2 = 32개의 슬롯들, 즉 1 ms 서브프레임에 걸쳐 있고; M = 1의 밀도에서, 슬롯당 1개의 MO가 존재할 수 있고, 64개의 SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1(M의 값) = 64개의 슬롯들, 즉 2개의 서브프레임들(2 ms)에 걸쳐 송신되고; M = 2에서, 2개의 슬롯당 1개의 MO가 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64*2=128개의 슬롯들, 즉 4개의 서브프레임들(4 ms)에 걸쳐 있다. 다른 구현예들에서, 오프셋은 0, 5, 또는 7.5와 같은 상이한 값일 수 있다. 일부 구현예들에서, 오프셋은 주파수 범위(FR) 2-1 및 FR 2-2(예를 들어, 480 ㎑ SCS, 960 ㎑ SCS 등) 상의 다수의 SCS 시나리오들에 대해 2.5 ms일 수 있다. 오프셋의 값은, SSB 버스트의 주기성 및 네트워크에 의한 실제로 송신된 SSB들의 수에 기초하여, 주어진 Type0-CSS MO 배열에 대한 스케줄링 유연성을 제공하도록 의도될 수 있다. 부가적으로, 더 큰 값, 예를 들어 는 시간-도메인 갭이 연속하는 SSB 버스트들 사이에서의 UL 송신을 위해 예약될 때 사용될 수 있으며, 이는 5 ms DBTW 윈도우 내에 더 많은 수의 SSB 슬롯들을 초래할 수 있다.

도 7의 예(700)를 참조하면, 480 ㎑ SCS를 갖는 SSB 버스트의 지속기간은 16개의 슬롯들일 수 있고, 오프셋( )은 0.625 ms와 동일할 수 있다. 그러한 구현예들에서, m = 2이면, Type0-PDCCH CSS MO들은 서브프레임 1(예를 들어, 서브프레임 1의 슬롯 21) 내에서 시작할 수 있고, 서브프레임 3에서(예를 들어, 서브프레임 3의 슬롯 21에서) 종료되는 2개 이상의 서브프레임들에 대해 계속될 수 있다. M = 1/2의 밀도에서, 슬롯당 2개의 MO들이 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1/2(M의 값) = 32개의 슬롯들, 즉 1개의 서브프레임들(1 ms)에 걸쳐 송신되고; M = 1의 밀도에서, 슬롯당 1개의 MO가 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1(M의 값) = 64개의 슬롯들, 즉 2개의 서브프레임들(2 ms)에 걸쳐 송신되고; M = 2에서, 2개의 슬롯당 1개의 MO가 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64*2=128개의 슬롯들, 즉 4개의 서브프레임들(4 ms)에 걸쳐 있다. 오프셋은 하나 이상의 접근법들에 의존하여 변할 수 있다. 일부 구현예들에서, 오프셋( )은 다음과 같이 결정될 수 있다.

여기서,

는 값들의 공통 세트 중 하나, 예컨대 0, 2.5, 5, 또는 7.5이고,

는 SCS u의 함수, 예컨대 이다.

일부 구현예들에서, 는 값들의 서브세트(예를 들어, )에 적용된 스케일링 인자일 수 있다. 후방의 기술적 고려사항은 무선 프레임 내의 상이한 하프 무선 프레임에서 Type0 CSS 및 연관된 SSB 버스트들을 멀티플렉싱하는 것을 여전히 지원하는 것이다. 도 7은 16개의 연속하는 슬롯들에 걸쳐, 기지국(322)에 의해 32개의 SSB들이 실제로 송신된다고 가정하는 시나리오에 대응할 수 있다. 대응하여, 는 연관된 SSB 버스트의 종료 슬롯 직후 Type0-CSS를 송신함으로써 나머지 최소 시스템 정보(RMSI) 스케줄링 레이턴시를 감소시키기 위해 네트워크에 의해 선택적으로 표시될 수 있다. 일부 구현예들에서, 더 큰 오프셋 값( )은 시간-도메인 갭이 연속하는 SSB 버스트들 사이에서의 UL 송신을 위해 예약될 때 사용될 수 있으며, 이는 5 ms DBTW 윈도우 내에 더 많은 수의 SSB 슬롯들을 초래할 수 있다.

일부 구현예들에서, 후보 기준 값들( )은 {A, A+ , B, B+ }로서 정의될 수 있으며, 여기서 A = 0 및 B = 5이다. 및 에 대한 값들은, SCS u(예를 들어, 480 ㎑ SCS에 대해서는 , 960 ㎑ SCS에 대해서는 등)에 의존하는 고정된 값들로서 규격에서 하드코딩될 수 있다. 일부 구현예들에서, 및 에 대한 값들은 다음과 같이 정의될 수 있다.

여기서

.

일부 구현예들에서, Δ의 단일 값이 SCS들 모두에 대해 적용될 수 있다. 예를 들어, Δ는 SCS들(예를 들어, 480 ㎑ SCS, 960 ㎑ SCS 등) 모두에 대해 2.5, 4, 또는 8일 수 있다. 도 7은 Δ가 2.5일 수 있는 480 ㎑ SCS(즉, )를 갖는 시나리오의 일 예일 수 있다. 위의 구현예에 따르면, 및 이다.

도 8의 예(800)는 Δ가 4일 수 있는 시나리오를 포함할 수 있다. 도시된 바와 같이, 480 ㎑ SCS에서의 SSB 버스트의 지속기간은 32개의 슬롯들일 수 있고, 오프셋( )은 1 ms와 동일할 수 있다. 예(800)는 지원되는 송신들이 32개의 연속하는 슬롯들에 걸쳐 최대 64개의 SSB들을 포함하는 시나리오를 포함할 수 있다. 그러한 구현예들에서, Type0-PDCCH CSS MO들은 서브프레임 2(예를 들어, 서브프레임 2 내의 슬롯 0)로 시작할 수 있고, 서브프레임 4에서(예를 들어, 서브프레임 4의 슬롯 0에서) 종료되는 2개의 서브프레임들에 대해 계속될 수 있다. M = 1/2의 밀도에서, 슬롯당 2개의 MO들이 존재할 수 있고, 대응하여, 64개의 SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1/2(M의 값) = 32개의 슬롯들, 즉 1개의 서브프레임들(1 ms)에 걸쳐 송신되고; M = 1의 밀도에서, 슬롯당 1개의 MO가 존재할 수 있고, 64개의 SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1(M의 값) = 64개의 슬롯들, 즉 2개의 서브프레임들(2 ms)에 걸쳐 송신되고; M = 2에서, 2개의 슬롯당 1개의 MO가 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64*2=128개의 슬롯들, 즉 4개의 서브프레임들(4 ms)에 걸쳐 있다. 오프셋은 하나 이상의 접근법들에 의존하여 변할 수 있다. 일부 구현예들에서, 오프셋( )은 다음과 같이 결정될 수 있다.

여기서,

는 값들의 공통 세트 중 하나, 예컨대 0, 2.5, 5, 또는 7.5이고,

는 SCS u의 함수, 예컨대 이다.

여기서

4의 Δ 값은 최대 수의 SSB 송신들(예를 들어, DBTW 윈도우 내의 64개의 SSB들)에 기초하여 결정될 수 있다. 이러한 옵션으로, Type0-PDCCH CSS는 최소화된 레이턴시로 SSB 버스트와 Type0-PDCCH CSS 사이의 충돌을 회피하기 위해 SSB 버스트 직후에 배치될 수 있다. 그러한 시나리오에서, 오프셋 값은 다음과 같을 수 있다.

480 ㎑ SCS에 대해 ms; 및 960 ㎑ SCS에 대해 ms

도 9의 예(900)는 Δ가 8일 수 있는 시나리오를 포함할 수 있다. 도시된 바와 같이, 480 ㎑ SCS를 갖는 SSB 버스트의 지속기간은 32개의 슬롯들일 수 있고, 오프셋(O)은 2 ms와 동일할 수 있다. 예(900)는, 예를 들어 UL 방향에서 초고-신뢰 및 낮은 레이턴시 통신(URLLC) 트래픽을 더 양호하게 지원하기 위해 4개의 SSB 슬롯들마다 3개의 슬롯들(UL에 대한 하나의 슬롯 및 스위칭을 위한 2개의 슬롯들)을 예약하는 것을 포함하는 SSB 버스트 패턴들에 대응할 수 있다. 그러한 구현예들에서, M = 2라고 가정하여, Type0-PDCCH CSS MO들은 서브프레임 3(예를 들어, 서브프레임 3의 슬롯 0)으로 시작할 수 있고, 서브프레임 5에서(예를 들어, 서브프레임 5 내의 슬롯 0에서) 종료되는 2개의 서브프레임들에 대해 계속될 수 있다. M = 1/2의 밀도에서, 슬롯당 2개의 MO들이 존재할 수 있고, 64개의 SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1/2(M의 값) = 32개의 슬롯들, 즉 1개의 서브프레임들(2 ms)에 걸쳐 송신되고; M = 1의 밀도에서, 슬롯당 1개의 MO가 존재할 수 있고, 64개의 SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64(SSB 버스트 내의 SSB들의 수)*1(M의 값) = 64개의 슬롯들, 즉 2개의 서브프레임들(2 ms)에 걸쳐 송신되고; M = 2에서, 2개의 슬롯당 1개의 MO가 존재할 수 있고, SSB들 모두에 대한 Type0-PDCCH CSS MO들은 64*2=128개의 슬롯들, 즉 4개의 서브프레임들(4 ms)에 걸쳐 있다. 오프셋은 하나 이상의 접근법들에 의존하여 변할 수 있다. 일부 구현예들에서, 오프셋( )은 다음과 같이 결정될 수 있다.

여기서,

는 값들의 공통 세트 중 하나, 예컨대 0, 2.5, 5, 또는 7.5이고,

는 SCS u의 함수, 예컨대 이다.

여기서

480 ㎑ SCS에 대해 ms; 및 960 ㎑ SCS에 대해 ms

일부 구현예들에서, Δ에 대한 상이한 값들이 SCS들에 대해 사용될 수 있다. 예를 들어, 4의 Δ가 480 ㎑ SCS에 대해 사용될 수 있고; 8의 Δ가 960 ㎑ SCS에 대해 사용될 수 있다. 일부 구현예들에서, Δ에 대한 상이한 값들은, DBTW 내의 상이한 최대 수의 SSB들이 480 ㎑ SCS 및 960 ㎑ SCS에 대해 특정될 수 있는 시나리오들에 적용될 수 있다. 예를 들어, 최대 수의 지원된 SSB들(예를 들어, )은 각각 480 ㎑ SCS 및 960 ㎑ SCS에 대해 64 및 128일 수 있다. 오프셋을 결정하기 위한 상이한 Δ 값들(예를 들어, 4 및 8)의 지원은, 상이한 최대 수들의 SSB들을 가정하더라도, 기지국(322)이 SCS들에 대한 Type-0 CSS와 SSB를 시간-도메인 멀티플렉싱할 수 있게 할 수 있다.

도 10은 스위칭 갭들을 갖는 슬롯 및 심볼 구조의 일 예(1000)의 도면이다. 도시된 바와 같이, 예를 들어 7개의 연속하는 슬롯들(1 내지 7)의 시퀀스는 4개의 SSB 슬롯들, 뒤이어 스위치 갭에 대한 1개의 슬롯, UL 송신을 위한 1개의 슬롯, 및 다른 스위치 갭에 대한 1개의 슬롯을 포함할 수 있다. 일부 구현예들에서, 예(1000)는 URLLC 트래픽을 수반하는 시나리오들에 적용될 수 있다.

도 11은 본 명세서에 설명된 하나 이상의 구현예들에 따른 디바이스의 컴포넌트들의 일 예의 도면이다. 일부 구현예들에서, 디바이스(1100)는 적어도 도시된 바와 같이 함께 커플링되는 애플리케이션 회로부(1102), 기저대역 회로부(1104), RF 회로부(1106), 프론트-엔드 모듈(FEM) 회로부(1108), 하나 이상의 안테나들(1110), 및 전력 관리 회로부(PMC)(1112)를 포함할 수 있다. 예시된 디바이스(1100)의 컴포넌트들은 UE 또는 RAN 노드에 포함될 수 있다. 일부 구현예들에서, 디바이스(1100)는 더 적은 요소들을 포함할 수 있다(예를 들어, RAN 노드는 애플리케이션 회로부(1102)를 이용하지 않을 수 있고, 그 대신에 5GC 또는 EPC(Evolved Packet Core)와 같은 CN으로부터 수신되는 IP 데이터를 프로세싱하기 위한 프로세서/제어기를 포함할 수 있다). 일부 구현예들에서, 디바이스(1100)는, 예를 들어, 메모리/저장소, 디스플레이, 카메라, 센서(하나 이상의 온도 센서들, 예컨대, 단일 온도 센서, 디바이스(1100) 내의 상이한 위치들에 있는 복수의 온도 센서들 등을 포함함), 또는 입력/출력(I/O) 인터페이스와 같은 부가적인 요소들을 포함할 수 있다. 다른 구현예들에서, 아래에서 설명되는 컴포넌트들은 하나 초과의 디바이스에 포함될 수 있다(예를 들어, 상기 회로부들은 C-RAN(Cloud-RAN) 구현들을 위해 하나 초과의 디바이스에 별개로 포함될 수 있다).

애플리케이션 회로부(1102)는 하나 이상의 애플리케이션 프로세서들을 포함할 수 있다. 예를 들어, 애플리케이션 회로부(1102)는 하나 이상의 단일-코어 또는 멀티-코어 프로세서들과 같은, 그러나 이에 제한되지 않는 회로부를 포함할 수 있다. 프로세서(들)는 범용 프로세서들 및 전용 프로세서들(예를 들어, 그래픽 프로세서들, 애플리케이션 프로세서들 등)의 임의의 조합을 포함할 수 있다. 프로세서들은 메모리/저장소와 커플링될 수 있거나 이를 포함할 수 있고, 메모리/저장소에 저장된 명령어들을 실행하여 다양한 애플리케이션들 또는 운영 체제들이 디바이스(1100) 상에서 실행될 수 있게 하도록 구성될 수 있다. 일부 구현예들에서, 애플리케이션 회로부(1102)의 프로세서들은 EPC로부터 수신되는 IP 데이터 패킷들을 프로세싱할 수 있다.

기저대역 회로부(1104)는 하나 이상의 단일 코어 또는 멀티-코어 프로세서들과 같은, 그러나 이에 제한되지 않는 회로부를 포함할 수 있다. 기저대역 회로부(1104)는 RF 회로부(1106)의 수신 신호 경로로부터 수신되는 기저대역 신호들을 프로세싱하기 위해 그리고 RF 회로부(1106)의 송신 신호 경로에 대한 기저대역 신호들을 생성하기 위해 하나 이상의 기저대역 프로세서들 또는 제어 로직을 포함할 수 있다. 기저대역 회로부(1104)는 기저대역 신호들의 생성 및 프로세싱을 위해 그리고 RF 회로부(1106)의 동작들을 제어하기 위해 애플리케이션 회로부(1102)와 인터페이싱할 수 있다. 예를 들어, 일부 구현예들에서, 기저대역 회로부(1104)는 3G 기저대역 프로세서(1104A), 4G 기저대역 프로세서(1104B), 5G 기저대역 프로세서(1104C), 또는 다른 기존 세대들, 개발 중이거나 미래에 개발될 세대들(예를 들어, 2G, 6G 등)에 대한 다른 기저대역 프로세서(들)(1104D)를 포함할 수 있다. 기저대역 회로부(1104)(예를 들어, 기저대역 프로세서들(1104A 내지 1104D) 중 하나 이상)는 RF 회로부(1106)를 통해 하나 이상의 무선 네트워크들과의 통신을 가능하게 하는 다양한 무선 제어 기능들을 핸들링할 수 있다. 다른 구현예들에서, 기저대역 프로세서들(1104A 내지 1104D)의 기능 중 일부 또는 전부는, 메모리(1104G)에 저장되고 중앙 프로세싱 유닛(CPU)(1104E)을 통해 실행되는 모듈들에 포함될 수 있다. 무선 제어 기능들은 신호 변조/복조, 인코딩/디코딩, 무선 주파수 시프트 등을 포함할 수 있지만, 이들로 제한되지 않는다. 일부 구현예들에서, 기저대역 회로부(1104)의 변조/복조 회로부는 고속 푸리에 변환(Fast-Fourier Transform, FFT), 프리코딩, 또는 콘스텔레이션 맵핑/디맵핑 기능을 포함할 수 있다. 일부 구현예들에서, 기저대역 회로부(1104)의 인코딩/디코딩 회로부는 콘볼루션(convolution), 테일-바이팅 콘볼루션(tail-biting convolution), 터보(turbo), 비터비(Viterbi), 또는 저밀도 패리티 검사(Low Density Parity Check, LDPC) 인코더/디코더 기능을 포함할 수 있다. 변조/복조 및 인코더/디코더 기능의 구현예들은 이러한 예들로 제한되지 않고, 다른 구현예들에서는, 다른 적합한 기능을 포함할 수 있다.

일부 구현예들에서, 기저대역 회로부(1104)는 하나 이상의 오디오 디지털 신호 프로세서(들)(DSP)(1104F)를 포함할 수 있다. 오디오 DSP들(1104F)은 압축/압축해제 및 에코 제거를 위한 요소들을 포함할 수 있고, 다른 구현예들에서는, 다른 적합한 프로세싱 요소들을 포함할 수 있다. 기저대역 회로부의 컴포넌트들은 단일 칩, 단일 칩셋에서 적합하게 조합되거나, 또는 일부 구현예들에서 동일한 회로 보드 상에 배치될 수 있다. 일부 구현예들에서, 기저대역 회로부(1104) 및 애플리케이션 회로부(1102)의 구성 컴포넌트들 중 일부 또는 전부는, 예를 들어, SOC(system on a chip) 상에서와 같이, 함께 구현될 수 있다.

일부 구현예들에서, 기저대역 회로부(1104)는 하나 이상의 무선 기술들과 호환가능한 통신을 제공할 수 있다. 예를 들어, 일부 구현예들에서, 기저대역 회로부(1104)는 NG-RAN, EUTRAN(evolved universal terrestrial radio -access network) 또는 다른 WMAN(wireless metropolitan area networks), WLAN(wireless local area network), WPAN(wireless personal area network) 등과의 통신을 지원할 수 있다. 기저대역 회로부(1104)가 하나 초과의 무선 프로토콜의 무선 통신들을 지원하도록 구성되는 구현예들은 멀티-모드 기저대역 회로부로 지칭될 수 있다.

RF 회로부(1106)는 비-솔리드 매체(non-solid medium)를 통한 변조된 전자기 방사선을 사용하여 무선 네트워크들과의 통신을 가능하게 할 수 있다. 다양한 구현예들에서, RF 회로부(1106)는 무선 네트워크와의 통신을 용이하게 하기 위해 스위치들, 필터들, 증폭기들 등을 포함할 수 있다. RF 회로부(1106)는, FEM 회로부(1108)로부터 수신되는 RF 신호들을 하향 변환하고 기저대역 신호들을 기저대역 회로부(1104)에 제공하기 위한 회로부를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. RF 회로부(1106)는 또한, 기저대역 회로부(1104)에 의해 제공되는 기저대역 신호들을 상향 변환하고 RF 출력 신호들을 송신을 위해 FEM 회로부(1108)에 제공하기 위한 회로부를 포함할 수 있는 송신 신호 경로를 포함할 수 있다.

일부 구현예들에서, RF 회로부(1106)의 수신 신호 경로는 믹서 회로부(1106A), 증폭기 회로부(1106B) 및 필터 회로부(1106C)를 포함할 수 있다. 일부 구현예들에서, RF 회로부(1106)의 송신 신호 경로는 필터 회로부(1106C) 및 믹서 회로부(1106A)를 포함할 수 있다. RF 회로부(1106)는 또한, 수신 신호 경로 및 송신 신호 경로의 믹서 회로부(1106A)에 의한 사용을 위해 주파수를 합성하기 위한 합성기 회로부(1106D)를 포함할 수 있다. 일부 구현예들에서, 수신 신호 경로의 믹서 회로부(1106A)는 합성기 회로부(1106D)에 의해 제공되는 합성된 주파수에 기초하여 FEM 회로부(1108)로부터 수신되는 RF 신호들을 하향 변환하도록 구성될 수 있다. 증폭기 회로부(1106B)는 하향 변환된 신호들을 증폭시키도록 구성될 수 있고, 필터 회로부(1106C)는 출력 기저대역 신호들을 생성하기 위해 하향 변환된 신호들로부터 원하지 않는 신호들을 제거하도록 구성된 LPF(low-pass filter) 또는 BPF(band-pass filter)일 수 있다. 출력 기저대역 신호들은 추가적인 프로세싱을 위해 기저대역 회로부(1104)에 제공될 수 있다. 일부 구현예들에서, 출력 기저대역 신호들은 제로-주파수 기저대역 신호들일 수 있지만, 이것은 요건이 아니다. 일부 구현예들에서, 수신 신호 경로의 믹서 회로부(1106A)는 수동 믹서(passive mixer)들을 포함할 수 있지만, 구현예들의 범위가 이러한 점에서 제한되지 않는다.

일부 구현예들에서, 송신 신호 경로의 믹서 회로부(1106A)는 FEM 회로부(1108)에 대한 RF 출력 신호들을 생성하기 위해 합성기 회로부(1106D)에 의해 제공되는 합성된 주파수에 기초하여 입력 기저대역 신호들을 상향 변환하도록 구성될 수 있다. 기저대역 신호들은 기저대역 회로부(1104)에 의해 제공될 수 있고, 필터 회로부(1106C)에 의해 필터링될 수 있다.

일부 구현예들에서, 수신 신호 경로의 믹서 회로부(1106A) 및 송신 신호 경로의 믹서 회로부(1106A)는, 각각, 2개 이상의 믹서들을 포함할 수 있고, 직교 하향 변환 및 상향 변환을 위해 배열될 수 있다. 일부 구현예들에서, 수신 신호 경로의 믹서 회로부(1106A) 및 송신 신호 경로의 믹서 회로부(1106A)는 2개 이상의 믹서들을 포함할 수 있고 이미지 제거(image rejection)(예를 들어, 하틀리 이미지 제거(Hartley image rejection))를 위해 배열될 수 있다. 일부 구현예들에서, 수신 신호 경로의 믹서 회로부(1106A) 및 믹서 회로부(1106A)는, 각각, 직접 하향 변환 및 직접 상향 변환을 위해 배열될 수 있다. 일부 구현예들에서, 수신 신호 경로의 믹서 회로부(1106A) 및 송신 신호 경로의 믹서 회로부(1106A)는 슈퍼-헤테로다인(super-heterodyne) 동작을 위해 구성될 수 있다.

일부 구현예들에서, 출력 기저대역 신호들 및 입력 기저대역 신호들은 아날로그 기저대역 신호들일 수 있지만, 구현예들의 범주가 이러한 점에서 제한되지 않는다. 일부 대안적인 구현예들에서, 출력 기저대역 신호들 및 입력 기저대역 신호들은 디지털 기저대역 신호들일 수 있다. 이러한 대안적인 구현예들에서, RF 회로부(1106)는 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(digital-to-analog converter, DAC) 회로부를 포함할 수 있고, 기저대역 회로부(1104)는 RF 회로부(1106)와 통신하기 위한 디지털 기저대역 인터페이스를 포함할 수 있다.

일부 듀얼 모드 구현예들에서, 각각의 스펙트럼에 대한 신호들을 프로세싱하기 위해 개별 무선 IC 회로부가 제공될 수 있지만, 구현예들의 범주가 이러한 점에서 제한되지 않는다.

일부 구현예들에서, 합성기 회로부(1106D)는 프랙셔널-N 합성기(fractional-N synthesizer) 또는 프랙셔널 N/N+1 합성기일 수 있지만, 다른 유형들의 주파수 합성기들이 적합할 수 있으므로 구현예들의 범주가 이러한 점에서 제한되지 않는다. 예를 들어, 합성기 회로부(1106D)는 델타-시그마 합성기, 주파수 체배기(frequency multiplier), 또는 주파수 분주기(frequency divider)를 갖는 위상 고정 루프를 포함하는 합성기일 수 있다.

합성기 회로부(1106D)는 주파수 입력 및 분주기 제어 입력에 기초하여 RF 회로부(1106)의 믹서 회로부(1106A)에 의한 사용을 위해 출력 주파수를 합성하도록 구성될 수 있다. 일부 구현예들에서, 합성기 회로부(1106D)는 프랙셔널 N/N+1 합성기일 수 있다.

일부 구현예들에서, 주파수 입력은 VCO(voltage controlled oscillator)에 의해 제공될 수 있지만, 그것은 요건이 아니다. 분주기 제어 입력은 원하는 출력 주파수에 의존하여 기저대역 회로부(1104) 또는 애플리케이션 회로부(1102) 중 어느 하나에 의해 제공될 수 있다. 일부 구현예들에서, 분주기 제어 입력(예를 들어, N)은 애플리케이션 회로부(1102)에 의해 표시되는 채널에 기초하여 룩업 테이블로부터 결정될 수 있다.

RF 회로부(1106)의 합성기 회로부(1106D)는 분주기, DLL(delay-locked loop), 멀티플렉서 및 위상 누산기(phase accumulator)를 포함할 수 있다. 일부 구현예들에서, 분주기는 DMD(dual modulus divider)일 수 있고, 위상 누산기는 DPA(digital phase accumulator)일 수 있다. 일부 구현예들에서, DMD는 프랙셔널 분주비를 제공하기 위해 (예를 들어, 캐리아웃(carry out)에 기초하여) N 또는 N+1 중 어느 하나에 의해 입력 신호를 분주하도록 구성될 수 있다. 일부 예시적인 구현예들에서, DLL은 캐스케이딩되고(cascaded) 튜닝가능한 지연 요소들의 세트, 위상 검출기, 전하 펌프, 및 D형 플립 플롭을 포함할 수 있다. 이러한 구현예들에서, 지연 요소들은 VCO 주기를 Nd개의 동등한 위상 패킷들로 나누도록 구성될 수 있고, 여기서 Nd는 지연 라인에 있는 지연 요소들의 수이다. 이러한 방식으로, DLL은 지연 라인을 통한 총 지연이 하나의 VCO 사이클이라는 점을 보장하는 것을 돕기 위해 네거티브 피드백을 제공한다.

일부 구현예들에서, 합성기 회로부(1106D)는 출력 주파수로서 캐리어 주파수를 생성하도록 구성될 수 있는 반면, 다른 구현예들에서, 출력 주파수는 캐리어 주파수의 배수(예를 들어, 캐리어 주파수의 2배, 캐리어 주파수의 4배)일 수 있고, 서로에 대해 다수의 상이한 위상들을 갖는 캐리어 주파수에서 다수의 신호들을 생성하기 위해 직교 생성기 및 분주기 회로부와 함께 사용될 수 있다. 일부 구현예들에서, 출력 주파수는 LO 주파수(fLO)일 수 있다. 일부 구현예들에서, RF 회로부(1106)는 IQ/폴라 변환기(IQ/polar converter)를 포함할 수 있다.

FEM 회로부(1108)는 하나 이상의 안테나들(1110)로부터 수신되는 RF 신호들에 대해 동작하고, 수신된 신호들을 증폭시키며 수신된 신호들의 증폭된 버전들을 추가적인 프로세싱을 위해 RF 회로부(1106)에 제공하도록 구성된 회로부를 포함할 수 있는 수신 신호 경로를 포함할 수 있다. FEM 회로부(1108)는 하나 이상의 안테나들(1110) 중 하나 이상에 의한 송신을 위해 RF 회로부(1106)에 의해 제공되는 송신을 위한 신호들을 증폭시키도록 구성된 회로부를 포함할 수 있는 송신 신호 경로를 또한 포함할 수 있다. 다양한 구현예들에서, 송신 또는 수신 신호 경로들을 통한 증폭은 RF 회로부(1106)에서만, FEM 회로부(1108)에서만, 또는 RF 회로부(1106) 및 FEM 회로부(1108) 둘 모두에서 행해질 수 있다.

일부 구현예들에서, FEM 회로부(1108)는 송신 모드와 수신 모드 동작 사이에서 스위칭하기 위한 TX/RX 스위치를 포함할 수 있다. FEM 회로부는 수신 신호 경로 및 송신 신호 경로를 포함할 수 있다. FEM 회로부의 수신 신호 경로는 수신된 RF 신호들을 증폭하고 증폭된 수신된 RF 신호들을 출력으로서 (예를 들어, RF 회로부(1106)에) 제공하기 위한 LNA를 포함할 수 있다. FEM 회로부(1108)의 송신 신호 경로는 (예를 들어, RF 회로부(1106)에 의해 제공되는) 입력 RF 신호들을 증폭시키기 위한 PA(power amplifier), 및 (예를 들어, 하나 이상의 안테나들(1110) 중 하나 이상에 의한) 후속 송신을 위해 RF 신호들을 생성하기 위한 하나 이상의 필터들을 포함할 수 있다.

일부 구현예들에서, PMC(1112)는 기저대역 회로부(1104)에 제공되는 전력을 관리할 수 있다. 특히, PMC(1112)는 전원 선택, 전압 스케일링, 배터리 충전, 또는 DC-DC 변환을 제어할 수 있다. PMC(1112)는, 디바이스(1100)가 배터리에 의해 전력을 공급받을 수 있을 때, 예를 들어 디바이스가 UE에 포함될 때 종종 포함될 수 있다. PMC(1112)는 바람직한 구현 크기 및 방열 특성들을 제공하면서 전력 변환 효율을 증가시킬 수 있다.

한편, 도 11은 PMC(1112)가 기저대역 회로부(1104)에만 커플링된 것을 도시한다. 그러나, 다른 구현예들에서, PMC(1112)는 부가적으로 또는 대안적으로, 애플리케이션 회로부(1102), RF 회로부(1106), 또는 FEM 회로부(1108)와 같은, 그러나 이들로 제한되지 않는 다른 컴포넌트들과 커플링되고, 이들에 대한 유사한 전력 관리 동작들을 수행할 수 있다.

일부 구현예들에서, PMC(1112)는 디바이스(1100)의 다양한 전력 절약 메커니즘들을 제어할 수 있거나, 달리 이들의 일부일 수 있다. 예를 들어, 디바이스(1100)가, 디바이스가 트래픽을 곧 수신할 것으로 예상함에 따라 RAN 노드에 여전히 연결되어 있는 RRC_Connected 상태에 있다면, 디바이스는 일정 기간의 비활동 이후에 불연속 수신 모드(DRX)라고 알려진 상태에 진입할 수 있다. 이러한 상태 동안, 디바이스(1100)는 짧은 시간 간격들 동안 전원 차단될 수 있고 따라서 전력을 절약할 수 있다.

연장된 시간 기간 동안 데이터 트래픽 활동이 없다면, 디바이스(1100)는, 디바이스가 네트워크로부터 연결해제되고 채널 품질 피드백, 핸드오버 등과 같은 동작들을 수행하지 않는 RRC_Idle 상태로 전환될 수 있다. 디바이스(1100)는 초저전력 상태로 되고, 디바이스는 그것이 또다시 네트워크를 리스닝하기 위해 주기적으로 웨이크 업하고 이어서 또다시 전원 차단되는 페이징을 수행한다. 디바이스(1100)는 이러한 상태에서 데이터를 수신하지 않을 수 있고; 데이터를 수신하기 위해, 다시 RRC_Connected 상태로 전환될 수 있다.

부가적인 전력 절약 모드는, 디바이스가 페이징 간격(몇 초 내지 수 시간의 범위에 있음)보다 긴 기간들 동안 네트워크에 이용가능하지 않게 허용할 수 있다. 이러한 시간 동안, 디바이스는 전적으로 네트워크에 접근불가(unreachable)하고 완전히 전원 차단될 수 있다. 이러한 시간 동안 전송되는 임의의 데이터는 큰 지연을 초래하며, 지연이 용인가능하다고 가정된다.

애플리케이션 회로부(1102)의 프로세서들 및 기저대역 회로부(1104)의 프로세서들은 프로토콜 스택의 하나 이상의 인스턴스들의 요소들을 실행하는 데 사용될 수 있다. 예를 들어, 기저대역 회로부(1104)의 프로세서들은, 단독으로 또는 조합하여, 계층 3, 계층 2, 또는 계층 1 기능을 실행하는 데 사용될 수 있는 반면, 기저대역 회로부(1104)의 프로세서들은 이러한 계층들로부터 수신되는 데이터(예를 들어, 패킷 데이터)를 이용하고 계층 4 기능(예를 들어, TCP(transmission communication protocol) 및 UDP(user datagram protocol) 계층들)을 추가로 실행할 수 있다. 본 명세서에서 언급되는 바와 같이, 계층 3은 아래에서 더 상세히 설명되는 RRC 계층을 포함할 수 있다. 본 명세서에서 언급되는 바와 같이, 계층 2는 아래에서 더 상세히 설명되는 매체 액세스 제어(MAC) 계층, 무선 링크 제어(RLC) 계층, 및 패킷 데이터 수렴 프로토콜(PDCP) 계층을 포함할 수 있다. 본 명세서에서 언급되는 바와 같이, 계층 1은 아래에서 더 상세히 설명되는 UE/RAN 노드의 물리적(PHY) 계층을 포함할 수 있다.

도 12는 본 명세서에 설명된 하나 이상의 구현예들에 따른 기저대역 회로부의 예시적인 인터페이스들의 도면이다. 위에서 논의된 바와 같이, 도 11의 기저대역 회로부(1104)는 프로세서들(1104A 내지 1104E) 및 상기 프로세서들에 의해 이용되는 메모리(1104G)를 포함할 수 있다. 프로세서들(1104A 내지 1104E) 각각은 메모리(1104G)로/로부터 데이터를 송신/수신하기 위해, 각각, 메모리 인터페이스(1204A 내지 1204E)를 포함할 수 있다.

기저대역 회로부(1104)는, 메모리 인터페이스(1212)(예를 들어, 기저대역 회로부(1104) 외부의 메모리로/로부터 데이터를 전송/수신하기 위한 인터페이스), 애플리케이션 회로부 인터페이스(1214)(예를 들어, 도 11의 애플리케이션 회로부(1102)로/로부터 데이터를 전송/수신하기 위한 인터페이스), RF 회로부 인터페이스(1216)(예를 들어, 도 11의 RF 회로부(1106)로/로부터 데이터를 전송/수신하기 위한 인터페이스), 무선 하드웨어 연결 인터페이스(1218)(예를 들어, NFC(Near Field Communication) 컴포넌트들, Bluetooth® 컴포넌트들(예를 들어, Bluetooth® Low Energy), Wi-Fi® 컴포넌트들, 및 다른 통신 컴포넌트들로/로부터 데이터를 전송/수신하기 위한 인터페이스), 및 전력 관리 인터페이스(1220)(예를 들어, PMC(1112)로/로부터 전력 또는 제어 신호들을 전송/수신하기 위한 인터페이스)와 같은, 다른 회로부들/디바이스들에 통신가능하게 커플링되기 위한 하나 이상의 인터페이스들을 더 포함할 수 있다.

본 명세서의 예들은 방법, 방법의 동작들 또는 블록들을 수행하기 위한 수단, 실행가능 명령어들을 포함하는 적어도 하나의 기계 판독가능 매체와 같은 주제를 포함할 수 있고, 실행가능 명령어들은, 기계(예를 들어, 메모리를 갖는 프로세서(예를 들어, 프로세서 등), 주문형 집적 회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 등)에 의해 수행될 때, 기계로 하여금, 설명된 구현예들 및 예들에 따른 다수의 통신 기술들을 사용하는 동시 통신을 위한 방법의 또는 장치 또는 시스템의 동작들을 수행하게 한다.

본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 1에서, 사용자 장비(UE)는, 하나 이상의 프로세서들을 포함할 수 있으며, 하나 이상의 프로세서들은, 연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 슬롯의 제1 인덱스는 Type0-PDCCH CSS의 제1 슬롯을 포함함 -; 제1 인덱스 슬롯으로부터 시작하여, 기지국으로부터의 DL 제어 정보(DCI)에 대한 2개의 연속하는 슬롯들에 대해 Type0-PDCCH CSS 세트 내의 PDCCH를 모니터링하도록 구성된다.

본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 2에서, Type0-PDCCH CSS 모니터링을 위한 슬롯의 제1 인덱스는 또한, 480 킬로헤르츠(kHz) 서브캐리어 간격(SCS) 뉴머롤로지 또는 960 ㎑ SCS 뉴머롤로지; SCS 뉴머롤로지에 대한 프레임당 슬롯들의 수; 및 슬롯당 Type0-CSS 모니터링 기회(MO)들의 수에 기초하여 결정된다. 본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 3에서, 하나 이상의 프로세서들은, Type0-PDCCH CSS 세트와 연관된 제어 리소스 세트의 심볼들의 수에 기초하여 Type0-PDCCH CSS 세트의 제1 심볼 인덱스를 결정하도록 추가로 구성된다. 본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 4에서, 오프셋은 0 밀리초(ms); 2.5 ms; 5 ms; 또는 7.5 ms를 포함하는 미리 정의된 오프셋 기준 값들의 세트로부터 하나를 선택함으로써 마스터 정보 블록(MIB)에서 제공되고; 하나 이상의 프로세서들은, SSB 버스트의 주기성, SSB 버스트당 SSB들의 수, 및 시간 도메인 갭이 업링크(UL) 송신들을 위해 예약되는지 여부에 기초하여 기지국에 의해 구성된 오프셋 값을 수신하도록 추가로 구성된다.

본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 5에서, 오프셋의 값은 오프셋 기준 값 및 Type0-PDCCH의 SCS의 함수에 대응하는 스케일링 인자에 기초하여 결정된다. 본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 6에서, 스케일링 인자는 오프셋 기준 값들의 서브세트에만 적용된다. 본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 7에서, 오프셋은, A, A+ , B, 또는 B+ 중 하나를 포함하는 오프셋 기준 값에 기초하며, A = 0이고, B = 5이고, 이고, 이고, Type0-PDCCH의 이고, Δ = 2.5, 4, 또는 8이다. 본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 8에서, Δ의 값은 모든 SCS 뉴머롤로지들에 대해 일정하다. 본 명세서에 설명된 예들 중 하나 이상을 또한 포함할 수 있는 실시예 9에서, Δ의 값은 SCS 뉴머롤로지에 기초하여 변한다.

실시예 10에서, 기지국은 하나 이상의 프로세서들을 포함할 수 있으며, 하나 이상의 프로세서들은, 연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 슬롯의 제1 인덱스는 Type0-PDCCH CSS의 제1 슬롯을 포함함 -; 제1 인덱스 슬롯으로부터 시작하는 2개의 연속하는 슬롯들 중 하나 또는 둘 모두에 걸쳐 Type0-PDCCH CSS 세트 내의 물리적 다운링크(DL) 제어 채널(PDCCH) 신호를 사용자 장비(UE들)에 송신하도록 구성된다.

실시예 11에서, 사용자 장비(UE)의 기저대역 프로세서는 회로부를 포함할 수 있으며, 회로부는, 연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 슬롯의 제1 인덱스는 Type0-PDCCH CSS의 제1 슬롯을 포함함 -; 제1 인덱스 슬롯으로부터 시작하여, 기지국으로부터의 DL 제어 정보(DCI)에 대한 2개의 연속하는 슬롯들에 대해 Type0-PDCCH CSS 세트 내의 PDCCH를 모니터링하도록 구성된다.

실시예 12에서, 기지국의 기저대역 프로세서는 회로부를 포함하며, 회로부는, 연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 슬롯의 제1 인덱스는 Type0-PDCCH CSS의 제1 슬롯을 포함함 -; 제1 인덱스 슬롯으로부터 시작하는 2개의 연속하는 슬롯들 중 하나 또는 둘 모두에 걸쳐 Type0-PDCCH CSS 세트 내의 물리적 다운링크(DL) 제어 채널(PDCCH) 신호를 사용자 장비(UE들)에 송신하도록 구성된다.

다른 실시예들은 전술한 실시예들 또는 이들의 조합들 중 임의의 것의 방법(예를 들어, 프로세스) 및/또는 컴퓨터 판독가능 매체 구현예를 포함할 수 있다. 요약서에 설명된 것을 포함한, 본 개시내용의 예시된 예들, 구현예들, 양태들 등의 위의 설명은 개시된 양태들을 망라하는 것으로 또는 개시된 양태들을 개시된 정확한 형태들로 제한하는 것으로 의도되지 않는다. 특정 예들, 구현예들, 양태들 등이 본 명세서에서 예시의 목적들을 위해 설명되어 있지만, 당업자가 인식할 수 있는 바와 같은 그러한 예들, 구현예들, 양태들 등의 범주 내에서 고려되는 다양한 수정들이 가능하다.

이와 관련하여, 개시된 주제 내용이, 적용가능한 경우, 다양한 예들, 구현예들, 양태들 등 및 대응하는 도면들과 관련하여 설명되었지만, 개시된 주제 내용으로부터 벗어나지 않으면서 개시된 주제 내용의 동일하거나, 유사하거나, 대안적이거나, 대체적인 기능을 수행하기 위해 다른 유사한 양태들이 사용될 수 있거나, 개시된 주제 내용에 대한 수정들 및 추가들이 이루어질 수 있다는 것이 이해될 것이다. 따라서, 개시된 주제 내용은 본 명세서에 설명된 임의의 단일 예, 구현예, 또는 양태로 제한되지 않아야 하며, 오히려 다음의 첨부된 청구항들에 따른 범위 및 범주 내에서 해석되어야 한다.

특히, 앞서 설명된 컴포넌트들 또는 구조들(조립체들, 디바이스들, 회로들, 시스템들 등)에 의해 수행되는 다양한 기능들과 관련하여, 그러한 컴포넌트들을 설명하는 데 사용되는 ("수단"에 대한 언급을 포함하는) 용어들은, 달리 나타내지 않는 한, 본 명세서에 예시된 예시적인 구현들에서 기능을 수행하는 개시된 구조와 구조적으로 동등하지 않더라도, 설명된 컴포넌트의 특정된 기능을 수행하는(예를 들어, 기능적으로 등가임) 임의의 컴포넌트 또는 구조에 상응하도록 의도된다. 부가적으로, 특정 특징은 몇몇 구현들 중 단지 하나에 관하여 개시되었을 수 있지만, 그러한 특징은 임의의 주어진 또는 특정 애플리케이션에 바람직하고 유리할 수 있는 바와 같은 다른 구현들의 하나 이상의 다른 특징들과 조합될 수 있다.

본 명세서에 사용되는 바와 같이, 용어 "또는"은 배타적인 "또는"보다는 포괄적인 "또는"을 의미하도록 의도된다, 즉, 달리 특정되지 않는 한, 또는 문맥으로부터 명백해지지 않는 한, "X는 A 또는 B를 이용한다"는 자연스러운 포괄적 순열들 모두를 의미하도록 의도된다. 즉, X가 A를 이용하거나; X가 B를 이용하거나; X가 A 및 B 둘 모두를 이용하면, "X는 A 또는 B를 이용한다"가 앞의 인스턴스(instance)들 모두 하에서 만족된다. 부가적으로, 본 출원 및 첨부된 청구항들에서 사용되는 바와 같은 관사들("a" 및 "an")은 대체적으로, 단수 형태를 지시하도록 달리 특정되지 않는 한 또는 문맥으로부터 명백해지지 않는 한, "하나 이상"을 의미하도록 해석되어야 한다. 더욱이, 용어들 "포함하는(including)", "포함한다", "갖는", "갖는다", "가진" 또는 이들의 변형들이 상세한 설명 또는 청구범위 중 어느 하나에서 사용되는 경우, 그러한 용어들은 용어 "포함하는(comprising)"과 유사한 방식으로 포괄적인 것으로 의도된다. 부가적으로, 하나 이상의 번호매김된 항목들(예를 들어, "제1 X", "제2 X" 등)이 논의되는 상황들에서, 대체적으로, 하나 이상의 번호매김된 항목들은 별개일 수 있거나 또는 그들은 동일할 수 있지만, 일부 상황들에서, 문맥은, 그들이 별개임을 또는 그들이 동일한 것을 표시할 수 있다.

개인 식별가능 정보의 사용은 사용자들의 프라이버시를 유지하기 위한 산업 또는 정부 요구사항들을 충족시키거나 초과하는 것으로 일반적으로 인식되는 프라이버시 정책들 및 관례들을 따라야 하는 것이 잘 이해된다. 특히, 개인 식별가능 정보 데이터는 의도하지 않은 또는 인가되지 않은 액세스 또는 사용의 위험들을 최소화하도록 관리되고 취급되어야 하며, 인가된 사용의 성질이 사용자들에게 명확히 표시되어야 한다.

Claims

사용자 장비(UE)로서,
하나 이상의 프로세서들을 포함하며,
상기 하나 이상의 프로세서들은,
연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 상기 슬롯의 상기 제1 인덱스는 상기 Type0-PDCCH CSS의 제1 슬롯을 포함함 -;
제1 인덱스 슬롯으로부터 시작하여, 기지국으로부터의 DL 제어 정보(DCI)에 대한 2개의 연속하는 슬롯들에 대해 상기 Type0-PDCCH CSS 세트 내의 PDCCH를 모니터링하도록
구성되는, 사용자 장비.
제1항에 있어서,
상기 Type0-PDCCH CSS 모니터링을 위한 상기 슬롯의 제1 인덱스는 또한,
480 킬로헤르츠(kHz) 서브캐리어 간격(SCS) 뉴머롤로지(numerology) 또는 960 ㎑ SCS 뉴머롤로지;
상기 SCS 뉴머롤로지에 대한 프레임당 슬롯들의 수; 및
슬롯당 Type0-CSS 모니터링 기회(MO)들의 수
에 기초하여 결정되는, 사용자 장비.
제1항에 있어서,
상기 하나 이상의 프로세서들은,
Type0-PDCCH CSS 세트와 연관된 제어 리소스 세트의 심볼들의 수에 기초하여 상기 Type0-PDCCH CSS 세트의 제1 심볼 인덱스를 결정하도록 추가로 구성되는, 사용자 장비.
제1항에 있어서,
상기 오프셋은 0 밀리초(ms); 2.5 ms; 5 ms; 또는 7.5 ms를 포함하는 미리 정의된 오프셋 기준 값들의 세트로부터 하나를 선택함으로써 마스터 정보 블록(MIB)에서 제공되고;
상기 하나 이상의 프로세서들은,
SSB 버스트의 주기성, SSB 버스트당 SSB들의 수, 및 시간 도메인 갭이 업링크(UL) 송신들을 위해 예약되는지 여부에 기초하여 상기 기지국에 의해 구성된 오프셋 값을 수신하도록 추가로 구성되는, 사용자 장비.
제1항에 있어서,
상기 오프셋의 값은 오프셋 기준 값 및 Type0-PDCCH의 SCS의 함수에 대응하는 스케일링 인자에 기초하여 결정되는, 사용자 장비.
제5항에 있어서,
상기 스케일링 인자는 오프셋 기준 값들의 서브세트에만 적용되는, 사용자 장비.
제1항에 있어서,
상기 오프셋은,
A, A+, B, 또는 B+ 중 하나를 포함하는 오프셋 기준 값에 기초하며,
A = 0이고,
B = 5이고,
이고,
이고,
Type0-PDCCH의 이고,
Δ = 2.5, 4, 또는 8인, 사용자 장비.
제7항에 있어서,
상기 Δ의 값은 모든 SCS 뉴머롤로지들에 대해 일정한, 사용자 장비.
제7항에 있어서,
상기 Δ의 값은 SCS 뉴머롤로지에 기초하여 변하는, 사용자 장비.
기지국으로서,
하나 이상의 프로세서들을 포함하며,
상기 하나 이상의 프로세서들은,
연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 상기 슬롯의 상기 제1 인덱스는 상기 Type0-PDCCH CSS의 제1 슬롯을 포함함 -;
제1 인덱스 슬롯으로부터 시작하는 2개의 연속하는 슬롯들 중 하나 또는 둘 모두에 걸쳐 상기 Type0-PDCCH CSS 세트 내의 물리적 다운링크(DL) 제어 채널(PDCCH) 신호를 사용자 장비(UE들)에 송신하도록
구성되는, 기지국.
제10항에 있어서,
상기 Type0-PDCCH CSS 모니터링을 위한 상기 슬롯의 제1 인덱스는 또한,
480 킬로헤르츠(kHz) 서브캐리어 간격(SCS) 뉴머롤로지 또는 960 ㎑ SCS 뉴머롤로지;
상기 SCS 뉴머롤로지에 대한 프레임당 슬롯들의 수; 및
슬롯당 Type0-CSS 모니터링 기회(MO)들의 수
에 기초하여 결정되는, 기지국.
제10항에 있어서,
상기 하나 이상의 프로세서들은,
Type0-PDCCH CSS 세트와 연관된 제어 리소스 세트의 심볼들의 수에 기초하여 상기 Type0-PDCCH CSS 세트의 제1 심볼 인덱스를 결정하도록 추가로 구성되는, 기지국.
제10항에 있어서,
상기 오프셋은 0 밀리초(ms); 2.5 ms; 5 ms; 또는 7.5 ms를 포함하는 미리 정의된 오프셋 기준 값들의 세트로부터 하나를 선택함으로써 마스터 정보 블록(MIB)에서 송신되고;
상기 하나 이상의 프로세서들은,
SSB 버스트의 주기성, SSB 버스트당 SSB들의 수, 및 시간 도메인 갭이 업링크(UL) 송신들을 위해 예약되는지 여부에 기초하여 상기 오프셋을 결정하도록 추가로 구성되는, 기지국.
제10항에 있어서,
상기 오프셋의 값은 오프셋 기준 값 및 Type0-PDCCH의 SCS의 함수에 대응하는 스케일링 인자에 기초하여 결정되는, 기지국.
제14항에 있어서,
상기 스케일링 인자는 오프셋 기준 값들의 서브세트에만 적용되는, 기지국.
제14항에 있어서,
상기 오프셋은,
A, A+, B, 또는 B+ 중 하나를 포함하는 오프셋 기준 값에 기초하며,
A = 0이고,
B = 5이고,
이고,
이고,
Type0-PDCCH의 이고,
Δ = 2.5, 4, 또는 8인, 기지국.
제16항에 있어서,
상기 Δ의 값은 모든 SCS 뉴머롤로지들에 대해 일정한, 기지국.
제16항에 있어서,
상기 Δ의 값은 SCS 뉴머롤로지에 의존하는, 기지국.
사용자 장비(UE)의 기저대역 프로세서로서,
회로부를 포함하며,
상기 회로부는,
연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 상기 슬롯의 상기 제1 인덱스는 상기 Type0-PDCCH CSS의 제1 슬롯을 포함함 -;
제1 인덱스 슬롯으로부터 시작하여, 기지국으로부터의 DL 제어 정보(DCI)에 대한 2개의 연속하는 슬롯들에 대해 상기 Type0-PDCCH CSS 세트 내의 PDCCH를 모니터링하도록
구성되는, 사용자 장비의 기저대역 프로세서.
제19항에 있어서,
상기 Type0-PDCCH CSS 모니터링을 위한 상기 슬롯의 제1 인덱스는 또한,
480 킬로헤르츠(kHz) 서브캐리어 간격(SCS) 뉴머롤로지 또는 960 ㎑ SCS 뉴머롤로지;
상기 SCS 뉴머롤로지에 대한 프레임당 슬롯들의 수; 및
슬롯당 Type0-CSS 모니터링 기회(MO)들의 수
에 기초하여 결정되는, 사용자 장비의 기저대역 프로세서.
제19항에 있어서,
상기 하나 이상의 프로세서들은,
Type0-PDCCH CSS 세트와 연관된 제어 리소스 세트의 심볼들의 수에 기초하여 상기 Type0-PDCCH CSS 세트의 제1 심볼 인덱스를 결정하도록 추가로 구성되는, 사용자 장비의 기저대역 프로세서.
제19항에 있어서,
상기 오프셋은 0 밀리초(ms); 2.5 ms; 5 ms; 또는 7.5 ms를 포함하는 미리 정의된 오프셋 기준 값들의 세트로부터 하나를 선택함으로써 마스터 정보 블록(MIB)에서 제공되고;
상기 하나 이상의 프로세서들은,
SSB 버스트의 주기성, SSB 버스트당 SSB들의 수, 및 시간 도메인 갭이 업링크(UL) 송신들을 위해 예약되는지 여부에 기초하여 상기 기지국에 의해 구성된 오프셋 값을 수신하도록 추가로 구성되는, 사용자 장비의 기저대역 프로세서.
제19항에 있어서,
상기 오프셋의 값은 오프셋 기준 값 및 Type0-PDCCH의 SCS의 함수에 대응하는 스케일링 인자에 기초하여 결정되는, 사용자 장비의 기저대역 프로세서.
기지국의 기저대역 프로세서로서,
회로부를 포함하며,
상기 회로부는,
연관된 동기화 신호 블록(SSB) 인덱스 및 오프셋에 기초하여, Type0-PDCCH 공통 검색 공간(CSS) 세트에 대응하는, 시스템 프레임 번호의 슬롯의 제1 인덱스를 결정하고 - 상기 슬롯의 상기 제1 인덱스는 상기 Type0-PDCCH CSS의 제1 슬롯을 포함함 -;
제1 인덱스 슬롯으로부터 시작하는 2개의 연속하는 슬롯들 중 하나 또는 둘 모두에 걸쳐 상기 Type0-PDCCH CSS 세트 내의 물리적 다운링크(DL) 제어 채널(PDCCH) 신호를 사용자 장비(UE들)에 송신하도록
구성되는, 기지국의 기저대역 프로세서.
제24항에 있어서,
상기 Type0-PDCCH CSS 모니터링을 위한 상기 슬롯의 제1 인덱스는 또한,
480 킬로헤르츠(kHz) 서브캐리어 간격(SCS) 뉴머롤로지 또는 960 ㎑ SCS 뉴머롤로지;
상기 SCS 뉴머롤로지에 대한 프레임당 슬롯들의 수; 및
슬롯당 Type0-CSS 모니터링 기회(MO)들의 수
에 기초하여 결정되는, 기지국의 기저대역 프로세서.
제24항에 있어서,
상기 하나 이상의 프로세서들은,
Type0-PDCCH CSS 세트와 연관된 제어 리소스 세트의 심볼들의 수에 기초하여 상기 Type0-PDCCH CSS 세트의 제1 심볼 인덱스를 결정하도록 추가로 구성되는, 기지국의 기저대역 프로세서.
제24항에 있어서,
상기 오프셋은 0 밀리초(ms); 2.5 ms; 5 ms; 또는 7.5 ms를 포함하는 미리 정의된 오프셋 기준 값들의 세트로부터 하나를 선택함으로써 마스터 정보 블록(MIB)에서 송신되고;
상기 하나 이상의 프로세서들은,
SSB 버스트의 주기성, SSB 버스트당 SSB들의 수, 및 시간 도메인 갭이 업링크(UL) 송신들을 위해 예약되는지 여부에 기초하여 상기 오프셋을 결정하도록 추가로 구성되는, 기지국의 기저대역 프로세서.
제24항에 있어서,
상기 오프셋의 값은 오프셋 기준 값 및 Type0-PDCCH의 SCS의 함수에 대응하는 스케일링 인자에 기초하여 결정되는, 기지국의 기저대역 프로세서.