KR20240047016A - High-speed Transmission Path Diagnostic Apparatus - Google Patents

High-speed Transmission Path Diagnostic Apparatus Download PDF

Info

Publication number
KR20240047016A
KR20240047016A KR1020220126111A KR20220126111A KR20240047016A KR 20240047016 A KR20240047016 A KR 20240047016A KR 1020220126111 A KR1020220126111 A KR 1020220126111A KR 20220126111 A KR20220126111 A KR 20220126111A KR 20240047016 A KR20240047016 A KR 20240047016A
Authority
KR
South Korea
Prior art keywords
board
transmission path
test
speed
speed transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020220126111A
Other languages
Korean (ko)
Other versions
KR102762962B1 (en
Inventor
박지만
방두환
신종경
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020220126111A priority Critical patent/KR102762962B1/en
Publication of KR20240047016A publication Critical patent/KR20240047016A/en
Application granted granted Critical
Publication of KR102762962B1 publication Critical patent/KR102762962B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 목적은, 다양한 타겟 주파수들을 갖는 다양한 고속신호들을 이용하여 테스트 장치에 구비된 고속 전송 경로의 품질을 진단할 수 있으며, 진단 결과에 따른 보정값을 이용하여 테스트 대상 소자를 테스트할 수 있는, 고속 전송 경로 진단 장치를 제공하는 것이며, 이를 위해, 본 발명에 따른 고속 전송 경로 진단 장치는, 테스트 대상 소자를 테스트하는 테스트 장치 및 상기 테스트 장치에 연결되어 상기 테스트 장치로 기 설정된 주파수 이상의 고속 주파수를 갖는 고속신호를 전송하는 진단보드를 포함한다.The purpose of the present invention is to diagnose the quality of a high-speed transmission path provided in a test device using various high-speed signals with various target frequencies, and to test the device under test using correction values according to the diagnosis results. , to provide a high-speed transmission path diagnosis device, and for this purpose, the high-speed transmission path diagnosis device according to the present invention includes a test device for testing an element under test, and a high-speed frequency higher than a preset frequency connected to the test device. It includes a diagnostic board that transmits high-speed signals.

Description

고속 전송 경로 진단 장치{High-speed Transmission Path Diagnostic Apparatus}High-speed Transmission Path Diagnostic Apparatus}

본 발명은 테스트 대상 소자의 특성을 테스트하는 진단 장치에 관한 것이다. The present invention relates to a diagnostic device for testing the characteristics of a device under test.

메모리 장치 또는 반도체 소자의 성능을 테스트하기 위해 테스트 장치가 이용된다. 테스트 장치에 의해 테스트되는 메모리 장치 또는 반도체 소자는 테스트 대상 소자라 한다. Test equipment is used to test the performance of memory devices or semiconductor devices. The memory device or semiconductor device tested by the test device is referred to as the device under test.

테스트 장치는 다양한 형태의 테스트용 패턴들을 생성하여 테스트 대상 소자로 전송하고, 테스트 대상 소자로부터 수신된 패턴들 및 각종 신호들을 분석하여 테스트 대상 소자의 성능을 분석하며, 분석결과를 제공할 수 있다.The test device can generate various types of test patterns and transmit them to the device under test, analyze the performance of the device under test by analyzing the patterns and various signals received from the device under test, and provide analysis results.

테스트 대상 소자가 점점 더 고속화됨에 따라, 테스트 장치에도 각종 신호들을 고속으로 전송하기 위한 경로(이하, 간단히 고속 전송 경로라 함)들이 구비된다.As devices under test become increasingly faster, test devices are also equipped with paths for transmitting various signals at high speeds (hereinafter simply referred to as high-speed transmission paths).

이 경우, 고속 전송 경로의 신뢰성이 확보되어야 만, 테스트 장치의 신뢰성이 확보될 수 있다. 따라서, 고속 전송 경로의 신뢰성을 확보하기 위한 진단과정이 선행되어야 한다. In this case, the reliability of the test device can only be secured if the reliability of the high-speed transmission path is secured. Therefore, a diagnostic process must be conducted first to ensure the reliability of the high-speed transmission path.

이를 위해, 종래에는 기 설정된 주파수 이상의 타겟 주파수를 갖는 고속신호를 발생하는 진단보드가 이용되었다. 진단보드와 연결된 테스트 장치는 고속 전송 경로를 통해 진단보드로부터 고속신호를 수신하고, 수신된 고속신호의 특성을 분석하여, 고속 전송 경로의 이상 여부를 판단하였다.For this purpose, conventionally, a diagnostic board that generates a high-speed signal with a target frequency higher than a preset frequency was used. The test device connected to the diagnostic board received a high-speed signal from the diagnostic board through a high-speed transmission path, analyzed the characteristics of the received high-speed signal, and determined whether the high-speed transmission path was abnormal.

그러나, 종래에 이용된 진단보드는 기 설정된 타겟 주파수를 갖는 하나의 고속신호만을 생성할 수 있도록 구성되어 있다. 따라서, 테스트 대상 소자 별로 타겟 주파수가 변경되는 경우에는 해당 타겟 주파수를 갖는 또 다른 진단보드가 이용되어야 한다. However, conventionally used diagnostic boards are configured to generate only one high-speed signal with a preset target frequency. Therefore, when the target frequency changes for each element under test, another diagnostic board with the corresponding target frequency must be used.

또한, 종래의 테스트 장치에서는 타겟 주파수를 갖는 고속신호가 진단보드로부터 정상적으로 수신되었는 지의 여부만이 판단될 수 있다. 즉, 종래의 테스트 장치에서는 고속 전송 경로의 품질에 대한 분석은 이루어지 못하고 있다. Additionally, in a conventional test device, it can only be determined whether a high-speed signal with the target frequency has been normally received from the diagnostic board. In other words, the quality of the high-speed transmission path cannot be analyzed in a conventional test device.

그러나, 고속 전송 경로를 통해 고속신호가 수신되었다고 하더라도, 고속 전송 경로의 특성이 테스트 대상 소자의 테스트에 적합하지 않은 경우에는 테스트 대상 소자가 정확하게 테스트되기 어렵기 때문에, 종래의 테스트 장치에 의해서는 테스트 대상 소자에 대한 정확한 테스트가 이루어지기 어렵다. However, even if a high-speed signal is received through a high-speed transmission path, it is difficult to accurately test the device under test if the characteristics of the high-speed transmission path are not suitable for testing the device under test. Therefore, the test device cannot be tested using a conventional test device. It is difficult to accurately test the target device.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 다양한 타겟 주파수들을 갖는 다양한 고속신호들을 이용하여 테스트 장치에 구비된 고속 전송 경로의 품질을 진단할 수 있으며, 진단 결과에 따른 보정값을 이용하여 테스트 대상 소자를 테스트할 수 있는, 고속 전송 경로 진단 장치를 제공하는 것이다. The purpose of the present invention to solve the above-described problems is to diagnose the quality of a high-speed transmission path provided in a test device using various high-speed signals with various target frequencies, and to test the quality of the high-speed transmission path provided in the test device using a correction value according to the diagnosis result. The goal is to provide a high-speed transmission path diagnostic device that can test target devices.

상술한 목적을 달성하기 위한 본 발명에 따른 고속 전송 경로 진단 장치는, 테스트 대상 소자를 테스트하는 테스트 장치 및 상기 테스트 장치에 연결되어 상기 테스트 장치로 기 설정된 주파수 이상의 고속 주파수를 갖는 고속신호를 전송하는 진단보드를 포함하고, 상기 테스트 장치는, 상기 진단보드로부터 수신된 상기 고속신호를 분석하는 테스트 보드, 상기 테스트 보드와 연결되는 하이픽스 보드, 고속 전송 경로를 통해 수신된 상기 고속신호를 상기 하이픽스 보드를 통해 상기 테스트 보드로 전송하는 프로브 인터페이스 보드 및 상기 프로브 인터페이스 보드에 장착되며 상기 진단보드와 연결되는 포고 보드를 포함하고, 상기 테스트 보드는 상기 고속신호를 이용하여 상기 고속 전송 경로의 특성을 분석하고, 분석된 특성에 대응되는 보정값은 상기 프로브 인터페이스 보드에 저장되며, 상기 보정값은 상기 포고 보드에 연결되는 테스트 대상 소자의 테스트 시 이용될 수 있다. A high-speed transmission path diagnostic device according to the present invention for achieving the above-described purpose includes a test device for testing an element under test, and a device connected to the test device to transmit a high-speed signal with a high-speed frequency higher than a preset frequency to the test device. Comprising a diagnostic board, the test device includes a test board that analyzes the high-speed signal received from the diagnostic board, a Hifix board connected to the test board, and a high-speed signal received through a high-speed transmission path. A probe interface board that transmits data to the test board through a board and a pogo board mounted on the probe interface board and connected to the diagnostic board, wherein the test board analyzes characteristics of the high-speed transmission path using the high-speed signal. And the correction value corresponding to the analyzed characteristic is stored in the probe interface board, and the correction value can be used when testing a device under test connected to the pogo board.

상기 프로브 인터페이스 보드는, 상기 진단보드 또는 상기 테스트 대상 소자로부터 전송되는 고속신호를, 상기 테스트 보드에서 인식할 수 있는 고속 디퍼렌셜(high speed differential) 신호로 변환하여, 상기 테스트 보드로 전송하는 변환부(PHY)를 포함하며, 상기 보정값은 상기 변환부(PHY)에 저장될 수 있다.The probe interface board converts a high-speed signal transmitted from the diagnostic board or the device under test into a high-speed differential signal that can be recognized by the test board, and transmits it to the test board. PHY), and the correction value may be stored in the conversion unit (PHY).

상기 변환부는, 상기 보정값이 저장되는 저장부 및 상기 고속 전송 경로의 특성을 상기 보정값에 따라 변경시키는 보정부를 포함한다.The conversion unit includes a storage unit that stores the correction value, and a correction unit that changes characteristics of the high-speed transmission path according to the correction value.

상기 보정값에 의해, 상기 프로브 인터페이스 보드에 구비되는 상기 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나가 변경되거나, 상기 고속 전송 경로의 지터(jitter) 특성이 보정되거나, 상기 고속 전송 경로의 반사파 특성이 보정될 수 있다.By the correction value, at least one of resistance, impedance, voltage, current, and capacitance of the high-speed transmission path provided on the probe interface board is changed, jitter characteristics of the high-speed transmission path are corrected, or the high-speed transmission path is corrected. The reflected wave characteristics of the transmission path can be corrected.

상기 진단보드는 난수를 이용하여 상기 고속신호를 생성하는 PRBS(pseudorandom binary sequence) 생성부를 포함한다.The diagnostic board includes a pseudorandom binary sequence (PRBS) generator that generates the high-speed signal using random numbers.

상기 테스트 보드는, 상기 진단보드로부터 전송된 상기 고속신호를 검출하는 PRBS 검출부, 상기 고속신호를 수신하여 상기 고속신호에 대한 EYE 분석을 진행하는 EYE 분석부 및 상기 진단보드에서 생성된 상기 고속신호에 대한 정보를 상기 PRBS 검출부 및 상기 EYE 분석부로 전송하는 제어부를 포함한다.The test board includes a PRBS detection unit that detects the high-speed signal transmitted from the diagnostic board, an EYE analysis unit that receives the high-speed signal and performs EYE analysis on the high-speed signal, and a high-speed signal generated by the diagnostic board. It includes a control unit that transmits information about the PRBS detection unit and the EYE analysis unit.

상기 EYE 분석부는 상기 진단보드 또는 상기 PRBS 검출부를 통해 수신된 상기 고속신호에 대해 EYE 분석을 수행하고, EYE 분석결과 획득된 EYE 패턴의 폭을 상기 기준치와 비교하여 상기 고속 전송 경로의 품질을 분석하며, 상기 제어부는 상기 PRBS 검출부 및 상기 EYE 분석부를 통해 수신된 정보들을 이용하여, 상기 고속신호가 정상적으로 수신되었는 지의 여부를 판단하거나, 상기 고속신호가 전송된 상기 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나에 대한 보정값을 산출하거나, 상기 고속 전송 경로의 지터(jitter) 특성을 변경시키기 위한 보정값을 산출하거나, 상기 고속 전송 경로의 반사파 특성을 변경시키기 위한 보정값을 산출할 수 있다. The EYE analysis unit performs EYE analysis on the high-speed signal received through the diagnostic board or the PRBS detection unit, and analyzes the quality of the high-speed transmission path by comparing the width of the EYE pattern obtained as a result of the EYE analysis with the reference value. , the control unit uses the information received through the PRBS detection unit and the EYE analysis unit to determine whether the high-speed signal has been normally received, or determines the resistance, impedance, voltage, and resistance of the high-speed transmission path through which the high-speed signal is transmitted. Calculate a correction value for at least one of current and capacitance, calculate a correction value for changing the jitter characteristics of the high-speed transmission path, or calculate a correction value for changing the reflected wave characteristics of the high-speed transmission path. You can.

상기 진단보드에서 생성된 상기 고속신호에 대한 정보는 상기 진단보드로부터 상기 제어부로 전송되거나, 상기 테스트 장치 외부에 구비된 제어장치를 통해 상기 진단보드로부터 상기 제어부로 전송될 수 있다.Information about the high-speed signal generated by the diagnostic board may be transmitted from the diagnostic board to the control unit, or may be transmitted from the diagnostic board to the control unit through a control device provided outside the test device.

본 발명에 따르면, 다양한 타겟 주파수들을 갖는 다양한 고속신호들을 이용하여 테스트 장치의 고속 전송 경로가 테스트될 수 있다. 따라서, 테스트 장치의 고속 전송 경로에 대한 정확한 진단이 이루어질 수 있다. According to the present invention, the high-speed transmission path of the test device can be tested using various high-speed signals with various target frequencies. Accordingly, accurate diagnosis of the high-speed transmission path of the test device can be made.

또한, 본 발명에 의하면, 진단 결과에 따른 보정값을 이용하여 테스트 대상 소자가 테스트될 수 있기 때문에, 테스트 장치에 대한 신뢰성이 향상될 수 있다. Additionally, according to the present invention, since the device under test can be tested using a correction value according to the diagnosis result, the reliability of the test device can be improved.

도 1은 본 발명에 따른 고속 전송 경로 진단 장치를 나타낸 예시도.
도 2는 본 발명에 따른 고속 전송 경로 진단 장치에 적용되는 테스트 장치와 진단보드의 구성들을 나타낸 예시도.
도 3은 본 발명에 따른 고속 전송 경로 진단 장치에서 분석되는 EYE 패턴을 나타낸 예시도.
도 4는 본 발명에 따른 고속 전송 경로 진단 장치에 적용되는 테스트 장치가 테스트 대상 소자를 테스트하는 방법을 나타낸 예시도. 1 is an exemplary diagram showing a high-speed transmission path diagnosis device according to the present invention.
Figure 2 is an example diagram showing the configuration of a test device and a diagnosis board applied to the high-speed transmission path diagnosis device according to the present invention.
Figure 3 is an exemplary diagram showing an EYE pattern analyzed in the high-speed transmission path diagnosis device according to the present invention.
Figure 4 is an example diagram showing how a test device applied to the high-speed transmission path diagnosis device according to the present invention tests a test target element.

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Like reference numerals refer to substantially the same elements throughout the specification. In the following description, detailed descriptions of configurations and functions known in the technical field of the present invention and cases not related to the core configuration of the present invention may be omitted. The meaning of terms described in this specification should be understood as follows.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. “X-axis direction,” “Y-axis direction,” and “Z-axis direction” should not be interpreted as only geometrical relationships in which the relationship between each other is vertical, and should not be interpreted as a wider range within which the configuration of the present invention can function functionally. It can mean having direction.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term “at least one” should be understood to include all possible combinations from one or more related items. For example, “at least one of the first, second, and third items” means each of the first, second, or third items, as well as two of the first, second, and third items. It can mean a combination of all items that can be presented from more than one.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예가 상세히 설명된다.Hereinafter, embodiments of the present specification will be described in detail with reference to the attached drawings.

도 1은 본 발명에 따른 고속 전송 경로 진단 장치를 나타낸 예시도이다. 1 is an exemplary diagram showing a high-speed transmission path diagnosis device according to the present invention.

본 발명에 따른 고속 전송 경로 진단 장치(30)는, 도 1에 도시된 바와 같이, 테스트 대상 소자를 테스트하는 테스트 장치(10) 및 테스트 장치에 연결되어 테스트 장치로 기 설정된 주파수 이상의 고속 주파수를 갖는 고속신호를 전송하는 진단보드(20)를 포함한다.As shown in FIG. 1, the high-speed transmission path diagnosis device 30 according to the present invention is connected to the test device 10 for testing the element under test and has a high-speed frequency higher than the preset frequency as the test device. It includes a diagnostic board (20) that transmits high-speed signals.

이하에서 기 설정된 주파수란 고속 주파수를 의미하는 것이며, 예를 들어, 수 내지 수십 기가 헤르츠(GHz) 중 어느 하나가 될 수 있다. 특히, 기 설정된 주파수는 테스트 대상 소자(DUT)에서 이용되는 주파수에 대응되도록 설정될 수 있다. Hereinafter, the preset frequency refers to a high-speed frequency, and may be, for example, any one of several to tens of gigahertz (GHz). In particular, the preset frequency may be set to correspond to the frequency used in the device under test (DUT).

테스트 장치(10)는 테스트 대상 소자(Device Under Test: DUT)의 품질을 테스트하는 기능을 수행할 수 있으며, 본 발명에서는 진단보드(20)와 연결되어 테스트 장치(10)의 고속 전송 경로의 품질을 진단하는 기능을 수행할 수 있다. The test device 10 can perform the function of testing the quality of a device under test (DUT), and in the present invention, it is connected to the diagnostic board 20 to determine the quality of the high-speed transmission path of the test device 10. It can perform a diagnostic function.

테스트 대상 소자(DUT)에는, 솔리드 스테이트 드라이브(Solid State Drive: SSD), 하드 디스크 드라이브(Hard Disk Drive: HDD), DDR(Double Data Rate) 및 SoC(System on Chip) 등이 포함될 수 있다. The device under test (DUT) may include a solid state drive (SSD), hard disk drive (HDD), double data rate (DDR), and system on chip (SoC).

특히, 테스트 장치(10)는 고속신호가 이용되는 SoC의 테스트에 이용될 수 있으며, 이를 위해, 진단보드(40)를 이용하여 테스트 장치의 고속 전송 경로에 대한 진단이 선행된다. SoC에는 PMIC(Power Management Integrated Circuit), AP(Application Processor), DDI(Display Driver Integrated Circuit), Power IC, CIS(CMOS Image sensor) 등이 포함될 수 있다. In particular, the test device 10 can be used to test SoCs that use high-speed signals, and for this purpose, the high-speed transmission path of the test device is first diagnosed using the diagnosis board 40. SoC may include Power Management Integrated Circuit (PMIC), Application Processor (AP), Display Driver Integrated Circuit (DDI), Power IC, CMOS Image sensor (CIS), etc.

이 경우, 복수의 테스트 대상 소자들이 구비된 하나의 웨이퍼가 테스트 장치(10)에 연결되어 테스트될 수 있다. In this case, one wafer equipped with a plurality of test target devices can be connected to the test device 10 and tested.

그러나, 테스트 장치(10)는 ScC의 테스트에만 적용되는 것은 아니며, 고속신호가 이용되는 다양한 종류의 테스트 대상 소자(DUT)의 테스트에 적용될 수 있다. However, the test device 10 is not only applied to the test of ScC, but can be applied to the test of various types of devices under test (DUT) that use high-speed signals.

상기에서 설명된 바와 같이, 테스트 장치(10)가 테스트 대상 소자(DUT)의 품질을 정확하게 테스트하기 위해서는, 테스트 장치(10) 자체의 고속 전송 경로의 품질을 진단하는 기능이 선행되어야 한다. As described above, in order for the test device 10 to accurately test the quality of the device under test (DUT), the test device 10 itself must have a function of diagnosing the quality of its own high-speed transmission path.

이를 위해, 테스트 장치(10)는 도 1에 도시된 바와 같이, 진단보드(20)로부터 수신된 고속신호를 분석하는 테스트 보드(100), 테스트 보드와 연결되는 하이픽스 보드(200), 고속 전송 경로를 통해 수신된 고속신호를 하이픽스 보드(Hi-Fix)를 통해 테스트 보드로 전송하는 프로브 인터페이스 보드(PIB)(300) 및 프로브 인터페이스 보드에 장착되며 진단보드에 연결되는 포고 보드(400)를 포함한다. For this purpose, as shown in FIG. 1, the test device 10 includes a test board 100 that analyzes the high-speed signal received from the diagnostic board 20, a high-fix board 200 connected to the test board, and a high-speed transmission A probe interface board (PIB) 300 that transmits the high-speed signal received through the path to the test board through a Hi-Fix board and a pogo board 400 mounted on the probe interface board and connected to the diagnostic board. Includes.

우선, 테스트 보드(100)는 진단보드(20)에서 수신되는 고속신호를 이용하여 테스트 장치(10)에 구비된 고속 전송 경로의 특성을 분석할 수 있다.First, the test board 100 can analyze the characteristics of the high-speed transmission path provided in the test device 10 using the high-speed signal received from the diagnosis board 20.

하나의 테스트 장치(100)에는 적어도 하나의 테스트 보드(100)가 구비될 수 있다. 하나의 테스트 보드(100)는 하나의 테스트 대상 소자에 1대1로 연결될 수도 있고, 하나의 테스트 보드(100)는 두 개 이상의 테스트 대상 소자에 연결될 수도 있으며, 하나의 테스트 대상 소자에는 두 개 이상의 테스트 보드(100)들이 연결될 수도 있다. One test device 100 may be provided with at least one test board 100. One test board 100 may be connected one-to-one to one element to be tested, one test board 100 may be connected to two or more elements to be tested, and one element to be tested may have two or more elements to be tested. Test boards 100 may be connected.

다음, 하이픽스 보드(200)는 테스트 보드(100)와 프로브 인터페이스 보드(300)를 연결시키는 기능을 수행한다. Next, the Hyfix board 200 performs the function of connecting the test board 100 and the probe interface board 300.

하이픽스 보드(200)는 테스트 보드 상에 실장될 수 있으며, 프로브 인터페이스 보드(300)를 지지하는 기능을 수행할 수 있다.The Hyfix board 200 may be mounted on a test board and may perform a function of supporting the probe interface board 300.

다음, 프로브 인터페이스 보드(300)는, 진단보드(20) 또는 테스트 대상 소자(DUT)로부터 전송되는 고속신호를, 테스트 보드(100)에서 인식할 수 있는 고속 디퍼렌셜(high speed differential) 신호로 변환하여, 테스트 보드(100)로 전송하는 기능을 수행할 수 있다. Next, the probe interface board 300 converts the high-speed signal transmitted from the diagnostic board 20 or the device under test (DUT) into a high-speed differential signal that can be recognized by the test board 100. , the function of transmitting to the test board 100 can be performed.

다음, 포고 보드(400)는 프로브 인터페이스 보드에 장착되며, 포고 보드(400)에는 진단보드(20)가 연결된다. Next, the pogo board 400 is mounted on the probe interface board, and the diagnostic board 20 is connected to the pogo board 400.

즉, 포고 보드(400)는 진단보드(20)와 직접적으로 접촉하여, 진단보드(20)로부터 고속신호를 수신할 수 있다. That is, the pogo board 400 can directly contact the diagnosis board 20 and receive a high-speed signal from the diagnosis board 20.

마지막으로, 상기에서 설명된 바와 같이, 테스트 보드(100)는 진단보드(20)에서 수신되는 고속신호를 이용하여 테스트 장치(10)에 구비된 고속 전송 경로의 특성을 분석할 수 있으며, 분석된 특성에 대응되는 보정값은 프로브 인터페이스 보드(300)에 저장된다. Lastly, as described above, the test board 100 can analyze the characteristics of the high-speed transmission path provided in the test device 10 using the high-speed signal received from the diagnostic board 20, and the analyzed Correction values corresponding to the characteristics are stored in the probe interface board 300.

테스트 장치(10)의 고속 전송 경로가 진단보드(20)를 이용하여 분석되고, 분석된 특성에 대응되는 보정값이 프로브 인터페이스 보드(300)에 저장된 후, 테스트 장치(10)의 포고 보드(400)에는 테스트 대상 소자(DUT)가 연결되어, 테스트 대상 소자(DUT)에 대한 테스트가 수행된다. After the high-speed transmission path of the test device 10 is analyzed using the diagnostic board 20 and the correction values corresponding to the analyzed characteristics are stored in the probe interface board 300, the pogo board 400 of the test device 10 ) is connected to the device under test (DUT), and tests on the device under test (DUT) are performed.

프로브 인터페이스 보드(300)에 저장된 보정값은, 포고 보드(400)에 연결되는 테스트 대상 소자(DUT)의 테스트 시 이용될 수 있다. The correction value stored in the probe interface board 300 can be used when testing a device under test (DUT) connected to the pogo board 400.

도 2는 본 발명에 따른 고속 전송 경로 진단 장치에 적용되는 테스트 장치와 진단보드의 구성들을 나타낸 예시도이며, 도 3은 본 발명에 따른 고속 전송 경로 진단 장치에서 분석되는 EYE 패턴을 나타낸 예시도이다.Figure 2 is an example diagram showing the configuration of a test device and a diagnostic board applied to the high-speed transmission path diagnosis device according to the present invention, and Figure 3 is an example diagram showing the EYE pattern analyzed in the high-speed transmission path diagnosis device according to the present invention. .

본 발명에 따른 고속 전송 경로 진단 장치(30)는 테스트 장치(10) 및 진단보드(20)를 포함하며, 테스트 장치(10)는 도 1에 도시된 바와 같이, 테스트 보드(100), 하이픽스 보드(200), 프로브 인터페이스 보드(300) 및 포고 보드(400)를 포함한다. 이하에서는, 도 2를 참조하여, 프로브 인터페이스 보드(300), 테스트 보드(100) 및 진단보드(20)의 구체적인 기능 및 구성이 설명된다. The high-speed transmission path diagnosis device 30 according to the present invention includes a test device 10 and a diagnosis board 20. As shown in FIG. 1, the test device 10 includes a test board 100 and a hyfix It includes a board 200, a probe interface board 300, and a pogo board 400. Below, with reference to FIG. 2 , specific functions and configurations of the probe interface board 300, test board 100, and diagnostic board 20 are described.

첫째, 진단보드(20)는 도 2에 도시된 바와 같이, 난수를 이용하여 고속신호를 생성하는 PRBS(pseudorandom binary sequence) 생성부(210)를 포함한다. First, as shown in FIG. 2, the diagnostic board 20 includes a pseudorandom binary sequence (PRBS) generator 210 that generates a high-speed signal using random numbers.

즉, 진단보드(20)는 PRBS 생성부(210)를 이용하여 기 설정된 주파수 이상의 고속 주파수를 갖는 고속신호를 생성할 수 있으며, 특히, 테스트 대상 소자에서 이용되는 고속신호들에 대응되는 다양한 고속신호들을 생성할 수 있다.That is, the diagnostic board 20 can generate a high-speed signal with a high-speed frequency higher than a preset frequency using the PRBS generator 210, and in particular, various high-speed signals corresponding to the high-speed signals used in the device under test. can be created.

따라서, 본 발명에 의하면, 다양한 고속신호들을 이용하여 테스트 장치(10)의 고속 전송 경로가 진단될 수 있다. Therefore, according to the present invention, the high-speed transmission path of the test device 10 can be diagnosed using various high-speed signals.

둘째, 프로브 인터페이스 보드(300)는, 도 2에 도시된 바와 같이, 진단보드(20) 또는 테스트 대상 소자(DUT)로부터 전송되는 고속신호를, 테스트 보드에서 인식할 수 있는 고속 디퍼렌셜(high speed differential) 신호로 변환하여, 고속 디퍼렌셜 신호를 테스트 보드로 전송하는 변환부(PHY)(310)를 포함한다. Second, as shown in FIG. 2, the probe interface board 300 is a high speed differential that allows the test board to recognize high-speed signals transmitted from the diagnostic board 20 or the device under test (DUT). ) signal and transmits the high-speed differential signal to the test board.

즉, 진단보드(20)로부터 포고 보드(400)를 통해 변환부(310)로 전송된 고속신호는, 변환부(310)에서, 테스트 보드(100)가 인식할 수 있는 고속 디퍼렌셜 신호로 변환되며, 고속 디퍼렌셜 신호는 하이픽스 보드(200)를 통해 테스트 보드(100)로 전송된다. That is, the high-speed signal transmitted from the diagnostic board 20 through the pogo board 400 to the converter 310 is converted into a high-speed differential signal that the test board 100 can recognize in the converter 310. , the high-speed differential signal is transmitted to the test board 100 through the hyfix board 200.

따라서, 포고 보드(400)와 변환부(310) 사이에는 고속 전송 경로가 구비된다.Accordingly, a high-speed transmission path is provided between the pogo board 400 and the conversion unit 310.

이하에서는, 설명의 편의를 위해, 고속 디퍼렌셜 신호 역시 고속신호로 설명된다.Hereinafter, for convenience of explanation, the high-speed differential signal is also described as a high-speed signal.

변환부(310)는, 도 2에 도시된 바와 같이, 보정값이 저장되는 저장부(311) 및 고속 전송 경로의 특성을 보정값에 따라 변경시키는 보정부(312)를 포함한다. As shown in FIG. 2, the conversion unit 310 includes a storage unit 311 that stores the correction value and a correction unit 312 that changes the characteristics of the high-speed transmission path according to the correction value.

즉, 테스트 보드(100)에서 분석된 고속 전송 경로의 특성에 대응되는 보정값은 변환부(310)에 저장될 수 있다.That is, the correction value corresponding to the characteristics of the high-speed transmission path analyzed by the test board 100 may be stored in the conversion unit 310.

보정부(312)는 보정값을 이용하여, 프로브 인터페이스 보드에 구비되는 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나를 변경시킬 수 있고, 또는, 고속 전송 경로의 지터(jitter) 특성을 보정할 수 있으며, 또는, 고속 전송 경로의 반사파 특성을 보정할 수도 있다. The correction unit 312 can use the correction value to change at least one of the resistance, impedance, voltage, current, and capacitance of the high-speed transmission path provided on the probe interface board, or to change the jitter of the high-speed transmission path. The characteristics can be corrected, or the reflected wave characteristics of the high-speed transmission path can also be corrected.

즉, 고속 전송 경로의 품질은, 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나에 의해 영향을 받을 수 있다. 따라서, 보정값에 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나와 관련된 정보가 포함되어 있는 경우, 보정부(312)는 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나를 변경시킬 수 있다. 이를 위해, 보정부(312)에는 상기 보정값에 의해 가변될 수 있는 가변저항, 가변 캐패시턴스 등이 구비될 수 있으며, 보정부(312)에는 고속 전송 경로에 인가되는 전류 또는 전압을 가변시킬 수 있는 회로가 추가될 수도 있다. That is, the quality of the high-speed transmission path may be affected by at least one of resistance, impedance, voltage, current, and capacitance of the high-speed transmission path. Therefore, if the correction value includes information related to at least one of the resistance, impedance, voltage, current, and capacitance of the high-speed transmission path, the correction unit 312 determines the information related to the resistance, impedance, voltage, current, and capacitance of the high-speed transmission path. At least one can be changed. For this purpose, the correction unit 312 may be equipped with a variable resistance, variable capacitance, etc. that can be varied by the correction value, and the correction unit 312 may be equipped with a variable resistance or variable capacitance that can vary the current or voltage applied to the high-speed transmission path. Circuits may be added.

또한, 고속 전송 경로의 품질에 따라 지터(Jitter) 잡음이 발생될 수 있으며, 테스트 보드(100)는 고속신호를 분석하여 지터 잡음을 진단할 수 있다. 따라서, 보정값에 지터(Jitter)와 관련된 정보가 포함되어 있는 경우, 보정부(312)는 고속 전송 경로의 지터(Jitter) 특성을 보정할 수 있다. 즉, 보정부(312)는 고속 전송 경로의 지터를 줄이기 위한 기능을 수행할 수 있다. 지터 특성을 보정하기 위한 방법 및 회로는 지터를 줄이기 위해 현재 이용되고 있는 다양한 방법들 및 회로들이 이용될 수 있다. Additionally, jitter noise may be generated depending on the quality of the high-speed transmission path, and the test board 100 can diagnose jitter noise by analyzing the high-speed signal. Therefore, if the correction value includes information related to jitter, the correction unit 312 can correct the jitter characteristics of the high-speed transmission path. That is, the correction unit 312 can perform a function to reduce jitter of a high-speed transmission path. Methods and circuits for correcting jitter characteristics may include various methods and circuits currently used to reduce jitter.

또한, 고속 전송 경로의 품질에 따라 반사파에 잡음이 발생될 수 있으며, 테스트 보드(100)는 고속신호를 분석하여 반사파에 의한 잡음을 진단할 수 있다. 따라서, 보정값에 반사파와 관련된 정보가 포함되어 있는 경우, 보정부(312)는 반사파 특성을 보정할 수 있다. 즉, 보정부(312)는 고속 전송 경로에서의 반사파를 줄이기 위한 기능을 수행할 수 있다. 반사파 특성을 보정하기 위한 방법 및 회로는 반사파를 줄이기 위해 현재 이용되고 있는 다양한 방법들 및 회로들이 이용될 수 있다. Additionally, noise may be generated in the reflected wave depending on the quality of the high-speed transmission path, and the test board 100 can diagnose noise caused by the reflected wave by analyzing the high-speed signal. Therefore, if the correction value includes information related to the reflected wave, the correction unit 312 can correct the reflected wave characteristics. That is, the correction unit 312 may perform a function to reduce reflected waves in a high-speed transmission path. Methods and circuits for correcting reflected wave characteristics may include various methods and circuits currently used to reduce reflected waves.

즉, 보정값은 진단보드(20)에서 생성된 고속신호의 특성과 테스트 보드(100)에서 수신된 고속신호의 특성이 동일 또는 유사해질 수 있도록, 고속 전송 경로의 특성을 보정할 수 있는 값을 의미한다. In other words, the correction value is a value that can correct the characteristics of the high-speed transmission path so that the characteristics of the high-speed signal generated by the diagnostic board 20 and the characteristics of the high-speed signal received by the test board 100 are the same or similar. it means.

셋째, 테스트 보드(100)는, 도 2에 도시된 바와 같이, 진단보드(20)로부터 전송된 상기 고속신호를 검출하는 PRBS 검출부(120), 고속신호를 수신하여 고속신호에 대한 EYE 분석을 진행하는 EYE 분석부(130) 및 진단보드(20)에서 생성된 고속신호에 대한 정보를 PRBS 검출부(120) 및 EYE 분석부(130)로 전송하는 제어부(110)를 포함한다. Third, as shown in FIG. 2, the test board 100 has a PRBS detector 120 that detects the high-speed signal transmitted from the diagnostic board 20, receives the high-speed signal, and performs EYE analysis on the high-speed signal. It includes an EYE analysis unit 130 and a control unit 110 that transmits information about the high-speed signal generated by the diagnostic board 20 to the PRBS detection unit 120 and the EYE analysis unit 130.

진단보드에서 생성된 고속신호에 대한 정보는 진단보드(20)로부터 제어부(110)로 전송되거나, 테스트 장치 외부에 구비된 제어장치를 통해 진단보드로부터 제어부(110)로 전송될 수도 있다. Information about the high-speed signal generated by the diagnostic board may be transmitted from the diagnostic board 20 to the control unit 110, or may be transmitted from the diagnostic board to the control unit 110 through a control device provided outside the test device.

EYE 분석부는 진단보드(20) 또는 PRBS 검출부(120)를 통해 수신된 고속신호에 대해 EYE 분석을 수행하고, EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 상기 고속 전송 경로의 품질을 분석할 수 있다. The EYE analysis unit performs EYE analysis on the high-speed signal received through the diagnostic board 20 or the PRBS detection unit 120, and analyzes the quality of the high-speed transmission path by comparing the width of the EYE pattern obtained as a result of the EYE analysis with a reference value. can do.

즉, 고속신호는 진단보드(20)로부터 포고 보드(400), 프로브 인터페이스 보드(300), 하이픽스 보드(200) 및 PRBS 검출부(120)를 통해 EYE 분석부(130)로 전송될 수도 있으며, 진단보드(20)로부터 포고 보드(400), 프로브 인터페이스 보드(300) 및 하이픽스 보드(200)를 통해 EYE 분석부(130)로 전송될 수도 있다. That is, the high-speed signal may be transmitted from the diagnostic board 20 to the EYE analysis unit 130 through the pogo board 400, probe interface board 300, hyfix board 200, and PRBS detection unit 120. It may be transmitted from the diagnosis board 20 to the EYE analysis unit 130 through the pogo board 400, probe interface board 300, and hyfix board 200.

이 경우, PRBS 검출부(120)는 고속신호가 수신되었는지의 여부를 판단할 수 있으며, 수신된 고속신호가 진단보드(20)에서 생성된 고속신호와 동일한 신호인지의 여부를, 제어부(110)로부터 수신된 고속신호에 대한 정보를 이용하여 판단할 수도 있다. In this case, the PRBS detector 120 can determine whether a high-speed signal has been received, and determines whether the received high-speed signal is the same as the high-speed signal generated by the diagnostic board 20 from the control unit 110. The decision can also be made using information about the received high-speed signal.

EYE 분석부(130)는 수신된 고속신호의 EYE 분석결과 획득된 EYE 패턴의 폭을 기준치와 비교하여 고속 전송 경로의 품질을 분석할 수 있다. The EYE analysis unit 130 can analyze the quality of the high-speed transmission path by comparing the width of the EYE pattern obtained as a result of EYE analysis of the received high-speed signal with a reference value.

기준치는 사용 가능한 EYE 패턴으로 인정될 수 있는 최소폭일 수도 있고, 또는 제어부(110)로부터 수신된 고속신호에 대한 정보를 이용하여 파악된 고속신호(즉, 진단보드에서 생성된 고속신호)의 최소폭일 수도 있으며, 또는 EYE 패턴 분석에 이용되는 다양한 기준값들 중 적어도 하나가 될 수도 있다.The reference value may be the minimum width that can be recognized as a usable EYE pattern, or may be the minimum width of a high-speed signal (i.e., a high-speed signal generated from the diagnostic board) identified using information about the high-speed signal received from the control unit 110. It may be, or it may be at least one of various reference values used in EYE pattern analysis.

예를 들어, EYE 분석부(130)는 수신된 고속신호에 대해, 도 3의 (b)에 도시된 바와 같이, EYE 패턴을 생성한다.For example, the EYE analysis unit 130 generates an EYE pattern for the received high-speed signal, as shown in (b) of FIG. 3.

EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 기준치(X), 예를 들어, 도 3의 (a)에 도시된, 진단보드에서 생성된 고속신호의 최소폭보다 크다면, 고속 전송 경로가 정상이라고 진단될 수 있다. 또한, EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 사용 가능한 EYE 패턴으로 인정될 수 있는 기준치(X)보다 크다면, 고속 전송 경로가 정상이라고 진단될 수 있다. 또한, EYE 패턴 분석결과, EYE 패턴의 폭(Y)이 EYE 패턴 분석에 이용되는 다양한 기준값들에 대응되는 기준치(X)를 만족한다면, 고속 전송 경로가 정상이라고 진단될 수 있다. As a result of the EYE pattern analysis, if the width (Y) of the EYE pattern is greater than the reference value (X), for example, the minimum width of the high-speed signal generated from the diagnostic board shown in (a) of Figure 3, the high-speed transmission path is It can be diagnosed as normal. Additionally, as a result of the EYE pattern analysis, if the width (Y) of the EYE pattern is greater than the reference value (X) that can be recognized as a usable EYE pattern, the high-speed transmission path can be diagnosed as normal. Additionally, as a result of the EYE pattern analysis, if the width (Y) of the EYE pattern satisfies the reference value (X) corresponding to various reference values used in EYE pattern analysis, the high-speed transmission path can be diagnosed as normal.

부연하여 설명하면, EYE 분석부(130)는 분석된 EYE 패턴의 폭(Y)이 기준치(X)보다 크다면, 고속신호가 전송된 고속 전송 경로가 정상이라고 진단할 수 있다. To elaborate, if the width (Y) of the analyzed EYE pattern is greater than the reference value (X), the EYE analysis unit 130 may diagnose that the high-speed transmission path through which the high-speed signal is transmitted is normal.

그러나, 분석된 EYE 패턴의 폭(Y)이 기준치(X)보다 작다면, EYE 분석부(130) 또는 제어부(110)는 고속 전송 경로의 품질이 낮다고 진단할 수 있다. 즉, EYE 패턴의 폭(Y)이 기준치(X)보다 작다는 것은 고속신호가 고속 전송 경로를 통해 전송될 때, 고속 전송 경로의 특성에 의해 고속신호가 과도하게 변경되었다는 것을 의미한다.However, if the width (Y) of the analyzed EYE pattern is smaller than the reference value (X), the EYE analysis unit 130 or the control unit 110 may diagnose that the quality of the high-speed transmission path is low. In other words, the fact that the width (Y) of the EYE pattern is smaller than the reference value (X) means that when a high-speed signal is transmitted through a high-speed transmission path, the high-speed signal is excessively changed due to the characteristics of the high-speed transmission path.

제어부(110)는 PRBS 검출부(120) 및 EYE 분석부(130)를 통해 수신된 정보들을 이용하여, 고속신호가 정상적으로 수신되었는 지의 여부를 판단할 수 있다.The control unit 110 can use the information received through the PRBS detection unit 120 and the EYE analysis unit 130 to determine whether the high-speed signal has been properly received.

또한, 제어부(110)는 PRBS 검출부(120) 및 EYE 분석부(130)를 통해 수신된 정보들을 분석한 결과, 고속 전송 경로의 품질이 낮다고 판단되면, 이를 보정하기 위해, 고속신호가 전송된 상기 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나에 대한 보정값을 산출하거나, 상기 고속 전송 경로의 지터(jitter) 특성을 변경시키기 위한 보정값을 산출하거나, 상기 고속 전송 경로의 반사파 특성을 변경시키기 위한 보정값을 산출할 수 있다. In addition, if the control unit 110 determines that the quality of the high-speed transmission path is low as a result of analyzing the information received through the PRBS detection unit 120 and the EYE analysis unit 130, the control unit 110 determines that the quality of the high-speed transmission path is low in order to correct this. Calculate a correction value for at least one of the resistance, impedance, voltage, current, and capacitance of the high-speed transmission path, calculate a correction value for changing the jitter characteristics of the high-speed transmission path, or calculate the reflected wave of the high-speed transmission path. Correction values to change characteristics can be calculated.

산출된 보정값은 상기에서 설명된 바와 같이 프로브 인터페이스 보드(300)의 저장부(311)에 저장되며, 저장부(311)에 저장된 보정값은, 포고 보드(400)에 연결되는 테스트 대상 소자(DUT)의 테스트 시 이용될 수 있다. The calculated correction value is stored in the storage unit 311 of the probe interface board 300 as described above, and the correction value stored in the storage unit 311 is connected to the pogo board 400 ( It can be used when testing DUT).

도 4는 본 발명에 따른 고속 전송 경로 진단 장치에 적용되는 테스트 장치가 테스트 대상 소자를 테스트하는 방법을 나타낸 예시도이다. Figure 4 is an exemplary diagram showing how a test device applied to the high-speed transmission path diagnosis device according to the present invention tests a device under test.

상기에서 도 1 내지 도 3을 참조하여 설명된 바와 같이, 테스트 보드(100)는 진단보드(20)로부터 수신된 고속신호를 분석하여, 고속 전송 경로의 특성을 보정할 수 있는 보정값을 생성하며, 생성된 보정값은 프로브 인터페이스 보드(300)의 저장부(311)에 저장된다. As described above with reference to FIGS. 1 to 3, the test board 100 analyzes the high-speed signal received from the diagnostic board 20 and generates a correction value that can correct the characteristics of the high-speed transmission path. , the generated correction value is stored in the storage unit 311 of the probe interface board 300.

보정값이 저장부(311)에 저장된 후, 도 4에 도시된 바와 같이, 포고 보드(400)에 테스트 대상 소자(DUT)(40)가 연결되면, 테스트 대상 소자(40)에 대한 테스트가 수행된다.After the correction value is stored in the storage unit 311, as shown in FIG. 4, when the device under test (DUT) 40 is connected to the pogo board 400, a test on the device under test 40 is performed. do.

테스트 대상 소자(40)에 대한 테스트가 수행되어, 테스트 대상 소자(40)의 신호발생부(41)로부터 테스트 장치(10)의 고속 전송 경로를 통해 고속신호가 전송되거나, 테스트 장치(10)의 고속 전송 경로를 통해 테스트 대상 소자(10)로 고속신호가 전송될 때, 보정부(312)는 저장부(311)에 저장된 보정값을 이용하여, 프로브 인터페이스 보드(300)에 구비되는 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나를 변경시킬 수 있고, 또는, 고속 전송 경로의 지터(jitter) 특성을 보정할 수 있으며, 또는, 고속 전송 경로의 반사파 특성을 보정할 수도 있다. A test is performed on the element under test 40, and a high-speed signal is transmitted from the signal generator 41 of the element under test 40 through the high-speed transmission path of the test device 10, or the When a high-speed signal is transmitted to the device under test 10 through a high-speed transmission path, the correction unit 312 uses the correction value stored in the storage unit 311 to use the high-speed transmission path provided in the probe interface board 300. At least one of resistance, impedance, voltage, current, and capacitance can be changed, or the jitter characteristics of the high-speed transmission path can be corrected, or the reflected wave characteristics of the high-speed transmission path can be corrected.

보정부(312)에 의해 고속 전송 경로의 특성이 보정되어, 테스트 대상 소자(40)에서 생성된 고속신호의 특성과 테스트 보드(100)의 테스트부(140)에서 수신된 고속신호의 특성이 동일 또는 유사해질 수 있다면, 테스트부(140)에서 테스트 대상 소자(40)에 대한 정확한 분석이 이루어질 수 있다. 테스트부(140)는 테스트 대상 소자(40)를 분석하기 위한 구성이다. 즉, 테스트 보드(100)는, 도 2에 도시된 제어부(110), PRBS 검출부(120) 및 EYE 분석부(130) 이외에, 테스트부(140)를 더 포함할 수 있다. The characteristics of the high-speed transmission path are corrected by the correction unit 312, so that the characteristics of the high-speed signal generated by the device under test 40 and the characteristics of the high-speed signal received from the test unit 140 of the test board 100 are the same. Alternatively, if it can be similar, accurate analysis of the device under test 40 can be performed in the test unit 140. The test unit 140 is configured to analyze the device 40 to be tested. That is, the test board 100 may further include a test unit 140 in addition to the control unit 110, PRBS detection unit 120, and EYE analysis unit 130 shown in FIG. 2.

따라서, 본 발명에 의하면, 테스트 장치(10)에 대한 신뢰도가 향상될 수 있으며, 테스트 대상 소자(40)에 대한 정확한 테스트가 이루어질 수 있다. Therefore, according to the present invention, the reliability of the test device 10 can be improved, and the device under test 40 can be accurately tested.

이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

20: 진단 보드 10: 테스트 장치
100: 테스트 보드 200: 하이픽스 보드
300: 프로브 인터페이스 보드 400: 포고 보드20: diagnostic board 10: test device
100: test board 200: highfix board
300: Probe interface board 400: Pogo board

Claims (8)

테스트 대상 소자를 테스트하는 테스트 장치; 및
상기 테스트 장치에 연결되어 상기 테스트 장치로 기 설정된 주파수 이상의 고속 주파수를 갖는 고속신호를 전송하는 진단보드를 포함하고,
상기 테스트 장치는,
상기 진단보드로부터 수신된 상기 고속신호를 분석하는 테스트 보드;
상기 테스트 보드와 연결되는 하이픽스 보드;
고속 전송 경로를 통해 수신된 상기 고속신호를 상기 하이픽스 보드를 통해 상기 테스트 보드로 전송하는 프로브 인터페이스 보드; 및
상기 프로브 인터페이스 보드에 장착되며 상기 진단보드와 연결되는 포고 보드를 포함하고,
상기 테스트 보드는 상기 고속신호를 이용하여 상기 고속 전송 경로의 특성을 분석하고,
분석된 특성에 대응되는 보정값은 상기 프로브 인터페이스 보드에 저장되며,
상기 보정값은 상기 포고 보드에 연결되는 테스트 대상 소자의 테스트 시 이용되는 고속 전송 경로 진단 장치. A test device for testing a device under test; and
A diagnostic board connected to the test device and transmitting a high-speed signal with a high-speed frequency higher than a preset frequency to the test device,
The test device is,
a test board that analyzes the high-speed signal received from the diagnostic board;
a high-fix board connected to the test board;
a probe interface board that transmits the high-speed signal received through a high-speed transmission path to the test board through the high-fix board; and
Includes a pogo board mounted on the probe interface board and connected to the diagnostic board,
The test board analyzes the characteristics of the high-speed transmission path using the high-speed signal,
Correction values corresponding to the analyzed characteristics are stored in the probe interface board,
The correction value is a high-speed transmission path diagnostic device used when testing a device under test connected to the pogo board. 제 1 항에 있어서,
상기 프로브 인터페이스 보드는, 상기 진단보드 또는 상기 테스트 대상 소자로부터 전송되는 고속신호를, 상기 테스트 보드에서 인식할 수 있는 고속 디퍼렌셜(high speed differential) 신호로 변환하여, 상기 테스트 보드로 전송하는 변환부(PHY)를 포함하며,
상기 보정값은 상기 변환부(PHY)에 저장되는 고속 전송 경로 진단 장치.According to claim 1,
The probe interface board converts a high-speed signal transmitted from the diagnostic board or the device under test into a high-speed differential signal that can be recognized by the test board, and transmits it to the test board. PHY),
A high-speed transmission path diagnosis device in which the correction value is stored in the conversion unit (PHY). 제 2 항에 있어서,
상기 변환부는,
상기 보정값이 저장되는 저장부; 및
상기 고속 전송 경로의 특성을 상기 보정값에 따라 변경시키는 보정부를 포함하는 고속 전송 경로 진단 장치. According to claim 2,
The conversion unit,
a storage unit that stores the correction value; and
A high-speed transmission path diagnosis device including a correction unit that changes characteristics of the high-speed transmission path according to the correction value. 제 1 항에 있어서,
상기 보정값에 의해, 상기 프로브 인터페이스 보드에 구비되는 상기 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나가 변경되거나, 상기 고속 전송 경로의 지터(jitter) 특성이 보정되거나, 상기 고속 전송 경로의 반사파 특성이 보정되는 고속 전송 경로 진단 장치. According to claim 1,
By the correction value, at least one of resistance, impedance, voltage, current, and capacitance of the high-speed transmission path provided on the probe interface board is changed, jitter characteristics of the high-speed transmission path are corrected, or the high-speed transmission path is corrected. A high-speed transmission path diagnostic device in which the reflected wave characteristics of the transmission path are corrected. 제 1 항에 있어서,
상기 진단보드는 난수를 이용하여 상기 고속신호를 생성하는 PRBS(pseudorandom binary sequence) 생성부를 포함하는 고속 전송 경로 진단 장치. According to claim 1,
The diagnostic board is a high-speed transmission path diagnosis device including a PRBS (pseudorandom binary sequence) generator that generates the high-speed signal using random numbers. 제 1 항에 있어서,
상기 테스트 보드는,
상기 진단보드로부터 전송된 상기 고속신호를 검출하는 PRBS 검출부;
상기 고속신호를 수신하여 상기 고속신호에 대한 EYE 분석을 진행하는 EYE 분석부; 및
상기 진단보드에서 생성된 상기 고속신호에 대한 정보를 상기 PRBS 검출부 및 상기 EYE 분석부로 전송하는 제어부를 포함하는 고속 전송 경로 진단 장치. According to claim 1,
The test board is,
a PRBS detector that detects the high-speed signal transmitted from the diagnostic board;
an EYE analysis unit that receives the high-speed signal and performs EYE analysis on the high-speed signal; and
A high-speed transmission path diagnosis device comprising a control unit that transmits information about the high-speed signal generated by the diagnostic board to the PRBS detection unit and the EYE analysis unit. 제 6 항에 있어서,
상기 EYE 분석부는 상기 진단보드 또는 상기 PRBS 검출부를 통해 수신된 상기 고속신호에 대해 EYE 분석을 수행하고, EYE 분석결과 획득된 EYE 패턴의 폭을 상기 기준치와 비교하여 상기 고속 전송 경로의 품질을 분석하며,
상기 제어부는 상기 PRBS 검출부 및 상기 EYE 분석부를 통해 수신된 정보들을 이용하여, 상기 고속신호가 정상적으로 수신되었는 지의 여부를 판단하거나, 상기 고속신호가 전송된 상기 고속 전송 경로의 저항, 임피던스, 전압, 전류 및 캐패시턴스 중 적어도 하나에 대한 보정값을 산출하거나, 상기 고속 전송 경로의 지터(jitter) 특성을 변경시키기 위한 보정값을 산출하거나, 상기 고속 전송 경로의 반사파 특성을 변경시키기 위한 보정값을 산출하는 고속 전송 경로 진단 장치. According to claim 6,
The EYE analysis unit performs EYE analysis on the high-speed signal received through the diagnostic board or the PRBS detection unit, and analyzes the quality of the high-speed transmission path by comparing the width of the EYE pattern obtained as a result of the EYE analysis with the reference value. ,
The control unit uses the information received through the PRBS detection unit and the EYE analysis unit to determine whether the high-speed signal has been received normally or determines the resistance, impedance, voltage, and current of the high-speed transmission path through which the high-speed signal is transmitted. and a high-speed device for calculating a correction value for at least one of the capacitance, calculating a correction value for changing the jitter characteristics of the high-speed transmission path, or calculating a correction value for changing the reflected wave characteristics of the high-speed transmission path. Transmission path diagnostic device. 제 6 항에 있어서,
상기 진단보드에서 생성된 상기 고속신호에 대한 정보는 상기 진단보드로부터 상기 제어부로 전송되거나, 상기 테스트 장치 외부에 구비된 제어장치를 통해 상기 진단보드로부터 상기 제어부로 전송되는 고속 전송 경로 진단 장치. According to claim 6,
A high-speed transmission path diagnostic device in which information about the high-speed signal generated by the diagnostic board is transmitted from the diagnostic board to the control unit, or from the diagnostic board to the control unit through a control device provided outside the test device.
KR1020220126111A 2022-10-04 2022-10-04 High-speed Transmission Path Diagnostic Apparatus Active KR102762962B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220126111A KR102762962B1 (en) 2022-10-04 2022-10-04 High-speed Transmission Path Diagnostic Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220126111A KR102762962B1 (en) 2022-10-04 2022-10-04 High-speed Transmission Path Diagnostic Apparatus

Publications (2)

Publication Number Publication Date
KR20240047016A true KR20240047016A (en) 2024-04-12
KR102762962B1 KR102762962B1 (en) 2025-02-05

Family

ID=90680411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220126111A Active KR102762962B1 (en) 2022-10-04 2022-10-04 High-speed Transmission Path Diagnostic Apparatus

Country Status (1)

Country Link
KR (1) KR102762962B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076126A1 (en) * 2001-08-22 2003-04-24 Thomas Grebner Method for testing wafers to be tested and calibration apparatus
US20030177423A1 (en) * 2002-03-14 2003-09-18 Matsushita Elec. Ind. Co. Ltd. Tranmission device, reception device, test circuit, and test method
US20060111861A1 (en) * 2004-11-23 2006-05-25 Horne Stephen J System and method for calibrating signal paths connecting a device under test to a test system
US7743288B1 (en) * 2005-06-01 2010-06-22 Altera Corporation Built-in at-speed bit error ratio tester
KR20160036703A (en) * 2014-09-25 2016-04-05 삼성전자주식회사 Test board, test system having the same and manufacturing method thereof
US20170146632A1 (en) * 2015-11-20 2017-05-25 Teradyne, Inc. Calibration device for automatic test equipment
US20210063488A1 (en) * 2019-08-28 2021-03-04 Tektronix, Inc. Signal path calibration of a hardware setting in a test and measurement instrument
KR102326670B1 (en) * 2020-07-14 2021-11-16 주식회사 엑시콘 Semiconductor device test apparatus having diagnosis device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076126A1 (en) * 2001-08-22 2003-04-24 Thomas Grebner Method for testing wafers to be tested and calibration apparatus
US20030177423A1 (en) * 2002-03-14 2003-09-18 Matsushita Elec. Ind. Co. Ltd. Tranmission device, reception device, test circuit, and test method
US20060111861A1 (en) * 2004-11-23 2006-05-25 Horne Stephen J System and method for calibrating signal paths connecting a device under test to a test system
US7743288B1 (en) * 2005-06-01 2010-06-22 Altera Corporation Built-in at-speed bit error ratio tester
KR20160036703A (en) * 2014-09-25 2016-04-05 삼성전자주식회사 Test board, test system having the same and manufacturing method thereof
US20170146632A1 (en) * 2015-11-20 2017-05-25 Teradyne, Inc. Calibration device for automatic test equipment
KR20180074799A (en) * 2015-11-20 2018-07-03 테라다인 인코퍼레이티드 Calibration device for automatic test equipment
US20210063488A1 (en) * 2019-08-28 2021-03-04 Tektronix, Inc. Signal path calibration of a hardware setting in a test and measurement instrument
KR102326670B1 (en) * 2020-07-14 2021-11-16 주식회사 엑시콘 Semiconductor device test apparatus having diagnosis device

Also Published As

Publication number Publication date
KR102762962B1 (en) 2025-02-05

Similar Documents

Publication Publication Date Title
EP2389596B1 (en) Fault testing for interconnections
US7471220B2 (en) Electronic test circuit for an integrated circuit and methods for testing the driver strength and for testing the input sensitivity of a receiver of the integrated circuit
EP0882239B1 (en) Assembly and method for testing integrated circuit devices
US9638742B2 (en) Method and apparatus for testing electrical connections on a printed circuit board
US7610526B2 (en) On-chip circuitry for bus validation
CN113474668A (en) Integrated circuit I/O integrity and degradation monitoring
US6879175B2 (en) Hybrid AC/DC-coupled channel for automatic test equipment
KR102326670B1 (en) Semiconductor device test apparatus having diagnosis device
US8081723B1 (en) Serial data signal eye width estimator methods and apparatus
EP3485285B1 (en) System and method for built-in self-test of electronic circuits
US6857089B2 (en) Differential receiver architecture
US7478302B2 (en) Signal integrity self-test architecture
KR102762962B1 (en) High-speed Transmission Path Diagnostic Apparatus
EP2965100B1 (en) Self-testing integrated circuits
US20050086563A1 (en) Channel-based testing of communication link
CN111190091B (en) Test head of WAT equipment and diagnosis and repair method thereof
KR102638924B1 (en) Apparatus for Testing Semiconductor Device
JP2008526112A (en) Use of a parametric measurement unit for transducer testing.
JP4409039B2 (en) Path fault diagnostic device, path fault diagnostic method, and semiconductor integrated circuit device having self-diagnosis function
KR20250090023A (en) Apparatus For Testing Semiconductor Device Using A Diagnostics Board
US20050177331A1 (en) Timing calibration apparatus, timing calibration method, and device evaluation system
US20140095951A1 (en) Path-based crosstalk fault test scanning in built-in self-testing
Ungar et al. Effective use of Reconfigurable Synthetic Instruments in Automatic Testing of Input/Output (I/O) Buses
KR20250090030A (en) Semiconductor Device Test Apparatus Capable Of Self-Diagnosis
TWI882977B (en) Integrated circuit i/o integrity and degradation monitoring

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20221004

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240829

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250117

PG1601 Publication of registration