KR20240042113A - Semiconductor light-emitting device with near-field surface-grating-resonant reflector - Google Patents

Semiconductor light-emitting device with near-field surface-grating-resonant reflector Download PDF

Info

Publication number
KR20240042113A
KR20240042113A KR1020247008540A KR20247008540A KR20240042113A KR 20240042113 A KR20240042113 A KR 20240042113A KR 1020247008540 A KR1020247008540 A KR 1020247008540A KR 20247008540 A KR20247008540 A KR 20247008540A KR 20240042113 A KR20240042113 A KR 20240042113A
Authority
KR
South Korea
Prior art keywords
layer
slr
paragraph
semiconductor layer
doped
Prior art date
Application number
KR1020247008540A
Other languages
Korean (ko)
Inventor
모하메드 에스. 압델칼릭
알렉산드르 바스킨
데바프리야 팔
하이메 고메즈 리바스
알버트 페미우스 코엔데링크
토니 로페즈
아이미 아바스
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/880,976 external-priority patent/US20230049688A1/en
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Publication of KR20240042113A publication Critical patent/KR20240042113A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Abstract

발광 디바이스는, 반도체 다이오드 구조, 다이오드 구조의 후면에 맞닿은 표면-격자-모드(SLR) 구조, 및 SLR 구조의 후면에 맞닿은 반사기를 포함한다. 다이오드 구조는 제1 및 제2 도핑된 반도체 층들 및 그들 사이의 활성 층을 포함하며; 활성 층은 공칭 방출 진공 파장(λ0)의 출력 광을 다이오드 구조 내에서 전파되게 방출한다. SLR 구조는 굴절률-매칭 층, 저-굴절률 층, 및 산란 요소들을 포함하며, λ0에 대해 활성 층에 대한 근접장 근접도 내에 있다. 디바이스 출사 표면에 대해 다이오드 구조 내에서 수직으로 전파되는 출력 광의 적어도 일부분은 디바이스 출력 광으로서 다이오드 구조를 출사한다. 산란 요소들은, SLR 구조에 의해 지원되는 측방향 전파 표면-격자-공진 모드들을 포함하여 디바이스 내에서 전파되는 출력 광을 디바이스 출사 표면을 향해 수직으로 전파되게 재지향시킨다.The light emitting device includes a semiconductor diode structure, a surface-lattice-mode (SLR) structure facing the backside of the diode structure, and a reflector facing the backside of the SLR structure. The diode structure includes first and second doped semiconductor layers and an active layer therebetween; The active layer emits output light of the nominal emission vacuum wavelength (λ 0 ) propagating within the diode structure. The SLR structure includes an index-matching layer, a low-index layer, and scattering elements, and is within near-field proximity to the active layer for λ 0 . At least a portion of the output light that propagates perpendicularly within the diode structure with respect to the device emission surface exits the diode structure as device output light. The scattering elements include laterally propagating surface-grating-resonance modes supported by the SLR structure to redirect output light propagating within the device to propagate perpendicularly toward the device exit surface.

Figure pct00001
Figure pct00001

Description

근접장 표면-격자-공진 반사기를 갖는 반도체 발광 디바이스Semiconductor light-emitting device with near-field surface-grating-resonant reflector

우선권 주장claim priority

본 출원은, (i) Abdelkhalik 등의 이름으로 2021년 8월 13일자로 출원된 "Semiconductor light-emitting device with near-field surface-lattice-resonance reflector"라는 명칭의 미국 가출원 제63/233,043호, 및 (ii) Abdelkhalik 등의 이름으로 2022년 8월 4일자로 출원된 "Semiconductor light-emitting device with near-field surface-lattice-resonance reflector"라는 명칭의 미국 정규 출원 제17/880,976호를 우선권으로 주장하며, 상기 출원들 둘 모두는 인용에 의해 그 전체가 본원에 기재된 것처럼 본원에 포함된다.This application is related to (i) U.S. Provisional Application No. 63/233,043, entitled “Semiconductor light-emitting device with near-field surface-lattice-resonance reflector,” filed August 13, 2021, in the name of Abdelkhalik et al.; (ii) Claiming priority to U.S. Provisional Application No. 17/880,976, entitled “Semiconductor light-emitting device with near-field surface-lattice-resonance reflector,” filed August 4, 2022, by Abdelkhalik et al. , both of the above applications are incorporated herein by reference as if set forth in their entirety.

본 발명의 분야는 반도체 발광 디바이스들에 관한 것이다. 특히, 근접장 표면-격자-공진 반사기를 포함하는 반도체 발광 디바이스가 개시된다.The field of the present invention relates to semiconductor light emitting devices. In particular, a semiconductor light emitting device comprising a near-field surface-grating-resonant reflector is disclosed.

본 발명의 반도체 발광 디바이스는, 반도체 다이오드 구조, 표면-격자-공진(SLR) 구조, 및 반사기를 포함한다. 반도체 다이오드 구조는, 제1 및 제2 도핑된 반도체 층들, 및 제1 반도체 층의 후방 표면과 제2 반도체 층의 전방 표면 사이의 활성 층을 포함한다. 활성 층은, 디바이스를 통한 전류 흐름에 기인하는 공칭 방출 진공 파장(λ0)의 출력 광을 다이오드 구조 내에서 전파되게 방출한다. SLR 구조는 제2 반도체 층의 후방 표면에 맞닿아 위치되고, 반사기는 SLR 구조의 후방 표면에 맞닿아 위치된다. 제2 반도체 층은, SLR 구조가 진공 파장(λ0)에 대해 활성 층에 대한 근접장 근접도 내에 있도록 충분히 얇다. 제1 반도체 층의 전방 표면의 적어도 일부분은 디바이스 출사 표면으로서 배열되고, 이 디바이스 출사 표면을 통해, 디바이스 출사 표면에 대해 다이오드 구조 내에서 수직으로 전파되고 다이오드 구조 내에서 디바이스 출사 표면 상에 입사되는 출력 광의 적어도 일부분이 디바이스 출력 광으로서 다이오드 구조를 출사한다. 디바이스 출사 표면은 반사-방지 층 또는 코팅을 포함할 수 있다.The semiconductor light emitting device of the present invention includes a semiconductor diode structure, a surface-lattice-resonance (SLR) structure, and a reflector. The semiconductor diode structure includes first and second doped semiconductor layers and an active layer between a back surface of the first semiconductor layer and a front surface of the second semiconductor layer. The active layer emits output light propagating within the diode structure at the nominal emission vacuum wavelength (λ 0 ) due to current flow through the device. The SLR structure is positioned against the rear surface of the second semiconductor layer, and the reflector is positioned against the rear surface of the SLR structure. The second semiconductor layer is sufficiently thin such that the SLR structure is within near-field proximity to the active layer for the vacuum wavelength (λ 0 ). At least a portion of the front surface of the first semiconductor layer is arranged as a device exit surface, through which an output propagates perpendicularly within the diode structure with respect to the device exit surface and is incident on the device exit surface within the diode structure. At least a portion of the light exits the diode structure as device output light. The device exit surface may include an anti-reflection layer or coating.

SLR 구조는, (i) 제2 반도체 층의 후방 표면에 맞닿아 위치되고 제2 반도체 층의 유효 굴절률과 실질적으로 동일한 유효 굴절률을 갖는 실질적으로 투명한 유전체 물질의 굴절률-매칭(index-matched) 층, (ii) 굴절률-매칭 층의 후방 표면에 맞닿아 위치되고 굴절률-매칭 층의 유효 굴절률보다 낮은 유효 굴절률을 갖는 실질적으로 투명한 유전체 물질의 저-굴절률(lower-index) 층, 및 (iii) 굴절률-매칭 층 상에 또는 굴절률-매칭 층 내에 위치되는 복수의 산란 요소들을 포함한다. 산란 요소들은, SLR 구조가 하나 이상의 SLR 모드를 지원하도록 배열되고; SLR 모드들 중 하나 이상에 대한 출력 광의 결합은, 측방향으로 전파되는 출력 광을 포함하여 디바이스 내에서 전파되는 출력 광의 영이 아닌 분율을 디바이스 출사 표면을 향해 수직으로 전파되게 재지향시키는 결과를 가져온다. 활성 층에 대한 SLR 구조의 근접장 근접도, 및 SLR 구조의 구조적 배열은, 디바이스가, (i) 상대적으로 향상된 퍼셀 팩터(Purcell factor), (ii) 디바이스 탈출 원뿔 내에서 전파되는 출력 광의 상대적으로 증가된 분율, (iii) 디바이스를 출사하기 전의 출력 광의 광자당 내부 재지향들 및 내부 반사들의 상대적으로 감소된 평균 총 수, 또는 (iv) 상대적으로 향상된 광자 추출 효율 중 하나 이상을 나타내는 결과를 가져올 수 있다.The SLR structure includes (i) an index-matched layer of substantially transparent dielectric material positioned against the back surface of the second semiconductor layer and having an effective refractive index substantially equal to the effective refractive index of the second semiconductor layer, (ii) a lower-index layer of substantially transparent dielectric material positioned against the rear surface of the index-matching layer and having an effective refractive index lower than the effective refractive index of the index-matching layer, and (iii) an index- It includes a plurality of scattering elements positioned on or within the index-matching layer. The scattering elements are arranged such that the SLR structure supports one or more SLR modes; Coupling of output light to one or more of the SLR modes results in redirecting a non-zero fraction of output light propagating within the device, including laterally propagating output light, to propagate vertically toward the device exit surface. The near-field proximity of the SLR structure to the active layer, and the structural arrangement of the SLR structure, result in the device having (i) a relatively improved Purcell factor, and (ii) a relatively increased output light propagating within the device escape cone. fraction, (iii) a relatively reduced average total number of internal redirections and internal reflections per photon of output light prior to exiting the device, or (iv) a relatively improved photon extraction efficiency. .

발광 디바이스들에 관한 목적들 및 장점들은, 도면들에 예시되고 후속하는 작성된 설명 또는 첨부된 청구항들에 개시된 예시적인 실시예들을 참조할 시 명백해질 수 있다.Objects and advantages regarding light emitting devices may become apparent upon reference to the exemplary embodiments illustrated in the drawings and disclosed in the written description or appended claims that follow.

본 개요는, 상세한 설명에서 아래에 추가로 설명되는 개념들의 선택을 간략화된 형태로 소개하기 위해 제공된다. 본 개요는, 청구된 주제의 핵심적인 특징들 또는 필수적인 특징들을 식별하도록 의도되지 않고, 청구된 주제의 범위를 결정하는 데 도움을 주기 위한 것으로서 사용되도록 의도되지도 않는다.This overview is provided to introduce in a simplified form a selection of concepts that are further described below in the detailed description. This Summary is not intended to identify key features or essential features of the claimed subject matter, nor is it intended to be used as an aid in determining the scope of the claimed subject matter.

도 1a 및 도 1b는 본 발명의 발광 디바이스들의 2개의 일반적인 예의 개략적인 단면도들이다.
도 2a는 본 발명의 발광 디바이스의 특정 예의 개략적인 단면도이고; 도 2b는 도 2a의 디바이스에 대한 방사 세기 대 방출 각도(사인-보정되지 않음)의 플롯이다.
도 3 및 도 4는 2개의 종래의 발광 디바이스의 개략적인 단면도들이다. 도 5a 및 도 5b는 도 3 및 도 4의 디바이스들에 대한 방출 각도의 함수로서의 방사 세기(도 5b에서는 사인-보정됨)의 플롯들이다.
묘사된 실시예들은 단지 개략적으로 도시되고; 모든 특징들이 그 전부가 상세하게 또는 적절한 비율로 도시되지는 않을 수도 있고; 명확성을 위해, 특정 특징들 또는 구조들은 다른 것들에 비해 과장되거나 축소될 수 있거나 또는 완전히 생략될 수 있으며; 도면들은, 명시적으로 실척인 것으로 표시되지 않는 한 실척인 것으로 간주되어서는 안 된다. 예컨대, 소수의 산란 요소들을 갖는 것으로 묘사된 발광 디바이스들은 전형적으로, 밀리미터당 수백 또는 수천 개의 그러한 요소들을 가지며; 산란 요소들의 수는 명확화를 위해 도면들에서 감소되어 있다. 게다가, 각각의 층 또는 산란 요소의 높이, 깊이, 또는 폭은 종종 다른 구조들의 것들에 비해 과장될 있는데, 예컨대, 기저 기판 또는 반도체 층의 두께에 비해 과장될 수 있다. 도시된 실시예들은 단지 예들이며, 본 개시내용 또는 첨부된 청구항들의 범위를 제한하는 것으로 해석되어서는 안 된다.
1A and 1B are schematic cross-sectional views of two general examples of light-emitting devices of the present invention.
Figure 2A is a schematic cross-sectional view of a specific example of a light-emitting device of the present invention; FIG. 2B is a plot of radiant intensity versus emission angle (not sine-corrected) for the device of FIG. 2A.
3 and 4 are schematic cross-sectional views of two conventional light-emitting devices. Figures 5A and 5B are plots of radiant intensity (sine-corrected in Figure 5B) as a function of emission angle for the devices of Figures 3 and 4.
The depicted embodiments are shown schematically only; Not all features may be shown in all detail or to scale; For clarity, certain features or structures may be exaggerated or understated relative to others, or omitted entirely; Drawings should not be considered to be to scale unless explicitly indicated as being to scale. For example, light-emitting devices depicted as having a small number of scattering elements typically have hundreds or thousands of such elements per millimeter; The number of scattering elements is reduced in the figures for clarity. Additionally, the height, depth, or width of each layer or scattering element can often be exaggerated relative to those of other structures, such as the thickness of the underlying substrate or semiconductor layer. The illustrated embodiments are examples only and should not be construed as limiting the scope of the disclosure or the appended claims.

다음의 상세한 설명은 도면들을 참조하여 해석되어야 하며, 도면들에서, 동일한 참조 번호들은 상이한 도면들 전체에 걸쳐 유사한 요소들을 지칭한다. 도면들은, 반드시 실척인 것은 아니며, 선택적인 예들을 묘사하고, 본 발명의 범위를 제한하도록 의도되지 않는다. 상세한 설명은 본 발명의 원리들을 제한으로서가 아니라 예로서 예시한다.The following detailed description should be interpreted with reference to the drawings, in which like reference numerals refer to similar elements throughout the different drawings. The drawings are not necessarily to scale, depict selective examples, and are not intended to limit the scope of the invention. The detailed description illustrates the principles of the invention by way of example and not by way of limitation.

전형적인 발광 다이오드(LED)들은, 전류에 의해 구동될 때 광을 방출하는 반도체 다이오드 구조 내의 하나 이상의 발광 활성 층을 포함한다. 반도체 다이오드 구조의 후방 표면(및 일부 예시들에서는 하나 이상의 또는 모든 측부 표면)은 전형적으로, 반도체 다이오드 구조 내에 입사된 광을 다이오드 구조의 전방 표면(본원에서 출사 표면 또는 탈출 표면으로 또한 지칭됨)을 향해 전파되도록 반사하는 반사기를 포함한다. 많은 반도체 물질들은 비교적 큰 굴절률들(종종 약 3 이상)을 가지며, 이는, 방출된 광의 큰 분율이 내부 전반사에 의해 반도체 다이오드 구조 내에 포획되는 결과를 가져올 것이다. 일부 종래의 발광 다이오드들에서, 텍스처링(예컨대, 주름(corrugation)들, 범프들 또는 딤플(dimple)들, 또는 다른 표면 특징들 또는 거칠기)은 반도체 다이오드 구조의 전방의 출사 표면 상에 형성되거나 그에 부착된다. 그러한 소위 캐비티 방출기들에서의 후방-표면 반사기는, 반도체 다이오드 구조 내에서 전파되는 거의 모든 광이 결국 전방 표면 상에 입사되는 것을 보장한다. 전방-표면 텍스처링은, 내부 전반사를 적어도 부분적으로 스포일링(spoil)하여, 방출된 광의 일부분이 디바이스 출력 광으로서 전방 표면을 통해 반도체 다이오드 구조를 탈출할 수 있게 하는 한편, 다른 부분들은 평평한 출사 표면으로부터의 경면(specular) 반사의 방향과 상이한 방향들로 반도체 다이오드 구조 내로 전파되게 재지향시키도록 기능한다. 그러한 재지향된 부분들은 결국 다시 전방 표면에 도달하고, 전방 표면을 통한 투과에 의해 탈출할 다른 기회를 갖는다. 이러한 광 재순환 프로세스는 계속되며, 후방-표면 반사기 및 전방-표면 텍스처링에 의해 형성되는 유효 "LED 캐비티" 내의 각각의 소위 "광자 바운스"(즉, 반도체 다이오드 구조를 통한 전방 표면과 후방 표면 사이의 각각의 전후 왕복)는, 광자가 디바이스 출력 광으로서 전방 표면을 통해 탈출할 전반적 확률을 증가시킨다.Typical light emitting diodes (LEDs) include one or more light-emitting active layers within a semiconductor diode structure that emit light when driven by electric current. The back surface (and in some examples one or more or all of the side surfaces) of the semiconductor diode structure typically directs light incident within the semiconductor diode structure to the front surface of the diode structure (also referred to herein as the exit surface or exit surface). It includes a reflector that reflects the propagation towards. Many semiconductor materials have relatively large refractive indices (often about 3 or higher), which will result in a large fraction of the emitted light being trapped within the semiconductor diode structure by total internal reflection. In some conventional light emitting diodes, texturing (e.g., corrugations, bumps or dimples, or other surface features or roughness) is formed on or attached to the front emitting surface of the semiconductor diode structure. do. The back-surface reflector in such so-called cavity emitters ensures that almost all light propagating within the semiconductor diode structure ends up incident on the front surface. Front-surface texturing at least partially spoils total internal reflection, allowing a portion of the emitted light to escape the semiconductor diode structure through the front surface as device output light, while other portions escape from the flat exit surface. It functions to redirect the propagation into the semiconductor diode structure in directions different from the direction of the specular reflection. Such redirected portions eventually reach the anterior surface again and have another opportunity to escape by penetration through the anterior surface. This light recycling process continues, with each so-called "photon bounce" within the effective "LED cavity" formed by the back-surface reflector and front-surface texturing (i.e. between the front and back surfaces respectively through the semiconductor diode structure). back and forth) increases the overall probability that a photon will escape through the front surface as device output light.

종래의 LED 캐비티 방출기(10)의 일 예가 도 3에 개략적으로 예시되고, 반도체 다이오드 구조(12), 반도체 다이오드 구조(12) 내의 발광 활성 층(14), 반도체 다이오드 구조(12)의 전방 표면 상의 텍스처링(16), 및 반도체 다이오드 구조(12)의 후방 표면 상의 금속 반사기(18)를 포함한다. 종래의 LED 캐비티 방출기(20)의 다른 예가 도 4에 개략적으로 예시되고, 반도체 다이오드 구조(12), 반도체 다이오드 구조(12) 내의 발광 활성 층(14), 다이오드 구조(12)의 전방 표면 상의 텍스처링(16), 다이오드 구조(12)의 후방 표면 상의 유전체 층(19), 및 유전체 층(19)의 후방 표면 상의 금속 반사기(18)를 포함한다. 도 3 및 도 4 둘 모두에서, 반사기(18)는 경면 반사만을 나타낸다. 도 5a 및 도 5b는 활성 층(14)에 대해 직각인 방향에 대한 방출 각도의 함수로서의 방사 세기의 플롯들이다(방위각들의 전체 범위에 걸친 통합을 고려하기 위해 도 5b에서는 사인-보정됨).An example of a conventional LED cavity emitter 10 is schematically illustrated in FIG. 3 and includes a semiconductor diode structure 12, a light-emitting active layer 14 within the semiconductor diode structure 12, and a semiconductor diode structure 12 on the front surface of the semiconductor diode structure 12. Texturing (16), and a metal reflector (18) on the rear surface of the semiconductor diode structure (12). Another example of a conventional LED cavity emitter 20 is schematically illustrated in FIG. 4 and includes a semiconductor diode structure 12, a light-emitting active layer 14 within the semiconductor diode structure 12, and texturing on the front surface of the diode structure 12. (16), a dielectric layer (19) on the rear surface of the diode structure (12), and a metal reflector (18) on the rear surface of the dielectric layer (19). In both Figures 3 and 4, reflector 18 shows only specular reflection. Figures 5A and 5B are plots of the radiation intensity as a function of the emission angle for the direction perpendicular to the active layer 14 (sine-corrected in Figure 5B to take into account integration over the full range of azimuths).

많은 예시들에서, 전방 표면을 통해 투과되는 광자의 바운스당 확률은 비교적 낮으며, 이는 차례로, 충분히 높은 광자 추출 확률을 달성하기 위해 비교적 많은 수의 왕복들(예컨대, 이용되는 특정 물질들에 따라, 90 %에 근접하는 추출 효율을 달성하기 위해서는 10회 내지 50회의 바운스)을 요구한다. 그러한 비교적 많은 수의 왕복들 또는 광자 바운스들은 차례로, 충분히 낮은 반도체 다이오드 구조를 통한 왕복당 광학 손실(예컨대, 다이오드 구조, 활성 층, 또는 반사기 물질들에 의한 흡수, 또는 반사기의 불충분한 반사율로 인한 손실)을 요구한다. 그러한 저손실 요건은 일부 경우들에서, 발광 디바이스의 비용 또는 복잡도를 급등시킬 수 있거나(예컨대, 알루미늄 대신에 은 반사기의 사용; 금속 반사기 대신에 다중-층 박막 반사기의 사용; 또는 다이오드 구조, 활성 층, 또는 반사기에 대한 더 고순도 물질들의 사용), 또는 (예컨대, 저손실 대안들이 이용불가능하거나 엄청난 비용이 드는 경우) 낮은 추출 효율을 갖는 디바이스들의 결과를 가져올 수 있다. 또한, 활성 층(14)에 의한 발광의 비교적 작은 분율(예컨대, 13 % 미만)만이 출사 표면과의 처음 직면 시 탈출 원뿔 내의 각도로 입사되므로, 내부로 반사되기보다는 투과될 기회를 갖는 경우가 전형적이다.In many examples, the probability per bounce of a photon being transmitted through the front surface is relatively low, which in turn requires a relatively large number of round trips (e.g., depending on the specific materials used) to achieve a sufficiently high photon extraction probability. 10 to 50 bounces) are required to achieve extraction efficiencies approaching 90%. Such a relatively large number of round trips, or photon bounces, in turn results in a sufficiently low optical loss per round through the semiconductor diode structure (e.g., loss due to absorption by the diode structure, active layer, or reflector materials, or insufficient reflectivity of the reflector). ) is requested. Such low-loss requirements can, in some cases, skyrocket the cost or complexity of the light emitting device (e.g., use of silver reflectors instead of aluminum; use of multi-layer thin film reflectors instead of metal reflectors; or diode structures, active layers, or the use of higher purity materials for the reflector), or may result in devices with low extraction efficiency (e.g., when low-loss alternatives are unavailable or prohibitively expensive). Additionally, only a relatively small fraction (e.g., less than 13%) of the light emitted by active layer 14 is incident at an angle within the escape cone upon first encounter with the exit surface, and thus typically has the opportunity to be transmitted rather than reflected inward. am.

도 3에 따라 배열된 디바이스들은, (그의 방출 특성들에 영향을 미칠 정도로 활성 층(14)에 충분히 가까운 구조들이 없는 소위 반-무한 절반-캐비티(semi-infinite half-cavity) 모델에 비해) 증가된 총 방사 방출 및 탈출 원뿔 내에서 전파되는 방출된 광의 더 높은 분율의 결과를 가져오는 활성 층(14)과 금속 층(18) 사이의 적합한 거리를 선택함으로써 "조율"될 수 있다. 도 3에 따라 배열된 디바이스들은 또한, 금속 층(18)에 의한 원치 않는 흡수로 인해 더 낮은 추출 효율을 갖는 경향이 있다. 유전체 층(19)을 포함하도록 도 4에 따른 디바이스들을 배열함으로써, 그러한 흡수가 감소될 수 있고 추출 효율은 증가된다. 그러나, 도 4에 따라 배열된 디바이스들은 총 방사성 방출의 감소 및 탈출 원뿔 내에서 전파되는 방출된 광의 더 작은 분율을 나타내는 경향이 있다.Devices arranged according to FIG. 3 have increased (relative to the so-called semi-infinite half-cavity model, in which there are no structures close enough to the active layer 14 to affect their emission properties). This can be “tuned” by choosing a suitable distance between the active layer 14 and the metal layer 18 resulting in a higher total radiated emission and a higher fraction of the emitted light propagating within the escape cone. Devices arranged according to Figure 3 also tend to have lower extraction efficiency due to unwanted absorption by the metal layer 18. By arranging the devices according to FIG. 4 to include a dielectric layer 19, such absorption can be reduced and the extraction efficiency is increased. However, devices arranged according to Figure 4 tend to exhibit a reduction in total radiated emission and a smaller fraction of the emitted light propagating within the escape cone.

본 개시내용 및 첨부된 청구항들의 목적들을 위해, 표면 또는 계면 상에 입사되는 광의 "입사 각도" 및 "입사각"은, 입사 광의 전파 방향과 표면 또는 계면에 직각인 벡터 사이의 각도를 지칭한다. 그에 따라서, 표면에 대해 직각 입사로 전파되는 광은 0°의 입사 각도를 가질 것인 한편, 그 표면에 대해 스침에 가까운 입사로 전파되는 광은 90°에 근접하는 입사 각도를 가질 것이다. 본 개시내용 및 첨부된 청구항들의 목적들을 위해, 상이한 굴절률들의 매질들 사이의 표면 또는 계면 상에 입사되는 광에 대한 "임계 각도"(θC로 지정됨)는, 더 높은 굴절률 매질 내에서 전파되는 광에 대해, 그 각도를 초과하는 광이 더 높은 굴절률 매질 내에서 내부 전반사를 겪는 입사 각도를 지칭한다. 따라서, 임계 각도(θC)는 주어진 표면 또는 계면에 대한 탈출 원뿔을 정의하며, 이에 따라, 탈출 원뿔 밖에서 입사된 광은 내부 전반사되고, 탈출 원뿔 내에서 입사된 광은 굴절에 의해 투과될 수 있다.For the purposes of this disclosure and the appended claims, “angle of incidence” and “angle of incidence” of light incident on a surface or interface refer to the angle between the direction of propagation of the incident light and a vector perpendicular to the surface or interface. Accordingly, light propagating at orthogonal incidence with respect to the surface will have an angle of incidence of 0°, while light propagating with near grazing incidence with respect to the surface will have an angle of incidence approaching 90°. For the purposes of this disclosure and the appended claims, the “critical angle” (designated θ C ) for light incident on a surface or interface between media of different refractive indices is defined as the light propagating within the higher refractive index medium. refers to the angle of incidence at which light beyond that angle undergoes total internal reflection within a higher refractive index medium. Therefore, the critical angle θ C defines the escape cone for a given surface or interface, such that light incident outside the escape cone is totally internally reflected, and light incident within the escape cone may be transmitted by refraction. .

본 개시내용 및 첨부된 청구항들의 목적들을 위해, "비스듬한 광", "비스듬한 방사", "비스듬하게 전파", "측방향 광", "측방향 방사", "측방향 전파" 등은 기판, 층, 또는 다이오드 구조 내에서 그의 전방 표면 및 후방 표면에 대해 θC 초과의 입사 각도들로(즉, 탈출 원뿔 밖에서) 전파되는 광을 지칭할 것이고, "수직 광(perpendicular light)", "수직 방사", "수직으로 전파", "연직 광(vertical light)", "연직 방사", "연직으로 전파" 등은 기판 또는 다이오드 구조 내에서, 문자 그대로 표면에 수직 또는 연직이 아니더라도 그러한 표면들에 대해 θC 미만의 입사 각도들로(즉, 탈출 원뿔 내부에서) 전파되는 광을 지칭할 것이며, "직각(normal)"은 실질적으로 0°와 동일한 입사 각도로 입사되는 광을 설명하는 데 예비될 것이다.For the purposes of this disclosure and the appended claims, “oblique light,” “oblique radiation,” “obliquely propagating,” “lateral light,” “lateral radiation,” “lateral propagation,” and the like refer to substrate, layer, and the like. , or will refer to light that propagates within a diode structure at angles of incidence greater than θ C with respect to its front and back surfaces (i.e., outside the escape cone), “perpendicular light”, “perpendicular radiation”. , “vertically propagating”, “vertical light”, “vertical radiation”, “vertically propagating”, etc., refers to θ within a substrate or diode structure, with respect to surfaces, even if they are not literally perpendicular or perpendicular to such surfaces. We will refer to light that propagates at angles of incidence less than C (i.e., inside the escape cone), and “normal” will be reserved to describe light that is incident at an angle of incidence substantially equal to 0°.

본 개시내용 및 첨부된 청구항들의 목적들을 위해, 층, 표면, 기판, 다이오드 구조, 또는 다른 구조가 다른 그러한 구조 "상"에 있거나, "위"에 있거나, 또는 "맞닿아" 있는 임의의 배열은, 2개의 구조 사이의 직접 접촉을 갖는 배열들뿐만 아니라 그들 사이의 일부 개재 구조를 포함하는 배열들을 포함할 것이다. 역으로, 층, 표면, 기판, 다이오드 구조, 또는 다른 구조가 다른 그러한 구조 "상에 직접" 있거나, "바로 위에" 있거나, 또는 그에 "직접 맞닿아" 있는 임의의 배열은, 2개의 구조 사이의 직접 접촉을 갖는 배열들만을 포함할 것이다. 본 개시내용 및 첨부된 청구항들의 목적들을 위해, "투명" 및 "실질적으로 투명"한 것으로 설명되는 층, 구조, 또는 물질은, 공칭 방출 진공 파장(λ0)에서, 발광 디바이스가 동작상 수용가능한 파라미터들(예컨대, 출력 전력 또는 휘도, 변환 또는 추출 효율, 또는 아래에서 설명되는 것들을 포함하는 다른 성능 지수(figure-of-merit)들) 내에서 기능할 수 있는 충분히 높은 광 투과 레벨 또는 충분히 낮은 광학 손실 레벨(흡수, 산란, 또는 다른 손실 메커니즘에 기인함)을 나타낼 것이다.For the purposes of this disclosure and the appended claims, any arrangement in which a layer, surface, substrate, diode structure, or other structure is “on,” “on,” or “abutting” another such structure. , will include arrangements with direct contact between two structures, as well as arrangements containing some intervening structure between them. Conversely, any arrangement in which a layer, surface, substrate, diode structure, or other structure is “directly on,” “directly on,” or “directly abutting” another such structure creates a gap between the two structures. Only arrangements with direct contact will be included. For the purposes of this disclosure and the appended claims, a layer, structure, or material described as “transparent” and “substantially transparent” means that, at the nominal emission vacuum wavelength (λ 0 ), the light emitting device has operationally acceptable parameters. a sufficiently high level of optical transmission or sufficiently low optical loss to function within a range (e.g., output power or brightness, conversion or extraction efficiency, or other figure-of-merit, including those described below). It will indicate the level (due to absorption, scattering, or other loss mechanisms).

(예컨대, 도 3 또는 도 4의 배열들 중 하나 또는 둘 모두에 대해) (i) 향상된 광자 추출 효율(예컨대, 80 % 이상), (ii) 감소된 광자 바운스 횟수(예컨대, 30회 이하), (iii) 향상된 총 방사 방출, (iv) 향상된 퍼셀 팩터, 또는 (v) 처음 탈출 표면에 직면하기 전에 탈출 원뿔 내에서 전파되는 방출된 광의 향상된 분율 중 하나 이상을 나타내는 본 발명의 발광 디바이스를 제공하는 것이 바람직할 것이다. 그에 따라서, 그러한 개선들 중 하나 이상을 달성할 수 있는 본 발명의 반도체 발광 디바이스(300)는, 반도체 다이오드 구조(310), 표면-격자-공진(SLR) 구조(320), 및 반사기(305)를 포함한다. 본 발명의 디바이스들(300)의 2개의 일반적인 예가 도 1a 및 도 1b에 개략적으로 예시되며, 본 발명의 디바이스(300)의 하나의 특정 예가 도 2a 내지 도 2c에 개략적으로 예시된다.(e.g., for one or both of the arrangements of Figure 3 or Figure 4) (i) improved photon extraction efficiency (e.g., greater than 80%), (ii) reduced number of photon bounces (e.g., less than or equal to 30), (iii) an improved total radiant emission, (iv) an improved Purcell factor, or (v) an improved fraction of emitted light that propagates within the escape cone before first encountering the escape surface. It would be desirable. Accordingly, the semiconductor light emitting device 300 of the present invention that can achieve one or more of such improvements includes a semiconductor diode structure 310, a surface-lattice-resonance (SLR) structure 320, and a reflector 305. Includes. Two general examples of devices 300 of the invention are schematically illustrated in Figures 1A and 1B, and one specific example of a device 300 of the invention is schematically illustrated in Figures 2A-2C.

반도체 다이오드 구조(310)는, 제1 및 제2 도핑된 반도체 층들(311 및 312) 각각 및 이들 사이의 활성 층(314)을 포함한다. 많은 예시들에서, 제1 반도체 층(311)은 n형 반도체이고, 제2 반도체 층(312)은 p형 반도체이다. 활성 층(314)은, 디바이스(300)를 통한 전류 흐름에 기인하는 공칭 방출 진공 파장(λ0)의 출력 광을 방출하도록 배열된다. 방출된 출력 광은 다이오드 구조(310) 내에서 전파된다. 다이오드 구조(310)는 전형적으로 반도체 발광 다이오드(LED)로서 배열된다. 다이오드 구조(310)(및 층들(311/312/314))는 전형적으로, 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체 물질, 또는 이들의 합금 또는 혼합물을 포함할 수 있다. 이용되는 일반적인 물질들은, (예컨대, 광학 스펙트럼의 근 UV(near UV) 및 청색 부분들에서의 방출을 위한) III족 질화물 물질들 및 (예컨대, 광학 스펙트럼의 황색, 적색, 및 근 IR(near IR) 부분들에서의 방출을 위한) III족 인화물 물질들을 포함하고; 다른 하나 이상의 적합한 물질이 이용될 수 있다. 활성 층(314)은, 다이오드 구조(310)를 통해 흐르는 전류에 대한 응답으로 광을 방출하기 위한 임의의 적합한 방식으로 배열될 수 있다. 활성 층은, 예컨대, 하나 이상의 p-n 접합, 하나 이상의 양자 우물, 하나 이상의 다중-양자 우물, 또는 하나 이상의 양자점을 포함할 수 있다. 일부 예들에서, 공칭 방출 진공 파장(λ0)은, 약 0.20 ㎛ 초과, 약 0.40 ㎛ 초과, 약 0.8 ㎛ 초과, 약 10 ㎛ 미만, 약 2.5 ㎛ 미만, 또는 약 1.0 ㎛ 미만일 수 있다.Semiconductor diode structure 310 includes first and second doped semiconductor layers 311 and 312, respectively, and an active layer 314 therebetween. In many examples, first semiconductor layer 311 is an n-type semiconductor and second semiconductor layer 312 is a p-type semiconductor. Active layer 314 is arranged to emit output light at a nominal emission vacuum wavelength (λ 0 ) due to current flow through device 300 . The emitted output light propagates within the diode structure 310. Diode structure 310 is typically arranged as a semiconductor light emitting diode (LED). Diode structure 310 (and layers 311/312/314) typically comprises one or more doped or undoped Group III-V, II-VI, or IV semiconductor materials, or alloys or mixtures thereof. can do. Common materials used include group III nitride materials (e.g., for emission in the near UV and blue portions of the optical spectrum) and (e.g., for emission in the yellow, red, and near IR portions of the optical spectrum). ) for emission from parts) and group III phosphide materials; One or more other suitable materials may be used. Active layer 314 may be arranged in any suitable manner to emit light in response to current flowing through diode structure 310. The active layer may include, for example, one or more pn junctions, one or more quantum wells, one or more multi-quantum wells, or one or more quantum dots. In some examples, the nominal emission vacuum wavelength (λ 0 ) may be greater than about 0.20 μm, greater than about 0.40 μm, greater than about 0.8 μm, less than about 10 μm, less than about 2.5 μm, or less than about 1.0 μm.

표면-격자-공진(SLR) 구조(320)는 제2 반도체 층(312)의 후방 표면에 맞닿아 위치되며, 굴절률-매칭 층(320a), 저-굴절률 층(320b), 및 산란 요소들(320c)을 포함한다. 굴절률-매칭 층(320a)은 제2 반도체 층(312)의 후방 표면에 맞닿아 위치되는 실질적으로 투명한 유전체 물질을 포함하며, 제2 반도체 층(312)의 유효 굴절률과 실질적으로 동일한 유효 굴절률을 갖는다. 저-굴절률 층(320b)은 굴절률-매칭 층(320a)의 후방 표면에 맞닿아 위치되는 실질적으로 투명한 유전체 물질을 포함하며, 굴절률-매칭 층(320a)의 유효 굴절률보다 낮은 유효 굴절률을 갖는다. 산란 요소들(320c)은 굴절률-매칭 층(320a) 상에 또는 그 내에 위치된다. 제2 반도체 층(312)은, SLR 구조(320)가 진공 파장(λ0)에 대해 활성 층(314)에 대한 근접장 근접도 내에 있도록 충분히 얇다. 일부 예들에서, 활성 층(314)과 SLR 구조(320) 사이의 거리는 약 λ0/n 미만, 약 λ0/2n 미만, 약 λ0/4n 미만, 또는 약 λ0/10n 미만일 수 있으며, 여기서, n은 제2 반도체 층(312)의 유효 굴절률이다.A surface-lattice-resonance (SLR) structure 320 is positioned against the back surface of the second semiconductor layer 312 and includes an index-matching layer 320a, a low-index layer 320b, and scattering elements ( 320c). Index-matching layer 320a includes a substantially transparent dielectric material positioned against the rear surface of second semiconductor layer 312 and has an effective refractive index substantially equal to the effective refractive index of second semiconductor layer 312. . Low-index layer 320b includes a substantially transparent dielectric material positioned against the back surface of index-matching layer 320a and has an effective index of refraction that is lower than the effective index of refraction of index-matching layer 320a. Scattering elements 320c are located on or within index-matching layer 320a. The second semiconductor layer 312 is sufficiently thin such that the SLR structure 320 is within near-field proximity to the active layer 314 for the vacuum wavelength λ 0 . In some examples, the distance between active layer 314 and SLR structure 320 may be less than about λ 0 /n, less than about λ 0 /2n, less than about λ 0 /4n, or less than about λ 0 /10n, where , n is the effective refractive index of the second semiconductor layer 312.

제1 반도체 층(311)의 전방 표면 표면의 적어도 일부분은, 외부 매질(99)(예컨대, 주변 공기 또는 사파이어 기판)과 접촉하는 디바이스 출사 표면(317)으로서 배열된다. 디바이스 출사 표면(317)에 대해 다이오드 구조(310) 내에서 수직으로 전파되고 다이오드 구조(310) 내에서 디바이스 출사 표면(317) 상에 입사되는 출력 광의 적어도 일부분은 디바이스 출력 광으로서 다이오드 구조(310)를 출사한다. 일부 예들에서, 제1 반도체 층(311)의 전체 전방 표면은 디바이스 출사 표면(317)으로서 배열될 수 있다. 다른 예들에서, 제1 반도체 층(311)의 전방 표면의 제1 부분만이 디바이스 출력 표면(317)으로서 배열된다. 이러한 예들에서, 제1 반도체 층(311)의 전방 표면의 제2 부분은, 다이오드 구조(300) 내로부터 전방 표면 상에 입사되는 출력 광의 경면 또는 비-경면 내부 반사성 재지향을 나타내도록 배열될 수 있으며; 그러한 부분들에 의해 재지향된 광자들은 다이오드 구조(310)를 통한 다른 왕복을 이룰 수 있다.At least a portion of the front surface of the first semiconductor layer 311 is arranged as a device exit surface 317 that is in contact with the external medium 99 (eg, ambient air or sapphire substrate). At least a portion of the output light that propagates perpendicularly within the diode structure 310 with respect to the device exit surface 317 and is incident within the diode structure 310 on the device exit surface 317 is the device output light. is released. In some examples, the entire front surface of first semiconductor layer 311 may be arranged as device exit surface 317 . In other examples, only a first portion of the front surface of the first semiconductor layer 311 is arranged as the device output surface 317 . In these examples, the second portion of the front surface of the first semiconductor layer 311 may be arranged to exhibit specular or non-specular internally reflective redirection of output light incident on the front surface from within the diode structure 300; ; Photons redirected by those parts can make another round trip through the diode structure 310.

반사기(305)는 저-굴절률 층(320b)의 후방 표면에 맞닿아 위치된다(즉, SLR 구조(320)가 반사기(305)와 반도체 층(312)의 후방 표면 사이에 있도록 위치됨). 일부 예들에서, 반사기(305)는, 분산형 브래그 반사기(distributed Bragg reflector)(DBR) 또는 유전체 다중-층 반사기(dielectric multilayer reflector)(MLR)를 포함할 수 있고; 일부 예들에서, 반사기(305)는 금속 층(예컨대, 알루미늄, 은, 또는 금)을 포함할 수 있고; 일부 예들에서 반사기(305)는 금속 층과 DBR 또는 MLR 둘 모두를 포함할 수 있으며, DBR 또는 MLR은 금속 층과 QGM 구조(320) 사이에 있다. (예컨대, 전기 접촉부로서, 그리고 일부 예들에서는 반사기(305) 내에 또한 포함되는) 금속 층을 포함하는 일부 예들은 또한 하나 이상의 전기 전도성 비아(308)를 포함할 수 있다. 각각의 비아(308)는, 금속 층과 제2 반도체 층(312) 사이의 SLR 구조(320)를 통한 국부화된 외접(circumscribed) 전기 전도 경로로서 배열될 수 있다. 비아들(308)을 포함하는 일부 예들에서, 비아들(308)은 (예컨대, 도 1a에서와 같이) 제2 반도체 층(312)에 직접 연결될 수 있다. 비아들(308)을 포함하는 일부 다른 예들에서, 디바이스(300)는, (예컨대, 도 1b에서와 같이) SLR 구조(320)와 제2 반도체 층(312)의 후방 표면 사이의 실질적으로 투명한 전극 층(309)을 포함할 수 있고; 비아들(308)은, 반도체 층(312)과 직접 접촉하는 전극 층(309)에 연결됨으로써 금속 층과 반도체 층(312) 사이에 전기 전도 경로를 제공한다. 투명한 전극 층(309)은, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 또는 하나 이상의 다른 투명한 전도성 산화물 중 하나 이상을 포함할 수 있다.Reflector 305 is positioned against the back surface of low-index layer 320b (i.e., SLR structure 320 is positioned between reflector 305 and the back surface of semiconductor layer 312). In some examples, reflector 305 may include a distributed Bragg reflector (DBR) or a dielectric multilayer reflector (MLR); In some examples, reflector 305 may include a metal layer (eg, aluminum, silver, or gold); In some examples, reflector 305 may include both a metal layer and a DBR or MLR, with the DBR or MLR between the metal layer and QGM structure 320. Some examples that include a metal layer (e.g., as an electrical contact, and in some examples also included within the reflector 305) may also include one or more electrically conductive vias 308. Each via 308 may be arranged as a localized circumscribed electrical conduction path through the SLR structure 320 between the metal layer and the second semiconductor layer 312. In some examples including vias 308, vias 308 may be connected directly to second semiconductor layer 312 (e.g., as in Figure 1A). In some other examples that include vias 308, device 300 includes a substantially transparent electrode between SLR structure 320 and the back surface of second semiconductor layer 312 (e.g., as in FIG. 1B). may include layer 309; Vias 308 provide an electrically conductive path between the metal layer and the semiconductor layer 312 by connecting to the electrode layer 309, which is in direct contact with the semiconductor layer 312. Transparent electrode layer 309 may include one or more of indium tin oxide (ITO), indium zinc oxide, or one or more other transparent conductive oxides.

SLR 구조(310)를 형성하기 위해, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함하는 임의의 적합한 유전체 물질들이 이용될 수 있다. 일부 예들에서, SLR 구조(320)는 니오븀 산화물 굴절률-매칭 층(320a)(예컨대, GaN 반도체 층(312)에 굴절률 매칭됨) 및 실리카 저-굴절률 층(320b)을 포함할 수 있다.To form the SLR structure 310, doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; Alternatively, any suitable dielectric material may be used, including one or more of one or more doped or undoped polymers. In some examples, SLR structure 320 may include a niobium oxide index-matching layer 320a (e.g., index matched to GaN semiconductor layer 312) and a silica low-index layer 320b.

본 발명의 디바이스(300)는, (예컨대, (i) (예컨대, 도 1a 및 도 1b에서와 같이) 굴절률-매칭 층(320a)의 표면으로부터 굴절률-매칭 층(320a) 내로 또는 그에 걸쳐 연장되거나, (ii) 굴절률-매칭 층(320a)의 표면으로부터 저-굴절률 층(320b) 내로 연장되거나, (iii) 굴절률-매칭 층(320a)과 클래딩 층(320b) 사이의 계면에 걸쳐 있거나, 또는 (iv) 굴절률-매칭 층(320a) 내에 완전히 임베딩된) SLR 구조(320)의 굴절률-매칭 층(302a) 상에 또는 그 내에 배열되는 복수의 광학 산란 요소들(320c)을 더 포함한다. 제2 반도체 층(312), 굴절률-매칭 층(320a), 저-굴절률 층(320b), 및 산란 요소들(320c)의 집합적 구조적 배열은 하나 이상의 표면-격자-공진(SLR) 모드를 지원한다. SLR 모드들 중 하나 이상에 대한 출력 광의 결합은, 디바이스(300) 내에서 전파되는 출력 광의 영이 아닌 분율을 디바이스 출사 표면(317)을 향해 수직으로 전파되게 재지향시키는 결과를 가져온다. 유리하게는, 활성 층(314)으로부터 방출된 측방향으로 전파되는 출력 광의 분율은, 그러한 SLR 모드들에 대한 결합을 통해 디바이스 출사 표면(317)을 향해 수직으로 전파되게 재지향될 수 있다. 활성 층(314)에 대한 SLR 구조(320)의 근접장 근접도, 및 활성 층(314) 상으로의 SLR 구조(320)에 의해 지원되는 SLR 모드들의 소실 부분들의 공간적 중첩은, SLR 모드들 중 하나 이상에 대한 방출된 출력 광의 결합을 향상시킬 수 있다. 산란 요소들(320c)의 부가적인 효과는, 측방향으로(즉, 탈출 원뿔 밖으로) 전파되도록 방출된 광이 다이오드 구조(300)를 통한 왕복 동안 재지향되어 후속 왕복 시 수직으로(즉, 탈출 원뿔 내에서) 전파될 가능성을 증가시킴으로써 더 작은 중간값 횟수의 왕복들로의 출사 표면(317)을 통한 투과의 확률을 증가시키는 것이다.Device 300 of the present invention may (e.g., (i)) extend from the surface of index-matching layer 320a into or across index-matching layer 320a (e.g., as in FIGS. 1A and 1B); , (ii) extends from the surface of the index-matching layer 320a into the low-index layer 320b, (iii) spans the interface between the index-matching layer 320a and the cladding layer 320b, or ( iv) further comprising a plurality of optical scattering elements 320c arranged on or within the index-matching layer 302a of the SLR structure 320 (fully embedded within the index-matching layer 320a). The collective structural arrangement of second semiconductor layer 312, index-matching layer 320a, low-index layer 320b, and scattering elements 320c supports one or more surface-lattice-resonance (SLR) modes. do. Coupling of output light to one or more of the SLR modes results in a non-zero fraction of the output light propagating within device 300 being redirected to propagate vertically toward device exit surface 317 . Advantageously, the fraction of laterally propagating output light emitted from the active layer 314 can be redirected to propagate vertically toward the device exit surface 317 through coupling to such SLR modes. The near-field proximity of the SLR structure 320 to the active layer 314, and the spatial overlap of the dissipative portions of the SLR modes supported by the SLR structure 320 onto the active layer 314, determines that one of the SLR modes It is possible to improve the coupling of the emitted output light to the above. An additional effect of the scattering elements 320c is that light emitted to propagate laterally (i.e., out of the escape cone) is redirected during a round trip through the diode structure 300 and then vertically (i.e., within the escape cone) on a subsequent round trip. ) increases the probability of transmission through the exit surface 317 with a smaller median number of round trips by increasing the probability of propagation.

일부 예들에서, 산란 요소들(320c)은 SLR 구조(320)의 하나 이상의 대응하는 층 내의 하나 이상의 체적의 유전체 물질을 포함할 수 있고; 그러한 산란 요소들(320c)의 각각의 산란 요소의 유전체 물질은 굴절률에 관하여 SLR 구조의 대응하는 층의 물질과 상이할 것이다. 일부 예들에서, 산란 요소들(320c)은, SLR 구조(320)의 하나 이상의 대응하는 층 내의 하나 이상의 체적의 금속 물질(예컨대, 알루미늄, 은, 또는 금)을 포함할 수 있다. 일부 예들에서, 산란 요소들(320c)은, (예컨대, (i) Antonio Lopez-Julia, Venkata Ananth Tamma, Aimi Abass, 및 Philipp Schneider의 이름들로 2020년 12월 14일자로 출원된 "Light-emitting device with internal non-specular light redirection and anti-reflective exit surface"라는 명칭의 미국 정규 출원 제17/121,014호, 및 (ii) Antonio Lopez-Julia, Venkata Ananth Tamma, 및 Aimi Abass의 이름들로 2021년 6월 7일자로 출원된 "Light-emitting device with internal non-specular light redirection and position-dependent reflection, transmission, or redirection"이라는 명칭의 미국 가출원 제63/197,648호 ― 상기 출원들 둘 모두는 인용에 의해 그 전체가 본원에 기재된 것처럼 포함됨 ― 에 개시된 바와 같이) SLR 구조(320)의 하나 이상의 층 내의 하나 이상의 나노-안테나 또는 하나 이상의 메타-원자 또는 메타-분자를 포함할 수 있다. 일부 예들에서, QGM 구조(320)는, 니오븀 산화물 굴절률-매칭 층(320a), 실리카 저-굴절률 층(320b), 및 알루미늄 산란 요소들(320c)을 포함할 수 있다.In some examples, scattering elements 320c may include one or more volumes of dielectric material within one or more corresponding layers of SLR structure 320; The dielectric material of each of those scattering elements 320c will differ from the material of the corresponding layer of the SLR structure with respect to the refractive index. In some examples, scattering elements 320c may include one or more volumes of metallic material (eg, aluminum, silver, or gold) within one or more corresponding layers of SLR structure 320. In some examples, the scattering elements 320c may be (e.g., (i) Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-Emitting Light Light-emitting Light-emitting Light-Emitting Light Light-emitting Light-Emitting Light Light-emitting Light-Emitting Light Light-emitting Light-emitting Light-emitting Light-Emitting Element (e.g., “Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-Emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Element” (e.g., “Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-emitting Light-Emitting Light-emitting Light-emitting Light-emitting Light-emitting Element”, filed December 14, 2020, under the names of (i) Antonio Lopez-Julia, Venkata Ananth Tamma, Aimi Abass, and Philipp Schneider. US Non-Specular Application No. 17/121,014, entitled “device with internal non-specular light redirection and anti-reflective exit surface,” and (ii) 6, 2021 in the names of Antonio Lopez-Julia, Venkata Ananth Tamma, and Aimi Abass U.S. Provisional Application No. 63/197,648, entitled “Light-emitting device with internal non-specular light redirection and position-dependent reflection, transmission, or redirection,” filed Mar. 7—both of which are incorporated herein by reference. may include one or more nano-antennas or one or more meta-atoms or meta-molecules within one or more layers of the SLR structure 320 (including as disclosed in their entirety herein). In some examples, QGM structure 320 may include a niobium oxide index-matching layer 320a, a silica low-index layer 320b, and aluminum scattering elements 320c.

일부 예들에서, 산란 요소들(320c)의 크기 또는 그들 사이의 간격은 약 λ0/n 미만, 약 λ0/2n 미만, 약 λ0/4n 미만, 또는 약 λ0/10n 미만일 수 있으며, n은 제2 반도체 층(312)의 유효 굴절률이다. 일부 예들에서, 산란 요소들(320c)은, 하나 이상의 금속 또는 금속 합금; 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함할 수 있다. 일부 예들에서, 산란 요소들(320c)은, SLR 구조(320)의 대응하는 층 내의 대응하는 주기적 어레이로서 SLR 구조(320)의 하나 이상의 대응하는 층 내에 배열될 수 있으며; 그러한 어레이는 임의의 적합한 유형 또는 배열, 예컨대, 직사각형, 육각형, 또는 삼각형 어레이를 가질 수 있다. 다른 예들에서, 산란 요소들(320c)은 불규칙적 또는 비주기적 배열로 SLR 구조(320)의 하나 이상의 대응하는 층 내에 배열될 수 있다.In some examples, the size of scattering elements 320c or the spacing between them may be less than about λ 0 /n, less than about λ 0 /2n, less than about λ 0 /4n, or less than about λ 0 /10n, and n is the effective refractive index of the second semiconductor layer 312. In some examples, scattering elements 320c include one or more metals or metal alloys; Doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers. In some examples, scattering elements 320c may be arranged within one or more corresponding layers of SLR structure 320 as a corresponding periodic array within a corresponding layer of SLR structure 320; Such arrays can be of any suitable type or arrangement, such as rectangular, hexagonal, or triangular arrays. In other examples, scattering elements 320c may be arranged within one or more corresponding layers of SLR structure 320 in a random or aperiodic arrangement.

다이오드 구조(310) 및 SLR 구조(320)의 설계 또는 최적화는, 하나 이상의 선택된 성능 지수(FOM)에 기반하여 (기본형들 또는 테스트 디바이스들의 계산, 시뮬레이션, 또는 반복적 설계/제조/테스트에 의해) 수행될 수 있다. 종종 고려되는 FOM들은, 예컨대: (i) 퍼셀 팩터(Pf; 환경에 의해 영향을 받는 상대적 자발적 방출률; Pf는 균질 매질에서의 방출로 정규화되는 총 방출된 전력을 정의함); (ii) 총 방사 방출(tot.rad.em. 또는 Rad tot; 탈출 표면에 도달하는 소스의 총 (원거리장) 방출된 전력); (iii) 방사 방출(각도)(RadCriticalAngle; 특정 탈출 원뿔로 제한되는 총 방사 방출의 분율, 예컨대, GaN-공기에 대해 24.2° 또는 GaN-사파이어에 대해 46.8°); 또는 (iv) 방사 효율(Rad eff; 비 Rad tot/Pf; 시스템이 최소 흡수 손실들로 탈출 표면 내로 전력을 방사하는 능력을 정량화함)을 포함할 수 있다. 대신에 또는 그에 부가하여, 비용 또는 제조 복잡도의 감소가 설계 또는 최적화 프로세스에서 FOM으로서 이용될 수 있다. 하나의 FOM에 대한 최적화는 하나 이상의 다른 FOM에 대한 최적이 아닌 값들의 결과를 가져올 수 있다. 반드시 완전히 최적화되지는 않은 디바이스가 그럼에도 불구하고 하나 이상의 FOM의 수용가능한 향상을 제공할 수 있고; 그러한 부분적으로 최적화된 디바이스들이 본 개시내용 또는 첨부된 청구항의 범위 내에 속한다는 것을 유의한다.Design or optimization of diode structure 310 and SLR structure 320 is performed (by calculation, simulation, or iterative design/manufacture/test of primitives or test devices) based on one or more selected figures of merit (FOM). It can be. FOMs often considered are, for example: (i) Purcell factor (Pf; relative spontaneous emission rate influenced by the environment; Pf defines the total emitted power normalized to the emission in a homogeneous medium); (ii) total radiated emission (tot.rad.em. or Rad tot; total (far-field) emitted power of the source reaching the escape surface); (iii) radiative emission (angle) (Rad CriticalAngle ; fraction of total radiative emission limited to a particular escape cone, e.g., 24.2° for GaN-Air or 46.8° for GaN-Sapphire); or (iv) radiation efficiency (Rad eff; ratio Rad tot/Pf; which quantifies the ability of the system to radiate power into the escape surface with minimal absorption losses). Instead or in addition, reductions in cost or manufacturing complexity can be utilized as FOM in a design or optimization process. Optimization for one FOM may result in suboptimal values for one or more other FOMs. Devices that are not necessarily fully optimized may nonetheless provide acceptable improvements in one or more FOMs; It is noted that such partially optimized devices are within the scope of this disclosure or the appended claims.

도 1a 또는 도 1b에 따라 배열된 본 발명의 디바이스들(300)은 위에 언급된 FOM들 중 하나 이상에 관한 개선을 나타내도록 최적화될 수 있다. 활성 층(314)에 대한 SLR 구조(320)의 근접장 근접도, 및 활성 층(314) 상으로의 SLR 구조(320)에 의해 지원되는 SLR 모드들의 소실 부분들의 공간적 중첩은 자발적 방출률을 향상시킬 수 있고, SLR이 존재하지 않는 방출보다 더 수직으로 지향되도록 그러한 방출의 공간적 분포를 변경할 수 있는 것으로 여겨진다. 이러한 효과들은 함께, 특정된 탈출 원뿔 내에서 전파되는 방출된 광의 더 큰 분율의 결과를 가져올 수 있다. SLR 구조(320) 내의 산란 요소들(320c)의 다중 층 두께들 및 크기/형상/배열은 또한, 주어진 최적화 프로세스에서 조율될 수 있는 다수의 파라미터들을 제공하여, 도 3 및 도 4의 종래의 디바이스들에 비해 개선들을 위한 기회들을 제공한다.Devices 300 of the invention arranged according to FIG. 1A or 1B may be optimized to exhibit improvements with respect to one or more of the FOMs mentioned above. The near-field proximity of the SLR structure 320 to the active layer 314, and the spatial overlap of the dissipative portions of the SLR modes supported by the SLR structure 320 onto the active layer 314 can enhance the spontaneous emission rate. It is believed that SLR can change the spatial distribution of such emissions so that they are more vertically oriented than non-existent emissions. Together, these effects can result in a larger fraction of the emitted light propagating within a given escape cone. The multiple layer thicknesses and size/shape/arrangement of scattering elements 320c within the SLR structure 320 also provide a number of parameters that can be tuned in a given optimization process to achieve the conventional devices of FIGS. 3 and 4 . Provides opportunities for improvements over others.

도 2a의 예에서, 다이오드 구조(310)는 GaN LED(층들(312 및 314)은 두께가 50 nm임)이고, 굴절률-매칭 층(320a)은 두께가 50 nm인 니오븀 산화물(GaN 층(312)에 굴절률-매칭됨)이고, 저-굴절률 층(320b)은 두께가 450 nm인 실리카이며, 반사기(305)는 은 층이다. 전극 층(309)은 ITO이고 두께가 20 nm이다. 산란 요소들(320c)은 높이가 50 nm이고 폭이 60 nm인 알루미늄 나노안테나들이고, 니오븀 산화물 층(320a)을 통해 완전히 연장된다. 산란 요소들(320c)은 184 nm 그리드 상에 배열된다. 도 2a의 디바이스에 대한 각도-의존적 방사 세기(사인-보정되지 않음)의 플롯이 도 2b에 도시된다. 도 2a의 디바이스는 영(zero) 도에 가까운(즉, 디바이스 출사 표면(317)에 대해 실질적으로 직각인) 강하게 향상된 방출, 및 다른 각도들에서의 감소된 방출을 나타낸다. 그러한 거동은, 방출된 출력 광의 비교적 높은 분율이, 디바이스 출사 표면(317)과의 그의 처음 직면 이전에 탈출 원뿔 내에서 전파되는 결과를 가져올 수 있다. 다른 배열들 및 물질 조합들이 임의의 하나 이상의 선택된 FOM에 관하여 최적화된 채로 이용될 수 있다.In the example of Figure 2A, diode structure 310 is a GaN LED (layers 312 and 314 are 50 nm thick) and index-matching layer 320a is niobium oxide (GaN layer 312) is 50 nm thick. ), the low-index layer 320b is silica with a thickness of 450 nm, and the reflector 305 is a silver layer. The electrode layer 309 is ITO and has a thickness of 20 nm. Scattering elements 320c are aluminum nanoantennas 50 nm high and 60 nm wide and extend fully through niobium oxide layer 320a. Scattering elements 320c are arranged on a 184 nm grid. A plot of angle-dependent radiation intensity (not sine-corrected) for the device of FIG. 2A is shown in FIG. 2B. The device of FIG. 2A exhibits strongly enhanced emission near zero degrees (i.e., substantially perpendicular to the device exit surface 317), and reduced emission at other angles. Such behavior may result in a relatively high fraction of the emitted output light propagating within the escape cone prior to its initial encounter with the device exit surface 317. Other arrangements and material combinations may be used, optimized with respect to any one or more selected FOM.

더 일반적으로, 완전히 또는 부분적으로 최적화된 본 발명의 발광 디바이스들(300)의 일부 예들에서, 활성 층(314)에 대한 SLR 구조(320)의 근접장 근접도, 및 SLR 구조(320)의 구조적 배열은, 디바이스(300)가 약 1.01 초과, 약 1.02 초과, 약 1.03 초과, 약 1.04 초과, 약 1.05 초과인, 또는 훨씬 더 높은 퍼셀 팩터를 나타내는 결과를 가져올 수 있다. 더 일반적으로, 완전히 또는 부분적으로 최적화된 본 발명의 발광 디바이스들(300)의 일부 예들에서, 활성 층(314)에 대한 SLR 구조(320)의 근접장 근접도, 및 SLR 구조(320)의 구조적 배열은, 제1 반도체 층(311)과 외부 매질(99)(예컨대, 주변 공기) 사이의 계면에 의해 정의되는 탈출 원뿔 내에서, 약 0.13 초과, 약 0.14 초과, 약 0.15 초과, 약 0.16 초과, 약 0.17 초과인, 또는 훨씬 더 높은, 다이오드 구조(310) 내에서 제1 반도체 층(311)의 전방 표면을 향해 전파되는 출력 광의 분율의 결과를 가져올 수 있다. 더 일반적으로, 완전히 또는 부분적으로 최적화된 본 발명의 발광 디바이스들(300)의 일부 예들에서, 활성 층(314)에 대한 SLR 구조(320)의 근접장 근접도, 및 SLR 구조(320)의 구조적 배열은, 제1 반도체 층(311)과 실질적으로 투명한 고체 매질(99)(예컨대, 실리콘 또는 사파이어) 사이의 계면에 의해 정의되는 탈출 원뿔 내에서, 약 0.35 초과, 약 0.40 초과인, 또는 훨씬 더 높은, 다이오드 구조(310) 내에서 제1 반도체 층(311)의 전방 표면을 향해 전파되는 출력 광의 분율의 결과를 가져올 수 있다.More generally, in some examples of fully or partially optimized light emitting devices 300 of the present invention, the near-field proximity of the SLR structure 320 to the active layer 314, and the structural arrangement of the SLR structure 320 can result in device 300 exhibiting a Purcell factor greater than about 1.01, greater than about 1.02, greater than about 1.03, greater than about 1.04, greater than about 1.05, or even higher. More generally, in some examples of fully or partially optimized light emitting devices 300 of the present invention, the near-field proximity of the SLR structure 320 to the active layer 314, and the structural arrangement of the SLR structure 320 Within the escape cone defined by the interface between the first semiconductor layer 311 and the external medium 99 (e.g., ambient air), greater than about 0.13, greater than about 0.14, greater than about 0.15, greater than about 0.16, about This may result in the fraction of output light propagating towards the front surface of the first semiconductor layer 311 within the diode structure 310 being greater than 0.17, or even higher. More generally, in some examples of fully or partially optimized light emitting devices 300 of the present invention, the near-field proximity of the SLR structure 320 to the active layer 314, and the structural arrangement of the SLR structure 320 Silver, within the escape cone defined by the interface between the first semiconductor layer 311 and the substantially transparent solid medium 99 (e.g., silicon or sapphire), is greater than about 0.35, greater than about 0.40, or even higher. , may result in the fraction of output light propagating towards the front surface of the first semiconductor layer 311 within the diode structure 310.

일부 예들에서, SLR 구조(320) 또는 디바이스 출사 표면(317) 중 하나 또는 둘 모두는, 디바이스(300)가, 활성 층(314)에 의해 방출된 후 디바이스 출사 표면(317)을 통해 다이오드 구조(310)를 출사하기 전에, 30회 미만, 20회 미만, 10회 미만, 또는 5회 미만인 출력 광의 광자당 내부 재지향들 및 내부 반사들의 평균 총 횟수를 나타내도록 배열될 수 있다. 일부 예들에서, 발광 디바이스(300)는, 약 80. % 초과, 약 90. % 초과, 또는 약 95. % 초과인 광자 추출 효율을 나타낼 수 있다. 일부 예들에서, SLR 구조(320), 또는 자신의 후방 표면 상에 금속 층(305)이 있는 SLR 구조(320)는, 약 80. % 초과, 약 85. % 초과, 약 90. % 초과, 또는 약 95. % 초과인 반사율을 나타낼 수 있다. 일부 예들에서, SLR 구조(320), 또는 자신의 후방 표면 상에 금속 층(305)이 있는 SLR 구조(320)는, 자신 상에 입사되는 출력 광에 대해, 약 20. % 미만, 약 10. % 미만, 약 5. % 미만, 약 2.0 % 미만, 또는 약 1.0 % 미만인 패스당 광학 손실을 나타낼 수 있다.In some examples, one or both of the SLR structure 320 or device exit surface 317 may cause device 300 to emit a diode structure ( 310) may be arranged to indicate an average total number of internal redirections and internal reflections per photon of output light that is less than 30, less than 20, less than 10, or less than 5. In some examples, light-emitting device 300 may exhibit a photon extraction efficiency greater than about 80.%, greater than about 90.%, or greater than about 95.%. In some examples, the SLR structure 320, or the SLR structure 320 with a metal layer 305 on its rear surface, is greater than about 80.%, greater than about 85.%, greater than about 90.%, or It can exhibit a reflectance exceeding about 95.%. In some examples, the SLR structure 320, or the SLR structure 320 with a metal layer 305 on its back surface, has a radial power ratio of less than about 20.%, about 10.%, to the output light incident on it. %, less than about 5.0 %, less than about 2.0 %, or less than about 1.0 %.

일부 예들에서, 디바이스 출사 표면(317)의 배열은, 제1 반도체 층(311)의 전방 표면의 적어도 일부분과 직접 접촉하는 외부 매질(99)을 포함할 수 있다. 일부 다른 예들에서, 디바이스 출사 표면(317)은, 외부 매질(99)에 맞닿은 디바이스 출사 표면(317)이, 다이오드 구조(310) 내로부터 자신 상에 수직으로 입사되는 출력 광에 대해, 전방-표면 코팅 또는 층(318)의 부재 시 제1 반도체 층(311)의 전방 표면과 외부 매질(99) 사이의 계면의 프레넬(Fresnel) 반사율에 비해 감소된 반사율을 나타내도록 반사-방지 층 또는 코팅(318)을 포함할 수 있다. 일부 예들에서, 반사-방지 층 또는 코팅(318)은, 단일-층 1/4 파장 유전체 박막 또는 다중-층 유전체 박막을 포함할 수 있고; 일부 예들에서, 반사-방지 층 또는 코팅(318)은 나노-안테나들, 메타-원자들, 또는 메타-분자들의 어레이를 포함할 수 있고; 일부 예들에서, 반사-방지 층 또는 코팅(318)은 모스-아이(moth-eye) 구조 또는 굴절률-구배(index-gradient) 막을 포함할 수 있다. 일부 예들에서, 외부 매질(99)에 맞닿은 디바이스 출사 표면(317)의 반사율은 약 10. % 미만, 약 5. % 미만, 약 2.0 % 미만, 약 1.0 % 미만, 또는 약 0.5 % 미만일 수 있다. 일부 예들에서, 반사-방지 층 또는 코팅은, 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함할 수 있다. 일부 예들에서, 외부 매질(99)은 실질적으로 고체일 수 있고, 하나 이상의 금속 또는 반도체 산화물, 산질화물, 또는 질화물, 하나 이상의 도핑된 또는 도핑되지 않은 실리콘, 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함할 수 있으며; 일부 다른 예들에서, 외부 매질(99)은 진공, 공기, 가스상 매질, 또는 액체 매질을 포함할 수 있다.In some examples, the arrangement of device exit surface 317 may include an external medium 99 that directly contacts at least a portion of the front surface of first semiconductor layer 311 . In some other examples, device exit surface 317 contacts external medium 99 such that the device exit surface 317 is front-surface for output light incident perpendicularly thereon from within diode structure 310. An anti-reflection layer or coating ( 318) may be included. In some examples, anti-reflection layer or coating 318 may include a single-layer quarter wave dielectric thin film or a multi-layer dielectric thin film; In some examples, anti-reflective layer or coating 318 may include an array of nano-antennas, meta-atoms, or meta-molecules; In some examples, anti-reflection layer or coating 318 may include a moth-eye structure or an index-gradient film. In some examples, the reflectivity of device exit surface 317 facing external medium 99 may be less than about 10.%, less than about 5.%, less than about 2.0%, less than about 1.0%, or less than about 0.5%. In some examples, the anti-reflection layer or coating is doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers. In some examples, external medium 99 may be substantially solid and include one or more metal or semiconductor oxides, oxynitrides, or nitrides, one or more doped or undoped silicon, or one or more doped or undoped polymers. It may contain one or more substances; In some other examples, external medium 99 may include vacuum, air, a gaseous medium, or a liquid medium.

일부 예들에서, 본 발명의 발광 디바이스(300)를 제조하기 위한 방법은, (A) 제1 반도체 층(311), 활성 층(314), 및 제2 반도체 층(312)을 형성하는 단계; (B) 제2 반도체 층(312)의 후방 표면 상에 SLR 구조(320)를 형성하는 단계; 및 (C) SLR 구조(320)의 후방 표면 상에 반사기(305)를 형성하는 단계를 포함할 수 있다. 일부 예들에서, 본 발명의 발광 디바이스(300)를 제조하기 위한 방법은, (A) 제1 반도체 층(311), 활성 층(314), 및 제2 반도체 층(312)을 형성하는 단계; (B) 제2 반도체 층(312)의 후방 표면 상에 SLR 구조(320)를 형성하는 단계; (C) SLR 구조(320)의 후방 표면 상에 반사기(305)를 형성하는 단계; 및 (D) 디바이스 출사 표면(317) 상에 반사-방지 층 또는 코팅(318)을 형성하는 단계를 포함할 수 있다. 빔 또는 기상 증착, 임의의 유형의 리소그래피, 에피택시, 나노임프린팅, 막 또는 층 성장 등을 포함하지만 이에 제한되지 않는 임의의 적합한 하나 이상의 물질 처리 기법 또는 방법론이 이용될 수 있다.In some examples, a method for manufacturing the light emitting device 300 of the present invention includes the steps of (A) forming a first semiconductor layer 311, an active layer 314, and a second semiconductor layer 312; (B) forming an SLR structure 320 on the back surface of the second semiconductor layer 312; and (C) forming a reflector 305 on the rear surface of the SLR structure 320. In some examples, a method for manufacturing the light emitting device 300 of the present invention includes the steps of (A) forming a first semiconductor layer 311, an active layer 314, and a second semiconductor layer 312; (B) forming an SLR structure 320 on the back surface of the second semiconductor layer 312; (C) forming a reflector (305) on the rear surface of the SLR structure (320); and (D) forming an anti-reflection layer or coating 318 on the device exit surface 317. Any suitable one or more material processing techniques or methodologies may be used, including but not limited to beam or vapor deposition, any type of lithography, epitaxy, nanoimprinting, film or layer growth, etc.

본 발명의 발광 디바이스(300)를 동작시키기 위한 방법은, 발광 디바이스(300)가 디바이스 출사 표면(317)으로부터 디바이스 출사 표면(317)에 맞닿은 외부 매질(99) 내에서 전파되게 디바이스 출력 광을 방출하도록, 발광 디바이스(300)에 전력을 공급하는 단계를 포함할 수 있다.The method for operating the light emitting device 300 of the present invention includes the light emitting device 300 emitting device output light to propagate from the device emitting surface 317 within the external medium 99 abutting the device emitting surface 317. Thus, the step of supplying power to the light emitting device 300 may be included.

선행하는 것에 부가하여, 다음의 예시적인 실시예들이 본 개시내용 또는 첨부된 청구항들의 범위 내에 속한다:In addition to the foregoing, the following exemplary embodiments are within the scope of this disclosure or the appended claims:

예 1. 반도체 발광 디바이스는, (a) 제1 및 제2 도핑된 반도체 층들, 및 제1 반도체 층의 후방 표면과 제2 반도체 층의 전방 표면 사이의 활성 층을 포함하는 반도체 다이오드 구조 ― 활성 층은, 디바이스를 통한 전류 흐름에 기인하는 공칭 방출 진공 파장(λ0)의 출력 광을 다이오드 구조 내에서 전파되게 방출하도록 배열됨 ―; (b) 제2 반도체 층의 후방 표면에 맞닿아 위치되는 표면-격자-공진(SLR) 구조 ― SLR 구조는, (i) 제2 반도체 층의 후방 표면에 맞닿아 위치되고 제2 반도체 층의 유효 굴절률과 실질적으로 동일한 유효 굴절률을 갖는 실질적으로 투명한 유전체 물질의 굴절률-매칭 층, (ii) 굴절률-매칭 층의 후방 표면에 맞닿아 위치되고 굴절률-매칭 층의 유효 굴절률보다 낮은 유효 굴절률을 갖는 실질적으로 투명한 유전체 물질의 저-굴절률 층, 및 (iii) 굴절률-매칭 층 상에 또는 굴절률-매칭 층 내에 위치되는 복수의 산란 요소들을 포함하며, 제2 반도체 층은, SLR 구조가 진공 파장(λ0)에 대해 활성 층에 대한 근접장 근접도 내에 있도록 충분히 얇음 ―; 및 (c) SLR 구조가 반사기와 반도체 층의 후방 표면 사이에 있도록 SLR 구조의 후방 표면 상에 있는 반사기를 포함하며, (d) 제1 반도체 층의 전방 표면의 적어도 일부분은 디바이스 출사 표면으로서 배열되고, 이 디바이스 출사 표면을 통해, 디바이스 출사 표면에 대해 다이오드 구조 내에서 수직으로 전파되고 다이오드 구조 내에서 디바이스 출사 표면 상에 입사되는 출력 광의 적어도 일부분이 디바이스 출력 광으로서 다이오드 구조를 출사하고, (e) 산란 요소들은 SLR 구조가 하나 이상의 SLR 모드를 지원하도록 배열되고, SLR 모드들 중 하나 이상에 대한 출력 광의 결합은, 측방향으로 전파되는 출력 광을 포함하여 디바이스 내에서 전파되는 출력 광의 영이 아닌 분율을 디바이스 출사 표면을 향해 수직으로 전파되게 재지향시키는 결과를 가져온다.Example 1. A semiconductor light emitting device comprising (a) a semiconductor diode structure comprising first and second doped semiconductor layers and an active layer between the back surface of the first semiconductor layer and the front surface of the second semiconductor layer—active layer is arranged to emit output light propagated within the diode structure at the nominal emission vacuum wavelength (λ 0 ) due to current flow through the device; (b) a surface-lattice-resonance (SLR) structure positioned against the rear surface of the second semiconductor layer—the SLR structure is (i) positioned against the rear surface of the second semiconductor layer and positioned against the rear surface of the second semiconductor layer; (ii) an index-matching layer of a substantially transparent dielectric material having an effective refractive index substantially equal to the refractive index, (ii) a substantially transparent index-matching layer positioned against the rear surface of the index-matching layer and having an effective refractive index that is substantially lower than the effective refractive index of the index-matching layer; a low-index layer of a transparent dielectric material, and (iii) a plurality of scattering elements positioned on or within the index-matching layer, wherein the second semiconductor layer is configured such that the SLR structure operates at a vacuum wavelength (λ 0 ). Thin enough to be within near-field proximity to the active layer for -; and (c) a reflector on the back surface of the SLR structure such that the SLR structure is between the reflector and the back surface of the semiconductor layer, and (d) at least a portion of the front surface of the first semiconductor layer is arranged as the device exit surface. , through this device exit surface, at least a portion of the output light that propagates perpendicularly within the diode structure with respect to the device exit surface and is incident on the device exit surface within the diode structure exits the diode structure as device output light, (e) The scattering elements are arranged such that the SLR structure supports one or more SLR modes, and the combination of output light for one or more of the SLR modes results in a non-zero fraction of the output light propagating within the device, including output light propagating laterally. This results in redirecting the propagation vertically towards the device emission surface.

예 2. 예 1의 디바이스에서, 반사기는 분산형 브래그 반사기 또는 유전체 다중-층 반사기를 포함한다.Example 2. The device of Example 1, where the reflector comprises a distributed Bragg reflector or a dielectric multi-layer reflector.

예 3. 예 2의 디바이스에서, 분산형 브래그 반사기 또는 유전체 다중-층 반사기는, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함한다.Example 3. The device of Example 2, where the distributed Bragg reflector or dielectric multi-layer reflector is made of doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.

예 4. 예 1 내지 예 3 중 임의의 하나의 예의 디바이스에서, 반사기는 금속 층을 포함한다.Example 4. The device of any one of Examples 1-3, wherein the reflector includes a metal layer.

예 5. 예 4의 디바이스는, 하나 이상의 전기 전도성 비아를 더 포함하며, 각각의 비아는 금속 층과 제2 반도체 층 사이의 SLR 구조를 통한 국부화된 외접 전기 전도 경로로서 배열된다.Example 5. The device of Example 4 further includes one or more electrically conductive vias, each via arranged as a localized circumscribed electrical conduction path through the SLR structure between the metal layer and the second semiconductor layer.

예 6. 예 4 또는 예 5 중 임의의 하나의 예의 디바이스에서, 금속 층은 알루미늄, 은, 또는 금 중 하나 이상을 포함한다.Example 6. The device of any one of Examples 4 or 5, wherein the metal layer includes one or more of aluminum, silver, or gold.

예 7. 예 1 내지 예 6 중 임의의 하나의 예의 디바이스는, SLR 구조와 제2 반도체 층의 후방 표면 사이의 실질적으로 투명한 전극 층을 더 포함한다.Example 7. The device of any one of Examples 1-6, further comprising a substantially transparent electrode layer between the SLR structure and the back surface of the second semiconductor layer.

예 8. 예 7의 디바이스는, 다수의 전기 전도성 비아들을 더 포함하며, 각각의 비아는 금속 층과 투명한 전극 층 사이의 SLR 구조를 통한 국부화된 외접 전기 전도 경로로서 배열된다.Example 8 The device of Example 7 further includes a plurality of electrically conductive vias, each via arranged as a localized circumscribed electrical conduction path through the SLR structure between the metal layer and the transparent electrode layer.

예 9. 예 7 또는 예 8 중 임의의 하나의 예의 디바이스에서, 투명한 전극 층은, 인듐 주석 산화물, 인듐 아연 산화물, 또는 하나 이상의 다른 투명한 전도성 산화물 중 하나 이상을 포함한다.Example 9. The device of any one of Examples 7 or 8, wherein the transparent electrode layer comprises one or more of indium tin oxide, indium zinc oxide, or one or more other transparent conductive oxides.

예 10. 예 1 내지 예 9 중 임의의 하나의 예의 디바이스에서, 활성 층과 SLR 구조 사이의 거리는, 약 λ0/n 미만, 약 λ0/2n 미만, 약 λ0/4n 미만, 또는 약 λ0/10n 미만이며, n은 제2 반도체 층의 유효 굴절률이다.Example 10. The device of any one of Examples 1-9, wherein the distance between the active layer and the SLR structure is less than about λ 0 /n, less than about λ 0 /2n, less than about λ 0 /4n, or about λ It is less than 0 /10n, where n is the effective refractive index of the second semiconductor layer.

예 11. 예 1 내지 예 10 중 임의의 하나의 예의 디바이스에서, λ0은, 약 0.20 ㎛ 초과, 약 0.4 ㎛ 초과, 약 0.8 ㎛ 초과, 약 10 ㎛ 미만, 약 2.5 ㎛ 미만, 또는 약 1.0 ㎛ 미만이다.Example 11. The device of any one of Examples 1-10, where λ 0 is greater than about 0.20 μm, greater than about 0.4 μm, greater than about 0.8 μm, less than about 10 μm, less than about 2.5 μm, or about 1.0 μm. It is less than.

예 12. 예 1 내지 예 11 중 임의의 하나의 예의 디바이스에서, SLR 구조는, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함한다.Example 12. The device of any one of Examples 1-11, wherein the SLR structure includes doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.

예 13. 예 1 내지 예 12 중 임의의 하나의 예의 디바이스에서, 산란 요소들은, SLR 구조의 하나 이상의 대응하는 층 내의 하나 이상의 체적의 유전체 물질을 포함하고, 그러한 산란 요소들의 각각의 산란 요소의 유전체 물질은 굴절률에 관하여 SLR 구조의 대응하는 층의 물질과 상이하다.Example 13. The device of any one of Examples 1-12, wherein the scattering elements include one or more volumes of dielectric material in one or more corresponding layers of the SLR structure, wherein the dielectric of each of the scattering elements is The material differs from the material of the corresponding layer of the SLR structure with respect to its refractive index.

예 14. 예 1 내지 예 13 중 임의의 하나의 예의 디바이스에서, 산란 요소들은, SLR 구조의 하나 이상의 대응하는 층 내의 하나 이상의 체적의 금속성 물질을 포함한다.Example 14. The device of any one of examples 1-13, wherein the scattering elements include one or more volumes of metallic material in one or more corresponding layers of the SLR structure.

예 15. 예 1 내지 예 14 중 임의의 하나의 예의 디바이스에서, 산란 요소들은, SLR 구조의 하나 이상의 층 내의 하나 이상의 나노-안테나 또는 하나 이상의 메타-원자 또는 메타-분자를 포함한다.Example 15. The device of any one of Examples 1-14, wherein the scattering elements comprise one or more nano-antennas or one or more meta-atoms or meta-molecules in one or more layers of the SLR structure.

예 16. 예 1 내지 예 15 중 임의의 하나의 예의 디바이스에서, 산란 요소들의 크기 또는 산란 요소들 사이의 간격은, 약 λ0/n 미만, 약 λ0/2n 미만, 약 λ0/4n 미만, 또는 약 λ0/10n 미만이며, n은 제2 반도체 층의 유효 굴절률이다.Example 16. The device of any one of Examples 1-15, wherein the size of the scattering elements or the spacing between the scattering elements is less than about λ 0 /n, less than about λ 0 /2n, less than about λ 0 /4n. , or less than about λ 0 /10n, where n is the effective refractive index of the second semiconductor layer.

예 17. 예 1 내지 예 16 중 임의의 하나의 예의 디바이스에서, 산란 요소들은, 하나 이상의 금속 또는 금속 합금, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함한다.Example 17. The device of any one of examples 1-16, wherein the scattering elements include one or more metals or metal alloys, doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.

예 18. 예 1 내지 예 17 중 임의의 하나의 예의 디바이스에서, SLR 구조는, 니오븀 산화물 굴절률-매칭 층, 실리카 저-굴절률 층, 및 알루미늄 산란 요소들을 포함한다.Example 18. The device of any one of Examples 1-17, wherein the SLR structure includes a niobium oxide index-matching layer, a silica low-index layer, and aluminum scattering elements.

예 19. 예 1 내지 예 18 중 임의의 하나의 예의 디바이스에서, 산란 요소들은 주기적 어레이로서 굴절률-매칭 층 상에 또는 굴절률-매칭 층 내에 배열된다.Example 19. The device of any one of Examples 1-18, wherein the scattering elements are arranged on or in the index-matching layer as a periodic array.

예 20. 예 19의 디바이스에서, 주기적 어레이는 직사각형, 육각형, 또는 삼각형 어레이이다.Example 20. The device of example 19, where the periodic array is a rectangular, hexagonal, or triangular array.

예 21. 예 1 내지 예 20 중 임의의 하나의 예의 디바이스에서, 산란 요소들은 불규칙적 또는 비주기적 배열로 굴절률-매칭 층 상에 또는 굴절률-매칭 층 내에 배열된다.Example 21. The device of any one of examples 1 to 20, wherein the scattering elements are arranged on or in the index-matching layer in a random or aperiodic arrangement.

예 22. 예 1 내지 예 21 중 임의의 하나의 예의 디바이스에서, 활성 층에 대한 SLR 구조의 근접장 근접도, 및 SLR 구조의 구조적 배열은, 디바이스가 약 1.01 초과, 약 1.02 초과, 약 1.03 초과, 약 1.04 초과, 또는 약 1.05 초과인 퍼셀 팩터를 나타내는 결과를 가져온다.Example 22. The device of any one of Examples 1-21, wherein the near-field proximity of the SLR structure to the active layer and the structural arrangement of the SLR structure are greater than about 1.01, greater than about 1.02, greater than about 1.03, This results in a Purcell factor greater than about 1.04, or greater than about 1.05.

예 23. 예 1 내지 예 22 중 임의의 하나의 예의 디바이스에서, 활성 층에 대한 SLR 구조의 근접장 근접도, 및 SLR 구조의 구조적 배열은, 제1 반도체 층과 제1 반도체 층의 전방 표면에 맞닿은 외부 매질 사이의 계면에 의해 정의되는 탈출 원뿔 내에서, 약 0.13 초과, 약 0.14 초과, 약 0.15 초과, 약 0.16 초과, 또는 약 0.17 초과인, 다이오드 구조 내에서 제1 반도체 층의 전방 표면을 향해 전파되는 출력 광의 분율의 결과를 가져온다.Example 23. The device of any one of Examples 1-22, wherein the near-field proximity of the SLR structure to the active layer and the structural arrangement of the SLR structure comprises: abutting the first semiconductor layer and the front surface of the first semiconductor layer. Propagating toward the front surface of the first semiconductor layer within the diode structure within the escape cone defined by the interface between the external media, greater than about 0.13, greater than about 0.14, greater than about 0.15, greater than about 0.16, or greater than about 0.17. This results in the fraction of output light being

예 24. 예 23의 디바이스에서, 외부 매질은 주변 공기를 포함한다.Example 24. The device of Example 23, wherein the external medium comprises ambient air.

예 25. 예 1 내지 예 24 중 임의의 하나의 예의 디바이스에서, 활성 층에 대한 SLR 구조의 근접장 근접도, 및 SLR 구조의 구조적 배열은, 제1 반도체 층과 제1 반도체 층의 전방 표면에 맞닿은 실질적으로 투명한 고체 매질 사이의 계면에 의해 정의되는 탈출 원뿔 내에서, 약 0.35 초과 또는 약 0.40 초과인, 다이오드 구조 내에서 제1 반도체 층의 전방 표면을 향해 전파되는 출력 광의 분율의 결과를 가져온다.Example 25. The device of any one of Examples 1-24, wherein the near-field proximity of the SLR structure to the active layer and the structural arrangement of the SLR structure comprises: abutting the first semiconductor layer and the front surface of the first semiconductor layer. This results in the fraction of output light propagating toward the front surface of the first semiconductor layer within the diode structure being greater than about 0.35 or greater than about 0.40 within the escape cone defined by the interface between the substantially transparent solid medium.

예 26. 예 1 내지 예 25 중 임의의 하나의 예의 디바이스에서, SLR 구조 또는 디바이스 출사 표면 중 하나 또는 둘 모두는, 디바이스가, 활성 층에 의해 방출된 후 디바이스 출사 표면을 통해 다이오드 구조를 출사하기 전에, 30회 미만, 20회 미만, 10회 미만, 또는 5회 미만인 출력 광의 광자당 내부 재지향들 및 내부 반사들의 평균 총 횟수를 나타내도록 배열된다.Example 26. The device of any one of Examples 1-25, wherein one or both the SLR structure or the device exit surface is such that the device emits the diode structure through the device exit surface after being emitted by the active layer. It is arranged to indicate an average total number of internal redirections and internal reflections per photon of output light that is less than 30, less than 20, less than 10, or less than 5.

예 27. 예 1 내지 예 26 중 임의의 하나의 예의 디바이스에서, 발광 디바이스는, 약 80. % 초과, 약 90. % 초과, 또는 약 95. % 초과인 광자 추출 효율을 나타낸다.Example 27. The device of any one of Examples 1-26, wherein the light emitting device exhibits a photon extraction efficiency that is greater than about 80.%, greater than about 90.%, or greater than about 95.%.

예 28. 예 1 내지 예 27 중 임의의 하나의 예의 디바이스에서, SLR 구조, 또는 자신의 후방 표면 상에 금속 층이 있는 SLR 구조는, 약 80. % 초과, 약 85. % 초과, 약 90. % 초과, 또는 약 95. % 초과인 반사율을 나타낸다.Example 28. The device of any one of Examples 1-27, wherein the SLR structure, or the SLR structure with a metal layer on its back surface, has greater than about 80.%, greater than about 85.%, greater than about 90.%. %, or greater than about 95. %.

예 29. 예 1 내지 예 28 중 임의의 하나의 예의 디바이스에서, SLR 구조, 또는 자신의 후방 표면 상에 금속 층이 있는 SLR 구조는, 자신 상에 입사되는 출력 광에 대해, 약 20. % 미만, 약 10. % 미만, 약 5. % 미만, 약 2.0 % 미만, 또는 약 1.0 % 미만인 패스당 광학 손실을 나타낸다.Example 29. The device of any one of Examples 1-28, wherein the SLR structure, or the SLR structure with a metal layer on its back surface, emits less than about 20.% of the output light incident thereon. , represents an optical loss per pass that is less than about 10.%, less than about 5.%, less than about 2.0%, or less than about 1.0%.

예 30. 예 1 내지 예 29 중 임의의 하나의 예의 디바이스에서, 디바이스 출사 표면의 배열은, 제1 반도체 층의 전방 표면의 적어도 일부분과 직접 접촉하는 외부 매질을 포함한다.Example 30. The device of any one of examples 1-29, wherein the arrangement of the device exit surface includes an external medium in direct contact with at least a portion of the front surface of the first semiconductor layer.

예 31. 예 1 내지 예 29 중 임의의 하나의 예의 디바이스에서, 디바이스 출사 표면은, 외부 매질에 맞닿은 디바이스 출사 표면이, 다이오드 구조 내로부터 자신 상에 수직으로 입사되는 출력 광에 대해, 전방-표면 코팅 또는 층이 없이 제1 반도체 층의 전방 표면과 외부 매질 사이의 계면의 프레넬 반사율 미만인 반사율을 나타내도록 반사-방지 층 또는 코팅을 포함한다.Example 31. The device of any one of Examples 1-29, wherein the device exit surface facing the external medium is front-surface, for output light incident perpendicularly thereon from within the diode structure. and an anti-reflection layer or coating so as to exhibit a reflectivity that is less than the Fresnel reflectance of the interface between the front surface of the first semiconductor layer and the external medium without the coating or layer.

예 32. 예 31의 디바이스에서, 반사-방지 층 또는 코팅은 단일-층 1/4 파장 유전체 박막 또는 다중-층 유전체 박막을 포함한다.Example 32. The device of Example 31, wherein the anti-reflection layer or coating comprises a single-layer quarter wave dielectric thin film or a multi-layer dielectric thin film.

예 33. 예 31의 디바이스에서, 반사-방지 층 또는 코팅은 나노-안테나들, 메타-원자들, 또는 메타-분자들의 어레이를 포함한다.Example 33. The device of example 31, where the anti-reflection layer or coating comprises an array of nano-antennas, meta-atoms, or meta-molecules.

예 34. 예 31의 디바이스에서, 반사-방지 층 또는 코팅은 모스-아이 구조 또는 굴절률-구배 막을 포함한다.Example 34. The device of Example 31, wherein the anti-reflection layer or coating comprises a moss-eye structure or a refractive index-gradient film.

예 35. 예 31 내지 예 34 중 임의의 하나의 예의 디바이스에서, 외부 매질에 맞닿은 디바이스 출사 표면의 반사율은 약 10. % 미만, 약 5. % 미만, 약 2.0 % 미만, 약 1.0 % 미만, 또는 약 0.5 % 미만이다.Example 35. The device of any one of examples 31-34, wherein the reflectance of the device exit surface facing the external medium is less than about 10.%, less than about 5.%, less than about 2.0%, less than about 1.0%, or It is less than about 0.5%.

예 36. 예 31 내지 예 35 중 임의의 하나의 예의 디바이스에서, 반사-방지 층 또는 코팅은, 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함한다.Example 36. The device of any one of Examples 31-35, wherein the anti-reflection layer or coating is selected from doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.

예 37. 예 31 내지 예 36 중 임의의 하나의 예의 디바이스에서, 다이오드 구조의 전방 표면은 외부 매질에 맞닿아 위치되고, 외부 매질은 실질적으로 고체이고, 하나 이상의 금속 또는 반도체 산화물, 산질화물, 또는 질화물, 하나 이상의 도핑된 또는 도핑되지 않은 실리콘, 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함한다.Example 37. The device of any one of Examples 31-36, wherein the front surface of the diode structure is positioned against an external medium, wherein the external medium is substantially solid and is one or more metal or semiconductor oxides, oxynitrides, or nitride, one or more doped or undoped silicon, or one or more doped or undoped polymers.

예 38. 예 31 내지 예 36 중 임의의 하나의 예의 디바이스에서, 외부 매질은 진공, 공기, 가스상 매질, 또는 액체 매질을 포함한다.Example 38. The device of any one of Examples 31-36, wherein the external medium comprises a vacuum, air, a gaseous medium, or a liquid medium.

예 39. 예 1 내지 예 38 중 임의의 하나의 예의 디바이스에서, 제1 반도체 층의 전체 전방 표면은 디바이스 출사 표면으로서 배열된다.Example 39. The device of any one of Examples 1-38, wherein the entire front surface of the first semiconductor layer is arranged as the device exit surface.

예 40. 예 1 내지 예 38 중 임의의 하나의 예의 디바이스에서, 제1 반도체 층의 전방 표면의 제1 부분만이 디바이스 출력 표면으로서 배열되고, 제1 반도체 층의 전방 표면의 제2 부분은, 다이오드 구조 내로부터 제1 반도체 층의 전방 표면 상에 입사되는 출력 광의 경면 또는 비-경면 내부 반사성 재지향을 나타내도록 배열된다.Example 40. The device of any one of examples 1-38, wherein only the first portion of the front surface of the first semiconductor layer is arranged as the device output surface, and the second portion of the front surface of the first semiconductor layer is: The diode structure is arranged to exhibit specular or non-specular internally reflective redirection of output light incident on the front surface of the first semiconductor layer from within the diode structure.

예 41. 예 1 내지 예 40 중 임의의 하나의 예의 디바이스에서, 반도체 다이오드 구조는 반도체 발광 다이오드를 포함한다.Example 41. The device of any one of Examples 1-40, wherein the semiconductor diode structure includes a semiconductor light emitting diode.

예 42. 예 1 내지 예 41 중 임의의 하나의 예의 디바이스에서, 다이오드 구조는, 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체 물질, 또는 이들의 합금 또는 혼합물을 포함한다.Example 42. The device of any one of Examples 1-41, wherein the diode structure comprises one or more doped or undoped Group III-V, II-VI, or IV semiconductor materials, or alloys or mixtures thereof. Includes.

예 43. 예 1 내지 예 42 중 임의의 하나의 예의 디바이스에서, 활성 층은, 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체 물질, 또는 이들의 합금 또는 혼합물을 포함한다.Example 43. The device of any one of Examples 1-42, wherein the active layer comprises one or more doped or undoped Group III-V, II-VI, or IV semiconductor materials, or alloys or mixtures thereof. Includes.

예 44. 예 1 내지 예 43 중 임의의 하나의 예의 디바이스에서, 활성 층은, 하나 이상의 p-n 접합, 하나 이상의 양자 우물, 하나 이상의 다중-양자 우물, 또는 하나 이상의 양자점을 포함한다.Example 44. The device of any one of Examples 1-43, wherein the active layer includes one or more p-n junctions, one or more quantum wells, one or more multi-quantum wells, or one or more quantum dots.

예 45. 예 1 내지 예 44 중 임의의 하나의 예의 발광 디바이스를 제조하기 위한 방법으로서, 방법은, (A) 제1 반도체 층, 활성 층, 및 제2 반도체 층을 형성하는 단계; (B) 제2 반도체 층의 후방 표면 상에 SLR 구조를 형성하는 단계; 및 (C) SLR 구조의 후방 표면 상에 반사기를 형성하는 단계를 포함한다.Example 45. A method for manufacturing the light emitting device of any one of Examples 1 to 44, the method comprising: (A) forming a first semiconductor layer, an active layer, and a second semiconductor layer; (B) forming an SLR structure on the back surface of the second semiconductor layer; and (C) forming a reflector on the rear surface of the SLR structure.

예 46. 예 31 내지 예 44 중 임의의 하나의 예의 발광 디바이스를 제조하기 위한 방법으로서, 방법은, (A) 제1 반도체 층, 활성 층, 및 제2 반도체 층을 형성하는 단계; (B) 제2 반도체 층의 후방 표면 상에 SLR 구조를 형성하는 단계; (C) SLR 구조의 후방 표면 상에 반사기를 형성하는 단계; 및 (D) 디바이스 출사 표면 상에 반사-방지 층 또는 코팅을 형성하는 단계를 포함한다.Example 46. A method for manufacturing the light emitting device of any one of Examples 31 to 44, the method comprising: (A) forming a first semiconductor layer, an active layer, and a second semiconductor layer; (B) forming an SLR structure on the back surface of the second semiconductor layer; (C) forming a reflector on the rear surface of the SLR structure; and (D) forming an anti-reflection layer or coating on the device exit surface.

예 47. 예 1 내지 예 44 중 임의의 하나의 예의 발광 디바이스를 동작시키기 위한 방법으로서, 방법은, 발광 디바이스가 디바이스 출사 표면으로부터 디바이스 출사 표면에 맞닿은 외부 매질 내에서 전파되게 디바이스 출력 광을 방출하도록, 발광 디바이스에 전력을 공급하는 단계를 포함한다.Example 47. A method for operating the light-emitting device of any one of Examples 1-44, wherein the light-emitting device emits device output light to propagate from the device exit surface in an external medium adjoining the device exit surface. , including supplying power to the light emitting device.

본 개시내용은 예시적이며 제한적이지 않다. 본 개시내용을 고려하여 추가적인 수정들이 관련 기술분야의 통상의 기술자에게 명백할 것이며, 그 추가적인 수정들은 본 개시내용 또는 첨부된 청구항들의 범위 내에 속하는 것으로 의도된다. 개시된 예시적인 실시예들 및 방법들의 등가물들 또는 그의 수정들이 본 개시내용 또는 첨부된 청구항들의 범위 내에 속하는 것으로 의도된다.The present disclosure is illustrative and not restrictive. Additional modifications will be apparent to those skilled in the art in light of this disclosure, and such further modifications are intended to be within the scope of this disclosure or the appended claims. Equivalents of the disclosed example embodiments and methods or modifications thereof are intended to fall within the scope of this disclosure or the appended claims.

전술한 상세한 설명에서, 다양한 특징들은 본 개시내용을 간소화할 목적으로 여러 예시적인 실시예들에서 함께 그룹화될 수 있다. 본 개시내용의 이러한 방법은, 임의의 청구된 실시예가 대응하는 청구항에서 명백히 언급된 것보다 많은 특징들을 요구한다는 의도를 반영하는 것으로서 해석되지 않아야 한다. 오히려, 첨부된 청구항들이 반영하는 바와 같이, 본 발명의 주제는 단일의 개시된 예시적인 실시예의 모든 특징들보다 적게 이루어질 수 있다. 따라서, 본 개시내용은, 본원에서 명시적으로 개시되지 않을 수 있는 그러한 서브세트들을 포함하는 하나 이상의 특징 ― 특징들은 본 출원에서 도시되거나, 설명되거나, 또는 청구됨 ― 의 임의의 적합한 서브세트를 갖는 임의의 실시예를 암시적으로 개시하는 것으로서 해석되어야 한다. 특징들의 "적합한" 서브세트는, 그 서브세트의 임의의 다른 특징에 대하여 상용불가능하지 않고 상호 배타적이지도 않은 특징들만을 포함한다. 그에 따라서, 첨부된 청구항들은 이로써 그 전체가 상세한 설명에 포함되며, 각각의 청구항은 별개의 개시된 실시예로서 그 자신에 의거한다. 게다가, 첨부된 종속 청구항들 각각은, 상세한 설명에 대한 청구항들의 상기 포함에 의한 개시내용의 목적들을 위해서만, 다중 종속 형태로 작성되고 모순되지 않는 모든 선행하는 청구항들에 종속되는 것처럼 해석되어야 한다. 첨부된 청구항들의 누적 범위는 본 출원에 개시된 주제 전체를 포함할 수 있지만 반드시 그러한 것은 아니라는 것이 추가로 유의되어야 한다.In the foregoing detailed description, various features may be grouped together in various example embodiments for the purpose of streamlining the disclosure. This approach of the disclosure should not be construed as reflecting an intention to require more features than those explicitly recited in the corresponding claim. Rather, as the appended claims reflect, inventive subject matter may consist of less than all features of a single disclosed example embodiment. Accordingly, the present disclosure refers to an apparatus having any suitable subset of one or more features—features shown, described, or claimed in this application—including those subsets that may not be explicitly disclosed herein. It should be construed as implicitly disclosing certain embodiments. A “suitable” subset of features includes only those features that are neither incompatible nor mutually exclusive with respect to any other feature in the subset. Accordingly, the appended claims are hereby incorporated into the Detailed Description in their entirety, with each claim standing on its own as a separate disclosed embodiment. Moreover, each of the appended dependent claims should be construed as if it were subordinated to all non-conflicting preceding claims written in multiple dependent form solely for purposes of disclosure by the foregoing inclusion of the claims in the Detailed Description. It is further noted that the cumulative scope of the appended claims may, but need not, encompass the entire subject matter disclosed in this application.

본 개시내용 및 첨부된 청구항들의 목적들을 위해 다음의 해석들이 적용되어야 한다. "포함하는(comprising, including)", "갖는"이라는 단어들 및 이들의 변형들은, 이들이 나타나는 어디에서든, 제한을 두지 않는 용어로서 해석되어야 하며, 국제 출원 명세서에서는, 명시적으로 달리 언급되지 않는 한, "적어도(at least)"와 같은 문구가 그 각각의 인스턴스 이후에 첨부된 경우와 동일한 의미를 갖는다. 국제 출원 명세서에서의 부정 관사("a")는 "오직 하나의", "단일의", 또는 다른 유사한 제한이 명시적으로 언급되거나 특정 맥락에서 암시적이지 않는 한 "하나 이상"으로서 해석되어야 하고; 유사하게, 국제 출원 명세서에서의 정관사("the")는 "그 중 오직 하나", "그 중 단일의 하나", 또는 다른 유사한 제한이 명시적으로 언급되거나 특정 맥락에서 암시적이지 않는 한 "그 중 하나 이상"으로서 해석되어야 한다. 접속사 "또는"은, (i) 예컨대, "...또는...중 어느 하나", "~중 오직 하나", 또는 유사한 언어의 사용에 의해 달리 명시적으로 언급되거나, 또는 (ii) 열거된 대안들 중 2개 이상이 특정 맥락 내에서 상용불가능하거나 상호 배타적인 것으로 (암시적으로 또는 명시적으로) 이해되거나 개시되지 않는 한 포괄적으로 해석되어야 한다. 후자의 경우에, "또는"은 상호 배타적이지 않은 대안들을 수반하는 그러한 조합들만을 포함하는 것으로 이해될 것이다. 일 예에서, "개 또는 고양이", "개 또는 고양이 중 하나 이상", 및 "하나 이상의 개 또는 고양이" 각각은, 고양이들은 전혀 없이 하나 이상의 개, 또는 개들은 전혀 없이 하나 이상의 고양이, 또는 각각 하나 이상으로서 해석될 것이다. 다른 예에서, "개, 고양이, 또는 쥐", "개, 고양이, 또는 쥐 중 하나 이상", 및 "하나 이상의 개, 고양이, 또는 쥐" 각각은, (i) 고양이들 또는 쥐들은 전혀 없이 하나 이상의 개, (ii) 개들 또는 쥐들은 전혀 없이 하나 이상의 고양이, (iii) 개들 또는 고양이들은 전혀 없이 하나 이상의 쥐, (iv) 쥐들은 전혀 없이 하나 이상의 개 및 하나 이상의 고양이, (v) 고양이들은 전혀 없이 하나 이상의 개 및 하나 이상의 쥐, (vi) 개들은 전혀 없이 하나 이상의 고양이 및 하나 이상의 쥐, 또는 (vii) 하나 이상의 개, 하나 이상의 고양이, 및 하나 이상의 쥐로서 해석될 것이다. 다른 예에서, "개, 고양이, 또는 쥐 중 2개 이상" 또는 "2개 이상의 개, 고양이, 또는 쥐" 각각은, (i) 쥐들은 전혀 없이 하나 이상의 개 및 하나 이상의 고양이, (ii) 고양이들은 전혀 없이 하나 이상의 개 및 하나 이상의 쥐, (iii) 개들은 전혀 없이 하나 이상의 고양이 및 하나 이상의 쥐, 또는 (iv) 하나 이상의 개, 하나 이상의 고양이, 및 하나 이상의 쥐로서 해석될 것이고; "3개 이상", "4개 이상" 등은 유사하게 해석될 것이다.For the purposes of this disclosure and the appended claims, the following interpretations shall apply. The words “comprising, including”, “having” and variations thereof, wherever they appear, should be construed as non-limiting terms and, unless explicitly stated otherwise, in the international application specification. , “at least” has the same meaning as when appended to each instance thereof. The indefinite article ("a") in the International Application Specification shall be construed as "one or more" unless "only one", "single", or other similar limitation is explicitly stated or implied in a particular context; ; Similarly, the definite article "the" in the international application specification means "the only one", "a single one of them", or "the" unless another similar limitation is explicitly stated or implied in a particular context. It should be interpreted as “one or more of”. The conjunction "or" is (i) otherwise explicitly stated, for example, by the use of "either...or...", "only one of", or similar language, or (ii) enumerated. Two or more of the alternatives presented should be interpreted inclusively, unless they are understood or disclosed (implicitly or explicitly) as incompatible or mutually exclusive within a particular context. In the latter case, “or” will be understood to include only those combinations that involve alternatives that are not mutually exclusive. In one example, “a dog or a cat”, “one or more of a dog or a cat”, and “one or more dogs or a cat” each mean one or more dogs without any cats, or one or more cats without any dogs, or one each It will be interpreted as above. In another example, “a dog, a cat, or a rat”, “one or more of a dog, a cat, or a rat”, and “one or more a dog, a cat, or a rat” each mean (i) one without any cats or rats; (ii) one or more cats without any dogs or rats, (iii) one or more rats without any dogs or cats, (iv) one or more dogs and one or more cats without any rats, (v) no cats. shall be construed as one or more dogs and one or more rats, (vi) one or more cats and one or more rats without any dogs, or (vii) one or more dogs, one or more cats, and one or more rats. In another example, “two or more dogs, cats, or rats” or “two or more dogs, cats, or rats” each means (i) one or more dogs and one or more cats without any rats, (ii) cats (iii) one or more cats and one or more rats without any dogs, or (iv) one or more dogs, one or more cats, and one or more rats; “3 or more”, “4 or more”, etc. will be interpreted similarly.

본 개시내용 또는 첨부된 청구항들의 목적들을 위해, 수치적 양과 관련하여, "거의 동일", "실질적으로 동일", "약 ~ 초과", "약 ~ 미만" 등과 같은 용어들이 이용될 때, 상이한 해석이 명시적으로 기재되지 않는 한, 측정 정밀도 및 유효 숫자 자릿수에 관한 표준 관례들이 적용될 것이다. "실질적으로 방지", "실질적으로 부재", "실질적으로 제거", "약 영과 동일", "무시가능" 등과 같은 문구들에 의해 설명된 널(null) 양들에 대해, 각각의 그러한 문구는, 개시되거나 청구되는 장치 또는 방법의 의도된 동작 또는 사용의 맥락에서의 실제 목적들을 위해, 장치 또는 방법의 전반적 거동 또는 성능이 널 양이 실제로 완전히 제거되거나, 영과 정확히 동일하거나, 또는 다른 방식으로 정확히 널링(null)되었다면 발생했을 것과 상이하지 않은 정도로 해당 양이 감소 또는 축소된 경우를 나타낼 것이다.For the purposes of this disclosure or the appended claims, when terms such as “approximately equal,” “substantially equal,” “about or greater than,” “about or less than,” etc. are used in connection with numerical quantities, different interpretations may arise. Unless explicitly stated, standard conventions regarding measurement precision and number of significant digits will apply. For null quantities described by phrases such as “substantially prevented,” “substantially absent,” “substantially eliminated,” “equal to about zero,” “negligible,” etc., each such phrase means: For practical purposes in the context of the intended operation or use of a disclosed or claimed device or method, the overall behavior or performance of the device or method is such that the null quantity is actually completely eliminated, is exactly equal to zero, or is otherwise exactly nulled. If it were (null), it would indicate a case where the amount has been reduced or reduced to a degree that is no different from what would have occurred.

본 개시내용 및 첨부된 청구항들의 목적들을 위해, 실시예, 예, 또는 청구항의 요소들, 단계들, 제한들, 또는 다른 부분들의 임의의 라벨링(예컨대, 제1, 제2, 제3 등, (a), (b), (c) 등, 또는 (i), (ii), (iii) 등)은 단지 명확성의 목적들을 위한 것이고, 그렇게 라벨링된 부분들의 임의의 종류의 순서화 또는 우선함을 암시하는 것으로서 해석되지 않아야 한다. 임의의 그러한 순서화 또는 우선함이 의도되는 경우, 그것은 실시예, 예, 또는 청구항에서 명시적으로 언급될 것이거나, 또는 일부 예시들에서, 그것은 실시예, 예, 또는 청구항의 특정 내용에 기반하여 암시적이거나 내재적일 것이다. 첨부된 청구항들에서, 35 USC § 112(f)의 조항들이 장치 청구항에서 적용되도록 요망되는 경우, "수단"이라는 단어가 그 장치 청구항에서 나타날 것이다. 그러한 조항들이 방법 청구항에서 적용되도록 요망되는 경우, "~하기 위한 단계"라는 단어들이 그 방법 청구항에서 나타날 것이다. 역으로, "수단" 또는 "~하기 위한 단계"라는 단어들이 청구항에 나타나지 않는 경우, 35 USC § 112(f)의 조항들은 그 청구항에 대해 적용되도록 의도되지 않는다.For the purposes of this disclosure and the appended claims, any labeling of elements, steps, limitations, or other portions of an embodiment, example, or claim (e.g., first, second, third, etc., a), (b), (c), etc., or (i), (ii), (iii), etc.) are for purposes of clarity only and imply any kind of ordering or precedence of the parts so labeled. It should not be interpreted as doing so. If any such ordering or priority is intended, it will either be explicitly stated in the examples, examples, or claims, or in some instances, it will be implied based on the specific content of the examples, examples, or claims. It may be enemy or inherent. In the appended claims, if the provisions of 35 USC § 112(f) are desired to apply in a device claim, the word “means” will appear in the device claim. If such provisions are desired to apply in a method claim, the words “steps for” will appear in the method claim. Conversely, if the words “means” or “steps for” do not appear in a claim, the provisions of 35 USC § 112(f) are not intended to apply to that claim.

임의의 하나 이상의 개시내용이 인용에 의해 본원에 포함되고 그러한 포함된 개시내용들이 본 개시내용과 부분적으로 또는 전체적으로 상충하거나, 본 개시내용과 범위가 상이한 경우, 상충의 정도, 더 넓은 개시내용, 또는 용어들의 더 넓은 정의에 따라, 본 개시내용이 우선한다. 그러한 포함된 개시내용들이 서로 부분적으로 또는 전체적으로 상충하는 경우, 상충의 정도에 따라, 더 나중의 날짜의 개시내용이 우선한다.If any one or more disclosures are incorporated herein by reference and such incorporated disclosures conflict, in part or in whole, with this disclosure or differ in scope from this disclosure, the extent of the conflict, the broader disclosure, or In accordance with the broader definitions of the terms, this disclosure takes precedence. If such included disclosures conflict with each other, in part or in whole, the disclosures of a later date shall control, depending on the degree of conflict.

요약서는 특허 문헌 내의 특정 주제를 검색하는 이들에 대한 보조로서 요구되는 경우 제공된다. 그러나, 요약서는, 요약서에서 언급된 임의의 요소들, 특징들, 또는 제한들이 반드시 임의의 특정 청구항에 의해 포함된다는 것을 암시하도록 의도되지 않는다. 각각의 청구항에 의해 포함되는 주제의 범위는 그 청구항의 언급에 의해서만 결정될 것이다.Abstracts are provided when required as an aid to those searching for specific topics in the patent literature. However, the abstract is not intended to imply that any elements, features, or limitations mentioned in the abstract are necessarily covered by any particular claim. The scope of the subject matter covered by each claim will be determined solely by the recitation of that claim.

Claims (47)

반도체 발광 디바이스로서,
제1 도핑된 반도체 층 및 제2 도핑된 반도체 층, 및 상기 제1 반도체 층의 후방 표면과 상기 제2 반도체 층의 전방 표면 사이의 활성 층을 포함하는 반도체 다이오드 구조 ― 상기 활성 층은, 상기 디바이스를 통한 전류 흐름에 기인하는 공칭 방출 진공 파장(λ0)의 출력 광을 상기 다이오드 구조 내에서 전파되게 방출하도록 배열됨 ―;
상기 제2 반도체 층의 후방 표면에 맞닿아 위치되는 표면-격자-공진(SLR) 구조 ― 상기 SLR 구조는, (i) 상기 제2 반도체 층의 후방 표면에 맞닿아 위치되고 상기 제2 반도체 층의 유효 굴절률과 실질적으로 동일한 유효 굴절률을 갖는 실질적으로 투명한 유전체 물질의 굴절률-매칭(index-matched) 층, (ii) 상기 굴절률-매칭 층의 후방 표면에 맞닿아 위치되고 상기 굴절률-매칭 층의 유효 굴절률보다 낮은 유효 굴절률을 갖는 실질적으로 투명한 유전체 물질의 저-굴절률(lower-index) 층, 및 (iii) 상기 굴절률-매칭 층 상에 또는 상기 굴절률-매칭 층 내에 위치되는 복수의 산란 요소들을 포함하며, 상기 제2 반도체 층은, 상기 SLR 구조가 상기 진공 파장(λ0)에 대해 상기 활성 층에 대한 근접장 근접도 내에 있도록 충분히 얇음 ―; 및
반사기 ― 상기 반사기는, 상기 SLR 구조가 상기 반사기와 상기 반도체 층의 후방 표면 사이에 있도록 상기 SLR 구조의 후방 표면 상에 있음 ―
를 포함하며,
상기 제1 반도체 층의 전방 표면의 적어도 일부분은 디바이스 출사 표면으로서 배열되고, 상기 디바이스 출사 표면을 통해, 상기 디바이스 출사 표면에 대해 상기 다이오드 구조 내에서 수직으로 전파되고 상기 다이오드 구조 내에서 상기 디바이스 출사 표면 상에 입사되는 상기 출력 광의 적어도 일부분이 디바이스 출력 광으로서 상기 다이오드 구조를 출사하고,
상기 산란 요소들은, 상기 SLR 구조가 하나 이상의 SLR 모드를 지원하도록 배열되고, 상기 SLR 모드들 중 하나 이상에 대한 출력 광의 결합은, 측방향으로 전파되는 출력 광을 포함하여 상기 디바이스 내에서 전파되는 출력 광의 영이 아닌 분율을 상기 디바이스 출사 표면을 향해 수직으로 전파되게 재지향시키는 결과를 가져오는, 디바이스.
As a semiconductor light emitting device,
A semiconductor diode structure comprising a first doped semiconductor layer and a second doped semiconductor layer, and an active layer between a rear surface of the first semiconductor layer and a front surface of the second semiconductor layer, the active layer comprising: arranged to emit output light propagated within said diode structure at a nominal emission vacuum wavelength (λ 0 ) due to current flow through;
a surface-lattice-resonance (SLR) structure positioned against the rear surface of the second semiconductor layer—the SLR structure is (i) positioned against the rear surface of the second semiconductor layer and an index-matched layer of a substantially transparent dielectric material having an effective refractive index substantially equal to the effective refractive index of the index-matching layer, (ii) positioned against the rear surface of the index-matching layer; a lower-index layer of a substantially transparent dielectric material having a lower effective refractive index, and (iii) a plurality of scattering elements positioned on or within the index-matching layer, the second semiconductor layer is sufficiently thin such that the SLR structure is within near-field proximity to the active layer for the vacuum wavelength (λ 0 ); and
reflector—the reflector is on the back surface of the SLR structure such that the SLR structure is between the reflector and the back surface of the semiconductor layer—
Includes,
At least a portion of the front surface of the first semiconductor layer is arranged as a device exit surface, through which the device exit surface propagates perpendicularly within the diode structure with respect to the device exit surface and within the diode structure. At least a portion of the output light incident on the diode structure exits the diode structure as device output light,
The scattering elements are arranged such that the SLR structure supports one or more SLR modes, and the combination of output light for one or more of the SLR modes results in output propagating within the device, including laterally propagating output light. A device that results in redirecting a non-zero fraction of light to propagate perpendicularly toward the device exit surface.
제1항에 있어서,
상기 반사기는 분산형 브래그(Bragg) 반사기 또는 유전체 다중-층 반사기를 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the reflector comprises a distributed Bragg reflector or a dielectric multi-layer reflector.
제2항에 있어서,
상기 분산형 브래그 반사기 또는 상기 유전체 다중-층 반사기는, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함하는, 디바이스.
According to paragraph 2,
The distributed Bragg reflector or the dielectric multi-layer reflector may include doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.
제1항에 있어서,
상기 반사기는 금속 층을 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the reflector includes a metal layer.
제4항에 있어서,
하나 이상의 전기 전도성 비아를 더 포함하며, 각각의 비아는 상기 금속 층과 상기 제2 반도체 층 사이의 상기 SLR 구조를 통한 국부화된 외접(circumscribed) 전기 전도 경로로서 배열되는, 디바이스.
According to paragraph 4,
The device further comprising one or more electrically conductive vias, each via arranged as a localized circumscribed electrical conduction path through the SLR structure between the metal layer and the second semiconductor layer.
제4항에 있어서,
상기 금속 층은 알루미늄, 은, 또는 금 중 하나 이상을 포함하는, 디바이스.
According to paragraph 4,
The device of claim 1, wherein the metal layer includes one or more of aluminum, silver, or gold.
제1항에 있어서,
상기 SLR 구조와 상기 제2 반도체 층의 후방 표면 사이의 실질적으로 투명한 전극 층을 더 포함하는, 디바이스.
According to paragraph 1,
The device further comprising a substantially transparent electrode layer between the SLR structure and the back surface of the second semiconductor layer.
제7항에 있어서,
다수의 전기 전도성 비아들을 더 포함하며, 각각의 비아는 금속 층과 상기 투명한 전극 층 사이의 상기 SLR 구조를 통한 국부화된 외접 전기 전도 경로로서 배열되는, 디바이스.
In clause 7,
The device further comprising a plurality of electrically conductive vias, each via arranged as a localized circumscribed electrical conduction path through the SLR structure between a metal layer and the transparent electrode layer.
제7항에 있어서,
상기 투명한 전극 층은, 인듐 주석 산화물, 인듐 아연 산화물, 또는 하나 이상의 다른 투명한 전도성 산화물 중 하나 이상을 포함하는, 디바이스.
In clause 7,
The device of claim 1, wherein the transparent electrode layer comprises one or more of indium tin oxide, indium zinc oxide, or one or more other transparent conductive oxides.
제1항에 있어서,
상기 활성 층과 상기 SLR 구조 사이의 거리는 약 λ0/n 미만이며, n은 상기 제2 반도체 층의 유효 굴절률인, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the distance between the active layer and the SLR structure is less than about λ 0 /n, where n is the effective refractive index of the second semiconductor layer.
제1항에 있어서,
λ0은 약 0.20 ㎛ 초과이고 약 10 ㎛ 미만인, 디바이스.
According to paragraph 1,
λ 0 is greater than about 0.20 μm and less than about 10 μm.
제1항에 있어서,
상기 SLR 구조는, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함하는, 디바이스.
According to paragraph 1,
The SLR structure may include doped or undoped silicon; one or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.
제1항에 있어서,
상기 산란 요소들은, 상기 SLR 구조의 하나 이상의 대응하는 층 내의 하나 이상의 체적의 유전체 물질을 포함하며, 상기 산란 요소들의 각각의 산란 요소의 유전체 물질은 굴절률에 관하여 상기 SLR 구조의 대응하는 층의 물질과 상이한, 디바이스.
According to paragraph 1,
The scattering elements include one or more volumes of dielectric material in one or more corresponding layers of the SLR structure, wherein the dielectric material of each of the scattering elements has a refractive index relative to the material of the corresponding layer of the SLR structure. Different devices.
제1항에 있어서,
상기 산란 요소들은, 상기 SLR 구조의 하나 이상의 대응하는 층 내의 하나 이상의 체적의 금속성 물질을 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the scattering elements comprise one or more volumes of metallic material in one or more corresponding layers of the SLR structure.
제1항에 있어서,
상기 산란 요소들은, 상기 SLR 구조의 하나 이상의 층 내의 하나 이상의 나노-안테나 또는 하나 이상의 메타-원자 또는 메타-분자를 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the scattering elements comprise one or more nano-antennas or one or more meta-atoms or meta-molecules in one or more layers of the SLR structure.
제1항에 있어서,
상기 산란 요소들의 크기 또는 상기 산란 요소들 사이의 간격은 약 λ0/n 미만이며, n은 상기 제2 반도체 층의 유효 굴절률인, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the size of the scattering elements or the spacing between the scattering elements is less than about λ 0 /n, where n is the effective index of refraction of the second semiconductor layer.
제1항에 있어서,
상기 산란 요소들은, 하나 이상의 금속 또는 금속 합금, 도핑된 또는 도핑되지 않은 실리콘; 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체; 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함하는, 디바이스.
According to paragraph 1,
The scattering elements may include one or more metals or metal alloys, doped or undoped silicon; One or more doped or undoped group III-V, II-VI, or IV semiconductors; Doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.
제1항에 있어서,
상기 SLR 구조는, 니오븀 산화물 굴절률-매칭 층, 실리카 저-굴절률 층, 및 알루미늄 산란 요소들을 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the SLR structure includes a niobium oxide index-matching layer, a silica low-index layer, and aluminum scattering elements.
제1항에 있어서,
상기 산란 요소들은 주기적 어레이로서 상기 굴절률-매칭 층 상에 또는 상기 굴절률-매칭 층 내에 배열되는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the scattering elements are arranged on or in the index-matching layer as a periodic array.
제19항에 있어서,
상기 주기적 어레이는 직사각형, 육각형, 또는 삼각형 어레이인, 디바이스.
According to clause 19,
The device of claim 1, wherein the periodic array is a rectangular, hexagonal, or triangular array.
제1항에 있어서,
상기 산란 요소들은 불규칙적 또는 비주기적 배열로 상기 굴절률-매칭 층 상에 또는 상기 굴절률-매칭 층 내에 배열되는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the scattering elements are arranged on or in the index-matching layer in a random or aperiodic arrangement.
제1항에 있어서,
상기 활성 층에 대한 상기 SLR 구조의 근접장 근접도, 및 상기 SLR 구조의 구조적 배열은, 상기 디바이스가 약 1.01 초과인 퍼셀 팩터(Purcell factor)를 나타내는 결과를 가져오는, 디바이스.
According to paragraph 1,
The near-field proximity of the SLR structure to the active layer, and the structural arrangement of the SLR structure, result in the device exhibiting a Purcell factor greater than about 1.01.
제1항에 있어서,
상기 활성 층에 대한 상기 SLR 구조의 근접장 근접도, 및 상기 SLR 구조의 구조적 배열은, 상기 제1 반도체 층과 상기 제1 반도체 층의 전방 표면에 맞닿은 외부 매질 사이의 계면에 의해 정의되는 탈출 원뿔 내에서, 약 0.13 초과인, 상기 다이오드 구조 내에서 상기 제1 반도체 층의 전방 표면을 향해 전파되는 출력 광의 분율의 결과를 가져오는, 디바이스.
According to paragraph 1,
The near-field proximity of the SLR structure to the active layer, and the structural arrangement of the SLR structure, within an escape cone defined by the interface between the first semiconductor layer and the external medium abutting the front surface of the first semiconductor layer. resulting in a fraction of output light propagating toward the front surface of the first semiconductor layer within the diode structure being greater than about 0.13.
제23항에 있어서,
상기 외부 매질은 주변 공기를 포함하는, 디바이스.
According to clause 23,
The device of claim 1, wherein the external medium comprises ambient air.
제1항에 있어서,
상기 활성 층에 대한 상기 SLR 구조의 근접장 근접도, 및 상기 SLR 구조의 구조적 배열은, 상기 제1 반도체 층과 상기 제1 반도체 층의 전방 표면에 맞닿은 실질적으로 투명한 고체 매질 사이의 계면에 의해 정의되는 탈출 원뿔 내에서, 약 0.35 초과인, 상기 다이오드 구조 내에서 상기 제1 반도체 층의 전방 표면을 향해 전파되는 출력 광의 분율의 결과를 가져오는, 디바이스.
According to paragraph 1,
The near-field proximity of the SLR structure to the active layer, and the structural arrangement of the SLR structure, are defined by an interface between the first semiconductor layer and a substantially transparent solid medium abutting the front surface of the first semiconductor layer. Resulting in a fraction of output light propagating within the escape cone toward the front surface of the first semiconductor layer within the diode structure being greater than about 0.35.
제1항에 있어서,
상기 SLR 구조 또는 상기 디바이스 출사 표면 중 하나 또는 둘 모두는, 상기 디바이스가, 상기 활성 층에 의해 방출된 후 디바이스 출사 표면을 통해 다이오드 구조를 출사하기 전에, 30회 미만인 출력 광의 광자당 내부 재지향들 및 내부 반사들의 평균 총 횟수를 나타내도록 배열되는, 디바이스.
According to paragraph 1,
One or both of the SLR structure or the device exit surface may cause the device to undergo internal redirections per photon of output light that are less than 30 times before exiting the diode structure through the device exit surface after being emitted by the active layer, and A device arranged to indicate an average total number of internal reflections.
제1항에 있어서,
상기 발광 디바이스는 약 80. % 초과인 광자 추출 효율을 나타내는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the light emitting device exhibits a photon extraction efficiency greater than about 80.%.
제1항에 있어서,
상기 SLR 구조, 또는 자신의 후방 표면 상에 금속 층이 있는 상기 SLR 구조는 약 80. % 초과인 반사율을 나타내는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the SLR structure, or the SLR structure with a metal layer on its back surface, exhibits a reflectivity greater than about 80.%.
제1항에 있어서,
상기 SLR 구조, 또는 자신의 후방 표면 상에 금속 층이 있는 상기 SLR 구조는, 상기 SLR 구조 상에 입사되는 출력 광에 대해 약 20. % 미만인 패스당 광학 손실을 나타내는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the SLR structure, or the SLR structure having a metal layer on its back surface, exhibits an optical loss per pass of less than about 20.% for output light incident on the SLR structure.
제1항에 있어서,
상기 디바이스 출사 표면의 배열은, 상기 제1 반도체 층의 전방 표면의 적어도 일부분과 직접 접촉하는 외부 매질을 포함하는, 디바이스.
According to paragraph 1,
The device wherein the arrangement of the device exit surface includes an external medium in direct contact with at least a portion of the front surface of the first semiconductor layer.
제1항에 있어서,
상기 디바이스 출사 표면은, 외부 매질에 맞닿은 상기 디바이스 출사 표면이, 상기 다이오드 구조 내로부터 상기 디바이스 출사 표면 상에 수직으로 입사되는 출력 광에 대해, 전방-표면 코팅 또는 층이 없이 상기 제1 반도체 층의 전방 표면과 상기 외부 매질 사이의 계면의 프레넬(Fresnel) 반사율 미만인 반사율을 나타내도록 반사-방지 층 또는 코팅을 포함하는, 디바이스.
According to paragraph 1,
The device exit surface is in contact with an external medium, and for output light incident perpendicularly on the device exit surface from within the diode structure, the device exit surface is formed without a front-surface coating or layer of the first semiconductor layer. A device comprising an anti-reflection layer or coating to exhibit a reflectivity that is less than the Fresnel reflectance of the interface between the front surface and the external medium.
제31항에 있어서,
상기 반사-방지 층 또는 코팅은 단일-층 1/4 파장 유전체 박막 또는 다중-층 유전체 박막을 포함하는, 디바이스.
According to clause 31,
The device of claim 1, wherein the anti-reflection layer or coating comprises a single-layer quarter wave dielectric thin film or a multi-layer dielectric thin film.
제31항에 있어서,
상기 반사-방지 층 또는 코팅은 나노-안테나들, 메타-원자들, 또는 메타-분자들의 어레이를 포함하는, 디바이스.
According to clause 31,
The device of claim 1, wherein the anti-reflection layer or coating comprises an array of nano-antennas, meta-atoms, or meta-molecules.
제31항에 있어서,
상기 반사-방지 층 또는 코팅은 모스-아이(moth-eye) 구조 또는 굴절률-구배(index-gradient) 막을 포함하는, 디바이스.
According to clause 31,
The device of claim 1, wherein the anti-reflection layer or coating comprises a moth-eye structure or an index-gradient film.
제31항에 있어서,
상기 외부 매질에 맞닿은 상기 디바이스 출사 표면의 반사율은 약 10. % 미만인, 디바이스.
According to clause 31,
The device of claim 1, wherein the reflectance of the device exit surface facing the external medium is less than about 10.%.
제31항에 있어서,
상기 반사-방지 층 또는 코팅은, 도핑된 또는 도핑되지 않은 실리콘 산화물, 질화물, 또는 산질화물; 하나 이상의 도핑된 또는 도핑되지 않은 금속 산화물, 질화물, 또는 산질화물; 하나 이상의 광학 유리; 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함하는, 디바이스.
According to clause 31,
The anti-reflection layer or coating may be made of doped or undoped silicon oxide, nitride, or oxynitride; One or more doped or undoped metal oxides, nitrides, or oxynitrides; one or more optical glasses; or one or more doped or undoped polymers.
제31항에 있어서,
상기 다이오드 구조의 전방 표면은 상기 외부 매질에 맞닿아 위치되고, 상기 외부 매질은 실질적으로 고체이고, 하나 이상의 금속 또는 반도체 산화물, 산질화물, 또는 질화물, 하나 이상의 도핑된 또는 도핑되지 않은 실리콘, 또는 하나 이상의 도핑된 또는 도핑되지 않은 중합체 중 하나 이상의 물질을 포함하는, 디바이스.
According to clause 31,
The front surface of the diode structure is positioned against the external medium, the external medium being substantially solid and comprising one or more metal or semiconductor oxides, oxynitrides, or nitrides, one or more doped or undoped silicon, or one or more metal or semiconductor oxides, oxynitrides, or nitrides; A device comprising one or more of one or more doped or undoped polymers.
제31항에 있어서,
상기 외부 매질은 진공, 공기, 가스상 매질, 또는 액체 매질을 포함하는, 디바이스.
According to clause 31,
The device wherein the external medium includes vacuum, air, a gaseous medium, or a liquid medium.
제1항에 있어서,
상기 제1 반도체 층의 전체 전방 표면은 상기 디바이스 출사 표면으로서 배열되는, 디바이스.
According to paragraph 1,
The entire front surface of the first semiconductor layer is arranged as the device exit surface.
제1항에 있어서,
상기 제1 반도체 층의 전방 표면의 제1 부분만이 디바이스 출력 표면으로서 배열되고, 상기 제1 반도체 층의 전방 표면의 제2 부분은, 상기 다이오드 구조 내로부터 상기 제1 반도체 층의 전방 표면 상에 입사되는 출력 광의 경면(specular) 또는 비-경면 내부 반사성 재지향을 나타내도록 배열되는, 디바이스.
According to paragraph 1,
Only a first part of the front surface of the first semiconductor layer is arranged as the device output surface, and a second part of the front surface of the first semiconductor layer is arranged on the front surface of the first semiconductor layer from within the diode structure. A device arranged to exhibit specular or non-specular internally reflective redirection of incident output light.
제1항에 있어서,
상기 반도체 다이오드 구조는 반도체 발광 다이오드를 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the semiconductor diode structure includes a semiconductor light emitting diode.
제1항에 있어서,
상기 다이오드 구조는, 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체 물질, 또는 이들의 합금 또는 혼합물을 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the diode structure comprises one or more doped or undoped Group III-V, II-VI, or IV semiconductor materials, or alloys or mixtures thereof.
제1항에 있어서,
상기 활성 층은, 하나 이상의 도핑된 또는 도핑되지 않은 III-V, II-VI, 또는 IV족 반도체 물질, 또는 이들의 합금 또는 혼합물을 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the active layer comprises one or more doped or undoped Group III-V, II-VI, or IV semiconductor materials, or alloys or mixtures thereof.
제1항에 있어서,
상기 활성 층은, 하나 이상의 p-n 접합, 하나 이상의 양자 우물, 하나 이상의 다중-양자 우물, 또는 하나 이상의 양자점을 포함하는, 디바이스.
According to paragraph 1,
The device of claim 1, wherein the active layer includes one or more pn junctions, one or more quantum wells, one or more multi-quantum wells, or one or more quantum dots.
발광 디바이스를 제조하기 위한 방법으로서,
상기 발광 디바이스는 제1항 내지 제44항 중 어느 한 항의 발광 디바이스이고, 상기 방법은, (A) 제1 반도체 층, 활성 층, 및 제2 반도체 층을 형성하는 단계; (B) 상기 제2 반도체 층의 후방 표면 상에 상기 SLR 구조를 형성하는 단계; 및 (C) 상기 SLR 구조의 후방 표면 상에 반사기를 형성하는 단계를 포함하는, 방법.
A method for manufacturing a light-emitting device, comprising:
The light emitting device is the light emitting device of any one of claims 1 to 44, the method comprising: (A) forming a first semiconductor layer, an active layer, and a second semiconductor layer; (B) forming the SLR structure on the back surface of the second semiconductor layer; and (C) forming a reflector on the rear surface of the SLR structure.
발광 디바이스를 제조하기 위한 방법으로서,
상기 발광 디바이스는 제31항 내지 제44항 중 어느 한 항의 발광 디바이스이고, 상기 방법은, (A) 제1 반도체 층, 활성 층, 및 제2 반도체 층을 형성하는 단계; (B) 상기 제2 반도체 층의 후방 표면 상에 상기 SLR 구조를 형성하는 단계; 및 (C) 상기 SLR 구조의 후방 표면 상에 반사기를 형성하는 단계; 및 (D) 디바이스 출사 표면 상에 반사-방지 층 또는 코팅을 형성하는 단계를 포함하는, 방법.
A method for manufacturing a light-emitting device, comprising:
The light emitting device is the light emitting device of any one of claims 31 to 44, the method comprising: (A) forming a first semiconductor layer, an active layer, and a second semiconductor layer; (B) forming the SLR structure on the back surface of the second semiconductor layer; and (C) forming a reflector on the rear surface of the SLR structure; and (D) forming an anti-reflective layer or coating on the device exit surface.
발광 디바이스를 동작시키기 위한 방법으로서,
상기 발광 디바이스는 제1항 내지 제44항 중 어느 한 항의 발광 디바이스이고, 상기 방법은, 상기 발광 디바이스가 디바이스 출사 표면으로부터 상기 디바이스 출사 표면에 맞닿은 외부 매질 내에서 전파되게 디바이스 출력 광을 방출하도록, 상기 발광 디바이스에 전력을 공급하는 단계를 포함하는, 방법.
As a method for operating a light-emitting device,
The light-emitting device is the light-emitting device of any one of claims 1 to 44, and the method comprises: causing the light-emitting device to emit device output light to propagate from a device emitting surface in an external medium abutting the device emitting surface, A method comprising powering the light emitting device.
KR1020247008540A 2021-08-13 2022-08-05 Semiconductor light-emitting device with near-field surface-grating-resonant reflector KR20240042113A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163233043P 2021-08-13 2021-08-13
US63/233,043 2021-08-13
US17/880,976 2022-08-04
US17/880,976 US20230049688A1 (en) 2021-08-13 2022-08-04 Semiconductor light-emitting device with near-field surface-lattice-resonance reflector
PCT/US2022/039558 WO2023018614A1 (en) 2021-08-13 2022-08-05 Semiconductor light-emitting device with near-field surface-lattice-resonance reflector

Publications (1)

Publication Number Publication Date
KR20240042113A true KR20240042113A (en) 2024-04-01

Family

ID=83152087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247008540A KR20240042113A (en) 2021-08-13 2022-08-05 Semiconductor light-emitting device with near-field surface-grating-resonant reflector

Country Status (2)

Country Link
KR (1) KR20240042113A (en)
WO (1) WO2023018614A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120018755A1 (en) * 2010-07-23 2012-01-26 The Regents Of The University Of California Light emitting devices with embedded void-gap structures through bonding of structured materials on active devices
KR20120092325A (en) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 Light emitting diode having photonic crystal structure and method of fabricating the same
US20140008676A1 (en) * 2012-07-03 2014-01-09 Invensas Corporation Optical enhancement of light emitting devices
DE102018131411A1 (en) * 2018-12-07 2020-06-10 Osram Opto Semiconductors Gmbh OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR CHIP
US11641007B2 (en) * 2019-12-16 2023-05-02 Lumileds Llc Light-emitting device with internal non-specular light redirection and anti-reflective exit surface

Also Published As

Publication number Publication date
WO2023018614A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US11641007B2 (en) Light-emitting device with internal non-specular light redirection and anti-reflective exit surface
RU2142661C1 (en) Injection non-coherent light source
EP1454369B1 (en) Light emitting diode with multilayer reflector
US7829905B2 (en) Semiconductor light emitting device
US6015719A (en) Transparent substrate light emitting diodes with directed light output
US5793062A (en) Transparent substrate light emitting diodes with directed light output
Gessmann et al. Omnidirectional reflective contacts for light-emitting diodes
KR100745229B1 (en) Improved light extraction from a semiconductor light-emitting device via chip shaping
US20100038669A1 (en) Vertical light emitting diodes
US20130032825A1 (en) Resonant Optical Cavity Semiconductor Light Emitting Device
US11942587B2 (en) Light-emitting device with nano-structured light extraction layer
EP1221722A1 (en) Highly efficient paraboloid light emitting diode
KR101436188B1 (en) Optoelectronic semiconductor chip
KR20240042113A (en) Semiconductor light-emitting device with near-field surface-grating-resonant reflector
KR20240037353A (en) Semiconductor light-emitting device with near-field quasi-wave-mode reflector
US20230049688A1 (en) Semiconductor light-emitting device with near-field surface-lattice-resonance reflector
US20230049539A1 (en) Semiconductor light-emitting device with near-field quasi-guided-mode reflector
US20230051992A1 (en) Semiconductor light-emitting device with near-field multi-layer reflector
WO2023018592A1 (en) Semiconductor light-emitting device with near-field multi-layer reflector
Gessmann et al. AlGaInP light-emitting diodes with omnidirectionally reflecting submount
US20220393076A1 (en) Light-emitting device with internal non-specular light redirection and position-dependent reflection, transmission, or redirection
EP1221725A1 (en) Highly efficient paraboloid light emitting diode
WO2024006262A2 (en) Light-emitting device with reduced-area central electrode
WO2024006263A1 (en) Light-emitting device with aligned central electrode and output aperture
CN114503292A (en) Light emitting diode, light emitting diode package and plant lighting device