KR20240040971A - Cmos roic integrated image sensor using ion implantation and manufacturing method thereof - Google Patents
Cmos roic integrated image sensor using ion implantation and manufacturing method thereof Download PDFInfo
- Publication number
- KR20240040971A KR20240040971A KR1020220119925A KR20220119925A KR20240040971A KR 20240040971 A KR20240040971 A KR 20240040971A KR 1020220119925 A KR1020220119925 A KR 1020220119925A KR 20220119925 A KR20220119925 A KR 20220119925A KR 20240040971 A KR20240040971 A KR 20240040971A
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- stacked
- isp
- ion implantation
- manufacturing
- Prior art date
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 34
- 230000010354 integration Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14694—The active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Abstract
이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서 및 그의 제조 방법이 제시된다. 일 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서의 제조 방법은, ISP(Image Signal Processor) 상에 적층된 픽셀 트랜지스터를 준비하고, 기판 상에 적층된 광 검출기를 준비하는 단계; 상기 ISP 상에 적층된 픽셀 트랜지스터 및 상기 기판 상에 적층된 광 검출기를 웨이퍼 본딩하는 단계; 상기 웨이퍼 본딩을 통해 접합된 상태에서 상기 기판을 제거하는 단계; 상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입하는 단계; 및 상기 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization)에 따라 전극이 형성되는 단계를 포함하여 이루어질 수 있다. A CMOS ROIC integrated image sensor using ion implantation and its manufacturing method are presented. A method of manufacturing a CMOS ROIC integrated image sensor using ion implantation according to an embodiment includes preparing a pixel transistor stacked on an image signal processor (ISP) and preparing a photo detector stacked on a substrate; wafer bonding a pixel transistor stacked on the ISP and a photo detector stacked on the substrate; removing the substrate in a bonded state through the wafer bonding; injecting ions from an upper side of a structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked; and forming an electrode on the photodetector through pixelization using ion implantation.
Description
아래의 실시예들은 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 건식 식각 없이 이온 주입(ion implantation)을 이용한 CMOS ROIC(Read-Out Integrated Circuit) 집적형 III-V 이미지 센서 및 그의 제조 방법에 관한 것이다. The following embodiments relate to a CMOS ROIC integrated image sensor using ion implantation and a manufacturing method thereof, and more specifically, to a CMOS ROIC (Read-Out Integrated Circuit) integrated type III using ion implantation without dry etching. -V relates to an image sensor and its manufacturing method.
일반적으로 CMOS 이미지 센서는 입사되는 광으로부터 이미지를 검출한다. 이 때 입사되는 광은 피사체 정보를 포함한다. CMOS 이미지 센서는 광대역의 파장에 대해 반응하도록 구현됨에 따라 보다 많은 양의 피사체 정보를 획득할 수 있고, 이에 따라 가시광 영역으로부터 적외선 영역에 걸친 광대역의 파장에 대해 반응할 수 있는 CMOS 이미지 센서에 대한 연구가 진행되고 있다. Generally, a CMOS image sensor detects an image from incident light. At this time, the incident light includes subject information. As the CMOS image sensor is implemented to respond to a wide range of wavelengths, a greater amount of subject information can be acquired, and thus, research on a CMOS image sensor that can respond to a wide range of wavelengths from the visible light region to the infrared region. is in progress.
CMOS 이미지 센서는 마이크로 렌즈를 통해 입사된 빛을 픽셀의 가운데로 집광하고, 컬러 필터를 통해 RGB 색의 빛을 각각 통과시킬 수 있다. 그리고 포토 다이오드(Photodiode)를 통해 받아들인 빛을 전자로 변환할 수 있다. 이 때, 포토 다이오드의 하측에는 전자를 디지털 신호로 변환하는 아날로그/디지털 회로가 구성될 수 있다. 이렇게 구성된 CMOS 이미지 센서는 렌즈를 통해 화상이 들어오면 각 화소에서 빛으로 이를 감지하여 자신이 받은 빛의 세기만큼 전기적 신호를 내보내게 된다. 전기적 신호를 조합하면 하나의 디지털 이미지가 구성되며, 이는 메모리 카드 등에 저장되어 한 장의 사진으로 남을 수 있다. A CMOS image sensor focuses incident light through a micro lens into the center of the pixel and can pass RGB color light through a color filter. And the received light can be converted into electrons through a photodiode. At this time, an analog/digital circuit that converts electrons into digital signals may be configured on the lower side of the photodiode. When an image comes in through a lens, the CMOS image sensor configured in this way detects it as light at each pixel and sends out an electrical signal equal to the intensity of the light it received. Combining electrical signals creates a digital image, which can be stored on a memory card, etc. as a photo.
한국공개특허 10-2022-0083092호는 이러한 모놀리식 집적에 따른 이종 접합 구조의 이미지 센서 및 그의 제조 방법에 관한 기술을 기재하고 있다.Korean Patent Publication No. 10-2022-0083092 describes a technology related to an image sensor with a heterojunction structure based on monolithic integration and a method of manufacturing the same.
실시예들은 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서 및 그의 제조 방법에 관하여 기술하며, 보다 구체적으로 건식 식각 없이 이온 주입법을 이용한 CMOS ROIC 집적형 III-V 이미지 센서 및 그의 제조 기술을 제공한다. The embodiments describe a CMOS ROIC integrated image sensor and a manufacturing method thereof using ion implantation, and more specifically, provide a CMOS ROIC integrated III-V image sensor using ion implantation without dry etching and a manufacturing technology thereof.
실시예들은 모놀리식 집적 후 이온 주입(ion implantation)을 통해 해당 층의 저항을 높임으로써 물리적으로는 연결되어 있지만 전기적으로 픽셀(pixel)을 분리(isolation)함으로써, 후 공정이 용이하고 높은 해상도를 제공할 수 있는, 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서 및 그의 제조 방법을 제공하는데 있다. Embodiments increase the resistance of the corresponding layer through ion implantation after monolithic integration, thereby isolating pixels electrically even though they are physically connected, thereby facilitating post-processing and achieving high resolution. The aim is to provide a CMOS ROIC integrated image sensor using ion implantation and a manufacturing method thereof.
일 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서의 제조 방법은, ISP(Image Signal Processor) 상에 적층된 픽셀 트랜지스터를 준비하고, 기판 상에 적층된 광 검출기를 준비하는 단계; 상기 ISP 상에 적층된 픽셀 트랜지스터 및 상기 기판 상에 적층된 광 검출기를 웨이퍼 본딩하는 단계; 상기 웨이퍼 본딩을 통해 접합된 상태에서 상기 기판을 제거하는 단계; 상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입하는 단계; 및 상기 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization)에 따라 전극이 형성되는 단계를 포함하여 이루어질 수 있다. A method of manufacturing a CMOS ROIC integrated image sensor using ion implantation according to an embodiment includes preparing a pixel transistor stacked on an image signal processor (ISP) and preparing a photo detector stacked on a substrate; Wafer bonding a pixel transistor stacked on the ISP and a photo detector stacked on the substrate; removing the substrate in a bonded state through the wafer bonding; injecting ions from the upper side of a structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked; and forming an electrode on the photodetector through pixelization using ion implantation.
상기 웨이퍼 본딩하는 단계는, 상기 트랜지스터 소자에 대해 상기 기판과 상기 광 검출기가 반전되도록 회전시킨 후, 상기 ISP 상에 적층된 픽셀 트랜지스터에 접합 매체를 이용하여 회전시킨 상기 기판과 상기 광 검출기를 웨이퍼 본딩할 수 있다. The wafer bonding step includes rotating the substrate and the photodetector to be inverted with respect to the transistor element, and then wafer bonding the rotated substrate and the photodetector using a bonding medium to the pixel transistor stacked on the ISP. can do.
상기 기판을 제거하는 단계는, 모놀리식 집적 방법을 이용하여 상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체를 형성할 수 있다. In the step of removing the substrate, a structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked can be formed using a monolithic integration method.
상기 이온을 주입하는 단계는, 상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에 마스크(Mask)를 구성하고, 상기 마스크의 상측에서 이온을 주입할 수 있다. In the step of injecting the ions, a mask may be formed on the upper side of the structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked, and ions may be injected from the upper side of the mask.
상기 전극이 형성되는 단계는, 이온 주입을 이용한 픽셀화에 따라 물리적으로는 연결되어 있지만 전기적으로 픽셀(pixel)을 분리(isolation)될 수 있다. In the step of forming the electrode, pixels may be electrically isolated although they are physically connected through pixelation using ion implantation.
상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입함에 따라 상기 광 검출기에 대해 이온 주입을 이용한 픽셀화 후, 상측에 다시 광 검출기를 적층시키고 이온 주입을 이용한 픽셀화를 수행하여, 다중 필름 적층 구조의 구조체를 형성하는 단계를 더 포함할 수 있다. As ions are implanted from the upper side of the structure in which the ISP, the pixel transistor, and the photodetector are sequentially stacked, the photodetector is pixelated using ion implantation, and then the photodetector is stacked again on the upper side and pixelated using ion implantation. It may further include forming a structure with a multi-film laminated structure by performing .
제조된 상기 이미지 센서는, CMOS ROIC(Read-Out Integrated Circuit) 집적형 III-V 이미지 센서일 수 있다. The manufactured image sensor may be a CMOS ROIC (Read-Out Integrated Circuit) integrated III-V image sensor.
다른 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서는, ISP(Image Signal Processor); 상기 ISP 상에 적층되는 픽셀 트랜지스터; 및 상기 픽셀 트랜지스터 상에 적층되는 광 검출기를 포함하고, 상기 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization)에 따라 전극이 형성될 수 있다. A CMOS ROIC integrated image sensor using ion implantation according to another embodiment includes an image signal processor (ISP); a pixel transistor stacked on the ISP; and a photodetector stacked on the pixel transistor, wherein an electrode may be formed on the photodetector by pixelization using ion implantation.
픽셀화된 상기 광 검출기 상에 적어도 하나 이상의 픽셀화된 상기 광 검출기가 구성되어, 다중 필름 적층 구조의 구조체를 형성할 수 있다. At least one pixelated photodetector may be configured on the pixelated photodetector to form a multi-film stacked structure.
제조된 상기 이미지 센서는, CMOS ROIC(Read-Out Integrated Circuit) 집적형 III-V 이미지 센서일 수 있다. The manufactured image sensor may be a CMOS ROIC (Read-Out Integrated Circuit) integrated III-V image sensor.
실시예들에 따르면 모놀리식 집적 후 이온 주입(ion implantation)을 통해 해당 층의 저항을 높임으로써 물리적으로는 연결되어 있지만 전기적으로 픽셀(pixel)을 분리(isolation)함으로써, 후 공정이 용이하고 높은 해상도를 제공할 수 있는, 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서 및 그의 제조 방법을 제공할 수 있다. According to embodiments, the resistance of the corresponding layer is increased through ion implantation after monolithic integration, thereby electrically isolating the pixels although they are physically connected, making post-processing easy and high-quality. A CMOS ROIC integrated image sensor using ion implantation that can provide high resolution and a manufacturing method thereof can be provided.
도 1은 기존의 플립칩 본딩 기반의 이미지 센서 제조 방식을 설명하기 위한 도면이다.
도 2는 기존의 이미지 센서의 측벽 손상을 나타내는 도면이다.
도 3은 일 실시예에 따른 모놀리식 집적 후 수행되는 후속 반도체 공정을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 이온 주입을 이용한 픽셀화를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 ISP 상에 구성된 픽셀 트랜지스터 및 기판 상에 구성된 광 검출기 필름을 나타내는 도면이다.
도 6은 일 실시예에 따른 웨이퍼 본딩을 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 모놀리식 집적 방법을 설명하기 위한 도면이다.
도 8은 일 실시예에 따른 이온 주입을 설명하기 위한 도면이다.
도 9는 일 실시예에 따른 전극 형성을 설명하기 위한 도면이다.
도 10은 일 실시예에 따른 다중 필름 적층을 설명하기 위한 도면이다. Figure 1 is a diagram for explaining a conventional flip chip bonding-based image sensor manufacturing method.
Figure 2 is a diagram showing damage to the sidewall of an existing image sensor.
Figure 3 is a diagram for explaining a subsequent semiconductor process performed after monolithic integration according to an embodiment.
FIG. 4 is a diagram for explaining pixelation using ion implantation according to an embodiment.
Figure 5 is a diagram showing a pixel transistor configured on an ISP and a photodetector film configured on a substrate according to one embodiment.
Figure 6 is a diagram for explaining wafer bonding according to one embodiment.
Figure 7 is a diagram for explaining a monolithic integration method according to an embodiment.
Figure 8 is a diagram for explaining ion implantation according to one embodiment.
Figure 9 is a diagram for explaining electrode formation according to one embodiment.
Figure 10 is a diagram for explaining multiple film stacking according to one embodiment.
이하, 첨부된 도면을 참조하여 실시예들을 설명한다. 그러나, 기술되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시예들에 의하여 한정되는 것은 아니다. 또한, 여러 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Hereinafter, embodiments will be described with reference to the attached drawings. However, the described embodiments may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, various embodiments are provided to more completely explain the present invention to those with average knowledge in the art. The shapes and sizes of elements in the drawings may be exaggerated for clearer explanation.
현재 III-V 이미지 센서 시장은 전통적인 III-V 센서 제조업체의 플립칩 본딩(Flip chip bonding) 기반의 제조 방식과 Sony와 같은 CMOS 이미지 센서 업체의 웨이퍼 본딩(Wafer bonding)에 기반한 제조 방식으로 양산되고 있으며, 기존에는 III-V에 특화된 SWIR 등의 파장에 집중되어 있었다면 최근에는 가시광까지 검출영역을 확장하는 추세이다. 한편, Si CMOS 이미지 센서(Si CMOS Image Sensor, Si CIS)는 낮은 해상도를 가짐에 따라 고해상도의 III-V 이미지 센서가 요구되고 있다. Currently, the III-V image sensor market is mass-produced using a manufacturing method based on flip chip bonding by traditional III-V sensor manufacturers and a manufacturing method based on wafer bonding by CMOS image sensor companies such as Sony. , Previously, the focus was on wavelengths such as SWIR specialized for III-V, but recently there is a trend to expand the detection area to include visible light. Meanwhile, as Si CMOS Image Sensor (Si CIS) has low resolution, a high-resolution III-V image sensor is required.
도 1은 기존의 플립칩 본딩 기반의 이미지 센서 제조 방식을 설명하기 위한 도면이고, 도 2는 기존의 이미지 센서의 측벽 손상을 나타내는 도면이다.FIG. 1 is a diagram illustrating a conventional flip chip bonding-based image sensor manufacturing method, and FIG. 2 is a diagram showing damage to the sidewall of an existing image sensor.
도 1을 참조하면, 기존의 플립칩 본딩(Flip chip bonding) 기반의 III-V 이미지 센서는 메사 분리(Mesa isolation)를 이용하여 제조된다. 그러나 플립칩 본딩 기반의 III-V 이미지 센서는, 도 2에 도시된 바와 같이, 소자 크기의 축소에 따라 소형 소자의 측벽 손상(Sidewall damage)이 발생하며, 소자 해상도 개선에 한계가 있다. Referring to Figure 1, a III-V image sensor based on existing flip chip bonding is manufactured using mesa isolation. However, as shown in FIG. 2, flip-chip bonding-based III-V image sensors suffer sidewall damage to small devices as the device size decreases, and there is a limit to improving device resolution.
아래의 실시예들은 건식 식각 없이 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서 및 그의 제조 방법에 관한 것으로, III-V 이미지 센서의 제조 공정에 있어 메사 형성에 의한 측벽 손상 및 후 공정 난이도 상승의 문제를 해결할 수 있는 공정을 제시하고 있다.The examples below relate to a CMOS ROIC integrated image sensor and its manufacturing method using ion implantation without dry etching, and solve the problems of sidewall damage due to mesa formation and increased post-process difficulty in the manufacturing process of III-V image sensors. We present a process that can solve the problem.
실시예들은 중이온(heavy ion) 주입(implantation)을 통해 해당 층의 저항을 높임으로써 물리적으로는 연결되어 있지만 전기적으로 픽셀(pixel)을 분리(isolation)하는 공정을 제공할 수 있다. Embodiments may provide a process for electrically isolating pixels although they are physically connected by increasing the resistance of the corresponding layer through heavy ion implantation.
III-V 이미지 센서는 기존의 Si CMOS 이미지 센서(Si CIS)가 관찰할 수 없는 적외선 검출이 가능한 장점이 있어 최근 시장의 요구에 따라 그 중요도가 커지고 있다. 기존의 III-V 이미지 센서 공정은 메사 식각 공정을 통해 픽셀화(pixelization)를 하였다. 그러나, 메사 식각 공정은 측벽의 결함을 야기하거나 단차 발생으로 인해 후 공정 시 공정 난이도를 높이게 되는 문제가 발생된다.III-V image sensors have the advantage of being able to detect infrared rays that cannot be observed by existing Si CMOS image sensors (Si CIS), so their importance is increasing according to recent market demands. The existing III-V image sensor process used pixelization through a mesa etching process. However, the mesa etching process causes defects in the side walls or increases the process difficulty during post-processing due to the generation of steps.
III-V 화합물은 중이온(heavy ion)이 주입(implantation)되게 되면 반도체 밴드갭(band gap) 내에 에너지 준위를 만들게 되어 반도체의 저항이 크게 커지는 물리적 현상이 발생된다. 이러한 물리적 현상을 III-V 이미지 센서의 픽셀 형성에 활용할 수 있다.When heavy ions are implanted in III-V compounds, an energy level is created within the semiconductor band gap, resulting in a physical phenomenon in which the resistance of the semiconductor increases significantly. This physical phenomenon can be utilized to form pixels in III-V image sensors.
실시예들에 따른 공정의 활용을 통해 물리적 식각 및 제거 없이 픽셀 간의 전기적 연결을 끊을 수 있기 때문에 후 공정이 매우 용이해지므로 양산성 향상에 기여할 수 있다.Through the use of processes according to embodiments, electrical connections between pixels can be cut without physical etching or removal, making post-processing much easier and contributing to improved mass productivity.
도 3은 일 실시예에 따른 모놀리식 집적 후 수행되는 후속 반도체 공정을 설명하기 위한 도면이다. Figure 3 is a diagram for explaining a subsequent semiconductor process performed after monolithic integration according to an embodiment.
일 실시예에 따른 모놀리식 집적(Monolithic integration) 방법 후, 후속 반도체 공정을 통해 III-V 이미지 센서의 해상도를 개선할 수 있다. After the monolithic integration method according to one embodiment, the resolution of the III-V image sensor can be improved through a subsequent semiconductor process.
도 3의 (a)에 도시된 바와 같이, III-V 이미지 센서는 수많은 감광 픽셀 센서들이 배열된 집적회로로, 각각의 픽셀은 빛을 감지하는 광 검출기와 신호를 증폭하는 능동 트랜지스터로 구성될 수 있다. As shown in (a) of Figure 3, the III-V image sensor is an integrated circuit in which numerous photosensitive pixel sensors are arranged, and each pixel can be composed of a photodetector that detects light and an active transistor that amplifies the signal. there is.
보다 구체적으로, III-V 이미지 센서는 ISP(Image Signal Processor)(310) 상에 픽셀 트랜지스터(pixel transistor)(320)가 적층되고, 픽셀 트랜지스터(320) 상에 빛을 감지하는 광 검출기(Photo detector)(330)가 구성될 수 있다. 여기서 ISP(310)는 보정과 영상 처리를 담당할 수 있으며, 픽셀 트랜지스터(320)는 신호를 증폭하고, 광 검출기(330)는 빛을 감지할 수 있다.More specifically, the III-V image sensor has a
이후, 도 3의 (b)에 도시된 바와 같이, 후속 반도체 공정이 진행될 수 있다. 후속 반도체 공정은 아래에서 도 4를 참조하여 보다 상세히 설명하기로 한다. Afterwards, as shown in (b) of FIG. 3, a subsequent semiconductor process may proceed. The subsequent semiconductor process will be described in more detail with reference to FIG. 4 below.
이와 같이, 모놀리식 집적 방법을 이용하여 광 검출기 층을 전사한 후 후속 반도체 공정을 거치면, 리소그래피(Lithography) 정렬을 통해 실질적 해상도의 한계가 없으며, 높은 필팩터(fill factor)를 가질 수 있다. 또한, 박막화 후 공정을 통해 픽셀간 크로스토크(crosstalk)가 없고, 웨이퍼 본딩을 포함하는 반도체 공정은 수율을 향상시킬 수 있다. 또한, 적층 픽셀 구조는 동일 면적에서 다중 파장 정보를 수집할 수 있다. In this way, if the photodetector layer is transferred using a monolithic integration method and then goes through a subsequent semiconductor process, there is no practical limit to resolution through lithography alignment and a high fill factor can be achieved. In addition, there is no crosstalk between pixels through the post-thinning process, and the semiconductor process including wafer bonding can improve yield. Additionally, the stacked pixel structure can collect multiple wavelength information in the same area.
한편, 일 실시예에 따른 모놀리식 집적 방법은 한국공개특허 10-2022-0083092호의 모놀리식 집적에 따른 이종 접합 구조의 이미지 센서 및 그의 제조 방법을 참조하여 제조될 수 있다. Meanwhile, the monolithic integration method according to an embodiment can be manufactured with reference to the image sensor of a heterojunction structure according to monolithic integration and its manufacturing method of Korean Patent Publication No. 10-2022-0083092.
도 4는 일 실시예에 따른 이온 주입을 이용한 픽셀화를 설명하기 위한 도면이다.FIG. 4 is a diagram for explaining pixelation using ion implantation according to an embodiment.
도 4를 참조하면, 일 실시예에 따른 모놀리식 집적 후 ISP(310), 픽셀 트랜지스터(320) 및 광 검출기(330)가 차례로 적층된 구조체를 형성할 수 있다. 이 구조체의 상측에서 이온을 주입함으로써 광 검출기(330)의 픽셀화를 수행할 수 있다. 여기서, 이온은 As+, Kr+, F+ 등이 사용될 수 있다. 이에 따라 픽셀화된 광 검출기(331)가 형성되며, 이 때 이식된 영역(Implanted region)이 형성될 수 있다. Referring to FIG. 4, after monolithic integration according to one embodiment, a structure in which the
실시예들은 물리적이 아닌 전기적 픽셀화로 후속 반도체 공정이 용이하다. Embodiments facilitate subsequent semiconductor processing through electrical pixelation rather than physical pixelation.
일 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서의 제조 방법은, ISP(Image Signal Processor) 상에 적층된 픽셀 트랜지스터를 준비하고, 기판 상에 적층된 광 검출기를 준비하는 단계, ISP 상에 적층된 픽셀 트랜지스터 및 기판 상에 적층된 광 검출기를 웨이퍼 본딩하는 단계, 웨이퍼 본딩을 통해 접합된 상태에서 기판을 제거하는 단계, ISP, 픽셀 트랜지스터 및 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입하는 단계, 및 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization)에 따라 전극이 형성되는 단계를 포함하여 이루어질 수 있다. A method of manufacturing a CMOS ROIC integrated image sensor using ion implantation according to an embodiment includes preparing a pixel transistor stacked on an ISP (Image Signal Processor), preparing a photo detector stacked on a substrate, and preparing a photo detector stacked on the ISP. Wafer bonding the pixel transistor stacked on the substrate and the photodetector stacked on the substrate, removing the substrate in a bonded state through wafer bonding, ions are extracted from the upper side of the structure in which the ISP, pixel transistor, and photodetector are sequentially stacked. It may include a step of implanting, and a step of forming an electrode according to pixelization using ion implantation for a photodetector.
여기서 웨이퍼 본딩하는 단계는, 트랜지스터 소자에 대해 기판과 광 검출기가 반전되도록 회전시킨 후, ISP 상에 적층된 픽셀 트랜지스터에 접합 매체를 이용하여 회전시킨 기판과 광 검출기를 웨이퍼 본딩할 수 있다. Here, in the wafer bonding step, the substrate and the photo detector are rotated so that they are inverted with respect to the transistor device, and then the rotated substrate and the photo detector can be wafer bonded to the pixel transistor stacked on the ISP using a bonding medium.
또한, 기판을 제거하는 단계는, 모놀리식 집적 방법을 이용하여 ISP, 픽셀 트랜지스터 및 광 검출기가 차례로 적층된 구조체를 형성할 수 있다. Additionally, in the step of removing the substrate, a structure in which an ISP, a pixel transistor, and a photo detector are sequentially stacked can be formed using a monolithic integration method.
또한, 이온을 주입하는 단계는, ISP, 픽셀 트랜지스터 및 광 검출기가 차례로 적층된 구조체의 상측에 마스크(Mask)를 구성하고, 마스크의 상측에서 이온을 주입할 수 있다. Additionally, in the step of injecting ions, a mask may be formed on the upper side of the structure in which the ISP, pixel transistor, and photo detector are sequentially stacked, and ions may be injected from the upper side of the mask.
실시예에 따라 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서의 제조 방법은 ISP, 픽셀 트랜지스터 및 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입함에 따라 광 검출기에 대해 이온 주입을 이용한 픽셀화 후, 상측에 다시 광 검출기를 적층시키고 이온 주입을 이용한 픽셀화를 수행하여, 다중 필름 적층 구조의 구조체를 형성하는 단계를 더 포함할 수 있다. According to an embodiment, a method of manufacturing a CMOS ROIC integrated image sensor using ion implantation involves pixelating the photodetector using ion implantation by injecting ions from the upper side of a structure in which an ISP, a pixel transistor, and a photodetector are sequentially stacked. The step of stacking a photo detector again on the upper side and performing pixelation using ion implantation to form a structure with a multi-film stack structure may be further included.
이와 같은 제조 방법에 따라 일 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서를 제조할 수 있다. According to this manufacturing method, a CMOS ROIC integrated image sensor using ion implantation according to an embodiment can be manufactured.
일 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서는, ISP, ISP 상에 적층되는 픽셀 트랜지스터, 및 픽셀 트랜지스터 상에 적층되는 광 검출기를 포함하고, 광 검출기에 대해 이온 주입을 이용한 픽셀화에 따라 전극이 형성될 수 있다. 이온 주입을 이용한 픽셀화에 따라 물리적으로는 연결되어 있지만 전기적으로 픽셀(pixel)을 분리(isolation)될 수 있다.A CMOS ROIC integrated image sensor using ion implantation according to an embodiment includes an ISP, a pixel transistor stacked on the ISP, and a photo detector stacked on the pixel transistor, and pixelation using ion implantation for the photo detector. Electrodes may be formed according to. Due to pixelization using ion implantation, pixels can be electrically isolated although they are physically connected.
실시예에 따라 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서는 픽셀화된 광 검출기 상에 적어도 하나 이상의 픽셀화된 광 검출기가 구성되어, 다중 필름 적층 구조의 구조체를 형성할 수 있다. According to an embodiment, a CMOS ROIC integrated image sensor using ion implantation may include at least one pixelated photo detector on a pixelated photo detector, thereby forming a structure with a multi-film stack structure.
여기서, 제조된 이미지 센서는 CMOS ROIC(Read-Out Integrated Circuit) 집적형 III-V 이미지 센서일 수 있다. Here, the manufactured image sensor may be a CMOS ROIC (Read-Out Integrated Circuit) integrated III-V image sensor.
이하에서는 도 5 내지 도 10을 참조하여 일 실시예에 따른 이온 주입을 이용한 CMOS ROIC 집적형 이미지 센서의 제조 방법을 보다 상세히 설명한다.Hereinafter, a method of manufacturing a CMOS ROIC integrated image sensor using ion implantation according to an embodiment will be described in more detail with reference to FIGS. 5 to 10.
도 5는 일 실시예에 따른 ISP 상에 구성된 픽셀 트랜지스터 및 기판 상에 구성된 광 검출기 필름을 나타내는 도면이다.Figure 5 is a diagram showing a pixel transistor configured on an ISP and a photodetector film configured on a substrate according to one embodiment.
도 5를 참조하면, 먼저 ISP(310) 상에 픽셀 트랜지스터(320)를 구성하고, 기판 상에 광 검출기(330)를 구성할 수 있다. 이 때, 광 검출기(330)는 광 검출기 필름으로 구성될 수 있다. Referring to FIG. 5, first, the
보다 구체적으로, 광다이오드 소자 및 트랜지스터 소자가 준비될 수 있으며, 광다이오드 소자는 기판(340) 및 광 검출기(330)을 포함할 수 있다. 기판(340)은 광 검출기(330)를 지지할 수 있고, 광 검출기(330)는 기판(340) 상에 적층될 수 있다. 이 때 광 검출기(330)는 기판(340) 상에 전사되거나, 기판(340) 상에서 성장될 수 있다. 다른 실시예들에서, 광 검출기(330)는 복수의 물질층(도시되지 않음)들이 적층된 구조를 가질 수 있다. 예를 들면, 물질층들 중 적어도 하나는 III-V족 원소로 형성될 수 있다. 또한 물질층들은 Si 또는 Ge와 같은 VI족 원소 또는 II-VI족 원소 중 적어도 하나로 형성될 수 있다. More specifically, a photodiode device and a transistor device may be prepared, and the photodiode device may include a
또한, 트랜지스터 소자는 ISP(310) 및 픽셀 트랜지스터(320)를 포함할 수 있다. ISP(310)는 픽셀 트랜지스터(320)를 지지할 수 있고, 픽셀 트랜지스터(320)는 ISP(310) 상에 적층될 수 있다. 이 때 픽셀 트랜지스터(320)는 ISP(310) 상에 전사되거나, ISP(310) 상에서 성장될 수 있다.Additionally, the transistor device may include an
도 6은 일 실시예에 따른 웨이퍼 본딩을 설명하기 위한 도면이다.Figure 6 is a diagram for explaining wafer bonding according to one embodiment.
도 6을 참조하면, 앞에서 준비한 ISP(310) 상에 구성된 픽셀 트랜지스터(320) 및 기판 상에 구성된 광 검출기(330) 필름을 접합 매체(Bonding medium)를 이용하여 접합시킬 수 있다. 즉, 광다이오드 소자 및 트랜지스터 소자를 접합 매체를 이용하여 접합시킬 수 있다. Referring to FIG. 6, the
보다 구체적으로, 광다이오드 소자가 트랜지스터 소자에 접합될 수 있으며, 이 때 트랜지스터 소자에 대해 기판(340)과 광 검출기(330)가 반전되도록, 광다이오드 소자가 회전될 수 있다. 이에 따라, ISP(310) 상에 픽셀 트랜지스터(320)가 배치되고, 픽셀 트랜지스터(320) 상에 광 검출기(330)가 배치되며, 광 검출기(330) 상에 기판(340)이 배치될 수 있다. 이 때, 픽셀 트랜지스터(320)와 광 검출기(330) 사이에는 접합 매체가 구성될 수 있다.More specifically, a photodiode device may be bonded to a transistor device, and the photodiode device may be rotated such that the
도 7은 일 실시예에 따른 모놀리식 집적 방법을 설명하기 위한 도면이다.Figure 7 is a diagram for explaining a monolithic integration method according to an embodiment.
도 7을 참조하면, 웨이퍼 본딩을 통해 접합된 상태에서 기판(340)을 제거함에 따라 광 검출기(330) 필름의 모놀리식 집적 방법을 이용할 수 있다. 이와 같이 기판(340)이 광 검출기(330)로부터 제거됨으로써, 광 검출기(330)가 외측으로 노출될 수 있다. Referring to FIG. 7 , by removing the
도 8은 일 실시예에 따른 이온 주입을 설명하기 위한 도면이다.Figure 8 is a diagram for explaining ion implantation according to one embodiment.
도 8을 참조하면, 모놀리식 집적 방법을 이용하여 구성된 ISP(310), 픽셀 트랜지스터(320) 및 광 검출기(330)가 차례로 적층된 구조체의 상측에 마스크(Mask)(360)를 구성하고, 마스크(360) 상측에서 이온(350)을 주입할 수 있다. 여기서, 이온(350)은 As+, Kr+, F+ 등이 사용될 수 있다. Referring to FIG. 8, a
도 9는 일 실시예에 따른 전극 형성을 설명하기 위한 도면이다.Figure 9 is a diagram for explaining electrode formation according to one embodiment.
도 9를 참조하면, 일 실시예에 따른 이온(350) 주입을 이용한 광 검출기(330)의 픽셀화(331)에 따라 전극이 형성될 수 있다. 이와 같이 중이온(heavy ion)이 주입되면 반도체 밴드갭(band gap) 내에 에너지 준위를 만들게 되어 반도체의 저항이 크게 커지는 물리적 현상이 발생하여 픽셀(331)을 형성할 수 있다. Referring to FIG. 9 , an electrode may be formed according to
이에 따라 실시예들은 물리적 식각 및 제거 없이 픽셀 간의 전기적 연결을 끊을 수 있다.Accordingly, embodiments can break electrical connections between pixels without physical etching or removal.
도 10은 일 실시예에 따른 다중 필름 적층을 설명하기 위한 도면이다.Figure 10 is a diagram for explaining multiple film stacking according to one embodiment.
도 10을 참조하면, 도 9에 도시된 바와 같이 광 검출기(330)에 이온(350) 주입을 통해 픽셀화한 후, 다시 이온(350) 주입을 통해 픽셀화된 광 검출기(331)를 적층시킬 수 있다. Referring to FIG. 10, as shown in FIG. 9, the
보다 구체적으로, 광 검출기(330)에 이온(350) 주입을 통해 픽셀화한 후, 픽셀화된 광 검출기(331)의 상측에 접합 매체를 이용하여 다시 광다이오드 소자를 접합시킬 수 있다. 이후, 도 7에 도시된 바와 같이 기판(340)을 제거하여 광 검출기(330)가 외측으로 노출되도록 하고, 도 8에 도시된 바와 같이 상측에 마스크(360)를 구성하고, 마스크(360) 상측에서 이온(350)을 주입함으로써, 광 검출기(330)의 픽셀화에 따라 전극이 형성될 수 있다. 이에 따라 다중 필름 적층 구조의 구조체를 형성할 수 있다. More specifically, after pixelating the
이상과 같이, 실시예들은 모놀리식 집적 후 이온 주입(ion implantation)으로 공정을 진행하는 방법을 제공한다. As described above, embodiments provide a method of performing a process using ion implantation after monolithic integration.
실시예들은 상부 소자 제작 기술이 메사 타입(mesa type)으로, 소자의 적층 방식에서 에폭시(epoxy)를 사용하지 않아 광학 손실(optical loss)을 최소화할 수 있다. 또한, 적외선 대역의 소자에만 특허가 집중되어 있지 않고 제한이 없다. In the embodiments, the upper device manufacturing technology is a mesa type, and epoxy is not used in the device stacking method, thereby minimizing optical loss. In addition, patents are not concentrated only on devices in the infrared band and are not limited.
또한, 실시예들은 ROIC와 결합하는 방법에 대해 인듐 펌프(indium bump) 대신 랜딩(landing) 방식을 사용할 수 있다. Additionally, embodiments may use a landing method instead of an indium pump for coupling with the ROIC.
이상에서 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.In the above, when a component is referred to as being “connected” or “connected” to another component, it may be directly connected to or connected to the other component, but other components may exist in between. It must be understood that there is. On the other hand, when it is mentioned that a component is “directly connected” or “directly connected” to another component, it should be understood that there are no other components in between.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “comprise” or “have” are intended to indicate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.
또한, 명세서에 기재된 "…부", "…모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In addition, terms such as “…unit” and “…module” used in the specification refer to a unit that processes at least one function or operation, and may be implemented as hardware, software, or a combination of hardware and software.
또한, 각 도면을 참조하여 설명하는 실시예의 구성 요소가 해당 실시예에만 제한적으로 적용되는 것은 아니며, 본 발명의 기술적 사상이 유지되는 범위 내에서 다른 실시예에 포함되도록 구현될 수 있으며, 또한 별도의 설명이 생략될지라도 복수의 실시예가 통합된 하나의 실시예로 다시 구현될 수도 있음은 당연하다.In addition, the components of the embodiments described with reference to each drawing are not limited to the corresponding embodiments, and may be implemented to be included in other embodiments within the scope of maintaining the technical spirit of the present invention, and may also be included in separate embodiments. Even if the description is omitted, it is natural that a plurality of embodiments may be re-implemented as a single integrated embodiment.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일하거나 관련된 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. In addition, when describing with reference to the accompanying drawings, identical or related reference numerals will be given to identical or related elements regardless of the reference numerals, and overlapping descriptions thereof will be omitted. In describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, various modifications and variations can be made by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims also fall within the scope of the claims described below.
Claims (10)
ISP(Image Signal Processor) 상에 적층된 픽셀 트랜지스터를 준비하고, 기판 상에 적층된 광 검출기를 준비하는 단계;
상기 ISP 상에 적층된 픽셀 트랜지스터 및 상기 기판 상에 적층된 광 검출기를 웨이퍼 본딩하는 단계;
상기 웨이퍼 본딩을 통해 접합된 상태에서 상기 기판을 제거하는 단계;
상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입하는 단계; 및
상기 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization)에 따라 전극이 형성되는 단계
를 포함하는, 이미지 센서의 제조 방법. In the method of manufacturing a CMOS ROIC integrated image sensor using ion implantation,
Preparing pixel transistors stacked on an image signal processor (ISP) and preparing a photo detector stacked on a substrate;
Wafer bonding a pixel transistor stacked on the ISP and a photo detector stacked on the substrate;
removing the substrate in a bonded state through the wafer bonding;
injecting ions from an upper side of a structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked; and
Forming an electrode according to pixelization using ion implantation for the photodetector
Including, a method of manufacturing an image sensor.
상기 웨이퍼 본딩하는 단계는,
상기 트랜지스터 소자에 대해 상기 기판과 상기 광 검출기가 반전되도록 회전시킨 후, 상기 ISP 상에 적층된 픽셀 트랜지스터에 접합 매체를 이용하여 회전시킨 상기 기판과 상기 광 검출기를 웨이퍼 본딩하는, 이미지 센서의 제조 방법.According to paragraph 1,
The wafer bonding step is,
A method of manufacturing an image sensor, wherein the substrate and the photodetector are rotated to be inverted with respect to the transistor element, and then the rotated substrate and the photodetector are wafer bonded to the pixel transistor stacked on the ISP using a bonding medium. .
상기 기판을 제거하는 단계는,
모놀리식 집적 방법을 이용하여 상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체를 형성하는, 이미지 센서의 제조 방법.According to paragraph 1,
The step of removing the substrate is,
A method of manufacturing an image sensor, wherein a structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked is formed using a monolithic integration method.
상기 이온을 주입하는 단계는,
상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에 마스크(Mask)를 구성하고, 상기 마스크의 상측에서 이온을 주입하는, 이미지 센서의 제조 방법.According to paragraph 1,
The step of injecting the ions is,
A method of manufacturing an image sensor, wherein a mask is formed on an upper side of a structure in which the ISP, the pixel transistor, and the photo detector are sequentially stacked, and ions are injected from the upper side of the mask.
상기 전극이 형성되는 단계는,
이온 주입을 이용한 픽셀화(pixelization)에 따라 물리적으로는 연결되어 있지만 전기적으로 픽셀(pixel)을 분리(isolation)되는, 이미지 센서의 제조 방법.According to paragraph 1,
The step in which the electrode is formed is,
A method of manufacturing an image sensor in which pixels are physically connected but electrically isolated through pixelization using ion implantation.
상기 ISP, 상기 픽셀 트랜지스터 및 상기 광 검출기가 차례로 적층된 구조체의 상측에서 이온을 주입함에 따라 상기 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization) 후, 상측에 다시 광 검출기를 적층시키고 이온 주입을 이용한 픽셀화(pixelization)를 수행하여, 다중 필름 적층 구조의 구조체를 형성하는 단계
를 더 포함하는, 이미지 센서의 제조 방법. According to paragraph 1,
As ions are injected from the upper side of the structure in which the ISP, the pixel transistor, and the photodetector are sequentially stacked, the photodetector is pixelized using ion implantation, and then the photodetector is stacked again on the upper side and ion implantation is performed. Forming a structure with a multi-film laminated structure by performing pixelization using
A method of manufacturing an image sensor, further comprising:
제조된 상기 이미지 센서는,
CMOS ROIC(Read-Out Integrated Circuit) 집적형 III-V 이미지 센서인 것
을 특징으로 하는, 이미지 센서의 제조 방법.According to paragraph 1,
The manufactured image sensor was,
CMOS ROIC (Read-Out Integrated Circuit) integrated III-V image sensor
A method of manufacturing an image sensor, characterized by:
ISP(Image Signal Processor);
상기 ISP 상에 적층되는 픽셀 트랜지스터; 및
상기 픽셀 트랜지스터 상에 적층되는 광 검출기
를 포함하고,
상기 광 검출기에 대해 이온 주입을 이용한 픽셀화(pixelization)에 따라 전극이 형성되는, 이미지 센서. In the CMOS ROIC integrated image sensor using ion implantation,
Image Signal Processor (ISP);
a pixel transistor stacked on the ISP; and
A photo detector stacked on the pixel transistor
Including,
An image sensor in which electrodes are formed according to pixelization using ion implantation for the photodetector.
픽셀화된 상기 광 검출기 상에 적어도 하나 이상의 픽셀화된 상기 광 검출기가 구성되어, 다중 필름 적층 구조의 구조체를 형성하는 것
을 특징으로 하는, 이미지 센서. According to clause 8,
Configuring at least one pixelated photo detector on the pixelated photo detector to form a multi-film stacked structure.
Characterized by an image sensor.
제조된 상기 이미지 센서는,
CMOS ROIC(Read-Out Integrated Circuit) 집적형 III-V 이미지 센서인 것
을 특징으로 하는, 이미지 센서. According to clause 8,
The manufactured image sensor was,
CMOS ROIC (Read-Out Integrated Circuit) integrated III-V image sensor
Characterized by an image sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220119925A KR20240040971A (en) | 2022-09-22 | 2022-09-22 | Cmos roic integrated image sensor using ion implantation and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220119925A KR20240040971A (en) | 2022-09-22 | 2022-09-22 | Cmos roic integrated image sensor using ion implantation and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240040971A true KR20240040971A (en) | 2024-03-29 |
Family
ID=90483631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220119925A KR20240040971A (en) | 2022-09-22 | 2022-09-22 | Cmos roic integrated image sensor using ion implantation and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240040971A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220083092A1 (en) | 2019-01-10 | 2022-03-17 | Makersan Makina Otomotiv Sanayi Ticaret Anonim Sirketi | Joystick movable in multi-axes with enhanced security |
-
2022
- 2022-09-22 KR KR1020220119925A patent/KR20240040971A/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220083092A1 (en) | 2019-01-10 | 2022-03-17 | Makersan Makina Otomotiv Sanayi Ticaret Anonim Sirketi | Joystick movable in multi-axes with enhanced security |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859033B2 (en) | Wafer level processing for backside illuminated sensors | |
| US8076746B2 (en) | Back-illuminated image sensors having both frontside and backside photodetectors | |
| EP2590220B1 (en) | Method, apparatus and system for providing improved full well capacity in an image sensor pixel | |
| US7915067B2 (en) | Backside illuminated image sensor with reduced dark current | |
| JP5577965B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| US20100330728A1 (en) | Method of aligning elements in a back-illuminated image sensor | |
| US8211732B2 (en) | Image sensor with raised photosensitive elements | |
| US8018016B2 (en) | Back-illuminated image sensors having both frontside and backside photodetectors | |
| CN109997229B (en) | Solid-state imaging element, method of manufacturing the same, and imaging apparatus | |
| JP2009507392A (en) | Backside thinned image sensor with integrated lens stack | |
| KR101545630B1 (en) | Method for Manufacturing Back Side Illumination Image Sensor | |
| US20100327389A1 (en) | Back-illuminated image sensors having both frontside and backside photodetectors | |
| US7879638B2 (en) | Backside illuminated imager and method of fabricating the same | |
| US20130256822A1 (en) | Method and device with enhanced ion doping | |
| JP2011114292A (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus, and semiconductor element and method of manufacturing the same | |
| US8178381B2 (en) | Back side illumination image sensor and method for manufacturing the same | |
| US9312292B2 (en) | Back side illumination image sensor and manufacturing method thereof | |
| KR20240040971A (en) | Cmos roic integrated image sensor using ion implantation and manufacturing method thereof | |
| JP2006054262A (en) | Solid-state imaging device | |
| US9263495B2 (en) | Image sensor and fabricating method thereof | |
| US20100079637A1 (en) | Image Sensor and Method For Manufacturing the Same | |
| US8193022B2 (en) | Back side illuminaton image sensor and method for manufacturing the same | |
| US20240038800A1 (en) | Image Sensor with a Bond Pad | |
| KR20100080224A (en) | Method for manufacturing back side illumination image sensor | |
| JPH0590562A (en) | Manufacturing method of solid-state image pick-up device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |