KR20240038395A - Method and Apparatus for Predicting Defect of Power Semiconductor - Google Patents

Method and Apparatus for Predicting Defect of Power Semiconductor Download PDF

Info

Publication number
KR20240038395A
KR20240038395A KR1020220117166A KR20220117166A KR20240038395A KR 20240038395 A KR20240038395 A KR 20240038395A KR 1020220117166 A KR1020220117166 A KR 1020220117166A KR 20220117166 A KR20220117166 A KR 20220117166A KR 20240038395 A KR20240038395 A KR 20240038395A
Authority
KR
South Korea
Prior art keywords
power semiconductor
temperature
semiconductor device
temperature sensing
voltage
Prior art date
Application number
KR1020220117166A
Other languages
Korean (ko)
Inventor
강인호
김종현
김형우
문정현
서재화
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020220117166A priority Critical patent/KR20240038395A/en
Publication of KR20240038395A publication Critical patent/KR20240038395A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Power Conversion In General (AREA)

Abstract

전력반도체소자의 불량 예측을 위한 방법 및 장치를 개시한다.
본 개시의 일 측면에 의하면, 전력반도체소자에 내장된 제1 온도센싱소자 및 상기 전력반도체소자의 외부에 배치된 제2 온도센싱소자를 이용하여 상기 전력반도체소자의 불량을 예측하는 방법으로서, 상기 전력반도체소자가 동작하는 동안에 측정된 상기 제1 온도센싱소자의 전압을, 상기 제1 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제1 관계식에 적용하여, 상기 전력반도체소자의 접합부 온도를 추정하는 과정; 상기 전력반도체소자가 동작하는 동안에 측정된 상기 제2 온도센싱소자의 전압을, 상기 제2 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제2 관계식에 적용하여, 상기 전력반도체소자의 외부 온도를 추정하는 과정; 및 상기 전력반도체소자의 접합부 온도 및 외부 온도를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 판단하는 과정을 포함하는 것을 특징으로 하는, 방법을 제공한다.Disclosed is a method and device for predicting defects in power semiconductor devices.
According to one aspect of the present disclosure, there is provided a method of predicting a defect in the power semiconductor device using a first temperature sensing device built in the power semiconductor device and a second temperature sensing device disposed outside the power semiconductor device, the method comprising: The voltage of the first temperature sensing element measured while the power semiconductor element is operating is applied to a preset first relational equation representing the relationship between the voltage and temperature of the first temperature sensing element, and the junction temperature of the power semiconductor element is The process of estimating; The voltage of the second temperature sensing element measured while the power semiconductor element is operating is applied to a preset second relational equation representing the relationship between the voltage and temperature of the second temperature sensing element, and the outside of the power semiconductor element is The process of estimating temperature; and a process of determining the possibility of a defect occurring in the power semiconductor device based on the junction temperature and external temperature of the power semiconductor device.

Description

전력반도체소자의 불량 예측을 위한 방법 및 장치{Method and Apparatus for Predicting Defect of Power Semiconductor}Method and Apparatus for Predicting Defect of Power Semiconductor}

본 개시는 전력반도체소자의 불량 예측에 관한 것이다.This disclosure relates to predicting failure of power semiconductor devices.

이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.The content described below simply provides background information related to this embodiment and does not constitute prior art.

전력반도체소자는 큰 전류의 흐름을 제어할 수 있는 반도체로서 MOSFET이나 IGBT(Insulated Gate Bipolar Transistor)와 같은 스위치소자 및/또는 다이오드 등으로 구성된다. 이들 소자는 수천 볼트 혹은 수백 암페어의 전류를 흘릴 수 있을 정도로 내구성이 강하지만 부하의 운전조건 혹은 주변환경(예컨대, 진동, 열, 또는 잡음 등)에 따라 쉽게 파괴될 수도 있다.Power semiconductor devices are semiconductors that can control the flow of large currents and consist of switch devices such as MOSFETs or IGBTs (Insulated Gate Bipolar Transistors) and/or diodes. These devices are durable enough to carry thousands of volts or hundreds of amperes of current, but they can be easily destroyed depending on the operating conditions of the load or the surrounding environment (e.g., vibration, heat, or noise).

전력반도체소자의 불량을 예측하기 위한 기술의 일 예로, 동작중인 전력반도체소자의 게이트 전류, 드레인 전류 및 드레인 전압을 이용하여 전력반도체소자의 접합부 온도를 추정하고, 이로부터 전력반도체소자의 불량 발생 가능성을 판단하는 방식이 있다.As an example of a technology for predicting defects in power semiconductor devices, the junction temperature of the power semiconductor device is estimated using the gate current, drain current, and drain voltage of the power semiconductor device in operation, and the possibility of defects in the power semiconductor device from this is estimated. There is a way to judge.

그러나 이러한 종래기술은, 전력반도체소자가 실제 시스템에 적용되어 사용되는 경우 노이즈에 의해 정확한 드레인 전류 및 드레인 전압을 측정할 수 없고, 이에 따라 접합부 온도 추정의 정확성이 떨어지게 된다는 문제점이 있다. 특히, 종래기술에서는, 드레인 저항의 열화 발생이 용이한 화합물 반도체(예컨대, SiC, GaN 또는 Ga2O3 등) 기반의 전력반도체소자를 사용할 경우 접합부 온도 추정이 더욱 부정확해진다.However, this prior art has a problem in that when power semiconductor devices are applied and used in an actual system, accurate drain current and drain voltage cannot be measured due to noise, and thus the accuracy of junction temperature estimation is reduced. In particular, in the prior art, when power semiconductor devices based on compound semiconductors (eg, SiC, GaN, or Ga 2 O 3 ), which are prone to drain resistance deterioration, are used, junction temperature estimation becomes more inaccurate.

본 개시는, 전력반도체소자 혹은 모듈의 응용의 동작 과정에서 발생하는 노이즈 및/또는 전력반도체소자의 열화에 강한, 불량 예측 방법 및 장치를 제공하는 데 일 목적이 있다.The purpose of the present disclosure is to provide a defect prediction method and device that is resistant to noise and/or deterioration of the power semiconductor device or module that occurs during the operation of the application.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned can be clearly understood by those skilled in the art from the description below.

본 개시의 일 측면에 의하면, 전력반도체소자에 내장된 제1 온도센싱소자 및 상기 전력반도체소자의 외부에 배치된 제2 온도센싱소자를 이용하여 상기 전력반도체소자의 불량을 예측하는 방법으로서, 상기 전력반도체소자가 동작하는 동안에 측정된 상기 제1 온도센싱소자의 전압을, 상기 제1 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제1 관계식에 적용하여, 상기 전력반도체소자의 접합부 온도를 추정하는 과정; 상기 전력반도체소자가 동작하는 동안에 측정된 상기 제2 온도센싱소자의 전압을, 상기 제2 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제2 관계식에 적용하여, 상기 전력반도체소자의 외부 온도를 추정하는 과정; 및 상기 전력반도체소자의 접합부 온도 및 외부 온도를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 판단하는 과정을 포함하는 것을 특징으로 하는, 방법을 제공한다.According to one aspect of the present disclosure, there is provided a method of predicting a defect in the power semiconductor device using a first temperature sensing device built in the power semiconductor device and a second temperature sensing device disposed outside the power semiconductor device, the method comprising: The voltage of the first temperature sensing element measured while the power semiconductor element is operating is applied to a preset first relational equation representing the relationship between the voltage and temperature of the first temperature sensing element, and the junction temperature of the power semiconductor element is The process of estimating; The voltage of the second temperature sensing element measured while the power semiconductor element is operating is applied to a preset second relational equation representing the relationship between the voltage and temperature of the second temperature sensing element, and the outside of the power semiconductor element is The process of estimating temperature; and a process of determining the possibility of a defect occurring in the power semiconductor device based on the junction temperature and external temperature of the power semiconductor device.

본 개시의 다른 측면에 의하면, 전력반도체소자에 내장된 제1 온도센싱소자 및 상기 전력반도체소자의 외부에 배치된 제2 온도센싱소자를 이용하여 상기 전력반도체소자의 불량을 예측하기 위한 컴퓨팅 디바이스로서, 명령어들을 저장하는 메모리; 및 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 명령어들을 실행함으로써, 상기 전력반도체소자가 동작하는 동안에 측정된 상기 제1 온도센싱소자의 전압을, 상기 제1 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제1 관계식에 적용하여, 상기 전력반도체소자의 접합부 온도를 추정하는 과정; 상기 전력반도체소자가 동작하는 동안에 측정된 상기 제2 온도센싱소자의 전압을, 상기 제2 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제2 관계식에 적용하여, 상기 전력반도체소자의 외부 온도를 추정하는 과정; 및 상기 전력반도체소자의 접합부 온도 및 외부 온도를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 판단하는 과정을 수행하도록 구성된, 컴퓨팅 디바이스를 제공한다.According to another aspect of the present disclosure, a computing device for predicting defects in the power semiconductor device using a first temperature sensing element built in the power semiconductor device and a second temperature sensing device disposed outside the power semiconductor device. , memory for storing instructions; and at least one processor, wherein the at least one processor executes the instructions to determine the voltage of the first temperature sensing element measured while the power semiconductor device is operating, and the voltage of the first temperature sensing element. A process of estimating the junction temperature of the power semiconductor device by applying a preset first relational equation representing the relationship between temperatures; The voltage of the second temperature sensing element measured while the power semiconductor element is operating is applied to a preset second relational equation representing the relationship between the voltage and temperature of the second temperature sensing element, and the outside of the power semiconductor element is The process of estimating temperature; and a computing device configured to perform a process of determining the possibility of a defect occurring in the power semiconductor device based on the junction temperature and external temperature of the power semiconductor device.

일부 실시예에서, 상기 판단하는 과정은 상기 추정된 접합부 온도 및 외부 온도 간의 차를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 나타내는 매개변수의 값을 산출하는 과정을 포함할 수 있다. In some embodiments, the determining process may include calculating a value of a parameter indicating the possibility of a defect occurring in the power semiconductor device based on the difference between the estimated junction temperature and the external temperature.

일부 실시예에서, 상기 판단하는 과정은, 상기 추정된 접합부 온도의 변화량, 상기 추정된 외부 온도의 변화량, 상기 추정된 접합부 온도의 평균치, 및 상기 추정된 외부 온도의 평균치를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 나타내는 매개변수의 값을 산출하는 과정을 포함할 수 있다. In some embodiments, the determining process is based on the estimated change in junction temperature, the estimated change in external temperature, the estimated average value of the junction temperature, and the estimated average value of the external temperature, the power semiconductor It may include a process of calculating the value of a parameter indicating the possibility of a defect occurring in the device.

일부 실시예에서, 상기 추정된 접합부 온도의 변화량 및 상기 추정된 외부 온도의 변화량은, 복수의 시점에서 추정된 온도들 간의 차 또는 추정된 온도의 시간에 대한 변화량을 포함할 수 있다. In some embodiments, the estimated change in junction temperature and the estimated change in external temperature may include a difference between temperatures estimated at a plurality of time points or a change in estimated temperature over time.

일부 실시예에서, 상기 방법은, 상기 전력반도체소자에 불량이 발생한 것으로 판단되면, 불량 발생을 알리는 신호를 출력하는 과정을 추가로 포함할 수 있다. In some embodiments, the method may further include, when it is determined that a defect has occurred in the power semiconductor device, outputting a signal notifying the occurrence of the defect.

일부 실시예에서, 상기 제2 온도센싱소자는, 상기 전력반도체소자와 동일한 기판 상에 배치된 온도센싱소자일 수 있다. 일부 실시예에서, 상기 제1 온도센싱소자는 PN 접합 다이오드이고, 상기 제2 온도센싱소자는 PN 접합 다이오드 또는 NTC 서미스터일 수 있다. In some embodiments, the second temperature sensing element may be a temperature sensing element disposed on the same substrate as the power semiconductor element. In some embodiments, the first temperature sensing element may be a PN junction diode, and the second temperature sensing element may be a PN junction diode or an NTC thermistor.

본 개시의 실시예에 의하면, 열원인 전력반도체 소자의 자체 구조에서 추출할 수 있는 전기적 파라미터(예컨대, 문턱 전압, 온 저항, 바디 다이오드의 순방향 전압강하 등)를 사용하지 않고 접합부 온도를 추정함으로써, 노이즈 또는 소자의 열화에 의한 온도 추정 부정확도를 낮출 수 있다. 또한, 상기와 같이 얻어진 정확한 접합부 온도를 이용하여 불량 예측을 수행하기 때문에 불량 예측의 정확도를 높일 수 있다.According to an embodiment of the present disclosure, by estimating the junction temperature without using electrical parameters (e.g., threshold voltage, on-resistance, forward voltage drop of the body diode, etc.) that can be extracted from the structure of the power semiconductor device, which is a heat source, Temperature estimation inaccuracy due to noise or device deterioration can be reduced. In addition, since defect prediction is performed using the exact junction temperature obtained as above, the accuracy of defect prediction can be increased.

본 개시의 실시예에 의하면, 불량 예측을 위해 전력반도체 소자의 접합부 온도차 및 기판의 온도차를 이용하며, 온도의 절대치뿐만 아니라 시간에 대한 변화량을 이용함으로써, 실제 불량 메카니즘에 근접한 접근이 가능하다.According to an embodiment of the present disclosure, the temperature difference between the junction of the power semiconductor device and the temperature difference of the substrate are used to predict defects, and by using not only the absolute value of temperature but also the change over time, it is possible to approach the actual defect mechanism closely.

본 개시의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The effects of the present disclosure are not limited to the effects mentioned above, and other effects not mentioned may be clearly understood by those skilled in the art from the description below.

도 1은 본 개시의 일 실시예에 따른, 전력반도체소자의 불량 예측을 위한 장치를 설명하기 위한 개념도이다.
도 2는 본 개시의 일 실시예에 따른, 전력반도체소자의 불량 예측 방법을 나타내는 흐름도이다.
도 3은 본 개시의 일 실시예에 따른, 전압-온도 관계식 산출 과정을 설명하기 위한 흐름도이다.
도 4는 본 개시의 일 실시예에 따른, 전력반도체소자의 불량 발생 가능성 판단 과정을 설명하기 위한 흐름도이다.
도 5는 본 개시의 일 실시예에 따른, 동작 중인 상태인 전력반도체소자의 게이트 전압, 접합부 온도, 드레인 전류, 드레인 전압 및 기판 온도의 파형을 나타내는 그래프이다.1 is a conceptual diagram illustrating an apparatus for predicting failure of a power semiconductor device according to an embodiment of the present disclosure.
Figure 2 is a flowchart showing a method for predicting failure of a power semiconductor device according to an embodiment of the present disclosure.
Figure 3 is a flowchart for explaining the process of calculating the voltage-temperature relationship according to an embodiment of the present disclosure.
FIG. 4 is a flowchart illustrating a process for determining the possibility of a defect occurring in a power semiconductor device according to an embodiment of the present disclosure.
FIG. 5 is a graph showing waveforms of gate voltage, junction temperature, drain current, drain voltage, and substrate temperature of a power semiconductor device in an operating state, according to an embodiment of the present disclosure.

이하, 본 개시의 일부 실시예들을 예시적인 도면을 이용해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present disclosure will be described in detail using exemplary drawings. When adding reference signs to components in each drawing, it should be noted that the same components are given the same reference numerals as much as possible even if they are shown in different drawings. Additionally, in describing the present disclosure, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present disclosure, the detailed description will be omitted.

본 개시에 따른 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, i), ii), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례나 순서 등이 한정되지 않는다. 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. In describing the components of the embodiment according to the present disclosure, symbols such as first, second, i), ii), a), and b) may be used. These codes are only used to distinguish the component from other components, and the nature, sequence, or order of the component is not limited by the code. In the specification, when a part is said to 'include' or 'have' a certain element, this means that it does not exclude other elements, but may further include other elements, unless explicitly stated to the contrary. .

첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 개시의 예시적인 실시형태를 설명하고자 하는 것이며, 본 개시가 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.The detailed description set forth below in conjunction with the accompanying drawings is intended to describe exemplary embodiments of the present disclosure and is not intended to represent the only embodiments in which the present disclosure may be practiced.

도 1은 본 개시의 일 실시예에 따른, 전력반도체소자의 불량 예측을 위한 장치를 설명하기 위한 개념도이다. 1 is a conceptual diagram illustrating an apparatus for predicting failure of a power semiconductor device according to an embodiment of the present disclosure.

본 개시의 일 실시예에 따른 컴퓨팅 디바이스(10)는, 전력반도체모듈(12)로부터 획득되는 제1 전압(VT1) 및 제2 전압(VT2)을 이용하여, 전력반도체모듈(12) 내의 전력반도체소자(120)의 불량을 예측할 수 있다. 이러한 컴퓨팅 디바이스(10)는, 명령어들을 저장하는 메모리 및 적어도 하나의 프로세서를 포함할 수 있다. 또한, 컴퓨팅 디바이스(10)는 제1 전압(VT1) 및 제2 전압(VT2)을 각각 디지털신호로 변환시키는 아날로그-디지털 변환기(Analog-to-Digital converter, ADC)를 더 포함할 수도 있다. 실시예들에 따라, 아날로그-디지털 변환기는 전력반도체모듈(12)과 컴퓨팅 디바이스(10) 사이에 별도로 구비될 수도 있다. The computing device 10 according to an embodiment of the present disclosure uses the first voltage (VT 1 ) and the second voltage (VT 2 ) obtained from the power semiconductor module 12 to Defects in the power semiconductor device 120 can be predicted. This computing device 10 may include memory for storing instructions and at least one processor. In addition, the computing device 10 may further include an analog-to-digital converter (ADC) that converts the first voltage (VT 1 ) and the second voltage (VT 2 ) into digital signals, respectively. . Depending on embodiments, the analog-to-digital converter may be separately provided between the power semiconductor module 12 and the computing device 10.

전력반도체모듈(12)은, 온도에 따라 전기적 특성이 변화하는 제1 온도센싱소자(122) 및 제2 온도센싱소자(124)를 포함할 수 있다. 컴퓨팅 디바이스(10)가 측정하는 제1 전압(VT1) 및 제2 전압(VT2)은 각각 제1 온도센싱소자(122) 및 제2 온도센싱소자(124)의 양단 전압일 수 있다.The power semiconductor module 12 may include a first temperature sensing element 122 and a second temperature sensing element 124 whose electrical characteristics change depending on temperature. The first voltage (VT 1 ) and the second voltage (VT 2 ) measured by the computing device 10 may be voltages across the first temperature sensing element 122 and the second temperature sensing element 124, respectively.

제1 온도센싱소자(122)는 전력반도체소자(120)의 접합부 온도를 측정하기 위한 소자로, 전력반도체소자(120)에 내장될 수 있다. 제1 온도센싱소자(122)는 예컨대, PN 접합 다이오드일 수 있다. The first temperature sensing element 122 is an element for measuring the temperature of the junction of the power semiconductor element 120, and may be built into the power semiconductor element 120. The first temperature sensing element 122 may be, for example, a PN junction diode.

제2 온도센싱소자(124)는 기판(126)의 온도 또는 케이스(128)의 온도를 측정하기 위한 소자로, 전력반도체소자(120)의 외부에 배치될 수 있으며, 바람직하게는, 전력반도체소자(120)와 동일한 기판(126) 상에 배치될 수 있다. 제2 온도센싱소자(124)는, 예컨대, PN 접합 다이오드 또는 NTC 서미스터(NTC Thermistor)일 수 있다.The second temperature sensing element 124 is an element for measuring the temperature of the substrate 126 or the temperature of the case 128, and may be disposed outside the power semiconductor element 120, preferably the power semiconductor element. It may be disposed on the same substrate 126 as 120. The second temperature sensing element 124 may be, for example, a PN junction diode or an NTC thermistor.

이하, 도 2 내지 도 5를 참조하여, 전력반도체소자의 불량 예측을 위한, 컴퓨팅 디바이스(10)의 동작을 설명하도록 한다.Hereinafter, with reference to FIGS. 2 to 5, the operation of the computing device 10 for predicting failure of a power semiconductor device will be described.

도 2는 본 개시의 일 실시예에 따른, 전력반도체소자의 불량 예측 방법을 나타내는 흐름도이다. Figure 2 is a flowchart showing a method for predicting failure of a power semiconductor device according to an embodiment of the present disclosure.

컴퓨팅 디바이스(10)는 전력반도체소자(120)에 내장된 제1 온도센싱소자(122)의 전압과 전력반도체소자(120)의 접합부 온도 간의 관계를 나타내는 제1 관계식을 결정할 수 있다(S200). 컴퓨팅 디바이스(10)는 온도를 변화시키며 측정한 제1 온도센싱소자(122)의 전압을 기초로 제1 관계식을 도출할 수 있다.The computing device 10 may determine a first relational expression representing the relationship between the voltage of the first temperature sensing element 122 embedded in the power semiconductor element 120 and the junction temperature of the power semiconductor element 120 (S200). The computing device 10 may derive a first relational expression based on the voltage of the first temperature sensing element 122 measured while changing the temperature.

컴퓨팅 디바이스(10)는 전력반도체소자(120)의 외부에 배치된 제2 온도센싱소자(124)의 전압과 전력반도체소자(120)의 외부 온도 간의 관계를 나타내는 제2 관계식을 결정할 수 있다(S220). 컴퓨팅 디바이스(10)는 온도별 변화시키며 측정한 제2 온도센싱소자(124)의 전압을 이용하여, 제2 관계식을 도출할 수 있다. 여기서, 전력반도체소자(120)의 외부 온도는, 예컨대, 전력반도체소자(120)가 배치된 기판(126) 또는 케이스(128)의 온도일 수 있다. The computing device 10 may determine a second relational expression representing the relationship between the voltage of the second temperature sensing element 124 disposed outside the power semiconductor element 120 and the external temperature of the power semiconductor element 120 (S220) ). The computing device 10 may derive a second relational expression using the voltage of the second temperature sensing element 124 measured while changing the temperature. Here, the external temperature of the power semiconductor device 120 may be, for example, the temperature of the substrate 126 or case 128 on which the power semiconductor device 120 is disposed.

컴퓨팅 디바이스(10)는 전력반도체소자(120)가 동작하는 동안에 측정된 제1 온도센싱소자(122)의 전압을 제1 관계식에 적용하여, 전력반도체소자(120)의 접합부 온도를 추정할 수 있다(S240).The computing device 10 can estimate the junction temperature of the power semiconductor device 120 by applying the voltage of the first temperature sensing device 122 measured while the power semiconductor device 120 is operating to the first relational equation. (S240).

컴퓨팅 디바이스(10)는 전력반도체소자(120)가 동작하는 동안에 측정된 제2 온도센싱소자(124)의 전압을 제2 관계식에 적용하여, 전력반도체소자(120)의 외부 온도를 추정할 수 있다(S260).The computing device 10 may estimate the external temperature of the power semiconductor device 120 by applying the voltage of the second temperature sensing device 124 measured while the power semiconductor device 120 is operating to the second relational equation. (S260).

컴퓨팅 디바이스(10)는 전력반도체소자의 접합부 온도 및 외부 온도를 기초로, 전력반도체소자의 불량 발생 가능성을 판단할 수 있다(S280).The computing device 10 may determine the possibility of a defect occurring in the power semiconductor device based on the junction temperature and external temperature of the power semiconductor device (S280).

한편, 본 개시의 일 실시예에서, 전력반도체소자(120)가 동작하는 동안은, 전력반도체소자(120)가 전력변환시스템에 적용되어 소정의 응용(또는 부하)을 구동시키기 위해 동작하는 동안을 의미할 수 있다. 예를 들어, 전력반도체소자(120)가 차량용 모터구동시스템에 적용되는 경우, 모터를 구동시키기 위해 전력반도체소자(120)가 동작하는 시간 구간을 의미할 수 있다. 즉, 본 개시의 일 실시예에 따른 컴퓨팅 디바이스(10)는, 전력반도체소자(120)의 불량 발생 가능성을 판단하기 위한 별도의 측정 구간을 두거나 또는 전력반도체소자(120)에 별도의 신호를 인가하지 않고도, 전력반도체소자(120)가 응용(또는 부하)을 구동시키기 위해 일반적으로 동작하는 동안에 실시간으로 전력반도체소자의 불량을 예측할 수 있다.Meanwhile, in one embodiment of the present disclosure, while the power semiconductor device 120 is operating, the power semiconductor device 120 is applied to the power conversion system and operates to drive a predetermined application (or load). It can mean. For example, when the power semiconductor device 120 is applied to a motor drive system for a vehicle, this may mean a time period during which the power semiconductor device 120 operates to drive the motor. That is, the computing device 10 according to an embodiment of the present disclosure provides a separate measurement section to determine the possibility of a defect occurring in the power semiconductor device 120 or applies a separate signal to the power semiconductor device 120. Without doing so, defects in the power semiconductor device 120 can be predicted in real time while the power semiconductor device 120 is generally operating to drive an application (or load).

도 3은 본 개시의 일 실시예에 따른, 전압-온도 관계식 산출 과정을 설명하기 위한 흐름도이다. Figure 3 is a flowchart for explaining the process of calculating the voltage-temperature relationship according to an embodiment of the present disclosure.

이하, 도 3을 참조하여, 도 2의 과정 S200 및/또는 과정 S220에서의 컴퓨팅 디바이스(10)의 구체적인 동작을 설명하도록 한다. 도 3에서 온도센싱소자는 제1 온도센싱소자(122) 및/또는 제2 온도센싱소자(124)를 의미할 수 있다. 한편, 도 3에 도시된 과정들은 전력반도체모듈(12) 또는 이를 포함하는 전력변환시스템의 제조 또는 시험 공정에서 수행될 수 있으나, 이에 한정되는 것은 아니다. Hereinafter, with reference to FIG. 3, specific operations of the computing device 10 in process S200 and/or process S220 of FIG. 2 will be described. In FIG. 3, the temperature sensing element may refer to the first temperature sensing element 122 and/or the second temperature sensing element 124. Meanwhile, the processes shown in FIG. 3 may be performed in the manufacturing or testing process of the power semiconductor module 12 or a power conversion system including the same, but are not limited thereto.

컴퓨팅 디바이스(10)는 온도센싱소자에 의해 감지될 온도를 소정의 테스트 온도로 설정할 수 있다(S300). 예컨대, 컴퓨팅 디바이스(10)는 전력반도체모듈(12) 또는 전력반도체소자(120)의 외부에 설치된 히터(미도시)를 이용하여, 온도를 조절할 수 있으나, 이에 한정되는 것은 아니다.The computing device 10 may set the temperature to be sensed by the temperature sensing element to a predetermined test temperature (S300). For example, the computing device 10 may control the temperature using a heater (not shown) installed outside the power semiconductor module 12 or the power semiconductor element 120, but the temperature is not limited thereto.

컴퓨팅 디바이스(10)는 온도센싱소자의 전압을 측정할 수 있다(S320). 컴퓨팅 디바이스(10)는 측정된 전압과, 설정한 테스트 온도를 기록할 수 있다. The computing device 10 can measure the voltage of the temperature sensing element (S320). Computing device 10 may record the measured voltage and the set test temperature.

컴퓨팅 디바이스(10)는 테스트 온도가 기정의된 임계 온도보다 커질 때까지, 테스트 온도를 증가시키면서 온도센싱소자의 전압을 측정할 수 있다(S320 내지 S360).The computing device 10 may measure the voltage of the temperature sensing element while increasing the test temperature until the test temperature becomes greater than a predefined critical temperature (S320 to S360).

컴퓨팅 디바이스(10)는 기록된 전압 및 테스트 온도를 기반으로, 온도센싱소자의 전압과 온도 간의 관계를 나타내는 관계식을 결정할 수 있다(S380). 즉, 테스트 온도가 변화함에 따라 온도센싱소자의 양단 전압이 달라지게 되는데, 컴퓨팅 디바이스(10)는 복수의 테스트 온도에 대해 측정된 전압들을 기초로, 전압과 온도 간의 관계식을 도출할 수 있다. 전압과 온도 간의 관계식은, 온도를 전압에 대한 함수로 표현한 식으로, 예컨대 전압을 변수로 하는 1차 다항식일 수 있으나, 이에 한정되는 것은 아니다. The computing device 10 may determine a relational expression representing the relationship between the voltage and temperature of the temperature sensing element, based on the recorded voltage and test temperature (S380). That is, as the test temperature changes, the voltage across the temperature sensing element changes, and the computing device 10 can derive a relationship between voltage and temperature based on voltages measured for a plurality of test temperatures. The relational expression between voltage and temperature is an expression expressing temperature as a function of voltage. For example, it may be a first-order polynomial with voltage as a variable, but is not limited to this.

도 4는 본 개시의 일 실시예에 따른, 전력반도체소자의 불량 발생 가능성 판단 과정을 설명하기 위한 흐름도이다. FIG. 4 is a flowchart illustrating a process for determining the possibility of a defect occurring in a power semiconductor device according to an embodiment of the present disclosure.

도 5는 본 개시의 일 실시예에 따른, 동작 중인 상태인 전력반도체소자의 게이트 전압(VG), 접합부 온도(TJ), 드레인 전류(ID), 드레인 전압(VD) 및 기판 온도(Tsub)의 파형을 나타내는 그래프이다.5 shows gate voltage (V G ), junction temperature (T J ), drain current (I D ), drain voltage (V D ), and substrate temperature of a power semiconductor device in an operating state, according to an embodiment of the present disclosure. This is a graph showing the waveform of (T sub ).

이하, 도 4 및 도 5를 참조하여, 도 2의 과정 S240 내지 과정 S280에서의 컴퓨팅 디바이스(10)의 구체적인 동작을 설명하도록 한다. 한편, 도 4에 도시된 과정들은 전력반도체모듈(12)이 실제 시스템에 적용되어 사용되는 환경에서 수행될 수 있으나, 이에 한정되는 것은 아니다.Hereinafter, with reference to FIGS. 4 and 5 , specific operations of the computing device 10 in steps S240 to S280 of FIG. 2 will be described. Meanwhile, the processes shown in FIG. 4 may be performed in an environment where the power semiconductor module 12 is applied and used in an actual system, but are not limited thereto.

컴퓨팅 디바이스(10)는 전력반도체소자(120)의 접합부 온도 및 외부 온도 추정할 수 있다(S400). 전술한 바와 같이, 컴퓨팅 디바이스(10)는 전력반도체소자(120)가 동작하는 동안에 측정된 제1 온도센싱소자(122)의 전압을 제1 관계식에 적용하여, 전력반도체소자(120)의 접합부 온도를 추정할 수 있다. 또한, 컴퓨팅 디바이스(10)는 전력반도체소자(120)가 동작하는 동안에 측정된 제2 온도센싱소자(124)의 전압을 제2 관계식에 적용하여, 전력반도체소자(120)의 외부 온도를 추정할 수 있다. 이를 위해, 컴퓨팅 디바이스(10)는 제1 관계식 및 제2 관계식을 미리 저장하고 있을 수 있다.The computing device 10 can estimate the junction temperature and external temperature of the power semiconductor device 120 (S400). As described above, the computing device 10 applies the voltage of the first temperature sensing element 122 measured while the power semiconductor element 120 is operating to the first relational equation to determine the junction temperature of the power semiconductor element 120. can be estimated. In addition, the computing device 10 applies the voltage of the second temperature sensing element 124 measured while the power semiconductor element 120 is operating to the second relational equation to estimate the external temperature of the power semiconductor element 120. You can. For this purpose, the computing device 10 may store the first relational expression and the second relational expression in advance.

컴퓨팅 디바이스(10)는 추정된 접합부 온도 및 외부 온도를 기초로, 전력반도체소자(120)의 불량 발생 가능성을 나타내는 매개변수의 값을 산출할 수 있다(S420).The computing device 10 may calculate the value of a parameter indicating the possibility of a defect occurring in the power semiconductor device 120 based on the estimated junction temperature and external temperature (S420).

일 예로, 컴퓨팅 디바이스(10)는 소정의 시점에서 추정된 접합부 온도 및 외부 온도 간의 차를 기초로 매개변수의 값을 산출할 수 있다.As an example, the computing device 10 may calculate the value of the parameter based on the difference between the junction temperature and the external temperature estimated at a certain point in time.

다른 예로, 컴퓨팅 디바이스(10)는 추정된 접합부 온도의 변화량, 추정된 외부 온도의 변화량, 추정된 접합부 온도의 평균치, 추정된 외부 온도의 평균치 중 하나 이상의 조합을 기초로, 매개변수의 값을 산출할 수 있다. As another example, the computing device 10 calculates the value of the parameter based on one or more combinations of the estimated change in junction temperature, the estimated change in external temperature, the average value of the estimated junction temperature, and the average value of the estimated external temperature. can do.

여기서, 추정된 접합부 온도의 변화량은, 도 5에 도시된 바와 같이, 복수의 시점에서 추정된 접합부 온도(TJ)들 간의 차(500), 추정된 접합부 온도(TJ)의 시간에 대한 변화량(예컨대, 도 5의 그래프 상에서의 기울기), 또는 이들의 조합을 의미할 수 있다. 복수의 시점에서 추정된 접합부 온도(TJ)들 간의 차는, 예컨대, 추정된 접합부 온도(TJ)들 중 최대치 및 최소치 간의 차, 즉, 접합부 온도(TJ)의 스윙 폭일 수 있다. 다른 예에서, 추정된 접합부 온도(TJ)들 간의 차는, 전력반도체소자(120)가 턴온된 시점에서 추정된 접합부 온도(TJ)와 전력반도체소자가 턴오프된 시점에서 추정된 접합부 온도(TJ) 간의 차일 수도 있다. Here, the amount of change in the estimated junction temperature is the difference 500 between the junction temperatures (T J ) estimated at a plurality of time points, as shown in FIG. 5, and the amount of change in the estimated junction temperature (T J ) with respect to time. (e.g., the slope on the graph of FIG. 5), or a combination thereof. The difference between the junction temperatures (T J ) estimated at a plurality of time points may be, for example, the difference between the maximum and minimum values among the estimated junction temperatures (T J ), that is, the swing width of the junction temperature (T J ). In another example, the difference between the estimated junction temperatures (T J ) is the junction temperature (T J ) estimated at the time when the power semiconductor device 120 is turned on and the junction temperature (T J ) estimated at the time the power semiconductor device is turned off ( It may be the difference between T J ).

또한, 추정된 외부 온도의 변화량은, 복수의 시점에서 추정된 기판 온도(TSub)들 간의 차(510), 추정된 기판 온도(TSub)의 시간에 대한 변화량(예컨대, 도 5의 그래프 상에서의 기울기), 또는 이들의 조합을 의미할 수 있다. 기판 온도(TSub)들 간의 차는 예컨대, 추정된 기판 온도(TSub)들 중 최대치 및 최소치 간의 차, 즉, 기판 온도(TSub)의 스윙 폭일 수 있다. 다른 예에서, 추정된 기판 온도(TSub)들 간의 차는, 접합부 온도(TJ)가 최대인 시점에서 추정된 기판 온도(TSub)와 접합부 온도(TJ)가 최소인 시점에서 추정된 기판 온도(TSub) 간의 차일 수도 있다. 다른 예에서, 추정된 기판 온도(TSub)들 간의 차는, 전력반도체소자(120)가 턴온된 시점에서 추정된 기판 온도(TSub)와 전력반도체소자가 턴오프된 시점에서 추정된 기판 온도(TSub) 간의 차일 수도 있다. In addition, the amount of change in the estimated external temperature is the difference 510 between the substrate temperatures (T Sub ) estimated at a plurality of time points, the amount of change over time in the estimated substrate temperature (T Sub ) (e.g., on the graph of FIG. 5 slope), or a combination thereof. The difference between the substrate temperatures (T Sub ) may be, for example, the difference between the maximum and minimum values among the estimated substrate temperatures (T Sub ), that is, the swing width of the substrate temperature (T Sub ). In another example, the difference between the estimated substrate temperatures (T Sub ) is the substrate temperature (T Sub ) estimated at the point where the junction temperature (T J ) is maximum and the substrate temperature (T Sub ) estimated at the point where the junction temperature (T J ) is minimum. It may be the difference between temperatures (T Sub ). In another example, the difference between the estimated substrate temperatures (T Sub ) is the substrate temperature (T Sub ) estimated at the time when the power semiconductor device 120 is turned on and the substrate temperature (T Sub ) estimated at the time the power semiconductor device is turned off ( It may be the difference between T Sub ).

한편, 컴퓨팅 디바이스(10)는 전력반도체소자(120)의 게이트 전압(VG)을 측정하여, 전력반도체소자(120)가 턴온된 시점, 전력반도체소자(120)가 턴오프된 시점, 전력반도체소자(120)가 온되어 있는 시간 구간(T_on), 및/또는 전력반도체소자(120)가 오프되어 있는 시간 구간(T_off)을 파악할 수 있으나, 이러한 예시에 한정되는 것은 아니다. 다른 실시예에서, 컴퓨팅 디바이스(10)에 의해 전력반도체소자(120)가 제어되는 경우, 즉 컴퓨팅 디바이스(10)가 전력반도체소자(120)에 게이트 전압(VG)을 인가하는 경우, 컴퓨팅 디바이스(10)는 상술한 시간 구간 및/또는 시점을 미리 알고 있을 수도 있다.Meanwhile, the computing device 10 measures the gate voltage (V G ) of the power semiconductor device 120, and determines when the power semiconductor device 120 is turned on, when the power semiconductor device 120 is turned off, and when the power semiconductor device 120 is turned on. A time section (T_on) in which the device 120 is on and/or a time section (T_off) in which the power semiconductor device 120 is off may be identified, but the present invention is not limited to this example. In another embodiment, when the power semiconductor device 120 is controlled by the computing device 10, that is, when the computing device 10 applies the gate voltage (V G ) to the power semiconductor device 120, the computing device (10) may know the above-mentioned time interval and/or point in advance.

컴퓨팅 디바이스(10)는 산출된 매개변수의 값이 기설정된 임계값 이상인지 비교할 수 있다(S440). 컴퓨팅 디바이스(10)는 산출된 매개변수의 값이 기설정된 임계값 이상이면, 전력반도체소자(120)에 불량이 발생한 것으로 판단할 수 있다.The computing device 10 may compare whether the calculated parameter value is greater than or equal to a preset threshold (S440). If the value of the calculated parameter is greater than or equal to a preset threshold, the computing device 10 may determine that a defect has occurred in the power semiconductor device 120.

전력반도체소자(120)에 불량이 발생한 것으로 판단되면, 컴퓨팅 디바이스(10)는 불량 발생을 알리는 신호를 출력할 수 있다(S460).If it is determined that a defect has occurred in the power semiconductor device 120, the computing device 10 may output a signal notifying the occurrence of the defect (S460).

이상과 같이, 본 개시의 일 실시예에 따르면, 열원인 전력반도체소자(120)의 자체 구조에서 추출할 수 있는 전기적 파라미터(예컨대, 문턱 전압, 온 저항 및/또는 바디 다이오드의 순방향 전압강하 등)를 사용하지 않고도 접합부 온도를 추정할 수 있다. 이에 따라, 도 5에 도시된 바와 같이 전력반도체소자(120)의 드레인 전압(VD)에 노이즈(520)가 발생하더라도 이와 무관하게 정확한 접합부 온도 추정이 가능하다.As described above, according to an embodiment of the present disclosure, electrical parameters (e.g., threshold voltage, on-resistance, and/or forward voltage drop of the body diode, etc.) that can be extracted from the structure of the power semiconductor device 120, which is a heat source, The junction temperature can be estimated without using . Accordingly, as shown in FIG. 5, even if noise 520 occurs in the drain voltage (V D ) of the power semiconductor device 120, accurate junction temperature estimation is possible regardless.

한편, 전력반도체소자(120) 및/또는 이를 이용한 전력반도체모듈(12)의 불량은 주로 열원인 전력반도체소자(120)와 기판(126)과의 접합부에서 발생하는데 이들 간의 온도차가 클수록 불량률이 높아진다. 본 개시의 일 실시예에서는, 전력반도체소자(120)의 접합부 온도(TJ)만으로 불량을 예측하는 것이 아닌, 접합부 온도(TJ)와 기판 온도(TSub) 간의 온도차를 이용하여 산출된 매개변수 값을 통해 불량 예측을 수행함으로써, 불량 예측의 정확도를 높일 수 있다.Meanwhile, defects in the power semiconductor device 120 and/or the power semiconductor module 12 using the same mainly occur at the junction between the power semiconductor device 120, which is a heat source, and the substrate 126, and the larger the temperature difference between them, the higher the defect rate. . In one embodiment of the present disclosure, rather than predicting defects only with the junction temperature (T J ) of the power semiconductor device 120, the parameter is calculated using the temperature difference between the junction temperature (T J ) and the substrate temperature (T Sub ). By performing defect prediction using variable values, the accuracy of defect prediction can be increased.

본 발명에 따른 장치 또는 방법의 각 구성요소는 하드웨어 또는 소프트웨어로 구현되거나, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 각 구성요소의 기능이 소프트웨어로 구현되고 마이크로프로세서가 각 구성요소에 대응하는 소프트웨어의 기능을 실행하도록 구현될 수도 있다.Each component of the device or method according to the present invention may be implemented as hardware or software, or may be implemented as a combination of hardware and software. Additionally, the function of each component may be implemented as software and a microprocessor may be implemented to execute the function of the software corresponding to each component.

본 명세서에 설명되는 시스템들 및 기법들의 다양한 구현예들은, 디지털 전자 회로, 집적회로, FPGA(field programmable gate array), ASIC(application specific integrated circuit), 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 및/또는 이들의 조합으로 실현될 수 있다. 이러한 다양한 구현예들은 프로그래밍가능 시스템 상에서 실행 가능한 하나 이상의 컴퓨터 프로그램들로 구현되는 것을 포함할 수 있다. 프로그래밍가능 시스템은, 저장 시스템, 적어도 하나의 입력 디바이스, 그리고 적어도 하나의 출력 디바이스로부터 데이터 및 명령들을 수신하고 이들에게 데이터 및 명령들을 전송하도록 결합되는 적어도 하나의 프로그래밍가능 프로세서(이것은 특수 목적 프로세서일 수 있거나 혹은 범용 프로세서일 수 있음)를 포함한다. 컴퓨터 프로그램들(이것은 또한 프로그램들, 소프트웨어, 소프트웨어 애플리케이션들 혹은 코드로서 알려져 있음)은 프로그래밍가능 프로세서에 대한 명령어들을 포함하며 "컴퓨터가 읽을 수 있는 기록매체"에 저장된다.Various implementations of the systems and techniques described herein may include digital electronic circuits, integrated circuits, field programmable gate arrays (FPGAs), application specific integrated circuits (ASICs), computer hardware, firmware, software, and/or these. It can be realized through combination. These various implementations may include being implemented as one or more computer programs executable on a programmable system. The programmable system includes at least one programmable processor (which may be a special purpose processor) coupled to receive data and instructions from and transmit data and instructions to a storage system, at least one input device, and at least one output device. or may be a general-purpose processor). Computer programs (also known as programs, software, software applications or code) contain instructions for a programmable processor and are stored on a "computer-readable medium."

컴퓨터가 읽을 수 있는 기록매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 이러한 컴퓨터가 읽을 수 있는 기록매체는 ROM, CD-ROM, 자기 테이프, 플로피디스크, 메모리 카드, 하드 디스크, 광자기 디스크, 스토리지 디바이스 등의 비휘발성(non-volatile) 또는 비일시적인(non-transitory) 매체일 수 있으며, 또한 데이터 전송 매체(data transmission medium)와 같은 일시적인(transitory) 매체를 더 포함할 수도 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다.Computer-readable recording media include all types of recording devices that store data that can be read by a computer system. These computer-readable recording media are non-volatile or non-transitory such as ROM, CD-ROM, magnetic tape, floppy disk, memory card, hard disk, magneto-optical disk, and storage device. It may be a medium, and may further include a transitory medium such as a data transmission medium. Additionally, the computer-readable recording medium may be distributed in a computer system connected to a network, and the computer-readable code may be stored and executed in a distributed manner.

본 명세서의 흐름도/타이밍도에서는 각 과정들을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 개시의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것이다. 다시 말해, 본 개시의 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 흐름도/타이밍도에 기재된 순서를 변경하여 실행하거나 각 과정들 중 하나 이상의 과정을 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 흐름도/타이밍도는 시계열적인 순서로 한정되는 것은 아니다.In the flowchart/timing diagram of this specification, each process is described as being executed sequentially, but this is merely an illustrative explanation of the technical idea of an embodiment of the present disclosure. In other words, a person skilled in the art to which an embodiment of the present disclosure pertains may change the order described in the flowchart/timing diagram and execute one of the processes without departing from the essential characteristics of the embodiment of the present disclosure. Since the above processes can be applied in various modifications and variations by executing them in parallel, the flowchart/timing diagram is not limited to a time series order.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an illustrative explanation of the technical idea of the present embodiment, and those skilled in the art will be able to make various modifications and variations without departing from the essential characteristics of the present embodiment. Accordingly, the present embodiments are not intended to limit the technical idea of the present embodiment, but rather to explain it, and the scope of the technical idea of the present embodiment is not limited by these examples. The scope of protection of this embodiment should be interpreted in accordance with the claims below, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of this embodiment.

10: 컴퓨팅 디바이스
12: 전력반도체모듈
120: 전력반도체소자
122: 제1 온도센싱소자
124: 제2 온도센싱소자
126: 기판
128: 케이스10: Computing device
12: Power semiconductor module
120: Power semiconductor device
122: First temperature sensing element
124: Second temperature sensing element
126: substrate
128: case

Claims (8)

전력반도체소자에 내장된 제1 온도센싱소자 및 상기 전력반도체소자의 외부에 배치된 제2 온도센싱소자를 이용하여 상기 전력반도체소자의 불량을 예측하는 방법으로서,
상기 전력반도체소자가 동작하는 동안에 측정된 상기 제1 온도센싱소자의 전압을, 상기 제1 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제1 관계식에 적용하여, 상기 전력반도체소자의 접합부 온도를 추정하는 과정;
상기 전력반도체소자가 동작하는 동안에 측정된 상기 제2 온도센싱소자의 전압을, 상기 제2 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제2 관계식에 적용하여, 상기 전력반도체소자의 외부 온도를 추정하는 과정; 및
상기 전력반도체소자의 접합부 온도 및 외부 온도를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 판단하는 과정
을 포함하는 것을 특징으로 하는, 방법.A method of predicting defects in the power semiconductor device using a first temperature sensing element built into the power semiconductor device and a second temperature sensing device disposed outside the power semiconductor device, comprising:
The voltage of the first temperature sensing element measured while the power semiconductor element is operating is applied to a preset first relational equation representing the relationship between the voltage and temperature of the first temperature sensing element, and the junction of the power semiconductor element The process of estimating temperature;
The voltage of the second temperature sensing element measured while the power semiconductor element is operating is applied to a preset second relational equation representing the relationship between the voltage and temperature of the second temperature sensing element, and the outside of the power semiconductor element is The process of estimating temperature; and
A process of determining the possibility of defects in the power semiconductor device based on the junction temperature and external temperature of the power semiconductor device.
A method comprising: 제1항에 있어서,
상기 판단하는 과정은,
상기 추정된 접합부 온도 및 외부 온도 간의 차를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 나타내는 매개변수의 값을 산출하는 과정; 및
상기 산출된 매개변수의 값이 기설정된 임계값 이상이면, 상기 전력반도체소자에 불량이 발생한 것으로 판단하는 과정
을 포함하는 것을 특징으로 하는, 방법.According to paragraph 1,
The above judgment process is,
A process of calculating a value of a parameter indicating the possibility of a defect occurring in the power semiconductor device based on the difference between the estimated junction temperature and the external temperature; and
If the value of the calculated parameter is more than a preset threshold, determining that a defect has occurred in the power semiconductor device
A method comprising: 제1항에 있어서,
상기 판단하는 과정은,
상기 추정된 접합부 온도의 변화량, 상기 추정된 외부 온도의 변화량, 상기 추정된 접합부 온도의 평균치, 및 상기 추정된 외부 온도의 평균치를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 나타내는 매개변수의 값을 산출하는 과정; 및
상기 산출된 매개변수의 값이 기설정된 임계값 이상이면, 상기 전력반도체소자에 불량이 발생한 것으로 판단하는 과정
을 포함하는 것을 특징으로 하는, 방법.According to paragraph 1,
The above judgment process is,
A value of a parameter indicating the possibility of occurrence of a defect in the power semiconductor device based on the estimated change in junction temperature, the estimated change in external temperature, the estimated average value of the junction temperature, and the estimated average value of the external temperature. The process of calculating; and
If the value of the calculated parameter is more than a preset threshold, determining that a defect has occurred in the power semiconductor device
A method comprising: 제3항에 있어서,
상기 추정된 접합부 온도의 변화량 및 상기 추정된 외부 온도의 변화량은,
복수의 시점에서 추정된 온도들 간의 차 또는 추정된 온도의 시간에 대한 변화량을 포함하는 것을 특징으로 하는, 방법.According to paragraph 3,
The amount of change in the estimated junction temperature and the amount of change in the estimated external temperature are,
A method comprising a difference between temperatures estimated at a plurality of points in time or a change in the estimated temperature over time. 제1항에 있어서,
상기 전력반도체소자에 불량이 발생한 것으로 판단되면, 불량 발생을 알리는 신호를 출력하는 과정
을 추가로 포함하는 것을 특징으로 하는, 방법.According to paragraph 1,
If it is determined that a defect has occurred in the power semiconductor device, a process of outputting a signal notifying the occurrence of the defect
A method, characterized in that it further comprises. 제1항에 있어서,
상기 제2 온도센싱소자는, 상기 전력반도체소자와 동일한 기판 상에 배치된 온도센싱소자인 것을 특징으로 하는, 전력반도체소자의 불량 예측 방법.According to paragraph 1,
A method for predicting failure of a power semiconductor device, wherein the second temperature sensing device is a temperature sensing device disposed on the same substrate as the power semiconductor device. 제1항에 있어서,
상기 제1 온도센싱소자는, PN 접합 다이오드이고,
상기 제2 온도센싱소자는, PN 접합 다이오드 또는 NTC 서미스터인 것을 특징으로 하는, 방법.According to paragraph 1,
The first temperature sensing element is a PN junction diode,
The method, wherein the second temperature sensing element is a PN junction diode or an NTC thermistor. 전력반도체소자에 내장된 제1 온도센싱소자 및 상기 전력반도체소자의 외부에 배치된 제2 온도센싱소자를 이용하여 상기 전력반도체소자의 불량을 예측하기 위한 컴퓨팅 디바이스로서,
명령어들을 저장하는 메모리; 및 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는 상기 명령어들을 실행함으로써,
상기 전력반도체소자가 동작하는 동안에 측정된 상기 제1 온도센싱소자의 전압을, 상기 제1 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제1 관계식에 적용하여, 상기 전력반도체소자의 접합부 온도를 추정하는 과정;
상기 전력반도체소자가 동작하는 동안에 측정된 상기 제2 온도센싱소자의 전압을, 상기 제2 온도센싱소자의 전압과 온도 사이의 관계를 나타내는 미리 설정된 제2 관계식에 적용하여, 상기 전력반도체소자의 외부 온도를 추정하는 과정; 및
상기 전력반도체소자의 접합부 온도 및 외부 온도를 기초로, 상기 전력반도체소자의 불량 발생 가능성을 판단하는 과정
을 수행하도록 구성된, 컴퓨팅 디바이스.A computing device for predicting defects in the power semiconductor device using a first temperature sensing element built into the power semiconductor device and a second temperature sensing device disposed outside the power semiconductor device,
Memory for storing instructions; and at least one processor,
The at least one processor executes the instructions,
The voltage of the first temperature sensing element measured while the power semiconductor element is operating is applied to a preset first relational equation representing the relationship between the voltage and temperature of the first temperature sensing element, and the junction of the power semiconductor element The process of estimating temperature;
The voltage of the second temperature sensing element measured while the power semiconductor element is operating is applied to a preset second relational equation representing the relationship between the voltage and temperature of the second temperature sensing element, and the outside of the power semiconductor element is The process of estimating temperature; and
A process of determining the possibility of defects in the power semiconductor device based on the junction temperature and external temperature of the power semiconductor device.
A computing device configured to perform.
KR1020220117166A 2022-09-16 2022-09-16 Method and Apparatus for Predicting Defect of Power Semiconductor KR20240038395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220117166A KR20240038395A (en) 2022-09-16 2022-09-16 Method and Apparatus for Predicting Defect of Power Semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220117166A KR20240038395A (en) 2022-09-16 2022-09-16 Method and Apparatus for Predicting Defect of Power Semiconductor

Publications (1)

Publication Number Publication Date
KR20240038395A true KR20240038395A (en) 2024-03-25

Family

ID=90473723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220117166A KR20240038395A (en) 2022-09-16 2022-09-16 Method and Apparatus for Predicting Defect of Power Semiconductor

Country Status (1)

Country Link
KR (1) KR20240038395A (en)

Similar Documents

Publication Publication Date Title
EP3203250B1 (en) Method and device for estimating a level of damage or a lifetime expectation of a power semiconductor module
Dusmez et al. An accelerated thermal aging platform to monitor fault precursor on-state resistance
US11397209B2 (en) Methods of monitoring conditions associated with aging of silicon carbide power MOSFET devices in-situ, related circuits and computer program products
Dupont et al. Preliminary evaluation of thermo-sensitive electrical parameters based on the forward voltage for online chip temperature measurements of IGBT devices
US20150028900A1 (en) Systems and methods mitigating temperature dependence of circuitry in electronic devices
CN112752960B (en) Determining characteristic temperatures of electrical or electronic systems
US9929073B2 (en) Semiconductor device
JP7262678B2 (en) Method for estimating junction parameters of power semiconductor devices and power units
Yang et al. A method of junction temperature estimation for SiC power MOSFETs via turn-on saturation current measurement
JP6540062B2 (en) Device and method for evaluating switching energy loss of power semiconductor devices
Bahun et al. Estimation of insulated-gate bipolar transistor operating temperature: simulation and experiment
JP2019536408A (en) Method for managing health of multi-die power module and multi-die health monitoring device
Peng et al. An on-line calibration method for TSEP-based junction temperature estimation
BR102014031363A2 (en) appliance electrical structure and method
US9719860B2 (en) Power device temperature monitor
Sharma et al. A robust approach for characterization of junction temperature of SiC power devices via quasi-threshold voltage as temperature sensitive electrical parameter
KR20240038395A (en) Method and Apparatus for Predicting Defect of Power Semiconductor
US11085961B2 (en) Power transistor leakage current with gate voltage less than threshold
JP4373206B2 (en) Apparatus and method for measuring the operating temperature of an electrical component
Degrenne et al. A prognostics framework for power semiconductor IGBT modules through monitoring of the on-state voltage
US20240151765A1 (en) Method of Monitoring Reliability of System Including Electrical Components
Riedel et al. A feasibility study of using gate-emitter voltage method to estimate IGBT online junction temperature in practical applications
EP4099031A1 (en) Method for monitoring an electrical or electronic system and a further system configured to perform the method
US9939335B2 (en) Over-temperature detector with test mode
US11774490B1 (en) Real-time, in-situ reliability monitoring in an integrated circuit