KR20240029502A - 메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법 - Google Patents

메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20240029502A
KR20240029502A KR1020230043495A KR20230043495A KR20240029502A KR 20240029502 A KR20240029502 A KR 20240029502A KR 1020230043495 A KR1020230043495 A KR 1020230043495A KR 20230043495 A KR20230043495 A KR 20230043495A KR 20240029502 A KR20240029502 A KR 20240029502A
Authority
KR
South Korea
Prior art keywords
memory
address
physical
request
memory address
Prior art date
Application number
KR1020230043495A
Other languages
English (en)
Inventor
김현수
노유환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US18/350,074 priority Critical patent/US20240070068A1/en
Priority to EP23192404.4A priority patent/EP4328756A1/en
Priority to CN202311079814.4A priority patent/CN117632778A/zh
Publication of KR20240029502A publication Critical patent/KR20240029502A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법이 개시된다. 전자 장치는 메모리 요청 및 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 상기 메모리 요청이 적용될 물리 메모리 어드레스에 매핑되는 메모리 어드레스를 생성하는 호스트 프로세서, 상기 호스트 프로세서로부터 수신된 상기 메모리 요청 및 상기 메모리 어드레스에 기초하여, 상기 타겟 메모리 모드에 따른 커맨드 및 상기 물리 메모리 어드레스를 생성하는 메모리 컨트롤러 및 상기 메모리 컨트롤러로부터 수신된 커맨드를 상기 물리 메모리 어드레스에서 실행하는 메모리를 포함한다.

Description

메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법{ELECTRONIC DEVICE FOR PROCESSING MEMORY REQUEST USING MEMORY ADDRESS SPACE EXTENSION AND METHOD FOR OPERATING THEREOF}
아래의 개시는 메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법에 관한 것이다.
일반적인 반도체 메모리 장치는 연산 작업을 수행하는 프로세서와 기능이 분리되어 있다. 따라서, 많은 양의 데이터에 대한 연산이 요구되는 뉴럴 네트워크, 빅 데이터, 사물 인터넷 등과 같은 응용들을 구현하는 시스템에서 반도체 메모리 장치와 프로세서 간에 많은 양의 데이터가 송수신됨에 따라 병목 현상이 자주 발생될 수 있다. 이와 같은 문제를 해결하기 위해 메모리 기능에 연산 작업을 수행하는 프로세서의 기능을 합친 반도체 메모리 장치로서, 프로세싱 인 메모리(Processing in memory; PIM)에 대한 연구가 진행되고 있다.
일 실시예에 따른 전자 장치는 메모리 요청(memory request) 및 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 상기 메모리 요청이 적용될 물리 메모리 어드레스(physical memory address)에 매핑되는 메모리 어드레스(memory address)를 생성하는 호스트 프로세서, 상기 호스트 프로세서로부터 수신된 상기 메모리 요청 및 상기 메모리 어드레스에 기초하여, 상기 타겟 메모리 모드에 따른 커맨드 및 상기 물리 메모리 어드레스를 생성하는 메모리 컨트롤러 및 상기 메모리 컨트롤러로부터 수신된 커맨드를 상기 물리 메모리 어드레스에서 실행하는 메모리를 포함한다.
상기 복수의 메모리 모드들 각각은 일반 메모리 및 PIM(processing in memory) 중 어느 하나를 나타낼 수 있다.
상기 호스트 프로세서는 상기 메모리 요청에 의해 상기 물리 메모리 어드레스에서 실행되는 커맨드의 메모리 모드에 따라 상이한 메모리 어드레스를 생성할 수 있다.
상기 호스트 프로세서는 상기 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 상기 타겟 메모리 모드와 상기 물리 메모리 어드레스에 매핑되는 확장 물리 메모리 어드레스(extended physical memory address)를 생성할 수 있다.
상기 호스트 프로세서는 상기 메모리에 대한 물리 메모리 어드레스에 포함된 미사용 비트(unused bit)를 이용하여 상기 확장 물리 메모리 어드레스를 표현할 수 있다.
상기 메모리 어드레스는 상기 복수의 메모리 모드들 중 PIM을 나타내는 메모리 모드에 적용 가능한 메모리 요청 개수의 확장 물리 어드레스 공간들(extended physical address spaces) 및 상기 메모리에 대응하는 물리 어드레스 공간 중 상기 타겟 메모리 모드에 대응하는 어느 하나에서 결정될 수 있다.
상기 물리 어드레스 공간은 일반 메모리로 동작하는 메모리 모드에 매핑되고, 상기 확장 물리 어드레스 공간들 각각은 PIM으로 동작하는 메모리 모드에 매핑될 수 있다.
상기 호스트 프로세서는 상기 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 캐시 접근 없이 상기 메모리 컨트롤러로 상기 메모리 요청과 상기 메모리 어드레스를 전송할 수 있다.
상기 호스트 프로세서는 상기 타겟 메모리 모드가 상기 복수의 메모리 모드들 중 일반 메모리를 나타내는 경우에 응답하여, 상기 물리 메모리 어드레스와 동일하게 상기 메모리 어드레스를 결정할 수 있다.
상기 호스트 프로세서는 상기 타겟 메모리 모드가 일반 메모리를 나타내는 경우에 응답하여, 어플리케이션의 요청에 따라 데이터가 캐시에 있는지 확인한 후 상기 데이터가 상기 캐시에 없는 경우에 상기 메모리 컨트롤러로 상기 메모리 요청과 상기 메모리 어드레스를 전송할 수 있다.
상기 호스트 프로세서는 상기 타겟 메모리 모드가 일반 메모리를 나타내고, 상기 물리 메모리 어드레스에 PIM 동작 결과가 저장된 경우에 응답하여, 어플리케이션의 요청에 따라 상기 PIM 동작 결과가 캐시에 있는지 확인한 후 상기 PIM 동작 결과가 캐시에 없는 경우에 상기 메모리 컨트롤러로 상기 메모리 요청과 상기 메모리 어드레스를 전송할 수 있다.
상기 메모리는 상기 커맨드에 따라 상기 물리 메모리 어드레스에서 일반 메모리 동작 및 하나 이상의 PIM 동작들 중 어느 하나를 수행할 수 있다.
일 실시예에 따른 전자 장치의 동작 방법은 상기 전자 장치에 포함된 호스트 프로세서에서, 메모리 요청 및 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 상기 메모리 요청이 적용될 물리 메모리 어드레스에 매핑되는 메모리 어드레스를 생성하는 동작, 상기 전자 장치에 포함된 메모리 컨트롤러에서, 상기 호스트 프로세서로부터 수신된 상기 메모리 요청 및 상기 메모리 어드레스에 기초하여, 상기 타겟 메모리 모드에 따른 커맨드 및 상기 물리 메모리 어드레스를 생성하는 동작 및 상기 전자 장치에 포함된 메모리에서 상기 메모리 컨트롤러로부터 수신된 커맨드를 상기 물리 메모리 어드레스에서 실행하는 동작을 포함한다.
일 실시예에 따른 전자 장치는 논리 연산 및/또는 산술 연산을 수행하는 내부 프로세서 및 데이터 저장 공간을 포함하는 메모리, 상기 메모리의 상기 내부 프로세서와 상기 데이터 저장 공간을 이용하는 PIM(Processing In Memory) 동작 및 상기 메모리의 상기 데이터 저장 공간은 이용하되 상기 메모리의 상기 내부 프로세서는 이용하지 않는 일반 메모리 동작 중 어느 하나에 대한 요청을 나타내는 제1 메모리 어드레스를 생성하는 호스트 프로세서 및 상기 호스트 프로세서로부터 수신한 상기 제1 메모리 어드레스에 따라 상기 메모리에서 상기 PIM 동작 또는 상기 일반 메모리 동작을 실행시키는 커맨드 및 상기 커맨드가 접근할 상기 데이터 저장 공간의 제2 메모리 어드레스를 생성해서 상기 메모리로 전달하는 메모리 컨트롤러를 포함하고, 상기 제1 메모리 어드레스는 상기 데이터 저장 공간의 제2 메모리 어드레스를 표현하는 데 필요한 비트들을 제외한 나머지 비트들 중 하나 이상을 이용하여, 상기 PIM 동작 및 상기 일반 메모리 동작 중 어느 하나를 나타낸다.
상기 제1 메모리 어드레스는 상기 나머지 비트들 중 하나 이상을 이용하는 경우, 상기 PIM 동작을 나타내고, 상기 나머지 비트들 중 하나 이상을 이용하지 않는 경우, 상기 일반 메모리 동작을 나타낼 수 있다.
상기 호스트 프로세서는 상기 제1 메모리 어드레스가 상기 PIM 동작에 대한 요청을 나타내는 경우에 응답하여, 캐시 접근 없이 상기 메모리 컨트롤러로 상기 제1 메모리 어드레스를 전송할 수 있다.
상기 제1 메모리 어드레스는 상기 제1 메모리 어드레스가 상기 일반 메모리 동작에 대한 요청을 나타내는 경우, 상기 제2 메모리 어드레스와 동일할 수 있다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 도면이다.
도 2는 일 실시예에 따른 메모리 어드레스 매핑 관계를 설명하기 위한 도면이다.
도 3은 일 실시예에 따라 메모리 어드레스 기반 메모리 요청에 따른 커맨드 수행 동작을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 물리 메모리 어드레스를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 가상 메모리 어드레스를 설명하기 위한 도면이다.
도 6 및 도 7은 일 실시예에 따른 전자 장치의 동작 예시들을 설명하기 위한 도면이다.
도 8은 일 실시예에 따라 동일 메모리 영역에 대해 다양한 액세스가 가능한 예시를 설명하기 위한 도면이다.
도 9는 일 실시예에 따른 전자 장치의 동작 방법을 나타낸 도면이다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", "A, B, 또는 C 중 적어도 하나", 및 "A, B 및 C 중 하나 또는 둘 이상의 조합"과 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 전자 장치(100)는 호스트 프로세서(110), 메모리 컨트롤러(120) 및 메모리(130)를 포함한다. 전자 장치(100)는 가속기(도면 미도시)를 더 포함할 수도 있다. 전자 장치(100)는 휴대폰, 스마트 폰, 태블릿, 전자북 장치, 랩탑, 퍼스널 컴퓨터, 데스크탑, 워크스테이션 또는 서버와 같은 다양한 컴퓨팅 장치, 스마트 시계, 스마트 안경, HMD(Head-Mounted Display), 또는 스마트 의류와 같은 다양한 웨어러블 기기, 스마트 스피커, 스마트 TV, 또는 스마트 냉장고와 같은 다양한 가전장치, 스마트 자동차, 스마트 키오스크, IoT(Internet of Things) 기기, WAD(Walking Assist Device), 드론, 또는 로봇을 포함할 수 있다.
호스트 프로세서(110)는 전자 장치(100)의 전반적인 동작을 제어하는 장치로, 예를 들어, CPU(central processing unit), GPU(graphics processing unit), NPU(neural processing unit), TPU(tensor processing unit), DSP(digital signal processor) 등 다양한 프로세서를 포함할 수 있다. 호스트 프로세서(110)는 호스트 프로그램(도면 미도시)을 통해 전자 장치(100) 내 컴포넌트들(예: 메모리(130) 등)에 대한 요청을 생성할 수 있다.
호스트 프로세서(110)가 생성하는 메모리(130)에 대한 요청은 일반 메모리 동작과 PIM 동작에 대한 것일 수 있다. 일반 메모리 동작은 메모리(130)의 일반적인 동작(예: 읽기(read), 쓰기(write), 복사(copy) 및 삭제(erase) 등)이며, non-PIM 동작(non-PIM operation)으로도 지칭될 수 있다. PIM 동작은 메모리(130)에서 덧셈(addition), 곱셈(multiplication), 누산(accumulation) 등과 같은 산술 연산 및 AND, OR, XOR 등과 같은 논리 연산 중 적어도 하나를 포함할 수 있다. PIM 동작을 통해 메모리(130)로부터 대량의 피연산자 데이터를 호스트 프로세서(110) 및/또는 가속기로 읽어올 필요 없이 메모리(130)에서 연산을 직접 수행한 후 연산 결과만 호스트 프로세서(110) 및/또는 가속기로 읽어올 수 있으므로, 메모리 대역폭(memory bandwidth)의 손실을 최소화하고, 데이터 이동거리를 줄임으로써 소모전력을 최소화할 수 있다. 호스트 프로세서(110)에서 생성되는 요청이 일반 메모리 동작과 PIM 동작 중 어느 하나에 해당되는지에 따라 메모리(130)에서 수행되는 동작이 달라지고, 메모리(130)는 호스트 프로세서(110)에서 생성되는 요청에 따라 일반 메모리 및 PIM 중 어느 하나에 해당하는 메모리 모드로 동작할 수 있다. 예를 들어, 메모리 모드가 일반 메모리에 해당하는 경우, 메모리(130)는 읽기, 쓰기, 복사 및 삭제 등과 같은 일반 메모리 동작을 수행할 수 있다. 반대로 메모리 모드가 PIM에 해당하는 경우, 메모리(130)는 논리 연산이나 연산 동작 등과 같은 PIM 동작을 수행할 수 있다.
가속기는 호스트 프로세서(110)의 제어에 따라 동작하는 장치로서, 동작(예: 뉴럴 네트워크에 따른 연산들, 대량의 피연산자들에 대한 연산들 등)의 특성상 범용의 호스트 프로세서(110)에서 처리되기보다는 별도의 전용 프로세서(다시 말해, 가속기)에서 처리되는 것이 보다 효율적인 태스크들을 처리할 수 있다. 예를 들어, 가속기는 GPU, NPU, TPU, DSP 등을 포함할 수 있다.
호스트 프로세서(110)는 메모리 요청과 함께 메모리 어드레스를 생성할 수 있다. 호스트 프로세서(110)에서 생성되는 메모리 어드레스는 메모리 요청에 따른 동작이 실제 수행될 메모리 어드레스에 매핑되고, 메모리 요청이 일반 메모리 동작 또는 PIM 동작에 관한 것인지를 구분하는 데 활용될 수 있다. 이를테면, 호스트 프로세서(110)는 일반 메모리 동작을 요청하는 메모리 어드레스와 PIM 동작을 요청하는 메모리 어드레스를 상이하게 생성할 수 있다. 이 경우에도 일반 메모리 동작을 요청하는 메모리 어드레스와 PIM 동작을 요청하는 메모리 어드레스는 모두 동일하게 해당 요청에 따른 동작이 실제 수행될 메모리 어드레스에 매핑됨으로써, 동일한 메모리 어드레스에 대해서 일반 메모리 동작과 PIM 동작이 선택적으로 수행될 수 있다.
본 명세서에서는 일반 메모리 동작을 요청하는 메모리 어드레스를 물리 메모리 어드레스(physical memory address)로 지칭하고, PIM 동작을 요청하는 메모리 어드레스를 확장 물리 메모리 어드레스(extended memory address)로 지칭한다. 물리 메모리 어드레스는 요청에 따른 동작이 실제 수행되는 실제 메모리 영역을 나타낼 수 있다. 확장 물리 메모리 어드레스는 물리 메모리 어드레스에 추가적인 비트 값을 포함함으로써, 물리 메모리 어드레스에 대응하는 메모리 영역에 대해 PIM 동작이 요청된 것을 나타낼 수 있다. 물리 메모리 어드레스 및 확장 물리 메모리 어드레스 간 매핑 관계에 대해서는 도 2를 통해 후술한다.
일 실시예에 따르면, 호스트 프로세서(110)에 포함된 확장 어드레스 생성기(111)는 PIM 동작을 요청하는 확장 물리 메모리 어드레스를 생성하는 하드웨어 구성요소 또는 소프트웨어 구성요소일 수 있다. 확장 물리 메모리 어드레스는 물리 메모리 어드레스를 나타내는 비트 값을 포함하면서, 물리 메모리 어드레스에서 활용되지 않는 미사용 비트들에 추가적인 비트 값을 포함하므로, 확장 물리 메모리 어드레스로 지칭될 수 있다. 확장 물리 메모리 어드레스에 대해서는 도 4 및 도 5를 통해 자세히 설명한다.
다시 말해, 호스트 프로세서(110)는 메모리 요청 및 메모리 어드레스를 생성한다. 여기서, 메모리 어드레스는 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 메모리 요청이 적용될 물리 메모리 어드레스에 매핑되는 물리 어드레스일 수 있다. 복수의 메모리 모드들 각각은 일반 메모리 및 PIM 중 어느 하나를 나타내는 메모리(130)의 동작 모드일 수 있다.
예를 들어, 메모리(130)에 PIM 동작을 요청하고자 하는 경우, 호스트 프로세서(110)는 메모리 요청과 확장 물리 메모리 어드레스를 생성하여 메모리 컨트롤러(120)로 전달할 수 있다. 또는, 메모리(130)에 일반 메모리 동작을 요청하고자 하는 경우, 호스트 프로세서(110)는 메모리 요청과 물리 메모리 어드레스를 생성하여 메모리 컨트롤러(120)로 전달할 수 있다. PIM 동작을 요청하는 경우와 일반 메모리 동작을 요청하는 경우에 생성되는 메모리 어드레스는 달라지는 반면, 이때 생성되는 메모리 요청은 동일할 수 있다. 다시 말해, 호스트 프로세서(110)에서 생성되는 메모리 어드레스에 기초하여 메모리(130)에서 수행하고자 하는 동작이 결정될 수 있다.
메모리 컨트롤러(120)는 메모리(130)로 입력되거나 메모리(130)로부터 출력되는 데이터 흐름을 관리하기 위한 장치일 수 있다. 메모리 컨트롤러(120)는 호스트 코어(110)로부터 수신된 메모리 요청 및 메모리 어드레스에 따른 커맨드를 생성해서 메모리(130)로 전달할 수 있다.
메모리 컨트롤러(120)는 호스트 프로세서(110)로부터 수신된 메모리 요청 및 메모리 어드레스에 기초하여 타겟 메모리 모드에 따른 커맨드 및 물리 메모리 어드레스를 생성한다. 커맨드는 메모리(130) 내 물리 메모리 어드레스에서 실행하고자 하는 동작에 관한 것일 수 있다. 물리 메모리 어드레스는 커맨드가 메모리(130)에서 실행되는 메모리 영역을 나타낼 수 있다.
메모리 컨트롤러(120)는 호스트 프로세서(110)로부터 수신된 메모리 어드레스에 기초하여 메모리 요청이 일반 메모리 동작 및 하나 이상의 PIM 동작들 중 어느 것에 관한 것인지를 판단하고, 해당 동작에 따른 커맨드를 생성할 수 있다. 일 실시예에 따르면, 확장 메모리 커맨드 생성기(121)에서 메모리(130)로 전달할 커맨드가 생성될 수 있으나, 전술한 예에 한정되지는 않는다.
예를 들어, 메모리 요청이 일반 메모리 동작에 관한 것인 경우, 메모리 컨트롤러(120)는 메모리(130)에서 일반 메모리 동작을 명령하는 일반 메모리 커맨드를 생성하여 메모리(130)로 전달할 수 있다. 메모리 요청이 PIM 동작에 관한 것인 경우, 메모리 컨트롤러(120)는 메모리(130)에서 PIM 동작을 명령하는 PIM 커맨드를 생성하여 메모리(130)로 전달할 수 있다.
메모리(130)는 데이터 저장뿐만 아니라 내부 프로세서를 통해 PIM 동작도 수행할 수 있는 장치로서, 예를 들어, DRAM(dynamic random-access memory), HBM(high bandwidth memory), GDDR(graphics double data rate), LPDDR(low-power double data rate)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 메모리(130)는 일반 메모리 동작뿐만 아니라 PIM 동작도 수행 가능한 하드웨어 장치로서, 예를 들어, 프로그램어블(programable)하여 다양한 연산을 수행할 수 있다. 메모리(130)는 데이터를 저장하는 데이터 저장 공간과 앞서 설명한 논리 연산 및/또는 산술 연산을 수행하는 내부 프로세서를 포함할 수 있다. PIM 동작은 데이터 저장 공간과 내부 프로세서를 이용하는 동작이고, 일반 메모리 동작은 데이터 저장 공간을 이용하되 내부 프로세서를 이용하지 않는 동작일 수 있다.
메모리(130)는 메모리 컨트롤러(120)로부터 수신된 커맨드를 물리 메모리 어드레스에서 실행한다. 메모리(130)는 커맨드에 따라 동일한 물리 메모리 어드레스에서 일반 메모리 동작 및 하나 이상의 PIM 동작들 중 어느 하나를 수행할 수 있다. 메모리(130)는 메모리 컨트롤러(120)로부터 수신된 커맨드에 따라 일반 메모리 동작 또는 PIM 동작을 수행할 수 있으므로, 메모리(130)의 전체 또는 일부가 일반 메모리 또는 PIM으로 지정되지 않으며, 메모리(130)의 전체 또는 일부에 대해 캐시어블(cacheable) 또는 논-캐시어블(non-cacheable) 접근이 가능할 수 있다. 예를 들어, 메모리(130)의 일부에 캐시어블 접근이 수행되는 동안 메모리(130)의 다른 일부에 논-캐시어블 접근이 수행될 수도 있다. 캐시어블 또는 논-캐시어블 접근에 대해서는 도 2를 통해 후술한다.
호스트 프로세서(110)는 물리 메모리 어드레스에서 활용되지 않는 미사용 비트들을 더 이용해서 확장 물리 메모리 어드레스를 생성함으로써, 신규 ISA(instruction set architecture) 추가 없이도 다양한 PIM 커맨드들과 non-PIM 커맨드(다시 말해, 일반 메모리 커맨드)를 구분할 수 있다. 호스트 프로세서(110)는 동일한 물리 메모리 어드레스에 대해서 동적으로 PIM 커맨드와 non-PIM 커맨드를 제어할 수 있다.
도 2는 일 실시예에 따른 메모리 어드레스 매핑 관계를 설명하기 위한 도면이다.
도 2를 참조하면, 물리 어드레스 공간(physical address space), 확대된 물리 어드레스 공간(expanded physical address space), 커널 가상 어드레스 공간(kernel virtual address space) 및 유저 가상 어드레스 공간(user virtual address space)이 도시된다.
호스트 프로세서에서 생성된 메모리 어드레스를 통해 일반 메모리 동작 및 PIM 동작 중 어느 것이 요청되었는지를 구분하기 위한 메모리 어드레스 매핑 관계가 도 2에 도시될 수 있다. 도 2에서는 설명의 편의를 위해 일반 메모리 동작과 1개의 PIM 동작 중 어느 것이 요청되었는지를 구분하기 위한 메모리 어드레스 매핑 관계가 도시되어 있으나, 실시예가 이로 한정되지 않으며, 일반 메모리 동작과 n개의 PIM 동작들을 구분하기 위한 메모리 어드레스 매핑 관계에서는 도 2에 도시된 확장 물리 어드레스 공간(extended physical address space)(230), 확장 커널 가상 어드레스 공간(extended kernel virtual address space)(250) 및 확장 유저 가상 어드레스 공간(extended user virtual address space)(270)이 각각 n개만큼 존재할 수 있다(여기서, n은 자연수).
물리 어드레스 공간(210)은 메모리 커맨드가 실행되는 실제 메모리를 나타낼 수 있다. 물리 메모리 어드레스(211)는 물리 어드레스 공간(210)에서 메모리 요청이 적용될 일부 메모리 영역을 나타낼 수 있다.
확대된 물리 어드레스 공간은 동일한 메모리 어드레스에 대해 일반 메모리 동작과 PIM 동작 중 어느 것이 요청되었는지를 구분하기 위한 물리 어드레스 공간으로서, 물리 어드레스 공간(210)에 각각 매핑된 물리 어드레스 공간(220) 및 확장 물리 어드레스 공간(230)을 포함할 수 있다. 물리 어드레스 공간(220)은 일반 메모리 동작에 대한 요청을 나타낼 수 있으며, 앞서 설명한 물리 어드레스 공간(210)과 동일할 수 있다. 해당 공간 내의 물리 메모리 어드레스(221)는 물리 메모리 어드레스(211)에서 수행되는 일반 메모리 동작에 대한 요청을 나타낼 수 있으며, 예를 들어, 물리 메모리 어드레스(211)와 동일한 비트 값을 가질 수 있다. 확장 물리 어드레스 공간(230)은 PIM 동작에 대한 요청을 나타낼 수 있으며, 해당 공간 내의 확장 물리 메모리 어드레스(231)는 물리 메모리 어드레스(211)에서 수행되는 PIM 동작에 대한 요청을 나타낼 수 있다. 예를 들어, 확장 물리 메모리 어드레스(231)는 물리 메모리 어드레스(221)와 동일한 비트 값을 포함하면서, 물리 메모리 어드레스(221)에서 활용되지 않는 미사용 비트들에 추가적인 비트 값을 포함함으로써, 물리 메모리 어드레스(211)에서 수행되는 PIM 동작에 대한 요청을 나타낼 수 있다.
확장 물리 메모리 어드레스(231)로 표현되는 PIM 동작에 대한 요청은 메모리에서 연산 동작을 실행시키기 위한 것으로, 대응하는 커맨드가 메모리까지 전달되어야 하기 때문에 논-캐시어블 특성을 가질 수 있다. 반면, 물리 메모리 어드레스(221)로 표현되는 메모리 요청은 호스트 프로그램의 요청에 따라 캐시어블 또는 논-캐시어블 특성을 가질 수 있다.
캐시어블 특성이란 캐시 액세스가 가능한 메모리 요청으로, 호스트 프로그램에서 요청된 데이터를 상대적으로 액세스 오버헤드가 낮은 캐시에 있는지 확인한 후 해당 데이터가 캐시에 없는 경우에 상대적으로 액세스 오버헤드가 높은 메모리에서 해당 데이터를 찾는 동작이 가능한 것을 나타낼 수 있다. 해당 데이터가 캐시에 있으면, 메모리에서 해당 데이터를 읽는 동작 없이 캐시에서 빠르게 읽어올 수 있으므로, 성능 향상에 도움이 될 수 있다. 반면, 논-캐시어블 특성이란 캐시 액세스가 불가능한 메모리 요청으로, 캐시 확인 없이 호스트 프로그램에서 요청된 데이터를 메모리에서 읽어오는 것을 나타낼 수 있다. PIM 커맨드가 메모리까지 전달되어야 PIM 동작이 정상적으로 수행될 수 있으므로, PIM 동작에 대한 요청은 논-캐시어블 특성을 가질 수 있다. 반대로, 일반 메모리 동작에 대한 요청은 호스트 프로그램의 요청에 따라 캐시어블 특성 및 논-캐시어블 특성 중 어느 하나를 제한 없이 가질 수 있다.
커널 가상 어드레스 공간은 전자 장치에서 구동하는 운영 체제(OS; operating system)에 의해 관리되는 영역으로, 물리 어드레스 공간(210)에 각각 매핑된 커널 가상 어드레스 공간(240)과 확장 커널 가상 어드레스 공간(250)이 있을 수 있다. 커널 가상 어드레스 공간(240)은 일반 메모리 동작에 대한 요청을 나타낼 수 있으며, 해당 공간 내의 제1 가상 메모리 어드레스(241)는 물리 메모리 어드레스(211)에서 수행되는 일반 메모리 동작에 대한 요청을 나타낼 수 있다. 물리 어드레스 공간과 커널 가상 어드레스 공간은 서로 다른 주소 체계를 가지므로, 제1 가상 메모리 어드레스(241)는 물리 메모리 어드레스(211)와 상이한 비트 값을 가질 수 있다.
확장 커널 가상 어드레스 공간(250)은 PIM 동작에 대한 요청을 나타낼 수 있으며, 해당 공간 내의 제1 확장 가상 메모리 어드레스(251)는 물리 메모리 어드레스(211)에서 수행되는 PIM 동작에 대한 요청을 나타낼 수 있다. 제1 확장 가상 메모리 어드레스(251)는 제1 가상 메모리 어드레스(241)와 동일한 비트 값을 포함하면서, 제1 가상 메모리 어드레스(241)에서 활용되지 않는 미사용 비트들에 추가적인 비트 값을 포함함으로써, 물리 메모리 어드레스(211)에서 수행되는 PIM 동작에 대한 요청을 나타낼 수 있다.
제1 확장 가상 메모리 어드레스(251)로 표현되는 PIM 동작에 대한 요청은 메모리에서 연산 동작을 실행시키기 위한 것으로, 대응하는 커맨드가 메모리까지 전달되어야 하기 때문에 논-캐시어블 특성을 가질 수 있다. 반면, 제1 가상 메모리 어드레스(241)로 표현되는 일반 메모리 동작에 대한 요청은 호스트 프로그램의 요청에 따라 캐시어블 또는 논-캐시어블 특성을 가질 수 있다.
유저 가상 어드레스 공간은 전자 장치에서 구동하는 각 프로세스에 의해 관리되는 영역으로, 물리 어드레스 공간(210)에 각각 매핑된 유저 가상 어드레스 공간(260)과 확장 유저 가상 어드레스 공간(270)이 있을 수 있다. 유저 가상 어드레스 공간(260)은 일반 메모리 동작에 대한 요청을 나타낼 수 있으며, 해당 공간 내의 제2 가상 메모리 어드레스(261)는 물리 메모리 어드레스(211)에서 수행되는 일반 메모리 동작에 대한 요청을 나타낼 수 있다. 커널 가상 어드레스 공간과 유저 가상 어드레스 공간은 서로 다른 주소 체계를 가지므로, 제2 가상 메모리 어드레스(261)는 제1 가상 메모리 어드레스(241)와 상이한 비트 값을 가질 수 있다.
확장 유저 가상 어드레스 공간(270)은 PIM 동작에 대한 요청을 나타낼 수 있으며, 해당 공간 내의 제2 확장 가상 메모리 어드레스(271)는 물리 메모리 어드레스(211)에서 수행되는 PIM 동작에 대한 요청을 나타낼 수 있다. 제2 확장 가상 메모리 어드레스(271)는 제2 가상 메모리 어드레스(261)와 동일한 비트 값을 포함하면서, 제2 가상 메모리 어드레스(261)에서 활용되지 않는 미사용 비트들에 추가적인 비트 값을 포함함으로써, 물리 메모리 어드레스(211)에서 수행되는 PIM 동작에 대한 요청을 나타낼 수 있다.
제2 확장 가상 메모리 어드레스(271)로 표현되는 PIM 동작에 대한 요청은 메모리에서 연산 동작을 실행시키기 위한 것으로, 대응하는 커맨드가 메모리까지 전달되어야 하기 때문에 논-캐시어블 특성을 가질 수 있다. 반면, 제2 가상 메모리 어드레스(261)로 표현되는 일반 메모리 동작에 대한 요청은 호스트 프로그램의 요청에 따라 캐시어블 또는 논-캐시어블 특성을 가질 수 있다.
제1 가상 메모리 어드레스(241), 제1 확장 가상 메모리 어드레스(251), 제2 가상 메모리 어드레스(261) 및 제2 확장 가상 메모리 어드레스(271)는 모두 동일한 물리 메모리 어드레스(211)에 매핑되는 반면, 서로 다른 메모리 모드를 나타냄으로써, 별도의 ISA 추가 없이도 일반 메모리 동작과 PIM 동작에 대한 요청을 구분할 수 있다. 또한, 호스트 프로세서는 동일한 메모리 영역에서 수행할 PIM 동작을 위해 논-캐시어블 특성으로 메모리의 전체 또는 일부를 할당하거나, 또는 일반 메모리 동작을 위해 캐시어블 또는 논-캐시어블 특성으로 메모리의 전체 또는 일부를 할당할 수도 있다.
도 2에 도시된 메모리 어드레스 매핑 관계는 이를 이용하여 메모리 컨트롤러로 메모리 요청과 메모리 어드레스를 전송하는 호스트 프로세서 및 호스트 프로세서로부터 수신된 메모리 요청과 메모리 어드레스에 기초하여 커맨드를 생성하는 메모리 컨트롤러에서 활용될 수 있다.
동일한 물리 메모리 어드레스(211)에 매핑되더라도 요청되는 메모리 모드에 따라 상이한 메모리 어드레스를 가지는 특성을 활용하면, PIM 메모리에 대한 논-캐시어블 액세스 제약에서 벗어나 메모리를 보다 효율적으로 활용할 수 있다. 이에 대해서는 도 8을 통해 후술한다.
도 3은 일 실시예에 따라 메모리 어드레스 기반 메모리 요청에 따른 커맨드 수행 동작을 설명하기 위한 도면이다.
이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 동작들(310~370)은 전자 장치의 적어도 하나의 구성요소(예: 호스트 프로세서, 메모리 컨트롤러, 메모리 등)에 의해 수행될 수 있다.
동작(310)에서, 호스트 프로그램은 호스트 프로세서로 메모리 할당을 요청할 수 있다.
동작(320)에서, 호스트 프로세서는 메모리 할당 요청에 따라 2개의 어드레스 매핑에 기반하여 일반 메모리 또는 PIM으로 메모리를 할당할 수 있다. 이때, 2개의 메모리 어드레스들은 모두 동일한 메모리 영역에 매핑될 수 있다. 실시예에 따라 PIM이 n개 존재하는 경우에는 n+1개의 어드레스 매핑이 이용될 수 있다(여기서, n은 자연수).
동작(330)에서, 호스트 프로세서는 일반 메모리 동작에 대한 요청인 경우에 응답하여 메모리 컨트롤러에게 물리 메모리 어드레스로 메모리 커맨드를 요청할 수 있다.
동작(340)에서, 메모리 컨트롤러는 호스트 프로세서로부터의 요청에 기반하여 일반 메모리 커맨드를 생성할 수 있다.
동작(350)에서, 호스트 프로세서는 PIM 동작에 대한 요청인 경우에 응답하여 메모리 컨트롤러에게 확장 물리 메모리 어드레스로 메모리 커맨드를 요청할 수 있다.
동작(360)에서, 메모리 컨트롤러는 호스트 프로세서로부터의 요청에 기반하여 PIM 커맨드를 생성할 수 있다.
동작(370)에서, 메모리는 메모리 컨트롤러부터 수신된 메모리 커맨드를 수행할 수 있다.
도 4는 일 실시예에 따른 물리 메모리 어드레스를 설명하기 위한 도면이다.
도 4를 참조하면, 물리 메모리 어드레스(400)는 일반 물리 어드레스 영역(normal physical address region)(410) 및 확장 물리 어드레스 영역(extended physical address region)(420)에 포함된 복수의 비트들로 표현될 수 있다. 도 4에서는 설명의 편의를 위해 물리 메모리 어드레스(400)가 64비트로 표현되는 예시가 도시되어 있으나, 이외에도 물리 메모리 어드레스(400)가 다양한 비트(예: 32비트 등)로 표현되는 실시예에 대해서도 본 명세서의 설명이 마찬가지로 적용될 수 있다.
일반 물리 어드레스 영역(410)은 일반적인 물리 메모리 어드레스에서 이미 활용되고 있는 영역으로, 뱅크(bank), 채널 매핑에 대한 정보 등을 포함할 수 있다. 도 2에 도시된 물리 어드레스 공간(220) 내 물리 메모리 어드레스(221)는 물리 어드레스 영역(410)에 포함된 비트들을 통해 표현될 수 있으며, 이때 확장 물리 어드레스 영역(420)은 의미 없는 미리 정해진 값(예: '0')을 포함할 수 있다. 도 4에 도시된 예시에서 일반 물리 어드레스 영역(410)은 0 내지 34번째 비트를 포함할 수 있다.
확장 물리 어드레스 영역(420)은 일반적인 물리 메모리 어드레스에서 활용되지 않는 미사용 비트들을 포함할 수 있다. 일반 물리 어드레스 영역(410)은 데이터 저장 공간의 메모리 어드레스를 표현하는 데 필요한 비트들을 포함하고, 확장 물리 어드레스 영역(420)은 데이터 저장 공간의 메모리 어드레스를 표현하는 데 필요한 비트들을 제외한 나머지 비트들을 포함할 수 있다.
도 2에 도시된 확장 물리 어드레스 공간(230) 내 확장 물리 메모리 어드레스(231)는 일반 물리 어드레스 영역(410)뿐만 아니라 확장 물리 어드레스 영역(420) 내 미사용 비트를 더 이용해서 표현될 수 있다. 확장 물리 메모리 어드레스(231)는 일반 물리 어드레스 영역(410)에 도 2의 물리 메모리 어드레스(221)와 동일한 비트 값을 가지고, 확장 물리 어드레스 영역(420)에 미리 정해진 값(예: '0' 등)이 아닌 유효한 비트 값을 포함함으로써, 물리 메모리 어드레스(221)에 매핑된 메모리 영역에 대한 PIM 동작 요청을 나타낼 수 있다.
다시 말해, 확장 물리 어드레스 영역(420) 내 미사용 비트들을 활용하여 일반 메모리 동작과 PIM 동작에 대한 요청을 구분함으로써, 현재 사용되고 있는 물리 어드레스(400)를 통해서도 유효하게 일반 메모리 동작과 PIM 동작에 대한 요청이 구분될 수 있다.
도 5는 일 실시예에 따른 가상 메모리 어드레스를 설명하기 위한 도면이다.
도 5를 참조하면, 가상 메모리 어드레스(500)는 일반 가상 어드레스 영역(510) 및 확장 가상 어드레스 영역(520)에 포함된 복수의 비트들로 표현될 수 있다. 가상 메모리 어드레스(500)는, 도 2에 도시된 커널 가상 어드레스 공간(240) 내 제1 가상 메모리 어드레스(241), 확장 커널 가상 어드레스 공간(250) 내 제1 확장 가상 메모리 어드레스(251), 유저 가상 어드레스 공간(260) 내 제2 가상 메모리 어드레스(261) 또는 확장 유저 가상 어드레스 공간(270) 내 제2 확장 가상 메모리 어드레스(271)를 표현하는데 활용될 수 있다. 도 5에서는 설명의 편의를 위해 가상 메모리 어드레스(500)가 64비트로 표현되는 예시가 도시되어 있으나, 이외에도 가상 메모리 어드레스(500)가 다양한 비트(예: 32비트 등)로 표현되는 실시예에 대해서도 본 명세서의 설명이 마찬가지로 적용될 수 있다.
일반 가상 어드레스 영역(510)은 일반적인 가상 메모리 어드레스에서 이미 활용되고 있는 영역으로, 페이지 테이블 어드레스 매핑(page table address mapping)에 대한 정보 등을 포함할 수 있다. 도 2에 도시된 제1 가상 메모리 어드레스(241)와 제2 가상 메모리 어드레스(261)는 일반 가상 어드레스 영역(510)에 포함된 비트들을 통해 표현될 수 있으며, 이때 확장 가상 어드레스 영역(520)은 의미 없는 미리 정해진 값(예: '0')을 포함할 수 있다. 도 5에 도시된 예시에서 일반 가상 어드레스 영역(510)은 0 내지 46번째 비트를 포함할 수 있다.
확장 가상 어드레스 영역(520)은 일반적인 가상 메모리 어드레스에서 활용되지 않는 미사용 비트들을 포함할 수 있다. 일반 가상 어드레스 영역(510)은 데이터 저장 공간의 메모리 어드레스를 표현하는 데 필요한 비트들을 포함하고, 확장 가상 어드레스 영역(520)은 데이터 저장 공간의 메모리 어드레스를 표현하는 데 필요한 비트들을 제외한 나머지 비트들을 포함할 수 있다.
도 2에 도시된 제1 확장 가상 메모리 어드레스(251) 및 제2 확장 가상 메모리 어드레스(271)는 일반 가상 어드레스 영역(510)뿐만 아니라 확장 가상 어드레스 영역(520) 내 미사용 비트를 더 이용해서 표현될 수 있다. 제1 확장 가상 메모리 어드레스(251)는 일반 가상 어드레스 영역(510)에 도 2의 제1 가상 메모리 어드레스(241)와 동일한 비트 값을 가지고, 확장 가상 어드레스 영역(520)에 미리 정해진 값(예: '0' 등)이 아닌 유효한 비트 값을 포함함으로써, 물리 메모리 어드레스(221)에 매핑된 메모리 영역에 대한 PIM 동작 요청을 나타낼 수 있다.
다시 말해, 확장 가상 어드레스 영역(520) 내 미사용 비트들을 활용하여 일반 메모리 동작과 PIM 동작에 대한 요청을 구분함으로써, 현재 사용되고 있는 가상 어드레스(500)를 통해서도 유효하게 일반 메모리 동작과 PIM 동작에 대한 요청이 구분될 수 있다.
도 6 및 도 7은 일 실시예에 따른 전자 장치의 동작 예시들을 설명하기 위한 도면이다.
도 6을 참조하면, 신규 ISA에 대한 정의(definition) 없이 어플리케이션(610)에서 호스트 프로세서(620)로 요청이 전달되는 예시가 도시된다. 일반 메모리 동작과 PIM 동작에 대한 요청을 구분하기 위해 호스트 프로세서(620)에서 별도의 ISA를 정의하지 않는 경우, 앞서 설명한 물리 메모리 어드레스 또는 확장 물리 메모리 어드레스를 통해, 요청되는 메모리 모드가 구분될 수 있다. 어플리케이션(610)은 요청하고자 하는 메모리 모드에 따른 메모리 어드레스(예를 들어, 물리 메모리 어드레스 또는 확장 물리 메모리 어드레스)를 호스트 프로세서(620)로 전달할 수 있다. 호스트 프로세서(620)는 어플리케이션(610)으로부터 수신된 메모리 요청과 메모리 어드레스를 메모리 컨트롤러(630)로 전달할 수 있다. 메모리 컨트롤러(630)는 호스트 프로세서(620)로부터 수신된 메모리 어드레스에 기반하여 메모리 요청에 따른 커맨드와 물리 메모리 어드레스를 생성하고, 이를 메모리(640)로 전달할 수 있다. 예를 들어, 커맨드는 확장 메모리 커맨드 생성기(631)에 의해 생성될 수 있다. 메모리(640)는 수신된 커맨드를 물리 메모리 어드레스에서 실행할 수 있다.
도 7을 참조하면, 신규 ISA에 대한 정의(definition)에 기반하여 어플리케이션(710)에서 호스트 프로세서(720)로 요청이 전달되는 예시가 도시된다. PIM 동작에 대한 요청을 나타내는 ISA가 새로 정의되어 있기 때문에, 어플리케이션(710)에서 호스트 프로세서(720)로 물리 메모리 어드레스 또는 확장 물리 메모리 어드레스를 통해 PIM 동작 요청 유무를 구분할 필요가 없으며, PIM 동작에 대한 요청인 경우 어플리케이션(710)은 해당 요청에 대응하는 신규 PIM ISA를 가상 메모리 어드레스와 함께 호스트 프로세서(720)로 전달할 수 있다. PIM ISA가 수신되면, 호스트 프로세서(720)는 PIM ISA를 나타내기 위한 확장 물리 메모리 어드레스를 생성하고, 확장 물리 메모리 어드레스를 메모리 요청과 함께 메모리 컨트롤러(730)로 전달할 수 있다. 예를 들어, 확장 물리 메모리 어드레스는 확장 어드레스 생성기(721)에서 생성될 수 있다. 메모리 컨트롤러(730)와 메모리(740)에 대해서는 앞선 설명이 그대로 적용될 수 있으므로, 보다 자세한 사항은 생략한다.
신규 ISA가 정의되더라도 호스트 프로세서(720)가 신규 ISA에 기반한 확장 물리 메모리 어드레스를 메모리 요청과 함께 메모리 컨트롤러(730)로 전송함으로써, 앞서 설명한 물리 메모리 어드레스 또는 확장 물리 메모리 어드레스에 기반하여 일반 메모리 동작과 PIM 동작에 대한 요청을 구분하는 동작이 그대로 적용될 수 있다.
도 8은 일 실시예에 따라 동일 메모리 영역에 대해 다양한 액세스가 가능한 예시를 설명하기 위한 도면이다.
도 8을 참조하면, 뉴럴 네트워크에 포함된 복수의 레이어들에 따른 연산이 전자 장치에서 수행되는 예시가 도시된다. 전자 장치는 AI(artificial intelligence) 응용 연산을 가속기(예: GPU 등)와 PIM를 활용하여 처리할 수 있다. 이때 최적의 응용 성능을 달성하기 위해 아래의 조건이 필요할 수 있다.
1. PIM 동작과 가속기 연산 사이에 추가 메모리 복사(memory copy)가 존재하지 말 것
2. 최적의 PIM 동작을 위해서는 논-캐시어블 메모리에서 PIM 동작이 수행될 것
3. 최적의 가속기 연산을 위해서는 캐시어블 메모리에서 가속기 연산이 수행될 것
레이어 1(820)는 가속기 연산보다 PIM 동작으로 처리하는 것이 더 효과적인 반면, 레이어 1(820)의 연산 결과를 이용하는 레이어 2 내지 6(840)은 PIM 동작보다 가속기 연산으로 처리하는 것이 더 효과적인 예시를 가정한다.
레이어 1(820)의 입력 버퍼(810)와 출력 버퍼에 해당하는 인-아웃 버퍼(830)는 PIM 동작이 수행되고 연산 결과가 저장되는 메모리이므로 논-캐시어블 특성을 가질 수 있다. 레이어 2 내지 6(840)은 가속기 연산으로 처리되는 데, 레이어 1(820)의 연산 결과가 저장된 인-아웃 버퍼(830)를 논-캐시어블 액세스한다면 불필요한 메모리 액세스 오버헤드로 인해 연산 효율이 낮아질 수 있다. 레이어 1(820)의 연산 결과가 논-캐시어블 특성에 기반하여 인-아웃 버퍼(830)에 저장되었더라도, 동일 메모리 어드레스에 대해서 논-캐시어블 액세스와 캐시어블 액세스가 모두 가능한 특성을 활용하여 가속기는 인-아웃 버퍼(830)에 대해 캐시어블 액세스를 수행할 수 있다. 다시 말해, 가속기는 처음 레이어 1(820)의 연산 결과를 캐시에서 찾을 수 없는 경우 인-아웃 버퍼(830)에 액세스하여 연산 결과를 캐시로 이동시킬 수 있고, 그 후로는 인-아웃 버퍼(830)로 액세스 없이 캐시에서 바로 연산 결과를 호출할 수 있다. 동일 메모리 영역에 대해 PIM은 논-캐시어블 액세스를 수행하고, 가속기는 캐시어블 액세스를 수행함으로써, 전자 장치의 동작 효율을 효과적으로 향상시킬 수 있다.
도 9는 일 실시예에 따른 전자 장치의 동작 방법을 나타낸 도면이다.
이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 동작들(910~930)은 전자 장치의 적어도 하나의 구성요소(예: 호스트 프로세서, 메모리 컨트롤러, 메모리 등)에 의해 수행될 수 있다.
동작(910)에서, 전자 장치는 메모리 요청 및 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 메모리 요청이 적용될 물리 메모리 어드레스에 매핑되는 메모리 어드레스를 생성한다. 복수의 메모리 모드들 각각은 일반 메모리 및 PIM 중 어느 하나를 나타낼 수 있다.
전자 장치는 메모리 요청에 의해 물리 메모리 어드레스에서 실행되는 커맨드의 메모리 모드에 따라 상이한 메모리 어드레스를 생성할 수 있다.
또한, 전자 장치는 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 타겟 메모리 모드와 물리 메모리 어드레스에 매핑되는 확장 물리 메모리 어드레스를 생성할 수 있다. 전자 장치는 메모리에 대한 물리 메모리 어드레스에 포함된 미사용 비트를 이용하여 확장 물리 메모리 어드레스를 표현할 수 있다.
메모리 어드레스는 복수의 메모리 모드들 중 PIM을 나타내는 메모리 모드에 적용 가능한 메모리 요청 개수의 확장 물리 어드레스 공간들 및 메모리에 대응하는 물리 어드레스 공간 중 타겟 메모리 모드에 대응하는 어느 하나에서 결정될 수 있다. 물리 어드레스 공간은 일반 메모리로 동작하는 메모리 모드에 매핑되고, 하나 이상의 확장 물리 어드레스 공간들 각각은 PIM으로 동작하는 메모리 모드에 매핑될 수 있다.
또한, 전자 장치는 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 캐시 접근 없이 메모리 컨트롤러로 메모리 요청과 메모리 어드레스를 전송할 수 있다.
또한, 전자 장치는 타겟 메모리 모드가 복수의 메모리 모드들 중 일반 메모리를 나타내는 경우에 응답하여, 물리 메모리 어드레스와 동일하게 메모리 어드레스를 결정할 수 있다.
또한, 전자 장치는 타겟 메모리 모드가 일반 메모리를 나타내는 경우에 응답하여, 어플리케이션의 요청에 따라 데이터가 캐시에 있는지 확인한 후 데이터가 캐시에 없는 경우에 메모리 컨트롤러로 메모리 요청과 메모리 어드레스를 전송할 수 있다.
또한, 전자 장치는 타겟 메모리 모드가 일반 메모리를 나타내고, 물리 메모리 어드레스에 PIM 동작 결과가 저장된 경우에 응답하여, 어플리케이션의 요청에 따라 PIM 동작 결과가 캐시에 있는지 확인한 후 PIM 동작 결과가 캐시에 없는 경우에 메모리 컨트롤러로 메모리 요청과 메모리 어드레스를 전송할 수 있다.
동작(920)에서, 전자 장치는 호스트 프로세서로부터 수신된 메모리 요청 및 메모리 어드레스에 기초하여, 타겟 메모리 모드에 따른 커맨드 및 물리 메모리 어드레스를 생성한다.
동작(930)에서, 전자 장치는 메모리 컨트롤러로부터 수신된 커맨드를 물리 메모리 어드레스에서 실행한다. 전자 장치는 커맨드에 따라 물리 메모리 어드레스에서 일반 메모리 동작 및 PIM 동작들 중 어느 하나를 수행할 수 있다.
실시예들은 물리 어드레스 공간을 확장하여 동일 메모리 영역에 대해 PIM 용 메모리 액세스와 non-PIM 용 메모리 액세스를 효과적으로 구분하고, 호스트 시스템에서 다양한 PIM 커맨드를 요청할 수 있으며, 동일 메모리 영역에 대해 캐시어블 메모리 액세스와 논-캐시어블 메모리 액세스를 모두 지원할 수 있다.
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (24)

  1. 전자 장치에 있어서,
    메모리 요청(memory request) 및 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 상기 메모리 요청이 적용될 물리 메모리 어드레스(physical memory address)에 매핑되는 메모리 어드레스(memory address)를 생성하는 호스트 프로세서;
    상기 호스트 프로세서로부터 수신된 상기 메모리 요청 및 상기 메모리 어드레스에 기초하여, 상기 타겟 메모리 모드에 따른 커맨드 및 상기 물리 메모리 어드레스를 생성하는 메모리 컨트롤러; 및
    상기 메모리 컨트롤러로부터 수신된 커맨드를 상기 물리 메모리 어드레스에서 실행하는 메모리
    를 포함하는
    전자 장치.
  2. 제1항에 있어서,
    상기 복수의 메모리 모드들 각각은
    일반 메모리 및 PIM(processing in memory) 중 어느 하나를 나타내는,
    전자 장치.
  3. 제1항에 있어서,
    상기 호스트 프로세서는
    상기 메모리 요청에 의해 상기 물리 메모리 어드레스에서 실행되는 커맨드의 메모리 모드에 따라 상이한 메모리 어드레스를 생성하는,
    전자 장치.
  4. 제1항에 있어서,
    상기 호스트 프로세서는
    상기 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 상기 타겟 메모리 모드와 상기 물리 메모리 어드레스에 매핑되는 확장 물리 메모리 어드레스(extended physical memory address)를 생성하는,
    전자 장치.
  5. 제4항에 있어서,
    상기 호스트 프로세서는
    상기 메모리에 대한 물리 메모리 어드레스에 포함된 미사용 비트(unused bit)를 이용하여 상기 확장 물리 메모리 어드레스를 표현하는,
    전자 장치.
  6. 제1항에 있어서,
    상기 메모리 어드레스는
    상기 복수의 메모리 모드들 중 PIM을 나타내는 메모리 모드에 적용 가능한 메모리 요청 개수의 확장 물리 어드레스 공간들(extended physical address spaces) 및 상기 메모리에 대응하는 물리 어드레스 공간 중 상기 타겟 메모리 모드에 대응하는 어느 하나에서 결정되는,
    전자 장치.
  7. 제6항에 있어서,
    상기 물리 어드레스 공간은 일반 메모리로 동작하는 메모리 모드에 매핑되고,
    상기 확장 물리 어드레스 공간들 각각은 PIM으로 동작하는 메모리 모드에 매핑되는,
    전자 장치.
  8. 제1항에 있어서,
    상기 호스트 프로세서는
    상기 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 캐시 접근 없이 상기 메모리 컨트롤러로 상기 메모리 요청과 상기 메모리 어드레스를 전송하는,
    전자 장치.
  9. 제1항에 있어서,
    상기 호스트 프로세서는
    상기 타겟 메모리 모드가 상기 복수의 메모리 모드들 중 일반 메모리를 나타내는 경우에 응답하여, 상기 물리 메모리 어드레스와 동일하게 상기 메모리 어드레스를 결정하는,
    전자 장치.
  10. 제1항에 있어서,
    상기 호스트 프로세서는
    상기 타겟 메모리 모드가 일반 메모리를 나타내는 경우에 응답하여, 어플리케이션의 요청에 따라 데이터가 캐시에 있는지 확인한 후 상기 데이터가 상기 캐시에 없는 경우에 상기 메모리 컨트롤러로 상기 메모리 요청과 상기 메모리 어드레스를 전송하는,
    전자 장치.
  11. 제1항에 있어서,
    상기 호스트 프로세서는
    상기 타겟 메모리 모드가 일반 메모리를 나타내고, 상기 물리 메모리 어드레스에 PIM 동작 결과가 저장된 경우에 응답하여, 어플리케이션의 요청에 따라 상기 PIM 동작 결과가 캐시에 있는지 확인한 후 상기 PIM 동작 결과가 캐시에 없는 경우에 상기 메모리 컨트롤러로 상기 메모리 요청과 상기 메모리 어드레스를 전송하는,
    전자 장치.
  12. 제1항에 있어서,
    상기 메모리는
    상기 커맨드에 따라 상기 물리 메모리 어드레스에서 일반 메모리 동작 및 하나 이상의 PIM 동작들 중 어느 하나를 수행하는,
    전자 장치.
  13. 전자 장치의 동작 방법에 있어서,
    상기 전자 장치에 포함된 호스트 프로세서에서, 메모리 요청 및 복수의 메모리 모드들 중 어느 하나인 타겟 메모리 모드와 상기 메모리 요청이 적용될 물리 메모리 어드레스에 매핑되는 메모리 어드레스를 생성하는 동작;
    상기 전자 장치에 포함된 메모리 컨트롤러에서, 상기 호스트 프로세서로부터 수신된 상기 메모리 요청 및 상기 메모리 어드레스에 기초하여, 상기 타겟 메모리 모드에 따른 커맨드 및 상기 물리 메모리 어드레스를 생성하는 동작; 및
    상기 전자 장치에 포함된 메모리에서 상기 메모리 컨트롤러로부터 수신된 커맨드를 상기 물리 메모리 어드레스에서 실행하는 동작
    을 포함하는
    전자 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 복수의 메모리 모드들 각각은
    일반 메모리 및 PIM 중 어느 하나를 나타내는,
    전자 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 메모리 요청 및 상기 메모리 어드레스를 생성하는 동작은
    상기 메모리 요청에 의해 상기 물리 메모리 어드레스에서 실행되는 커맨드의 메모리 모드에 따라 상이한 메모리 어드레스를 생성하는,
    전자 장치의 동작 방법.
  16. 제13항에 있어서,
    상기 메모리 요청 및 상기 메모리 어드레스를 생성하는 동작은
    상기 타겟 메모리 모드가 PIM을 나타내는 경우에 응답하여, 상기 타겟 메모리 모드와 상기 물리 메모리 어드레스에 매핑되는 확장 물리 메모리 어드레스를 생성하는,
    전자 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 메모리 요청 및 상기 메모리 어드레스를 생성하는 동작은
    상기 메모리에 대한 물리 메모리 어드레스에 포함된 미사용 비트를 이용하여 상기 확장 물리 메모리 어드레스를 표현하는,
    전자 장치의 동작 방법.
  18. 제13항에 있어서,
    상기 메모리 어드레스는
    상기 복수의 메모리 모드들 중 PIM을 나타내는 메모리 모드에 적용 가능한 메모리 요청 개수의 확장 물리 어드레스 공간들 및 상기 메모리에 대응하는 물리 어드레스 공간 중 상기 타겟 메모리 모드에 대응하는 어느 하나에서 결정되는,
    전자 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 물리 어드레스 공간은 일반 메모리로 동작하는 메모리 모드에 매핑되고,
    상기 확장 물리 어드레스 공간들 각각은 PIM으로 동작하는 메모리 모드에 매핑되는,
    전자 장치의 동작 방법.
  20. 제13항 내지 제19항 중에서 어느 한 항의 방법을 실행하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능 기록매체.
  21. 논리 연산 및/또는 산술 연산을 수행하는 내부 프로세서 및 데이터 저장 공간을 포함하는 메모리;
    상기 메모리의 상기 내부 프로세서와 상기 데이터 저장 공간을 이용하는 PIM(Processing In Memory) 동작 및 상기 메모리의 상기 데이터 저장 공간은 이용하되 상기 메모리의 상기 내부 프로세서는 이용하지 않는 일반 메모리 동작 중 어느 하나에 대한 요청을 나타내는 제1 메모리 어드레스를 생성하는 호스트 프로세서; 및
    상기 호스트 프로세서로부터 수신한 상기 제1 메모리 어드레스에 따라 상기 메모리에서 상기 PIM 동작 또는 상기 일반 메모리 동작을 실행시키는 커맨드 및 상기 커맨드가 접근할 상기 데이터 저장 공간의 제2 메모리 어드레스를 생성해서 상기 메모리로 전달하는 메모리 컨트롤러
    를 포함하고,
    상기 제1 메모리 어드레스는
    상기 데이터 저장 공간의 제2 메모리 어드레스를 표현하는 데 필요한 비트들을 제외한 나머지 비트들 중 하나 이상을 이용하여, 상기 PIM 동작 및 상기 일반 메모리 동작 중 어느 하나를 나타내는,
    전자 장치.
  22. 제21항에 있어서,
    상기 제1 메모리 어드레스는
    상기 나머지 비트들 중 하나 이상을 이용하는 경우, 상기 PIM 동작을 나타내고,
    상기 나머지 비트들 중 하나 이상을 이용하지 않는 경우, 상기 일반 메모리 동작을 나타내는,
    전자 장치.
  23. 제21항에 있어서,
    상기 호스트 프로세서는
    상기 제1 메모리 어드레스가 상기 PIM 동작에 대한 요청을 나타내는 경우에 응답하여, 캐시 접근 없이 상기 메모리 컨트롤러로 상기 제1 메모리 어드레스를 전송하는,
    전자 장치.
  24. 제21항에 있어서,
    상기 제1 메모리 어드레스는
    상기 제1 메모리 어드레스가 상기 일반 메모리 동작에 대한 요청을 나타내는 경우, 상기 제2 메모리 어드레스와 동일하는,
    전자 장치.
KR1020230043495A 2022-08-26 2023-04-03 메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법 KR20240029502A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/350,074 US20240070068A1 (en) 2022-08-26 2023-07-11 Device and method with memory request processing using memory address space extension
EP23192404.4A EP4328756A1 (en) 2022-08-26 2023-08-21 Device and method with memory request processing using memory address space extension
CN202311079814.4A CN117632778A (zh) 2022-08-26 2023-08-25 电子装置和操作电子装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220107826 2022-08-26
KR20220107826 2022-08-26

Publications (1)

Publication Number Publication Date
KR20240029502A true KR20240029502A (ko) 2024-03-05

Family

ID=90298818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230043495A KR20240029502A (ko) 2022-08-26 2023-04-03 메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20240029502A (ko)

Similar Documents

Publication Publication Date Title
US11263135B2 (en) Techniques for handling requests for data at a cache
US8719548B2 (en) Method and system for efficient emulation of multiprocessor address translation on a multiprocessor
US20170177498A1 (en) Centrally managed unified shared virtual address space
US10565131B2 (en) Main memory including hardware accelerator and method of operating the same
KR20170027125A (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템에서 연산들을 처리하는 방법
US20180115496A1 (en) Mechanisms to improve data locality for distributed gpus
US9251048B2 (en) Memory page management
US11836087B2 (en) Per-process re-configurable caches
US11853223B2 (en) Caching streams of memory requests
KR20210108749A (ko) 가속기, 가속기의 동작 방법 및 이를 포함한 가속기 시스템
TW202145010A (zh) 數據儲存方法、電子設備及儲存媒體
EP4060505A1 (en) Techniques for near data acceleration for a multi-core architecture
KR20230028145A (ko) 상호 연결된 장치들 간의 데이터 전송을 위한 시스템, 방법 및 장치
KR20240004361A (ko) 프로세싱-인-메모리 동시적 프로세싱 시스템 및 방법
CN113138851B (zh) 一种数据管理方法、相关装置及系统
US7519792B2 (en) Memory region access management
US10909045B2 (en) System, method and apparatus for fine granularity access protection
KR20240029502A (ko) 메모리 어드레스 공간 확장을 이용한 메모리 요청을 처리하는 전자 장치 및 그 동작 방법
CN114816666A (zh) 虚拟机管理器的配置方法、tlb管理方法及嵌入式实时操作系统
KR20210106635A (ko) 가속기, 가속기의 동작 방법 및 이를 포함한 가속기 시스템
KR102356704B1 (ko) 컴퓨팅 장치 및 컴퓨팅 장치에서 연산들을 처리하는 방법
EP4328756A1 (en) Device and method with memory request processing using memory address space extension
CN117632778A (zh) 电子装置和操作电子装置的方法
US11138123B2 (en) Local cache size control in a storage array
US20230289297A1 (en) Systems and methods for managing memory utilization