KR20240028261A

KR20240028261A - 프로세서에 포함된 각각의 회로들의 주파수들을 조절하기 위한 전자 장치, 방법, 및 컴퓨터 판독 가능 저장 매체

Info

Publication number: KR20240028261A
Application number: KR1020220124786A
Authority: KR
Inventors: 김진규; 유혁선
Original assignee: 삼성전자주식회사
Priority date: 2022-08-24
Filing date: 2022-09-29
Publication date: 2024-03-05

Abstract

일 실시예에 따른 전자 장치는, PMIC, 메모리, 및 프로세서를 포함할 수 있다. 상기 프로세서는, 상기 프로세서를 부팅함을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별할 수 있다. 상기 프로세서는, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, 상기 PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들 각각의 주파수들을 조절할 수 있다. 상기 프로세서는, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득할 수 있다.

Description

프로세서에 포함된 각각의 회로들의 주파수들을 조절하기 위한 전자 장치, 방법, 및 컴퓨터 판독 가능 저장 매체{ELECTRONIC DEVICE, METHOD, AND COMPUTER-READABLE STORAGE MEDIUM FOR ADJUSTING FREQUENCIES OF EACH CIRCUIT INCLUDED IN PROCESSOR}

다양한 실시예들은, 프로세서에 포함된 각각의 회로들의 주파수들을 조절하기 위한 전자 장치, 방법, 및 컴퓨터 판독 가능 저장 매체에 관한 것이다.

최근 스마트폰, 테블릿 PC, 무선 이어폰, 및/또는 스마트 시계와 같이 다양한 형태의 휴대용 전자 장치의 보급이 확대되고 있다. 이러한 휴대용 전자 장치는 프로세서(예, cpu)를 포함할 수 있다. 전자 장치는, 다양한 주파수들에 기반하여 상기 프로세서 내에 포함된 복수의 회로들을 구동할 수 있다. 전자 장치는, 적어도 하나의 정책(또는, 거버너(governor))을 이용하여, 상기 주파수들을 조절함으로써, 상기 복수의 회로들 각각에 대한 오동작을 검출할 수 있다.

일 실시예에 따른 전자 장치는, PMIC, 메모리, 및 프로세서를 포함할 수 있다. 상기 프로세서는, 상기 프로세서의 부팅을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보(driving information)를 획득할지 여부를 식별할 수 있다. 상기 프로세서는, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, 상기 PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들 각각의 주파수들을 조절할 수 있다. 상기 프로세서는, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득할 수 있다.

일 실시예에 따른 전자 장치의 방법은, 프로세서의 부팅을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보(driving information)를 획득할지 여부를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들 각각의 주파수들을 조절하는 동작을 포함할 수 있다. 상기 방법은, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득하는 동작을 포함할 수 있다.

일 실시예에 따른 하나 이상의 프로그램들을 저장하는 컴퓨터 판독 가능 저장 매체는, 상기 하나 이상의 프로그램들이, 전자 장치의 프로세서에 의해 실행될 때에, 상기 프로세서의 부팅을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별할 수 있다. 상기 하나 이상의 프로그램들은, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들 각각의 주파수들을 조절할 수 있다. 상기 하나 이상의 프로그램들은, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득할 수 있다.

도 1은, 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 예시적인 블록도이다.
도 2는, 일 실시예에 따른 전자 장치의 블록도의 일 예를 도시한다.
도 3은, 일 실시예에 따른 프로세서 내에 포함된 회로들 각각에 연결된 PMIC 내에 포함된 복수의 전원 소스들을 나타내는 예시적인 회로도를 도시한다.
도 4는, 일 실시예에 따른 전자 장치의 프로세서가, 적어도 하나의 거버너를 이용하여, 프로세서 내에 포함된 회로들 각각의 주파수의 조절을 나타내는 예시적인 상태를 도시한다.
도 5는, 일 실시예에 따른 전자 장치가, 하나의 입력을 수신한 것에 기반하여, 히트 레이트를 획득하는 동작을 나타내는 예시적인 흐름도를 도시한다.
도 6은, 일 실시예에 따른 전자 장치가, 거버너를 이용하여, 오동작을 검출하기 위한 동작을 나타내는 예시적인 흐름도를 도시한다.
도 7은, 일 실시예에 따른 전자 장치가, 거버너를 이용하여, 히트 레이트를 조절하기 위한 동작을 나타내는 예시적인 흐름도를 도시한다.
도 8은, 일 실시예에 따른 전자 장치가 적어도 하나의 어플리케이션에 기반한, 오동작을 식별하기 위한 예시적인 상태들을 도시한다.

이하, 본 문서의 실시예들이 첨부된 도면을 참조하여 설명된다.

도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.

입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.

음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.

무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.

다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.

본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

도 2는, 일 실시예에 따른 전자 장치의 블록도의 일 예를 도시한다. 도 2를 참조하면, 전자 장치(101)는 도 1의 전자 장치(101)에 참조될 수 있다. 프로세서(120)는, 도 1의 프로세서(120)에 참조될 수 있다. 메모리(130)는 도 1의 메모리(130)에 참조될 수 있다. PMIC(210)는, 도 1의 전력 관리 모듈(188)에 포함될 수 있다.

도 2를 참고하면, 일 실시예에 따른 전자 장치(101)는 프로세서(120), 메모리(130), 및/또는 PMIC(210) 중 적어도 하나를 포함할 수 있다. 프로세서(120), 메모리(130), 및 PMIC(210)는 통신 버스(a communication bus)와 같은 전자 소자(electronical component)에 의해 서로 전기적으로 및/또는 작동적으로 연결될 수 있다(electronically and/or operably coupled with each other). 전자 장치(101)에 포함된 하드웨어 컴포넌트의 타입 및/또는 개수는 도 2에 도시된 바에 제한되지 않는다. 예를 들어, 전자 장치(101)는 도 2에 도시된 하드웨어 컴포넌트 중 일부만 포함할 수 있다.

일 실시예에 따른 전자 장치(101)의 프로세서(120)는 하나 이상의 인스트럭션들에 기반하여 데이터를 처리하기 위한 하드웨어 컴포넌트를 포함할 수 있다. 데이터를 처리하기 위한 하드웨어 컴포넌트는, 예를 들어, ALU(arithmetic and logic unit), FPGA(field programmable gate array), AP(application processor), CP(communication processor), NPC(neural processor circuit), GPU(graphics processing unit), 및/또는 CPU(central processing unit)를 포함할 수 있다. 프로세서(120)의 개수는 하나 이상일 수 있다. 예를 들어, 프로세서(120)는 듀얼 코어(dual core), 쿼드 코어(quad core) 또는 헥사 코어(hexa core)와 같은 멀티-코어 프로세서의 구조를 가질 수 있다. 프로세서(120)는, 복수의 하드웨어 컴포넌트를 포함하고 있다는 점에서, SoC(system on chip)의 일 예일 수 있다. 예를 들어, 프로세서(120)는, 시스템 메모리, 플래시 메모리, 및/또는 센서를 더 포함할 수 있다.

일 실시예에 따른 프로세서(120)는, 하나 이상의 회로들(125)(또는, 도메인)을 포함할 수 있다. 예를 들어, 프로세서(120)는, 회로들(125)의 적어도 일부에, 적어도 하나의 캐시 메모리(cache memory)를 처리하기 위한 휘발성 메모리(SRAM)를 포함할 수 있다. 일 예로, 프로세서(120)는, 캐시 메모리를 이용하여, 적어도 하나의 데이터를 처리하기 위한 속도를 향상시킬 수 있다.

예를 들어, 제1 회로(120-1), 및/또는 제2 회로(120-2)는, 프로세서(120) 내에 포함된 멀티-코어 중 하나의 코어에 대응할 수 있다. 예를 들어, 프로세서(120)가, 제1 회로(120-1)를 이용하여, 처리가능한 데이터는, 제2 회로(120-2)를 이용하여, 처리가능한 데이터를 포함할 수 있다. 예를 들어, 프로세서(120)는, 제1 회로(120-1)를 이용하여, 부하가 높은 작업(high-load task)을 처리할 수 있다. 예를 들어, 프로세서(120)가, 제1 회로(120-1)를 구동하기 위해 사용하는 전력, 및 제2 회로(120-2)를 구동하기 위해 사용하는 전력은 상이할 수 있다. 예를 들어, 프로세서(120)가, 제1 회로(120-1)의 구동을 수행하기 위해, 설정(set)하는 주파수 영역은, 제2 회로(120-2)의 구동을 수행하기 위해 설정하는 주파수 영역과 상이할 수 있다. 일 예로, 제1 회로(120-1)를 구동하기 위해 설정된 주파수 영역은, 제2 회로(120-2)를 구동하기 위해 설정된 주파수 영역을 포함할 수 있다.

일 실시예에 따른 프로세서(120)는, 회로들(125) 중 적어도 일부를 이용하여, 적어도 하나의 기능을 수행할 수 있다. 예를 들어, 회로들(125) 중 적어도 일부 회로는 ISP(image signal processor), CIS(camera image sensor), 및/또는 INT(internal memory) 중 적어도 하나에 참조될 수 있다. 예를 들어, 프로세서(120)는, 메모리로 데이터를 송신하기 위한 회로(예, 메모리 컨트롤러), 이미지 데이터를 처리하기 위한 회로(예, ISP(image signal processor)), 외부 전자 장치와 통신 링크를 수립하기 위한 통신 회로(예, network interface), 동영상을 처리하기 위한 회로(예, 인코더), 및/또는 디스플레이와 관련된 회로(예, 디스플레이 컨트롤러)를 포함할 수 있다. 예를 들어, 프로세서(120)는, 메모리 컨트롤러를 이용하여, 메모리(130)로부터, 데이터를 로드할 수 있다. 예를 들어, 프로세서(120)는, ISP를 이용하여, 카메라로부터 획득한 이미지를 처리하기 위한 데이터를 획득할 수 있다. 예를 들어, 프로세서(120)는, 전자 장치(101)의 디스플레이에 표시될 데이터를 획득하기 위해, 상기 디스플레이 컨트롤러를 이용할 수 있다. 예를 들어, 디스플레이 컨트롤러를 이용하여, 프로세서(120)는, ISP를 이용하여 획득한 이미지 데이터로부터, 디스플레이에 표시가능한 데이터를 획득할 수 있다.

일 실시예에 따른 프로세서(120)는, PMIC(210)를 이용하여, 회로들(125) 각각을 구동하기 위한 전력을 수신할 수 있다. 프로세서(120)가, 회로들(125) 각각에 연결된 PMIC(210)의 전원 소스들(215)로부터, 전력을 수신하는 동작은 도 3에서 후술한다.

일 실시예에 따른 프로세서(120)는, 도시하진 않았지만, CMU(CPU memory unit), 및/또는 DVFS(dynamic voltage frequency scaling) 컨트롤러를 포함할 수 있다. 예를 들어, CMU는 클럭(또는, 주파수) 신호를 생성할 수 있다. 예를 들어, CMU는, 위상 동기 루프 회로(phase locked loop, PLL), 지연 동기 루프(delayed locked loop, DLL), 또는 수정자(crystal) 중 적어도 하나를 포함하는, 클럭 생성 장치의 일 예일 수 있다. 상기 생성된 클럭 신호를 이용하여, 프로세서(120)는, 회로들(125)을 구동할 수 있다. 예를 들어, 프로세서(120)는 CMU를 이용하여, DVFS 컨트롤러의 제어에 기반한 클럭 신호의 주파수를 조절할 수 있다. 예를 들어, 프로세서(120)는, DVFS 컨트롤러를 이용하여, 지정된 거버너(예, 거버너들(135) 중 하나)(또는, 정책)에 기반하여, CMU를 제어할 수 있다. 예를 들어, 프로세서(120)는, 상기 제어된 CMU를 이용하여, 거버너(예, 제1 거버너(130-1))에 기반하여, 주파수를 조절할 수 있다. 예를 들어, 거버너들(135)은, 프로세서(120)가, 회로들(125)을 구동하기 위해 이용하는 주파수들을 조절하기 위한 정책(policy)에 대한 정보를 포함할 수 있다.

예를 들어, 거버너(예, 거버너들(135) 중 적어도 하나)는, 프로세서(120)의 드라이버를 제어하기 위하여 프로세서(120)에 의해 실행되는 프로그램으로, 프로세서(120)에 포함된 상이한 회로들의 주파수를 조절하기 위해 실행될 수 있다. 거버너의 실행에 기반하여, 프로세서(120)는, 프로세서(120)에 의해 실행되는 어플리케이션들에 의해 점유되는(occupied) 전자 장치(101)의 자원, 및/또는 성능에 기반하여 조절된 주파수 범위 내에서 동작할 수 있다. 전자 장치(101)가 거버너를 이용하여, 주파수를 변경하는 동작은, 도 4에서 후술한다.

일 실시예에 따른 전자 장치(101)의 메모리(130)는 프로세서(120)에 입력 및/또는 출력되는 데이터 및/또는 인스트럭션들을 저장하기 위한 하드웨어 컴포넌트를 포함할 수 있다. 메모리(130)는, 예를 들어, RAM(random-access memory)와 같은 휘발성 메모리(volatile memory) 및/또는 ROM(read-only memory)와 같은 비휘발성 메모리(non-volatile memory)를 포함할 수 있다. 휘발성 메모리는, 예를 들어, DRAM(dynamic RAM), SRAM(static RAM), Cache RAM, 및 PSRAM (pseudo SRAM) 중 적어도 하나를 포함할 수 있다. 비휘발성 메모리는, 예를 들어, PROM(programmable ROM), EPROM (erasable PROM), EEPROM (electrically erasable PROM), 플래시 메모리, 하드디스크, 컴팩트 디스크, 및 eMMC(embedded multimedia card) 중 적어도 하나를 포함할 수 있다.

일 실시예에 따른 전자 장치(101)의 메모리(130) 내에서, 프로세서(120)가 데이터에 수행할 동작을 나타내는 하나 이상 인스트럭션들이 저장될 수 있다. 인스트럭션들의 집합은, 펌웨어, 운영체제, 프로세스, 루틴, 서브-루틴 및/또는 어플리케이션으로 참조될 수 있다. 예를 들어, 전자 장치(101) 및/또는 전자 장치(101)의 프로세서(120)는 어플리케이션 형태로 배포된 복수의 인스트럭션들의 집합(set of a plurality of instructions)을 실행하여, 도 5 내지 도 7의 동작을 수행할 수 있다.

일 실시예에 따른 전자 장치(101)는, 메모리(130)에 하나 이상의 거버너들(135)(또는, 정책)을 포함할 수 있다. 예를 들어, 거버너들(135)을 이용하여, 프로세서(120)는, 프로세서(120) 내에 포함된 회로들(125) 각각을 구동하기 위해, 주파수들(또는, 클럭(clock))을 조절할 수 있다. 예를 들어, 거버너들(135)은, 프로세서(120)가 적어도 하나의 동작을 수행하기 위한 타겟 주파수(target frequency)에 대한 정보를 포함할 수 있다. 예를 들어, 거버너들(135)은 각각, 프로세서(120)에 포함된 회로들(125) 각각이 이용가능한 주파수에 대한 정보를 포함할 수 있다. 일 예로, 전자 장치(101)는, 제1 거버너(130-1)를 이용하여, 회로들(125) 각각이, 주파수들에 기반하여, 수행하는 동작의 횟수를 나타내는 히트 레이트를, 동일하게(equally) 조절할 수 있다. 일 예로, 전자 장치(101)는, 제2 거버너(130-2)(예, performance governor)를 이용하여, 회로들(125) 각각이 허용가능한 최대 주파수를 이용하여, 회로들(125) 각각을 구동할 수 있다. 일 예로, 전자 장치(101)는, 거버너들(135) 중 하나의 거버너(예, powersaver governor)를 이용하여, 회로들(125) 각각이 허용가능한 최소 주파수를 이용하여, 회로들(125) 각각을 구동할 수 있다. 일 예로, 전자 장치(101)는, 거버너들(135) 중 하나의 거버너(예, schedutil governor)를 이용하여, 지정된 데이터 세트에 기반하여, 주파수들을 조절하는 것에 기반하여 회로들(125) 각각을 구동할 수 있다. 전자 장치(101)가 제1 거버너(130-1)를 이용하여, 상기 히트 레이트를 조절하는 동작은 도 4에서 후술한다.

일 실시예에 따른 전자 장치(101)의 PMIC(210)는, 배터리(예, 도 1의 배터리(189))로부터의 수신된 전력(power)을 조절할 수 있다. 예를 들어, 프로세서(120)는 처리해야 하는 부하(load)의 정보를, PMIC(210)로 송신할 수 있다. PMIC(210)는 프로세서(120)로부터 수신된 정보를 이용하여, 프로세서 (120)에 송신하기 위한 전력을 조절할 수 있다. 예를 들어, PMIC(210)는 집적회로(IC), 프로세서(120), 또는 SoC에 배치될 수 있다.

일 실시예에 따른 PMIC(210)에 포함된 전원 소스들(215)은, 각각, 프로세서(120)의 복수의 기능을 수행하기 위한, 각각의 회로들(125)과 연결을 수립할 수 있다. 예를 들어, 회로들(125) 중 적어도 일부는, 적어도 하나의 전원 소스를 공유할 수 있다. 예를 들어, 제1 회로(120-1) 및 제2 회로(120-2)는, 하나의 전원 소스(예, 제1 전원 소스(210-1))와 연결을 수립할 수 있다. 예를 들어, 전자 장치(101)는, 회로들(125) 중 적어도 일부를, PMIC(210) 내에 포함된 하나의 전원 소스와 연결을 수립함으로써, 전자 장치(101)내에 포함된 케이블의 수 및/또는 전원 소스(또는, 커페시터)의 수를 줄일 수 있다.

일 실시예에 따른, PMIC(210)는, 프로세서(120)가 회로들(125) 중 일부를 이용하여, 처리하는, 데이터의 양(또는, 처리량(throughput))에 기반하여, 전원 소스들(215)로부터 송신하는 전력(또는 전압)을 조절할 수 있다. 예를 들어, 프로세서(120)는 DVFS 컨트롤러를 이용하여, 획득한 데이터 처리량에 기반하여, PMIC(210)로, 전압 레벨의 조절을 요청할 수 있다. 예를 들어, 프로세서(120)는 PMIC(210)로 회로들(125) 각각이 동작을 수행하기 위해 필요한 신호들을 송신할 수 있다. 예를 들어, 회로들(125)은 주파수(또는, 클럭) 신호에 기반하여, 동작할 수 있다. 예를 들어, 프로세서(120)는, 적어도 하나의 동작을 수행하기 위해 필요한 회로들(125) 중 적어도 일부에 대한 정보를 PMIC(210)로 송신할 수 있다. PMIC(210)는 상기 정보에 기반하여 프로세서(120)의 회로들(125) 중 적어도 하나의 회로(예, 제1 회로(120-1), 또는, 제2 회로(120-2))에 적어도 하나의 클럭 신호를 송신할 수 있다. 일 예로, 상기 적어도 하나의 클럭 신호는 지정된 전압을 가질 수 있다. 전자 장치(101)가 상기 적어도 하나의 클럭 신호에 대응하는 지정된 전압을 조절하기 위한 동작은 도 3에서 후술한다.

상술한 바와 같이, 프로세서(120)의 오동작(malfunction)(또는, 에러(error)) 확률은, 프로세서(120)의 주파수에 따라 상이할 수 있다. 상기 주파수를 조절하기 위한 전자 장치(101)의 거버너(예, 도 2의 거버너들(135) 중 제1 거버너(130-1))의 실행에 기반하여, 주파수 별 오동작 확률을 보다 정확하게 획득하기 위한 방안이 요구될 수 있다. 성능, 및/또는 전류에 기반하여 프로세서(120)의 주파수를 조절하는 거버너(예, 도 2의 거버너들(135) 중 제2 거버너(130-2))를 이용하여 오동작 확률을 식별하는 경우, 특정 주파수에 대한 오동작 확률이, 다른 주파수(예, 상기 특정 주파수보다 자주 사용되는 주파수)에 대한 오동작 확률보다 낮은 정확도로 식별될 수 있다. 일 실시예에 따른, 전자 장치(101)는 주파수 별 오동작 확률의 정확도를 개선하기 위하여, 주파수 별 사용량의 편차를 줄일 수 있다. 줄어든 편차에 기반하여, 전자 장치(101)는 주파수 별 오동작 확률을 보다 정확하게 식별할 수 있다. 이하, 도 3에서, 전자 장치(101)가, 프로세서(120) 내에 포함된 회로들(125) 각각을 구동하기 위한 주파수에 대응하는 전력 신호를 식별하는 것에 기반하여, PMIC(210)를 이용하여, 회로들(125) 각각으로, 상기 전력 신호를 송신하는 동작이 후술된다.

도 3은, 일 실시예에 따른 프로세서 내에 포함된 회로들 각각에 연결된 PMIC 내에 포함된 복수의 전원 소스들을 나타내는 예시적인 회로도를 도시한다. 예를 들어, 프로세서(120)는, 도 1의 프로세서(120)에 참조될 수 있다. 예를 들어, PMIC(210)는 도 2의 PMIC(210)에 참조될 수 있다. 예를 들어, 프로세서(120) 및/또는 PMIC(210)는, 도 1의 전자 장치(101)에 포함될 수 있다. 일 실시예에 따른 프로세서(120)는, 회로들(125)을 구동하기 위한, 전력 신호를, PMIC(210)로부터, 수신할 수 있다. 예를 들어, 프로세서(120)는, 상기 전력 신호를 수신한 것에 기반하여, 상기 전력 신호에 대응하는 주파수(또는, 클럭 신호)에 기반하여, 회로들(125)을 구동할 수 있다.

도 3을 참조하면, 일 실시예에 따른 전자 장치(예, 도 1의 전자 장치(101))는, 프로세서(120) 내의 회로들(125) 각각으로, 전력을 송신하기 위해, PMIC(210) 내에 포함된 전원 소스들(215) 각각에 대응하여, 연결을 수립할 수 있다. 예를 들어, 전자 장치(101)는 회로들(125) 중 적어도 일부를, 하나의 전원 소스와 연결을 수립할 수 있다. 예를 들어, 제1 회로(120-1) 및 제2 회로(120-2)는, 제1 전원 소스(210-1)로부터, 전력 신호를 수신할 수 있다. 일 예로, 제1 회로(120-1) 및/또는 제2 회로(120-2)는, 프로세서(120)를 구성하는 멀티-코어의 일 예일 수 있다. 예를 들어, 제3 회로(311), 및 제4 회로(312)는, 제3 전원 소스(310)로부터, 전력 신호를 수신할 수 있다. 예를 들어, 전자 장치(101)는 제3 전원 소스(310)로부터 출력되는 전력 신호에 기반하여, 제3 회로(311) 및 제4 회로(312)를 구동할 수 있다.

예를 들어, 프로세서(120)는, 제3 회로(311), 및/또는 제4 회로(312)를 이용하여, 적어도 하나의 기능을 수행할 수 있다. 일 예로, 제3 회로(311), 또는 제4 회로(312) 중 적어도 하나는, INT(internal memory), CAM(camera), CIS(camera image sensor) 또는 ISP(image signal processor) 중 하나에 참조될 수 있다.

예를 들어, 전자 장치(101)는, 제2 전원 소스(210-2)를 이용하여, 프로세서(120) 내에 포함된 메모리(예, 휘발성 메모리(SRAM))로, 전력 신호를 송신할 수 있다. 일 예로, 프로세서(120) 내에 포함된 회로들(125) 중 일부는, 상기 메모리를 포함할 수 있다. 예를 들어, 전자 장치(101)는 제2 전원 소스(210-2)를 이용하여, 전압 제어 컨트롤러(350), 또는 제3 회로(311) 중 적어도 하나로, 전력 신호를 송신할 수 있다. 일 예로, 전자 장치(101)는, 제2 전원 소스(210-2)를 이용하여, 회로들(125) 중 일부에 포함된 메모리로 전력 신호를 송신하는 것에 기반하여, 상기 회로들(125) 중 일부에 포함된 상기 메모리를 구동할 수 있다.

일 실시예에 따른 전자 장치(101)는, 제1 회로(120-1) 및/또는 제2 회로(120-2)로, 제1 전원 소스(210-1) 및/또는 제2 전원 소스(210-2)로부터 전력 신호를 송신하기 위해, 전압 제어 컨트롤러(350)(power path controller)를 이용할 수 있다. 예를 들어, 전자 장치(101)는, PMIC(210)의 전원 소스들(215) 중 일부로부터, 전압 제어 컨트롤러(350)로, 복수의 전력 신호를 송신할 수 있다. 전자 장치(101)는, 전압 제어 컨트롤러(350)를 이용하여, 상기 수신된 복수의 전력 신호를, 비교할 수 있다. 예를 들어, 전자 장치(101)는, 전압 제어 컨트롤러(350)를 이용하여, 제1 전원 소스(210-1) 및 제2 전원 소스(210-2)로부터 출력된 전력 신호 중, 하나를, 선택적으로, 송신할 수 있다. 예를 들어, 전자 장치(101)는, 제1 전원 소스(210-1)로부터, 출력된 제1 전력 신호의 전압이, 제2 전원 소스(210-2)로부터, 출력된 제2 전력 신호의 전압 이상인 경우, 상기 제1 전력 신호를, 제1 회로(120-1) 및/또는 제2 회로(120-2)로 송신할 수 있다. 예를 들어, 전자 장치(101)는 제2 전원 소스(210-1)로부터 출력된 제2 전력 신호의 전압이, 제1 전원 소스(210-1)로부터 출력된 제1 전력 신호의 전압 이상인 경우, 상기 제2 전력 신호를 제1 회로(120-1) 및/또는 제2 회로(120-2)로 송신할 수 있다. 다만, 상술한 바에 제한되지 않는다. 일 예로, 도시하진 않았지만, 전자 장치(101)는, 복수의 전압 제어 컨트롤러(350)를 포함할 수 있다. 일 예로, 전압 제어 컨트롤러(350)는, 프로세서(120)에 포함되거나, 또는, 프로세서(120) 외부에 배치될 수 있다.

일 실시예에 따르면, 프로세서(120)는, 회로들(125) 각각에 대응하는, 전원 소스들(215) 각각으로, 회로들(125) 각각을 구동하기 위해 사용하는 주파수들 각각에 대응하는 전력 신호를, 요청할 수 있다. 이하, 제1 전원 소스(210-1)로부터 출력되는 전력 신호의 전압은, 제2 전원 소스(210-2)로부터 출력되는 전력 신호의 전압 이상인 값을 포함하는 것으로 가정한다. 예를 들어, 전자 장치(101)는, 제1 전원 소스(210-1)로부터 출력되는 전력 신호의 전압을, 제1 회로(120-1) 및 제2 회로(120-2) 각각을 구동하기 위한 주파수들에 기반하여, 설정(set)할 수 있다. 예를 들어, 전자 장치(101)는, 제1 회로(120-1)를 구동하기 위한 주파수 및 제2 회로(120-2)를 구동하기 위한 주파수 중 큰 값을 가지는 주파수에 대응하는 전력 신호를, PMIC(210)로부터, 전압 제어 컨트롤러(350)를 통해, 제1 회로(120-1) 및/또는 제2 회로(120-2)로 송신할 수 있다.

예를 들어, 프로세서(120)는, 제1 주파수(예, 2304Mhz)에 기반하여, 제1 회로(120-1)를 구동하는 동안, 제2 주파수(예, 768Mhz)에 기반하여, 제2 회로(120-2)를 구동할 수 있다. 예를 들어, 프로세서(120)는, 제1 회로(120-1)를, 구동하기 위한 제1 주파수(예, 2304Mhz)에 대응하는 전력 신호의 송신을 PMIC(210)로 요청할 수 있다. 예를 들어, 프로세서(120)는, 제1 주파수(예, 2304Mhz) 또는 제2 주파수(예, 768Mhz) 중, 상기 제1 주파수(예, 2304Mhz)에 대응하는 전력 신호를, 제1 전원 소스(210-1)로부터, 전압 제어 컨트롤러(350)를 통해, 수신할 수 있다. 예를 들어, 프로세서(120)는, 제1 전원 소스(210-1)로부터 수신된, 상기 전력 신호를 이용하여, 제1 회로(120-1) 및/또는 제2 회로(120-2)를 구동할 수 있다.

일 실시예에 따르면, 전자 장치(101)는, 프로세서(120) 내의 회로들(125) 각각을 구동하기 위한 주파수들을 식별할 수 있다. 예를 들어, 전자 장치(101)는, 상기 주파수들 각각에 대응하는 전력 신호의 전압을 식별할 수 있다. 예를 들어, 전자 장치(101)는, 제1 회로(120-1)를, 제1 주파수(예, 2304Mhz)에 기반하여, 구동하기 위해, PMIC(210)로부터, 제1 전력 신호(예, 1.4V의 전압을 가지는 전력 신호)를 제1 회로(120-1)로 송신할 수 있다. 일 예로, 제1 주파수에 대응하는 전압은, 제1 전력 신호의 전압(예, 1.4V)일 수 있다.

예를 들어, 전자 장치(101)는, 제2 회로(120-2)를, 제2 주파수(예, 768Mhz)에 기반하여, 구동하기 위해, PMIC(210)로부터, 제2 전력 신호(예, 800mV의 전압을 가지는 전력 신호)를 제2 회로(120-2)로 송신할 수 있다. 일 예로, 제2 주파수에 대응하는 전압은 제2 전력 신호의 전압(예, 800mV)일 수 있다. 예를 들어, 전자 장치(101)는, 제1 전원 소스(210-1)로부터, 제1 회로(120-1) 및 제2 회로(120-2)로, 상기 제1 전력 신호를 수신할 수 있다. 일 예로, 전자 장치(101)는, 제1 회로(120-1)를, 상기 제1 전력 신호에 대응하는 제1 주파수(예, 2304Mhz)에 기반하여, 구동하는 동안, 제2 회로(120-2)를, 제2 주파수(예, 768Mhz)에 대응하는 전압(예, 800mV)이상인, 상기 제1 전력 신호의 전압(예, 1.4V)에 기반하여, 구동할 수 있다. 전자 장치(101)가 제2 회로(120-2)를 상기 제2 주파수에 기반하여 구동하는 동안 사용하는 전력량은, 상기 제2 주파수에 대응하는 전압(에, 800mV)에 기반하여, 구동하는 동안 사용하는 전력량을, 초과할 수 있다. 예를 들어, 전자 장치(101)는, 메모리 내에 저장된 거버너들 중 하나를 이용하여, 주파수를 조절할 수 있다. 전자 장치(101)가 상기 거버너들 중 하나를 이용하여, 주파수를 조절하는 동작은 도 4에서 후술한다.

일 실시예에 따르면, 프로세서(120)는, 제3 회로(311) 및 제4 회로(312)를 상이한 주파수들에 기반하여 구동할 수 있다. 예를 들어, 프로세서(120)가, 제3 주파수에 기반하여 제3 회로(311)를 구동하는 동안, 제4 회로(312)를, 제4 주파수에 기반하여 구동할 수 있다. 일 예로, 제3 주파수는 제4 주파수보다 높은 주파수일 수 있다. 프로세서(120)는, 제3 전원 소스(310)로부터, 제3 주파수에 대응하는 전력 신호를 수신하기 위한 상이한 신호를, PMIC(210)로 송신할 수 있다. PMIC(210)는, 상기 상이한 신호를 수신한 것에 기반하여, 제3 전원 소스(310)를 이용하여, 제3 회로(311) 및/또는 제4 회로(312)로, 제3 주파수에 대응하는 전력 신호를 송신할 수 있다.

일 실시예에 따르면, 프로세서(120)는, PMIC(210)로부터 제공된 제1 전력 신호를 수신하는, 회로들(125) 중 일부의 주파수들을 식별할 수 있다. 프로세서(120)는, 회로들(125) 중에서 상기 제1 전력 신호의 전압에 대응하는 제1 주파수(예, 2304Mhz)에 기반하여 동작하는 제1 회로(120-1)를 식별할 수 있다. 프로세서(120)는, 제2 회로(120-2)의 제2 주파수(예, 768Mhz)를 식별할 수 있다. 예를 들어, 프로세서(120)는, 제1 전력 신호의 전압(예, 1.4V)이 제2 주파수(예, 768Mhz)에 대응하는 전압(예, 800mV)을 초과함을 식별하는 것에 기반하여, 제1 회로(120-1)의 제1 주파수(예, 2304Mhz)를 줄일 수 있다. 프로세서(120)는, 상기 줄어든(reduced) 제1 주파수(예, 768Mhz 이하인 주파수)에 기반하여, 상기 제1 전력 신호의 전압을 상기 제2 주파수에 대응하는 전압(예, 800mV)으로 조절할 수 있다.

예를 들어, 프로세서(120)는, 상기 제1 전력 신호의 전압이 상기 줄어든 제1 주파수(예, 768Mhz 이하인 주파수)에 의해 조절된 이후, 상기 제1 전력 신호의 전압(예, 800mV), 및 제2 회로(120-2)의 상기 제2 주파수(예, 768Mhz) 사이의 관계를 획득할 수 있다.

예를 들어, 프로세서(120)는, 회로들(125) 각각을 구동하기 위한, 주파수에 대응하는 제1 전압 이하인 값을 가지는 제2 전압을 이용하여, 회로들(125) 각각을 구동할 수 있다. 예를 들어, 프로세서(120)는, 제2 주파수(예, 768Mhz)에 기반하여, 제2 회로(120-2)를 구동하는 동안, 상기 제2 주파수에 대응하는 전압을 조절할 수 있다. 예를 들어, 프로세서(120)는, 제2 주파수(예, 768Mhz)에 대응하는 전압(예, 800mV) 이하인 값을 가지는 전력 신호를 수신하는 것에 기반하여, 제2 회로(120-2)를 구동할 수 있다. 예를 들어, 프로세서(120)는, 상기 전력 신호를 수신한 것에 기반하여, 상기 제2 주파수에 대응하는 전압의 마진(margin)을 식별할 수 있다. 예를 들어, 프로세서(120)는, 상기 전압의 마진을 식별한 것에 기반하여, 회로들(125) 각각을 구동하기 위한 주파수들 각각에 대응하는 제1 전압(예, 800mV) 이하인 제2 전압에 기반하여, 상기 주파수에 기반하여, 상기 회로들을 구동할 수 있다.

일 실시예에 따르면, 제2 전원 소스(210-2)로부터 출력되는 전력 신호의 전압은, 프로세서(120)가 제1 회로(120-1), 제2 회로(120-2), 및, 제3 회로(311) 각각에 포함된 메모리(예, SRAM)를 구동하기 위한 주파수들(또는, 클럭들) 중 가장 높은 주파수에 대응하는 전력 신호일 수 있다. 이하, 제2 전원 소스(210-2)로부터 출력되는 전압은, 제1 전원 소스(210-1)로부터 출력되는 전압 이상인 값을 포함하는 것으로 가정한다. 예를 들어, 프로세서(120)는, 제2 회로(120-2)를 구동하기 위한 주파수들 각각에 대응하는 전압의 마진을 식별하기 위해, 제1 회로(120-1) 및 제3 회로(311)를 구동하기 위한 주파수들 각각을 조절할 수 있다.

예를 들어, 프로세서(120)가, 제1 주파수에 기반하여, 제1 회로(120-1)를 구동하고, 제3 주파수에 기반하여, 제3 회로(311)를 구동하는 동안, 제2 회로(120-2)를 제2 주파수에 기반하여, 구동할 수 있다. 예를 들어, 프로세서(120)는, 제2 전원 소스(210-2)로부터, 상기 제1 주파수에 대응하는, 제1 전력 신호를 수신하는 것에 기반하여, 제1 회로(120-1), 제2 회로(120-2), 및 제3 회로(311)를 구동할 수 있다. 예를 들어, 제2 전원 소스(210-2)로부터 출력되는 전력 신호의 전압은, 프로세서(120)가 제1 회로(120-1), 제2 회로(120-2), 및, 제3 회로(311) 각각을 구동하기 위한 주파수들(또는, 클럭들) 중 가장 높은 주파수에 대응하는 전압일 수 있다. 일 예로, 제1 전력 신호는, 제2 주파수에 대응하는 전압 및, 제3 주파수에 대응하는 전압 이상인 전압을 가지는 전력 신호의 일 예일 수 있다.

예를 들어, 프로세서(120)는, 상기 제1 전력 신호를 수신한 것에 기반하여, 상기 제1 주파수 및 상기 제3 주파수를 줄일 수 있다. 예를 들어, 프로세서(120)는, 상기 제1 주파수 및 상기 제3 주파수를, 상기 제2주파수 이하로, 줄일 수 있다. 예를 들어, 프로세서(120)는, 상기 제1 주파수 및 상기 제3 주파수를 줄인 것에 기반하여, 상기 제2 주파수에 대응하는 전력 신호를, PMIC(210)로, 요청할 수 있다. PMIC(210)는, 상기 요청에 기반하여, 제2 전원 소스(210-2)로부터, 제1 회로(120-1), 제2 회로(120-2), 및 제3 회로(311)로, 상기 제2 주파수에 대응하는 전압을 포함하는, 제2 전력 신호를, 송신할 수 있다.

예를 들어, 프로세서(120)는, 상기 제2 전력 신호를 수신한 것에 기반하여, 상기 제2 주파수에 대한 상기 제2 전력 신호의 전압의 마진을 획득하기위해, 제2 주파수에 대한 제2 전력 신호의 전압 이하인 값을 가지는 제3 전력 신호의 송신을, PMIC(210)로 요청할 수 있다. 예를 들어, 프로세서(120)는, 상기 제3 전력 신호를 수신한 것에 기반하여, 제2 주파수에 기반하여, 제2 회로(120-2)를 구동할 수 있다. 프로세서(120)는 상기 제2 회로(120-2)를, 상기 제3 전력 신호에 기반하여, 구동한 것에 기반하여, 상기 제2 전력 신호 및 상기 제3 전력 신호의 관계(예, 전압 마진)를 획득할 수 있다.

상술한 바와 같이, 일 실시예에 따른 전자 장치(101)는, 회로들(125) 각각을 구동하기 위한 주파수들 각각을 조절함에 따라, 상기 주파수들 각각에 대응하는 전압의 마진을 획득할 수 있다. 예를 들어, 회로들(125) 중 일부(예, 제1 회로(120-1) 및 제2 회로(120-2))는, 전력 신호를 수신하기 위해, 전원 소스들(215) 중 하나의 전원 소스(예, 제1 전원 소스(210-1))와 연결을 수립할 수 있다. 일 실시예에 따른 전자 장치(101)는, 하나의 전원 소스(예, 제1 전원 소스(210-1))를 공유하는, 복수의 회로들(예, 제1 회로(120-1) 및 제2 회로(120-2)) 각각의 주파수를 조절하는 것에 기반하여, 복수의 회로들 각각을 구동하기 위한 주파수들에 대응하는 전압의 마진을 식별할 수 있다. 상기 전압의 마진을 식별한 것에 기반하여, 전자 장치(101)는, 회로들(125) 각각을 구동하기 위한 전압의 허용 범위(allowable range)를 획득할 수 있다.

도 4는, 일 실시예에 따른 전자 장치의 프로세서가, 적어도 하나의 거버너를 이용하여, 프로세서 내에 포함된 회로들 각각의 주파수의 조절을 나타내는 예시적인 상태를 도시한다. 전자 장치(101)는 도 1의 전자 장치(101)에 참조될 수 있다. 프로세서(120)는, 도 2의 프로세서(120)에 참조될 수 있다. 회로들(125)은 도 2의 회로들(125)에 참조될 수 있다. 메모리(130)는 도 2의 메모리(130)에 참조될 수 있다.

도 4를 참조하면, 프로세서(120) 내에 포함된 회로들(125) 각각을 구동하기 위한 주파수들(421, 422)이 도시된다. 예를 들어, 프로세서(120)는, 제1 회로(120-1)를, 제1 주파수(예, 2803Mhz) 내지 제2 주파수(예, 576Mhz) 내에 포함된 주파수들을 이용하여, 구동할 수 있다. 예를 들어, 프로세서(120)는, 제2 회로(120-2)를, 제3 주파수(예, 2515Mhz) 내지 제4 주파수(예, 576Mhz) 내에 포함된 주파수들에 기반하여, 구동할 수 있다. 예를 들어, 전자 장치(101)는, 적어도 하나의 기능을 수행하기 위한 데이터 세트에 기반하여, 회로들(125) 각각을 구동할 수 있다. 예를 들어, 상기 데이터 세트는, 회로들(125) 각각을 구동하기 위한 주파수들(예, 주파수들(421, 422))의 스케줄링(frequency scheduling)에 대한 정보를 포함할 수 있다. 예를 들어, 상기 데이터 세트는, 일정 주기에 따른 주파수들의 변화를 나타내는 정보를 포함할 수 있다. 예를 들어, 전자 장치(101)는, 상기 적어도 하나의 기능에 대응하는 데이터 세트를 식별할 수 있다. 전자 장치(101)는, 회로들(125) 각각을 구동하기 위한 주파수들을, 상기 식별한 데이터 세트에 기반하여, 조절할 수 있다. 예를 들어, 전자 장치(101)는 상기 회로들(125) 각각이, 상기 조절된 주파수들 각각에 기반하여, 수행하는 동작들의 개수(예, 히트 레이트(hit rate))를 획득할 수 있다. 예를 들어, 상기 동작들의 개수는, 상기 주파수들에 따라, 상이할 수 있다.

일 실시예에 따른 전자 장치(101)는, 프로세서(120)를 부팅함을 나타내는 입력에 응답하여, 프로세서(120)의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별할 수 있다. 예를 들어, 상기 부팅함을 나타내는 입력은, 제1 거버너(130-1)를 선택함을 나타내는 입력의 일 예일 수 있다. 예를 들어, 제1 거버너(130-1)를 선택함을 나타내는 입력에 응답하여, 전자 장치(101)는, 프로세서(120)의 부팅을 개시할 수 있다.

예를 들어, 전자 장치(101)는, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC(210)를 제어하여, 지정된 데이터 세트에 기반하여, 회로들(125) 각각의 주파수들을 조절할 수 있다. 예를 들어, 전자 장치(101)는, 회로들(125)이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트에 기반하여, 상기 주파수들에 대한 회로들(125)에 대한 상기 구동 정보를 획득할 수 있다.

예를 들어, 프로세서(120)의 부팅을 완료함을 식별한 것에 기반하여, 전자 장치(101)는, 상기 구동 정보를 획득한 것에 기반하여, 임계치를 식별할 수 있다. 전자 장치(101)는, 상기 식별된 임계치에 기반하여, 상기 구동 정보를 획득하기 위한 지정된 상태와 상이한 상태 내에서, 회로들(125) 각각에 대응하는 히트 레이트를, 상기 임계치와 매칭할 수 있다. 전자 장치(101)는 상기 히트 레이트를, 상기 임계치와 매칭함으로써, 회로들(125) 각각을 구동하기 위한 주파수들(예, 주파수들(421, 422)) 중 회로들(125)의 오동작을 야기하는 주파수를 식별할 수 있다.

일 실시예에 따른 전자 장치(101)는, 거버너들(135) 각각에 기반하여, 회로들(125)이 주파수들(예, 주파수들(421, 422))에 기반하여 수행하는 동작들의 개수(예, 히트 레이트)를 획득할 수 있다. 표 1은, 전자 장치(101)가 거버너들(135) 각각에 기반하여 획득한 히트 레이트의 일 예를 포함할 수 있다.

제1 회로(120-1)의 주파수들(421)(Mhz)	히트 레이트		제2 회로(120-2)의 주파수들(422)(Mhz)	히트 레이트
제1 회로(120-1)의 주파수들(421)(Mhz)	제1 거버너(130-1)	제2 거버너(130-2)	제2 회로(120-2)의 주파수들(422)(Mhz)	제1 거버너(130-1)	제2 거버너(130-2)
576	115	1318	576	129	792
672	115	133	672	129	65
789	115	32	768	129	26
...	...	...	...	...	...
2616	115	144	2304	129	28
2707	115	122	2400	129	32
2803	115	301	2515	129	1300

표 1을 참조하면, 일 실시예에 따른 전자 장치(101)는, 적어도 하나의 기능을 수행하는 동안, 거버너들(135) 중 하나의 거버너를 이용하여, 주파수들(예, 주파수들(421, 422))에 기반하여, 회로들(125) 각각에 대한, 히트 레이트를 식별할 수 있다. 예를 들어, 전자 장치(101)는, 제2 거버너(130-2)를 이용하여, 적어도 하나의 기능을 수행하는 동안, 주파수들(예, 주파수들(421, 422))의 스케줄링에 기반하여, 회로들(125) 각각을 구동할 수 있다. 상기 적어도 하나의 기능을 수행하는 동안, 제2 거버너(130-2)를 이용하여 획득한, 히트 레이트는, 주파수에 따라, 상이할 수 있다. 일 예로, 전자 장치(101)는, 상기 적어도 하나의 기능을 수행하는 동안, 제2 거버너(130-2)를 이용하여, 제1 회로(120-1)를 구동하기 위한 제1 주파수(예, 576Mhz)에 대한 히트 레이트(예, 1318)를 획득할 수 있다. 전자 장치(101)는, 제1 주파수에 대한 히트 레이트를 획득하는 동안, 제2 주파수(예, 789Mhz)에 대한 히트 레이트(예, 32)를 획득할 수 있다. 다만, 이에 제한되지 않는다.예를 들어, 전자 장치(101)가, 제2 거버너(130-2)를 이용하여, 수행하는 상기 적어도 하나의 기능은, 프로세서(120)의 부팅을 의미할 수 있다. 예를 들어, 전자 장치(101)는, 제2 거버너(130-2)를 이용하여 획득한 회로들(125) 각각의 히트 레이트를, 메모리(130) 내에 저장할 수 있다. 예를 들어, 전자 장치(101)는, 상기 부팅의 완료함을 식별한 것에 기반하여, 상기 메모리(130) 내에 저장된 히트 레이트 중 적어도 하나의 값을 임계치로 식별할 수 있다.

예를 들어, 전자 장치(101)는, 상기 부팅의 완료함을 식별한 것에 기반하여, 제1 거버너(130-1)를 이용하여, 상기 적어도 하나의 기능(예, 부팅)과 상이한 기능(예, 주파수 검출)을 수행하는 동안, 회로들(125) 각각을 구동하기 위한 주파수들(예, 주파수들(421, 422))에 대한 히트 레이트를, 상기 임계치와 매칭할 수 있다. 예를 들어, 전자 장치(101)는 상기 임계치와 상기 히트 레이트를 매칭하는 것에 기반하여, 제1 회로(120-1)를 구동하기 위한 주파수들 각각에 대해, 동일한 값을 가지는 히트 레이트(예, 129)를, 획득할 수 있다. 상기 동일한 값을 가지는 히트 레이트(예, 129)를 획득한 것에 기반하여, 전자 장치(101)는, 제1 회로(120-1)를 구동하기 위한, 주파수들(421) 중, 제1 회로(120-1)의 오동작을 야기하는, 주파수를 식별할 수 있다. 일 예로, 상기 오동작은, 전자 장치(101)가 제1 회로(120-1)를 구동하기 위해 사용하는 주파수들(421) 중, 히트 레이트(예, 32)가 가장 작은 값을 가지는, 주파수(예, 768Mhz)를 이용하여, 제1 회로(120-1)를 구동하는 동안, 발생할 수 있다. 예를 들어, 전자 장치(101)는, 제1 거버너(130-1)를 이용하여, 상기 주파수(예, 768Mhz)에 기반하여, 제1 회로(120-1)를 구동함으로써, 오동작을 식별할 수 있다.

일 실시예에 따른 전자 장치(101)는, 제1 회로(120-1)를 제1 주파수(예, 2616Mhz)에 기반하여, 구동하는 동안, 제2 회로(120-2)를, 제2 주파수(예, 2515Mhz)에 기반하여, 구동할 수 있다. 예를 들어, 제1 회로(120-1) 및 제2 회로(120-2)는, 도 3의 제1 전원 소스(210-1)로부터, 동일한 제1 전력 신호를, 수신할 수 있다. 상기 제1 전력 신호는, 제1 주파수(예, 2616Mhz)에 대응하는 전력 신호의 일 예일 수 있다. 예를 들어, 전자 장치(101)는, 거버너들(135) 중 하나의 거버너(예, 제1 거버너(130-1))를 이용하여, 상기 제2 주파수를 조절할 수 있다. 예를 들어, 제1 회로(120-1) 및 제2 회로(120-2)가, 상기 제1 전력 신호에 기반하여, 제1 주파수(예, 2616Mhz) 및/또는 제2 주파수(예, 2515Mhz)에 기반하여 구동하는 동안, 전자 장치(101)는, 제2 주파수(예, 2515Mhz)를 제3 주파수(예, 576Mhz)로 조절할 수 있다. 예를 들어, 전자 장치(101)는, 상기 제1 전력 신호를 이용하여, 상기 조절된 제3 주파수(예, 576Mhz)에 기반하여, 제2 회로(120-2)를 구동하는 동안, 상기 제1 주파수(예, 2616Mhz)에 기반하여, 제1 회로(120-1)를 구동하는 것에 기반하여, 제1 회로(120-1), 제2 회로(120-2), 및 상기 도 3의 제1 전원 소스(210-1)의 상호 작용을 나타내는 데이터를 획득할 수 있다. 상기 데이터는, 동일한 전원 소스를 공유하는, 회로들(125) 각각에 대한, 주파수들의 차이(difference)에 따른, 오동작에 대한 정보를 포함할 수 있다. 예를 들어, 전자 장치(101)는, 제1 회로(120―1) 및 제2 회로(120-2) 각각을 구동하기 위한 주파수들을 조절함으로써, 전원 소스(예, 도 3의 제1 전원 소스(210-1))로부터, 제1 회로(120-1) 및 제2 회로(120-2) 각각으로 송신하는 전력 신호(또는 클럭)에 대한 skew 정보를 획득할 수 있다. 예를 들어, 상기 정보는, 제1 회로(120-1) 및 제2 회로(120-2) 각각으로 송신되는, 전력 신호에 대한 지연(delay)에 대한 정보를 포함할 수 있다.

상술한 바와 같이, 전자 장치(101)는, 오동작을 야기하는 주파수들을 식별하기 위해, 제1 거버너(130-1)를 이용할 수 있다. 전자 장치(101)는, 제1 거버너(130-1)를 이용하여, 회로들(125) 각각을 구동하기 위한 주파수들(예, 주파수들(421, 422))에 대한 히트 레이트를, 동일하게, 매칭할 수 있다. 상기 히트 레이트를 동일하게 매칭한 것에 기반하여, 사용량(usage)이 적은 주파수를 이용하여, 회로들(125) 중 하나의 회로를 구동할 수 있다. 일 예로, 전자 장치(101)는, 상기 구동된 하나의 회로를 이용하여, 상기 사용량이 적은 주파수에 따른 오동작을 식별할 수 있다. 전자 장치(101)는, 제1 거버너(130-1)를 이용하여, 주파수 별 오동작 확률을 보다 정확하게 식별할 수 있다. 전자 장치(101)는, 제1 거버너(130-1)를 이용하여, 회로들(125) 각각을 구동하기 위한, 주파수들 각각에 대한 히트 레이트를, 동일하게 매칭함으로써, 사용자에게, 오동작을 야기하는 주파수에 대한 정보를 제공할 수 있다.

도 5는, 일 실시예에 따른 전자 장치가, 하나의 입력을 수신한 것에 기반하여, 히트 레이트를 획득하는 동작을 나타내는 예시적인 흐름도를 도시한다. 도 5의 동작들 중 적어도 하나의 동작은 도 1의 전자 장치(101) 및/또는 프로세서(120)에 의해 수행될 수 있다.

도 5를 참조하면, 일 실시예에 따른 프로세서는, 동작 510에서, 프로세서를 부팅함을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할 지 여부를 식별할 수 있다. 예를 들어, 상기 프로세서를 부팅함을 나타내는 입력은, 메모리(예, 도 2의 메모리(130)) 내에 저장된 거버너들(예, 도 2의 거버너들(135)) 중 제1 거버너(예, 도 2의 제1 거버너(130-1))의 실행을 개시함을 나타내는 입력에 대응할 수 있다. 예를 들어, 프로세서는, 상기 제1 거버너의 실행에 기반하여, 상기 주파수에 대한 히트 레이트(예, 도 4의 히트 레이트)를 초기화(initialization)하기 위해, 부팅을 개시할 수 있다.

도 5를 참조하면, 일 실시예에 따른 프로세서는, 동작 530에서 PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 프로세서 내 상이한 회로들 각각의 주파수들을 조절할 수 있다. 예를 들어, PMIC는 도 2의 PMIC (210)에 참조될 수 있다. 상기 지정된 데이터 세트는, 전자 장치가 적어도 하나의 기능을 수행하기 위해, 회로들(예, 도 2의 회로들(125)) 각각을 구동하기 위한 주파수들의 스케줄링에 대한 정보를 포함할 수 있다. 일 예로, 상기 지정된 데이터 세트는, 제1 거버너(예, 도 2의 제1 거버너(130-1))와 상이한 거버너로부터, 획득된 데이터 세트의 일 예일 수 있다. 예를 들어, 프로세서 내 상이한 회로들은, 도 2의 회로들(125)에 참조될 수 있다. 상기 주파수들은, 도 4의 주파수들(421, 422)에 참조될 수 있다. 예를 들어, 프로세서는, 상기 주파수들에 대응하는 전력 신호를 PMIC로 요청할 수 있다. 예를 들어, 프로세서는, PMIC로부터 수신된 전력 신호에 기반하여, 상기 주파수들 각각에 기반하여, 상기 회로들 각각을 구동할 수 있다.

도 5를 참조하면, 일 실시예에 따른 프로세서는, 동작 550에서, 회로들이 조절된 주파수들 각각에 기반하여, 수행하는 동작들의 개수를 나타내는 히트 레이트에 기반하여, 주파수들에 대한 회로들에 대한 구동 정보를 획득할 수 있다. 예를 들어, 프로세서는 상기 구동 정보를 메모리로 송신할 수 있다. 상기 송신된 구동 정보는 메모리 내에 저장될 수 있다. 프로세서는, 상기 메모리 내에 저장된 구동 정보를 이용하여, 상기 히트 레이트 중 적어도 하나의 값(예, 임계치)을 식별할 수 있다.

예를 들어, 프로세서는, 부팅의 완료를 식별할 수 있다. 프로세서는 상기 부팅의 완료를 식별한 것에 기반하여, 제1 거버너(예, 도 2의 제1 거버너(130-1))를 이용하여, 상기 하나의 값(예, 임계치)에, 상기 주파수들에 대한 히트 레이트 각각을 매칭할 수 있다. 프로세서는, 상기 히트 레이트 각각을 상기 하나의 값(예, 임계치)에 매칭함으로써, 동일한 값을 가지는 히트 레이트를 획득할 수 있다. 예를 들어, 프로세서는, 상기 동일한 값을 가지는 히트 레이트를 획득한 것에 기반하여, 회로들(예, 도 2의 회로들(125)) 각각의 오동작을 야기하는 주파수들을 식별할 수 있다.

상술한 바와 같이 전자 장치(101) 및/또는 프로세서(120)는, 주파수들에 대한 동일한 히트 레이트를 획득함을 나타내는 입력에 응답하여, 제1 거버너(130-1)를 이용하여, 회로들(125) 각각에 대한 구동 정보를 식별할 수 있다. 전자 장치(101) 및/또는 프로세서(120)는, 상기 구동 정보에 기반하여, 주파수들 중 일부에 대한 회로들(125) 각각의 오동작을 식별할 수 있다. 전자 장치(101) 및/또는 프로세서(120)는, 상기 식별된 오동작에 대한 정보를 사용자에게 제공할 수 있다.

도 6은, 일 실시예에 따른 전자 장치가, 거버너를 이용하여, 오동작을 검출하기 위한 동작을 나타내는 예시적인 흐름도를 도시한다. 도 6의 동작들 중 적어도 하나의 동작은 도 1의 전자 장치(101) 및/또는 프로세서(120)에 의해 수행될 수 있다.

도 6을 참조하면, 일 실시예에 따른 프로세서는, 동작 610에서, 메모리 내에 저장된 복수의 거버너들 중 제1 거버너를 이용한 제1 기능을 개시함을 나타내는 입력을 수신하였는지 여부를 식별할 수 있다. 예를 들어, 메모리는 도 1의 메모리(130)에 참조될 수 있다. 복수의 거버너들은 도 2의 거버너들(135)에 참조될 수 있다. 제1 거버너는 도 2의 제1 거버너(130-1)에 참조될 수 있다. 제1 기능은, 프로세서에 포함된 복수의 회로들(예, 도 2의 회로들(125)) 각각을 구동하기 위한 주파수들 각각을 조절하는 기능을 의미할 수 있다.

도 6을 참조하면, 일 실시예에 따른 프로세서는, 상기 입력을 수신한 경우(동작 610-예), 동작 620에서, 제1 거버너를 이용하여, 부팅을 수행할 수 있다. 예를 들어, 프로세서는, 상기 부팅에 기반하여, 회로들(예, 도 2의 회로들(125)) 각각을 구동하기 위한, 주파수들 각각의 사용량(usage)을 초기화할 수 있다.

도 6을 참조하면, 일 실시예에 따른 프로세서는, 동작 630에서, 부팅의 완료를 식별한 것에 기반하여, 임계치를 식별할 수 있다. 예를 들어, 프로세서는, 부팅을 수행하는 동안, 회로들(예, 도 2의 회로들(125)) 각각이 주파수들 각각에 기반하여, 구동하는 횟수를 나타내는 히트 레이트를 획득할 수 있다. 프로세서는, 상기 부팅의 완료를 식별한 것에 기반하여, 상기 획득한 히트 레이트 중 하나의 값을 임계치로 식별할 수 있다.

도 6을 참조하면, 일 실시예에 따른 프로세서는, 동작 640에서, 제1 기능을 수행하는 동안, 히트 레이트를, 상기 임계치와 매칭할 수 있다. 예를 들어, 프로세서는, 상기 히트 레이트를, 상기 임계치와 매칭함으로써, 사용량이 적은 주파수에 기반하여, 회로들을 구동할 수 있다. 예를 들어, 프로세서는, 제1 기능을 수행하는 동안, 사용량이 적은 주파수에 기반하여, 상기 회로들을 구동함으로써, 주파수 별 사용량의 편차를 줄일 수 있다.

도 6을 참조하면, 제1 거버너를 이용한 제1 기능을 개시함을 나타내는 입력을 수신하지 않은 경우(동작 610-아니오), 동작 650에서, 일 실시예에 따른 프로세서는, 상기 제1 거버너와 상이한 제2 거버너를 이용하여, 제1 기능과 상이한 제2 기능에 대응하는 데이터 세트를 식별할 수 있다. 예를 들어, 제2 거버너는, 도 2의 제2 거버너(130-2)에 대응할 수 있다. 예를 들어, 프로세서는, 제2 기능을, 전자 장치(예, 도 1의 전자 장치(101)) 내에 포함된 하나의 어플리케이션을 이용하여, 수행할 수 있다. 일 예로, 상기 하나의 어플리케이션은, 게임 어플리케이션 및/또는 동영상을 재생하기 위한 어플리케이션의 일 예일 수 있다. 예를 들어, 데이터 세트는, 상기 하나의 어플리케이션에 대응하는 주파수들의 스케줄링에 대한 정보를 포함할 수 있다.

도 6을 참조하면, 동작 660에서, 일 실시예에 따른 프로세서는, 데이터 세트에 기반하여, 제2 기능을 수행할 수 있다. 예를 들어, 프로세서는, 제2 거버너(예, 도 2의 제2 거버너(130-2))를 이용하여, 상기 제2 기능을 수행하는 동안, 회로들(예, 도 2의 회로들(125)) 각각을, 상기 주파수들의 스케줄링에 기반하여, 구동할 수 있다. 예를 들어, 상기 주파수들의 스케줄링에 기반하여, 회로들 각각을 구동하는 경우, 프로세서의 주파수들의 사용량은, 각각 상이할 수 있다. 프로세서가, 제2 거버너(예, 도 2의 제2 거버너(130-2))를 이용하여, 오동작을 식별하는 경우, 특정 주파수에 대한 오동작 확률이, 다른 주파수(예, 상기 특정 주파수보다 자주 사용되는 주파수)에 대한 오동작 확률보다 낮은 정확도로 식별될 수 있다.

상술한 바와 같이, 전자 장치(예, 도 1의 전자 장치(101)) 및/또는 프로세서(예, 도 1의 프로세서(120))는, 적어도 하나의 어플리케이션(예, 사용자 자가진단 어플리케이션)을 이용하여, 사용자에게, 오동작에 대한 정보를 제공할 수 있다. 전자 장치 및/또는 프로세서는, 상기 적어도 하나의 어플리케이션을 이용하여, 제1 거버너(예, 도 2의 제1 거버너(130-1))의 실행을 개시함을 나타내는 입력을 수신할 수 있다. 전자 장치 및/또는 프로세서는, 상기 제1 거버너를 이용하여, 프로세서 내에 회로들 각각을 구동하기 위한 주파수들에 대응하는 동일한 값을 가지는 히트 레이트를 획득할 수 있다. 전자 장치 및/또는 프로세서는, 상기 히트 레이트를 획득하는 동안, 상기 회로들 각각의 오동작을 야기하는 주파수들에 대한 정보를 획득할 수 있다. 전자 장치 및/또는 프로세서는, 상기 제1 거버너를 이용하여, 주파수들의 사용량의 편차를 줄임으로써, 제2 거버너를 이용하여 획득하는 오동작의 확률보다 높은 정확도로, 오동작을 식별할 수 있다. 전자 장치 및/또는 프로세서는, 오동작을 야기하는 주파수들에 대한 정보를, 사용자에게 제공할 수 있다.

도 7은, 일 실시예에 따른 전자 장치가, 거버너를 이용하여, 히트 레이트를 조절하기 위한 동작을 나타내는 예시적인 흐름도를 도시한다. 도 7의 동작들 중 적어도 하나의 동작은 도 1의 전자 장치(101) 및/또는 프로세서(120)에 의해 수행될 수 있다.

도 7을 참조하면, 동작 710에서, 일 실시예에 따른 프로세서는, 거버너를 이용한 동작을 개시함을 나타내는 입력에 응답하여, 부팅을 수행할 수 있다. 예를 들어, 거버너는 도 2의 제1 거버너(130-1)에 참조될 수 있다. 상기 동작은, 프로세서의 주파수들 중, 프로세서 내에 포함된 회로들의 오동작을 야기하는 주파수를 검출하기 위한 동작의 일 예일 수 있다.

도 7을 참조하면, 동작 730에서, 일 실시예에 따른 프로세서는, 부팅의 완료를 식별하는 것에 기반하여, 히트 레이트를 메모리 내에 저장할 수 있다. 예를 들어, 상기 히트 레이트는, 상기 회로들이 주파수들 각각에 기반하여 수행하는 동작들의 개수를 의미할 수 있다. 예를 들어, 프로세서는 부팅을 수행하는 동작, 상기 주파수들에 대한, 다양한 값을 가지는 히트 레이트를 획득할 수 있다. 프로세서는, 부팅의 완료를 식별한 것에 기반하여, 상기 히트 레이트 중 하나의 값을 임계치로 식별할 수 있다.

도 7을 참조하면, 동작 750에서, 일 실시예에 따른 프로세서는, 적어도 하나의 기능을 수행하는 때에, 상기 히트 레이트 중 적어도 하나의 값에 기반하여, 회로들 각각의 주파수들을 조절할 수 있다. 예를 들어, 상기 히트 레이트 중 적어도 하나의 값은 상기 임계치에 대응할 수 있다. 예를 들어, 프로세서는, 상기 임계치에, 상기 적어도 하나의 기능을 수행하는 때에, 획득하는, 상기 히트 레이트와 상이한 히트 레이트를 매칭할 수 있다. 예를 들어, 프로세서는, 제1 거버너(예, 도 2의 제1 거버너(130-1))를 이용하여, 히트 레이트를 임계치에 매칭하는 것에 기반하여, 회로들 각각의 오동작을 야기하는 주파수를 식별할 수 있다. 예를 들어, 프로세서는, 상기 식별된 주파수에 기반하여, 회로들 각각 구동함으로써, 오동작을 식별할 수 있다.

상술한 바와 같이, 프로세서는, 거버너(예, 제1 거버너(130-1))를 이용하여, 부팅을 수행함으로써, 프로세서의 주파수들에 대한 제1 히트 레이트를 저장할 수 있다. 프로세서는, 상기 부팅과 상이한 기능을 수행하는 것에 기반하여, 제2 히트 레이트를 획득할 수 있다. 프로세서는, 저장한 제1 히트 레이트 중 하나의 값을 이용하여, 상기 획득한 제2 히트 레이트를 조절할 수 있다. 예를 들어, 프로세서는, PMIC(예, 도 2의 PMIC(210))로부터 출력되는 전력 신호의 조절에 기반하여, 상기 제2 히트 레이트에 대응하는 주파수를 조절할 수 있다. 예를 들어, 프로세서는, 상기 제2 히트 레이트를, 상기 하나의 값에 매칭하는 것에 기반하여, 주파수 별 사용량의 편차를 줄일 수 있다. 프로세서는, 줄어든 편차에 기반하여, 오동작을 수행하는 회로들 중 하나를 식별할 수 있다. 일 실시예에 따른 프로세서는, 상기 오동작에 대한 정보를, 사용자에게 제공할 수 있다.

일 실시예에 따른 전자 장치는, 다양한 주파수들에 기반하여 프로세서에 포함된 회로들을 구동할 수 있다. 전자 장치는, 상기 회로들을 구동하기 위한 주파수들의 사용량을 조절함으로써, 사용량이 적은 주파수들에 대한 정보를 획득할 수 있다.

도 8은, 일 실시예에 따른 전자 장치가 적어도 하나의 어플리케이션에 기반한, 오동작을 식별하기 위한 예시적인 상태들을 도시한다. 전자 장치(101)는, 도 1의 전자 장치(101) 및/또는 도 2의 전자 장치(101)의 일 예일 수 있다.

일 실시예에 따른 전자 장치(101)는, 상태(810)에서, 적어도 하나의 어플리케이션에 기반한 화면(815)을 디스플레이를 통해, 표시할 수 있다. 예를 들어, 화면(815)은, 네비게이션 바(811)를 포함할 수 있다. 예를 들어, 네비게이션 바(811)는, 제1 버튼(예, 메뉴 버튼), 제2 버튼(예, 홈 버튼), 및/또는 제3 버튼(예, 뒤로가기 버튼) 중 적어도 하나를 포함할 수 있다. 예를 들어, 전자 장치(101)는 제1 버튼(예, 메뉴 버튼)을 이용하여, 디스플레이 상에 표시될 수 있는 연결 메뉴를 제공할 수 있다. 연결 메뉴는, 위젯 추가, 배경화면 변경, 검색, 편집, 및/또는 환경 설정 메뉴를 포함할 수 있다. 일 예로, 전자 장치(101)는, 복수의 어플리케이션들이 실행되는 경우, 제1 버튼을 선택하는 입력에 응답하여, 상기 실행 중인 복수의 어플리케이션들의 트레이를 표시할 수 있다. 예를 들어, 전자 장치(101)는 제2 버튼을 선택하는 입력을 수신할 수 있다. 전자 장치(101)는 제2 버튼(예, 홈 버튼)을 선택하는 입력에 기반하여, 적어도 하나의 어플리케이션에 기반한 화면을 표시할 수 있다. 예를 들어, 전자 장치(101)는, 상기 화면에 기반하여, 메모리 내에 저장된 하나 이상의 어플리케이션들을 제어할 수 있다. 예를 들어, 전자 장치(101)는 제3 버튼(예, 뒤로가기 버튼)을 선택하는 입력을 수신할 수 있다. 전자 장치(101)는 상기 제3 버튼을 선택하는 입력에 기반하여, 디스플레이 상에 표시되는 화면의 이전에 스택된 화면을 표시할 수 있다.

일 실시예에 따른 전자 장치(101)는, 화면(815)내에, 시각적 객체(813)를, 표시할 수 있다. 전자 장치(101)는, 시각적 객체(813)를 이용하여, 도 2의 제1 거버너(130-1)의 실행을 나타내는 입력을 수신할 수 있다. 예를 들어, 전자 장치(101)는, 상기 입력에 응답하여, 상기 제1 거버너(130-1)의 실행을 개시할 수 있다.

일 실시예에 따른 전자 장치(101)는, 상태(820)에서, 시각적 객체(813)를 이용하여, 제1 거버너(130-1)의 실행을 나타내는 입력에 응답하여, 화면(825)을 표시할 수 있다. 예를 들어, 화면(825)은, 전자 장치(101), 및/또는 프로세서(예, 도 2의 프로세서(120))에 의해 실행 가능한, 하나 이상의 기능들에 대응하는, 시각적 객체들(823)을 포함할 수 있다. 전자 장치(101)는, 시각적 객체(821)를 이용하여, 시각적 객체들(823)에 대응하는 하나 이상의 기능들을, 상기 제1 거버너(130-1)에 기반하여, 실행함을 나타내는, 입력을 수신할 수 있다. 전자 장치(101)는, 상기 입력에 응답하여, 전자 장치(101) 내에서 실행 가능한, 하나 이상의 기능들을, 제1 거버너(130-1)에 기반하여, 구동할 수 있다. 예를 들어, 전자 장치(101)는, 시각적 객체들(823) 중 시각적 객체(823-1)를 선택함을 나타내는 입력에 응답하여, 시각적 객체(823-1)에 대응하는 기능(예, 카메라 기능)을, 제1 거버너(130-1)에 기반하여, 구동할 수 있다. 다만, 이에 제한되지 않는다.

예를 들어, 전자 장치(101)는, 시각적 객체(821), 및/또는 시각적 객체(823-1)를 선택함을 나타내는 입력에 응답하여, 부팅을 수행할 수 있다. 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반하여, 상기 부팅을 수행함에 따라, 히트 레이트를 획득할 수 있다.

일 실시예에 따른 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반한 부팅의 완료를 식별하는 것에 기반하여, 히트레이트를 메모리 내에 저장할 수 있다. 예를 들어, 전자 장치(101)는, 상태(830)에서, 부팅의 완료를 식별하는 것에 기반하여, 시각적 객체들(823) 중 적어도 하나에 대응하는 기능(예, 시각적 객체(823-1)에 대응하는 카메라 기능)을 구동할 수 있다. 전자 장치(101)는, 적어도 하나의 기능에 기반하여, 화면(835)을 표시할 수 있다. 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반하여, 적어도 하나의 기능을 수행함에 따라, 프로세서(120)의 주파수들 중, 오동작을 야기하는 주파수를 식별할 수 있다. 일 예로, 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반하여, 상기 주파수들을 변경하여, 상기 적어도 하나의 기능을 수행할 수 있다. 일 예로, 전자 장치(101)는, 시각적 객체(831)를 선택함을 나타내는 입력에 응답하여, 상기 제1 거버너에 기반하여, 상기 적어도 하나의 기능을 수행할 수 있다. 다만, 이에 제한되지 않는다.

일 실시예에 따른 전자 장치(101)는, 상태(840)에서, 화면(845)을 이용하여, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반하여, 적어도 하나의 기능의 수행을 완료함에 따라, 오동작을 야기하는 주파수를 식별하였는지 여부를, 사용자에게 제공할 수 있다. 예를 들어, 전자 장치(101)는, 시각적 객체(841)를 선택함을 나타내는 입력에 응답하여, 상기 제1 거버너에 기반한, 상기 적어도 하나의 기능의 수행을, 개시할 수 있다. 예를 들어, 전자 장치(101)는, 시각적 객체(841)를 선택함을 나타내는 입력에 응답하여, 상태(850)에서, 화면(855)을 디스플레이 상에, 표시할 수 있다. 일 예로, 전자 장치(101)는, 시각적 객체(841)를 선택함을 나타내는 입력에 응답하여, 상기 제1 거버너에 기반하여, 부팅을 개시할 수 있다.

예를 들어, 전자 장치(101)는, 시각적 객체들(843) 중 적어도 하나를 선택함을 나타내는 입력에 응답하여, 상기 오동작을 야기하는 주파수에 대한 정보를, 적어도 하나의 서버로 송신할 수 있다. 일 예로, 전자 장치(101)는, 시각적 객체들(843) 중 적어도 하나를 선택함을 나타내는 입력에 응답하여, 상기 전자 장치(101)의 사용자가 열람 가능한, 상기 오동작에 관한 정보를, 디스플레이에, 표시할 수 있다. 다만, 상술한 실시예에 제한되지 않는다.

일 실시예에 따른 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반한 적어도 하나의 기능의 수행을 완료함에 기반하여, 상태(850)에서, 화면(855)을 디스플레이 상에 표시할 수 있다. 예를 들어, 화면(855)은, 화면(825)에 포함된 정보들을, 포함할 수 있다. 화면(855)은, 전자 장치(101), 및/또는 프로세서(120)에 의해 실행 가능한 기능들에 대응하는, 시각적 객체들(853)을 포함할 수 있다. 전자 장치(101)는, 화면(855)을 이용하여, 제1 거버너(예, 도 1의 제1 거버너(130-1))에 기반하여, 시각적 객체들(853) 중 적어도 하나에 대응하는 기능의 수행의 완료를 나타내는, 시각적 객체(853-1), 및/또는 시각적 객체(853-2)를 표시할 수 있다. 시각적 객체(853-1)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반한 시각적 객체(853-1)에 대응하는 기능(예, 카메라 기능)의 수행이, 오동작을 야기함을 나타낼 수 있다. 시각적 객체(853-2)는, 제1 거버너에 기반한 시각적 객체(853-2)에 대응하는 기능의 수행이, 오동작을 야기하지 않음을 나타낼 수 있다. 예를 들어, 전자 장치(101)는, 시각적 객체(851)를 선택함을 나타내는 입력에 응답하여, 제1 거버너에 기반하여, 시각적 객체들(853)에 대응하는 기능들 중 상기 제1 거버너에 기반한 기능의 수행을 개시하지 않은, 일부 기능들의 동작을 개시할 수 있다. 다만, 이에 제한되지 않는다.

상술한 바와 같이, 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반한, 자기 진단 모드를, 사용자에게 제공할 수 있다. 예를 들어, 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반하여, 전자 장치(101)에 의해 실행가능한 하나 이상의 기능들을 수행할 수 있다. 전자 장치(101)는, 제1 거버너(예, 도 2의 제1 거버너(130-1))에 기반하여, 상기 하나 이상의 기능들을 수행함에 따라, 프로세서의 주파수들 각각에 대응하는, 오동작을 야기하는, 주파수를 식별할 수 있다. 상기 식별된 주파수에 기반하여, 전자 장치(101)는, 상기 하나 이상의 기능들 중, 오동작이 야기되는 적어도 하나의 기능을 식별할 수 있다. 전자 장치(101)는, 상기 식별된 적어도 하나의 기능에 대한 정보를 사용자에게 제공할 수 있다. 전자 장치(101)는, 사용자에게, 상기 정보를 제공함으로써, 사용자 편의를 제공할 수 있다.

상술한 바와 같은, 일 실시예에 따른 전자 장치(예, 도 1의 전자 장치(101))는, PMIC(예, 도 2의 PMIC(210)), 메모리(예, 도 1의 메모리(130)), 및 프로세서(예, 도 1의 프로세서(120))를 포함할 수 있다. 상기 프로세서는, 상기 프로세서를 부팅함을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별할 수 있다. 상기 프로세서는, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, 상기 PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들(예, 도 2의 회로들(125)) 각각의 주파수들(예, 도 4의 주파수들(421, 422))을 조절할 수 있다. 상기 프로세서는, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득할 수 있다.

예를 들어, 상기 프로세서는, 상기 프로세서의 상기 부팅의 완료됨을 식별하는 것에 기반하여, 임계치를 식별할 수 있다. 상기 프로세서는, 상기 지정된 상태인 제1 상태와 상이한 제2 상태 내에서, 상기 히트 레이트를 상기 임계치와 매칭할 수 있다.

예를 들어, 상기 프로세서는, 상기 구동 정보를, 상기 메모리 내에 저장할 수 있다. 상기 프로세서는, 상기 구동 정보에 기반하여, 상기 히트 레이트 중 적어도 하나에 대응하는 값을 상기 임계치로 식별할 수 있다.

예를 들어, 상기 데이터 세트는, 상기 프로세서가, 상기 부팅을 수행하는 것에 기반하여, 상기 회로들 각각을 제어하기 위한, 주기에 따른 주파수의 변화를 나타내는 정보를 포함할 수 있다.

예를 들어, 상기 프로세서는, 상기 PMIC로부터 제공된 전력 신호를 수신하는 상기 회로들의 주파수들을 식별할 수 있다. 상기 프로세서는, 상기 회로들 중에서 상기 전력 신호의 전압에 대응하는 제1 주파수에 기반하여 동작하는 제1 회로(예, 도 2의 제1 회로(120-1))를 식별할 수 있다. 상기 프로세서는, 상기 회로들 중에서, 상기 제1 회로와 상이한 제2 회로(예, 2의 제2 회로(120-2))의 제2 주파수를 식별할 수 있다. 상기 프로세서는, 상기 제2 주파수에 대응하는 전압을 상기 전력 신호의 전압이 초과함을 식별하는 것에 기반하여, 상기 제1 회로의 상기 제1 주파수를 줄일 수 있다. 상기 프로세서는, 상기 줄어든(reduced) 제1 주파수에 기반하여, 상기 전력 신호의 전압을 조절할 수 있다.

예를 들어, 상기 프로세서는, 상기 전력 신호의 전압이 상기 줄어든 제1 주파수에 의해 조절된 이후, 상기 전력 신호의 전압, 및 상기 제2 회로의 상기 제2 주파수 사이의 관계를 획득할 수 있다.

예를 들어, 상기 프로세서는, 상기 PMIC 내에 포함된, 상기 제1 회로 및 상기 제2 회로로, 상기 전력 신호를 송신하는 제1 전원 소스(예, 도 3의 제1 전원 소스(210-1))와 상이한 제2 전원 소스(예, 도 3의 제2 전원 소스(210-2))로부터, 상기 회로들 중, 상기 제1 회로 및 상기 제2 회로와 상이한 제3 회로(예, 도 3의 제3 회로(311))로, 상기 전력 신호인 제1 전력 신호와 상이한, 제2 전력 신호를 수신할 수 있다. 상기 프로세서는, 상기 수신된 제2 전력 신호에 대응하는, 제3 주파수에 기반하여, 상기 제3 회로를 구동할 수 있다. 상기 프로세서는, 상기 제1 회로의 상기 제1 주파수를 줄이는 것을 식별한 것에 기반하여, 상기 제3 주파수를 줄일 수 있다.

예를 들어, 상기 프로세서는, 상기 제1 회로를 구동하기 위한 주파수 및 상기 제2 회로를 구동하기 위한 주파수 간의 상호 작용을 나타내는 데이터를 획득할 수 있다.

예를 들어, 상기 상호 작용을 나타내는 데이터는, 상기 제1 주파수, 및 상기 제2 주파수 간의 차이(difference)를 나타내는 정보를 포함할 수 있다.

예를 들어, 상기 프로세서는, 상기 제1 주파수 또는 상기 제2 주파수 중 적어도 하나의 주파수를 조절하는 것에 기반하여, 상기 상호 작용을 나타내는 데이터를 획득할 수 있다.

상술한 바와 같은, 일 실시예에 따른 전자 장치(예, 도 1의 전자 장치(101))의 방법은, 프로세서(예, 도 1의 프로세서(120))를 부팅함을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC(예, 도 2의 PMIC(210))를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들(예, 도 2의 회로들(125)) 각각의 주파수들(예, 도 4의 주파수들(421, 422))을 조절하는 동작을 포함할 수 있다. 상기 방법은, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득하는 동작을 포함할 수 있다.

예를 들어, 상기 방법은, 상기 프로세서의 상기 부팅의 완료됨을 식별하는 것에 기반하여, 임계치를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 지정된 상태인 제1 상태와 상이한 제2 상태 내에서, 상기 히트 레이트를 상기 임계치와 매칭하는 동작을 포함할 수 있다.

예를 들어, 상기 방법은, 상기 구동 정보를, 메모리 내에 저장하는 동작을 포함할 수 있다. 상기 방법은, 상기 구동 정보에 기반하여, 상기 히트 레이트 중, 적어도 하나에 대응하는 값을 상기 지정된 임계치로 식별하는 동작을 포함할 수 있다.

예를 들어, 상기 방법은, 상기 PMIC로부터 제공된 전력 신호를 수신하는 상기 회로들의 주파수들을 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 회로들 중에서 상기 전력 신호의 전압에 대응하는 제1 주파수에 기반하여 동작하는 제1 회로(예, 도 2의 제1 회로(120-1))를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 회로들 중에서, 상기 제1 회로와 상이한 제2 회로(예, 2의 제2 회로(120-2))의 제2 주파수를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 제2 주파수에 대응하는 전압을 상기 전력 신호의 전압이 초과함을 식별하는 것에 기반하여, 상기 제1 회로의 상기 제1 주파수를 줄이는 동작을 포함할 수 있다. 상기 방법은, 상기 줄어든(reduced) 제1 주파수에 기반하여, 상기 전력 신호의 전압을 조절하는 동작을 포함할 수 있다.

예를 들어, 상기 방법은, 상기 전력 신호의 전압이 상기 줄어든 제1 주파수에 의해 조절된 이후, 상기 전력 신호의 전압, 및 상기 제2 회로의 상기 제2 주파수 사이의 관계를 획득하는 동작을 포함할 수 있다.

예를 들어, 상기 방법은, 상기 PMIC 내에 포함된, 상기 제1 회로 및 상기 제2 회로로, 상기 전력 신호를 송신하는 제1 전원 소스(예, 도 3의 제1 전원 소스(210-1))와 상이한 제2 전원 소스(예, 도 3의 제2 전원 소스(210-2))로부터, 상기 회로들 중, 상기 제1 회로 및 상기 제2 회로와 상이한 제3 회로(예, 도 3의 제3 회로(311))로, 상기 전력 신호인 제1 전력 신호와 상이한, 제2 전력 신호를 수신하는 동작을 포함할 수 있다. 상기 방법은, 상기 수신된 제2 전력 신호에 대응하는, 제3 주파수에 기반하여, 상기 제3 회로를 구동하는 동작을 포함할 수 있다. 상기 방법은, 상기 제1 회로의 상기 제1 주파수를 줄이는 것을 식별한 것에 기반하여, 상기 제3 주파수를 줄이는 동작을 포함할 수 있다.

예를 들어, 상기 방법은, 상기 제1 회로를 구동하기 위한 주파수 및 상기 제2 회로를 구동하기 위한 주파수 간의 상호 작용을 나타내는 데이터를 획득하는 동작을 포함할 수 있다.

예를 들어, 상기 상호 작용을 나타내는 데이터는, 상기 제1 주파수, 및 상기 제2 주파수 간의 차이를 나타내는 정보를 포함할 수 있다.

예를 들어, 상기 방법은, 상기 제1 주파수 또는 상기 제2 주파수 중 적어도 하나의 주파수를 조절하는 것에 기반하여, 상기 상호 작용을 나타내는 데이터를 획득하는 동작을 포함할 수 있다.

상술한 바와 같은, 일 실시예에 따른 하나 이상의 프로그램들을 저장하는 컴퓨터 판독 가능 저장 매체는, 상기 하나 이상의 프로그램들이, 전자 장치(예, 도 1의 전자 장치(101))의 프로세서(예, 도 1의 프로세서(120))에 의해 실행될 때에, 상기 프로세서를 부팅함을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별할 수 있다. 상기 하나 이상의 프로그램들은, 상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC(예, 도 2의 PMIC(210))를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들(예, 도 2의 회로들(125)) 각각의 주파수들(예, 도 4의 주파수들(421, 422))을 조절할 수 있다. 상기 하나 이상의 프로그램들은, 상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득할 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 프로세서의 상기 부팅의 완료됨을 식별하는 것에 기반하여, 임계치를 식별할 수 있다. 상기 하나 이상의 프로그램들은, 상기 지정된 상태인 제1 상태와 상이한 제2 상태 내에서, 상기 히트 레이트를 상기 임계치와 매칭할 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 구동 정보를, 상기 메모리 내에 저장할 수 있다. 상기 하나 이상의 프로그램들은, 상기 구동 정보에 기반하여, 상기 히트 레이트 중 적어도 하나에 대응하는 값을 상기 임계치로 식별할 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 PMIC로부터 제공된 전력 신호를 수신하는 상기 회로들의 주파수들을 식별할 수 있다. 상기 하나 이상의 프로그램들은, 상기 회로들 중에서 상기 전력 신호의 전압에 대응하는 제1 주파수에 기반하여 동작하는 제1 회로(예, 도 2의 제1 회로(120-1))를 식별할 수 있다. 상기 하나 이상의 프로그램들은, 상기 회로들 중에서, 상기 제1 회로와 상이한 제2 회로(예, 2의 제2 회로(120-2))의 제2 주파수를 식별할 수 있다. 상기 하나 이상의 프로그램들은, 상기 제2 주파수에 대응하는 전압을 상기 전력 신호의 전압이 초과함을 식별하는 것에 기반하여, 상기 제1 회로의 상기 제1 주파수를 줄일 수 있다. 상기 하나 이상의 프로그램들은, 상기 줄어든(reduced) 제1 주파수에 기반하여, 상기 전력 신호의 전압을 조절할 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 전력 신호의 전압이 상기 줄어든 제1 주파수에 의해 조절된 이후, 상기 전력 신호의 전압, 및 상기 제2 회로의 상기 제2 주파수 사이의 관계를 획득할 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 PMIC 내에 포함된, 상기 제1 회로 및 상기 제2 회로로, 상기 전력 신호를 송신하는 제1 전원 소스(예, 도 3의 제1 전원 소스(210-1))와 상이한 제2 전원 소스(예, 도 3의 제2 전원 소스(210-2))로부터, 상기 회로들 중, 상기 제1 회로 및 상기 제2 회로와 상이한 제3 회로(예, 도 3의 제3 회로(311))로, 상기 전력 신호인 제1 전력 신호와 상이한, 제2 전력 신호를 수신할 수 있다. 상기 하나 이상의 프로그램들은, 상기 수신된 제2 전력 신호에 대응하는, 제3 주파수에 기반하여, 상기 제3 회로를 구동할 수 있다. 상기 하나 이상의 프로그램들은, 상기 제1 회로의 상기 제1 주파수를 줄이는 것을 식별한 것에 기반하여, 상기 제3 주파수를 줄일 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 제1 회로를 구동하기 위한 주파수 및 상기 제2 회로를 구동하기 위한 주파수 간의 상호 작용을 나타내는 데이터를 획득할 수 있다.

예를 들어, 상기 하나 이상의 프로그램들은, 상기 제1 주파수 또는 상기 제2 주파수 중 적어도 하나의 주파수를 조절하는 것에 기반하여, 상기 상호 작용을 나타내는 데이터를 획득할 수 있다.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 어플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

일 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 이때, 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수 개의 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 어플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims

전자 장치(101)에 있어서,
PMIC(power management integrated circuit)(210);
메모리(130); 및
프로세서(120)를 포함하고;
상기 프로세서는,
상기 프로세서의 부팅을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보(driving information)를 획득할지 여부를 식별하고;
상기 구동 정보를 획득하기 위한 지정된 상태 내에서, 상기 PMIC를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들(125) 각각의 주파수들(421; 422)을 조절하고; 및
상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득하도록, 구성된,
전자 장치.
제1항에 있어서,
상기 프로세서는,
상기 프로세서의 상기 부팅의 완료됨을 식별하는 것에 기반하여, 임계치를 식별하고,
상기 지정된 상태인 제1 상태와 상이한 제2 상태 내에서, 상기 히트 레이트를 상기 임계치와 매칭하도록, 구성된,
전자 장치.
제2항에 있어서,
상기 프로세서는,
상기 구동 정보를, 상기 메모리 내에 저장하고,
상기 구동 정보에 기반하여, 상기 히트 레이트 중 적어도 하나에 대응하는 값을 상기 임계치로 식별하도록, 구성된,
전자 장치.
제1항에 있어서,
상기 데이터 세트는,
상기 프로세서가, 상기 부팅을 수행하는 것에 기반하여, 상기 회로들 각각을 제어하기 위한, 주기에 따른 주파수의 변화를 나타내는 정보를 포함하는,
전자 장치.
제1항에 있어서,
상기 프로세서는,
상기 PMIC로부터 제공된 전력 신호를 수신하는 상기 회로들의 주파수들을 식별하고;
상기 회로들 중에서 상기 전력 신호의 전압에 대응하는 제1 주파수에 기반하여 동작하는 제1 회로(120-1)를 식별하고;
상기 회로들 중에서, 상기 제1 회로와 상이한 제2 회로(120-2)의 제2 주파수를 식별하고;
상기 제2 주파수에 대응하는 전압을 상기 전력 신호의 전압이 초과함을 식별하는 것에 기반하여, 상기 제1 회로의 상기 제1 주파수를 줄이고(reduce); 및
상기 줄어든(reduced) 제1 주파수에 기반하여, 상기 전력 신호의 전압을 조절하도록, 구성된,
전자 장치.
제5항에 있어서,
상기 프로세서는,
상기 전력 신호의 전압이 상기 줄어든 제1 주파수에 의해 조절된 이후, 상기 전력 신호의 전압, 및 상기 제2 회로의 상기 제2 주파수 사이의 관계를 획득하도록, 구성된,
전자 장치.
제5항에 있어서,
상기 프로세서는,
상기 PMIC 내에 포함된, 상기 제1 회로 및 상기 제2 회로로, 상기 전력 신호를 송신하는 제1 전원 소스(power source)(210-1)와 상이한 제2 전원 소스(210-2)로부터, 상기 회로들 중, 상기 제1 회로 및 상기 제2 회로와 상이한 제3 회로(311)로, 상기 전력 신호인 제1 전력 신호와 상이한, 제2 전력 신호를 수신하고,
상기 수신된 제2 전력 신호에 대응하는, 제3 주파수에 기반하여, 상기 제3 회로를 구동하고,
상기 제1 회로의 상기 제1 주파수를 줄이는 것을 식별한 것에 기반하여, 상기 제3 주파수를 줄이도록, 구성된,
전자 장치.
제5항에 있어서,
상기 프로세서는,
상기 제1 회로를 구동하기 위한 주파수 및 상기 제2 회로를 구동하기 위한 주파수 간의 상호 작용을 나타내는 데이터를 획득하도록, 구성된,
전자 장치.
제8항에 있어서,
상기 상호 작용을 나타내는 데이터는,
상기 제1 주파수, 및 상기 제2 주파수 간의 차이(difference)를 나타내는 정보를 포함하는,
전자 장치.
제8항에 있어서,
상기 프로세서는,
상기 제1 주파수 또는 상기 제2 주파수 중 적어도 하나의 주파수를 조절하는 것에 기반하여, 상기 상호 작용을 나타내는 데이터를 획득하도록, 구성된,
전자 장치.
전자 장치(101)의 방법에 있어서,
프로세서(120)의 부팅을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보(driving information)를 획득할지 여부를 식별하는 동작;
상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC(210)를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들(125) 각각의 주파수들(421; 422)을 조절하는 동작; 및
상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트(hit rate)에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득하는 동작을 포함하는,
방법.
제11항에 있어서,
상기 프로세서의 상기 부팅의 완료됨을 식별하는 것에 기반하여, 임계치를 식별하는 동작,
상기 지정된 상태인 제1 상태와 상이한 제2 상태 내에서, 상기 히트 레이트를 상기 임계치와 매칭하는 동작을 포함하는,
방법.
제12항에 있어서,
상기 구동 정보를, 메모리 내에 저장하는 동작,
상기 구동 정보에 기반하여, 상기 히트 레이트 중, 적어도 하나에 대응하는 값을 상기 지정된 임계치로 식별하는 동작을 포함하는,
방법.
제11항에 있어서,
상기 PMIC로부터 제공된 전력 신호를 수신하는 상기 회로들의 주파수들을 식별하는 동작,
상기 회로들 중에서 상기 전력 신호의 전압에 대응하는 제1 주파수에 기반하여 동작하는 제1 회로(120-1)를 식별하는 동작;
상기 회로들 중에서, 상기 제1 회로와 상이한 제2 회로(120-2)의 제2 주파수를 식별하는 동작;
상기 제2 주파수에 대응하는 전압을 상기 전력 신호의 전압이 초과함을 식별하는 것에 기반하여, 상기 제1 회로의 상기 제1 주파수를 줄이는 동작; 및
상기 줄어든(reduced) 제1 주파수에 기반하여, 상기 전력 신호의 전압을 조절하는 동작을 포함하는,
방법.
제14항에 있어서,
상기 전력 신호의 전압이 상기 줄어든 제1 주파수에 의해 조절된 이후, 상기 전력 신호의 전압, 및 상기 제2 회로의 상기 제2 주파수 사이의 관계를 획득하는 동작을 포함하는,
방법.
제15항에 있어서,
상기 PMIC 내에 포함된, 상기 제1 회로 및 상기 제2 회로로, 상기 전력 신호를 송신하는 제1 전원 소스(210-1)와 상이한 제2 전원 소스(210-2)로부터, 상기 회로들 중, 상기 제1 회로 및 상기 제2 회로와 상이한 제3 회로로, 상기 전력 신호인 제1 전력 신호와 상이한, 제2 전력 신호를 수신하는 동작,
상기 수신된 제2 전력 신호에 대응하는, 제3 주파수에 기반하여, 상기 제3 회로(311)를 구동하는 동작, 및
상기 제1 회로의 상기 제1 주파수를 줄이는 것을 식별한 것에 기반하여, 상기 제3 주파수를 줄이는 동작을 포함하는,
방법.
제14항에 있어서,
상기 제1 회로를 구동하기 위한 주파수 및 상기 제2 회로를 구동하기 위한 주파수 간의 상호 작용을 나타내는 데이터를 획득하는 동작을 포함하는,
방법.
제17항에 있어서,
상기 상호 작용을 나타내는 데이터는,
상기 제1 주파수, 및 상기 제2 주파수 간의 차이를 나타내는 정보를 포함하는,
방법.
제17항에 있어서,
상기 제1 주파수 또는 상기 제2 주파수 중 적어도 하나의 주파수를 조절하는 것에 기반하여, 상기 상호 작용을 나타내는 데이터를 획득하는 동작을 포함하는,
방법.
제11항에 있어서,
상기 데이터 세트는,
상기 프로세서가, 상기 부팅을 수행하는 것에 기반하여, 상기 회로들 각각을 제어하기 위한, 주기에 따른 주파수의 변화를 나타내는 정보를 포함하는,
방법.
하나 이상의 프로그램들을 저장하는 컴퓨터 판독 가능 저장 매체에 있어서,
상기 하나 이상의 프로그램들은, 전자 장치(101)의 프로세서(120)에 의해 실행될 때에,
상기 프로세서의 부팅을 나타내는 입력에 응답하여, 상기 프로세서의 주파수에 기반하는 구동 정보를 획득할지 여부를 식별하고;
상기 구동 정보를 획득하기 위한 지정된 상태 내에서, PMIC(210)를 제어하여, 지정된 데이터 세트에 기반하여, 상기 프로세서 내 상이한 회로들(125) 각각의 주파수들(421; 422)을 조절하고; 및
상기 회로들이 상기 조절된 주파수들 각각에 기반하여 수행하는 동작들의 개수를 나타내는 히트 레이트에 기반하여, 상기 주파수들에 대한 상기 프로세서 내 상기 회로들에 대한 상기 구동 정보를 획득하는,
컴퓨터 판독 가능 저장 매체.
제21항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 프로세서의 상기 부팅의 완료됨을 식별하는 것에 기반하여, 임계치를 식별하고,
상기 지정된 상태인 제1 상태와 상이한 제2 상태 내에서, 상기 히트 레이트를 상기 임계치와 매칭하는,
컴퓨터 판독 가능 저장 매체.
제22항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 구동 정보를, 메모리(130) 내에 저장하고;
상기 구동 정보에 기반하여, 상기 히트 레이트 중 적어도 하나에 대응하는 값을 상기 임계치로 식별하는,
컴퓨터 판독 가능 저장 매체.
제21항에 있어서,
상기 데이터 세트는,
상기 프로세서가, 상기 부팅을 수행하는 것에 기반하여, 상기 회로들 각각을 제어하기 위한, 주기에 따른 주파수의 변화를 나타내는 정보를 포함하는,
컴퓨터 판독 가능 저장 매체.
제21항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 PMIC로부터 제공된 전력 신호를 수신하는 상기 회로들의 주파수들을 식별하고;
상기 회로들 중에서 상기 전력 신호의 전압에 대응하는 제1 주파수에 기반하여 동작하는 제1 회로(120-1)를 식별하고;
상기 회로들 중에서, 상기 제1 회로와 상이한 제2 회로(120-2)의 제2 주파수를 식별하고;
상기 제2 주파수에 대응하는 전압을 상기 전력 신호의 전압이 초과함을 식별하는 것에 기반하여, 상기 제1 회로의 상기 제1 주파수를 줄이고(reduce); 및
상기 줄어든(reduced) 제1 주파수에 기반하여, 상기 전력 신호의 전압을 조절하는,
컴퓨터 판독 가능 저장 매체.
제25항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 전력 신호의 전압이 상기 줄어든 제1 주파수에 의해 조절된 이후, 상기 전력 신호의 전압, 및 상기 제2 회로의 상기 제2 주파수 사이의 관계를 획득하는,
컴퓨터 판독 가능 저장 매체.
제25항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 PMIC 내에 포함된, 상기 제1 회로 및 상기 제2 회로로, 상기 전력 신호를 송신하는 제1 전원 소스(210-1)와 상이한 제2 전원 소스(210-2)로부터, 상기 회로들 중, 상기 제1 회로 및 상기 제2 회로와 상이한 제3 회로(311)로, 상기 전력 신호인 제1 전력 신호와 상이한, 제2 전력 신호를 수신하고,
상기 수신된 제2 전력 신호에 대응하는, 제3 주파수에 기반하여, 상기 제3 회로를 구동하고, 및
상기 제1 회로의 상기 제1 주파수를 줄이는 것을 식별한 것에 기반하여, 상기 제3 주파수를 줄이는,
컴퓨터 판독 가능 저장 매체.
제25항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 제1 회로를 구동하기 위한 주파수 및 상기 제2 회로를 구동하기 위한 주파수 간의 상호 작용을 나타내는 데이터를 획득하도록, 구성된,
컴퓨터 판독 가능 저장 매체.
제28항에 있어서,
상기 상호 작용을 나타내는 데이터는,
상기 제1 주파수, 및 상기 제2 주파수 간의 차이(difference)를 나타내는 정보를 포함하는,
컴퓨터 판독 가능 저장 매체.
제28항에 있어서,
상기 하나 이상의 프로그램들은, 상기 프로세서에 의해 실행될 때에,
상기 제1 주파수 또는 상기 제2 주파수 중 적어도 하나의 주파수를 조절하는 것에 기반하여, 상기 상호 작용을 나타내는 데이터를 획득하는,
컴퓨터 판독 가능 저장 매체.