KR20240023872A - Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same - Google Patents

Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same Download PDF

Info

Publication number
KR20240023872A
KR20240023872A KR1020220102126A KR20220102126A KR20240023872A KR 20240023872 A KR20240023872 A KR 20240023872A KR 1020220102126 A KR1020220102126 A KR 1020220102126A KR 20220102126 A KR20220102126 A KR 20220102126A KR 20240023872 A KR20240023872 A KR 20240023872A
Authority
KR
South Korea
Prior art keywords
transistor
controlled oscillator
voltage
transformer
voltage controlled
Prior art date
Application number
KR1020220102126A
Other languages
Korean (ko)
Inventor
박정동
트린반선
남효현
송정문
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020220102126A priority Critical patent/KR20240023872A/en
Publication of KR20240023872A publication Critical patent/KR20240023872A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/50—Systems of measurement based on relative movement of target
    • G01S13/52—Discriminating between fixed and moving objects or between objects moving at different speeds
    • G01S13/536—Discriminating between fixed and moving objects or between objects moving at different speeds using transmission of continuous unmodulated waves, amplitude-, frequency-, or phase-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/36—Means for anti-jamming, e.g. ECCM, i.e. electronic counter-counter measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

FMCW 레이더에 적용되는 전압 제어 발진 장치 및 이를 구비하는 위상 고정 루프가 개시된다. 개시되는 일 실시예에 따른 전압 제어 발진 장치는, 제1-1 트랜지스터 및 제1-2 트랜지스터를 포함하는 한 쌍의 제1 트랜지스터 및 한 쌍의 제1 트랜지스터에 연결되고 공진 주파수를 튜닝하는 주파수 조정부를 포함하는 전압 제어 발진기 및 전압 제어 발진기의 출력 측에 연결되어 전압 제어 발진기의 출력 전력을 증폭시키는 제1 버퍼를 포함한다.A voltage controlled oscillator applied to an FMCW radar and a phase locked loop including the same are disclosed. A voltage controlled oscillator according to an embodiment disclosed includes a pair of first transistors including a 1-1 transistor and a 1-2 transistor, and a frequency adjustment unit connected to the pair of first transistors and tuning the resonance frequency. It includes a voltage-controlled oscillator and a first buffer connected to the output side of the voltage-controlled oscillator to amplify the output power of the voltage-controlled oscillator.

Description

FMCW 레이더에 적용되는 전압 제어 발진 장치 및 이를 구비하는 위상 고정 루프{VOLTAGE CONTROLLED OSCILLATOR APPLIED TO FMCW RADAR AND PHASE LOCKED LOOP HAVING THE SAME}Voltage controlled oscillator applied to FMCW radar and phase locked loop having the same {VOLTAGE CONTROLLED OSCILLATOR APPLIED TO FMCW RADAR AND PHASE LOCKED LOOP HAVING THE SAME}

본 발명의 실시예는 FMCW 레이더에 적용되는 전압 제어 발진 기술과 관련된다.Embodiments of the present invention relate to voltage controlled oscillation technology applied to FMCW radar.

최근, 나노스케일(nanoscale)의 CMOS(Complementary Metal-Oxide-Semiconductor) 기술의 발전으로 트랜지스터의 최대 발진 주파수가 밀리미터파 범위에서 더 높아짐에 따라, E-밴드의 LOS(line-of-sight) 무선 통신 링크 시스템, 77GHz의 자동차 레이더, 및 3D 이미징 시스템 등과 같은 고주파 응용 분야에서 그 활용도가 증가하고 있다. Recently, advances in nanoscale Complementary Metal-Oxide-Semiconductor (CMOS) technology have pushed the maximum oscillation frequency of transistors higher in the millimeter wave range, making line-of-sight (LOS) wireless communications in the E-band more attractive. Their utilization is increasing in high-frequency applications such as link systems, automotive radar at 77 GHz, and 3D imaging systems.

한편, FMCW(Frequency Modulated Continuous Wave) 레이더의 경우, 중심 주파수를 악의적인 제3자가 알게 되면 스푸핑(spoofing) 및 재밍(jamming) 공격에 노출되게 된다. 이에 FMCW 레이더 센서에서 중심 주파수를 변경하여 보안 위협을 피할 수 있는 방안이 요구된다.Meanwhile, in the case of FMCW (Frequency Modulated Continuous Wave) radar, if the center frequency is known to a malicious third party, it is exposed to spoofing and jamming attacks. Accordingly, a method to avoid security threats by changing the center frequency of the FMCW radar sensor is required.

등록특허공보 제10-0668224호(2007.01.11)Registered Patent Publication No. 10-0668224 (2007.01.11)

본 발명의 실시예는 보안 위협을 피할 수 있는 주파수 도약(Frequency-Hopping) FMCW 레이더에 적용되는 전압 제어 발진 장치 및 이를 구비하는 위상 고정 루프를 제공하기 위한 것이다.An embodiment of the present invention is to provide a voltage-controlled oscillator applied to a frequency-hopping FMCW radar that can avoid security threats and a phase-locked loop including the same.

본 발명의 일 실시예에 따른 전압 제어 발진 장치는, FMCW(Frequency Modulated Continuous Wave) 레이더의 위상 고정 루프에 적용되는 전압 제어 발진 장치로서, 제1-1 트랜지스터 및 제1-2 트랜지스터를 포함하는 한 쌍의 제1 트랜지스터 및 상기 한 쌍의 제1 트랜지스터에 연결되고 공진 주파수를 튜닝하는 주파수 조정부를 포함하는 전압 제어 발진기; 및 상기 전압 제어 발진기의 출력 측에 연결되어 상기 전압 제어 발진기의 출력 전력을 증폭시키는 제1 버퍼를 포함한다.The voltage controlled oscillator according to an embodiment of the present invention is a voltage controlled oscillator applied to a phase locked loop of a Frequency Modulated Continuous Wave (FMCW) radar, as long as it includes a 1-1 transistor and a 1-2 transistor. a voltage-controlled oscillator including a pair of first transistors and a frequency adjustment unit connected to the pair of first transistors and tuning a resonance frequency; and a first buffer connected to the output side of the voltage-controlled oscillator to amplify the output power of the voltage-controlled oscillator.

상기 제1-1 트랜지스터 및 상기 제1-2 트랜지스터의 소스는 각각 접지와 연결되고, 상기 제1-1 트랜지스터 및 상기 제1-2 트랜지스터의 드레인은 각각 전원 전압과 연결되며, 상기 제1-1 트랜지스터의 게이트는 상기 제1-2 트랜지스터의 드레인과 연결되며, 상기 제1-2 트랜지스터의 게이트는 상기 제1-1 트랜지스터의 드레인과 연결되어 교차 결합될 수 있다.Sources of the 1-1 transistor and the 1-2 transistor are each connected to ground, drains of the 1-1 transistor and the 1-2 transistor are respectively connected to a power supply voltage, and the 1-1 The gate of the transistor may be connected to the drain of the 1-2 transistor, and the gate of the 1-2 transistor may be connected to the drain of the 1-1 transistor to be cross-coupled.

상기 주파수 조정부는, 상기 제1-1 트랜지스터의 드레인과 상기 제1-2 트랜지스터의 드레인 사이에서 병렬로 연결되고, 상호 직렬로 연결되는 제1 가변 커패시터 및 제2 가변 커패시터; 상기 제1 가변 커패시터와 상기 제2 가변 커패시터의 사이에 병렬로 연결되는 저항; 및 상기 저항에 연결되어 바이어스를 인가하는 제어 전압을 포함할 수 있다.The frequency adjustment unit includes a first variable capacitor and a second variable capacitor connected in parallel between the drain of the 1-1 transistor and the drain of the 1-2 transistor and connected in series with each other; a resistor connected in parallel between the first variable capacitor and the second variable capacitor; and a control voltage connected to the resistor to apply a bias.

상기 전압 제어 발진 장치는, 1차측 코일이 상기 전압 제어 발진기의 출력 측에 연결되고, 2차측 코일이 상기 제1 버퍼에 연결되는 제1 트랜스포머를 더 포함할 수 있다.The voltage controlled oscillator may further include a first transformer whose primary coil is connected to the output side of the voltage controlled oscillator and whose secondary coil is connected to the first buffer.

상기 제1 버퍼는, 상기 제1 트랜스포머의 2차측 코일의 일단에 연결되는 제2-1 트랜지스터 및 상기 제1 트랜스포머의 2차측 코일의 타단에 연결되는 제2-2 트랜지스터를 포함하는 한 쌍의 제2 트랜지스터를 포함할 수 있다.The first buffer is a pair of first transistors including a 2-1 transistor connected to one end of the secondary coil of the first transformer and a 2-2 transistor connected to the other end of the secondary coil of the first transformer. 2 May contain transistors.

상기 제1 트랜스포머의 2차측 코일의 일단은 상기 제2-1 트랜지스터의 게이트에 연결되고, 상기 제1 트랜스포머의 2차측 코일의 타단은 상기 제2-2 트랜지스터의 게이트에 연결되며, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터의 소스는 각각 접지와 연결될 수 있다.One end of the secondary coil of the first transformer is connected to the gate of the 2-1 transistor, the other end of the secondary coil of the first transformer is connected to the gate of the 2-2 transistor, and the second- Sources of transistor 1 and the 2-2 transistor may each be connected to ground.

상기 제1 버퍼는, 상기 제1 트랜스포머의 2차측 코일의 중심에 연결되는 제1 바이어스 전압을 더 포함하고, 상기 제1 바이어스 전압을 조정하여 상기 전압 제어 발진기의 발진 주파수를 변화시킬 수 있다.The first buffer further includes a first bias voltage connected to the center of the secondary coil of the first transformer, and can change the oscillation frequency of the voltage-controlled oscillator by adjusting the first bias voltage.

상기 전압 제어 발진 장치는, 상기 제1 버퍼의 출력 측에 연결되고 상기 전압 제어 발진기의 출력 전력을 2차 증폭시키는 제2 버퍼를 더 포함할 수 있다.The voltage controlled oscillator may further include a second buffer connected to the output side of the first buffer and secondaryly amplifying the output power of the voltage controlled oscillator.

상기 전압 제어 발진 장치는, 1차측 코일이 상기 제1 버퍼의 출력 측에 연결되고, 2차측 코일이 상기 제2 버퍼에 연결되는 제2 트랜스포머를 더 포함할 수 있다.The voltage controlled oscillator may further include a second transformer whose primary coil is connected to the output side of the first buffer and whose secondary coil is connected to the second buffer.

상기 제2 트랜스포머의 1차측 코일의 일단은 상기 제2-1 트랜지스터의 드레인에 연결되고, 상기 제2 트랜스포머의 1차측 코일의 타단은 상기 제2-2 트랜지스터의 드레인에 연결될 수 있다.One end of the primary coil of the second transformer may be connected to the drain of the 2-1 transistor, and the other end of the primary coil of the second transformer may be connected to the drain of the 2-2 transistor.

상기 제2 버퍼는, 상기 제2 트랜스포머의 2차측 코일의 일단에 연결되는 제3-1 트랜지스터 및 상기 제2 트랜스포머의 2차측 코일의 타단에 연결되는 제3-2 트랜지스터를 포함하는 한 쌍의 제3 트랜지스터를 포함할 수 있다.The second buffer is a pair of first transistors including a 3-1 transistor connected to one end of the secondary coil of the second transformer and a 3-2 transistor connected to the other end of the secondary coil of the second transformer. It may contain 3 transistors.

상기 제2 트랜스포머의 2차측 코일의 일단은 상기 제3-1 트랜지스터의 게이트에 연결되고, 상기 제2 트랜스포머의 2차측 코일의 타단은 상기 제3-2 트랜지스터의 게이트에 연결되며, 상기 제3-1 트랜지스터 및 상기 제3-2 트랜지스터의 소스는 각각 접지와 연결될 수 있다.One end of the secondary coil of the second transformer is connected to the gate of the 3-1 transistor, the other end of the secondary coil of the second transformer is connected to the gate of the 3-2 transistor, and the third- The sources of transistor 1 and the 3-2 transistor may each be connected to ground.

상기 제2 버퍼는, 상기 한 쌍의 제3 트랜지스터 사이에서 교차 결합되는 제1 커패시터 및 제2 커패시터를 더 포함할 수 있다.The second buffer may further include a first capacitor and a second capacitor that are cross-coupled between the pair of third transistors.

상기 제1 커패시터의 일단은 상기 제3-1 트랜지스터의 게이트에 연결되고, 상기 제1 커패시터의 타단은 상기 제3-2 트랜지스터의 드레인에 연결되며, 상기 제2 커패시터의 일단은 상기 제3-2 트랜지스터의 게이트에 연결되고, 상기 제2 커패시터의 타단은 상기 제3-1 트랜지스터의 드레인에 연결될 수 있다.One end of the first capacitor is connected to the gate of the 3-1 transistor, the other end of the first capacitor is connected to the drain of the 3-2 transistor, and one end of the second capacitor is connected to the gate of the 3-2 transistor. It is connected to the gate of the transistor, and the other end of the second capacitor may be connected to the drain of the 3-1 transistor.

상기 전압 제어 발진 장치는, 상기 제2 버퍼의 출력 측에 연결되는 제1 출력단 및 제2 출력단을 포함하는 출력부; 및 1차측 코일이 상기 제2 버퍼의 출력 측에 연결되고, 2차측 코일이 상기 제1 출력단 및 제2 출력단에 각각 연결되는 제3 트랜스포머를 더 포함할 수 있다.The voltage controlled oscillator includes an output unit including a first output terminal and a second output terminal connected to the output side of the second buffer; And it may further include a third transformer, the primary coil of which is connected to the output side of the second buffer, and the secondary coil of which is connected to the first output terminal and the second output terminal, respectively.

상기 출력부는, 상기 제1 출력단과 상기 제2 출력단 사이에서 상기 제3 트랜스포머와 병렬로 연결되는 제3 커패시터를 더 포함할 수 있다.The output unit may further include a third capacitor connected in parallel with the third transformer between the first output terminal and the second output terminal.

개시되는 실시예에 의하면, 전압 제어 발진기 및 한 쌍의 제2 트랜지스터를 포함하는 제1 버퍼를 제1 트랜스포머를 통해 연결하되, 제1 트랜스포머의 2차측 코일에 제1 바이어스 전압을 연결하고, 2차측 코일이 한 쌍의 제2 트랜지스터의 게이트에 각각 연결되도록 함으로써, 제1 바이어스 전압을 조정하여 전압 제어 발진기의 발진 주파수를 용이하게 변화시킬 수 있게 된다. 여기서, 전압 제어 발진 장치를 FMCW(Frequency Modulated Continuous Wave) 레이더에 사용하는 경우, 제1 바이어스 전압을 변화시켜 FMCW 레이더의 중심 주파수를 변경시킬 수 있으며, 그로 인해 FMWC 레이더에 대한 스푸핑(spoofing) 및 재밍(jamming) 공격과 같은 보안 위협을 피할 수 있게 된다.According to the disclosed embodiment, a first buffer including a voltage-controlled oscillator and a pair of second transistors is connected through a first transformer, a first bias voltage is connected to the secondary coil of the first transformer, and the secondary coil is connected to the first bias voltage. By connecting the coils to the gates of each of the second pair of transistors, it is possible to easily change the oscillation frequency of the voltage-controlled oscillator by adjusting the first bias voltage. Here, when the voltage-controlled oscillator is used in a Frequency Modulated Continuous Wave (FMCW) radar, the center frequency of the FMCW radar can be changed by changing the first bias voltage, thereby preventing spoofing and jamming for the FMWC radar. Security threats such as (jamming) attacks can be avoided.

도 1은 본 발명의 일 실시예에 따른 전압 제어 발진 장치를 나타낸 회로도
도 2는 본 발명의 일 실시예에서 제어 전압에 인가하는 전압이 변함에 따라 제1 가변 커패시터 및 제2 가변 커패시터의 유효 커패시턴스(effective capacitance) 값 및 Q 팩터(Q-factor)가 변하는 상태를 나타낸 그래프
도 3은 본 발명의 일 실시예에 따른 전압 제어 발진 장치에서 제1 바이어스 전압의 변화에 따른 입력 어드미턴스 변화를 나타낸 그래프
도 4는 본 발명의 일 실시예에 따른 전압 제어 발진 장치에서 제어 전압 및 제1 바이어스 전압의 변화에 따른 발진 주파수 변화를 나타낸 그래프
도 5는 본 발명의 일 실시예에 따른 전압 제어 발진 장치가 적용된 W 밴드 위상 고정 루프(Phase Locked Loop)를 개략적으로 나타낸 도면1 is a circuit diagram showing a voltage-controlled oscillator according to an embodiment of the present invention.
Figure 2 shows a state in which the effective capacitance value and Q-factor of the first variable capacitor and the second variable capacitor change as the voltage applied to the control voltage changes in an embodiment of the present invention. graph
Figure 3 is a graph showing the change in input admittance according to the change in the first bias voltage in the voltage-controlled oscillator according to an embodiment of the present invention.
Figure 4 is a graph showing the change in oscillation frequency according to the change in the control voltage and the first bias voltage in the voltage-controlled oscillator according to an embodiment of the present invention.
Figure 5 is a diagram schematically showing a W band phase locked loop to which a voltage controlled oscillator according to an embodiment of the present invention is applied.

이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 이하의 상세한 설명은 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. The detailed description below is provided to provide a comprehensive understanding of the methods, devices and/or systems described herein. However, this is only an example and the present invention is not limited thereto.

본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.In describing the embodiments of the present invention, if it is determined that a detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. In addition, the terms described below are terms defined in consideration of functions in the present invention, and may vary depending on the intention or custom of the user or operator. Therefore, the definition should be made based on the contents throughout this specification. The terminology used in the detailed description is merely for describing embodiments of the present invention and should in no way be limiting. Unless explicitly stated otherwise, singular forms include plural meanings. In this description, expressions such as “comprising” or “comprising” are intended to indicate certain features, numbers, steps, operations, elements, parts or combinations thereof, and one or more than those described. It should not be construed to exclude the existence or possibility of any other characteristic, number, step, operation, element, or part or combination thereof.

한편, 상측, 하측, 일측, 타측 등과 같은 방향성 용어는 개시된 도면들의 배향과 관련하여 사용된다. 본 발명의 실시예의 구성 요소는 다양한 배향으로 위치 설정될 수 있으므로, 방향성 용어는 예시를 목적으로 사용되는 것이지 이를 제한하는 것은 아니다.Meanwhile, directional terms such as upper side, lower side, one side, other side, etc. are used in relation to the orientation of the disclosed drawings. Since the components of embodiments of the present invention can be positioned in various orientations, the term directional is used for illustrative purposes and is not limiting.

또한, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.Additionally, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The above terms may be used for the purpose of distinguishing one component from another component. For example, a first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component without departing from the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 전압 제어 발진 장치를 나타낸 회로도이다. 1 is a circuit diagram showing a voltage-controlled oscillator according to an embodiment of the present invention.

도 1을 참조하면, 전압 제어 발진 장치(100)는 전압 제어 발진기(102), 제1 버퍼(104), 제2 버퍼(106), 및 출력부(108)를 포함할 수 있다. 예시적인 실시예에서, 전압 제어 발진 장치(100)는 주파수 도약 FMCW(Frequency Modulated Continuous Wave) 레이더에서 신호원으로 사용되는 위상 고정 루프(phase locked loop)에 적용될 수 있다. Referring to FIG. 1, the voltage controlled oscillator 100 may include a voltage controlled oscillator 102, a first buffer 104, a second buffer 106, and an output unit 108. In an exemplary embodiment, the voltage controlled oscillator 100 may be applied to a phase locked loop used as a signal source in a frequency hopping FMCW (Frequency Modulated Continuous Wave) radar.

전압 제어 발진기(102)는 한 쌍의 제1 트랜지스터(111) 및 주파수 조정부(113)를 포함할 수 있다. 한 쌍의 제1 트랜지스터(111)는 교차 결합(cross-coupled)되어 마련될 수 있다. 즉, 한 쌍의 제1 트랜지스터(111)가 제1-1 트랜지스터(111-1) 및 제1-2 트랜지스터(111-2)를 포함하는 경우, 제1-1 트랜지스터(111-1) 및 제1-2 트랜지스터(111-2)는 교차 결합되어 마련될 수 있다. 예를 들어, 제1-1 트랜지스터(111-1) 및 제1-2 트랜지스터(111-2)는 각각 CMOS(Complementary Metal Oxide Semiconductor)로 이루어질 수 있으나, 이에 한정되는 것은 아니다.The voltage controlled oscillator 102 may include a pair of first transistors 111 and a frequency adjustment unit 113. A pair of first transistors 111 may be cross-coupled. That is, when the pair of first transistors 111 includes the 1-1 transistor 111-1 and the 1-2 transistor 111-2, the 1-1 transistor 111-1 and the 1-2 transistor 111-2 The 1-2 transistor 111-2 may be cross-coupled. For example, the 1-1 transistor 111-1 and the 1-2 transistor 111-2 may each be made of CMOS (Complementary Metal Oxide Semiconductor), but are not limited thereto.

구체적으로, 제1-1 트랜지스터(111-1)의 게이트는 제1-2 트랜지스터(111-2)의 드레인과 연결되고, 제1-2 트랜지스터(111-2)의 게이트는 제1-1 트랜지스터(111-1)의 드레인과 연결될 수 있다. 또한, 제1-1 트랜지스터(111-1) 및 제1-2 트랜지스터(111-2)의 소스는 각각 접지와 연결될 수 있다. 또한, 제1-1 트랜지스터(111-1) 및 제1-2 트랜지스터(111-2)의 드레인은 각각 전원 전압(VDD)과 연결될 수 있다. Specifically, the gate of the 1-1 transistor (111-1) is connected to the drain of the 1-2 transistor (111-2), and the gate of the 1-2 transistor (111-2) is connected to the drain of the 1-1 transistor (111-2). It can be connected to the drain of (111-1). Additionally, the sources of the 1-1 transistor 111-1 and the 1-2 transistor 111-2 may each be connected to ground. Additionally, the drains of the 1-1 transistor 111-1 and the 1-2 transistor 111-2 may be connected to the power supply voltage VDD, respectively.

여기서, 교차 결합된 한 쌍의 제1 트랜지스터(111)는 부성 저항단으로 한 쌍의 제1 트랜지스터(111)의 드레인 단에서 바라본 입력 임피던스 성분이 -2/gm의 음의 값을 가짐으로써, LC 공진기에 의한 손실을 보상하여 신호를 안정적으로 발진시킬 수 있다.Here, the pair of cross-coupled first transistors 111 are negative resistance terminals, and the input impedance component viewed from the drain terminal of the pair of first transistors 111 has a negative value of -2/g m , The signal can be stably oscillated by compensating for the loss caused by the LC resonator.

주파수 조정부(113)는 한 쌍의 제1 트랜지스터(111)의 드레인 단에서 병렬로 연결될 수 있다. 즉, 주파수 조정부(113)는 제1-1 트랜지스터(111-1)의 드레인과 제1-2 트랜지스터(111-2)의 드레인 사이에서 병렬로 연결될 수 있다. 주파수 조정부(113)는 전압 제어 발진기(102)가 목표 공진 주파수를 얻도록 주파수를 튜닝하는 역할을 할 수 있다. The frequency adjustment unit 113 may be connected in parallel at the drain terminal of the pair of first transistors 111. That is, the frequency adjustment unit 113 may be connected in parallel between the drain of the 1-1 transistor 111-1 and the drain of the 1-2 transistor 111-2. The frequency adjustment unit 113 may serve to tune the frequency of the voltage controlled oscillator 102 to obtain the target resonance frequency.

주파수 조정부(113)는 제1 가변 커패시터(113a), 저항(113b), 및 제2 가변 커패시터(113c)를 포함할 수 있다. 제1 가변 커패시터(113a) 및 제2 가변 커패시터(113c)는 직렬로 연결될 수 있다. 제1 가변 커패시터(113a) 및 제2 가변 커패시터(113c)는 각각 커패시턴스 값이 조절 가능하게 마련될 수 있다. The frequency adjustment unit 113 may include a first variable capacitor 113a, a resistor 113b, and a second variable capacitor 113c. The first variable capacitor 113a and the second variable capacitor 113c may be connected in series. The first variable capacitor 113a and the second variable capacitor 113c may each have an adjustable capacitance value.

저항(113b)은 제1 가변 커패시터(113a)와 제2 가변 커패시터(113c) 사이에서 병렬로 연결될 수 있다. 저항(113b)은 제어 전압(Vc)과 연결될 수 있다. 저항(113b)은 제어 전압(Vc)에 의한 바이어스를 인가하기 위한 저항일 수 있다. 여기서, 제어 전압(Vc)에 인가하는 전압에 따라 제1 가변 커패시터(113a) 및 제2 가변 커패시터(113c)의 유효 커패시턴스 값이 변하게 된다. The resistor 113b may be connected in parallel between the first variable capacitor 113a and the second variable capacitor 113c. Resistor 113b may be connected to the control voltage (V c ). The resistor 113b may be a resistor for applying a bias by the control voltage (V c ). Here, the effective capacitance values of the first variable capacitor 113a and the second variable capacitor 113c change depending on the voltage applied to the control voltage (V c ).

도 2는 본 발명의 일 실시예에서 제어 전압(Vc)에 인가하는 전압이 변함에 따라 제1 가변 커패시터(113a) 및 제2 가변 커패시터(113c)의 유효 커패시턴스(effective capacitance) 값 및 Q 팩터(Q-factor)가 변하는 상태를 나타낸 그래프이다. 도 2에서는 제어 전압(Vc)이 0.0V에서 1.0V로 변하는 경우, 제1 가변 커패시터(113a) 및 제2 가변 커패시터(113c)의 유효 커패시턴스값 및 Q 팩터(Q-factor)의 변화하는 상태를 나타내었다. Figure 2 shows the effective capacitance value and Q factor of the first variable capacitor 113a and the second variable capacitor 113c as the voltage applied to the control voltage (V c ) changes in an embodiment of the present invention. This is a graph showing the changing state of (Q-factor). In Figure 2, when the control voltage (V c ) changes from 0.0V to 1.0V, the effective capacitance value and Q-factor of the first variable capacitor (113a) and the second variable capacitor (113c) are changed. indicated.

제1 버퍼(104)는 전압 제어 발진기(102)의 출력 측에 연결될 수 있다. 제1 버퍼(104)는 전압 제어 발진기(102)의 출력 전력을 1차 증폭시키는 역할을 할 수 있다. 제1 버퍼(104)는 한 쌍의 제2 트랜지스터(121)를 포함할 수 있다. 한 쌍의 제2 트랜지스터(121)는 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)를 포함할 수 있다. 예를 들어, 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)는 각각 CMOS(Complementary Metal Oxide Semiconductor)로 이루어질 수 있으나, 이에 한정되는 것은 아니다.The first buffer 104 may be connected to the output side of the voltage controlled oscillator 102. The first buffer 104 may serve to primary amplify the output power of the voltage controlled oscillator 102. The first buffer 104 may include a pair of second transistors 121. The pair of second transistors 121 may include a 2-1 transistor 121-1 and a 2-2 transistor 121-2. For example, the 2-1 transistor 121-1 and the 2-2 transistor 121-2 may each be made of CMOS (Complementary Metal Oxide Semiconductor), but are not limited thereto.

예시적인 실시예에서, 제1 버퍼(104)는 제1 트랜스포머(151)에 의해 전압 제어 발진기(102)와 연결될 수 있다. 제1 트랜스포머(151)의 1차측 코일(151a)은 주파수 조정부(113)와 병렬로 연결될 수 있다. 제1 트랜스포머(151)의 1차측 코일(151a)의 일단은 제1 가변 커패시터(113a)에 연결되고, 제1 트랜스포머(151)의 1차측 코일(151a)의 타단은 제2 가변 커패시터(113c)에 연결될 수 있다. 제1 트랜스포머(151)의 1차측 코일(151a)의 중심에는 전원 전압(VDD)이 연결될 수 있다. In an exemplary embodiment, the first buffer 104 may be connected to the voltage controlled oscillator 102 by a first transformer 151. The primary coil 151a of the first transformer 151 may be connected in parallel with the frequency adjustment unit 113. One end of the primary coil 151a of the first transformer 151 is connected to the first variable capacitor 113a, and the other end of the primary coil 151a of the first transformer 151 is connected to the second variable capacitor 113c. can be connected to The power supply voltage (VDD) may be connected to the center of the primary coil (151a) of the first transformer (151).

제1 트랜스포머(151)의 2차측 코일(151b)은 한 쌍의 제2 트랜지스터(121)와 각각 연결될 수 있다. 구체적으로, 제1 트랜스포머(151)의 2차측 코일(151b)의 일단은 제2-1 트랜지스터(121-1)의 게이트에 연결될 수 있다. 제1 트랜스포머(151)의 2차측 코일(151b)의 타단은 제2-2 트랜지스터(121-2)의 게이트에 연결될 수 있다. 제2-1 트랜지스터(121-1)의 소스 및 제2-2 트랜지스터(121-2)의 소스는 각각 접지와 연결될 수 있다.The secondary coil 151b of the first transformer 151 may be connected to a pair of second transistors 121, respectively. Specifically, one end of the secondary coil 151b of the first transformer 151 may be connected to the gate of the 2-1 transistor 121-1. The other end of the secondary coil 151b of the first transformer 151 may be connected to the gate of the 2-2 transistor 121-2. The source of the 2-1 transistor 121-1 and the source of the 2-2 transistor 121-2 may each be connected to ground.

여기서, 제1 트랜스포머(151)의 2차측 코일(151b)에는 제1 바이어스 전압(Vb1)이 연결될 수 있다. 제1 바이어스 전압(Vb1)은 제1 트랜스포머(151)의 2차측 코일(151b)의 중심에 연결될 수 있다. 이때, 2차측 코일(151b)이 각각 제2-1 트랜지스터(121-1) 및 제2-2 트랜지스터(121-2)의 게이트에 연결되는 바, 제1 바이어스 전압(Vb1)은 게이트 바이어스 전압이 된다. Here, the first bias voltage (V b1 ) may be connected to the secondary coil (151b) of the first transformer (151). The first bias voltage (V b1 ) may be connected to the center of the secondary coil (151b) of the first transformer (151). At this time, the secondary coil 151b is connected to the gates of the 2-1 transistor 121-1 and the 2-2 transistor 121-2, respectively, and the first bias voltage V b1 is the gate bias voltage. This happens.

즉, 제1 바이어스 전압(Vb1)을 조정하여 한 쌍의 제2 트랜지스터(121)의 게이트 전압을 조정할 수 있게 된다. 이때, 제1 바이어스 전압(Vb1)을 변화시키면 제1 버퍼(104)의 입력 임피던스가 변하게 되므로, 전압 제어 발진기(102)의 발진 주파수를 변화시킬 수 있게 된다.That is, the gate voltage of the pair of second transistors 121 can be adjusted by adjusting the first bias voltage (V b1 ). At this time, when the first bias voltage (V b1 ) is changed, the input impedance of the first buffer 104 changes, so that the oscillation frequency of the voltage controlled oscillator 102 can be changed.

다시 말하면, 제1 바이어스 전압(Vb1)이 달라지게 되면 한 쌍의 제2 트랜지스터(121)의 커패시턴스 값이 달라지고, 그로 인해 제1 트랜스포머(151)에서 바라보는 입력 임피던스가 달라지게 되므로, 전압 제어 발진기(102)의 발진 주파수를 변화시킬 수 있게 된다.In other words, when the first bias voltage (V b1 ) changes, the capacitance value of the pair of second transistors 121 changes, and as a result, the input impedance viewed from the first transformer 151 changes, so the voltage It is possible to change the oscillation frequency of the control oscillator 102.

도 3은 본 발명의 일 실시예에 따른 전압 제어 발진 장치에서 제1 바이어스 전압(Vb1)의 변화에 따른 입력 어드미턴스 변화를 나타낸 그래프이다. 도 3에서는 제1 바이어스 전압(Vb1)을 0.0V에서 1.2V까지 변화시키면서 그에 따른 제1 버퍼(104)의 입력 어드미턴스 변화를 나타내었다. Figure 3 is a graph showing the change in input admittance according to the change in the first bias voltage (V b1 ) in the voltage-controlled oscillator according to an embodiment of the present invention. Figure 3 shows the change in input admittance of the first buffer 104 according to the change in the first bias voltage (V b1 ) from 0.0V to 1.2V.

제2 버퍼(106)는 제1 버퍼(104)의 출력 측에 연결될 수 있다. 제2 버퍼(106)는 전압 제어 발진기(102)의 출력을 2차 증폭시키는 역할을 할 수 있다. 즉, 전압 제어 발진 장치(100)는 제1 버퍼(104) 및 제2 버퍼(106)의 2단계의 푸시 풀 증폭기(push-pull amplifier)를 통해 전압 제어 발진기(102)의 출력을 높일 수 있게 된다. The second buffer 106 may be connected to the output side of the first buffer 104. The second buffer 106 may serve to secondary amplify the output of the voltage controlled oscillator 102. That is, the voltage-controlled oscillator 100 can increase the output of the voltage-controlled oscillator 102 through a two-stage push-pull amplifier of the first buffer 104 and the second buffer 106. do.

제2 버퍼(106)는 한 쌍의 제3 트랜지스터(131)를 포함할 수 있다. 한 쌍의 제3 트랜지스터(131)는 제3-1 트랜지스터(131-1) 및 제3-2 트랜지스터(131-2)를 포함할 수 있다. 예를 들어, 제3-1 트랜지스터(131-1) 및 제3-2 트랜지스터(131-2)는 각각 CMOS(Complementary Metal Oxide Semiconductor)로 이루어질 수 있으나, 이에 한정되는 것은 아니다.The second buffer 106 may include a pair of third transistors 131. The pair of third transistors 131 may include a 3-1 transistor 131-1 and a 3-2 transistor 131-2. For example, the 3-1 transistor 131-1 and the 3-2 transistor 131-2 may each be made of CMOS (Complementary Metal Oxide Semiconductor), but are not limited thereto.

예시적인 실시예에서, 제2 버퍼(106)는 제2 트랜스포머(153)에 의해 제1 버퍼(104)와 연결될 수 있다. 제2 트랜스포머(153)의 1차측 코일(153a)은 한 쌍의 제2 트랜지스터(121)와 각각 연결될 수 있다. 즉, 제2 트랜스포머(153)의 1차측 코일(153a)의 일단은 제2-1 트랜지스터(121-1)의 드레인에 연결되고, 상기 1차측 코일(153a)의 타단은 제2-2 트랜지스터(121-2)의 드레인에 연결될 수 있다. 제2 트랜스포머(153)의 1차측 코일(153a)의 중심에는 전원 전압(VDD)이 연결될 수 있다.In an exemplary embodiment, the second buffer 106 may be connected to the first buffer 104 by a second transformer 153. The primary coil 153a of the second transformer 153 may be connected to a pair of second transistors 121, respectively. That is, one end of the primary coil 153a of the second transformer 153 is connected to the drain of the 2-1 transistor 121-1, and the other end of the primary coil 153a is connected to the 2-2 transistor ( It can be connected to the drain of 121-2). The power supply voltage (VDD) may be connected to the center of the primary coil (153a) of the second transformer (153).

제2 트랜스포머(153)의 2차측 코일(153b)은 한 쌍의 제3 트랜지스터(131)와 각각 연결될 수 있다. 구체적으로, 제2 트랜스포머(153)의 2차측 코일(153b)의 일단은 제3-1 트랜지스터(131-1)의 게이트에 연결될 수 있다. 제2 트랜스포머(153)의 2차측 코일(153b)의 타단은 제3-2 트랜지스터(131-2)의 게이트에 연결될 수 있다. 제3-1 트랜지스터(131-1)의 소스 및 제3-2 트랜지스터(131-2)의 소스는 각각 접지와 연결될 수 있다.The secondary coil 153b of the second transformer 153 may be connected to a pair of third transistors 131, respectively. Specifically, one end of the secondary coil 153b of the second transformer 153 may be connected to the gate of the 3-1 transistor 131-1. The other end of the secondary coil 153b of the second transformer 153 may be connected to the gate of the 3-2 transistor 131-2. The source of the 3-1 transistor 131-1 and the source of the 3-2 transistor 131-2 may each be connected to ground.

여기서, 제2 트랜스포머(153)의 2차측 코일(153b)에는 제2 바이어스 전압(Vb2)이 연결될 수 있다. 제2 바이어스 전압(Vb2)은 제2 트랜스포머(153)의 2차측 코일(153b)의 중심에 연결될 수 있다. 이때, 상기 2차측 코일(153b)이 각각 제3-1 트랜지스터(131-1) 및 제3-2 트랜지스터(131-2)의 게이트에 연결되는 바, 제2 바이어스 전압(Vb2)을 조정하여 한 쌍의 제3 트랜지스터(131)의 게이트 전압을 조정할 수 있게 된다.Here, the second bias voltage (V b2 ) may be connected to the secondary coil 153b of the second transformer 153. The second bias voltage (V b2 ) may be connected to the center of the secondary coil (153b) of the second transformer (153). At this time, the secondary coil 153b is connected to the gates of the 3-1 transistor 131-1 and the 3-2 transistor 131-2, respectively, and the second bias voltage V b2 is adjusted. The gate voltage of the third pair of transistors 131 can be adjusted.

한편, 제2 버퍼(106)는 제1 커패시터(133) 및 제2 커패시터(135)를 더 포함할 수 있다. 제1 커패시터(133) 및 제2 커패시터(135)는 한 쌍의 제3 트랜지스터(131) 사이에서 교차 결합될 수 있다. 구체적으로, 제1 커패시터(133)의 일단은 제3-1 트랜지스터(131-1)의 게이트에 연결되고, 제1 커패시터(133)의 타단은 제3-2 트랜지스터(131-2)의 드레인에 연결될 수 있다. 또한, 제2 커패시터(135)의 일단은 제3-2 트랜지스터(131-2)의 게이트에 연결되고, 제2 커패시터(135)의 타단은 제3-1 트랜지스터(131-1)의 드레인에 연결될 수 있다. Meanwhile, the second buffer 106 may further include a first capacitor 133 and a second capacitor 135. The first capacitor 133 and the second capacitor 135 may be cross-coupled between a pair of third transistors 131. Specifically, one end of the first capacitor 133 is connected to the gate of the 3-1 transistor 131-1, and the other end of the first capacitor 133 is connected to the drain of the 3-2 transistor 131-2. can be connected In addition, one end of the second capacitor 135 is connected to the gate of the 3-2 transistor 131-2, and the other end of the second capacitor 135 is connected to the drain of the 3-1 transistor 131-1. You can.

개시되는 실시예에서, 한 쌍의 제3 트랜지스터(131) 사이에서 제1 커패시터(133) 및 제2 커패시터(135)를 교차 결합시킴으로써, 제3-1 트랜지스터(131-1) 및 제3-2 트랜지스터(131-2)의 각 게이트와 드레인 사이에 형성되는 기생 커패시터(Cgd)에 의한 불안정성을 해소할 수 있게 된다. In the disclosed embodiment, by cross-coupling the first capacitor 133 and the second capacitor 135 between a pair of third transistors 131, the 3-1 transistor 131-1 and the 3-2 Instability caused by the parasitic capacitor C gd formed between each gate and drain of the transistor 131-2 can be resolved.

즉, 제3-1 트랜지스터(131-1)에는 제3-1 트랜지스터(131-1)의 게이트와 드레인 사이에 제1 기생 커패시터(Cgd1)가 형성되고, 제3-2 트랜지스터(131-2)에는 제3-2 트랜지스터(131-2)의 게이트와 드레인 사이에 제2 기생 커패시터(Cgd2)가 각각 형성되게 된다. 이러한 기생 커패시터(Cgd1, Cgd2)들은 한 쌍의 제3 트랜지스터(131)를 불안정하게 하는 요인이 된다. That is, a first parasitic capacitor (C gd1 ) is formed between the gate and drain of the 3-1 transistor 131-1, and the 3-2 transistor 131-2 ), a second parasitic capacitor (C gd2 ) is formed between the gate and drain of the 3-2 transistor (131-2). These parasitic capacitors (C gd1 , C gd2 ) become a factor that makes the pair of third transistors 131 unstable.

이에 개시되는 실시예에서는, 한 쌍의 제3 트랜지스터(131) 사이에서 제1 커패시터(133) 및 제2 커패시터(135)를 교차 결합시켜 기생 커패시터(Cgd1, Cgd2)들을 각각 상쇄(또는 중성화(neutralization))시킴으로써, 한 쌍의 제3 트랜지스터(131)를 안정화 시킬 수 있게 된다. In the disclosed embodiment, the first capacitor 133 and the second capacitor 135 are cross-coupled between the pair of third transistors 131 to cancel (or neutralize) the parasitic capacitors C gd1 and C gd2 , respectively. (neutralization), it is possible to stabilize the pair of third transistors 131.

즉, 제1 커패시터(133)의 일단이 제3-1 트랜지스터(131-1)의 게이트에 연결되고, 제1 커패시터(133)의 타단이 제3-2 트랜지스터(131-2)의 드레인에 연결됨으로써, 제3-1 트랜지스터(131-1)의 게이트와 드레인 사이에 형성되는 제1 기생 커패시터(Cgd1)의 커패시턴스와 네거티브 커패시턴스(negative capacitance)를 형성하여 제1 기생 커패시터(Cgd1)를 상쇄시킬 수 있게 된다. That is, one end of the first capacitor 133 is connected to the gate of the 3-1 transistor 131-1, and the other end of the first capacitor 133 is connected to the drain of the 3-2 transistor 131-2. As a result, a negative capacitance is formed with the capacitance of the first parasitic capacitor (C gd1 ) formed between the gate and drain of the 3-1 transistor (131-1) to offset the first parasitic capacitor (C gd1 ). You can do it.

또한, 제2 커패시터(135)의 일단이 제3-2 트랜지스터(131-2)의 게이트에 연결되고, 제2 커패시터(135)의 타단이 제3-1 트랜지스터(131-1)의 드레인에 연결됨으로써, 제3-2 트랜지스터(131-2)의 게이트와 드레인 사이에 형성되는 제2 기생 커패시터(Cgd2)의 커패시턴스와 네거티브 커패시턴스(negative capacitance)를 형성하여 제2 기생 커패시터(Cgd2)를 상쇄시킬 수 있게 된다. Additionally, one end of the second capacitor 135 is connected to the gate of the 3-2 transistor 131-2, and the other end of the second capacitor 135 is connected to the drain of the 3-1 transistor 131-1. As a result, a negative capacitance is formed with the capacitance of the second parasitic capacitor (C gd2 ) formed between the gate and drain of the 3-2 transistor (131-2) to offset the second parasitic capacitor (C gd2 ). You can do it.

출력부(108)는 제2 버퍼(106)의 출력 측에 연결될 수 있다. 예시적인 실시예에서, 출력부(108)는 제3 트랜스포머(155)에 의해 제2 버퍼(106)와 연결될 수 있다. 제3 트랜스포머(155)의 1차측 코일(155a)은 한 쌍의 제3 트랜지스터(131)와 각각 연결될 수 있다. 즉, 제3 트랜스포머(155)의 1차측 코일(155a)의 일단은 제3-1 트랜지스터(131-1)의 드레인에 연결되고, 상기 1차측 코일(155a)의 타단은 제3-2 트랜지스터(131-2)의 드레인에 연결될 수 있다. 제3 트랜스포머(155)의 1차측 코일(155a)의 중심에는 전원 전압(VDD)이 연결될 수 있다. 제3 트랜스포머(155)의 2차측 코일(155b)은 출력부(108)의 제1 출력단(out+) 및 제2 출력단(out-)에 각각 연결될 수 있다. The output unit 108 may be connected to the output side of the second buffer 106. In an exemplary embodiment, the output unit 108 may be connected to the second buffer 106 by a third transformer 155. The primary coil 155a of the third transformer 155 may be connected to a pair of third transistors 131, respectively. That is, one end of the primary coil 155a of the third transformer 155 is connected to the drain of the 3-1 transistor 131-1, and the other end of the primary coil 155a is connected to the 3-2 transistor ( It can be connected to the drain of 131-2). The power supply voltage VDD may be connected to the center of the primary coil 155a of the third transformer 155. The secondary coil 155b of the third transformer 155 may be connected to the first output terminal (out+) and the second output terminal (out-) of the output unit 108, respectively.

출력부(108)는 제1 출력단(out+) 및 제2 출력단(out-) 사이에서 제3 트랜스포머(155)와 병렬로 연결되는 제3 커패시터(108a)를 더 포함할 수 있다. 제3 커패시터(108a)는 출력부(108)의 임피던스 매칭을 위한 커패시터일 수 있다. The output unit 108 may further include a third capacitor 108a connected in parallel with the third transformer 155 between the first output terminal (out+) and the second output terminal (out-). The third capacitor 108a may be a capacitor for impedance matching of the output unit 108.

개시되는 실시예에 의하면, 전압 제어 발진기(102) 및 한 쌍의 제2 트랜지스터(121)를 포함하는 제1 버퍼(104)를 제1 트랜스포머(151)를 통해 연결하되, 제1 트랜스포머(151)의 2차측 코일(151b)에 제1 바이어스 전압(Vb1)을 연결하고, 2차측 코일(151b)이 한 쌍의 제2 트랜지스터(121)의 게이트에 각각 연결되도록 함으로써, 제1 바이어스 전압(Vb1)을 조정하여 전압 제어 발진기(102)의 발진 주파수를 용이하게 변화시킬 수 있게 된다. According to the disclosed embodiment, the first buffer 104 including the voltage-controlled oscillator 102 and a pair of second transistors 121 is connected through a first transformer 151, and the first transformer 151 By connecting the first bias voltage (V b1 ) to the secondary coil (151b) and connecting the secondary coils (151b) to the gates of the pair of second transistors 121, the first bias voltage (V By adjusting b1 ), it is possible to easily change the oscillation frequency of the voltage-controlled oscillator 102.

여기서, 전압 제어 발진 장치(100)를 FMCW(Frequency Modulated Continuous Wave) 레이더에 사용하는 경우, 제1 바이어스 전압(Vb1)을 변화시켜 FMCW 레이더의 중심 주파수를 변경시킬 수 있으며, 그로 인해 FMWC 레이더에 대한 스푸핑(spoofing) 및 재밍(jamming) 공격과 같은 보안 위협을 피할 수 있게 된다.Here, when the voltage controlled oscillator 100 is used in a Frequency Modulated Continuous Wave (FMCW) radar, the center frequency of the FMCW radar can be changed by changing the first bias voltage (V b1 ), thereby changing the center frequency of the FMCW radar. Security threats such as spoofing and jamming attacks can be avoided.

도 4는 본 발명의 일 실시예에 따른 전압 제어 발진 장치에서 제어 전압(Vc) 및 제1 바이어스 전압(Vb1)의 변화에 따른 발진 주파수 변화를 나타낸 그래프이다. Figure 4 is a graph showing the change in oscillation frequency according to the change in the control voltage (V c ) and the first bias voltage (V b1 ) in the voltage controlled oscillator device according to an embodiment of the present invention.

도 4를 참조하면, 제어 전압(Vc)을 0.0V에서 1.2V까지 변화시키는 경우, 발진 주파수는 미세하게 조정되는 것을 볼 수 있다. 반면, 제1 바이어스 전압(Vb1)을 0.2V에서 1.4V까지 0.1V씩 변화시키는 경우, 발진 주파수는 85GHz에서 82GHz까지 약 3GHz의 범위로 변화되는 것을 볼 수 있다. Referring to FIG. 4, it can be seen that when the control voltage (V c ) is changed from 0.0V to 1.2V, the oscillation frequency is finely adjusted. On the other hand, when the first bias voltage (V b1 ) is changed by 0.1V from 0.2V to 1.4V, the oscillation frequency can be seen to change in the range of about 3GHz from 85GHz to 82GHz.

도 5는 본 발명의 일 실시예에 따른 전압 제어 발진 장치가 적용된 W 밴드 위상 고정 루프(Phase Locked Loop)를 개략적으로 나타낸 도면이다. 위상 고정 루프의 구조는 기 공지된 기술이므로 이에 대한 자세한 설명은 생략하기로 한다. Figure 5 is a diagram schematically showing a W band phase locked loop to which a voltage controlled oscillator according to an embodiment of the present invention is applied. Since the structure of the phase locked loop is a known technology, detailed description thereof will be omitted.

여기서, 위상 고정 루프(200)는 FMCW 레이더에 사용될 수 있다. 여기서, 전압 제어 발진 장치(100)의 제1 바이어스 전압(Vb1)은 위상 고정 루프(200)의 출력 주파수를 변경하는 Coarse Tuning Knob(VC(Coarse))으로 사용될 수 있다. Here, the phase locked loop 200 can be used in an FMCW radar. Here, the first bias voltage (V b1 ) of the voltage-controlled oscillator 100 may be used as a Coarse Tuning Knob (V C (Coarse) ) that changes the output frequency of the phase-locked loop 200.

도 4에서 살펴본 바와 같이, 제1 바이어스 전압(Vb1)을 변화시키면 발진 주파수는 85GHz에서 82GHz까지 약 3GHz의 범위로 변화하게 되는 바, 이를 통해 FMCW 레이더의 중심 주파수를 용이하게 변경할 수 있고, 그로 인해 FMWC 레이더에 대한 스푸핑(spoofing) 및 재밍(jamming) 공격과 같은 보안 위협을 피할 수 있게 된다.As seen in FIG. 4, when the first bias voltage (V b1 ) is changed, the oscillation frequency changes in the range of about 3 GHz from 85 GHz to 82 GHz. Through this, the center frequency of the FMCW radar can be easily changed, and thus This makes it possible to avoid security threats such as spoofing and jamming attacks on FMWC radar.

이상에서 본 발명의 대표적인 실시예들을 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Although representative embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications can be made to the above-described embodiments without departing from the scope of the present invention. . Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims described later but also by equivalents to the claims.

100 : 전압 제어 발진 장치
102 : 전압 제어 발진기
104 : 제1 버퍼
106 : 제2 버퍼
108 : 출력부
108a : 제3 커패시터
111 : 한 쌍의 제1 트랜지스터
111-1 : 제1-1 트랜지스터
111-2 : 제1-2 트랜지스터
113 : 주파수 조정부
113a : 제1 가변 커패시터
113b : 저항
113c : 제2 가변 커패시터
121 : 한 쌍의 제2 트랜지스터
121-1 : 제2-1 트랜지스터
121-2 : 제2-2 트랜지스터
131 : 한 쌍의 제3 트랜지스터
131-1 : 제3-1 트랜지스터
131-2 : 제3-2 트랜지스터
133 : 제1 커패시터
135 : 제2 커패시터
151 : 제1 트랜스포머
151a : 제1 트랜스포머의 1차측 코일
151b : 제1 트랜스포머의 2차측 코일
153 : 제2 트랜스포머
153a : 제2 트랜스포머의 1차측 코일
153b : 제2 트랜스포머의 2차측 코일
155 : 제3 트랜스포머
155a : 제3 트랜스포머의 1차측 코일
155b : 제3 트랜스포머의 2차측 코일
200 : 위상 고정 루프100: Voltage controlled oscillator
102: Voltage controlled oscillator
104: first buffer
106: second buffer
108: output unit
108a: third capacitor
111: A pair of first transistors
111-1: 1-1 transistor
111-2: 1-2 transistor
113: frequency adjustment unit
113a: first variable capacitor
113b: resistance
113c: second variable capacitor
121: A pair of second transistors
121-1: 2-1 transistor
121-2: 2-2 transistor
131: A pair of third transistors
131-1: 3-1 transistor
131-2: 3-2 transistor
133: first capacitor
135: second capacitor
151: first transformer
151a: Primary coil of the first transformer
151b: Secondary coil of the first transformer
153: second transformer
153a: Primary coil of the second transformer
153b: Secondary coil of the second transformer
155: Third transformer
155a: Primary coil of the third transformer
155b: Secondary coil of the third transformer
200: Phase locked loop

Claims (17)

FMCW(Frequency Modulated Continuous Wave) 레이더의 위상 고정 루프에 적용되는 전압 제어 발진 장치로서,
제1-1 트랜지스터 및 제1-2 트랜지스터를 포함하는 한 쌍의 제1 트랜지스터 및 상기 한 쌍의 제1 트랜지스터에 연결되고 공진 주파수를 튜닝하는 주파수 조정부를 포함하는 전압 제어 발진기; 및
상기 전압 제어 발진기의 출력 측에 연결되어 상기 전압 제어 발진기의 출력 전력을 증폭시키는 제1 버퍼를 포함하는, 전압 제어 발진 장치.
It is a voltage-controlled oscillator applied to the phase-locked loop of FMCW (Frequency Modulated Continuous Wave) radar,
A voltage-controlled oscillator including a pair of first transistors including a 1-1 transistor and a 1-2 transistor, and a frequency adjustment unit connected to the pair of first transistors and tuning a resonance frequency; and
A voltage controlled oscillator comprising a first buffer connected to the output side of the voltage controlled oscillator to amplify the output power of the voltage controlled oscillator.
 청구항 1에 있어서,
상기 제1-1 트랜지스터 및 상기 제1-2 트랜지스터의 소스는 각각 접지와 연결되고, 상기 제1-1 트랜지스터 및 상기 제1-2 트랜지스터의 드레인은 각각 전원 전압과 연결되며, 상기 제1-1 트랜지스터의 게이트는 상기 제1-2 트랜지스터의 드레인과 연결되며, 상기 제1-2 트랜지스터의 게이트는 상기 제1-1 트랜지스터의 드레인과 연결되어 교차 결합되는, 전압 제어 발진 장치.
In claim 1,
Sources of the 1-1 transistor and the 1-2 transistor are each connected to ground, drains of the 1-1 transistor and the 1-2 transistor are respectively connected to a power supply voltage, and the 1-1 The gate of the transistor is connected to the drain of the 1-2 transistor, and the gate of the 1-2 transistor is connected to the drain of the 1-1 transistor and cross-coupled.
 청구항 2에 있어서,
상기 주파수 조정부는,
상기 제1-1 트랜지스터의 드레인과 상기 제1-2 트랜지스터의 드레인 사이에서 병렬로 연결되고, 상호 직렬로 연결되는 제1 가변 커패시터 및 제2 가변 커패시터;
상기 제1 가변 커패시터와 상기 제2 가변 커패시터의 사이에 병렬로 연결되는 저항; 및
상기 저항에 연결되어 바이어스를 인가하는 제어 전압을 포함하는, 전압 제어 발진 장치.
In claim 2,
The frequency adjustment unit,
a first variable capacitor and a second variable capacitor connected in parallel between the drain of the 1-1 transistor and the drain of the 1-2 transistor and connected in series with each other;
a resistor connected in parallel between the first variable capacitor and the second variable capacitor; and
A voltage controlled oscillator comprising a control voltage coupled to the resistor to apply a bias.
 청구항 1에 있어서,
상기 전압 제어 발진 장치는,
1차측 코일이 상기 전압 제어 발진기의 출력 측에 연결되고, 2차측 코일이 상기 제1 버퍼에 연결되는 제1 트랜스포머를 더 포함하는, 전압 제어 발진 장치.
In claim 1,
The voltage controlled oscillator is,
A voltage controlled oscillator further comprising a first transformer, the primary coil of which is connected to the output side of the voltage controlled oscillator, and the secondary coil of which is connected to the first buffer.
 청구항 4에 있어서,
상기 제1 버퍼는,
상기 제1 트랜스포머의 2차측 코일의 일단에 연결되는 제2-1 트랜지스터 및 상기 제1 트랜스포머의 2차측 코일의 타단에 연결되는 제2-2 트랜지스터를 포함하는 한 쌍의 제2 트랜지스터를 포함하는, 전압 제어 발진 장치.
In claim 4,
The first buffer is,
Comprising a pair of second transistors including a 2-1 transistor connected to one end of the secondary coil of the first transformer and a 2-2 transistor connected to the other end of the secondary coil of the first transformer, Voltage controlled oscillator.
 청구항 5에 있어서,
상기 제1 트랜스포머의 2차측 코일의 일단은 상기 제2-1 트랜지스터의 게이트에 연결되고, 상기 제1 트랜스포머의 2차측 코일의 타단은 상기 제2-2 트랜지스터의 게이트에 연결되며, 상기 제2-1 트랜지스터 및 상기 제2-2 트랜지스터의 소스는 각각 접지와 연결되는, 전압 제어 발진 장치.
In claim 5,
One end of the secondary coil of the first transformer is connected to the gate of the 2-1 transistor, the other end of the secondary coil of the first transformer is connected to the gate of the 2-2 transistor, and the second- A voltage-controlled oscillator device, wherein the sources of transistor 1 and the 2-2 transistor are each connected to ground.
 청구항 6에 있어서,
상기 제1 버퍼는,
상기 제1 트랜스포머의 2차측 코일의 중심에 연결되는 제1 바이어스 전압을 더 포함하고,
상기 제1 바이어스 전압을 조정하여 상기 전압 제어 발진기의 발진 주파수를 변화시키는, 전압 제어 발진 장치.
In claim 6,
The first buffer is,
It further includes a first bias voltage connected to the center of the secondary coil of the first transformer,
A voltage controlled oscillator that changes the oscillation frequency of the voltage controlled oscillator by adjusting the first bias voltage.
 청구항 7에 있어서,
상기 전압 제어 발진 장치는,
상기 제1 버퍼의 출력 측에 연결되고 상기 전압 제어 발진기의 출력 전력을 2차 증폭시키는 제2 버퍼를 더 포함하는, 전압 제어 발진 장치.
In claim 7,
The voltage controlled oscillator is,
A voltage controlled oscillator further comprising a second buffer connected to the output side of the first buffer and secondaryly amplifying the output power of the voltage controlled oscillator.
 청구항 8에 있어서,
상기 전압 제어 발진 장치는,
1차측 코일이 상기 제1 버퍼의 출력 측에 연결되고, 2차측 코일이 상기 제2 버퍼에 연결되는 제2 트랜스포머를 더 포함하는, 전압 제어 발진 장치.
In claim 8,
The voltage controlled oscillator is,
A voltage controlled oscillator further comprising a second transformer, the primary coil of which is connected to the output side of the first buffer, and the secondary coil of which is connected to the second buffer.
 청구항 9에 있어서,
상기 제2 트랜스포머의 1차측 코일의 일단은 상기 제2-1 트랜지스터의 드레인에 연결되고, 상기 제2 트랜스포머의 1차측 코일의 타단은 상기 제2-2 트랜지스터의 드레인에 연결되는, 전압 제어 발진 장치.
In claim 9,
One end of the primary coil of the second transformer is connected to the drain of the 2-1 transistor, and the other end of the primary coil of the second transformer is connected to the drain of the 2-2 transistor. .
 청구항 10에 있어서,
상기 제2 버퍼는,
상기 제2 트랜스포머의 2차측 코일의 일단에 연결되는 제3-1 트랜지스터 및 상기 제2 트랜스포머의 2차측 코일의 타단에 연결되는 제3-2 트랜지스터를 포함하는 한 쌍의 제3 트랜지스터를 포함하는, 전압 제어 발진 장치.
In claim 10,
The second buffer is,
Comprising a pair of third transistors including a 3-1 transistor connected to one end of the secondary coil of the second transformer and a 3-2 transistor connected to the other end of the secondary coil of the second transformer, Voltage controlled oscillator.
 청구항 11에 있어서,
상기 제2 트랜스포머의 2차측 코일의 일단은 상기 제3-1 트랜지스터의 게이트에 연결되고, 상기 제2 트랜스포머의 2차측 코일의 타단은 상기 제3-2 트랜지스터의 게이트에 연결되며, 상기 제3-1 트랜지스터 및 상기 제3-2 트랜지스터의 소스는 각각 접지와 연결되는, 전압 제어 발진 장치.
In claim 11,
One end of the secondary coil of the second transformer is connected to the gate of the 3-1 transistor, the other end of the secondary coil of the second transformer is connected to the gate of the 3-2 transistor, and the third- A voltage controlled oscillator wherein the sources of transistor 1 and the 3-2 transistor are each connected to ground.
 청구항 12에 있어서,
상기 제2 버퍼는,
상기 한 쌍의 제3 트랜지스터 사이에서 교차 결합되는 제1 커패시터 및 제2 커패시터를 더 포함하는, 전압 제어 발진 장치.
In claim 12,
The second buffer is,
A voltage-controlled oscillator device further comprising a first capacitor and a second capacitor cross-coupled between the pair of third transistors.
 청구항 13에 있어서,
상기 제1 커패시터의 일단은 상기 제3-1 트랜지스터의 게이트에 연결되고, 상기 제1 커패시터의 타단은 상기 제3-2 트랜지스터의 드레인에 연결되며, 상기 제2 커패시터의 일단은 상기 제3-2 트랜지스터의 게이트에 연결되고, 상기 제2 커패시터의 타단은 상기 제3-1 트랜지스터의 드레인에 연결되는, 전압 제어 발진 장치.
In claim 13,
One end of the first capacitor is connected to the gate of the 3-1 transistor, the other end of the first capacitor is connected to the drain of the 3-2 transistor, and one end of the second capacitor is connected to the gate of the 3-2 transistor. A voltage controlled oscillator connected to the gate of a transistor, and the other end of the second capacitor is connected to the drain of the 3-1 transistor.
 청구항 12에 있어서,
상기 전압 제어 발진 장치는,
상기 제2 버퍼의 출력 측에 연결되는 제1 출력단 및 제2 출력단을 포함하는 출력부; 및
1차측 코일이 상기 제2 버퍼의 출력 측에 연결되고, 2차측 코일이 상기 제1 출력단 및 제2 출력단에 각각 연결되는 제3 트랜스포머를 더 포함하는, 전압 제어 발진 장치.
In claim 12,
The voltage controlled oscillator is,
an output unit including a first output terminal and a second output terminal connected to the output side of the second buffer; and
A voltage controlled oscillator further comprising a third transformer, the primary coil of which is connected to the output side of the second buffer, and the secondary coil of which is connected to the first output terminal and the second output terminal, respectively.
 청구항 15에 있어서,
상기 출력부는,
상기 제1 출력단과 상기 제2 출력단 사이에서 상기 제3 트랜스포머와 병렬로 연결되는 제3 커패시터를 더 포함하는, 전압 제어 발진 장치.
In claim 15,
The output unit,
A voltage controlled oscillator further comprising a third capacitor connected in parallel with the third transformer between the first output terminal and the second output terminal.
 청구항 1 내지 청구항 16 중 어느 하나의 항에 기재된 전압 제어 발진 장치를 구비한 위상 고정 루프.A phase-locked loop provided with the voltage-controlled oscillator according to any one of claims 1 to 16.
KR1020220102126A 2022-08-16 2022-08-16 Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same KR20240023872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220102126A KR20240023872A (en) 2022-08-16 2022-08-16 Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220102126A KR20240023872A (en) 2022-08-16 2022-08-16 Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same

Publications (1)

Publication Number Publication Date
KR20240023872A true KR20240023872A (en) 2024-02-23

Family

ID=90041802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220102126A KR20240023872A (en) 2022-08-16 2022-08-16 Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same

Country Status (1)

Country Link
KR (1) KR20240023872A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668224B1 (en) 2003-01-31 2007-01-11 가부시키가이샤 무라타 세이사쿠쇼 Voltage-controlled oscillator, composite module, and communication apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668224B1 (en) 2003-01-31 2007-01-11 가부시키가이샤 무라타 세이사쿠쇼 Voltage-controlled oscillator, composite module, and communication apparatus

Similar Documents

Publication Publication Date Title
Liu et al. A 0.5-14-GHz 10.6-dB CMOS cascode distributed amplifier
US20090302958A1 (en) Digitally controlled oscillator and phase locked loop circuit using the digitally controlled oscillator
US7253707B2 (en) Tunable active inductor
US9742352B2 (en) Voltage-controlled oscillator
US20110018646A1 (en) Lc voltage-controlled oscillator
WO2006047041A1 (en) Voltage controlled oscillator with varactor-less tuning
US8437723B2 (en) Amplifier circuit and communication device
US7286024B2 (en) Voltage-controlled oscillator with differential output
US7057469B2 (en) High speed differential voltage controlled oscillator
US20080315964A1 (en) Voltage controlled oscillator using tunable active inductor
US8217728B2 (en) LC voltage-controlled oscillator
US7724099B2 (en) High frequency oscillator circuit with feedback circuit of fet and short-stub transmission line
US7403075B2 (en) Ultra wide band signal generator
KR100843225B1 (en) Voltage controlled oscillator for controlling phase noise and method using the voltage controlled oscillator
Lee et al. A 31.8–40.8 GHz continuously wide-tuning VCO based on class-B oscillator using single varactor and inductor
US7391279B2 (en) Inverting amplifier and crystal oscillator having same
US9106179B2 (en) Voltage-controlled oscillators and related systems
KR20240023872A (en) Voltage controlled oscillator applied to fmcw radar and phase locked loop having the same
US9240754B2 (en) Frequency fine tuning
US10432141B2 (en) Multimode voltage controlled oscillator
TWI440299B (en) Voltage controlled oscillating device
US20120007686A1 (en) Multiband voltage controlled oscillator without switched capacitor
US20190020330A1 (en) Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit
KR102590829B1 (en) Circuit for pulse mode radar
Aqeeli et al. Low-power and wideband LC-VCO for Wimax in CMOS technology