KR20240022221A - Apparatus and method for correction of pahse error based on multiplying delay-locked loop - Google Patents

Apparatus and method for correction of pahse error based on multiplying delay-locked loop Download PDF

Info

Publication number
KR20240022221A
KR20240022221A KR1020220100635A KR20220100635A KR20240022221A KR 20240022221 A KR20240022221 A KR 20240022221A KR 1020220100635 A KR1020220100635 A KR 1020220100635A KR 20220100635 A KR20220100635 A KR 20220100635A KR 20240022221 A KR20240022221 A KR 20240022221A
Authority
KR
South Korea
Prior art keywords
frequency signal
voltage
phase
error correction
phase error
Prior art date
Application number
KR1020220100635A
Other languages
Korean (ko)
Inventor
백동현
김성훈
김광섭
문승진
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020220100635A priority Critical patent/KR20240022221A/en
Publication of KR20240022221A publication Critical patent/KR20240022221A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 명세서는 위상 오차 보정 장치 및 방법에 관한 것으로, 보다 상세하게는 서브 샘플링 기술을 이용한 다중 지연 고정 루프 기반의 위상 오차 보정 장치 및 방법에 관한 것이다. 본 명세서의 일 실시예에 따른 위상 오차 보정 장치는 제1 주파수 신호 및 상기 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함하는 제1 출력 주파수 신호의 전압 각각을 측정하는 샘플러(Sampler), 기준 주파수 신호를 이용하여 상기 샘플러에 미리 설정된 주기로 펄스를 인가하는 펄서(Pulser) 및 상기 기준 주파수 신호의 펄스를 기준으로 상기 제1 주파수 신호 및 상기 제2 주파수 신호 각각의 전압에 따라 위상을 제어하는 위상 제어 모듈을 포함한다.This specification relates to a phase error correction device and method, and more specifically, to a phase error correction device and method based on a multi-delay locked loop using subsampling technology. A phase error correction device according to an embodiment of the present specification is a sampler that measures the voltage of each of the first output frequency signals including a first frequency signal and a second frequency signal having a phase opposite to the first frequency signal. ), a pulser that applies pulses at a preset period to the sampler using a reference frequency signal, and a phase according to the voltage of each of the first frequency signal and the second frequency signal based on the pulse of the reference frequency signal. Includes a phase control module to control.

Description

다중 지연 고정 루프 기반의 위상 오차 보정 장치 및 방법{APPARATUS AND METHOD FOR CORRECTION OF PAHSE ERROR BASED ON MULTIPLYING DELAY-LOCKED LOOP}Phase error correction device and method based on multiple delay locked loop {APPARATUS AND METHOD FOR CORRECTION OF PAHSE ERROR BASED ON MULTIPLYING DELAY-LOCKED LOOP}

본 명세서는 위상 오차 보정 장치 및 방법에 관한 것으로, 보다 상세하게는 서브 샘플링 기술을 이용한 다중 지연 고정 루프 기반의 위상 오차 보정 장치 및 방법에 관한 것이다.This specification relates to a phase error correction device and method, and more specifically, to a phase error correction device and method based on a multi-delay locked loop using subsampling technology.

주파수 발진기(Clock Generator)는 주파수를 발생시키는 장치로써, 여러 종류가 있지만 일반적으로는 위상 고정 루프(PLL, Phase Locked Loop)를 사용한다. 위상 고정 루프는 기준 주파수를 디바이더의 값, N배 만큼을 체배하여 출력해주는 역할을 한다.A frequency oscillator (Clock Generator) is a device that generates frequency. There are several types, but a phase locked loop (PLL) is generally used. The phase-locked loop multiplies the reference frequency by N times the divider value and outputs it.

그러나, 위상 고정 루프는 루프 대역폭 제한으로 인해 출력 대역폭 노이즈가 발생하는 단점이 있다. 이러한 단점을 보완하고자 개발된 새로운 형태의 주파수 합성기가 다중 지연 고정 루프(MDLL, Multiplying Delay-Locked Loop)이다.However, the phase-locked loop has the disadvantage of generating output bandwidth noise due to loop bandwidth limitations. A new type of frequency synthesizer developed to compensate for these shortcomings is the Multiplying Delay-Locked Loop (MDLL).

도 1은 종래의 다중 지연 고정 루프를 나타낸 도면이고, 도 2는 종래의 다중 지연 고정 루프의 위상 오차를 설명하기 위한 도면이다.FIG. 1 is a diagram illustrating a conventional multi-delay locked loop, and FIG. 2 is a diagram illustrating the phase error of the conventional multi-delay locked loop.

도 1을 참조하면, 종래의 다중 지연 고정 루프는 PFD/CP, 루프 필터(LPF), 전압 제어 발진기(VCO), 디바이더(Divider) 및 셀렉트 로직(Select Logic)을 포함한다. 여기서, 전압 제어 발진기는 멀티플렉서 링 전압 제어 발진기(Multiplexer Ring VCO)일 수 있다.Referring to Figure 1, a conventional multiple delay locked loop includes a PFD/CP, a loop filter (LPF), a voltage controlled oscillator (VCO), a divider, and select logic. Here, the voltage controlled oscillator may be a multiplexer ring voltage controlled oscillator (Multiplexer Ring VCO).

셀렉트 로직은 멀티플렉서 링 전압 제어 발진기를 제어하기 위한 구성으로 기준 주파수 신호(FREF)의 매 주기마다 멀티플렉서 링 전압 제어 발진기에 기준 클럭 엣지가 인가됨으로써 멀티플렉서 링 전압 제어 발진기에 누적되는 위상 잡음을 제거하고 향상된 노이즈 제어 성능을 갖는다.The select logic is a configuration for controlling the multiplexer ring voltage control oscillator. A reference clock edge is applied to the multiplexer ring voltage control oscillator in every cycle of the reference frequency signal (FREF), thereby eliminating phase noise accumulated in the multiplexer ring voltage control oscillator and improving It has noise control performance.

그러나, 도 2에 도시된 바와 같이, 기준 주파수 엣지가 멀티플렉서 링 전압 제어 발진기에 정확한 타이밍에 인가되는 이상적인 다중 지연 고정 루프와 달리, 실제의 다중 지연 고정 루프에서는 기준 주파수 엣지가 멀티플렉서 링 전압 제어 발진기에 정확한 타이밍에 인가되지 못하여 위상 오차(Phase offset)가 발생한다.However, as shown in Figure 2, unlike an ideal multiple delay locked loop where the reference frequency edge is applied to the multiplexer ring voltage controlled oscillator at precise timing, in an actual multiple delay locked loop the reference frequency edge is applied to the multiplexer ring voltage controlled oscillator. Phase offset occurs because it is not applied at the correct timing.

이와 같은 위상 오차에 의해 기준 주파수 신호의 주기마다 멀티플렉서 링 전압 제어 발진기의 출력 주파수가 흔들려 출력 스펙트럼에서 기준 스퍼를 발생시키고, 다중 지연 고정 루프의 성능에 좋지 않은 영향을 미치게 되는 문제점이 있다.Due to this phase error, the output frequency of the multiplexer ring voltage control oscillator fluctuates every cycle of the reference frequency signal, generating reference spurs in the output spectrum, and adversely affecting the performance of the multi-delay locked loop.

따라서, 다중 지연 고정 루프에서 발생하는 위상 오차를 보정할 수 있는 장치의 필요성이 요구된다.Therefore, there is a need for a device that can correct phase errors occurring in a multi-delay locked loop.

본 명세서의 목적은 서로 반대의 위상을 갖는 제1 주파수 신호 및 제2 주파수 신호의 전압을 측정하여 위상 오차 발생 여부를 판단할 수 있는 위상 오차 보정 장치 및 방법을 제공하는 것이다.The purpose of the present specification is to provide a phase error correction device and method that can determine whether a phase error occurs by measuring the voltage of a first frequency signal and a second frequency signal having opposite phases.

또한, 본 명세서의 목적은 점하 펌프, 루프 필터를 이용하여 위상을 제어함으로써 위상 오차를 보정할 수 있는 위상 오차 보정 장치 및 방법을 제공하는 것이다.Additionally, the purpose of the present specification is to provide a phase error correction device and method that can correct the phase error by controlling the phase using a point pump and a loop filter.

본 명세서의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 명세서의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 명세서의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 명세서의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The purposes of the present specification are not limited to the purposes mentioned above, and other purposes and advantages of the present specification that are not mentioned can be understood through the following description and will be more clearly understood by the examples of the present specification. Additionally, it will be readily apparent that the objects and advantages of the present specification can be realized by the means and combinations thereof indicated in the patent claims.

본 명세서의 일 실시예에 따른 위상 오차 보정 장치는 제1 주파수 신호 및 상기 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함하는 제1 출력 주파수 신호의 전압 각각을 측정하는 샘플러(Sampler), 기준 주파수 신호를 이용하여 상기 샘플러에 미리 설정된 주기로 펄스를 인가하는 펄서(Pulser) 및 상기 기준 주파수 신호의 펄스를 기준으로 상기 제1 주파수 신호 및 상기 제2 주파수 신호 각각의 전압에 따라 위상을 제어하는 위상 제어 모듈을 포함한다.A phase error correction device according to an embodiment of the present specification is a sampler that measures the voltage of each of the first output frequency signals including a first frequency signal and a second frequency signal having a phase opposite to the first frequency signal. ), a pulser that applies pulses at a preset period to the sampler using a reference frequency signal, and a phase according to the voltage of each of the first frequency signal and the second frequency signal based on the pulse of the reference frequency signal. Includes a phase control module to control.

또한, 본 명세서의 일 실시예에서 상기 위상 제어 모듈은 펄스가 인가된 시점을 기준으로 상기 제1 주파수 신호의 전압 및 상기 제2 주파수 신호의 전압을 비교하여 전류를 증감시키는 서브 샘플링 전하 펌프(SSCP, Source-switched charge pump) 및 서브 샘플링 전하 펌프의 전류 변화에 대응하여 루프 전압을 가변하고, 위상 보정된 제2 출력 주파수 신호를 생성하도록 상기 루프 전압을 전압 제어 발진기에 인가하는 루프 필터(LF, Loop filter)를 포함한다.In addition, in one embodiment of the present specification, the phase control module is a sub-sampling charge pump (SSCP) that increases or decreases the current by comparing the voltage of the first frequency signal and the voltage of the second frequency signal based on the point in time when the pulse is applied. , Source-switched charge pump) and a loop filter (LF, which varies the loop voltage in response to changes in current of the subsampling charge pump and applies the loop voltage to a voltage-controlled oscillator to generate a phase-corrected second output frequency signal. Loop filter).

또한, 본 명세서의 일 실시예에서 서브 샘플링 전하 펌프는 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하면 전류를 증감시키지 않고, 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하지 않으면 전압차에 비례하여 전류를 증감시킨다.In addition, in one embodiment of the present specification, the subsampling charge pump does not increase or decrease the current when the voltage of the first frequency signal and the voltage of the second frequency signal are the same, and the subsampling charge pump does not increase or decrease the current, but increases or decreases the current between the voltage of the first frequency signal and the second frequency signal. If the voltages are not the same, the current increases or decreases in proportion to the voltage difference.

또한, 본 명세서의 일 실시예에서 제2 출력 주파수 신호는 상기 기준 주파수 신호와 위상이 일치되도록 보정된 주파수 신호이다.Additionally, in one embodiment of the present specification, the second output frequency signal is a frequency signal corrected to match the phase with the reference frequency signal.

또한, 본 명세서의 일 실시예에 따른 위상 오차 보정 장치는 출력 주파수 신호의 기울기를 변환시키는 파동 발생기를 더 포함한다.Additionally, the phase error correction device according to an embodiment of the present specification further includes a wave generator that converts the slope of the output frequency signal.

본 명세서의 일 실시예에 따른 위상 오차 보정 방법은 샘플러(Sampler)가 제1 주파수 신호 및 상기 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함하는 제1 출력 주파수 신호의 전압 각각을 측정하는 단계, 펄서(Pulser)가 기준 주파수 신호를 이용하여 상기 샘플러에 미리 설정된 주기로 펄스를 인가하는 단계 및 위상 제어 모듈이 상기 기준 주파수 신호의 펄스를 기준으로 상기 제1 주파수 신호 및 상기 제2 주파수 신호 각각의 전압에 따라 위상을 제어하는 단계를 포함한다.In the phase error correction method according to an embodiment of the present specification, a sampler adjusts the voltage of each of the first output frequency signals including a first frequency signal and a second frequency signal having an opposite phase to the first frequency signal. A measuring step, a pulser applying a pulse at a preset period to the sampler using a reference frequency signal, and a phase control module measuring the first frequency signal and the second frequency based on the pulse of the reference frequency signal. It includes controlling the phase according to the voltage of each signal.

또한, 본 명세서의 일 실시예에서 위상을 제어하는 단계는 서브 샘플링 전하 펌프(SSCP, Source-switched charge pump)가 상기 펄스가 인가된 시점을 기준으로 상기 제1 주파수 신호의 전압 및 상기 제2 주파수 신호의 전압을 비교하여 전류를 증감시키는 단계 및 루프 필터(LF, Loop filter)가 상기 서브 샘플링 전하 펌프의 전류 변화에 대응하여 루프 전압을 가변하고, 위상 보정된 제2 출력 주파수 신호를 생성하도록 상기 루프 전압을 전압 제어 발진기에 인가하는 단계를 포함한다.In addition, in one embodiment of the present specification, the step of controlling the phase is performed by using a sub-sampling charge pump (SSCP, source-switched charge pump) to determine the voltage and the second frequency of the first frequency signal based on the time when the pulse is applied. Comparing the voltage of the signal to increase or decrease the current, and a loop filter (LF) to vary the loop voltage in response to the change in current of the sub-sampling charge pump and generate a phase-corrected second output frequency signal. and applying a loop voltage to a voltage controlled oscillator.

또한, 본 명세서의 일 실시예에서 전류를 증감시키는 단계는 상기 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하면 전류를 증감시키지 않고, 상기 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하지 않으면 전압차에 비례하여 전류를 증감시키는 단계를 포함한다.In addition, in one embodiment of the present specification, the step of increasing or decreasing the current does not increase or decrease the current if the voltage of the first frequency signal and the voltage of the second frequency signal are the same, but the voltage of the first frequency signal and the voltage of the second frequency signal are not increased or decreased. If the voltage of the frequency signal is not the same, it includes increasing or decreasing the current in proportion to the voltage difference.

또한, 본 명세서의 일 실시예에서 제2 출력 주파수 신호는 상기 기준 주파수 신호와 위상이 일치되도록 보정된 주파수 신호이다.Additionally, in one embodiment of the present specification, the second output frequency signal is a frequency signal corrected to match the phase with the reference frequency signal.

또한, 본 명세서의 일 실시예에 따른 위상 오차 보정 방법은 전압 각각을 측정하는 단계 이전에, 파동 발생기가 상기 출력 주파수 신호의 기울기를 변환시키는 단계를 더 포함한다.In addition, the phase error correction method according to an embodiment of the present specification further includes a step of converting the slope of the output frequency signal by a wave generator before measuring each voltage.

본 명세서의 일 실시예에 따른 위상 오차 보정 장치 및 방법은 서로 반대의 위상을 갖는 제1 주파수 신호 및 제2 주파수 신호의 전압을 측정하여 위상 오차 발생 여부를 판단할 수 있다.The phase error correction apparatus and method according to an embodiment of the present specification can determine whether a phase error occurs by measuring the voltage of a first frequency signal and a second frequency signal that have opposite phases to each other.

또한, 본 명세서의 일 실시예에 따른 위상 오차 보정 장치 및 방법은 점하 펌프, 루프 필터를 이용하여 위상을 제어함으로써 위상 오차를 보정할 수 있다.Additionally, the phase error correction apparatus and method according to an embodiment of the present specification can correct the phase error by controlling the phase using a point pump and a loop filter.

도 1은 종래의 다중 지연 고정 루프를 나타낸 도면이다.
도 2는 종래의 다중 지연 고정 루프의 위상 오차를 설명하기 위한 도면이다.
도 3은 본 명세서의 일 실시예에 따른 위상 오차 보정 장치의 구성을 나타낸 도면이다.
도 4는 본 명세서의 일 실시예에 따른 위상 오차 보정 장치의 블록도이다.
도 5는 본 명세서의 일 실시예에 따른 다중 지연 고정 루프 및 위상 오차 보정 장치를 나타낸 도면이다.
도 6은 본 명세서의 일 실시예에 따른 위상 오차 보정 장치를 통한 위상 보정 효과를 나타낸 도면이다.
도 7은 본 명세서의 일 실시예에 따른 위상 오차 보정 장치를 통한 위상 보정 효과를 나타낸 도면이다.
도 8은 본 명세서의 일 실시예에 따른 위상 오차 보정 방법의 순서도이다.Figure 1 is a diagram showing a conventional multi-delay locked loop.
Figure 2 is a diagram for explaining the phase error of a conventional multi-delay locked loop.
Figure 3 is a diagram showing the configuration of a phase error correction device according to an embodiment of the present specification.
Figure 4 is a block diagram of a phase error correction device according to an embodiment of the present specification.
Figure 5 is a diagram showing a multi-delay locked loop and phase error correction device according to an embodiment of the present specification.
Figure 6 is a diagram showing the phase correction effect through a phase error correction device according to an embodiment of the present specification.
Figure 7 is a diagram showing the phase correction effect through a phase error correction device according to an embodiment of the present specification.
Figure 8 is a flowchart of a phase error correction method according to an embodiment of the present specification.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention. While describing each drawing, similar reference numerals are used for similar components.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first, second, A, and B may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, a first component may be named a second component, and similarly, the second component may also be named a first component without departing from the scope of the present invention. The term and/or includes any of a plurality of related stated items or a combination of a plurality of related stated items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is said to be "connected" or "connected" to another component, it is understood that it may be directly connected to or connected to the other component, but that other components may exist in between. It should be. On the other hand, when it is mentioned that a component is “directly connected” or “directly connected” to another component, it should be understood that there are no other components in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this application are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the technical field to which the present invention pertains. Terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and unless explicitly defined in the present application, should not be interpreted in an ideal or excessively formal sense. No.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

도 3은 본 명세서의 일 실시예에 따른 위상 오차 보정 장치의 구성을 나타낸 도면이고, 도 4는 본 명세서의 일 실시예에 따른 위상 오차 보정 장치의 블록도이고, 도 5는 본 명세서의 일 실시예에 따른 다중 지연 고정 루프 및 위상 오차 보정 장치를 나타낸 도면이다.FIG. 3 is a diagram showing the configuration of a phase error correction device according to an embodiment of the present specification, FIG. 4 is a block diagram of a phase error correction device according to an embodiment of the present specification, and FIG. 5 is an embodiment of the present specification. This is a diagram showing a multi-delay locked loop and phase error correction device according to an example.

도면을 참조하면, 본 명세서의 위상 오차 보정 장치(10)는 서브 샘플링 블록으로써 다중 지연 고정 루프와 결합되며, 샘플러(Sampler, 110), 펄서(Pulser, 120) 및 위상 제어 모듈(130)을 포함한다.Referring to the drawings, the phase error correction device 10 of the present specification is combined with a multi-delay locked loop as a sub-sampling block and includes a sampler 110, a pulser 120, and a phase control module 130. do.

다중 지연 고정 루프로부터 출력된 제1 출력 주파수 신호는 피드백되어 다중 지연 고정 루프로부터 발생된 위상 오차를 감소시키기 위해 위상 오차 보정 장치(10)의 입력으로 인가된다. The first output frequency signal output from the multiple delay locked loop is fed back and applied to the input of the phase error correction device 10 to reduce the phase error generated from the multiple delay locked loop.

제1 출력 주파수 신호는 제1 주파수 신호 및 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함할 수 있다. 여기서, 제1 주파수 신호는 포지티브 신호(FOUTP)이며, 제2 주파수 신호는 네거티브 신호(FOUTN)일 수 있고, 제1 주파수 신호 및 제2 주파수 신호가 동시에 위상 오차 보정 장치(10)로 인가된다.The first output frequency signal may include a first frequency signal and a second frequency signal having a phase opposite to the first frequency signal. Here, the first frequency signal may be a positive signal (F OUTP ), the second frequency signal may be a negative signal (F OUTN ), and the first frequency signal and the second frequency signal are simultaneously applied to the phase error correction device 10. do.

본 명세서의 일 실시예에서, 위상 오차 보정 장치(10)는 파동 발생기(Wave Generator, 100)를 더 포함할 수 있다. 제1 출력 주파수 신호는 연속적인 파형으로서 사각파일 수 있으며, 사각파가 입력으로 인가되는 경우 후술할 샘플링 과정에서 높은 기울기에 의해 샘플링 정확도가 떨어지게 된다. 따라서, 파동 발생기(100)는 제1 출력 주파수 신호의 기울기를 완만하게 변환한다. In one embodiment of the present specification, the phase error correction device 10 may further include a wave generator (Wave Generator, 100). The first output frequency signal is a continuous waveform and may be a square wave. When a square wave is applied as an input, sampling accuracy is reduced due to a high slope in a sampling process to be described later. Accordingly, the wave generator 100 gently converts the slope of the first output frequency signal.

예컨대, 제1 출력 주파수 신호가 사각파인 경우 기울기를 완만하게 변환하여 사인파 형태의 신호로 변환할 수 있다. 이와 같이, 파동 발생기(100)가 주파수 신호에 완만한 기울기를 적용함으로써 주파수 신호의 전위를 정확히 파악할 수 있고, 샘플링 정확도를 향상시킬 수 있다.For example, if the first output frequency signal is a square wave, the slope can be gently converted to a sine wave signal. In this way, the wave generator 100 can accurately determine the potential of the frequency signal and improve sampling accuracy by applying a gentle slope to the frequency signal.

샘플러(110)는 인가된 제1 출력 주파수 신호의 전압을 측정한다. 즉, 샘플러(110)는 제1 출력 주파수 신호에 포함된 제1 주파수 신호의 전압 및 제2 주파수 신호의 전압 비교를 위해 제1 주파수 신호의 전압 및 제2 주파수 신호의 전압을 각각를 측정한다.The sampler 110 measures the voltage of the applied first output frequency signal. That is, the sampler 110 measures the voltage of the first frequency signal and the voltage of the second frequency signal, respectively, to compare the voltage of the first frequency signal and the voltage of the second frequency signal included in the first output frequency signal.

펄서(120)는 다중 지연 고정 루프에 인가되는 입력 주파수인 기준 주파수 신호를 이용하여 샘플러(110)에 미리 설정된 주기로 펄스를 인가한다. 다시 말해, 펄서(120)는 기준 주파수 신호가 라이징하는 타이밍의 엣지(edge)에서 작은 폭의 펄스를 생성하여 샘플러(110)에 인가한다.The pulser 120 applies pulses at a preset period to the sampler 110 using a reference frequency signal, which is the input frequency applied to the multi-delay locked loop. In other words, the pulser 120 generates a pulse of small width at the edge of the timing at which the reference frequency signal rises and applies it to the sampler 110.

이와 같이 인가된 펄스는 기준 주파수 신호의 주기에 따라 샘플러(110)에 주기적으로 인가되며, 샘플러(110)는 펄스가 인가된 타이밍에 제1 주파수 신호 및 제2 주파수 신호의 전압을 각각 측정하여 비교한다.The pulse applied in this way is periodically applied to the sampler 110 according to the period of the reference frequency signal, and the sampler 110 measures and compares the voltages of the first frequency signal and the second frequency signal at the timing when the pulse is applied. do.

위상 제어 모듈(130)은 기준 주파수 신호의 펄스를 기준으로 제1 주파수 신호 및 제2 주파수 신호 각각의 전압에 따라 위상을 제어함으로써 위상 오차를 보정한다.The phase control module 130 corrects the phase error by controlling the phase according to the voltage of each of the first frequency signal and the second frequency signal based on the pulse of the reference frequency signal.

구체적으로 위상 제어 모듈(130)은 서브 샘플링 전하 펌프(SSCP: Source-switched charge pump, 132), 루프 필터(LF: Loop filter, 134)를 포함하고, 위상 오차 보정 장치(10)는 서브 샘플링 전하 펌프(132), 루프 필터(134) 및 다중 지연 고정 루프의 전압 제어 발진기(VCO: Voltage Controlled Oscillator, 200)를 순차적으로 이용하여 제2 출력 주파수 신호를 생성함으로써 위상 오차를 보정한다. Specifically, the phase control module 130 includes a sub-sampling charge pump (SSCP: Source-switched charge pump, 132) and a loop filter (LF: Loop filter, 134), and the phase error correction device 10 includes a sub-sampling charge pump (132). The phase error is corrected by sequentially generating a second output frequency signal using the pump 132, the loop filter 134, and the voltage controlled oscillator (VCO: Voltage Controlled Oscillator, 200) of the multi-delay locked loop.

서브 샘플링 전하 펌프(132)는 펄스가 인가된 시점을 기준으로 제1 주파수 신호의 전압 및 제2 주파수 신호의 전압을 비교하여 전류를 증감시킨다. The sub-sampling charge pump 132 increases or decreases the current by comparing the voltage of the first frequency signal and the voltage of the second frequency signal based on the time when the pulse is applied.

구체적으로, 서브 샘플링 전하 펌프(132)는 펄스가 인가된 시점에서 제1 주파수 신호의 전압과 제2 주파수 신호의 전압이 동일하면 기준 주파수의 위상과 제1 출력 주파수의 위상이 일치하는 것으로 판단하여 전류를 증감시키지 않고, 제1 주파수 신호의 전압과 제2 주파수 신호의 전압이 동일하지 않으면 위상 오차가 발생한 것으로 판단하여 전류를 증감시킨다. 이때, 전류의 증감 정도는 제1 주파수 신호의 전압과 제2 주파수 신호의 전압의 전압차에 비례하여 변동될 수 있다.Specifically, the sub-sampling charge pump 132 determines that the phase of the reference frequency and the phase of the first output frequency match if the voltage of the first frequency signal and the voltage of the second frequency signal are the same at the time the pulse is applied. Instead of increasing or decreasing the current, if the voltage of the first frequency signal and the voltage of the second frequency signal are not the same, it is determined that a phase error has occurred and the current is increased or decreased. At this time, the degree of increase or decrease in current may vary in proportion to the voltage difference between the voltage of the first frequency signal and the voltage of the second frequency signal.

루프 필터(134)는 서브 샘플링 전하 펌프의 전류 변화에 대응하여 루프 필터의 출력 전압인 루프 전압을 가변하고, 다중 지연 고정 루프에 포함된 전압 제어 발진기(200)로 루프 전압을 인가한다.The loop filter 134 varies the loop voltage, which is the output voltage of the loop filter, in response to changes in current of the sub-sampling charge pump, and applies the loop voltage to the voltage control oscillator 200 included in the multi-delay locked loop.

구체적으로, 루프 전압은 전압 제어 발진기(200)의 지연셀을 통해 버랙터 커패시터(미도시)에 인가되며, 전압 제어 발진기(200)는 위상 보정된 제2 출력 주파수 신호를 생성한다. 여기서, 제2 출력 주파수 신호는 상술한 샘플러, 펄서 및 위상 제어 모듈의 반복 동작을 통해 기준 주파수 신호와 위상이 일치되도록 보정된 주파수 신호일 수 있다. 제2 출력 주파수 신호는 Differential 출력 신호인 제3 주파수 신호 및 제4 주파수 신호를 포함하며, 위상 보정 장치는 제3 주파수 신호 및 제4 주파수 신호의 전압레벨이 서로 동일해질 때까지 위상 보정 과정을 반복한다.Specifically, the loop voltage is applied to a varactor capacitor (not shown) through a delay cell of the voltage-controlled oscillator 200, and the voltage-controlled oscillator 200 generates a phase-corrected second output frequency signal. Here, the second output frequency signal may be a frequency signal corrected to match the phase of the reference frequency signal through repeated operations of the sampler, pulser, and phase control module described above. The second output frequency signal includes a third frequency signal and a fourth frequency signal, which are differential output signals, and the phase correction device repeats the phase correction process until the voltage levels of the third frequency signal and the fourth frequency signal become the same. do.

이와 같이, 본 명세서의 위상 오차 보정 장치는 위상 보정을 통해 기준 주파수 신호의 주기마다 발생하는 위상 오차를 줄이고, 스퍼 특성을 개선하여 출력 주파수 신호의 기준 스퍼(Reference spur)를 줄일 수 있다.In this way, the phase error correction device of the present specification can reduce the phase error that occurs in each cycle of the reference frequency signal through phase correction and reduce the reference spur of the output frequency signal by improving spur characteristics.

도 6은 본 명세서의 일 실시예에 따른 위상 오차 보정 장치를 통한 위상 보정 효과를 나타낸 도면이다. 구체적으로, 도 6(a)는 종래의 다중 지연 고정 루프의 위상 오차를 나타낸 그래프이고, 도 6(b)는 본 명세서의 위상 오차 보정 장치를 부가하였을 때의 다중 지연 고정 루프의 위상 오차를 나타낸 그래프이다.Figure 6 is a diagram showing the phase correction effect through a phase error correction device according to an embodiment of the present specification. Specifically, Figure 6(a) is a graph showing the phase error of a conventional multi-delay locked loop, and Figure 6(b) is a graph showing the phase error of the multi-delay locked loop when the phase error correction device of the present specification is added. It's a graph.

도면을 참조하면, 1V의 전원 전압에서 동작하고 기준 주파수 50 MHz, 출력 주파수 1.6 GHz인 다중 지연 고정 루프를 사용하는 경우, 종래의 다중 지연 고정 루프의 평균 위상 오차(Phase error Avg)가 8.8ps임에 반해, 본 명세서의 위상 오차 보정 장치가 부가된 다중 지연 고정 루프의 평균 위상 오차는 2.1ps로 오차가 대폭 감소하였음을 확인할 수 있다.Referring to the figure, when operating at a supply voltage of 1V and using a multi-delay locked loop with a reference frequency of 50 MHz and an output frequency of 1.6 GHz, the average phase error (Phase error Avg) of the conventional multi-delay locked loop is 8.8 ps. In contrast, it can be seen that the average phase error of the multi-delay locked loop to which the phase error correction device of the present specification is added is 2.1 ps, which is a significant reduction in error.

도 7은 본 명세서의 일 실시예에 따른 위상 오차 보정 장치를 통한 위상 보정 효과를 나타낸 도면이다. 구체적으로, 도 7(a)는 종래의 다중 지연 고정 루프의 기준 스퍼 특성을 나타낸 그래프이고, 도 6(b)는 본 명세서의 위상 오차 보정 장치를 부가하였을 때의 다중 지연 고정 루프의 기준 스퍼 특성을 나타낸 그래프이다.Figure 7 is a diagram showing the phase correction effect through a phase error correction device according to an embodiment of the present specification. Specifically, Figure 7(a) is a graph showing the reference spur characteristics of a conventional multi-delay locked loop, and Figure 6(b) is a graph showing the reference spur characteristics of a multi-delay locked loop when the phase error correction device of the present specification is added. This is a graph showing .

도면을 참조하면, 종래의 다중 지연 고정 루프의 기준 스퍼 특성이 33.8dB임에 반해, 본 명세서의 위상 오차 보정 장치가 부가된 다중 지연 고정 루프의 기준 스퍼 특성은 52.3dB로 종래의 다중 지연 고정 루프의 기준 스퍼 특성 대비 약 18.5dB 감소하였다.Referring to the drawing, while the standard spur characteristic of the conventional multi-delay locked loop is 33.8 dB, the reference spur characteristic of the multi-delay locked loop to which the phase error correction device of the present specification is added is 52.3 dB, which is compared to the conventional multi-delay locked loop. It decreased by about 18.5dB compared to the standard spur characteristics.

도 8은 본 명세서의 일 실시예에 따른 위상 오차 보정 방법의 순서도이다.Figure 8 is a flowchart of a phase error correction method according to an embodiment of the present specification.

도면을 참조하면, 샘플러(Sampler)가 제1 주파수 신호 및 상기 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함하는 제1 출력 주파수 신호의 전압 각각을 측정한다(S110). 이때, 샘플러가 전압 각각을 측정하기 이전에, 파동 발생기가 출력 주파수 신호를 완만한 기울기로 변환할 수 있다.Referring to the drawing, a sampler measures the voltage of each of the first output frequency signals including a first frequency signal and a second frequency signal having a phase opposite to the first frequency signal (S110). At this time, before the sampler measures each voltage, the wave generator can convert the output frequency signal into a gentle slope.

이후, 펄서(Pulser)가 기준 주파수 신호를 이용하여 샘플러에 미리 설정된 주기로 펄스를 인가하면(S120), 위상 제어 모듈이 기준 주파수 신호의 펄스를 기준으로 제1 주파수 신호 및 제2 주파수 신호 각각의 전압에 따라 위상 오차를 보정하도록 위상을 제어한다(S130).Thereafter, when the pulser applies a pulse at a preset period to the sampler using the reference frequency signal (S120), the phase control module adjusts the voltage of each of the first frequency signal and the second frequency signal based on the pulse of the reference frequency signal. The phase is controlled to correct the phase error according to (S130).

구체적으로, 서브 샘플링 전하 펌프(SSCP, Source-switched charge pump)가 펄스가 인가된 시점을 기준으로 제1 주파수 신호의 전압 및 제2 주파수 신호의 전압을 비교하여 전류를 증감시키고, 루프 필터(LF, Loop filter)가 서브 샘플링 전하 펌프의 전류 변화에 따라 루프 전압을 가변하면, 다중 지연 고정 루프의 전압 제어 발진기(VCO, Voltage Controlled Oscillator)가 루프 전압에 기초하여 제2 출력 주파수 신호를 생성함으로써 위상 오차를 보정할 수 있다.Specifically, a sub-sampling charge pump (SSCP, source-switched charge pump) increases and decreases the current by comparing the voltage of the first frequency signal and the voltage of the second frequency signal based on the time when the pulse is applied, and a loop filter (LF) When the loop filter) varies the loop voltage according to the current change of the subsampling charge pump, the voltage controlled oscillator (VCO, Voltage Controlled Oscillator) of the multi-delay fixed loop generates a second output frequency signal based on the loop voltage, thereby maintaining the phase Errors can be corrected.

이와 같이 본 명세서의 일 실시예에 따른 위상 오차 보정 장치 및 방법은 서로 반대의 위상을 갖는 제1 주파수 신호 및 제2 주파수 신호의 전압을 측정하여 위상 오차 발생 여부를 판단할 수 있다.As such, the phase error correction apparatus and method according to an embodiment of the present specification can determine whether a phase error occurs by measuring the voltages of the first frequency signal and the second frequency signal having opposite phases to each other.

본 명세서의 일 실시예에 따른 위상 오차 보정 장치 및 방법은 점하 펌프, 루프 필터를 이용하여 위상을 제어함으로써 위상 오차를 보정할 수 있다.The phase error correction apparatus and method according to an embodiment of the present specification can correct the phase error by controlling the phase using a drop pump and a loop filter.

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the illustrative drawings, but the present invention is not limited to the embodiments and drawings disclosed herein, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that transformation can occur. In addition, although the operational effects according to the configuration of the present invention were not explicitly described and explained while explaining the embodiments of the present invention above, it is natural that the predictable effects due to the configuration should also be recognized.

Claims (10)

제1 주파수 신호 및 상기 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함하는 제1 출력 주파수 신호의 전압 각각을 측정하는 샘플러(Sampler);
기준 주파수 신호를 이용하여 상기 샘플러에 미리 설정된 주기로 펄스를 인가하는 펄서(Pulser); 및
상기 기준 주파수 신호의 펄스를 기준으로 상기 제1 주파수 신호 및 상기 제2 주파수 신호 각각의 전압에 따라 위상을 제어하는 위상 제어 모듈을 포함하는
위상 오차 보정 장치
A sampler that measures the voltage of each of the first output frequency signals including a first frequency signal and a second frequency signal having a phase opposite to the first frequency signal;
A pulser that applies pulses at a preset cycle to the sampler using a reference frequency signal; and
Comprising a phase control module that controls the phase according to the voltage of each of the first frequency signal and the second frequency signal based on the pulse of the reference frequency signal.
Phase error correction device
 제1항에 있어서,
상기 위상 제어 모듈은
상기 펄스가 인가된 시점을 기준으로 상기 제1 주파수 신호의 전압 및 상기 제2 주파수 신호의 전압을 비교하여 전류를 증감시키는 서브 샘플링 전하 펌프(SSCP, Source-switched charge pump); 및
상기 서브 샘플링 전하 펌프의 전류 변화에 대응하여 루프 전압을 가변하고, 위상 보정된 제2 출력 주파수 신호를 생성하도록 상기 루프 전압을 전압 제어 발진기에 인가하는 루프 필터(LF, Loop filter)를 포함하는
위상 오차 보정 장치
According to paragraph 1,
The phase control module is
A sub-sampling charge pump (SSCP, source-switched charge pump) that increases or decreases the current by comparing the voltage of the first frequency signal and the voltage of the second frequency signal based on the time when the pulse is applied; and
A loop filter (LF) that varies the loop voltage in response to changes in current of the sub-sampling charge pump and applies the loop voltage to a voltage-controlled oscillator to generate a phase-corrected second output frequency signal.
Phase error correction device
 제2항에 있어서,
상기 서브 샘플링 전하 펌프는
상기 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하면 전류를 증감시키지 않고,
상기 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하지 않으면 전압차에 비례하여 전류를 증감시키는
위상 오차 보정 장치
According to paragraph 2,
The subsampling charge pump is
If the voltage of the first frequency signal and the voltage of the second frequency signal are the same, the current is not increased or decreased,
If the voltage of the first frequency signal and the voltage of the second frequency signal are not the same, increase or decrease the current in proportion to the voltage difference.
Phase error correction device
 제2항에 있어서,
상기 제2 출력 주파수 신호는
상기 기준 주파수 신호와 위상이 일치되도록 보정된 주파수 신호인
위상 오차 보정 장치
According to paragraph 2,
The second output frequency signal is
A frequency signal corrected to match the phase with the reference frequency signal.
Phase error correction device
 제1항에 있어서,
상기 출력 주파수 신호의 기울기를 변환시키는 파동 발생기를 더 포함하는
위상 오차 보정 장치
According to paragraph 1,
Further comprising a wave generator that converts the slope of the output frequency signal
Phase error correction device
 샘플러(Sampler)가 제1 주파수 신호 및 상기 제1 주파수 신호와 반대의 위상을 갖는 제2 주파수 신호를 포함하는 제1 출력 주파수 신호의 전압 각각을 측정하는 단계;
펄서(Pulser)가 기준 주파수 신호를 이용하여 상기 샘플러에 미리 설정된 주기로 펄스를 인가하는 단계; 및
위상 제어 모듈이 상기 기준 주파수 신호의 펄스를 기준으로 상기 제1 주파수 신호 및 상기 제2 주파수 신호 각각의 전압에 따라 위상을 제어하는 단계를 포함하는
위상 오차 보정 방법
A sampler measuring each voltage of a first output frequency signal including a first frequency signal and a second frequency signal having an opposite phase to the first frequency signal;
A pulser applying pulses at a preset period to the sampler using a reference frequency signal; and
A phase control module comprising controlling the phase according to the voltage of each of the first frequency signal and the second frequency signal based on the pulse of the reference frequency signal.
Phase error correction method
 제6항에 있어서,
상기 위상을 제어하는 단계는
서브 샘플링 전하 펌프(SSCP, Source-switched charge pump)가 상기 펄스가 인가된 시점을 기준으로 상기 제1 주파수 신호의 전압 및 상기 제2 주파수 신호의 전압을 비교하여 전류를 증감시키는 단계; 및
루프 필터(LF, Loop filter)가 상기 서브 샘플링 전하 펌프의 전류 변화에 대응하여 루프 전압을 가변하고, 위상 보정된 제2 출력 주파수 신호를 생성하도록 상기 루프 전압을 전압 제어 발진기에 인가하는 단계를 포함하는
위상 오차 보정 방법
According to clause 6,
The step of controlling the phase is
A sub-sampling charge pump (SSCP, source-switched charge pump) increases or decreases the current by comparing the voltage of the first frequency signal and the voltage of the second frequency signal based on the time when the pulse is applied; and
A loop filter (LF) varies the loop voltage in response to a change in current of the sub-sampling charge pump, and applying the loop voltage to a voltage-controlled oscillator to generate a phase-corrected second output frequency signal. doing
Phase error correction method
 제7항에 있어서,
상기 전류를 증감시키는 단계는
상기 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하면 전류를 증감시키지 않고,
상기 제1 주파수 신호의 전압과 상기 제2 주파수 신호의 전압이 동일하지 않으면 전압차에 비례하여 전류를 증감시키는 단계를 포함하는
위상 오차 보정 방법
In clause 7,
The step of increasing or decreasing the current is
If the voltage of the first frequency signal and the voltage of the second frequency signal are the same, the current is not increased or decreased,
If the voltage of the first frequency signal and the voltage of the second frequency signal are not the same, increasing or decreasing the current in proportion to the voltage difference.
Phase error correction method
 제7항에 있어서,
상기 제2 출력 주파수 신호는
상기 기준 주파수 신호와 위상이 일치되도록 보정된 주파수 신호인
위상 오차 보정 방법
In clause 7,
The second output frequency signal is
A frequency signal corrected to match the phase with the reference frequency signal.
Phase error correction method
 제1항에 있어서,
상기 전압 각각을 측정하는 단계 이전에,
파동 발생기가 상기 출력 주파수 신호의 기울기를 변환시키는 단계를 더 포함하는
위상 오차 보정 방법

According to paragraph 1,
Before measuring each of the voltages,
Further comprising the step of the wave generator converting the slope of the output frequency signal.
Phase error correction method
KR1020220100635A 2022-08-11 2022-08-11 Apparatus and method for correction of pahse error based on multiplying delay-locked loop KR20240022221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220100635A KR20240022221A (en) 2022-08-11 2022-08-11 Apparatus and method for correction of pahse error based on multiplying delay-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220100635A KR20240022221A (en) 2022-08-11 2022-08-11 Apparatus and method for correction of pahse error based on multiplying delay-locked loop

Publications (1)

Publication Number Publication Date
KR20240022221A true KR20240022221A (en) 2024-02-20

Family

ID=90057156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220100635A KR20240022221A (en) 2022-08-11 2022-08-11 Apparatus and method for correction of pahse error based on multiplying delay-locked loop

Country Status (1)

Country Link
KR (1) KR20240022221A (en)

Similar Documents

Publication Publication Date Title
US8988121B2 (en) Method and apparatus for generating a reference signal for a fractional-N frequency synthesizer
US8085101B2 (en) Spread spectrum clock generation device
US7592847B2 (en) Phase frequency detector and phase-locked loop
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US7276944B2 (en) Clock generation circuit and clock generation method
US8358729B2 (en) Baseband phase-locked loop
US11664810B2 (en) Control signal pulse width extraction-based phase-locked acceleration circuit and phase-locked loop system
US7443254B2 (en) Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency
US8786329B1 (en) Method for doubling the frequency of a reference clock
US6915081B2 (en) PLL circuit and optical communication reception apparatus
JPS61144125A (en) Phase lock loop circuit apparatus
US7279992B2 (en) Circuit for detecting phase errors and generating control signals and PLL using the same
US20040212410A1 (en) Reduced-size integrated phase-locked loop
US7920000B2 (en) PLL circuit and method of controlling the same
US10778236B2 (en) PLL with wide frequency coverage
CN103718463A (en) High-linearity phase frequency detector
JP4593669B2 (en) Variation correction method, PLL circuit, and semiconductor integrated circuit
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US20230344434A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
US7400182B2 (en) Clock generator with one pole and method for generating a clock
US6545546B2 (en) PLL circuit and optical communication reception apparatus
KR20240022221A (en) Apparatus and method for correction of pahse error based on multiplying delay-locked loop
JP2013016995A (en) Pll circuit
CN112953527B (en) Quick locking phase-locked loop structure and electronic equipment