KR20240018583A - Time-domain optical metrology and inspection of semiconductor devices - Google Patents
Time-domain optical metrology and inspection of semiconductor devices Download PDFInfo
- Publication number
- KR20240018583A KR20240018583A KR1020247000257A KR20247000257A KR20240018583A KR 20240018583 A KR20240018583 A KR 20240018583A KR 1020247000257 A KR1020247000257 A KR 1020247000257A KR 20247000257 A KR20247000257 A KR 20247000257A KR 20240018583 A KR20240018583 A KR 20240018583A
- Authority
- KR
- South Korea
- Prior art keywords
- time
- pattern structure
- domain
- domain representation
- wavelength
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 230000003287 optical effect Effects 0.000 title description 33
- 238000007689 inspection Methods 0.000 title description 6
- 238000005259 measurement Methods 0.000 claims abstract description 142
- 238000000034 method Methods 0.000 claims abstract description 112
- 238000010801 machine learning Methods 0.000 claims description 20
- 230000006870 function Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 230000035515 penetration Effects 0.000 claims description 6
- 230000003595 spectral effect Effects 0.000 description 105
- 239000010410 layer Substances 0.000 description 77
- 238000012545 processing Methods 0.000 description 45
- 230000035945 sensitivity Effects 0.000 description 33
- 238000001228 spectrum Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 21
- 238000013213 extrapolation Methods 0.000 description 20
- 238000004088 simulation Methods 0.000 description 18
- 238000003860 storage Methods 0.000 description 17
- 238000013459 approach Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 230000005855 radiation Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 238000012549 training Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000007717 exclusion Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003534 oscillatory effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012821 model calculation Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- BJQHLKABXJIVAM-UHFFFAOYSA-N bis(2-ethylhexyl) phthalate Chemical compound CCCCC(CC)COC(=O)C1=CC=CC=C1C(=O)OCC(CC)CCCC BJQHLKABXJIVAM-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008260 defense mechanism Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004476 mid-IR spectroscopy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000000611 regression analysis Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
- G01B11/0633—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection using one or more discrete wavelengths
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
- G01B11/25—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures by projecting a pattern, e.g. one or more lines, moiré fringes on the object
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
- G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
반도체 디바이스 계측을 위한 방법. 상기 방법은 반도체 디바이스의 3차원(3D) 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하는 단계, 상기 시간-영역 표현의 하나 이상의 관련 피크 및 상기 시간-영역 표현의 적어도 하나의 비관련 부분을 선택하는 단계를 포함할 수 있다. 하나 이상의 관련 피크가 하나 이상의 관련 시간 주기 동안 발생하고, 참조 3D 패턴 구조물의 상이한 버전과 연관된 대응하는 관련 참조 피크와 연관된다. 참조 3D 패턴 구조물의 상이한 버전 간 유사도가 참조 3D 패턴 구조물의 상이한 버전 간 차이를 초과한다. 하나 이상의 관련 피크 중 동일한 관련 피크에 대응하는 적어도 두 개의 관련 참조 피크는 서로 상이하다. 상기 방법은 하나 이상의 관련 피크 및 대응하는 관련 참조 피크에 기초하여 3D 패턴 구조물의 적어도 하나의 파라미터를 결정하는 단계를 더 포함할 수 있다.Method for measuring semiconductor devices. The method includes generating a time-domain representation of wavelength-domain measurement data of light reflected by a three-dimensional (3D) pattern structure of a semiconductor device, one or more relevant peaks of the time-domain representation and It may include selecting at least one unrelated portion. One or more relevant peaks occur during one or more relevant time periods and are associated with corresponding relevant reference peaks associated with different versions of the reference 3D pattern structure. The similarity between different versions of the reference 3D pattern structure exceeds the difference between different versions of the reference 3D pattern structure. At least two related reference peaks corresponding to the same related peak among the one or more related peaks are different from each other. The method may further include determining at least one parameter of the 3D pattern structure based on the one or more relevant peaks and the corresponding relevant reference peaks.
Description
상호 참조cross-reference
본 출원은 2021년 1월 28일에 출원된 미국 가특허 출원 번호 63/142,971 및 2021년 1월 29일에 출원된 미국 가특허 출원 번호 63/199,884에 대해 우선권을 주장하는 2022년 1월 28일에 출원된 PCT 특허 출원 PCT/IB2022/050774에 대해 우선권을 주장하며, 이들 모두는 그 전체가 참조로서 본 명세서에 포함된다. This application claims priority on U.S. Provisional Patent Application No. 63/142,971, filed on January 28, 2021, and U.S. Provisional Patent Application No. 63/199,884, filed on January 29, 2021. Priority is claimed on PCT patent application PCT/IB2022/050774 filed on , all of which are incorporated herein by reference in their entirety.
본 출원은 2021년 6월 3일에 출원된 미국 가특허 출원 번호 63/202,279의 우선권을 주장하며, 이는 그 전체가 참조로서 본 명세서에 포함된다. This application claims priority from U.S. Provisional Patent Application No. 63/202,279, filed June 3, 2021, which is incorporated herein by reference in its entirety.
반도체 디바이스, 가령, 로직 및 메모리 디바이스가 반도체 웨이퍼 상에 일련의 층을 증착함으로써 일반적으로 제조되는데, 이때, 층들 중 일부 또는 모두가 패턴 구조물을 포함한다. 광학 산란계(optical scatterometry)는 반도체 디바이스의 다양한 층에 의해 반사되는 빛을 측정한 다음, 사전 정의된 모델 또는 그 밖의 다른 참조 데이터와 관련하여 측정된 광 스펙트럼을 해석함으로써, 반도체 디바이스의 속성을 특성화하는 데 종종 사용된다. 광학 산란계는 일반적으로 메모리 디바이스의 경우와 같이 주기적 패턴 구조만 갖는 반도체 디바이스에 사용되는 데 특히 적합하다. 그러나 일부 유형의 반도체 디바이스는 주기적 패턴 구조를 갖는 상부 층, 가령, 메모리 회로 뿐 아니라 비구적 구조를 갖는 하부 층, 가령, 로직 회로를 갖기 때문에, 기존의 광학 산란계 기법을 사용해 이러한 디바이스의 속성을 특성화하는 것이 어렵거나 불가능할 수 있다.Semiconductor devices, such as logic and memory devices, are commonly manufactured by depositing a series of layers on a semiconductor wafer, where some or all of the layers include patterned structures. Optical scatterometry is the process of characterizing the properties of a semiconductor device by measuring the light reflected by the various layers of the device and then interpreting the measured light spectrum with respect to a predefined model or other reference data. is often used to Optical scatterometers are particularly suitable for use in semiconductor devices that have only periodic pattern structures, as is typically the case in memory devices. However, because some types of semiconductor devices have upper layers with periodic patterned structures, such as memory circuits, as well as lower layers with non-quadrature structures, such as logic circuits, the properties of these devices can be characterized using conventional optical scatterometry techniques. It may be difficult or impossible to do.
반도체 디바이스의 시간-영역 광학 계측 및 검사를 위한 시스템, 방법 및 비일시적 컴퓨터 판독형 매체가 제공된다.Systems, methods, and non-transitory computer readable media for time-domain optical metrology and inspection of semiconductor devices are provided.
양태들이 첨부된 도면과 함께 취해진 다음의 상세한 설명으로부터 더 완전하게 이해되고 평가될 것이다:
도 1a 내지 1d는 본 발명의 실시예에 따라 구성되고 동작하는 반도체 디바이스의 시간-영역 광학 계측 및 검사를 위한 시스템의 간략화된 개념도이다.
도 2a - 2b는 본 발명의 실시예를 이해하는데 유용한 단순화된 그래픽적 도시이다.
도 3a - 3d는 도 1a - 1d의 시스템의 예시적인 동작 방법의 단순화된 흐름도이다.
도 4a는 방법의 예를 예시한다.
도 4b는 방법의 예를 예시한다.
도 4c는 도 4a의 방법의 단계의 예를 도시한다.
도 5는 방법의 예를 예시한다.
도 6은 복사선을 조사하고 반사하는 패턴 구조의 예를 도시한다.
도 7은 파장 측정 데이터의 시간-영역 표현인 시간-영역 신호의 예를 예시한다.
도 8은 파라미터 및 시간-영역 표현의 예이다.
도 9는 시간-영역 표현의 예를 예시한다.
도 10은 방법의 예를 예시한다. Embodiments will be more fully understood and appreciated from the following detailed description taken in conjunction with the accompanying drawings:
1A-1D are simplified conceptual diagrams of a system for time-domain optical metrology and inspection of semiconductor devices constructed and operating in accordance with an embodiment of the present invention.
Figures 2A-2B are simplified graphical illustrations useful for understanding embodiments of the invention.
Figures 3A-3D are simplified flow diagrams of example methods of operation of the systems of Figures 1A-1D.
Figure 4A illustrates an example of the method.
Figure 4b illustrates an example of the method.
Figure 4C shows an example of the steps of the method of Figure 4A.
Figure 5 illustrates an example of the method.
Figure 6 shows an example of a pattern structure that irradiates and reflects radiation.
7 illustrates an example of a time-domain signal, which is a time-domain representation of wavelength measurement data.
Figure 8 is an example of parameter and time-domain representation.
Figure 9 illustrates an example of a time-domain representation.
Figure 10 illustrates an example of a method.
하나의 양태에서, 반도체 디바이스 계측을 위한 방법이 제공되며, 상기 방법은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하는 단계, 상기 시간-영역 표현의 후기 부분(later-in-time portion)이 제외된, 상기 시간-영역 표현의 전기 부분(earlier-in-time portion)을 선택하는 단계, 및 상기 시간-영역 표현의 전기 부분을 사용해 모델 기반 처리를 수행함으로써 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치를 결정하는 단계를 포함한다.In one aspect, a method is provided for semiconductor device metrology, the method comprising: generating a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of the semiconductor device, the latter comprising: Selecting an earlier-in-time portion of the time-domain representation, excluding the later-in-time portion, and performing model-based processing using the earlier-in-time portion of the time-domain representation. and determining one or more measurements of one or more parameters of interest of the pattern structure by doing so.
또 다른 양태에서, 사전 정의된 모델은 패턴 구조물의 대응하는 이론적 측정치에 대해 상기 패턴 구조물에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터의 시간-영역 표현을 결정하도록 구성된다.In another aspect, a predefined model is configured to determine a time-domain representation of theoretical wavelength-domain measurement data of light expected to be reflected by a patterned structure relative to corresponding theoretical measurements of the patterned structure.
다른 양태에서, 사전 정의된 모델은 시간-영역 표현의 상기 전기 부분에 대응하는 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more top layers of the pattern structure corresponding to the electrical portion in a time-domain representation.
다른 양태에서, 사전 정의된 모델은 패턴 구조물의 다른 모든 층을 제외하고 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more top layers of the pattern structure to the exclusion of all other layers of the pattern structure.
다른 양태에서, 파장-영역 측정 데이터는 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 여기서 생성하는 것은 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 시간-영역 표현을 생성하는 것을 포함한다.In another aspect, the wavelength-domain measurement data includes spectral amplitude and spectral phase, where generating includes generating a time-domain representation using both the spectral amplitude and the spectral phase.
하나의 양태에서, 반도체 디바이스 계측을 위한 방법이 제공되며, 상기 방법은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하는 단계, 상기 시간-영역 표현의 후기 부분(later-in-time portion)이 제외된, 상기 시간-영역 표현의 전기 부분(earlier-in-time portion)을 선택하는 단계, 상기 시간-영역 표현의 선택된 전기 부분을 시간 필터링된 파장-영역 측정 데이터로 변환하는 단계, 및 상기 시간 필터링된 파장-영역 측정 데이터를 사용해 모델 기반 처리를 수행함으로써 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치를 결정하는 단계를 포함한다.In one aspect, a method is provided for semiconductor device metrology, the method comprising: generating a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of the semiconductor device, the latter comprising: Selecting an earlier-in-time portion of the time-domain representation, excluding a later-in-time portion, the selected electrical portion of the time-domain representation is converted into a time-filtered wavelength-domain portion. Converting to measurement data, and performing model-based processing using the time-filtered wavelength-domain measurement data to determine one or more measurements of one or more parameters of interest of the patterned structure.
다른 양태에서, 사전 정의된 모델은 패턴 구조물의 대응하는 이론적 측정치에 대해 상기 패턴 구조물에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터를 결정하도록 구성된다.In another aspect, a predefined model is configured to determine theoretical wavelength-area measurement data of light expected to be reflected by a patterned structure relative to corresponding theoretical measurements of the patterned structure.
다른 양태에서, 사전 정의된 모델은 시간 필터링된 파장-영역 측정 데이터에 대응하는 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more upper layers of the patterned structure corresponding to the time-filtered wavelength-domain measurement data.
다른 양태에서, 사전 정의된 모델은 패턴 구조물의 다른 모든 층을 제외하고 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more top layers of the pattern structure to the exclusion of all other layers of the pattern structure.
다른 양태에서, 파장-영역 측정 데이터는 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 여기서 생성하는 것은 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 시간-영역 표현을 생성하는 것을 포함한다.In another aspect, the wavelength-domain measurement data includes spectral amplitude and spectral phase, where generating includes generating a time-domain representation using both the spectral amplitude and the spectral phase.
다른 양태에서, 반도체 디바이스 계측을 위한 방법이 제공되며, 상기 방법은 반도체 디바이스의 패턴 구조물 상의 제1 타깃 위치에 의해 반사된 광의 제1 파장-영역 측정 데이터의 제1 시간-영역 표현을 생성하는 단계, 반도체 디바이스의 패턴 구조물 상의 제2 타깃 위치에 의해 반사된 광의 제2 파장-영역 측정 데이터의 제2 시간-영역 표현을 생성하는 단계, 제1 시간-영역 표현에서 제1 타깃 위치의 높이에 대응하는 제1 포인트를 식별하는 단계, 상기 제2 시간-영역 표현에서 제2 타깃 위치의 높이에 대응하는 제2 포인트를 식별하는 단계, 및 제1 타깃 위치의 높이와 제2 타깃 위치의 높이 간 높이차를 결정하는 단계를 포함한다.In another aspect, a method is provided for semiconductor device metrology, the method comprising generating a first time-domain representation of first wavelength-domain measurement data of light reflected by a first target location on a patterned structure of the semiconductor device. , generating a second time-domain representation of the second wavelength-domain measurement data of light reflected by the second target location on the pattern structure of the semiconductor device, corresponding to the height of the first target location in the first time-domain representation. identifying a first point, identifying a second point in the second time-domain representation corresponding to a height of a second target location, and a height between the height of the first target location and the height of the second target location. Includes the step of deciding on a car.
또 다른 양태에서, 제1 파장-영역 측정 데이터는 제1 타깃 위치와 연관된 스펙트럼 진폭 및 스펙트럼 위상을 포함하고, 제2 파장-영역 측정 데이터는 제2 타깃 위치와 연관된 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 제1 시간-영역 표현을 생성하는 것은 제1 파장-영역 측정 데이터의 스펙트럼 진폭 및 스펙트럼 위상 모두를 사용해 제1 시간-영역 표현을 생성하는 것을 포함하고, 제2 시간-영역 표현을 생성하는 것은 제2 파장-영역 측정 데이터의 스펙트럼 진폭 및 스펙트럼 위상 모두를 사용해 제2 시간-영역 표현을 생성하는 것을 포함한다.In another aspect, the first wavelength-domain measurement data includes a spectral amplitude and a spectral phase associated with a first target location, and the second wavelength-domain measurement data includes a spectral amplitude and a spectral phase associated with a second target location; , generating the first time-domain representation includes using both the spectral amplitude and the spectral phase of the first wavelength-domain measurement data to generate the first time-domain representation, and generating the second time-domain representation includes: and generating a second time-domain representation using both the spectral amplitude and the spectral phase of the second wavelength-domain measurement data.
다른 양태에서, 반도체 디바이스 검사를 위한 방법이 제공되며, 상기 방법은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하는 단계, 상기 시간-영역 표현을 참조 패턴 구조물에 의해 반사된 광의 참조 시간-영역 표현에 비교하는 단계, 및 시간-영역 표현들 간 차이가 존재하는 경우 반도체 디바이스에서 구조적 이상을 식별하는 단계를 포함한다.In another aspect, a method is provided for semiconductor device inspection, the method comprising generating a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of the semiconductor device, the time-domain representation being converted to a reference pattern. Comparing to a reference time-domain representation of the light reflected by the structure, and if a difference between the time-domain representations exists, identifying a structural abnormality in the semiconductor device.
다른 양태에서, 파장-영역 측정 데이터는 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 여기서 생성하는 것은 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 시간-영역 표현을 생성하는 것을 포함한다.In another aspect, the wavelength-domain measurement data includes spectral amplitude and spectral phase, where generating includes generating a time-domain representation using both the spectral amplitude and the spectral phase.
다른 측면에서, 반도체 디바이스 계측을 위한 시스템이 제공되며, 상기 시스템은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하고, 상기 시간-영역 표현의 후기 부분이 제외된, 상기 시간-영역 표현의 전기 부분을 선택하도록 구성된 스펙트럼 처리 유닛, 및 상기 시간-영역 표현의 전기 부분을 사용해 모델 기반 처리를 수행함으로써 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치를 결정하도록 구성된 계측 유닛을 포함하며, 상기 스펙트럼 처리 유닛 및 계측 유닛은 a) 컴퓨터 하드웨어, 및 b) 비일시적 컴퓨터 판독형 매체로 구현되는 컴퓨터 소프트웨어 중 어느 것으로 구현된다. In another aspect, a system for semiconductor device metrology is provided, the system generating a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of the semiconductor device, wherein the later portion of the time-domain representation is a spectral processing unit configured to select an excluded electrical portion of the time-domain representation, and to perform model-based processing using the electrical portion of the time-domain representation to determine one or more measurements of one or more parameters of interest of a pattern structure; and a metrology unit configured, wherein the spectral processing unit and the metrology unit are implemented in either a) computer hardware, and b) computer software implemented in a non-transitory computer-readable medium.
또 다른 양태에서, 사전 정의된 모델은 패턴 구조물의 대응하는 이론적 측정치에 대해 상기 패턴 구조물에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터의 시간-영역 표현을 결정하도록 구성된다.In another aspect, a predefined model is configured to determine a time-domain representation of theoretical wavelength-domain measurement data of light expected to be reflected by a patterned structure relative to corresponding theoretical measurements of the patterned structure.
다른 양태에서, 사전 정의된 모델은 시간-영역 표현의 상기 전기 부분에 대응하는 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more top layers of the pattern structure corresponding to the electrical portion in a time-domain representation.
다른 양태에서, 사전 정의된 모델은 패턴 구조물의 다른 모든 층을 제외하고 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more top layers of the pattern structure to the exclusion of all other layers of the pattern structure.
다른 양태에서, 파장-영역 측정 데이터는 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 이때, 스펙트럼 처리 유닛은 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 시간-영역 표현을 생성하도록 구성된다.In another aspect, the wavelength-domain measurement data includes spectral amplitude and spectral phase, wherein the spectral processing unit is configured to generate a time-domain representation using both the spectral amplitude and the spectral phase.
다른 측면에서, 반도체 디바이스 계측을 위한 시스템이 제공되며, 상기 시스템은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하고, 상기 시간-영역 표현의 후기 부분이 제외된, 상기 시간-영역 표현의 전기 부분을 선택하고, 시간-영역 표현의 선택된 전기 부분을 시간 필터링된 파장-영역 측정 데이터로 변환하도록 구성된 스펙트럼 처리 유닛, 및 상기 시간 필터링된 파장-영역 측정 데이터를 사용해 모델 기반 처리를 수행함으로써 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치를 결정하도록 구성된 계측 유닛을 포함하며, 상기 스펙트럼 처리 유닛 및 계측 유닛은 a) 컴퓨터 하드웨어, 및 b) 비일시적 컴퓨터 판독형 매체로 구현되는 컴퓨터 소프트웨어 중 어느 것으로 구현된다.In another aspect, a system for semiconductor device metrology is provided, the system generating a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of the semiconductor device, wherein the later portion of the time-domain representation is a spectral processing unit configured to select excluded electrical portions of the time-domain representation and convert the selected electrical portions of the time-domain representation into time-filtered wavelength-domain measurement data, and the time-filtered wavelength-domain measurement data. a metrology unit configured to determine one or more measurements of one or more parameters of interest of the pattern structure by performing model-based processing using It is implemented in any of the computer software implemented in a medium.
다른 양태에서, 사전 정의된 모델은 패턴 구조물의 대응하는 이론적 측정치에 대해 상기 패턴 구조물에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터를 결정하도록 구성된다.In another aspect, a predefined model is configured to determine theoretical wavelength-area measurement data of light expected to be reflected by a patterned structure relative to corresponding theoretical measurements of the patterned structure.
다른 양태에서, 사전 정의된 모델은 시간 필터링된 파장-영역 측정 데이터에 대응하는 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more upper layers of the patterned structure corresponding to the time-filtered wavelength-domain measurement data.
다른 양태에서, 사전 정의된 모델은 패턴 구조물의 다른 모든 층을 제외하고 패턴 구조물의 하나 이상의 상부 층을 모델링한다.In another aspect, the predefined model models one or more top layers of the pattern structure to the exclusion of all other layers of the pattern structure.
다른 양태에서, 파장-영역 측정 데이터는 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 이때, 스펙트럼 처리 유닛은 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 시간-영역 표현을 생성하도록 구성된다.In another aspect, the wavelength-domain measurement data includes spectral amplitude and spectral phase, wherein the spectral processing unit is configured to generate a time-domain representation using both the spectral amplitude and the spectral phase.
다른 양태에서, 반도체 디바이스 계측을 위한 시스템이 제공되며, 상기 시스템은 반도체 디바이스의 패턴 구조물 상의 제1 타깃 위치에 의해 반사된 광의 제1 파장-영역 측정 데이터의 제1 시간-영역 표현을 생성하고, 반도체 디바이스의 패턴 구조물 상의 제2 타깃 위치에 의해 반사된 광의 제2 파장-영역 측정 데이터의 제2 시간-영역 표현을 생성하도록 구성된 스펙트럼 처리 유닛, 및 제1 시간-영역 표현에서 제1 타깃 위치의 높이에 대응하는 제1 포인트를 식별하고, 상기 제2 시간-영역 표현에서 제2 타깃 위치의 높이에 대응하는 제2 포인트를 식별하며, 제1 타깃 위치의 높이와 제2 타깃 위치의 높이 간 높이차를 결정하도록 구성된 계측 유닛을 포함하며, 상기 스펙트럼 처리 유닛 및 계측 유닛은 a) 컴퓨터 하드웨어, 및 b) 비일시적 컴퓨터 판독형 매체로 구현되는 컴퓨터 소프트웨어 중 어느 것으로 구현된다.In another aspect, a system for semiconductor device metrology is provided, the system generating a first time-domain representation of first wavelength-domain measurement data of light reflected by a first target location on a patterned structure of the semiconductor device, the system comprising: a spectral processing unit configured to generate a second time-domain representation of second wavelength-domain measurement data of light reflected by a second target location on the pattern structure of the semiconductor device, and of the first target location in the first time-domain representation; Identify a first point corresponding to a height, identify a second point in the second time-domain representation corresponding to a height of a second target location, and identify a height between the height of the first target location and the height of the second target location. and a metrology unit configured to determine the difference, wherein the spectral processing unit and the metrology unit are implemented in either a) computer hardware, and b) computer software implemented in a non-transitory computer-readable medium.
또 다른 양태에서, 제1 파장-영역 측정 데이터는 제1 타깃 위치와 연관된 스펙트럼 진폭 및 스펙트럼 위상을 포함하고, 제2 파장-영역 측정 데이터는 제2 타깃 위치와 연관된 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 스펙트럼 처리 유닛은 제1 타깃 위치와 연관된 파장-영역 측정 데이터의 스펙트럼 진폭 및 스펙트럼 위상 모두를 사용해 제1 시간-영역 표현을 생성하도록 구성되며, 상기 스펙트럼 처리 유닛은 제2 타깃 위치와 연관된 파장-영역 측정 데이터의 스펙트럼 진폭 및 스펙트럼 위상 모두를 사용해 제2 시간-영역 표현을 생성하도록 구성된다.In another aspect, the first wavelength-domain measurement data includes a spectral amplitude and a spectral phase associated with a first target location, and the second wavelength-domain measurement data includes a spectral amplitude and a spectral phase associated with a second target location; , the spectral processing unit is configured to generate a first time-domain representation using both the spectral amplitude and the spectral phase of the wavelength-domain measurement data associated with the first target location, wherein the spectral processing unit is configured to generate a first time-domain representation of the wavelength-domain measurement data associated with the second target location. and configured to generate a second time-domain representation using both the spectral amplitude and the spectral phase of the area measurement data.
다른 양태에서, 반도체 디바이스 검사를 위한 시스템이 제공되며, 상기 시스템은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하도록 구성된 스펙트럼 처리 유닛, 및 상기 시간-영역 표현을 참조 패턴 구조물에 의해 반사된 광의 참조 시간-영역 표현에 비교하고, 시간-영역 표현들 간 차이가 존재하는 경우 반도체 디바이스에서 구조적 이상을 식별하도록 구성된 구조적 이상 검출기를 포함하며, 상기 스펙트럼 처리 유닛 및 구조적 이상 검출기는 a) 컴퓨터 하드웨어, 및 b) 비일시적 컴퓨터 판독형 매체로 구현된 컴퓨터 소프트웨어 중 어느 것으로 구현된다. In another aspect, a system for semiconductor device inspection is provided, the system comprising: a spectral processing unit configured to generate a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of the semiconductor device; and a structural anomaly detector configured to compare the representation to a reference time-domain representation of light reflected by the reference pattern structure and identify structural anomalies in the semiconductor device if a difference between the time-domain representations exists, the spectral processing unit and the structural anomaly detector is implemented in any of a) computer hardware, and b) computer software implemented in a non-transitory computer-readable medium.
다른 양태에서, 파장-영역 측정 데이터는 스펙트럼 진폭 및 스펙트럼 위상을 포함하며, 이때, 스펙트럼 처리 유닛은 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 시간-영역 표현을 생성하도록 구성된다.In another aspect, the wavelength-domain measurement data includes spectral amplitude and spectral phase, wherein the spectral processing unit is configured to generate a time-domain representation using both the spectral amplitude and the spectral phase.
본 발명의 실시예에 따라 구성되고 동작하는 반도체 디바이스의 시간-영역 광학 계측 및 검사를 위한 시스템의 간략화된 개념도인 도 1a 내지 1d가 참조된다. 도 1a의 시스템에서, 이스라엘 레호보트에 소재하는 Nova Measurement Instruments, Ltd.로부터 상업적으로 입수 가능하거나 그 밖의 다른 방식으로 미국 특허 제10,161,885호에 기재된 광학 계측 도구(100), 가령, PRIZM??이 사용되어, 종래의 기법에 따라, 반도체 디바이스(104)의 패턴 구조물(102), 가령, 반도체 웨이퍼(106) 상에 있는 것에 의해 반사된 광을 측정하고, 반사된 광의 스펙트럼 진폭과 스펙트럼 위상 모두를 포함하는 것이 바람직한 대응하는 파장-영역 측정 데이터(108)를 생성할 수 있다.Reference is made to FIGS. 1A-1D which are simplified conceptual diagrams of a system for time-domain optical metrology and inspection of semiconductor devices constructed and operating in accordance with an embodiment of the present invention. In the system of FIG. 1A, an optical measurement tool 100, such as PRIZM®, commercially available from Nova Measurement Instruments, Ltd., Rehovot, Israel, or otherwise described in U.S. Pat. No. 10,161,885, is used. According to conventional techniques, the light reflected by the patterned structure 102 of the semiconductor device 104, such as on the semiconductor wafer 106, is measured, including both the spectral amplitude and the spectral phase of the reflected light. It is desirable to generate corresponding wavelength-domain measurement data 108.
광학 계측 도구(100)는 패턴 구조물(102)의 제조 동안 또는 제조 후에 임의의 선택된 지점에서 패턴 구조물(102)에 의해 반사된 광을 측정한다.Optical metrology tool 100 measures light reflected by pattern structure 102 at any selected point during or after fabrication of pattern structure 102.
파장-영역 측정 데이터(108)의 예가 도 2a에 도시되어 있으며, 여기서 패턴 구조물(102)의 것과 같은 스펙트럼 반사율 그래프(200)가 도시된다. 또한 패턴 구조물(102)이 비교되는 기준으로 작용하는 비교 패턴 구조물의 스펙트럼 반사율 그래프(202)가 도시된다. 비교 패턴 구조물은 또한 반도체 디바이스(104) 상에 위치하는 "테스트" 패턴 구조물(110)일 수 있으며, 여기서 스펙트럼 반사율 그래프(202)는 스펙트럼 반사율 그래프(200)와 동일한 방식으로 생성된다. 그래프는 최대 약 430nm까지 실질적으로 동일하지만 그 이후에는 상당히 다르다.An example of wavelength-domain measurement data 108 is shown in FIG. 2A , where a spectral reflectance graph 200 such as that of patterned structure 102 is shown. Also shown is a spectral reflectance graph 202 of the comparative pattern structures that serves as a standard against which the pattern structures 102 are compared. The comparison pattern structure may also be a “test” pattern structure 110 positioned on the semiconductor device 104, where spectral reflectance graph 202 is generated in the same manner as spectral reflectance graph 200. The graphs are virtually identical up to about 430 nm, but are quite different after that.
또한, 도 1a에는 바람직하게는 광학 계측 도구(100)에 통합되는 스펙트럼 처리 유닛(112)이 도시되어 있다. 스펙트럼 처리 유닛(112)은 바람직하게는, 가령, 파장-영역 측정 데이터(108)의 스펙트럼 진폭 및 스펙트럼 위상 모두를 사용함으로써, 종래 기법에 따라 파장-영역 측정 데이터(108)의 시간-영역 표현(114)을 생성하도록 구성된다.1A also shows a spectral processing unit 112, which is preferably integrated into the optical metrology tool 100. The spectral processing unit 112 preferably produces a time-domain representation ( 114).
도 2b는 패턴 구조물(102)를 조명한 후 반사광이 광학 계측 도구(100)에 의해 수신되는 시간을 나타내는 스펙트럼 반사율 그래프(200)의 시간-영역 표현(200')을 도시한다. 스펙트럼 반사율 그래프(202)의 시간-영역 표현(202')도 비교를 위해 도시되어 있다. 여기서 그래프는 X축(Y축은 시간-영역에서 임의의 알려진 유형의 단위로 신호 진폭을 나타냄)을 따라 약 10펨토초까지 실질적으로 동일하며, 이는 하부 층보다 더 이르게 광을 반사시키는 패턴 구조물(102)의 상부 층과 테스트 패턴 구조물(110)의 상부 층이 마찬가지로 실질적으로 동일함을 나타낸다.FIG. 2B shows a time-domain representation 200' of the spectral reflectance graph 200 showing the time at which reflected light is received by the optical metrology tool 100 after illuminating the patterned structure 102. A time-domain representation 202' of the spectral reflectance graph 202 is also shown for comparison. Here the graph is substantially identical along the It indicates that the upper layer of and the upper layer of the test pattern structure 110 are also substantially identical.
도 1a의 스펙트럼 처리 유닛(112)은 바람직하게는 시간-영역 표현(114)의 후기 부분이 제외된, 시간-영역 표현(114)의 전기 부분(116)을 선택하도록 구성된다. 선택은 인간 조작자에 의해 스펙트럼 처리 장치(112)에 표시될 수 있거나, 반사 광의 첫 n 펨토초만 포함하는 - n은 임의의 사전 정의된 값일 수 있음 - 시간-영역 표현(114)의 전기 부분(116)을 선택하는 것과 같이 사전 정의된 기준에 따라 스펙트럼 처리 장치(112)에 의해 자동으로 수행될 수 있다. 따라서, 예를 들어, 스펙트럼 처리 유닛(112)은 시간-영역 표현(200')의 후기 부분(206)이 제외된, 도 2b의 시간-영역 표현(200')의 전기 부분(204)을 선택할 수 있다.The spectral processing unit 112 of FIG. 1A is configured to select the early portion 116 of the time-domain representation 114, preferably excluding the late portion of the time-domain representation 114. The selection may be displayed to the spectrum processing device 112 by a human operator, or the electrical portion 116 of the time-domain representation 114 - n may be any predefined value - containing only the first n femtoseconds of reflected light. ) can be automatically performed by the spectrum processing device 112 according to predefined criteria, such as selecting. Thus, for example, spectral processing unit 112 may select the early portion 204 of the time-domain representation 200' of FIG. 2B, excluding the late portion 206 of the time-domain representation 200'. You can.
도 1a에는 또한 바람직하게는 광학 계측 도구(100)에 통합되는 계측 유닛(118)이 도시되어 있다. 하나의 실시예에서, 계측 유닛(118)은 파장-영역 측정 데이터(108)의 시간-영역 표현(114) 중 선택된 전기 부분(116)을 사용하여 모델 기반 처리를 수행함으로써 패턴 구조물(102)의 관심 파라미터(예를 들어, OCD, SWA, 높이 등)의 하나 이상의 측정치를 결정하도록 구성된다. 이 실시예에서 사전 정의된 모델(120)은 패턴 구조물(102)의 대응하는 이론적 측정치에 대해 패턴 구조물(102)에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터의 시간-영역 표현을 결정하도록 구성된다. 사전 정의된 모델(120)은 바람직하게는 시간-영역 표현(114)의 선택된 전기 부분(116)에 대응하는 패턴 구조물(102)의 하나 이상의 상부 층을 모델링하고, 사전 정의된 모델(120)은 바람직하게는 패턴 구조물(102)의 다른 모든 층을 제외한다. 모델 기반 처리는 바람직하게는, 반도체 계측 분야에서 일반적으로 사용되는 것과 같은, 사전 정의된 모델(120)을 사용해, 패턴 구조물(102)의 이론적 측정치의 세트를 결정하는 모델 적합 기법을 사용하며, 이는 이론적 측정치의 세트가 주어질 때 패턴 구조물(102)에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터의 모델 기반 시간-영역 표현을 도출함으로써, 패턴 구조물(102)의 측정치를 실제로 결정할 것이며, 모델 기반 시간-영역 표현은 시간-영역 표현(114)의 선택된 전기 부분(116)과 사전 정의된 공차 내에서 동일하다.Figure 1a also shows a metrology unit 118, which is preferably integrated into the optical metrology tool 100. In one embodiment, the metrology unit 118 performs model-based processing using selected electrical portions 116 of the time-domain representation 114 of the wavelength-domain measurement data 108 to determine the pattern structure 102 . and configured to determine one or more measurements of a parameter of interest (e.g., OCD, SWA, height, etc.). In this embodiment, the predefined model 120 determines a time-domain representation of the theoretical wavelength-domain measurement data of the light expected to be reflected by the patterned structure 102 with respect to the corresponding theoretical measurements of the patterned structure 102. It is configured to do so. Predefined model 120 preferably models one or more upper layers of pattern structure 102 corresponding to selected electrical portions 116 of time-domain representation 114, and predefined model 120 Preferably excluding all other layers of pattern structure 102. Model-based processing preferably uses model fitting techniques, such as those commonly used in the semiconductor metrology field, to determine a set of theoretical measurements of the patterned structure 102 using a predefined model 120, which Given a set of theoretical measurements, we will actually determine the measurements of the patterned structure 102 by deriving a model-based time-domain representation of the theoretical wavelength-domain measurement data of the light expected to be reflected by the patterned structure 102, and the model The underlying time-domain representation is identical within a predefined tolerance to the selected electrical portion 116 of the time-domain representation 114.
도 1b에 도시된 다른 실시예에서, 스펙트럼 처리 유닛(112)은 시간-영역 표현(114)의 선택된 전기 부분(116)을 시간 필터링된 파장-영역 측정 데이터(122)로 변환한다. 그런 다음 계측 유닛(118)은 시간 필터링된 파장-영역 측정 데이터(122)를 사용하여 모델 기반 처리를 수행함으로써 패턴 구조물(102)의 하나 이상의 측정치를 결정한다.In another embodiment shown in FIG. 1B , spectral processing unit 112 converts selected electrical portions 116 of time-domain representation 114 into time-filtered wavelength-domain measurement data 122. Metrology unit 118 then performs model-based processing using time-filtered wavelength-domain measurement data 122 to determine one or more measurements of patterned structure 102.
이 실시예에서 사전 정의된 모델(120)은 패턴 구조물(102)의 대응하는 이론적 측정치에 대해 패턴 구조물(102)에 의해 반사될 것으로 예상되는 광의 이론적 파장-영역 측정 데이터를 결정하도록 구성된다. 사전 정의된 모델(120)은 바람직하게는 시간 필터링된 파장-영역 측정 데이터(122)에 대응하는 패턴 구조물(102)의 하나 이상의 상부 층을 모델링하고, 사전 정의된 모델(120)은 바람직하게는 패턴 구조물(102)의 다른 모든 층을 제외시킨다.In this embodiment, the predefined model 120 is configured to determine theoretical wavelength-area measurement data of light expected to be reflected by the patterned structure 102 relative to the corresponding theoretical measurements of the patterned structure 102 . The predefined model 120 preferably models one or more upper layers of the patterned structure 102 corresponding to the time-filtered wavelength-domain measurement data 122, and the predefined model 120 preferably models All other layers of pattern structure 102 are excluded.
도 1c에 도시된 다른 실시예에서, 전술한 바와 같이 광학 계측 도구(100)는 패턴 구조물(102) 상의 제1 타깃 위치(124)에 의해 반사된 광을 측정하고 대응하는 파장-영역 측정 데이터(126)를 생성하도록 사용된다. 그런 다음 전술한 바와 같이 광학 계측 도구(100)는 패턴 구조물(102) 상의 제2 타깃 위치(128)에 의해 반사된 광을 측정하고 대응하는 파장-영역 측정 데이터(130)를 생성하기 위해 사용된다. In another embodiment shown in Figure 1C, as described above, the optical metrology tool 100 measures the light reflected by the first target location 124 on the pattern structure 102 and produces corresponding wavelength-domain measurement data ( 126). The optical metrology tool 100 is then used to measure the light reflected by the second target location 128 on the pattern structure 102 and generate corresponding wavelength-domain measurement data 130, as described above. .
스펙트럼 처리 유닛(112)은 제1 타깃 위치(124)에 의해 반사된 광의 제1 파장-영역 측정 데이터(126)의 제1 시간-영역 표현(132)과, 제2 타깃 위치(128)에 의해 반사된 광의 제2 파장-영역 측정 데이터(130)의 제2 시간-영역 표현(134)을 생성한다. 제1 타깃 위치(124)와 제2 타깃 위치(128)의 높이가 서로 다른 경우, 이들에 의해 반사된 광이 두 타깃 위치(124 및 128)를 측정할 때 참조 거울의 위치가 동일함을 가정할 때 시간-영역 표현의 상이한 시점에서 나타날 것이다. 계측 유닛(118)은 제1 시간-영역 표현(132)에서 제1 타깃 위치(124)의 높이에 대응하는 제1 포인트와, 제2 시간-영역 표현(134)에서 제2 타깃 위치(128)의 높이에 대응하는 제2 포인트를 식별하도록 구성된다. 그런 다음, 계측 유닛(118)은 제1 타깃 위치의 높이와 제2 타깃 위치의 높이 간 높이차를 결정하며, 이 정보는 ONO 단차부(208)의 CMP를 제어하는 데 사용될 수 있다.The spectral processing unit 112 generates a first time-domain representation 132 of the first wavelength-domain measurement data 126 of the light reflected by the first target location 124 and a second target location 128. Generating a second time-domain representation 134 of the second wavelength-domain measurement data 130 of the reflected light. When the first target position 124 and the second target position 128 have different heights, the light reflected by them assumes that the positions of the reference mirrors are the same when measuring the two target positions 124 and 128. When doing so, it will appear at different points in the time-domain representation. The metrology unit 118 generates a first point corresponding to the height of a first target location 124 in the first time-domain representation 132 and a second target location 128 in the second time-domain representation 134. and is configured to identify a second point corresponding to the height of. The measurement unit 118 then determines the height difference between the height of the first target location and the height of the second target location, and this information can be used to control the CMP of the ONO step 208.
도 1d에 도시된 또 다른 실시예에서, 전술한 바와 같이 광학 계측 도구(100)는 반도체 디바이스(104)의 패턴 구조물(102)에 의해 반사된 광을 측정하고 스펙트럼 처리 유닛(112)이 시간-영역 표현(114)을 생성하는 대응하는 파장-영역 측정 데이터(108)를 생성하도록 사용된다. 바람직하게는 광학 계측 도구(100)에 통합되는 구조적 이상 검출기(136)가 시간-영역 표현(114)을, 가령, 참조 패턴 구조물에 의해 반사된 광의 참조 시간-영역 표현(138)에 비교하고, 시간-영역 표현(114 및 138) 간 차이가 존재하는 경우 반도체 디바이스(104)에서 구조적 이상, 가령, 보이드(void) 또는 그 밖의 다른 구조적 결함을 식별하도록 구성된다.In another embodiment shown in Figure 1D, as described above, optical metrology tool 100 measures light reflected by pattern structure 102 of semiconductor device 104 and spectral processing unit 112 measures the time- It is used to generate corresponding wavelength-domain measurement data 108, which generates an area representation 114. A structural anomaly detector 136, preferably integrated into the optical metrology tool 100, compares the time-domain representation 114 to a reference time-domain representation 138, e.g., of light reflected by a reference pattern structure, It is configured to identify a structural anomaly, such as a void or other structural defect, in the semiconductor device 104 if a difference exists between the time-domain representations 114 and 138.
이제 본 발명의 실시예에 따라 동작하는 도 1a의 시스템의 예시적인 동작 방법의 단순화된 흐름도인 도 3a를 참조한다. 도 3a의 방법에서, 반도체 디바이스의 패턴 구조물에 의해 반사된 광을 측정하고 반사된 광의 스펙트럼 진폭 및 스펙트럼 위상 모두를 포함하는 대응하는 파장-영역 측정 데이터를 생성하는 데 광학 계측 도구가 사용된다(단계 300). 파장-영역 측정 데이터의 시간-영역 표현은 파장-영역 측정 데이터의 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 생성된다(단계 302). 시간-영역 표현의 후기 부분이 제외된 시간-영역 표현의 전기 부분이 선택된다(단계 304). 패턴 구조물의 측정은 시간-영역 표현의 선택된 전기 부분을 사용하여 모델 기반 처리를 수행함으로써 결정된다(단계 306).Reference is now made to Figure 3A, which is a simplified flow diagram of an exemplary method of operation of the system of Figure 1A operating in accordance with an embodiment of the present invention. In the method of Figure 3A, an optical metrology tool is used to measure the light reflected by the patterned structure of the semiconductor device and generate corresponding wavelength-domain measurement data comprising both the spectral amplitude and the spectral phase of the reflected light (step 300). A time-domain representation of the wavelength-domain measurement data is generated using both the spectral amplitude and the spectral phase of the wavelength-domain measurement data (step 302). The early portion of the time-domain representation is selected, excluding the late portion of the time-domain representation (step 304). Measurements of the pattern structure are determined by performing model-based processing using selected electrical portions of the time-domain representation (step 306).
이제 본 발명의 실시예에 따라 동작하는 도 1b의 시스템의 예시적인 동작 방법의 단순화된 흐름도인 도 3b를 참조한다. 도 3b의 방법에서, 반도체 디바이스의 패턴 구조물에 의해 반사된 광을 측정하고 반사된 광의 스펙트럼 진폭 및 스펙트럼 위상 모두를 포함하는 대응하는 파장-영역 측정 데이터를 생성하는 데 광학 계측 도구가 사용된다(단계 310) . 파장-영역 측정 데이터의 시간-영역 표현은 파장-영역 측정 데이터의 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 생성된다(단계 312). 시간-영역 표현의 후기 부분이 제외된 시간-영역 표현의 전기 부분이 선택된다(단계 314). 시간-영역 표현 중 선택된 전기 부분은 시간 필터링된 파장-영역 측정 데이터로 변환된다(단계 316).Reference is now made to Figure 3B, which is a simplified flow diagram of an exemplary method of operation of the system of Figure 1B operating in accordance with an embodiment of the present invention. In the method of FIG. 3B, an optical metrology tool is used to measure the light reflected by the patterned structure of the semiconductor device and generate corresponding wavelength-domain measurement data comprising both the spectral amplitude and the spectral phase of the reflected light (step 310) . A time-domain representation of the wavelength-domain measurement data is created using both the spectral amplitude and the spectral phase of the wavelength-domain measurement data (step 312). The earlier portion of the time-domain representation is selected, excluding the later portion of the time-domain representation (step 314). The selected electrical portion of the time-domain representation is converted to time-filtered wavelength-domain measurement data (step 316).
패턴 구조물의 측정은 시간 필터링된 파장-영역 측정 데이터를 사용하여 모델 기반 처리를 수행함으로써 결정된다(단계 318).Measurements of the pattern structure are determined by performing model-based processing using the time-filtered wavelength-domain measurement data (step 318).
이제 본 발명의 실시예에 따라 동작하는 도 1c의 시스템의 예시적인 동작 방법의 단순화된 흐름도인 도 3c를 참조한다. 도 3c의 방법에서, 반도체 디바이스의 패턴 구조물 상의 제1 및 제2 타깃 위치에 의해 반사된 광을 측정하고 반사된 광의 스펙트럼 진폭 및 스펙트럼 위상 모두를 포함하는 대응하는 제1 및 제2 파장-영역 측정 데이터를 생성하는 데 광학 계측 도구가 사용된다(단계 320) . 파장-영역 측정 데이터의 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 제1 및 제2 파장-영역 측정 데이터에 대한 제1 및 제2 시간-영역 표현이 생성된다(단계 322). 제1 시간-영역 표현 내 제1 포인트와 제2 시간-영역 표현 내 제2 포인트는 제1 및 제2 타깃 위치의 높이에 대응하여 식별된다(단계 324). 그 후, 제1 타깃 위치의 높이와 제2 타깃 위치의 높이 간 높이차가 결정된다(단계 326).Reference is now made to Figure 3C, which is a simplified flow diagram of an exemplary method of operation of the system of Figure 1C operating in accordance with an embodiment of the present invention. 3C, measuring light reflected by first and second target locations on the patterned structure of the semiconductor device and measuring corresponding first and second wavelength-domains including both spectral amplitude and spectral phase of the reflected light. An optical metrology tool is used to generate data (step 320). First and second time-domain representations for the first and second wavelength-domain measurement data are generated using both the spectral amplitude and the spectral phase of the wavelength-domain measurement data (step 322). A first point in the first time-domain representation and a second point in the second time-domain representation are identified corresponding to the heights of the first and second target locations (step 324). Thereafter, the height difference between the height of the first target location and the height of the second target location is determined (step 326).
이제 본 발명의 실시예에 따라 동작하는 도 1d의 시스템의 예시적인 동작 방법의 단순화된 흐름도인 도 3d를 참조한다. 도 3d의 방법에서, 반도체 디바이스의 패턴 구조물에 의해 반사된 광을 측정하고 반사된 광의 스펙트럼 진폭 및 스펙트럼 위상 모두를 포함하는 대응하는 파장-영역 측정 데이터를 생성하는 데 광학 계측 도구가 사용된다(단계 330). 파장-영역 측정 데이터의 시간-영역 표현은 파장-영역 측정 데이터의 스펙트럼 진폭과 스펙트럼 위상 모두를 사용하여 생성된다(단계 332). 시간-영역 표현은 참조 시간-영역 표현에 비교된다(단계 334). 시간-영역 표현들 간 차이가 존재한다면(단계 336), 반도체 디바이스에서 구조적 이상이 식별된다(단계 338).Reference is now made to Figure 3D, which is a simplified flow diagram of an exemplary method of operation of the system of Figure 1D operating in accordance with an embodiment of the present invention. In the method of Figure 3D, an optical metrology tool is used to measure the light reflected by the patterned structure of the semiconductor device and generate corresponding wavelength-domain measurement data comprising both the spectral amplitude and the spectral phase of the reflected light (step 330). A time-domain representation of the wavelength-domain measurement data is created using both the spectral amplitude and the spectral phase of the wavelength-domain measurement data (step 332). The time-domain representation is compared to a reference time-domain representation (step 334). If differences between the time-domain representations exist (step 336), structural abnormalities in the semiconductor device are identified (step 338).
광학 임계 치수(OCD) 계측은 제조 공정 중 반도체 디바이스의 치수 특성화를 위한 주류 접근 방식이다.Optical critical dimension (OCD) metrology is a mainstream approach for dimensional characterization of semiconductor devices during the manufacturing process.
OCD는 광학 산란계법 - 다양한 조건(파장, 편광, 입사각 등)에서 측정된 패턴의 광학 반사 속성의 고품질 측정 및 고급 알고리즘, 모델링 및 머신 러닝 방법을 사용한 반사율 정보의 해석 - 을 기반으로 한다.OCD is based on optical scatterometry - high-quality measurements of the optical reflection properties of measured patterns under various conditions (wavelength, polarization, angle of incidence, etc.) and interpretation of the reflectance information using advanced algorithms, modeling and machine learning methods.
OCD 방법을 사용할 때 주요한 문제가 주요 장점 중 하나이기도 한데, 광이 측정되는 구조물 깊숙이 침투하고 상호 작용하므로 스택 전체에서 치수와 재료에 대한 감도를 제공한다. 현대의 SC 구조는 매우 얇기 때문에, 광은 일반적으로 패턴 구조물의 여러 층으로 깊숙이 침투하며 이러한 모든 영역의 치수 및 물질 특성에 영향을 받는다. 측정되는 구조물의 서로 다른 부분에 대한 감도를 분리하는 것은 종종 매우 어렵다.The main challenge of using the OCD method is also one of its main advantages: the light penetrates and interacts deep with the structure being measured, providing sensitivity to dimensions and materials throughout the stack. Because modern SC structures are very thin, light typically penetrates deep into several layers of the patterned structure and is affected by the dimensions and material properties of all these regions. It is often very difficult to separate the sensitivity of the different parts of the structure being measured.
이러한 감도에는 몇 가지 의미가 있다: 가령, (a) 모델 설정 복잡성 및 솔루션 구현 시간, (b) 다양한 파라미터에 대한 감도 및 파라미터 상관관계 해결, (c) 특히 솔루션 강건성, 특히, 하부층 변동에 대한 것, (d) 설계 변경에 대한 복원력을 제공하는 R&D 환경용 OCD, (e) 머신 러닝(ML) 솔루션 사용 기능, 참조 수 감소, (f) 복잡한 구조에 대한 계측, 특히 다이내(In-die) 계측, (g) 단일 공통 상부 영역을 공유하는 다양한 사이트에 대한 단일 레시피, 및 (h) 짧은 루프에서 전체 루프로의 전달과 관련된 문제.This sensitivity has several implications: (a) model setup complexity and solution implementation time, (b) sensitivity to various parameters and addressing parameter correlations, and (c) solution robustness, especially to sublayer variations. , (d) OCD for R&D environments providing resilience to design changes, (e) ability to use machine learning (ML) solutions, reducing reference count, (f) metrology for complex structures, especially in-die. Issues related to instrumentation, (g) a single recipe for different sites sharing a single common upper area, and (h) transfer from short loops to full loops.
모델 설정 복잡성 및 솔루션 구현 시간(TTS: time-to-solution). Model setup complexity and time-to-solution (TTS).
a. OCD 솔루션 구축의 첫 번째 단계는 OCD '레시피'를 설정하는 것을 포함한다. 이 단계 동안 측정되는 구조물의 시뮬레이션 표현(또는 이의 산란 속성을 올바르게 표현할 수 있을 만큼 유사한 일부 단순화된 버전)이 설정된다. 그런 다음 시뮬레이션이 측정되는 스택의 핵심 속성을 올바르게 나타낼 때까지 시뮬레이션된 구조물은 측정된 정보와 참조 특성을 기반으로 업데이트되고 개선됨으로써, 적합/회귀 방식이 측정치를 해석하는 데 사용될 수 있다. 핵심 속성은 관심 속성, 예를 들어 신호에 크게 영향을 미치는 속성 등일 수 있다. 속성은 물리적 속성 및/또는 기하학적 속성일 수 있다. a. The first step in building an OCD solution involves establishing the OCD ‘recipe’. During this step, a simulation representation of the structure being measured (or some simplified version close enough to correctly represent its scattering properties) is established. A fit/regression approach can then be used to interpret the measurements, with the simulated structure updated and improved based on measured information and reference properties until the simulation correctly represents the key properties of the stack being measured. Key attributes may be attributes of interest, for example, attributes that significantly affect the signal. The properties may be physical properties and/or geometric properties.
b. 복잡하고 다층적인 구조물의 경우 이러한 시뮬레이션 표현을 구축하고 개선하는 데 며칠이 걸릴 수 있으며 어떤 경우에는 몇 주가 걸릴 수도 있다. 종종 획득된 솔루션은 이러한 구조물과 관련된 엄청나게 높은 복잡성으로 인해 부정확하며 단순화된 가정을 사용할 것을 요구한다. 종종 이 프로세스를 유용한 솔루션으로 수렴하려면 고도로 숙련된 엔지니어가 필요하다.b. For complex, multi-layered structures, building and refining these simulation representations can take days, and in some cases weeks. Often the solutions obtained are inaccurate due to the extremely high complexity associated with these structures and require the use of simplifying assumptions. Often, highly skilled engineers are needed to converge this process into a useful solution.
다양한 파라미터에 대한 감도 및 파라미터 상관관계 해결Resolve sensitivity and parameter correlation for various parameters
a. 복잡한 구조물은 일반적으로 수많은 파라미터로 설명되며, 그 중 일부는 파라미터 변경(약한 파라미터)에 대한 측정된 신호의 감도로 인해 해결하기 어려울 수 있다.a. Complex structures are typically described by numerous parameters, some of which can be difficult to resolve due to the sensitivity of the measured signal to parameter changes (weak parameters).
b. 여러 파라미터를 평가하는 경우 두 개 이상의 파라미터 변경에 대한 스펙트럼 특성이 유사할 수 있다. 이러한 경우 개별 파라미터(파라미터 상관관계)에 대한 정확한 값을 결정하는 것이 어렵다. b. When evaluating multiple parameters, the spectral characteristics for changes in two or more parameters may be similar. In these cases, it is difficult to determine exact values for individual parameters (parameter correlations).
솔루션 강건성, 특히, 하부층 변동에 대한 솔루션 강건성Solution robustness, especially solution robustness to sublayer variations
a. OCD 솔루션은 개발에 사용된 것과 상당히 상이한 구조물에 사용되는 경우 무효화된다. 분명히, 구조적 요소(층, 중요한 모양 변경)의 추가, 재료 변경 및 심지어 중요한 치수 변경으로 인해 스택에 대한 개발된 시뮬레이션 설명이나 머신 러닝 기반 설명이 유효하지 않게 됩니다.a. OCD solutions are invalid if used on structures that are significantly different from those used for development. Obviously, the addition of structural elements (layers, significant shape changes), material changes, and even significant dimensional changes render the developed simulation description or machine learning-based description of the stack invalid.
b. OCD의 광범위한 감도는 측정된 스택의 어떤 부분에서든 그러한 변화가 계측 품질의 해로운 저하를 초래할 수 있음을 의미한다. 이런 점에서 OCD 솔루션은 매우 섬세하며 '검증' 영역에서 이러한 이탈을 식별하기 위해 다양한 방어 메커니즘이 일반적으로 사용된다.b. The wide sensitivity of OCD means that such changes in any part of the measured stack can result in detrimental degradation of measurement quality. In this respect, OCD solutions are very delicate and various defense mechanisms are commonly used to identify these departures from the 'verification' zone.
c. 어떤 경우에는 기저층(또는 그 밖의 다른 층)가 비주기적이거나 OCD 솔루션을 갖는 데 필요한 다른 제약 조건을 준수하지 않는다. 이러한 경우, 기저층(또는 다른 층)에 관심 파라미터가 포함되어 있지 않더라도, 희망 층 내 관심 파라미터가 획득될 수 없다.c. In some cases, the base layer (or any other layer) is aperiodic or does not respect other constraints necessary to have an OCD solution. In this case, even if the base layer (or other layer) does not contain the parameter of interest, the parameter of interest in the desired layer cannot be obtained.
설계 변경에 대한 탄력성을 제공하는, R&D 환경을 위한 OCD.OCD for R&D environments, providing resilience to design changes.
a. R&D 환경에서는 이전 과제를 더욱 악화시키는 더욱 극단적인 상황이 제기된다. 제조 공정 개발 중에 설계 변경이 자주 발생한다. 이러한 각 변경은 일반적으로 관련된 모든 OCD 솔루션을 적용할 수 없게 만들고 새로운 디자인에 적용하려면 솔루션을 재개발(또는 최소한 조정)해야 한다.a. The R&D environment presents even more extreme situations that further exacerbate the previous challenges. Design changes frequently occur during manufacturing process development. Each of these changes typically renders any associated OCD solution inapplicable and requires the solution to be redeveloped (or at least adapted) to adapt to the new design.
b. 설명된 바와 같이, 매립된 하부층에서 설계 변경이 발생하는 경우에도 이러한 광학 방법의 언급된 광범위한 감도로 인해 그 위의 층에 대한 계측 솔루션을 변경해야 하는 경우가 많다.b. As explained, even when design changes occur in buried sublayers, the metrology solutions for the layers above often need to be changed due to the noted wide range of sensitivities of these optical methods.
머신 러닝(ML) 솔루션 사용 능력 및 참조 수 감소.Reduce the number of references and ability to use machine learning (ML) solutions.
a. 최근 몇 년 동안 ML 솔루션은 OCD 계측 해석에서 점점 더 중요한 역할을 담당해 왔다. 이들 방법에서, (예를 들어, TEM과 같은 상이한 계측 방법과 같은 다른 수단을 통해 획득된) 정확한 참조 데이터가 있는 샘플에 대해 OCD 측정의 세트가 수행된다. 그런 다음 ML 솔루션은 이 '훈련' 정보를 사용하여 유사한 구조물로부터의 측정값을 해석하는 방법(측정값 및 참조만 사용하거나 시뮬레이션 도구의 추가 정보를 사용하여)을 학습한다.a. In recent years, ML solutions have played an increasingly important role in OCD metrology interpretation. In these methods, a set of OCD measurements is performed on samples with accurate reference data (obtained through other means, e.g., different metrology methods, such as TEM). The ML solution then uses this 'training' information to learn how to interpret measurements from similar structures (either using just the measurements and references or using additional information from a simulation tool).
b. 지금까지 믿을 수 없을 정도로 강력한 ML 도구가 개발되었지만 본질적으로 상당한 양의 '훈련' 측정 및 참조가 필요하다. ML 솔루션이 관심 파라미터(POI)의 변형과 스택의 다른 파라미터의 변형을 해독하고 분리하는 방법을 학습하려면 이 광범위한 세트가 필요하다. ML 솔루션이 학습된 것과 상당히 상이한 스택 - 가령, 훈련 세션 동안 변하지 않은 파라미터의 변형과 관련 - 에 사용되는 경우 일반적으로 실패할 것이다.b. Although incredibly powerful ML tools have been developed to date, they inherently require a significant amount of 'training' measurements and referencing. This extensive set is needed for ML solutions to learn how to decode and separate variations of the parameter of interest (POI) from variations of other parameters in the stack. If an ML solution is used on a stack that is significantly different from the one on which it was learned - for example, involving variations in parameters that did not change during the training session - it will generally fail.
c. 다시 말하지만, OCD의 광범위한 감도는 광범위한 차원 파라미터 변화를 포괄하는 매우 많은 수의 샘플을 포함하는 훈련 데이터세트를 필요로 한다는 점에서 상당한 복잡성을 야기한다. 스택의 특정 영역에 대한 감도를 제한하는 기능은 참조 데이터 포인트의 수를 크게 줄인다. 더욱이, 이렇게 감소된 감도는 ML 도구를 크게 강화하고 안정화할 것인데 왜냐하면 이러한 민감도를 제거하기 위한 수학적 필터링 솔루션을 찾을 필요가 없기 때문이다.c. Again, the wide sensitivity of OCD introduces significant complexity in that it requires a training dataset containing a very large number of samples covering a wide range of dimensional parameter variations. The ability to limit sensitivity to specific regions of the stack significantly reduces the number of reference data points. Moreover, this reduced sensitivity will greatly strengthen and stabilize ML tools because there will be no need to find mathematical filtering solutions to remove this sensitivity.
복잡한 구조에 대한 계측, 특히 다이내 계측.Metrology of complex structures, especially in-die metrology.
a. 일반적으로 OCD 솔루션은 전용 영역, 즉 최종 기능에 사용되지 않는 웨이퍼의 희생 영역(일반적으로 웨이퍼 '스크라이브 라인')에서 사용된다. 이를 통해 측정된 패턴을 어느 정도 단순화할 수 있어 신뢰할 수 있는 OCD 솔루션과 더 나은 TTS가 가능하며, 중요한 것은 측정된 구조 아래에 배치할 패턴을 제어할 수 있다는 것인데, 이러한 패턴은 기능적 역할이 없으므로 OCD 측정과 충돌하거나 혼동하지 않도록 설계할 수 있다. 종종 평평한 금속 완충층, 단순한 패턴이 없는 층 또는 단순화된 패턴을 포함하는 하부층이 사용된다.a. Typically, OCD solutions are used in dedicated areas, i.e. sacrificial areas of the wafer that are not used for final functions (typically the wafer 'scribe line'). This allows some simplification of the measured patterns, allowing for reliable OCD solutions and better TTS, and importantly, it allows control over which patterns are placed underneath the measured structures, as these patterns have no functional role and therefore the OCD It can be designed so that it does not conflict with or confuse measurements. Often a flat metal buffer layer, a simple unpatterned layer, or an underlayer containing a simplified pattern is used.
b. 최근 몇 년 동안 실제 프로세스를 더욱 대표하는 위치, 특히 다이 내부, 즉 SC 다이의 기능 영역에서 나중에 기능 작동에 사용되는 실제 패턴에 대한 OCD를 측정하는 것이 점점 더 필요해지고 있다. 이러한 추세는 공정 제어 요구 사항이 점점 더 엄격해짐에 따라 관심 장치에 더 가까운 계측이 필요해짐에 따라 촉발되었다. 스크라이브 라인 측정과 달리 이러한 영역은 본질적으로 장치 설계에 따른 복잡성을 포함하여 하부층으로 구축되므로 단순화할 수 없다.b. In recent years, it has become increasingly necessary to measure OCD at locations more representative of the actual process, especially inside the die, i.e. in the functional areas of the SC die, for actual patterns that are later used for functional operation. This trend has been driven by increasingly stringent process control requirements, requiring instrumentation closer to the device of interest. Unlike scribe line measurements, these areas cannot be simplified as they are inherently built into the underlying layers, with complexity dependent on the device design.
c. 이들 기저 구조물에 대한 OCD의 감도는 종종 너무 높아서 이러한 다이내 계측 작업을 허용하지 않는다. 이는 하부층이 비주기적일 때 특히 그렇고, 이 경우 모델 기반 OCD 솔루션은 불가능하다.c. The sensitivity of OCD to these underlying structures is often too high to allow such in-die metrology operations. This is especially true when the underlying layer is aperiodic, in which case model-based OCD solutions are not possible.
공통 상부 영역을 공유하는 상이한 사이트들에 대한 단일 레시피.A single recipe for different sites sharing a common top area.
a. 설명된 바와 같이, 제조 중에 반도체 스택은 서로 다른 기능 요소가 서로 위에 배치된 다층 구조물이 된다. 이는 다중 금속-인터커넥트 레벨에서 특히 전형적이며, 특히 14개 이상의 레벨이 일반화되는 논리 인터커넥트에서 가장 두드러진다.a. As explained, during manufacturing the semiconductor stack becomes a multilayer structure with different functional elements placed on top of each other. This is particularly typical for multiple metal-interconnect levels, and is most noticeable in logic interconnects, where 14 or more levels are common.
b. 하부층에 대한 설명된 감도로 인해 동일한 최상부 층 레이아웃을 공유하지만 기저 구조물이 상이한 여러 사이트에는 별도의 전용 OCD 솔루션이 필요하다. 이러한 여러 사이트에 하나의 솔루션을 사용하는 기능은 OCD 솔루션에 유연성과 일반성을 모두 제공하므로 큰 가치가 있다. 하부층에 대한 감도가 크게 감소하면(이 감도가 완전히 제거되지는 않더라도) 최소한의 조정으로 서로 다른 사이트 간에 레시피를 쉽게 전송할 수 있다.b. Due to the described sensitivity to subfloor, multiple sites sharing the same top floor layout but with different underlying structures require separate dedicated OCD solutions. The ability to use one solution for these multiple sites is of great value as it provides both flexibility and generality to the OCD solution. The greatly reduced sensitivity to the lower layers (although this sensitivity is not completely eliminated) makes it easier to transfer recipes between different sites with minimal adjustments.
짧은 루프에서 전체 루프로 솔루션 전송.Transferring solution from short loop to full loop.
a. '짧은 루프(short-loop)'라는 용어는 최종 제품이 하부층 위에 놓이는 베어(bare)(또는 단순한) 기판에 특정 층을 제조하는 것과 관련이 있다. 짧은 루프 웨이퍼를 사용하면 R&D 중에 빠른 사이클 시간이 가능해지며, 이러한 하부층을 완전히 제작하지 않고도 제작 프로토콜을 최적화할 수 있는 중요한 방법을 제공한다.a. The term 'short-loop' relates to the fabrication of specific layers on a bare (or simple) substrate with the final product lying on top of the underlying layers. The use of short loop wafers allows for fast cycle times during R&D and provides an important way to optimize fabrication protocols without completely fabricating these sublayers.
b. 그러나 OCD 짧은 루프 및 전체 루프 스택의 경우 일반적으로 하부층과의 가벼운 상호 작용으로 인해 매우 상이한 반사율 데이터를 생성한다. 결과적으로 OCD 솔루션은 일반적으로 짧은 루프와 전체 루프에 대해 별도로 개발되므로 상당한 투자 오버헤드가 필요하다.b. However, OCD short loops and full loop stacks typically produce very different reflectance data due to light interaction with the underlying layer. As a result, OCD solutions are typically developed separately for short and full loops, requiring significant investment overhead.
관심 있는 하나 이상의 반도체 디바이스(SD) 부분과 관련된 신호를 선택하기 위해 하나 이상의 추가 방식을 선택하는 추가 방식을 제공하는 것이 유익할 수 있다. 선택은 예를 들어 위에서 언급한 방법이 부정확한 경우를 포함하여 다양한 경우에 사용될 수 있다. It may be beneficial to provide one or more additional ways to select signals associated with one or more semiconductor device (SD) portions of interest. Selection can be used in a variety of cases, including for example when the methods mentioned above are inaccurate.
다양한 텍스트 세그먼트에서 층에 대한 참조가 이루어지지만 이는 단지 SD 부분의 예일 뿐이다. 다수의 SD 부분은 서로 다른 z축 위치에 위치할 수 있고, 다수의 SD 부분은 패턴 구조물을 포함할 수 있고, 하나 이상의 층을 포함할 수 있고/있거나 층이 아닌 부분 중 하나를 포함할 수 있으며, 2개의 SD 부분이 동일한 z축 위치에 위치할 수 있는 등이다. References are made to layers in various text segments, but these are only examples of the SD portion. The plurality of SD portions may be located at different z-axis positions, the plurality of SD portions may include a pattern structure, may include one or more layers and/or may include one of a non-layer portion; , two SD parts can be located at the same z-axis position, etc.
다양한 텍스트 세그먼트에서 관련 SD 부분인 하나 이상의 상위 계층 및 비관련 SD 부분인 하나 이상의 하위 계층(하층)에 대한 참조가 이루어지지만, 이는 관련 SD 부분 및 비관련 SD 부분의 비제한적인 예일 뿐이다. In various text segments, reference is made to one or more upper layers (lower layers) that are relevant SD parts and one or more lower layers (lower layers) that are non-related SD parts, but these are only non-limiting examples of relevant and non-related SD parts.
하부층에 대한 측정 감도를 감소시키고 해석된 결과와 원하지 않는 층(예를 들어 하부층) 특성 사이의 상관관계를 감소시킬 수 있는 솔루션이 제공된다. 이 솔루션은 약한 파라미터(약함 - 스펙트럼에 미미한 영향을 가함 - 애플리케이션 및 조명된 구조 요소에 따라 다름)에 대한 감도를 높이고 일반적인 의미에서 파라미터 상관 관계를 해결하는 데 사용할 수 있다.A solution is provided that can reduce the measurement sensitivity to sublayers and reduce the correlation between interpreted results and undesired layer (e.g. sublayer) properties. This solution can be used to increase sensitivity to weak parameters (weak - have a minor effect on the spectrum - dependent on application and illuminated structural elements) and to resolve parameter correlations in a general sense.
이 솔루션은 관련 반도체 부분에 대한 감도를 높이고 비관련 반도체 부분에 대한 감도를 감소시켜 실제 반도체 디바이스를 기준으로 사용하는 것을 없애거나 최소한 줄여 계측 비용을 절감할 수 있다. This solution can reduce metrology costs by increasing sensitivity to relevant semiconductor parts and reducing sensitivity to unrelated semiconductor parts, eliminating or at least reducing the use of actual semiconductor devices as a reference.
솔루션은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현의 하나 이상의 관련 부분을 선택하는 것 및 하나 이상의 비관련 부분을 선택하는 것을 포함할 수 있다. The solution may include selecting one or more relevant portions and selecting one or more non-relevant portions of a time-domain representation of the wavelength-domain measurement data of light reflected by the patterned structure of the semiconductor device.
측정 데이터는 광대역 파장 범위에서 반사된 스펙트럼 진폭과 스펙트럼 위상을 포함할 수 있다. 대안으로 측정 데이터는 반사된 스펙트럼 진폭을 포함할 수 있고 스펙트럼 위상은 어떤 방식으로든 추정될 수 있다. Measurement data may include reflected spectral amplitude and spectral phase over a broad wavelength range. Alternatively, the measurement data can contain reflected spectral amplitudes and the spectral phase can be estimated in some way.
시간-영역 표현에서 반도체 디바이스 내 상이한 깊이(또는 상이한 높이 또는 상이한 z축 값)의 층과 관련된 기여는 일반적으로 시간-영역 표현에서 서로 다른 시간에 위치한다. Contributions associated with layers of different depths (or different heights or different z-axis values) within the semiconductor device are typically located at different times in the time-domain representation.
측정된 구조 높이가 수 마이크론인 경우 상부 영역과 하단 영역에서의 반사가 시간-영역 표현에서 잘 분리된다. When the measured structure height is a few microns, reflections from the top and bottom regions are well separated in the time-domain representation.
그러나 현재 솔루션으로 해결된 문제는 훨씬 더 나은 수직(z축) 해상도를 요구하는 고급 구조에도 적용 가능하며, 수십 나노미터에서 수십 나노미터 미만의 간격으로 떨어져 있는 층의 기여도를 분리할 수 있다. 층들 중 적어도 하나는 나노미터 규모의 깊이를 갖는 얇은 층일 수 있다. However, the problem addressed by the current solution is also applicable to advanced structures that require much better vertical (z-axis) resolution, allowing separation of contributions from layers spaced apart by tens of nanometers to less than a few tens of nanometers. At least one of the layers may be a thin layer with a depth on the nanometer scale.
방법은 하나 이상의 목표를 달성하기 위해 시간-영역 표현의 하나 이상의 관련 부분("TD 부분")을 선택할 수 있다 - 예를 들어 비관련 반도체 디바이스("SD") 부분(가령, 비관련 하부층)의 속성에 대한 감도를 줄여서, 하나 이상의 관련 SD 부분과 적어도 하나의 비관련 SD 부분 사이의 상관관계에 대한 감도를 감소시킨다. 추가로 또는 대안으로 - 하나 이상의 관련 SD 부분의 하나 이상의 속성에 대한 감도 감소를 최소화하기 위해 선택이 이루어질 수 있다. The method may select one or more relevant portions ("TD portions") of the time-domain representation - e.g., of an unrelated semiconductor device ("SD") portion (e.g., an unrelated underlying layer) - to achieve one or more goals. By reducing sensitivity to attributes, one reduces sensitivity to correlations between one or more related SD parts and at least one unrelated SD part. Additionally or alternatively - selections may be made to minimize reduction in sensitivity to one or more properties of one or more relevant SD portions.
하나 이상의 관련 SD 부분의 하나 이상의 속성에 대한 솔루션의 감도와 적어도 하나의 비관련 SD 부분의 하나 이상의 속성에 대한 솔루션의 감도 사이에 임의의 트레이드오프가 제공될 수 있다.Any trade-off may be provided between the sensitivity of the solution to one or more properties of one or more related SD parts and the sensitivity of the solution to one or more properties of at least one unrelated SD part.
아래에 자세히 설명된 모든 기술은 각 측정 특징에 대해 별도로 구현될 수 있다(및/또는 조명 및/또는 수집의 다양한 파장 범위에 별도로 적용될 수 있음)에 유의해야 한다. 측정 특징의 예는 편광, 입사각, 수집각, 방위각 등 중 적어도 하나를 포함할 수 있다. It should be noted that all techniques detailed below may be implemented separately for each measurement feature (and/or applied separately to different wavelength ranges of illumination and/or collection). Examples of measurement characteristics may include at least one of polarization, incident angle, collection angle, azimuth, etc.
선택은 하나 이상의 방식으로 획득될 수 있는 하나 이상의 선택 기준을 적용하도록 이루어질 수 있다.Selection may be made by applying one or more selection criteria that may be obtained in one or more ways.
예를 들어 - 시뮬레이션이 사용될 수 있음 - 모델 기반 결정을 적용하면 광 물질 상호작용을 설명하기 위한 시뮬레이션 도구(가령, 유한 요소의 엄격한 결합파 분석(RCWA: rigorous coupled-wave analysis))를 사용하여 반도체 디바이스로부터 예상되는 반사장을 계산할 수 있다. 여러 시뮬레이션을 실행하여 반도체 디바이스의 다양한 치수 및 재료 특성에 대한 반사 스펙트럼(및 대응하는 시간-영역 결과)을 제공한다(상이한 치수 및 재료 특성이 상이한 참조 반도체 디바이스에 의해 나타남). 여기에는 다양한 하부층 설계에 대해 실행할 수 있는 여러 계산을 수행하는 것도 포함될 수 있다. 시뮬레이션의 결과가 하나 이상의 선택 기준을 제공하기 위해 평가된다. 평가는 앞서 언급한 목표 중 하나를 달성할 수 있는 분리 방법을 찾는 것을 포함할 수 있다. For example - simulations can be used - applying model-based decisions can be used to describe semiconductor materials using simulation tools (such as finite element rigorous coupled-wave analysis (RCWA)) to account for light-matter interactions. The expected reflected field from the device can be calculated. Several simulations are run to provide reflection spectra (and corresponding time-domain results) for various dimensions and material properties of the semiconductor device (different dimensions and material properties are represented by different reference semiconductor devices). This may include performing several calculations that can be run for different subfloor designs. The results of the simulation are evaluated to provide one or more selection criteria. The evaluation may include finding a separation method that can achieve one of the previously mentioned goals.
또 다른 예를 들어, 결정은 실제 측정을 기반으로 할 수 있다. 하나 이상의 선택 기준은 참조 데이터가 있는 반도체 디바이스의 세트를 사용하여 식별될 수 있다. 예를 들어, 세트의 반도체 디바이스는 관련 상부 층을 공유할 수 있고 하부 층은 서로 상이할 수 있다. As another example, the decision may be based on actual measurements. One or more selection criteria may be identified using a set of semiconductor devices with reference data. For example, a set of semiconductor devices may share related top layers and the bottom layers may be different from each other.
하나 이상의 선택 기준의 결정은 시뮬레이션 및 실제 측정에 기초할 수 있다.Determination of one or more selection criteria may be based on simulations and actual measurements.
솔루션은 단일 관련 TD 부분 보다 많이 선택할 수 있다. Solutions can be chosen from more than a single related TD part.
각각의 관련된 TD 부분은 반도체 디바이스의 상이한 부분 및/또는 양태의 개별적인 해석을 허용할 수 있다. 예를 들어, 하나의 관련 부분은 스택 상단에 배치된 치수 특성에 대한 탁월한 선택성을 제공하고 해당 파라미터에 대한 고품질 계측을 가능하게 한다. 이 제1 파라미터가 해석되면 제2 TD 부분이 선택되어 반도체 디바이스의 속성에 대한 감도가 더 낮게 배치되지만 하부층에 대한 감도는 약간 증가한다. Each associated TD portion may allow individual interpretation of a different portion and/or aspect of the semiconductor device. For example, one relevant part provides excellent selectivity for dimensional properties placed at the top of the stack and enables high-quality measurements of those parameters. Once this first parameter is interpreted, the second TD portion is selected to provide lower sensitivity to the properties of the semiconductor device, but with slightly increased sensitivity to the underlying layers.
이제 추가 해석이 가능하지만 이전 단계에서 이미 알려진 상부 SD 부분을 사용하여 솔루션에 주입하면 이 두 번째 해석을 훨씬 더 안정적이고 강력하게 수행할 수 있다.Additional analyzes are now possible, but this second analysis can be performed much more reliably and robustly by injecting the solution using the upper SD part already known from the previous step.
관련 TD 부분을 선택하기 위한 또 다른 방법은 반도체 디바이스에 충돌하는 광의 복사 패턴을 기반으로 할 수 있다. Another method for selecting the relevant TD portion can be based on the radiation pattern of light impinging on the semiconductor device.
복사 패턴이 메인 로브와 하나 이상의 사이드로브를 포함하고, 반도체 디바이스의 최상층(또는 최상층의 일부)이 먼저 특정 사이드로브에 의해 조명되고 그 후에야 메인 로브에 의해 조명된다고 가정한다. 검출기에서 - 특정 사이드로브의 반사가 나타날 때 반도체 디바이스의 다른 층에서는 다른 반사가 없을 수 있다. 검출기에서 - 메인 로브의 반사가 나타날 때 반도체의 다른 층에서 나오는 다른 신호도 나타날 수 있으므로 검출기는 여러 층의 신호 합계를 감지한다. Assume that the radiation pattern includes a main lobe and one or more side lobes, and that the top layer (or part of the top layer) of the semiconductor device is first illuminated by a particular side lobe and only then by the main lobe. At the detector - when reflections from a particular sidelobe appear, there may be no other reflections from other layers of the semiconductor device. At the detector - When reflections from the main lobe appear, other signals from other layers of the semiconductor may also appear, so the detector detects the sum of the signals from several layers.
특정 사이드로브로부터의 반사가 메인 로브로부터의 반사보다 약하더라도, 사이드로브를 사용하여 최상층을 조명하는 모든 곳에서 반사된 광을 포함하고 메인 로브로부터의 반사가 제외된 TD를 선택하는 것이 실질적으로 상부 층으로부터의 정보만 제공할 수 있다. Even though the reflection from a particular sidelobe is weaker than the reflection from the main lobe, using the sidelobes to illuminate the top layer, choosing a TD that includes the reflected light everywhere and excludes the reflection from the main lobe is effectively the uppermost layer. Only information from the floor can be provided.
하나 이상의 관련 TD 부분의 선택은 비관련 TD 부분의 신호 필터링 - 비관련 TD 부분의 신호에 더 적은 가중치를 할당하는 등 - 이 뒤따를 수 있다. Selection of one or more relevant TD portions may be followed by filtering the signals of the non-relevant TD portions, such as assigning less weight to the signals of the non-relevant TD portions.
예를 들어, 시간-영역 컷오프는 계단 함수일 필요가 없고 오히려 영역 t2<t<t1 외부 기여도가 무시되는 윈도 필터일 필요가 있다. 이러한 윈도 필터는 관련 SD 부분의 희망 속성에 대한 감도를 높이고 비관련 SD 부분의 속성에 대한 상관 관계를 줄일 수 있다. For example, the time-domain cutoff need not be a step function, but rather a window filter in which contributions outside the region t 2 <t<t 1 are ignored. These window filters can increase sensitivity to desired attributes in relevant SD parts and reduce correlation to attributes in unrelated SD parts.
시간-영역에서 상이한 너비 및/또는 중심을 갖는 다수의 윈도 필터가 사용되어 파라미터 감도를 향상시키고 파라미터 상관관계를 분해할 수 있다.Multiple window filters with different widths and/or centers in the time-domain can be used to improve parameter sensitivity and resolve parameter correlations.
솔루션의 하나 이상의 기능, 가령, 파장-영역에서 시간-영역으로의 변환 자체, 및 측정 파라미터는 위에서 언급한 목표 중 하나를 달성하기 위해 임의의 방식으로 결정될 수 있다.One or more features of the solution, such as the wavelength-domain to time-domain conversion itself, and the measurement parameters may be determined in any way to achieve one of the above-mentioned goals.
솔루션 특징을 선택하면 수직 해상도, 솔루션 견고성 및/또는 서로 다른 SD 부분 간 분리 기능이 크게 향상될 수 있다.Selecting solution features can significantly improve vertical resolution, solution robustness, and/or separation between different SD parts.
솔루션의 특징의 결정은 시뮬레이션 및/또는 측정 기반을 기반으로 할 수 있다. 솔루션의 결과에 대한 하나 이상의 기능 값의 효과가 평가될 수 있으며 솔루션의 하나 이상의 목표를 준수하는 것으로 결정될 수 있다. Determination of the characteristics of the solution may be based on simulation and/or measurement basis. The effect of one or more feature values on the outcome of the solution may be evaluated and determined to comply with one or more goals of the solution.
특징을 결정하는 것은 예를 들어 방출된 광 및/또는 검출된 광의 스펙트럼을 전처리하는 것을 포함할 수 있다.Determining the characteristics may include, for example, preprocessing the spectrum of the emitted and/or detected light.
스펙트럼의 다양한 파장 범위는 스택에 대한 다양한 침투 깊이를 가질 수 있으며 본질적으로 원하는 수직 선택성을 일부 제공한다. 따라서 분석에 사용되는 스펙트럼 범위를 좁히는 방법이 사용될 수 있다. 또 다른 가능성은 스펙트럼에 가중치를 부여하고 특히 스펙트럼 가장자리(UV 및 IR 부분)에 필터를 적용하여 TD 변환 성능을 향상시키는 것이다.Different wavelength ranges in the spectrum can have different penetration depths into the stack and inherently provide some of the desired vertical selectivity. Therefore, methods to narrow the spectral range used for analysis can be used. Another possibility is to improve TD conversion performance by weighting the spectrum and applying filters, especially to the spectral edges (UV and IR parts).
도 4a는 반도체 디바이스 계측을 위한 방법(400)의 예이다. Figure 4A is an example of a method 400 for semiconductor device metrology.
방법(400)은 반도체 디바이스의 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하는 단계(410)에서 시작할 수 있다.Method 400 may begin at step 410 of generating a time-domain representation of wavelength-domain measurement data of light reflected by a patterned structure of a semiconductor device.
이 반도체 디바이스는 측정된 반도체 디바이스라고도 한다.This semiconductor device is also called a measured semiconductor device.
단계(410) 동안 사용되는 파장-영역에서 시간-영역으로의 변환("변환")은 임의의 방식으로 결정될 수 있다. 예를 들어 변환은 빛의 다양한 파장 성분의 침투 깊이(측정된 반도체 디바이스 내)를 기반으로 결정될 수 있다.The wavelength-domain to time-domain conversion (“transformation”) used during step 410 may be determined in any manner. For example, conversion can be determined based on the penetration depth (within the measured semiconductor device) of various wavelength components of light.
어떤 파장이 반도체 디바이스의 각 부분을 관통하는지 결정하기 위해 서로 다른 침투 깊이가 사용될 수 있다. 예를 들어 특정 파장이 관련 부분만 투과하는 경우 이 특정 파장을 사용하는 것이 유리할 수 있다. 상이한 파장의 침투 깊이가 사용되어 (평가된 반도체 디바이스에 충돌하는 광으로부터) 파장을 제거하고/하거나 파장-영역 측정 데이터의 상이한 파장에 가중치를 적용(또는 그 밖의 다른 방식으로 중요도를 증가 또는 감소)할 수 있다.Different penetration depths can be used to determine which wavelengths penetrate each part of the semiconductor device. For example, it may be advantageous to use a specific wavelength if that wavelength only transmits the relevant part. Penetration depths of different wavelengths are used to remove wavelengths (from light impinging on the semiconductor device being evaluated) and/or to weight (or otherwise increase or decrease importance of) different wavelengths in the wavelength-domain measurement data. can do.
방법(400)은 단계(420) 동안 사용될 하나 이상의 선택 기준을 수신 및/또는 결정하는 단계(430)를 더 포함할 수 있다. Method 400 may further include step 430 of receiving and/or determining one or more selection criteria to be used during step 420.
단계(410 및 430) 다음에 단계(420)가 이어질 수 있다. Steps 410 and 430 may be followed by step 420.
단계(420)는 하나 이상의 관련 TD 부분 및 적어도 하나의 비관련 TD 부분을 선택하는 것을 포함할 수 있다.Step 420 may include selecting one or more relevant TD portions and at least one unrelated TD portion.
하나 이상의 관련 TD 부분을 선택하는 것은 하나 이상의 선택 기준을 적용하는 것을 포함할 수 있다. 하나 이상의 선택 기준은 하나 이상의 규칙일 수도 있고, 머신 러닝 프로세스, 신경망 등을 이용하여 적용될 수도 있다. Selecting one or more relevant TD portions may include applying one or more selection criteria. One or more selection criteria may be one or more rules, or may be applied using a machine learning process, neural network, etc.
z축은 반도체 디바이스의 깊이를 따라 전파된다. 예를 들어, 상이한 층들이 상이한 z축 좌표 상에 위치할 수 있다. The z-axis propagates along the depth of the semiconductor device. For example, different layers may be located on different z-axis coordinates.
단계(420)은 임의의 수의 관련 TD 부분을 선택하는 것을 포함할 수 있다. Step 420 may include selecting any number of relevant TD portions.
단계(420)는 하나 이상의 관련 TD 부분을 선택하기 위해 적용될 하나 이상의 선택 기준을 획득하는 것(단계(430))을 포함할 수 있거나 그에 선행될 수 있다. Step 420 may include or be preceded by obtaining one or more selection criteria to be applied to select one or more relevant TD portions (step 430).
단계(420) 동안 이루어진 선택은 적어도 부분적으로 다음 중 하나 이상에 기초할 수 있다: The selection made during step 420 may be based, at least in part, on one or more of the following:
a. 반도체 디바이스 내의 다수의 SD 부분 중 적어도 하나의 관련 SD 부분의 Z축 위치. 예를 들어, 방법은 하나 이상의 관련 SD 부분의 하나 이상의 z축 위치를 수신하고 이에 따라 선택을 수행할 수 있다. 예를 들어, 이전 예에서는 SD의 하나 이상의 상부 층을 선택하고 SD의 하나 이상의 하부 층을 무시하기 위해 컷오프 기반 선택이 이루어졌다. a. Z-axis location of at least one associated SD portion among multiple SD portions in a semiconductor device. For example, the method may receive one or more z-axis positions of one or more relevant SD portions and perform selection accordingly. For example, in the previous example a cutoff based selection was made to select one or more upper layers of SD and ignore one or more lower layers of SD.
b. 하나 이상의 SD 부분 디바이스의 하나 이상의 속성. b. One or more properties of one or more SD partial devices.
c. 하나 이상의 DS 부분의 하나 이상의 속성에 대한 방법(400)의 감도. c. Sensitivity of method 400 to one or more properties of one or more DS portions.
d. 하나 이상의 관심 파라미터 중 적어도 하나의 파라미터. d. At least one parameter of one or more parameters of interest.
e. 조명 조건 및/또는 수집 조건, 가령, 편광일 수 있는 적어도 하나의 측정 조건, e. at least one measurement condition, which may be illumination conditions and/or collection conditions, such as polarization;
단계(420) 동안 이루어진 선택은 하나 이상의 선택 기준을 적용하는 것을 포함할 수 있다. 선택 기준은 시뮬레이션, 실제 측정 등 어떤 방식으로든 결정될 수 있다. The selection made during step 420 may include applying one or more selection criteria. Selection criteria can be determined in any way, including simulations or actual measurements.
속성은 방법(400)에 의해 수신되거나 임의의 방식으로, 가령, 시뮬레이션으로, 실제 측정에 기반하여, 그 밖의 다른 방식으로, 결정될 수 있다. The properties may be received by method 400 or determined in any manner, such as in a simulation, based on actual measurements, or in any other manner.
단계(420) 다음에는 하나 이상의 관련 TD 부분을 사용하여 처리를 수행함으로써 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정값을 결정하는 단계(490)가 이어질 수 있다. Step 420 may be followed by step 490 of determining one or more measurements of one or more parameters of interest of the pattern structure by performing processing using one or more relevant TD portions.
하나 이상의 비관련 TD 부분에 포함된 신호는 무시될 수 있다. 대안으로 - 이들은 고려될 수 있지만 하나 이상의 관련 TD 부분의 신호보다 덜 중요하다.Signals contained in one or more non-relevant TD parts may be ignored. Alternatively - these may be considered but are less important than the signals of one or more relevant TD parts.
도 4b는 반도체 디바이스 계측을 위한 방법(401)의 예이다. 4B is an example of a method 401 for semiconductor device metrology.
방법(401)은 추가 정보를 수신하는 단계(411)를 포함한다는 점에서 방법(400)과 차이 난다. 추가 정보는 예를 들어 단계(410) 등을 적용함으로써 실행되지 않는 반도체 디바이스의 측정일 수 있다. Method 401 differs from method 400 in that it includes a step 411 of receiving additional information. The additional information may be, for example, measurements of the semiconductor device that are not performed by applying step 410 or the like.
단계(411) 및 단계(420) 다음에는 시간-영역 표현의 하나 이상의 관련 부분을 사용하고 추가 정보를 사용하여 처리를 수행함으로써 패턴 구조물의 관심 있는 하나 이상의 파라미터의 하나 이상의 측정값을 결정하는 단계(492)가 이어진다. Steps 411 and 420 are followed by determining one or more measurements of one or more parameters of interest of the pattern structure by using one or more relevant portions of the time-domain representation and performing processing using additional information ( 492) follows.
도 4c는 방법(400)의 단계(430)의 예를 도시한다. Figure 4C shows an example of step 430 of method 400.
단계(430)는 하나 이상의 기준 반도체 디바이스의 계측 시뮬레이션에 기초하여 하나 이상의 선택 기준을 결정하는 단계(450)를 포함할 수 있다. Step 430 may include determining 450 one or more selection criteria based on metrology simulations of one or more reference semiconductor devices.
시뮬레이션은 예를 들어 하나 이상의 SD 부분(예를 들어 비관련 SD 부분)의 하나 이상의 속성에 의해 서로 다를 수 있는 참조 반도체 디바이스에 대한 것일 수 있다. The simulation may be for a reference semiconductor device that may differ from each other, for example by one or more properties of one or more SD parts (eg unrelated SD parts).
상이한 참조 반도체 디바이스는 측정된 반도체 디바이스의 모델에 (적어도 하나 이상의 비관련 SD 부분의) 변경사항을 도입함으로써 결정할 수 있다. A different reference semiconductor device can be determined by introducing changes (in at least one non-relevant SD portion) to the model of the measured semiconductor device.
변경사항은 예를 들어 적어도 하나의 SD 부분의 재료 변경, 적어도 하나의 SD 부분의 하나 이상의 요소의 모양 및 크기 중 적어도 하나의 변경, 적어도 하나의 SD 부분의 위치 변경, 하나의 SD 부분 생략, 하나 이상의 요소의 추가 등을 포함할 수 있다. The changes may include, for example, changing the material of at least one SD part, changing at least one of the shape and size of one or more elements of at least one SD part, changing the position of at least one SD part, omitting one SD part, one It may include addition of the above elements.
다양한 속성을 시뮬레이션함으로써 시뮬레이션은 하나 이상의 SD 부분의 하나 이상의 속성에 대한 방법(400)의 감도를 찾을 수 있다.By simulating various properties, the simulation can find the sensitivity of method 400 to one or more properties of one or more SD portions.
단계(450)는 (a) 단계(490) 동안 측정될 상이한 관심 파라미터를 시뮬레이션하는 것(단계 452), 및 (b) 적어도 하나의 측정 조건의 상이한 값을 시뮬레이션하는 것(단계(454))하는 것 중 적어도 하나에 의해 계측을 시뮬레이션하는 것을 포함할 수 있다. 측정 조건은 조명 조건, 수집 조건 또는 이들의 조합일 수 있다. Step 450 includes (a) simulating different parameters of interest to be measured during step 490 (step 452), and (b) simulating different values of at least one measurement condition (step 454). It may include simulating the measurement by at least one of the following: Measurement conditions may be lighting conditions, collection conditions, or a combination thereof.
단계(452) 및/또는 단계(454)는 하나 이상의 참조 반도체 디바이스를 시뮬레이션할 때 적용될 수 있다.Step 452 and/or step 454 may be applied when simulating one or more reference semiconductor devices.
임의의 참조 반도체 디바이스는 하나 이상의 양태에서 측정된 반도체 디바이스와 상이할 수 있지만, 적어도 하나의 다른 양태에서는 유사할 수 있다. 예를 들어, 하나 이상의 관련 SD 부분은 동일하게 유지될 수 있지만 하나 이상의 비관련 SD 부분에는 하나 이상의 차이점이 도입될 수 있다.Any reference semiconductor device may differ from the measured semiconductor device in one or more aspects, but may be similar in at least one other aspect. For example, one or more related SD parts may remain the same, but one or more unrelated SD parts may have one or more differences introduced.
단계(430)는 적어도 하나의 비관련 SD 부분의 적어도 하나의 속성이 서로 상이한 상이한 참조 반도체 디바이스의 계측 측정치에 기초하여 하나 이상의 선택 기준을 결정하는 단계(460)를 포함할 수 있다. 상이한 참조 반도체 디바이스는 측정된 반도체 디바이스의 패턴 구조물의 적어도 일부를 포함할 수 있다. Step 430 may include determining 460 one or more selection criteria based on metrology measurements of different reference semiconductor devices that differ from each other in at least one attribute of the at least one unrelated SD portion. The different reference semiconductor device may include at least a portion of the pattern structure of the measured semiconductor device.
단계(430)는 적어도 하나의 비관련 SD 부분의 적어도 하나의 속성이 서로 상이한 상이한 참조 반도체 디바이스의 실제 또는 추정된 계측 측정치에 기초하여 하나 이상의 선택 기준을 결정하는 단계(470)를 포함할 수 있다.Step 430 may include determining 470 one or more selection criteria based on actual or estimated metrology measurements of different reference semiconductor devices that differ from each other in at least one attribute of the at least one unrelated SD portion. .
상이한 참조 반도체 디바이스는 짧은 루프 반도체 디바이스와 긴 루프 반도체 디바이스를 포함할 수 있다. 짧은 루프 반도체 디바이스와 긴 루프 반도체 디바이스 모두는 측정되는 반도체 디바이스의 패턴 구조물의 적어도 일부를 포함할 수 있다. 짧은 루프 반도체 디바이스는 본질적으로 (a) 반도체 디바이스의 패턴 구조물 및 기판 의 적어도 일부로 구성될 수 있다. 긴 루프 반도체 디바이스는 측정되는 반도체 디바이스의 전체 부분을 실질적으로 포함할 수 있다.Different reference semiconductor devices may include short loop semiconductor devices and long loop semiconductor devices. Both short loop semiconductor devices and long loop semiconductor devices can include at least a portion of the pattern structure of the semiconductor device being measured. A short loop semiconductor device may consist essentially of (a) at least a portion of a pattern structure and a substrate of the semiconductor device. A long loop semiconductor device can comprise substantially the entire portion of the semiconductor device being measured.
단계(440)는 반도체 디바이스로부터의 복사선의 상이한 로브의 실제 또는 추정된 반사에 기초하여 하나 이상의 선택 기준을 결정하는 단계(480)를 포함할 수 있다.Step 440 may include determining 480 one or more selection criteria based on actual or estimated reflections of different lobes of radiation from the semiconductor device.
로브는 시뮬레이션된 복사선 로브 또는 실제 복사선 로브일 수 있다. 반도체 디바이스의 패턴 구조물에 의해 반사된 광은 상이한 로브를 포함할 수 있다. The lobes may be simulated radiation lobes or actual radiation lobes. Light reflected by the patterned structure of a semiconductor device may include different lobes.
예를 들어, 단계(480)는 반도체 디바이스의 패턴 구조물의 적어도 일부로부터 광 사이드로브의 반사의 측정 데이터를 포함하는 관련 TD 부분을 선택하기 위한 선택 기준을 결정하는 단계를 포함할 수 있다.For example, step 480 may include determining selection criteria for selecting a relevant TD portion that includes measurement data of reflections of optical sidelobes from at least a portion of a pattern structure of the semiconductor device.
광 사이드로브는 반도체 디바이스의 패턴 구조물의 적어도 일부분에 광의 메인 로브가 충돌하기 전에 반도체 디바이스의 패턴 구조물의 적어도 부분에 충돌한다.The sidelobes of light impact at least a portion of the pattern structure of the semiconductor device before the main lobe of light impacts at least a portion of the pattern structure of the semiconductor device.
선택 기준은 반도체 디바이스의 패턴 구조물에 의해 반영된 메인 로브의 측정 데이터를 무시하는 것을 포함할 수 있다.The selection criteria may include ignoring the measurement data of the main lobe reflected by the pattern structure of the semiconductor device.
도 5는 측정된 반도체 디바이스들 간에 비교하는 방법(500)을 예시한다.Figure 5 illustrates a method 500 of comparing between measured semiconductor devices.
방법(500)은 단계(510, 520 및 530)를 포함할 수 있다. Method 500 may include steps 510, 520, and 530.
단계(510)는 제1 측정 반도체 디바이스의 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치를 획득하는 것을 포함할 수 있다. 하나 이상의 관심 파라미터에 대한 하나 이상의 측정치는 방법(400 및 401) 중 하나를 사용하여 생성된다.Step 510 may include obtaining one or more measurements of one or more parameters of interest of the pattern structure of the first measuring semiconductor device. One or more measurements of one or more parameters of interest are generated using one of methods 400 and 401.
단계(520)는 제2 측정 반도체 디바이스의 패턴 구조물의 하나 이상의 관심 파라미터에 대한 하나 이상의 측정치를 획득하는 것을 포함할 수 있다. 하나 이상의 관심 파라미터에 대한 하나 이상의 측정치는 방법(400 및 401) 중 하나를 사용하여 생성된다.Step 520 may include obtaining one or more measurements of one or more parameters of interest of the pattern structure of the second measuring semiconductor device. One or more measurements of one or more parameters of interest are generated using one of methods 400 and 401.
단계(510 및 520) 다음에는 (a) 제1 반도체 디바이스의 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치를 (b) 제2 반도체 디바이스의 패턴 구조물의 하나 이상의 관심 파라미터의 하나 이상의 측정치에 비교하는 단계(530)가 뒤 따른다. 비교는 하나 이상의 비교 결과를 제공한다.Steps 510 and 520 are followed by (a) comparing one or more measurements of one or more parameters of interest of the pattern structure of the first semiconductor device to (b) one or more measurements of one or more parameters of interest of the pattern structure of the second semiconductor device. Step 530 follows. Comparison provides one or more comparison results.
비교는 셋 이상의 반도체 디바이스의 패턴 구조물의 하나 이상의 관심 파라미터에 대한 둘 이상의 측정치 사이에서 이루어질 수 있다.Comparisons may be made between two or more measurements of one or more parameters of interest of patterned structures of three or more semiconductor devices.
비교 결과는 예를 들어, 반도체 디바이스들 사이의 차이를 결정하기 위해, 잠재적인 결함 또는 고장을 나타내기 위해, 공정 변동을 나타내기 위해, 또는 그 밖의 다른 목적으로 처리될 수 있다.The comparison results may be processed, for example, to determine differences between semiconductor devices, to indicate potential defects or failures, to indicate process variations, or for other purposes.
도 6은 상부 패턴(641) 및 하부 패턴(642)을 통과하는 비아(643)를 포함하는 패턴 구조물(640)의 단면의 예를 예시하며, 이들은 서로 이격되어 있고 반도체 디바이스의 다수의 비반사 층(644)을 통과한다. 6 illustrates an example of a cross-section of a pattern structure 640 including vias 643 passing through top pattern 641 and bottom pattern 642, which are spaced apart from each other and multiple non-reflective layers of a semiconductor device. Passes (644).
패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현은 (i) 상부 패턴(641)의 조명으로부터 발생하는 제1 피크 세트, 및 (ii) 상부 패턴(641)과 하부 패턴(642) 간 거리로 인한, 피크의 제1 세트로부터 이격된 피크의 제2 세트를 포함할 것이다.A time-domain representation of the wavelength-domain measurement data of light reflected by the pattern structure consists of (i) a first set of peaks resulting from illumination of the upper pattern 641, and (ii) the upper pattern 641 and lower pattern 642. ) will include a second set of peaks spaced apart from the first set of peaks due to the distance between them.
일반적으로 광(패턴 구조물을 조명하는 광)은 복잡한 3D 모양을 가질 수 있는 패턴 구조물(일반적으로 주기적일 수 있고/있거나 격자를 포함할 수 있음)의 여러 기능과 상호작용할 수 있으므로, 시간-영역으로 더욱 변환되는 반환된 측정 신호(스펙트럼/위상)가 복잡한 정보를 포함할 것이며, 이 복잡한 정보로부터 관심 파라미터(들)(가령, TCD 등)를 수집하는 것이 가능할 것이다. In general, light (the light that illuminates the patterned structure) can interact with multiple features of the patterned structure (which can typically be periodic and/or contain a grating), which can have complex 3D shapes, and thus can be used in the time-domain. The returned measurement signal (spectrum/phase), which is further converted, will contain complex information, from which it will be possible to gather the parameter(s) of interest (eg TCD, etc.).
주파수 확장frequency extension
계측을 위해 시간-영역(TD) 접근법을 사용하는 방법에 상당한 개선이 제공될 수 있다. 구체적으로, 앞서 설명한 방법은 구조물의 시간-영역 임펄스 응답(TDIR)을 추론하기 위해 광대역 전계 반사율(즉, 복소 반사율) 측정을 사용한다. Significant improvements can be provided in methods using time-domain (TD) approaches for metrology. Specifically, the previously described method uses broadband field reflectance (i.e., complex reflectance) measurements to infer the time-domain impulse response (TDIR) of the structure.
TDIR의 상이한 부분들은 상이한 시간에 발생하는 반사와 관련되어 측정된 스택의 상이한 영역에서 반사되는 것과 연관될 수 있다. Different portions of the TDIR can be associated with reflections from different regions of the measured stack, with reflections occurring at different times.
이러한 방법을 사용하면 하부층에 대한 감도가 감소되고 관심 영역에 대한 계측이 향상된다.Using these methods, sensitivity to underlying layers is reduced and metrology of the region of interest is improved.
이러한 방법의 한 가지 속성은 획득된 수직 분해능(vertical resolution)이다. 일반적으로 수직 분해능은 스펙트럼 대역폭에 의해 결정되며 (대략적인 근사치로) 와 같이 추정할 수 있다One property of this method is the vertical resolution achieved. In general, vertical resolution is determined (to a rough approximation) by the spectral bandwidth. It can be estimated as
여기서, 는 구조물과 연관된 유효 굴절률이고, 및 는 최소 및 최대 파장이다. 상이한 방법이 를 추정하기 위해 채용될 수 있다.here, is the effective refractive index associated with the structure, and are the minimum and maximum wavelengths. different methods can be employed to estimate .
수직 간격이 보다 작은 스택의 영역은 TD 방법을 사용하여 쉽게 분리할 수 없으므로 적용 가능성이 크게 제한된다. UV-IR 스펙트럼 범위를 사용하는 표준 산란계를 사용하면, 일반적인 수직 분리가 수십 또는 심지어 수백 nm임을 추론할 수 있는데, 이는 오늘날의 많은 하이엔드 반도체 구조물의 두께가 TD 방법의 접근보다 낮다는 것을 의미한다.vertical spacing Smaller regions of the stack cannot be easily separated using TD methods, greatly limiting their applicability. Using standard scatterometry using the UV-IR spectral range, it can be inferred that typical vertical separations are tens or even hundreds of nm, meaning that the thicknesses of many of today's high-end semiconductor structures are lower than the TD method's approach. .
제안된 솔루션은 수직 제한을 해결하고 위에 주어진 이론적 한계를 넘어 결과 해상도를 향상시키는 알고리즘 방식을 제공한다.The proposed solution provides an algorithmic approach to address the vertical limitation and improve the resulting resolution beyond the theoretical limits given above.
설명한 대로 TD 방법의 분해능 제한은 측정 스펙트럼 대역폭(수학식 1)에 따라 결정된다. 현재 솔루션은 인위적인 추정을 통해 측정된 스펙트럼을 확장할 수 있으며, 이는 측정된 구조에 대한 추가 통찰력을 제공하지 않지만 향상된 TD(수직) 분해능을 제공한다.As explained, the resolution limit of the TD method is determined by the measurement spectral bandwidth (Equation 1). Current solutions can extend the measured spectrum through artificial extrapolation, which does not provide additional insight into the measured structure but provides improved vertical (TD) resolution.
전체 TD 방법의 실패로 이어질 수 있는 잘못된 스펙트럼 확장을 방지하기 위해 정확한 외삽법을 제공할 필요가 있는데, 이는 결국 이익보다 해로움을 더 많이 초래한다.It is necessary to provide accurate extrapolation to prevent incorrect spectral broadening, which can lead to failure of the entire TD method, which ultimately causes more harm than good.
UV 및 IR 범위 모두에 대한 스펙트럼 외삽법이 유리하지만, 스펙트럼을 UV로 확장하는 것이 훨씬 더 중요하다는 점에 유의해야 하는데, 이는 예상되는 분해능 개선이 눈에 띄게 더 뚜렷할 것이기 때문이다(수학식 1 참조).It should be noted that although spectral extrapolation to both the UV and IR ranges is advantageous, it is much more important to extend the spectrum into the UV, as the expected resolution improvement will be noticeably more pronounced (Equation 1 reference).
이러한 스펙트럼 외삽을 얻는 방법에는 모델 기반 외삽, 참조 기반 외삽, 물리적 인수 기반 외삽 등 여러 가지 방법이 있다.There are several ways to obtain this spectral extrapolation, including model-based extrapolation, reference-based extrapolation, and physical argument-based extrapolation.
모델 기반 외삽에는 대부분의 경우 측정되는 구조물이 (대략) 알려진 기하학적 요소의 주기적인 배열이라는 사실을 사용할 수 있는 하나 이상의 방법이 포함될 수 있으며, 여기서, 모델 기반 반사 스펙트럼이 광-물질 시뮬레이션을 사용해 추론될 수 있다.Model-based extrapolation may involve one or more methods that can take advantage of the fact that in most cases the structure being measured is a periodic array of (approximately) known geometric elements, where model-based reflection spectra can be inferred using light-matter simulations. You can.
공칭 스택 설명을 사용하면, 시뮬레이션된 스펙트럼을 측정된 범위를 넘어서는 파장으로 확장하고 결과를 측정된 데이터 세트에 추가할 수 있다. 측정된 대역폭을 넘어서는 파장으로 모델을 확장하는 것은 간단하다(종종 사용 가능하거나 물리적 고려 사항에서 얻을 수 있는 이러한 파장에서 스택 재료의 광학 특성에 대한 정보만 필요하다).Using a nominal stack description, it is possible to extend the simulated spectrum to wavelengths beyond the measured range and add the results to the measured data set. Extending the model to wavelengths beyond the measured bandwidth is straightforward (often only information is needed about the optical properties of the stack materials at these wavelengths, which is available or can be obtained from physical considerations).
이 접근법을 단순하게 구현하면 시뮬레이션된 스펙트럼과 측정된 스펙트럼 사이에 불연속성이 발생할 수 있다. 측정된 스펙트럼(또는 측정된 스펙트럼과 해당 지역 파생물)을 지속적으로 확장하도록 외삽된 스펙트럼을 수정하는 평활화 알고리즘을 구현하여 이러한 비현실적인 확장을 방지할 수 있다.Simple implementation of this approach may lead to discontinuities between the simulated and measured spectra. This unrealistic broadening can be prevented by implementing a smoothing algorithm that modifies the extrapolated spectrum to continuously broaden the measured spectrum (or the measured spectrum and its local derivatives).
측정 자체를 사용하여 이 확장에 사용된 모델을 개선할 수 있는데, 스택의 대략적인 특성을 제공하는 예비 해석을 실행하고 파생된 치수를 모델 기반 외삽의 기초로 사용한다. 분명히, 이 첫 번째 단계는 하부층으로 인한 '오염'으로 인해 어려움을 겪게 되지만 대략적인 정도만 필요하므로 유도된 오류가 제한될 수 있다.The measurements themselves can be used to improve the model used in this extension, by running preliminary analyzes that provide approximate characteristics of the stack and using the derived dimensions as the basis for model-based extrapolation. Obviously, this first step suffers from 'contamination' by the underlying layer, but since only an approximation is needed, the induced errors may be limited.
다음과 같이 재귀적으로 수행하는 것도 가능합니다: 일부 스택 설명에 대한 예비 추측은 먼저 스펙트럼 확장 계산에 사용되고 측정에 추가된다. 해석 회귀 프로세스(즉, 스택 파라미터가 변경되고 계산 결과가 측정과 비교됨)의 각 지점에서 스펙트럼은 매우 넓은 스펙트럼 범위에서 시뮬레이션된다. 측정 범위를 벗어난 스펙트럼 부분이 측정에 추가된다. 이제 시뮬레이션 및 측정된 스펙트럼(시뮬레이션에 의해 확장된 측정된 스펙트럼 포함)이 모두 VTS를 거쳐 비교된다. 이 접근 방식은 향상된 결과를 제공할 수 있다.It is also possible to do it recursively like this: A preliminary guess for some stack description is first used in the spectral extension calculation and added to the measurements. At each point in the analytical regression process (i.e. stack parameters are changed and the calculation results are compared with measurements) the spectrum is simulated over a very wide spectral range. Parts of the spectrum outside the measurement range are added to the measurement. Now both simulated and measured spectra (including measured spectra expanded by simulation) are compared via VTS. This approach can provide improved results.
참조 기반 외삽 - 여기서는 단일 외삽이 모든 측정에 사용된다(위의 첫 번째 경우처럼 '명목 스택 사용'). 그러나 이 명목의 선택은 레시피 생성 단계에서 수행되는데, 이러한 '명목상' 스택의 큰 세트가 계산되어 참조가 있는 샘플 세트를 분석하는 데 사용된다. 최상의 결과를 제공하는 선택된 명목상은 이후 외삽을 위해 사용될 수 있다.Reference-based extrapolation - here a single extrapolation is used for all measurements ('Use nominal stack' as in the first case above). However, the selection of these nominals is performed at the recipe generation stage, where a large set of these 'nominal' stacks are computed and used to analyze the referenced set of samples. The selected nominal giving the best results can then be used for extrapolation.
여기에서 참조하는 것은 실제 치수 값을 의미할 수 있다. 하부층만 의도적으로 변경된 경우(가령, 짧은/전체 루프) 동일한 웨이퍼에 다른 샘플이나 사이트를 갖는 것이 더 간단할 수 있다. 이들 역시 (외부 치수 계측 없이도) '참조' 역할을 할 수 있으며, 외삽을 위한 '최적의 스펙트럼'이 선택되어 동일한 하부층을 가진 모든 샘플에 가장 유사한 결과를 제공한다(즉, 최상의 하부층 독립성).References herein may refer to actual dimensional values. It may be simpler to have different samples or sites on the same wafer if only the underlying layer is intentionally changed (e.g., short/full loops). These too can act as a 'reference' (even without external dimensional measurements) and the 'optimal spectrum' for extrapolation is selected, giving the most similar results for all samples with the same sublayer (i.e. best sublayer independence).
물리적 인수 기반 외삽 - 필드 반사율이 일부 특정 속성을 충족해야 함을 알 수 있다. 이러한 요구 사항 중 하나는 반사된 필드의 실수 부분과 허수 부분이 Kramers-Kronig(KK) 관계를 충족해야 한다는 것이다. 이러한 적분 관계는 측정된 영역에서 알려진 데이터를 기반으로 외삽된 스펙트럼에 제한을 가한다. (상기 방법이나 다른 방법을 사용하여) 임의의 외삽 근사치를 얻은 후 KK 관계를 사용하여 외삽을 보정하여 전체 외삽 오류를 줄일 수 있다.Extrapolation based on physical arguments - it can be seen that the field reflectance must meet some specific properties. One of these requirements is that the real and imaginary parts of the reflected field must satisfy the Kramers-Kronig (KK) relationship. These integral relationships impose constraints on the extrapolated spectrum based on known data in the measured region. After obtaining an arbitrary extrapolation approximation (using the above method or other methods), the overall extrapolation error can be reduced by correcting the extrapolation using the KK relationship.
이들 KK 관계는 스펙트럼 외삽을 위한 추가 입력 없이도 사용될 수 있다: 측정된 데이터세트를 KK 관계를 만족하는 기본 함수 세트에 투영함으로써, 외삽을 간단하게 얻을 수 있다(A.B. Kuzmenko,'Kramers-Kronig Constrained Variational Analysis of Optical Spectra', Review of Scientific Instruments 76, 083108 (2005)에 설명됨).These KK relations can be used without additional input for spectral extrapolation: by projecting the measured dataset onto a set of basis functions that satisfy the KK relations, the extrapolation can be obtained simply (AB Kuzmenko, 'Kramers-Kronig Constrained Variational Analysis of Optical Spectra', Review of Scientific Instruments 76 , 083108 (2005)).
특히 '장파장' 영역으로 추정할 때 일부 스택은 근사 설명으로 처리될 수 있다: mid-IR에서는 '효과적인 매체' 또는 기타 단순화된 접근 방식이 매우 정확할 수 있지만 스택에 대한 자세한 설명은 필요하지 않다. 이 접근 방식을 통해 우리는 고정밀 스펙트럼 외삽을 얻기 위한 수단으로 MIR 고유의 낮은 감도를 사용한다.Some stacks, especially when extrapolating to the 'long wavelength' region, can be treated as approximate descriptions: in mid-IR, 'effective medium' or other simplified approaches can be quite accurate, but a detailed description of the stacks is not necessary. With this approach, we use the inherent low sensitivity of MIR as a means to obtain high-accuracy spectral extrapolation.
위에서 설명한 대로 스펙트럼 범위가 확장되면 TD 분석의 수직 분해능이 향상되어 스택의 다른 부분에서 기여도를 분리하는 뛰어난 기능이 가능해진다. [이전 IP 참조]에 광범위하게 설명된 바와 같이, 이러한 개선은 전체 계측 성능, 프로세스 변화에 대한 탄력성, 심지어 단일 솔루션 체계를 사용하여 다양한 하부층이 있는 패턴에 대한 적용 가능성 등 많은 이점을 가져올 수 있다.As described above, expanding the spectral range improves the vertical resolution of TD analysis, allowing for greater ability to isolate contributions from different parts of the stack. As extensively described in [see previous IP], these improvements can bring many benefits, including overall metrology performance, resilience to process changes, and even applicability to patterns with multiple sublayers using a single solution scheme.
특히 관심을 끄는 한 가지 예는 3D-NAND 계측에 TD 방법을 사용하는 것이다. 여기서 전체 스택 높이는 수 마이크론이므로 스택 상단과 3D-NAND 구조 하단에서 반사를 분리하는 데 해상도 문제가 없다. 그러나 3D-NAND 구조 하단과 그 아래에 위치한 CMOS 구조에서 반사를 분리하는 데 관심이 있는 경우 필요한 수직 해상도가 훨씬 더 좋을 수 있다.One example of particular interest is the use of TD methods for 3D-NAND metrology. Here, the overall stack height is a few microns, so there are no resolution issues in separating reflections from the top of the stack and the bottom of the 3D-NAND structure. However, if one is interested in isolating reflections from the bottom of the 3D-NAND structure and the underlying CMOS structure, the required vertical resolution can be much better.
본 명세서에 설명된 방법을 사용하면 이 기능을 사용할 수 있다. This functionality can be achieved using the methods described herein.
광학 산란법은 반도체 공정 제어를 위한 주류 방법임이 입증되었다. 이 기술에서는 반도체 구조에 의해 반사된 빛을 분석하여 측정된 샘플의 치수 및 재료 특성을 얻는다. 광학 측정의 해석은 반사광 스펙트럼을 이론적 모델 계산과 비교하거나 머신 러닝 방법을 통해 수행된다.Optical scattering has proven to be a mainstream method for semiconductor process control. In this technique, the light reflected by the semiconductor structure is analyzed to obtain the measured dimensions and material properties of the sample. Interpretation of optical measurements is performed by comparing reflected light spectra with theoretical model calculations or through machine learning methods.
특정 유형의 반도체 디바이스는 메모리 셀로, 장치 전체, 특히 상단과 하단의 여러 층과 다양한 패턴으로 구성된 높은 종횡비 구조를 특징으로 한다.A specific type of semiconductor device is a memory cell, which is characterized by a high aspect ratio structure consisting of multiple layers and various patterns throughout the device, especially on the top and bottom.
이러한 메모리 장치를 특성화하기 위해 광학 계측을 활용하는 동안 몇 가지 문제가 발생한다.Several challenges arise while utilizing optical metrology to characterize these memory devices.
a. 효과적인 에탈론을 생성하는 광학 파장보다 장치 깊이가 훨씬 크기 때문에 빛 스펙트럼은 극도로 진동한다. 진동이 심한 신호는 샘플 간 약간의 차이 또는 샘플의 치수나 재료 특성의 변화에 대한 극도의 비선형 반응으로 인해 처리하기가 어렵다.a. Because the device depth is much greater than the optical wavelength that produces the effective etalon, the light spectrum is extremely oscillatory. Highly oscillatory signals are difficult to handle due to their extremely nonlinear response to slight sample-to-sample differences or changes in sample dimensions or material properties.
b. 모델과 측정된 스펙트럼 간의 회귀가 불안정하고 견고하지 않은 구조적 파라미터에 대한 비선형 응답으로 인해 진동이 심한 신호의 모델 계산이 까다롭다.b. Model calculations for highly oscillatory signals are challenging due to unstable regression between model and measured spectra and nonlinear responses to structural parameters that are not robust.
c. 이론적 신호 라이브러리가 선호되는 경우 신호의 동일한 비선형 특성으로 인해 구성하기가 어렵다.c. If theoretical signal libraries are preferred, they are difficult to construct due to the same nonlinear nature of the signals.
어떤 경우에는 측정된 구조의 일부만 알려진 반면, 일부 부분은 모델링할 수 없다(가령, 메모리 셀 아래의 논리 배열). 이러한 경우 모델을 구성하고 이론적인 신호를 측정된 신호와 비교하는 것은 극히 어렵다.In some cases, only part of the measured structure is known, while some parts cannot be modeled (for example, the logical array beneath the memory cells). In these cases, it is extremely difficult to construct a model and compare the theoretical signal with the measured signal.
수학적 변환을 사용하여 다른 도메인, 특히 "시간 도메인"으로 변환되는 측정 또는 계산된 복잡한 필드 반사 스펙트럼의 사용을 기반으로 하는 솔루션이 제공된다. 새로운 시간-영역 신호는 구조물의 연속 층에서 반사되는 시간적 시리즈로 볼 수 있다.Solutions are presented that are based on the use of measured or calculated complex field reflection spectra, which are converted to other domains, in particular the “time domain”, using mathematical transformations. The new time-domain signal can be viewed as a temporal series reflecting from successive layers of the structure.
시간-영역 신호는 하나 이상의 "유효 신호"를 생성하기 위해 다양한 기법으로 조작될 수 있다. 유효 신호는 계측 목적으로 그대로 사용되거나 나중에 원래 스펙트럼 영역으로 다시 변환될 수 있다.Time-domain signals can be manipulated in a variety of techniques to generate one or more “effective signals.” The valid signal can be used as is for measurement purposes or later converted back to the original spectral domain.
이 접근 방식을 사용하면 다음과 같은 방법과 이점을 얻을 수 있다.This approach provides the following methods and benefits:
시간-영역 신호는 스택 상단의 반사가 스택 하단의 반사보다 시간-영역에서 "더 일찍" 나타나기 때문에 원래 스펙트럼 영역 신호보다 더 직관적이다. 이 뷰를 사용하면 시행착오를 기반으로 하는 현재 기술보다 훨씬 쉽게 스택의 컴퓨터화된 모델을 구성하는 데 사용되는 구조, 깊이, 다중 층 및 기타 측면에 대한 최적의 조사가 가능하다.The time-domain signal is more intuitive than the original spectral-domain signal because reflections at the top of the stack appear “earlier” in the time-domain than reflections at the bottom of the stack. This view allows optimal investigation of structure, depth, multiple layers and other aspects used to construct a computerized model of the stack, much easier than current techniques based on trial and error.
시간-영역 신호에 다양한 작업을 적용할 수 있다. 가장 간단한 방법은 측정된 신호를 이론적인 신호와 비교하여 회귀 분석하고 정확한 모델 파라미터를 찾는 것이다. 이는 물리적 모델이나 머신 러닝 체계를 사용하여 수행할 수 있다.A variety of operations can be applied to time-domain signals. The simplest way is to perform regression analysis by comparing the measured signal with the theoretical signal and find the correct model parameters. This can be done using physical models or machine learning schemes.
보다 복잡한 기술을 사용하면 시간-영역 신호의 일부를 제거하여 구조 모델을 단순화할 수 있다. 예를 들어, 스택 바닥에서 발생하는 신호 부분을 지우면 모델에서 바닥 구조를 지울 수 있을 뿐만 아니라 구성 및 계산이 더 간단해진다.More complex techniques allow the structural model to be simplified by removing some of the time-domain signal. For example, clearing the portion of the signal that occurs at the bottom of the stack not only erases the bottom structure from the model, but also makes construction and calculations simpler.
시간-영역 신호의 고급 조작에는 이를 스택의 다양한 부분(상단, 중간, 하단)의 기여로 분리하고 각 신호를 개별적으로 사용하여 스택의 각 부분의 구조적 파라미터를 개별적으로 회귀하고 찾는 것이 포함된다.Advanced manipulation of a time-domain signal involves separating it into contributions from different parts of the stack (top, middle, bottom) and using each signal individually to separately regress and find the structural parameters of each part of the stack.
시간-영역 신호 전체 또는 일부를 파라미터화할 수 있다. 예를 들어, 스택의 특정 층에서 발생하는 신호는 시간-영역 시리즈 내 특정 시점에서 나타난다. 이 시점은 해당 층의 정확한 깊이를 반영하는 파라미터로 사용될 수 있다.All or part of the time-domain signal can be parameterized. For example, a signal originating from a specific layer of the stack appears at a specific point in the time-domain series. This point can be used as a parameter that reflects the exact depth of the layer.
각 반사 시리즈의 모양은 신호 자체가 아닌 추출된 파라미터를 사용하여 모델 적합에 대한 회귀가 수행되도록 파라미터화할 수 있다. 예를 들어, 이전 경우와 마찬가지로 바닥 반사에 대한 시점, 시간-영역 신호의 피크 폭 또는 높이이다.The shape of each reflection series can be parameterized such that regression on the model fit is performed using the extracted parameters rather than the signal itself. For example, as in the previous case, the viewpoint for the bottom reflection, the peak width or height of the time-domain signal.
시간-영역 신호 또는 "유효 스펙트럼"의 파라미터화된 버전을 사용하여 신호 회귀에 사용할 수 있는 이론적 신호 라이브러리를 생성할 수 있다.Parameterized versions of time-domain signals, or "effective spectra," can be used to generate theoretical signal libraries that can be used for signal regression.
시간-영역 신호 또는 "유효 스펙트럼"의 파라미터화된 버전은 머신 러닝 기법의 기능으로 사용될 수 있다.A parameterized version of the time-domain signal or “effective spectrum” can be used as a function of machine learning techniques.
효과적인 스펙트럼을 생성하는 수학적 조작이 경우에 따라 역전될 수 있다. 이러한 경우 유효 스펙트럼을 원래 스펙트럼 영역으로 다시 변환하는 것이 가능하다. 이들 경우에는 유효 스펙트럼 영역에서 라이브러리를 구성하거나 계산을 수행한 다음(본래 나쁘게 거동하는 경우보다 쉬울 수 있음) 이러한 신호나 라이브러리를 추가 사용을 위해 다시 스펙트럼 영역으로 변환할 수 있다.The mathematical manipulations that produce the effective spectrum can in some cases be reversed. In these cases it is possible to transform the effective spectrum back to the original spectral region. In these cases, one can construct libraries or perform calculations in the effective spectral domain (which may be easier than in the inherently bad-behaving case) and then convert these signals or libraries back to the spectral domain for further use.
신호의 다양한 표현을 생성할 수 있는 시스템의 예는 본 명세서에 참조로 포함된 미국 특허 출원 US2021/0247699 및 미국 특허 10,161,885에 설명되어 있다.Examples of systems that can generate various representations of a signal are described in US patent application US2021/0247699 and US patent 10,161,885, which are incorporated herein by reference.
도 7은 다수의 중간층에 의해 분리된 상부 및 하부 구조를 갖는 메모리 장치로부터의 전형적인 시간-영역 신호(700)를 도시한다.Figure 7 shows a typical time-domain signal 700 from a memory device with top and bottom structures separated by multiple intermediate layers.
도 7은 일반적인 시간-영역 신호를 보여준다. 왼쪽 직사각형 내의 제1 피크 세트(701)는 스택의 상단 부분에 있는 파라미터의 정보를 나타낸다. 오른쪽 직사각형으로 정의된 제2 피크 세트(703)는 스택의 상단 및 하단 구조 모두로부터의 정보를 나타낸다. 두 세트(화살표) 사이의 거리(간극(702))는 상단 부분과 하단 부분 사이의 스택의 전체 높이를 나타낸다.Figure 7 shows a typical time-domain signal. The first set of peaks 701 in the left rectangle represents information of parameters in the top part of the stack. The second set of peaks 703, defined by the right rectangle, represents information from both the top and bottom structures of the stack. The distance (gap 702) between the two sets (arrows) represents the total height of the stack between the top and bottom portions.
도 8은 파라미터 및 시간-영역 표현(720)의 예를 도시한다. 8 shows an example of a parameter and time-domain representation 720.
시간-영역 표현(720)은 제1 피크(701), 제2 피크(722), 제3 피크(732), 제4 피크(734)를 포함한다. 시간-영역 표현은 동일한 3D 패턴 구조물의 상이한 버전이다. 제3 피크와 제4 피크는 시간-영역 표현 간에 상당한 차이를 나타낸다. 도 8은 또한 시간-영역 표현에서 추출할 수 있는 파라미터, 즉, 피크 위치(가령, 최고 피크(731)의 위치), 피크 강도 또는 높이(가령, H 최고 피크(732), H 최저 피크(734)), 갭 봉우리 사이 등의 예를 보여준다. 파라미터에는 하나 이상의 피크 속성 간의 관계가 포함될 수 있다.Time-domain representation 720 includes a first peak 701, a second peak 722, a third peak 732, and a fourth peak 734. Time-domain representations are different versions of the same 3D pattern structure. The third and fourth peaks show significant differences between the time-domain representations. 8 also shows parameters that can be extracted from the time-domain representation, such as peak position (e.g., location of highest peak 731), peak intensity or height (e.g., H highest peak 732, H lowest peak 734). )), gap between peaks, etc. Parameters may include relationships between one or more peak attributes.
파라미터는 훈련 주기를 사용하여 결정될 수 있고, 동일한 3D 패턴 구조의 서로 다른 버전을 구별할 수 있는 파라미터를 검색하는 것 등일 수 있다.Parameters may be determined using a training cycle, searching for parameters that can distinguish between different versions of the same 3D pattern structure, etc.
도 9는 5개의 피크(711-715)를 갖는 시간-영역 표현(710)의 예와, 제4 피크(714)의 확대도(참조 3D 패턴 구조물의 5개의 상이한 버전의 5개의 곡선(714(1) - 714(5))을 도시함) 및 제5 피크(715)의 확대도(참조 3D 패턴 구조물의 5개의 상이한 버전의 5개의 곡선(715(1) - 715(5))을 도시함)를 도시한다. 9 shows an example of a time-domain representation 710 with five peaks 711-715, and an enlarged view of the fourth peak 714 (five curves 714 of five different versions of the reference 3D pattern structure). 1) - showing 714(5)) and an enlarged view of the fifth peak 715 (showing five curves 715(1) - 715(5) of five different versions of the reference 3D pattern structure. ) is shown.
[00185] 참조 3D 패턴 구조의 다섯 가지 다른 버전은 서로 더 유사하지만 서로 다르다. 예를 들어, 참조 3D 패턴 구조는 여러 층을 포함할 수 있으며 서로 다른 버전은 참조 3D 패턴 구조물 내의 두께, 모양, 깊이 등에서 층의 1개 또는 절반 미만만 상이할 수 있다(가령, 단일 층이 상이할 수 있거나, 여섯 개 이상의 층 중 두 개의 층이 상이할 수 있는 등). 추가로 또는 대안으로 - 차이의 양(예를 들어 참조 3D 패턴 구조물 내의 두께, 모양, 깊이 등에 의한)은 특정 임계값보다 낮을 수 있다 - 예를 들어 5, 10, 15, 20, 25, 30, 35, 40, 45, 50, 55, 60, 65, 70% 등.[00185] Five different versions of the reference 3D pattern structure are more similar to each other, but different from each other. For example, a reference 3D pattern structure may include multiple layers and different versions may differ by only one or less than half of the layers in thickness, shape, depth, etc. within the reference 3D pattern structure (e.g., differing by a single layer). (or two of six or more layers can be different, etc.) Additionally or alternatively - the amount of difference (e.g. due to thickness, shape, depth, etc. within the reference 3D pattern structure) may be lower than a certain threshold - for example 5, 10, 15, 20, 25, 30, 35, 40, 45, 50, 55, 60, 65, 70% etc.
차이는 상이한 버전의 쌍들 간의 차이일 수 있으며, 특히 가장 유사한 버전인 서로 다른 버전 쌍의 경우 더욱 그렇다. 예를 들어 특정 버전을 선택하고 특정 버전과의 유사성에 따라 다른 4개의 버전을 주문한다고 가정하면 연속 버전 쌍은 서로 다르기보다는 서로 더 유사할 것이다.Differences can be differences between pairs of different versions, especially when pairs of different versions are the most similar versions. For example, if you select a specific version and order four different versions based on their similarity to that specific version, successive pairs of versions will be more similar to each other than different.
참조 3D 패턴 구조물의 서로 다른 버전 간의 차이점 및/또는 유사점은 참조 3D 패턴 구조물의 서로 다른 버전의 작동성 및/또는 기능성 간의 차이 및/또는 유사성일 수 있다. 작동성에 대한 예에는, (임의의 방식으로 임의의 개체, 가령, 고객, 제조업체 등에 의해 결정될 수 있는 사전 정의된 정도까지 허용될 수 있는) 차이로 인해 결함이 발생했는지 여부, 차이로 인해 결함이 발생했는지 여부, 결함의 심각도(가령, 치명적인 결함, 중요하지 않은 결함), 차이로 인해 과도한 전류 소비가 발생했는지 여부 등이 포함될 수 있다.The differences and/or similarities between different versions of the reference 3D pattern structure may be differences and/or similarities between the operability and/or functionality of the different versions of the reference 3D pattern structure. Examples of operability include whether the difference caused a defect (which can be tolerated to a predefined degree, which can be determined in any way by any entity, such as a customer, manufacturer, etc.), whether the difference caused a defect This may include whether or not the fault was detected, the severity of the fault (e.g., critical or non-critical), and whether the differences resulted in excessive current consumption.
유사도는 수학 함수 및/또는 비교 프로세스를 사용하여 임의의 방식으로 결정될 수 있다. 유사도를 계산하는 방식은 클라이언트, 제조업체 등이 지시한 유사도 평가 프로세스를 사용하여 임의의 방식으로 결정될 수 있다. Similarity may be determined in any way using mathematical functions and/or comparison processes. The method of calculating similarity may be determined arbitrarily using a similarity evaluation process instructed by the client, manufacturer, etc.
도 10은 반도체 디바이스 계측을 위한 방법(900)의 예를 도시한다.Figure 10 shows an example of a method 900 for semiconductor device metrology.
방법(900)은 반도체 디바이스의 3차원(3D) 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 획득하는 단계(910)에서 시작할 수 있다. 3D 패턴 구조물은 평가된 3D 패턴 구조물이라고도 한다.Method 900 may begin at step 910 of obtaining a time-domain representation of wavelength-domain measurement data of light reflected by a three-dimensional (3D) patterned structure of a semiconductor device. 3D pattern structures are also called evaluated 3D pattern structures.
단계(910)는 예를 들어 파장 도메인을 시간 도메인 변환에 적용함으로써 시간 도메인 표현을 생성하는 것을 포함할 수 있으며, 여기서 파장 도메인에서 시간 도메인 변환은 광/광의 서로 다른 파장 성분의 침투 깊이에 기초하여 설정된다.Step 910 may include generating a time domain representation, for example, by applying a wavelength domain to time domain transform, wherein the wavelength domain to time domain transform is based on the penetration depth of different wavelength components of light/light. It is set.
단계(910) 다음에는 시간-영역 표현의 하나 이상의 관련 피크와 시간-영역 표현의 적어도 하나의 비관련 부분을 선택하는 단계(920)가 이어질 수 있다. 선택은 하나 이상의 관련 피크가 평가된 3D 패턴 구조에 관한 정보를 제공할 수 있다는 가정 또는 기대를 기초하여 이루어진다.Step 910 may be followed by selecting 920 one or more relevant peaks of the time-domain representation and at least one unrelated portion of the time-domain representation. The selection is made based on the assumption or expectation that one or more relevant peaks may provide information regarding the 3D pattern structure being evaluated.
하나 이상의 관련 피크는 하나 이상의 관련 기간 동안 발생한다.One or more relevant peaks occur during one or more relevant periods.
하나 이상의 관련 피크는 참조 3D 패턴 구조의 다른 버전과 연관된 해당 관련 기준 피크와 연관된다.One or more related peaks are associated with corresponding reference peaks that are associated with different versions of the reference 3D pattern structure.
참조 3D 패턴 구조물의 상이한 버전 간 유사도가 참조 3D 패턴 구조물의 상이한 버전 간 차이를 초과한다.The similarity between different versions of the reference 3D pattern structure exceeds the difference between different versions of the reference 3D pattern structure.
하나 이상의 관련 피크 중 동일한 관련 피크에 대응하는 적어도 두 개의 관련 참조 피크는 서로 상이하다.At least two related reference peaks corresponding to the same related peak among the one or more related peaks are different from each other.
단계(920) 다음에는, 하나 이상의 관련 피크 및 대응하는 관련 참조 피크에 기초하여 상기 3D 패턴 구조물의 적어도 하나의 파라미터를 결정하는 단계(930)가 뒤 따를 수 있다.Step 920 may be followed by step 930 of determining at least one parameter of the 3D patterned structure based on one or more associated peaks and corresponding associated reference peaks.
하나 이상의 파라미터는 참조 3D 패턴 구조물의 상이한 버전을 구별하기 위해 결정될 수 있다.One or more parameters can be determined to distinguish different versions of the reference 3D pattern structure.
상기 참조 3D 패턴 구조물의 상이한 버전은 층의 위치와 층의 폭 중 적어도 하나가 서로 상이할 수 있다.Different versions of the reference 3D pattern structure may differ from each other in at least one of the layer location and the layer width.
3D 패턴 구조물은 참조 3D 패턴 구조물의 상이한 버전 중 하나와 이상적으로 동일하다. 3D 기준 패턴 구조물은 3D 패턴 구조물을 제조하는 제조 공정으로부터 얻어질 것으로 예상되거나 희망 3D 패턴 구조물일 수 있다.The 3D pattern structure is ideally identical to one of the different versions of the reference 3D pattern structure. The 3D reference pattern structure may be a desired or expected 3D pattern structure to be obtained from a manufacturing process that produces the 3D pattern structure.
동일한 관련 피크에 대응하는 적어도 두 개의 관련 참조 피크 간 하나 이상의 차이가 상기 3D 패턴 구조물의 하나 이상의 파라미터를 나타낼 수 있다.One or more differences between at least two related reference peaks corresponding to the same related peak may be indicative of one or more parameters of the 3D patterned structure.
단계(930) 다음에는 결정에 응답하는 단계(940)가 뒤 따를 수 있다. 응답하는 것은 또 다른 측정을 수행하는 것, 결정에 관한 정보를 전송하는 것, 결정에 관한 정보를 저장하는 것 등을 포함할 수 있다.Step 930 may be followed by step 940 in response to the decision. Responding may include performing another measurement, transmitting information about the decision, storing information about the decision, etc.
방법(900)은 참조 3D 패턴 구조물의 상이한 버전의 참조 서명을 획득하는 단계를 포함할 수 있다.Method 900 may include obtaining reference signatures of different versions of the reference 3D pattern structure.
단계(930)는 다음 중 적어도 일부를 포함할 수 있다:Step 930 may include at least some of the following:
a. 하나 이상의 관련 피크에 기초하여 하나 이상의 시간-영역 표현 파라미터를 결정하는 단계.a. Determining one or more time-domain representation parameters based on the one or more relevant peaks.
b. 하나 이상의 시간-영역 표현 파라미터에 기초하여 3D 패턴 구조물의 하나 이상의 파라미터를 결정하는 단계.b. Determining one or more parameters of the 3D pattern structure based on one or more time-domain representation parameters.
c. 하나 이상의 시간-영역 표현 파라미터에 대한 함수를 적용함으로써 3D 패턴 구조물의 하나 이상의 파라미터를 결정하는 단계.c. Determining one or more parameters of the 3D pattern structure by applying a function for one or more time-domain representation parameters.
d. 머신 러닝 프로세스를 적용하는 단계.d. Steps to apply machine learning processes.
e. 머신 러닝 프로세스를 적용하지 않고 결정을 실행하는 단계. e. The step of executing a decision without applying a machine learning process.
f. 참조 3D 패턴 구조물의 상이한 버전 중 가장 잘 일치하는 참조 3D 패턴 구조물을 선택하는 단계. (평가된) 패턴 구조물의 하나 이상의 속성은 가장 잘 일치하는 참조 3D 패턴 구조물의 하나 이상의 속성일 수 있다.f. Selecting the best matching reference 3D pattern structure among different versions of the reference 3D pattern structure. One or more properties of the (evaluated) pattern structure may be one or more properties of the best matching reference 3D pattern structure.
g. 상위 N개의 일치하는 참조 3D 패턴 구조물을 찾는 단계 - 그리고 상위 N개의 일치하는 참조 3D 패턴 구조물의 하나 이상의 속성에 기초하여 (평가된) 패턴 구조물의 하나 이상의 속성을 결정하는 단계. N은 2, 3 등일 수 있다.g. Finding top N matching reference 3D pattern structures—and determining one or more properties of the (evaluated) pattern structures based on one or more properties of the top N matching reference 3D pattern structures. N may be 2, 3, etc.
h. 하나 이상의 관련 피크에 관련된 하나 이상의 파라미터에 기초하여 시간-영역 표현 시그니처를 생성하는 단계.h. Generating a time-domain representation signature based on one or more parameters associated with one or more relevant peaks.
i. 시간-영역 표현 시그니처에 기초하여 3D 패턴 구조물의 하나 이상의 파라미터를 결정하는 단계.i. Determining one or more parameters of the 3D pattern structure based on the time-domain representation signature.
j. 시간-영역 표현 시그니처 및 참조 3D 패턴 구조물의 상이한 버전의 참조 시그니처에 기초하여 3D 패턴 구조물의 적어도 하나의 파라미터를 결정하는 단계.j. Determining at least one parameter of the 3D pattern structure based on the time-domain representation signature and the reference signature of the different versions of the reference 3D pattern structure.
k. 참조 3D 패턴 구조물의 상이한 버전의 참조 시그니처 중에서 가장 잘 일치하는 참조 시그니처를 검색하는 단계.k. Searching for the best matching reference signature among different versions of the reference signature of the reference 3D pattern structure.
본 문서에 설명된 임의의 양태는 기존 기술에 따라 비일시적, 컴퓨터 판독 가능 매체에 구현된 컴퓨터 하드웨어 및/또는 컴퓨터 소프트웨어로 구현될 수 있으며, 컴퓨터 하드웨어는 하나 이상의 컴퓨터 프로세서, 컴퓨터 메모리, I/O 장치 및 기존 기술에 따라 상호 운용되는 네트워크 인터페이스를 포함한다.Any of the aspects described herein may be implemented in computer hardware and/or computer software embodied in a non-transitory, computer-readable medium according to prior art, wherein the computer hardware may include one or more computer processors, computer memory, I/O Includes network interfaces that interoperate with devices and existing technologies.
본 명세서에 사용된 "프로세서" 또는 "장치"라는 용어는 예를 들어 CPU(중앙 처리 장치) 및/또는 다른 처리 회로를 포함하는 것과 같은 임의의 처리 장치를 포함하도록 의도된 것으로 인식되어야 한다. 또한, "프로세서" 또는 "장치"라는 용어는 하나 이상의 처리 장치를 지칭할 수 있으며 처리 장치와 연관된 다양한 요소가 다른 처리 장치에 의해 공유될 수 있다는 것도 이해해야 한다.It should be appreciated that the terms “processor” or “device” as used herein are intended to include any processing device, such as, for example, including a central processing unit (CPU) and/or other processing circuitry. It should also be understood that the terms “processor” or “device” may refer to one or more processing devices and that various elements associated with a processing device may be shared by other processing devices.
본 명세서에 사용된 "메모리"라는 용어는 프로세서 또는 CPU, 예를 들어 RAM, ROM, 고정 메모리 장치(가령, 하드 드라이브), 이동식 메모리 장치(가령, 디스켓), 플래시 메모리 등을 포함하도록 의도되었다. 이러한 메모리는 컴퓨터 판독 가능 저장 매체로 간주될 수 있다.As used herein, the term “memory” is intended to include processors or CPUs, such as RAM, ROM, fixed memory devices (e.g., hard drives), removable memory devices (e.g., diskettes), flash memory, and the like. Such memory may be considered a computer-readable storage medium.
또한, 본 명세서에서 사용된 "입/출력 장치" 또는 "I/O 장치"라는 구문은 예를 들어 데이터를 입력하기 위한 하나 이상의 입력 장치(가령, 키보드, 마우스, 스캐너 등) 및/또는 처리 장치와 연관된 결과를 표시하기 위한 하나 이상의 출력 장치(가령, 스피커, 디스플레이, 프린터 등)를 포함하도록 의되된다.Additionally, as used herein, the phrase "input/output device" or "I/O device" refers to, for example, one or more input devices (e.g., keyboard, mouse, scanner, etc.) and/or processing devices for inputting data. It is intended to include one or more output devices (e.g., speakers, displays, printers, etc.) for displaying the results associated therewith.
본 발명의 실시예에는 시스템, 방법 및/또는 컴퓨터 프로그램 제품이 포함될 수 있다. 컴퓨터 프로그램 프로덕트는 프로세서가 본 발명의 측면을 수행하게 하기 위한 컴퓨터 판독 가능 프로그램 명령을 갖는 컴퓨터 판독 가능 저장 매체(또는 매체)를 포함할 수 있다.Embodiments of the invention may include systems, methods, and/or computer program products. The computer program product may include a computer-readable storage medium (or medium) having computer-readable program instructions for causing a processor to perform aspects of the invention.
컴퓨터 판독 가능 저장 매체는 명령 실행 장치에 의해 사용되는 명령어를 유지하고 저장할 수 있는 유형의 장치일 수 있다. 컴퓨터 판독 가능 저장 매체는 예를 들어 전자 저장 장치, 자기 저장 장치, 광학 저장 장치, 전자기 저장 장치, 반도체 저장 장치 또는 이들의 임의의 적절한 조합일 수 있지만 이에 제한되지는 않는다. 컴퓨터 판독 가능 저장 매체의 보다 구체적인 예의 비포괄적인 목록에는 다음이 포함된다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 소거 가능 프로그램 가능 읽기 메모리 전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 읽기 전용 메모리(CD-ROM), 디지털 다목적 디스크(DVD), 메모리 스틱, 플로피 디스크, 기계적으로 인코딩되는 장치, 가령, 펀치 카드 또는 명령이 기록된 홈의 융기 구조물, 및 전술한 것의 임의의 적합한 조합. 본 명세서에 사용된 컴퓨터 판독 가능 저장 매체는 전파 또는 그 밖의 다른 자유롭게 전파되는 전자기파, 도파관을 통해 전파되는 전자기파 또는 기타 전송 매체(예: 광섬유 케이블) 또는 전선을 통해 전송되는 전기 신호이다.A computer-readable storage medium may be a tangible device capable of maintaining and storing instructions used by an instruction execution device. A computer-readable storage medium may be, for example, but not limited to, an electronic storage device, a magnetic storage device, an optical storage device, an electromagnetic storage device, a semiconductor storage device, or any suitable combination thereof. A non-exhaustive list of more specific examples of computer readable storage media include: portable computer diskettes, hard disks, random access memory (RAM), read only memory (ROM), erasable programmable read only memory (EPROM). or flash memory), static random access memory (SRAM), portable compact disk read-only memory (CD-ROM), digital versatile disk (DVD), memory stick, floppy disk, mechanically encoded device, such as a punch card or command The raised structures of these recorded grooves, and any suitable combination of the foregoing. As used herein, a computer-readable storage medium is a radio wave or other freely propagating electromagnetic wave, an electromagnetic wave propagating through a waveguide, or an electrical signal transmitted through another transmission medium (e.g., a fiber optic cable) or wire.
본 명세서에 설명된 컴퓨터 판독 가능 프로그램 명령은 컴퓨터 판독 가능 저장 매체로부터 각각의 컴퓨팅/처리 장치로 다운로드될 수 있거나 네트워크, 예를 들어 인터넷, 근거리 통신망, 광역 네트워크 및/또는 무선 네트워크를 통해 외부 컴퓨터 또는 외부 저장 장치로 다운로드될 수 있다. 네트워크는 구리 전송 케이블, 광 전송 섬유, 무선 전송, 라우터, 방화벽, 스위치, 게이트웨이 컴퓨터 및/또는 에지 서버를 포함할 수 있다. 각 컴퓨팅/처리 장치의 네트워크 어댑터 카드 또는 네트워크 인터페이스는 네트워크로부터 컴퓨터 판독 가능 프로그램 명령을 수신하고 해당 컴퓨터 판독 가능 저장 매체에 저장하기 위해 컴퓨터 판독 가능 프로그램 명령을 전달한다.The computer-readable program instructions described herein can be downloaded from a computer-readable storage medium to each computing/processing device or to an external computer or via a network, such as the Internet, a local area network, a wide area network, and/or a wireless network. Can be downloaded to an external storage device. The network may include copper transmission cables, optical transmission fibers, wireless transmissions, routers, firewalls, switches, gateway computers, and/or edge servers. A network adapter card or network interface of each computing/processing device receives computer-readable program instructions from the network and forwards the computer-readable program instructions for storage on a corresponding computer-readable storage medium.
본 발명의 동작을 수행하기 위한 컴퓨터 판독 가능 프로그램 명령은 어셈블러 명령, 명령-세트 아키텍처(ISA) 명령, 기계 명령, 기계 종속 명령, 마이크로코드, 펌웨어 명령, 상태 설정 데이터, 또는 Java, Smalltalk, C++ 등과 같은 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어 또는 유사한 프로그래밍 언어와 같은 기존 절차적 프로그래밍 언어를 포함하는 하나 이상의 프로그래밍 언어의 조합으로 작성된 소스 코드 또는 목적 코드일 수 있다.Computer-readable program instructions for performing the operations of the present invention include assembler instructions, instruction-set architecture (ISA) instructions, machine instructions, machine-dependent instructions, microcode, firmware instructions, state setting data, or Java, Smalltalk, C++, etc. It may be source code or object code written in a combination of one or more programming languages, including an object-oriented programming language and a traditional procedural programming language, such as the "C" programming language or a similar programming language.
컴퓨터 판독 가능 프로그램 명령은 사용자 컴퓨터에서 전체적으로, 사용자 컴퓨터에서 부분적으로, 독립형 소프트웨어 패키지로서, 사용자 컴퓨터에서 부분적으로, 원격 컴퓨터에서 부분적으로, 또는 원격 컴퓨터나 서버에서 전체적으로 실행될 수 있다. 후자의 경우, 원격 컴퓨터는 근거리 통신망(LAN)이나 광역 네트워크(WAN)를 포함한 모든 유형의 네트워크를 통해 사용자의 컴퓨터에 연결되거나 외부 컴퓨터에 연결될 수 있다(예를 들어 인터넷 서비스 공급자를 사용하여 인터넷을 통해). 일부 실시예에서, 예를 들어 프로그래밍 가능 논리 회로, FPGA(field-programmable gate array) 또는 PLA(programmable logic array)를 포함하는 전자 회로는 본 발명의 측면을 수행하기 위해 전자 회로를 개인화하기 위해 컴퓨터 판독 가능 프로그램 명령의 상태 정보를 활용함으로써 컴퓨터 판독 가능 프로그램 명령을 실행할 수 있다. The computer-readable program instructions may be executed entirely on the user's computer, partially on the user's computer, as a stand-alone software package, partially on the user's computer, partially on a remote computer, or entirely on a remote computer or server. In the latter case, the remote computer may be connected to your computer through any type of network, including a local area network (LAN) or a wide area network (WAN), or to an external computer (for example, using an Internet service provider to connect to the Internet). through). In some embodiments, electronic circuits, for example, including programmable logic circuits, field-programmable gate arrays (FPGAs), or programmable logic arrays (PLAs), can be computer-readable to personalize the electronic circuits to perform aspects of the invention. A computer-readable program instruction can be executed by utilizing the status information of the program instruction.
본 발명의 실시예에 따른 방법, 장치(시스템) 및 컴퓨터 프로그램 제품의 흐름도 예시 및/또는 블록도를 참조하여 양태들이 본 명세서에 설명되어 있다. 흐름도 예시 및/또는 블록도의 각 블록, 그리고 흐름도 예시 및/또는 블록도의 블록 조합은 컴퓨터 판독 가능 프로그램 명령에 의해 구현될 수 있다는 것이 이해될 것이다.Aspects are described herein with reference to flow diagram illustrations and/or block diagrams of methods, devices (systems) and computer program products according to embodiments of the invention. It will be understood that each block of the flow diagram example and/or block diagram, and combinations of blocks in the flow diagram example and/or block diagram, may be implemented by computer readable program instructions.
이들 컴퓨터 판독 가능 프로그램 명령은 범용 컴퓨터, 특수 목적 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치의 프로세서에 제공되어 기계를 생산할 수 있으며, 이러한 명령은 컴퓨터의 프로세서 또는 기타 프로그래밍 가능한 데이터 처리를 통해 실행되고 장치는 흐름도 및/또는 블록 다이어그램 블록에 지정된 기능/행위를 구현하기 위한 수단을 생성한다. 이들 컴퓨터 판독 가능 프로그램 명령어는 또한 컴퓨터, 프로그래밍 가능한 데이터 처리 장치, 및/또는 기타 장치가 특정 방식으로 기능하도록 지시할 수 있는 컴퓨터 판독 가능 저장 매체에 저장될 수 있으며, 따라서 컴퓨터 판독 가능 저장 매체에는 명령이 저장되어 있으며, 순서도 및/또는 블록 다이어그램 블록에 지정된 기능/동작의 측면을 구현하는 명령을 포함하는 제조품으로 구성된다.These computer-readable program instructions may be provided to a processor of a general-purpose computer, special-purpose computer, or other programmable data processing device to produce a machine, wherein such instructions are executed by the computer's processor or other programmable data processing device and the device may be flowchart and/or create means to implement the functions/behaviors specified in the block diagram blocks. These computer-readable program instructions may also be stored on a computer-readable storage medium that can direct a computer, programmable data processing device, and/or other device to function in a particular way, and thus the computer-readable storage medium may include instructions This is stored and consists of a manufactured product containing instructions that implement aspects of the functions/operations specified in the flowchart and/or block diagram blocks.
컴퓨터 판독 가능 프로그램 명령은 컴퓨터, 다른 프로그램 가능한 데이터 처리 장치, 또는 다른 장치에 로드되어 일련의 동작 단계가 컴퓨터, 다른 프로그램 가능한 장치 또는 다른 장치에서 수행되어, 컴퓨터, 기타 프로그래밍 가능한 장치 또는 기타 장치에서 실행되는 명령이 순서도 및/또는 블록 다이어그램 블록에 지정된 기능/동작을 구현하는 컴퓨터 구현 프로세스를 생성할 수 있다.Computer-readable program instructions may be loaded into a computer, other programmable data processing device, or other device to cause a series of operational steps to be performed by the computer, other programmable device, or other device, to be executed by the computer, other programmable device, or other device. The instructions may generate a computer-implemented process that implements the functions/operations specified in the flowchart and/or block diagram blocks.
도면의 흐름도 예시 및 블록도는 본 발명의 다양한 실시예에 따른 시스템, 방법 및 컴퓨터 프로그램 제품의 가능한 구현의 아키텍처, 기능 및 동작을 예시한다. 이와 관련하여, 흐름도 예시 또는 블록도의 각 블록은 지정된 논리 기능(들)을 구현하기 위한 하나 이상의 실행 가능한 컴퓨터 명령을 포함하는 컴퓨터 명령의 모듈, 세그먼트 또는 부분을 나타낼 수 있다. 일부 대안 구현에서, 블록에 표시된 기능은 도면에 표시된 순서를 벗어나 발생할 수 있다. 예를 들어, 연속적으로 도시된 두 블록은 실제로는 실질적으로 동시에 실행될 수 있거나, 관련된 기능에 따라 블록이 때때로 역순으로 실행될 수 있다. 또한 흐름도 예시 및 블록도의 각 블록, 그리고 이러한 블록의 조합은 지정된 기능이나 동작을 수행하는 특수 목적의 하드웨어 기반 및/또는 소프트웨어 기반 시스템에 의해 구현될 수 있다는 점에 유의할 것이다.The flow diagram illustrations and block diagrams in the drawings illustrate the architecture, functionality and operation of possible implementations of systems, methods and computer program products in accordance with various embodiments of the present invention. In this regard, each block in a flow diagram example or block diagram may represent a module, segment, or portion of computer instructions that includes one or more executable computer instructions for implementing specified logical function(s). In some alternative implementations, the functions shown in the blocks may occur outside of the order shown in the drawings. For example, two blocks shown in succession may in fact be executed substantially simultaneously, or the blocks may sometimes be executed in reverse order depending on the functions involved. It will also be noted that each block in the flowchart examples and block diagrams, and combinations of such blocks, may be implemented by special-purpose hardware-based and/or software-based systems that perform the designated function or operation.
본 발명의 다양한 실시예에 대한 설명은 예시의 목적으로 제시되었지만, 개시된 실시예를 총망라하거나 제한하려는 의도는 아니다. 예를 들어, 여기에 설명된 시스템과 방법은 반도체 웨이퍼의 모든 유형의 구조에 적용 가능하다. 설명된 실시예의 범위 및 사상을 벗어나지 않으면서 많은 수정 및 변형이 통상의 기술자에게 명백할 것이다.The description of various embodiments of the invention has been presented for illustrative purposes, but is not intended to be exhaustive or limit the disclosed embodiments. For example, the systems and methods described herein are applicable to all types of structures on semiconductor wafers. Many modifications and variations will be apparent to those skilled in the art without departing from the scope and spirit of the described embodiments.
Claims (17)
반도체 디바이스의 3차원(3D) 패턴 구조물에 의해 반사된 광의 파장-영역 측정 데이터의 시간-영역 표현을 생성하는 단계,
상기 시간-영역 표현의 하나 이상의 관련 피크 및 시간-영역 표현의 적어도 하나의 비관련 부분을 선택하는 단계 - 상기 하나 이상의 관련 피크는 하나 이상의 관련 시간 주기 동안 발생하며, 상기 하나 이상의 관련 피크는 참조 3D 패턴 구조물의 상이한 버전과 연관된 대응하는 관련 참조 피크와 연관되고, 상기 참조 3D 패턴 구조물의 상이한 버전들 간 유사도가 상기 참조 3D 패턴 구조물의 상이한 버전들 간 차이를 초과하며, 상기 하나 이상의 관련 피크의 동일한 관련 피크에 대응하는 적어도 두 개의 관련 참조 피크가 서로 상이함 - , 및
하나 이상의 관련 피크 및 대응하는 관련 참조 피크에 기초하여 상기 3D 패턴 구조물의 적어도 하나의 파라미터를 결정하는 단계를 포함하는, 방법.A method for measuring semiconductor devices, the method comprising:
generating a time-domain representation of wavelength-domain measurement data of light reflected by a three-dimensional (3D) pattern structure of a semiconductor device,
Selecting one or more relevant peaks of the time-domain representation and at least one unrelated portion of the time-domain representation, wherein the one or more relevant peaks occur during one or more relevant time periods, and the one or more relevant peaks are in a reference 3D associated with corresponding relevant reference peaks associated with different versions of a pattern structure, wherein the similarity between different versions of the reference 3D pattern structure exceeds the difference between the different versions of the reference 3D pattern structure, and wherein the same At least two related reference peaks corresponding to the related peak are different from each other - , and
A method comprising determining at least one parameter of the 3D patterned structure based on one or more relevant peaks and corresponding relevant reference peaks.
13. The method of claim 12, wherein one or more parameters are determined to distinguish different versions of the reference 3D pattern structure.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163202279P | 2021-06-03 | 2021-06-03 | |
US63/202,279 | 2021-06-03 | ||
PCT/IB2022/050774 WO2022162617A1 (en) | 2021-01-28 | 2022-01-28 | Time-domain optical metrology and inspection of semiconductor devices |
IBPCT/IB2022/050774 | 2022-01-28 | ||
PCT/IB2022/055205 WO2022254402A1 (en) | 2021-06-03 | 2022-06-03 | Time-domain optical metrology and inspection of semiconductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240018583A true KR20240018583A (en) | 2024-02-13 |
Family
ID=84322926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020247000257A KR20240018583A (en) | 2021-06-03 | 2022-06-03 | Time-domain optical metrology and inspection of semiconductor devices |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2024522123A (en) |
KR (1) | KR20240018583A (en) |
CN (1) | CN117795285A (en) |
IL (1) | IL308976A (en) |
WO (1) | WO2022254402A1 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3116611C2 (en) * | 1980-05-01 | 1985-05-15 | Hitachi, Ltd., Tokio/Tokyo | Device for measuring semiconductor properties |
JP2002043379A (en) * | 2000-07-26 | 2002-02-08 | Ando Electric Co Ltd | Semiconductor testing device |
US8257546B2 (en) * | 2003-04-11 | 2012-09-04 | Applied Materials, Inc. | Method and system for monitoring an etch process |
JP4474535B2 (en) * | 2004-02-27 | 2010-06-09 | 株式会社テクノネットワーク四国 | 3D shape measurement and analysis equipment |
TW200607991A (en) * | 2004-08-16 | 2006-03-01 | Zetetic Inst | Apparatus and method for joint and time delayed measurements of components of conjugated quadratures of fields of reflected/scattered and transmitted/scattered beams by an object in interferometry |
KR102414277B1 (en) * | 2014-04-07 | 2022-06-29 | 노바 엘티디. | Optical phase measurement method and system |
US9525265B2 (en) * | 2014-06-20 | 2016-12-20 | Kla-Tencor Corporation | Laser repetition rate multiplier and flat-top beam profile generators using mirrors and/or prisms |
-
2022
- 2022-06-03 JP JP2023573622A patent/JP2024522123A/en active Pending
- 2022-06-03 CN CN202280053649.2A patent/CN117795285A/en active Pending
- 2022-06-03 KR KR1020247000257A patent/KR20240018583A/en unknown
- 2022-06-03 WO PCT/IB2022/055205 patent/WO2022254402A1/en active Application Filing
- 2022-06-03 IL IL308976A patent/IL308976A/en unknown
Also Published As
Publication number | Publication date |
---|---|
IL308976A (en) | 2024-01-01 |
JP2024522123A (en) | 2024-06-11 |
CN117795285A (en) | 2024-03-29 |
WO2022254402A1 (en) | 2022-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI615909B (en) | Method and system for creating a semiconductor measurement model | |
Bhargava | Towards a practical Fourier transform infrared chemical imaging protocol for cancer histopathology | |
US10502692B2 (en) | Automated metrology system selection | |
KR101144402B1 (en) | Method and system of selecting a hypothetical profile to use in optical metrology, and computer readable storage medium therefor | |
JP6924261B2 (en) | Hybrid weighing for characterizing patterned wafers | |
EP1541960A2 (en) | Parametric optimization of optical metrology model | |
US20220390858A1 (en) | Time-domain optical metrology and inspection of semiconductor devices | |
WO2003102853A1 (en) | Selection of wavelengths for integrated circuit optical metrology | |
US12038271B2 (en) | Detecting outliers and anomalies for OCD metrology machine learning | |
KR20240018583A (en) | Time-domain optical metrology and inspection of semiconductor devices | |
US20240271926A1 (en) | Metrology technique for semiconductor devices | |
TW202425158A (en) | Time-domain optical metrology and inspection of semiconductor devices | |
KR20230133909A (en) | Time domain optical metrology and semiconductor device inspection | |
JP2018179982A (en) | Improved spectral device and method for sample characteristic evaluation | |
CN117063043A (en) | Time-domain optical metrology and inspection of semiconductor devices | |
TW202342964A (en) | Method for semiconductor device metrology, non-transitory computer readable medium, and metrology unit | |
US9645096B2 (en) | Method and system for optical measurements | |
US11449979B2 (en) | Measuring a pattern | |
US20050102110A1 (en) | Method for analyzing membrane structure and apparatus therefor | |
KR101179300B1 (en) | Examining a structure formed on a semiconductor wafer using machine learning systems | |
TW202419847A (en) | Mitigation of undesired spectral effects in optical metrology | |
WO2023239558A1 (en) | Optical metrology with nuisance feature mitigation | |
TW202436865A (en) | Method and system for metrology and inspection of semiconductor devices | |
KR20240110031A (en) | Optical metrology using influence maps of unknown sections | |
US20090153882A1 (en) | Measuring Dimensional Parameters of Structures |