KR20240018065A - 반도체 공정 장비 - Google Patents

반도체 공정 장비 Download PDF

Info

Publication number
KR20240018065A
KR20240018065A KR1020220095874A KR20220095874A KR20240018065A KR 20240018065 A KR20240018065 A KR 20240018065A KR 1020220095874 A KR1020220095874 A KR 1020220095874A KR 20220095874 A KR20220095874 A KR 20220095874A KR 20240018065 A KR20240018065 A KR 20240018065A
Authority
KR
South Korea
Prior art keywords
optical
pickup units
window
optical system
optical pickup
Prior art date
Application number
KR1020220095874A
Other languages
English (en)
Inventor
강찬수
강대원
남상기
양정모
임창순
장성호
피종훈
강영일
김윤재
김일우
김종무
박용범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220095874A priority Critical patent/KR20240018065A/ko
Priority to US18/184,418 priority patent/US20240047247A1/en
Priority to CN202310902429.9A priority patent/CN117497387A/zh
Publication of KR20240018065A publication Critical patent/KR20240018065A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/32119—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32944—Arc detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/0006—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature
    • H05H1/0012—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature using electromagnetic or particle radiation, e.g. interferometry
    • H05H1/0025—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature using electromagnetic or particle radiation, e.g. interferometry by using photoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 공정 장비는, 복수의 웨이퍼들이 안착되는 복수의 정전 척들, 및 적어도 하나의 윈도우가 마련된 챔버 하우징을 포함하는 챔버, 상기 윈도우의 서로 다른 위치에 장착되는 제1 광학계와 제2 광학계, 상기 제1 광학계에 공통으로 연결되며 서로 다른 시선(Line Of Sight) 영역을 갖는 복수의 제1 옵티컬 픽업 유닛들, 및 상기 제2 광학계에 공통으로 연결되며 서로 다른 시선 영역을 갖는 복수의 제2 옵티컬 픽업 유닛들을 갖는 광 수집부, 상기 복수의 제1 옵티컬 픽업 유닛들이 전달하는 제1 광 신호와 상기 복수의 제2 옵티컬 픽업 유닛들이 전달하는 제2 광 신호를 전기 신호로 변환하는 복수의 포토 디텍터들을 갖는 센서, 및 상기 복수의 포토 디텍터들이 출력하는 상기 전기 신호를 이용하여 상기 챔버 하우징 내부의 공간 이미지를 생성하고, 상기 공간 이미지에 기초하여 상기 챔버 하우징 내부에서 방전(arc)이 발생한 위치를 판단하는 프로세서를 포함한다.

Description

반도체 공정 장비{SEMICONDUCTOR PROCESS EQUIPMENT}
본 발명은 반도체 공정 장비에 관한 것이다.
반도체 공정 장비는 웨이퍼 등의 기판에 다양한 반도체 공정을 진행하는 챔버 형태의 장비로서, 반도체 공정이 진행되는 동안 챔버 내부에 플라즈마가 형성될 수 있다. 반도체 공정 장비에 공급되는 전력에 의해 라디칼과 이온 등이 플라즈마를 형성하며, 증착, 식각 등의 반도체 공정을 진행할 수 있다. 반도체 공정이 진행되는 동안 플라즈마에서 방전(Arc)이 발생할 수 있으며, 이와 같은 방전은 웨이퍼에 손상을 가하거나 또는 웨이퍼에 형성되는 반도체 소자의 특성을 열화시킬 수 있다. 따라서, 반도체 공정이 진행되는 동안 반도체 공정 장비 내에서 방전을 정확하게 판단하기 위한 방안이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 챔버 하우징의 윈도우에 장착된 광학계를 통해 복수의 옵티컬 픽업 유닛들이 수신하는 광 신호에 토모그래피 기법을 적용하여 챔버 내부의 공간 이미지를 생성함으로써, 방전 발생 여부는 물론 방전이 발생한 위치를 정확하게 판단할 수 있는 반도체 공정 장비를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 반도체 공정 장비는, 복수의 웨이퍼들이 안착되는 복수의 정전 척들, 및 적어도 하나의 윈도우가 마련된 챔버 하우징을 포함하는 챔버, 상기 윈도우의 서로 다른 위치에 장착되는 제1 광학계와 제2 광학계, 상기 제1 광학계에 공통으로 연결되며 서로 다른 시선(Line Of Sight) 영역을 갖는 복수의 제1 옵티컬 픽업 유닛들, 및 상기 제2 광학계에 공통으로 연결되며 서로 다른 시선 영역을 갖는 복수의 제2 옵티컬 픽업 유닛들을 갖는 광 수집부, 상기 복수의 제1 옵티컬 픽업 유닛들이 전달하는 제1 광 신호와 상기 복수의 제2 옵티컬 픽업 유닛들이 전달하는 제2 광 신호를 전기 신호로 변환하는 복수의 포토 디텍터들을 갖는 센서, 및 상기 복수의 포토 디텍터들이 출력하는 상기 전기 신호를 이용하여 상기 챔버 하우징 내부의 공간 이미지를 생성하고, 상기 공간 이미지에 기초하여 상기 챔버 하우징 내부에서 방전(arc)이 발생한 위치를 판단하는 프로세서를 포함한다.
본 발명의 일 실시예에 따른 반도체 공정 장비는, 제1 면에 장착되는 제1 윈도우, 및 제1 면과 교차하는 제2 면에 장착되는 제2 윈도우를 포함하는 챔버 하우징, 상기 제1 윈도우에 장착되며, 제1 화각으로 상기 챔버 하우징 내부에서 제1 광 신호를 수집하는 복수의 제1 옵티컬 픽업 유닛들, 상기 제2 윈도우에 장착되며, 제2 화각으로 상기 챔버 하우징 내부에서 제2 광 신호를 수집하는 복수의 제2 옵티컬 픽업 유닛들, 상기 제1 광 신호에 대응하는 제1 전압 신호를 출력하는 복수의 제1 포토 디텍터들, 및 상기 제2 광 신호에 대응하는 제2 전압 신호를 출력하는 복수의 제2 포토 디텍터들을 포함하는 센서, 및 상기 제1 전압 신호 및 상기 제2 전압 신호를 이용하여 상기 챔버 하우징 내부의 공간 이미지를 생성하는 프로세서를 포함한다.
본 발명의 일 실시예에 따른 반도체 공정 장비는, 서로 교차하는 제1면과 제2면을 포함하는 챔버 하우징, 상기 제1면에 배치되는 제1 윈도우, 상기 제2면에 배치되는 제2 윈도우, 상기 제1 윈도우에 장착되며 제1 화각을 갖는 제1 광학계, 상기 제1 광학계를 통해 상기 챔버 하우징 내부로부터 광 신호를 수신하는 복수의 제1 옵티컬 픽업 유닛들, 상기 제2 윈도우에 장착되며 제2 화각을 갖는 제2 광학계, 및 상기 제2 광학계를 통해 상기 챔버 하우징 내부로부터 광 신호를 수신하는 복수의 제2 옵티컬 픽업 유닛들을 포함한다.
본 발명의 일 실시예에 따르면, 챔버 하우징의 윈도우에 장착된 광학계를 통해 복수의 옵티컬 픽업 유닛이 광 신호를 수신하며, 광 신호는 복수의 포토 디텍터들에 의해 전기 신호로 변환될 수 있다. 복수의 포토 디텍터들과 연결된 프로세서는 전기 신호의 레벨 변화에 기초하여 챔버 하우징 내부에서의 방전 발생 여부를 판단하고, 전기 신호에 토모그래피 기법을 적용하여 챔버 하우징 내부의 공간 이미지를 생성함으로써 방전이 발생한 위치를 정확히 판단할 수 있다. 따라서, 방전에 의해 큰 영향을 받은 웨이퍼 및 그 영역을 특정할 수 있으며, 반도체 공정의 수율을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 공정 장비를 포함하는 시스템을 간단하게 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 공정 장비를 간단히 나타낸 도면이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 공정 장비를 간단히 나타낸 도면들이다.
도 5는 본 발명의 일 실시예에 따른 반도체 공정 장비를 간단히 나타낸 도면이다.
도 6은 도 5에 도시한 일 실시예에 따른 반도체 공정 장비에 포함되는 포토 어레이를 간단히 나타낸 도면이다.
도 7 내지 도 10은 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 도면들이다.
도 11a 내지 도 14c는 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 도면들이다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 도면들이다.
도 17은 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 공정 장비를 포함하는 시스템을 간단하게 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 시스템(10)은, 웨이퍼 이송 장치(30), 로드락 챔버(40), 이송 챔버(50) 및 복수의 공정 챔버들(60) 등을 포함할 수 있다. 일례로, 웨이퍼 이송 장치(30)는, 반도체 공정 시스템(10)이 배치된 라인 내부에서 FOUP(Front Open Unified Pod, 20) 등의 용기를 통해 웨이퍼를 전달받을 수 있다. 웨이퍼 이송 장치(30)는 FOUP(20)을 통해 전달받은 웨이퍼를 로드락 챔버(40)로 넘겨주거나, 또는 공정 챔버들(60)에서 반도체 공정이 완료된 웨이퍼를 로드락 챔버(40)로부터 넘겨받아 FOUP(20)에 수납할 수 있다.
웨이퍼 이송 장치(30)는 웨이퍼를 파지할 수 있는 암(arm)을 갖는 웨이퍼 이송 로봇(31), 웨이퍼 이송 로봇(31)을 이동시키는 레일부(32), 및 웨이퍼를 정렬시키는 얼라이너(33) 등을 포함할 수 있다. 웨이퍼를 FOUP(20)에서 로드락 챔버(40)로 이송하는 동작을 가정하면, 웨이퍼 이송 로봇(31)은 FOUP(20)에 수납된 웨이퍼를 꺼내서 얼라이너(33)에 놓을 수 있다. 얼라이너(33)에서는 웨이퍼를 회전시켜 미리 정해진 일 방향으로 웨이퍼를 정렬할 수 있다. 얼라이너(33)에서 웨이퍼 정렬을 완료하면, 웨이퍼 이송 로봇(31)은 웨이퍼를 얼라이너(33)에서 꺼내어 로드락 챔버(40)로 옮길 수 있다.
로드락 챔버(40)는 웨이퍼 이송 장치(30)와 연결되며, 반도체 공정 진행을 위해 공정 챔버(60)로 반입되는 웨이퍼들이 일시적으로 머무르는 로딩 챔버(41), 및 공정이 완료되어 공정 챔버(60)로부터 반출되는 웨이퍼들이 일시적으로 머무르는 언로딩 챔버(42)를 포함할 수 있다. 얼라이너(33)에서 정렬된 웨이퍼가 로딩 챔버(41)로 반입되면, 로딩 챔버(41) 내측이 감압되어 외부 오염 물질이 유입되는 것을 방지할 수 있다.
로드락 챔버(40)는 이송 챔버(50)와 연결될 수 있으며, 이송 챔버(50) 주변으로 복수의 공정 챔버들(60)이 연결될 수 있다. 이송 챔버(50)의 내부에는 로드락 챔버(40)와 복수의 공정 챔버들(60) 사이에서 웨이퍼를 이송하기 위한 웨이퍼 이송 로봇(51)이 배치될 수 있다. 웨이퍼 이송 장치(30)의 웨이퍼 이송 로봇(31)은 제1 웨이퍼 이송 로봇으로, 이송 챔버(50)의 웨이퍼 이송 로봇(51)은 제2 웨이퍼 이송 로봇으로 지칭될 수 있다.
복수의 공정 챔버들(60) 각각은 웨이퍼에 대한 반도체 공정을 진행할 수 있다. 일례로 복수의 공정 챔버들(60)이 진행하는 반도체 공정은, 증착 공정, 식각 공정, 노광 공정, 어닐링 공정, 연마 공정, 이온 주입 공정 등을 포함할 수 있다. 진행하고자 하는 반도체 공정에 따라, 복수의 공정 챔버들(60) 중 적어도 하나의 내부에서는 반도체 공정 진행을 위해 플라즈마가 형성될 수 있다.
일례로, 플라즈마가 형성된 상태에서 반도체 공정이 진행되는 동안, 공정 챔버(60)의 내부에서 방전(Arc)이 발생할 수 있다. 상기 방전은 의도치 않게 발생하는 이상 방전일 수 있다. 반도체 공정이 진행되는 도중에 방전이 발생할 경우, 웨이퍼 등의 반도체 기판에 손상이 발생하거나, 또는 반도체 공정으로 형성되는 반도체 소자의 특성이 원하는 범위를 벗어날 수 있다. 따라서 방전이 발생했는지 여부를 판단하기 위한 기능이 공정 챔버(60)에 구현될 수 있다.
최근에는 하나의 공정 챔버(60) 내에 복수의 웨이퍼들을 동시에 투입하고, 복수의 웨이퍼들을 하나의 공정 챔버(60) 내부의 복수의 정전 척들에 안착한 후, 반도체 공정을 동시에 진행하는 멀티 스테이션 방식의 공정 챔버(60)가 제안된 바 있다. 멀티 스테이션 방식의 공정 챔버(60)에서는, 방전 발생 여부를 판단하는 것과 함께, 방전이 발생한 위치를 판단하는 것이 중요할 수 있다. 일례로, 제1 웨이퍼와 제2 웨이퍼에 대한 반도체 공정이 공정 챔버(60) 내에서 동시에 진행되는 경우, 방전이 발생한 위치에 따라 제1 웨이퍼와 제2 웨이퍼 중 어느 웨이퍼에 영향을 미치는지가 달라질 수 있다.
방전 발생 여부는 공정 챔버(60)에 공급되는 바이어스 전력의 전압 및/또는 전류를 검출함으로써 판단할 수 있으나, 이와 같은 방식으로는 방전이 발생한 위치를 판단하기가 어려울 수 있다. 본 발명의 일 실시예에서는, 공정 챔버(60)에 포함된 윈도우를 통해 공정 챔버(60) 내부로부터 광 신호를 수신할 수 있는 옵티컬 픽업 유닛들을 공정 챔버(60)에 장착할 수 있다. 옵티컬 픽업 유닛들이 수신한 광 신호는 포토 디텍터들에 의해 전기 신호로 변환되며, 프로세서는 전기 신호를 이용하여 방전 발생 여부, 및 방전이 발생한 위치를 판단할 수 있다. 따라서, 공정 챔버(60) 내에서 발생한 방전이 웨이퍼에 미치는 영향을 상세히 분석할 수 있으며, 반도체 공정의 수율을 개선할 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 공정 장비를 간단히 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(100)는 플라즈마를 이용하여 반도체 공정을 진행하는 장비일 수 있다. 반도체 공정 장비(100)는 챔버 하우징(101), 정전 척(110, 120), 척 전압 공급부(104, 105), 전력 공급부(106, 107) 및 가스 공급부(108) 등을 포함할 수 있다.
챔버 하우징(101) 내부의 공간에는 정전 척(110, 120), 제1 바이어스 전극(130), 제2 바이어스 전극(140) 및 가스 유로(150) 등이 설치될 수 있다. 정전 척(110, 120)에는 반도체 공정을 진행하고자 하는 반도체 기판, 예를 들어 웨이퍼(W1, W2)가 안착될 수 있다. 도 2에 도시한 일 실시예에 따른 반도체 공정 장비(100)에서는, 하나의 챔버 하우징(101) 내부에 제1 정전 척(110)과 제2 정전 ?r(120)이 배치될 수 있다.
제1 정전 척(110)은 정전 척 본체(111), 정전 척 본체(111) 내부의 척 전극(112) 및 돌출부(113) 등을 포함할 수 있다. 제2 정전 척(120) 역시, 정전 척 본체(121), 척 전극(122) 및 돌출부(123) 등을 포함할 수 있다. 제1 정전 척(110)과 제2 정전 척(120) 각각에서, 돌출부(113, 123) 위에 제1 웨이퍼(W1)와 제2 웨이퍼(W2)가 안착되며, 돌출부(113, 123) 사이의 공간에는 웨이퍼들(W1, W2)을 냉각시키기 위한 목적으로 헬륨 가스 등이 채워질 수 있다.
일 실시예에서, 제1 척 전압 공급부(104)가 제1 정전 척(110)의 척 전극(122)에 공급하는 전압으로부터 생성되는 쿨롱력에 의해 제1 웨이퍼(W1)가 제1 정전 척(110) 상에 고정될 수 있으며, 마찬가지로 제2 척 전압 공급부(105)가 제2 정전 척(120)에 공급하는 전압에 의해 제2 웨이퍼(W2)가 제2 정전 척(120) 상에 고정될 수 있다. 일례로, 척 전압 공급부(104, 105)는 수백 내지 수천 볼트의 레벨을 갖는 정전압을 출력할 수 있다.
한편, 반도체 공정을 진행하기 위해 가스 공급부(108)는 가스 유로(150)를 통해 반응 가스를 챔버 하우징(101)의 내부로 흘려보낼 수 있다. 제1 전력 공급부(106)는 정전 척(110, 120)의 하부에 위치한 제1 바이어스 전극(130)에 제1 RF 전력을 공급하며, 제2 전력 공급부(107)는 정전 척(110, 120)의 상부에 위치한 제2 바이어스 전극(140)에 제2 RF 전력을 공급할 수 있다. 제1 전력 공급부(106)와 제2 전력 공급부(107) 각각은, 바이어스 전력을 공급하기 위한 RF 파워 소스 및 매칭 네트워크 등을 포함할 수 있다.
제1 RF 전력과 제2 RF 전력에 의해 반응 가스의 이온과 라디칼, 및 전자 등을 포함하는 플라즈마(160)가 웨이퍼(W1, W2) 상에 생성될 수 있으며, 플라즈마(160)에 의해 반응 가스가 활성화되어 반응성이 높아질 수 있다. 일례로, 반도체 공정 장비(100)가 식각 장비인 경우, 제1 전력 공급부(106)가 제1 바이어스 전극(130)에 공급하는 제1 RF 전력에 의해, 반응 가스의 이온과 라디칼 및 전자 등이 웨이퍼(W1, W2)로 가속할 수 있다. 웨이퍼(W1, W2) 또는 웨이퍼(W1, W2) 상에 형성된 레이어들이나 구조체들 중 적어도 일부는 반응 가스의 이온과 라디칼 및 전자 등에 의해 건식으로 식각될 수 있다.
플라즈마(160)가 형성되고 반도체 공정이 진행되는 동안, 챔버 하우징(101) 내부에서는 방전(Arc)이 발생할 수 있다. 방전(Arc)이 발생하면 반응 가스의 이온과 라디칼 및 전자 등이 원하지 않는 방향으로 제어되어 웨이퍼(W1, W2)가 파손되거나, 반도체 공정으로 웨이퍼(W1, W2)에 형성하고자 하는 반도체 소자의 특성이 달라질 수 있다.
본 발명의 일 실시예에서는, 반도체 공정이 진행되는 동안 방전이 발생하는지 여부, 및 방전이 제1 웨이퍼(W1)와 제2 웨이퍼(W2) 중 어느 웨이퍼에 영향을 미치는 위치에서 발생했는지 등을 판단할 수 있다. 일례로, 반도체 공정이 진행되는 동안 방전이 발생하면 그로 인해 빛이 관측될 수 있다. 챔버 하우징(101)에 마련되는 윈도우(102, 103)를 통해 방전으로 인한 빛을 관측할 수 있으나, 방전 발생 여부와 방전 발생 위치 판단을 위해 윈도우(102, 103)를 통해 챔버 하우징(101)의 내부를 지속적으로 관측하는 것은 지극히 비효율적인 방법일 수 있다.
본 발명의 일 실시예에서는, 윈도우(102, 103) 중 적어도 하나에 광학계 및 옵티컬 픽업 유닛들을 장착하고, 옵티컬 픽업 유닛들을 포토 디텍터들과 연결할 수 있다. 챔버 하우징(101)의 내부에서 방전이 발생하면, 옵티컬 픽업 유닛들은 방전에 의해 발생한 광 신호를 수신하여 포토 디텍터들에 전달할 수 있다. 포토 디텍터들 각각은 광 신호를 전기 신호로 변환할 수 있다. 일례로 전기 신호는 전압 신호일 수 있다.
포토 디텍터들과 연결되는 프로세서는, 전기 신호의 레벨을 참조하여 방전 발생 여부를 판단할 수 있다. 전기 신호의 레벨에 따라 챔버 하우징(101) 내에서 방전이 발생한 것으로 판단되면, 프로세서는 전기 신호들을 디지털 변환한 로우 데이터를 이용하여 챔버 하우징(101) 내부의 공간 이미지를 생성할 수 있다. 따라서, 방전 발생 여부는 물론, 방전이 발생한 위치를 프로세서가 정확히 판단할 수 있고, 이에 기초하여 반도체 공정을 제어함으로써 반도체 공정의 수율을 향상시킬 수 있다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 공정 장비를 간단히 나타낸 도면들이다.
먼저 도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(200)는 챔버(210), 센서(220), 프로세서(230) 및 서버(240) 등을 포함할 수 있다. 챔(210)는 복수의 윈도우들(201-204) 및 복수의 정전척들(211-214)을 포함할 수 있다. 복수의 정전척들(211-214) 각각에는 반도체 공정의 타겟인 웨이퍼들(W1-W4)이 안착되며, 반도체 공정이 진행되는 동안 복수의 정전척들(211-214)의 위에는 플라즈마(205)가 형성될 수 있다.
센서(220)는 복수의 윈도우들(201-204)을 통해 챔버(210) 내부로부터 광 신호를 수신할 수 있다. 일례로, 복수의 윈도우들(201-204) 각각에는 챔버(210) 내부에서 광 신호를 수집하는 광학계가 설치될 수 있다. 광학계는 복수의 렌즈들을 포함하며, 소정의 개구값을 갖도록 구성될 수 있다. 광학계는 복수의 옵티컬 픽업 유닛들이 공유할 수 있으며, 복수의 옵티컬 픽업 유닛들 각각은 광 가이드로 구현될 수 있다. 복수의 옵티컬 픽업 유닛들은 복수의 광 파이버들을 통해, 센서(220)에 포함되는 복수의 포토 디텍터들과 연결될 수 있다. 일례로 센서(220)에서 복수의 포토 디텍터들은 어레이 형태로 배열될 수 있다.
센서(220)에 포함되는 복수의 포토 디텍터들은 광 신호를 전기 신호로 변환하여 프로세서(230)로 출력할 수 있다. 일례로 복수의 포토 디텍터들이 출력하는 전기 신호는 전압 신호일 수 있으며, 프로세서(230)의 아날로그-디지털 컨버터(231)는 전기 신호를 디지털 신호인 로우(Raw) 데이터로 변환할 수 있다. 로직 회로(232)는 아날로그-디지털 컨버터(231)가 출력하는 로우 데이터를 이용하여 챔버(210) 내부의 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다.
일례로 로직 회로(232)는 토모그래피(Tomography) 기법을 적용하여, 챔버(210) 내부의 공간 이미지를 획득할 수 있다. 복수의 윈도우들(201-204)에 장착되는 광학계와 복수의 옵티컬 픽업 유닛들은 챔버(210) 내부에서 플라즈마(205)가 형성되는 공간으로부터 광 신호를 수신할 수 있도록 설치될 수 있다. 로직 회로(232)는 복수의 옵티컬 픽업 유닛들이 수신한 광 신호에 대응하는 로우 데이터에 토모그래피 기법을 적용함으로써 플라즈마(205)가 형성되는 공간에 대한 공간 이미지를 생성할 수 있다.
다만, 로직 회로(232)의 연산 부담을 줄이기 위해, 로직 회로(232)는 플라즈마(205)에서 방전이 발생한 것으로 판단되는 경우에만 공간 이미지를 생성할 수 있다. 로직 회로(232)는 로우 데이터 또는 센서(220)가 출력하는 전기 신호를 이용하여 방전 발생 여부를 먼저 판단할 수 있다. 예를 들어 로직 회로(232)는, 전기 신호의 전압 레벨을 소정의 기준 레벨과 비교하거나, 전기 신호의 레벨 변화를 소정의 기준 범위와 비교함으로써 방전 발생 여부를 판단할 수 있다.
방전이 발생한 것으로 판단되면, 로직 회로(232)는 로우 데이터를 이용하여 공간 이미지를 생성하고, 공간 이미지에 기초하여 방전이 발생한 위치를 판단할 수 있다. 일례로 플라즈마(205)에서 방전이 발생하면, 방전이 발생한 공간에서 순간적으로 매우 밝은 방전 광 신호가 생성될 수 있다. 따라서 복수의 윈도우들(201-204)에 장착된 복수의 옵티컬 픽업 유닛들 중 일부는 방전 광 신호를 감지하여, 다른 옵티컬 픽업 유닛들과 크게 차이가 나는 광 신호를 센서(220)로 전달할 수 있다. 프로세서(230)가 구성하는 공간 이미지에서는, 방전 광 신호가 발생한 위치가 표시될 수 있으며, 방전 발생 여부와 함께 챔버(210) 내에서 방전이 발생한 위치를 판단할 수 있다. 따라서, 복수의 웨이퍼들(W1-W4) 중에서 방전의 영향을 크게 받은 웨이퍼를 판단하고, 그에 따른 후속 조치를 취할 수 있다.
방전이 발생한 시점과, 해당 시점에 생성된 공간 이미지 등은 별도의 서버(240)에 저장될 수 있다. 서버(240)는 방전 발생 시점과 방전 발생 위치를 해당 시점에 챔버(210)를 제어하기 위해 입력된 제어 파라미터들과 함께 저장할 수 있다. 서버(240)에 저장된 데이터는 이후 챔버(210)를 제어하여 방전 발생을 최소화하거나, 또는 다른 챔버를 제어하기 위한 목적 등으로 활용될 수 있다.
도 3을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에서는 챔버(210) 내부의 바이어스 전극들에 공급되는 RF 전력의 전압, 전류, 전력 등을 검출하여 방전을 판단하는 방법 대신에, 챔버(210) 내부의 광 신호들을 수집하여 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다. 따라서 RF 전력의 전압, 전류, 전력 변화를 검출하여 방전을 판단하는 방법에 비해, 작은 세기의 방전을 감지할 수 있어 방전 감지 동작의 정밀도를 향상시킬 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 시스템(300)은 복수의 챔버들(301-303)과 센서(310), 및 프로세서(320) 등을 포함할 수 있다. 복수의 챔버들(301-303)은 하나의 공정 라인에 배치될 수 있으며, 서로 같거나 다른 반도체 공정이 복수의 챔버들(301-303)에서 진행될 수 있다.
복수의 챔버들(301-303) 각각에는 적어도 하나의 윈도우(CW)가 마련되며, 윈도우(CW)에는 복수의 옵티컬 픽업 유닛들(OP)이 장착될 수 있다. 앞서 설명한 바와 같이 복수의 옵티컬 픽업 유닛들(OP)은 광학계를 통해 윈도우(CW)에 장착되어 챔버들(301-303) 내부 공간의 광 신호를 수집하고, 이를 센서(310)로 전달할 수 있다.
센서(310)는 복수의 포토 어레이들(311-313)을 포함하며, 일례로 복수의 어레이들(311-313)은 복수의 챔버들(301-303)에 대응할 수 있다. 센서(310)와 프로세서(320)는 반도체 공정 시스템(300)이 설치된 공정 라인에서, 복수의 챔버들(301-303)과 다른 위치에 설치될 수 있다. 일례로, 센서(310)의 복수의 포토 어레이들(311-313)은 광 파이버들(LF)을 통해 복수의 챔버들(301-303)과 연결될 수 있다.
제1 포토 어레이(311)는 제1 챔버(301)의 옵티컬 픽업 유닛들(OP)로부터 광 파이버들(LF)을 통해 제1 챔버(301) 내부 공간의 광 신호를 수신하고, 제2 포토 어레이(312)는 제2 챔버(302)의 옵티컬 픽업 유닛들(OP)로부터 광 파이버들(LF)을 통해 제2 챔버(302) 내부 공간의 광 신호를 수신할 수 있다. 제N 포토 어레이(313)는 제N 챔버(303)의 옵티컬 픽업 유닛들(OP)로부터 광 파이버들(LF)을 통해 제N 챔버(303) 내부 공간의 광 신호를 수신할 수 있다.
복수의 포토 어레이들(311-313) 각각은 복수의 포토 디텍터들을 포함하며, 일례로 복수의 포토 어레이들(311-313) 각각에서 복수의 포토 디텍터들의 개수는, 복수의 포토 어레이들(311-313) 각각에 연결된 광 파이버들(LF)의 개수와 같을 수 있다. 복수의 포토 디텍터들은 복수의 포토 어레이들(311-313) 각각에서 어레이 형태로 배치되며, 광 파이버들(LF)로부터 수신한 광 신호를 전기 신호로 변환하여 프로세서(320)에 출력할 수 있다.
프로세서(320)는 전기 신호를 이용하여 복수의 챔버들(301-303) 각각에서의 방전 발생 여부를 판단할 수 있다. 일례로, 제1 챔버(301)에 연결된 제1 포토 어레이(311)로부터 수신한 전기 신호의 전압 레벨이 기준 레벨 이상으로 감지되면, 프로세서(320)는 제1 챔버(301)에서 방전이 발생한 것으로 판단할 수 있다. 프로세서(320)는 제1 포토 어레이(311)가 출력하는 전기 신호를 로우 데이터로 변환하고 이를 이용하여 제1 챔버(301) 내부의 공간 이미지를 구성하여, 제1 챔버(301) 내부에서 방전이 발생한 위치를 판단할 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 공정 장비를 간단히 나타낸 도면이다. 도 6은 도 5에 도시한 일 실시예에 따른 반도체 공정 장비에 포함되는 포토 어레이를 간단히 나타낸 도면이다.
먼저 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(400)는 광 수집부(410), 센서(420) 및 프로세서(430) 등을 포함할 수 있다. 광 수집부(410)는 반도체 공정이 실행되는 챔버 내부의 광 신호를 수집할 수 있도록 챔버의 윈도우에 부착되는 광학계(411), 광학계(411)에 연결되는 복수의 옵티컬 픽업 유닛들(413), 및 광 파이버들(415)을 포함할 수 있다.
광학계(411)은 소정의 광각을 갖도록 개구부와 복수의 렌즈들을 포함하며, 복수의 옵티컬 픽업 유닛들(413)과 연결될 수 있다. 복수의 옵티컬 픽업 유닛들(413) 각각은 광 가이드로 기능할 수 있으며, 복수의 광 파이버들(415)을 통해 센서(420)에 포함되는 복수의 포토 디텍터들(421)과 연결될 수 있다. 도 5를 참조하면, 복수의 광 파이버들(415) 각각에서 광 신호가 전반사되어 복수의 포토 디텍터들(421) 각각으로 전달될 수 있다.
도 5에 도시한 바와 같이, 복수의 광 파이버들(415)은 복수의 옵티컬 픽업 유닛들(413)과 달리 유연한(flexible) 특성을 가질 수 있다. 따라서 챔버의 윈도우에 직접 장착되어야 하는 광학계(411) 및 복수의 옵티컬 픽업 유닛들(413)과 달리, 센서(420)는 공정 라인 내에서 챔버와 다른 위치에 배치되고, 복수의 광 파이버들(415)에 의해 복수의 옵티컬 픽업 유닛들(413)과 연결될 수 있다.
복수의 포토 디텍터들(421) 각각은 복수의 광 파이버들(415)을 통해 수신한 광 신호를 전압 신호로 변환하여 프로세서(430)에 제공할 수 있다. 프로세서(430)의 아날로그-디지털 컨버터(431)는 전압 신호를 디지털 변환하여 로우 데이터를 생성하며, 로직 회로(433)는 로우 데이터를 이용하여 광학계(411)의 광각이 커버할 수 있는 공간을 나타내는 공간 이미지를 생성할 수 있다.
도 5를 참조하면, 복수의 옵티컬 픽업 유닛들(413)은 하나의 광학계(411)에 공통으로 연결되며 서로 다른 시선(Line Of Sight) 영역을 가질 수 있다. 복수의 옵티컬 픽업 유닛들(413) 각각의 시선 영역의 합에 의해, 광학계(411)의 화각 및 광학계(411)로 커버할 수 있는 공간의 면적이 결정될 수 있다. 따라서, 필요한 경우, 복수의 옵티컬 픽업 유닛들(413) 각각의 시선 영역을 변경함으로써 광학계(411)의 광각을 변경하고, 프로세서(430)가 생성하는 공간 이미지에 대응하는 공간의 면적을 조절할 수 있다. 일례로, 복수의 옵티컬 픽업 유닛들(413) 각각의 길이를 조절하여, 복수의 옵티컬 픽업 유닛들(413) 각각의 시선 영역을 변경하고, 그로부터 광학계(411)의 화각을 조절할 수 있다.
다음으로 도 6을 참조하면, 본 발명의 일 실시예에 따른 센서(420)는 X축 방향에 대응하는 복수의 행들 및 Y축 방향에 대응하는 복수의 열들을 따라 어레이 형태로 배열되는 복수의 포토 디텍터들(421)을 포함할 수 있다. 도 6에 도시한 일 실시예에 따른 센서(420)는, 복수의 챔버들에 장착된 복수의 옵티컬 픽업 유닛들과 연결될 수 있다.
예를 들어, 복수의 행들 중 하나를 따라 배열되는 포토 디텍터들(421)은 앞서 도 5를 참조하여 설명한 일 실시예의 광 수집부(410)와 연결될 수 있다. 도 6에 도시한 일 실시예에 따른 센서(420)는, 단일 챔버의 서로 다른 위치에 장착된 복수의 광 수집부들(410)과 연결될 수 있다. 일례로, 센서(420)는 하나의 챔버에서 서로 다른 4개의 위치들에 장착된 4개의 광 수집부들(410)과 연결되며, 4개의 광 수집부들(410)은 4개의 행들을 따라 배열되는 포토 디텍터들(421)과 연결될 수 있다.
하나의 챔버에 제1 내지 제4 광 수집부들이 구비되는 경우를 가정하면, 제1 광 수집부의 제1 옵티컬 픽업 유닛들은 첫번째 행에 배치된 복수의 제1 포토 디텍터들과 연결될 수 있다. 제2 광 수집부의 제2 옵티컬 픽업 유닛들은 두번째 행에 배치된 복수의 제2 포토 디텍터들과 연결되며, 제3 광 수집부의 제3 옵티컬 픽업 유닛들은 세번째 행에 배치된 복수의 제3 포토 디텍터들과 연결될 수 있다. 제4 광 수집부의 제4 옵티컬 픽업 유닛들은 네번째 행에 배치된 복수의 제4 포토 디텍터들과 연결될 수 있다. 챔버에 구비되는 광 수집부들의 개수에 따라, 센서(420)에 포함되는 복수의 포토 디텍터들(421)의 개수 및 그 배치 형태는 다양하게 변형될 수 있다.
한편 실시예에 따라, 도 6에 도시한 일 실시예에 따른 센서(420)가 복수의 챔버들과 연결될 수도 있다. 예를 들어, 센서(420)는, 4개의 챔버들에 장착된 복수의 옵티컬 픽업 유닛들과 연결될 수 있으며, 프로세서(430)는 센서(420)에 배치된 복수의 포토 디텍터들(421)을 행 단위로 선택하여, 복수의 챔버들 각각에서의 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다. 이 경우, 4개의 챔버들 각각에는 하나의 광 수집부가 구비될 수 있다.
또는, 2개의 챔버들 각각에 2개의 광 수집부들이 장착되고, 2개의 챔버들이 센서(420)와 연결될 수도 있다. 예를 들어, 첫번째 행과 두번째 행의 포토 디텍터들은 제1 챔버에 구비된 2개의 광 수집부들과 각각 연결되고, 세번째 행과 네번째 행의 포토 디텍터들은 제2 챔버에 구비된 2개의 광 수집부들과 각각 연결될 수 있다. 다만 위에서 설명한 실시예들로 센서(420)와 챔버들의 연결 방법이 한정되지는 않으며, 복수의 포토 디텍터들(421)과 복수의 챔버들의 대응 관계는 다양하게 변형될 수 있다.
도 7 내지 도 10은 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 도면들이다.
먼저 도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(500)는 챔버 내부에 복수의 정전 척들(501-504)이 배치되고, 챔버 하우징의 일면에 윈도우(506)가 마련될 수 있다. 윈도우(506)에는 소정의 광각(θ)을 갖는 광학계(510)가 장착될 수 있다. 반도체 공정이 진행되는 동안, 복수의 정전 척들(501-504) 상부에는 플라즈마(505)가 형성될 수 있다. 앞서 설명한 바와 같이, 챔버 내에서 복수의 정전 척들(501-504)의 상하부에 배치되는 바이어스 전극들에 입력되는 RF 전력에 의해, 플라즈마(505)가 형성될 수 있다.
플라즈마(505)가 형성되고 반도체 공정이 진행되는 동안, 커버 영역(515)의 광 신호가 광학계(510)로 유입될 수 있다. 광학계(510)는 서로 다른 방향의 시선 영역들을 갖는 복수의 옵티컬 픽업 유닛들과 연결되며, 따라서 커버 영역(515)의 광 신호가 그 진행 방향에 따라 복수의 옵티컬 픽업 유닛들로 분산되어 진행할 수 있다.
복수의 옵티컬 픽업 유닛들을 통과한 광 신호는 복수의 광 파이버들을 통해 복수의 포토 디텍터들로 전달되며, 복수의 포토 디텍터들 각각은 광 신호에 대응하는 전기 신호를 출력할 수 있다. 프로세서는 전기 신호를 이용하여 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다.
도 7에 도시한 일 실시예에서는 챔버의 일면에 마련된 하나의 윈도우에만 광학계(510)가 장착될 수 있다. 따라서 프로세서가 토모그래피 기법 등을 이용하여 방전 발생 위치를 판단하기 위한 공간 이미지를 생성하기 위해, 플라즈마(505)가 형성된 영역에서 발생하는 광 신호의 분포에 대한 일정한 가정이 필요할 수 있다.
다음으로 도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(500A)는 내부에 복수의 정전 척들(501A-504A)이 배치되는 챔버를 포함할 수 있다. 챔버 하우징의 일면에는 제1 윈도우(506A)와 제2 윈도우(507A)가 마련될 수 있다. 제1 윈도우(506A)에는 제1 광각(θ1)을 갖는 제1 광학계(510A)가 장착되며, 제2 윈도우(507A)에는 제2 광각(θ2)을 갖는 제2 광학계(520A)가 장착될 수 있다. 반도체 공정이 진행되는 동안, 복수의 정전 척들(501A-504A) 상부에는 플라즈마(505)가 형성될 수 있다. 제1 광각(θ1)과 제2 광각(θ2)의 관계에는 제한은 없으며, 서로 같거나 다를 수 있다.
플라즈마(505)가 형성되고 반도체 공정이 진행되는 동안, 제1 커버 영역(515A)의 제1 광 신호가 제1 광학계(510A)로 유입되고, 제2 커버 영역(525A)의 제2 광 신호는 제2 광학계(520A)로 유입될 수 있다. 제1 광학계(510A)와 제2 광학계(520A) 각각은 서로 다른 방향의 시선 영역들을 갖는 복수의 옵티컬 픽업 유닛들과 연결될 수 있다. 일례로, 제1 광학계(510A)에 연결되는 복수의 제1 옵티컬 픽업 유닛들의 개수는, 제2 광학계(520A)에 연결되는 복수의 제2 옵티컬 픽업 유닛들의 개수와 같을 수 있다.
복수의 제1 옵티컬 픽업 유닛들을 통과한 제1 광 신호는 복수의 제1 광 파이버들을 통해 복수의 제1 포토 디텍터들로 전달되며, 복수의 제2 옵티컬 픽업 유닛들을 통과한 제2 광 신호는 복수의 제2 광 파이버들을 통해 복수의 제2 포토 디텍터들로 전달될 수 있다. 복수의 제1 포토 디텍터들 및 복수의 제2 포토 디텍터들은 제1 광 신호와 제2 광 신호에 대응하는 제1 전기 신호 및 제2 전기 신호를 프로세서로 출력할 수 있다. 프로세서는 제1 전기 신호와 제2 전기 신호를 이용하여 플라즈마(505)에서의 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다.
일례로, 복수의 제1 포토 디텍터들 중 적어도 하나가 출력하는 제1 전기 신호가 소정의 기준 레벨 이상으로 증가하면, 프로세서는 제1 정전 척(501A) 및/또는 제2 정전 척(502A) 위에서 방전이 발생한 것으로 판단할 수 있다. 프로세서는 제1 전기 신호를 이용하여 제1 커버 영역(515A)을 나타내는 공간 이미지를 구성하고, 공간 이미지를 이용하여 방전이 발생한 위치를 판단할 수 있다.
다음으로 도 9를 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(500B)는 내부에 복수의 정전 척들(501B-504B)이 배치되는 챔버를 포함할 수 있다. 챔버 하우징의 제1면에는 제1 윈도우(506B)가 마련되고, 제1면과 다른 제2면에는 제2 윈도우(507B)가 마련될 수 있다. 도 9에 도시한 일 실시예에서, 제1면과 제2면은 서로 다른 방향으로 연장되어 서로 교차할 수 있다. 반도체 공정이 진행되는 동안, 복수의 정전 척들(501B-504B) 상부에는 플라즈마(505)가 형성될 수 있다.
제1 윈도우(506B)에는 제1 광각(θ1)을 갖는 제1 광학계(510B)가 장착되며, 제2 윈도우(507B)에는 제2 광각(θ2)을 갖는 제2 광학계(520B)가 장착될 수 있다. 플라즈마(505)가 형성되고 반도체 공정이 진행되는 동안, 제1 커버 영역(515B)의 제1 광 신호가 제1 광학계(510B)로 유입되고, 제2 커버 영역(525B)의 제2 광 신호는 제2 광학계(520B)로 유입될 수 있다. 제1 광학계(510B)와 제2 광학계(520B) 각각은 서로 다른 방향의 시선 영역들을 갖는 복수의 옵티컬 픽업 유닛들과 연결될 수 있다.
복수의 제1 옵티컬 픽업 유닛들을 통과한 제1 광 신호는 복수의 제1 광 파이버들을 통해 복수의 제1 포토 디텍터들로 전달되며, 복수의 제2 옵티컬 픽업 유닛들을 통과한 제2 광 신호는 복수의 제2 광 파이버들을 통해 복수의 제2 포토 디텍터들로 전달될 수 있다. 복수의 제1 포토 디텍터들 및 복수의 제2 포토 디텍터들은 제1 광 신호와 제2 광 신호에 대응하는 제1 전기 신호 및 제2 전기 신호를 프로세서로 출력할 수 있다. 프로세서는 제1 전기 신호와 제2 전기 신호를 이용하여 플라즈마(505)에서의 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다.
도 9에 도시한 일 실시예에서는, 플라즈마(505)의 특정 위치에서 방전이 발생하는 경우, 복수의 제1 포토 디텍터들 중 적어도 하나가 출력하는 제1 전기 신호의 레벨과, 복수의 제2 포토 디텍터들 중 적어도 하나가 출력하는 제2 전기 신호의 레벨이 동시에 기준 레벨 이상으로 검출될 수 있다. 프로세서는 제1 전기 신호와 제2 전기 신호를 이용하여 챔버 내부의 공간을 나타내는 공간 이미지를 구성하고, 공간 이미지를 이용하여 방전이 발생한 위치를 판단할 수 있다. 도 9에 도시한 일 실시예에서는 제1 광학계(510B)와 제2 광학계(520B)가 서로 다른 방향의 제1면과 제2면에 각각 장착되므로, 앞서 도 7을 참조하여 설명한 바와 같은 별도의 가정 없이, 프로세서가 토모그래피 기법을 이용하여 공간 이미지를 생성할 수 있다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비(500C)에서, 챔버 내부에 복수의 정전 척들(501C-504C)이 배치되며, 챔버 하우징에는 복수의 윈도우들(506C-509C)이 마련될 수 있다. 도 10에 도시한 일 실시에에서는, 챔버 하우쟁의 제1면에 제1 윈도우(506C)와 제2 윈도우(507C)가 마련되고, 제1면과 다른 방향의 제2면에 제3 윈도우(508C)와 제4 윈도우(509C)가 마련될 수 있다. 반도체 공정이 진행되는 동안, 복수의 정전 척들(501C-504C) 상부에는 플라즈마(505)가 형성될 수 있다.
제1 윈도우(506C)에는 제1 광각(θ1)을 갖는 제1 광학계(510C)가 장착되며, 제2 윈도우(507C)에는 제2 광각(θ2)을 갖는 제2 광학계(520C)가 장착될 수 있다. 제3 윈도우(508C)에는 제3 광각(θ3)을 갖는 제3 광학계(530C)가 장착되며, 제4 윈도우(509C)에는 제4 광각(θ4)을 갖는 제4 광학계(540C)가 장착될 수 있다. 제1 커버 영역(515C)의 제1 광 신호가 제1 광학계(510C)로 유입되고, 제2 커버 영역(525C)의 제2 광 신호는 제2 광학계(520C)로 유입될 수 있다. 제3 커버 영역(535C)의 제1 광 신호는 제3 광학계(530C)로 유입되며, 제4 커버 영역(545C)의 제2 광 신호는 제4 광학계(540C)로 유입될 수 있다. 제1 내지 제4 광학계들(510C-540C) 각각은 서로 다른 방향의 시선 영역들을 갖는 복수의 옵티컬 픽업 유닛들과 연결될 수 있다.
제1 광 신호는 복수의 제1 광 파이버들을 통해 복수의 제1 포토 디텍터들로 전달되며, 제2 광 신호는 복수의 제2 광 파이버들을 통해 복수의 제2 포토 디텍터들로 전달될 수 있다. 한편, 제3 광 신호는 복수의 제3 광 파이버들을 통해 복수의 제3 포토 디텍터들로 전달되며, 제4 광 신호는 복수의 제4 광 파이버들을 통해 복수의 제4 포토 디텍터들로 전달될 수 있다. 복수의 제1 내지 제4 포토 디텍터들은 제1 내지 제4 광 신호에 대응하는 제1 내지 제4 전기 신호를 프로세서에 출력하며, 프로세서는 제1 내지 제4 전기 신호를 이용하여 챔버 내부에서의 방전 발생 여부 및 방전 발생 위치 등을 판단할 수 있다.
일례로, 제1 정전 척(501C) 위에서 방전이 발생하는 경우, 복수의 제1 포토 디텍터들 중 적어도 하나가 출력하는 제1 전기 신호의 레벨과, 복수의 제3 포토 디텍터들 중 적어도 하나가 출력하는 제3 전기 신호의 레벨이 동시에 기준 레벨 이상으로 검출될 수 있다. 한편 제4 정전 척(504C) 위에서 방전이 발생하면, 복수의 제2 포토 디텍터들 중 적어도 하나가 출력하는 제2 전기 신호의 레벨과, 복수의 제4 포토 디텍터들 중 적어도 하나가 출력하는 제4 전기 신호의 레벨이 동시에 기준 레벨 이상으로 검출될 수 있다.
프로세서는 위와 같이 기준 레벨 이상의 전기 신호가 검출되는 포토 디텍터들을 식별하는 방식에 더하여, 제1 내지 제4 전기 신호를 로우 데이터로 변환하고 이를 기초로 챔버 내부의 공간을 나타내는 공간 이미지를 구성함으로써 방전 발생 위치를 정확히 판단할 수 있다. 일례로, 복수의 제1 내지 제4 포토 디텍터들 중 적어도 하나가 출력하는 전기 신호의 레벨이 기준 레벨 이상으로 검출되면, 프로세서는 제1 내지 제4 전기 신호를 로우 데이터로 변환하고 이를 기초로 공간 이미지를 생성할 수 있다.
또는, 일 실시예에서, 기준 레벨 이상으로 검출된 전기 신호들만을 로우 데이터로 변환하여, 챔버 내부의 공간 일부만을 나타내는 공간 이미지를 생성할 수도 있다. 일례로, 복수의 제1 포토 디텍터들 중 적어도 하나가 출력하는 제1 전기 신호와 복수의 제4 포토 디텍터들 중 적어도 하나가 출력하는 제4 전기 신호의 레벨이 동시에 기준 레벨 이상으로 검출되면, 프로세서는 제1 전기 신호와 제4 전기 신호를 선택하여 로우 데이터로 변환하고, 이를 기초로 공간 이미지를 구성할 수 있다. 공간 이미지는, 제2 정전 척(502C)의 위에 정의되는 공간을 나타낼 수 있다.
도 11a 내지 도 14c는 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 도면들이다.
도 11a 내지 도 11c, 도 12a 내지 도 12c, 도 13a 내지 도 13c, 및 도 14a 내지 도 14c는 하나의 챔버에 연결된 제1 내지 제3 포토 디텍터들이 출력하는 제1 내지 제3 전압 신호들의 변화를 일정 시간 동안 나타낸 그래프들일 수 있다. 일례로 제1 내지 제3 포토 디텍터들은 하나의 광학계를 공유할 수 있으며, 하나의 광학계를 통해 서로 다른 시선 영역에서 광 신호를 수신하고, 이를 전압 신호로 변환할 수 있다.
챔버 내에 플라즈마가 형성되고 반도체 공정이 진행되는 동안 제1 내지 제3 포토 디텍터들이 출력하는 제1 내지 제3 전압 신호들 각각은 소정의 정상 범위(△NR) 내에서 증가 및 감소할 수 있다. 다시 말해, 정상 범위(△NR)에 속하는 전압 신호의 레벨 변화는, 챔버 내부에서 방전이 발생한 것으로 인식되지 않을 수 있다.
도 11a 내지 도 11c에 도시한 그래프들에서는, 특정 시점에 제1 내지 제3 전압 신호들의 레벨이 정상 범위(△NR)보다 큰 이상 범위(△AR)에서 변동할 수 있다. 따라서, 제1 내지 제3 전압 신호들을 수신하는 프로세서는, 해당 시점에 챔버 내에서 방전이 발생한 것으로 판단할 수 있다. 프로세서는 방전이 발생한 것으로 판단한 시점에 수신한 제1 내지 제3 전압 신호들을 로우 데이터로 변환하고, 이를 이용하여 챔버 내부의 공간 이미지를 생성하여 방전 발생 위치를 판단할 수 있다.
도 12a 내지 도 12c를 참조하여 설명하는 실시예에서는, 챔버 내에 플라즈마가 형성되고 반도체 공정이 진행되는 동안 제1 내지 제3 포토 디텍터들이 출력하는 제1 내지 제3 전압 신호들 각각이 정상 범위(△NR) 내에서만 증가 및 감소할 수 있다. 따라서 프로세서는 반도체 공정이 진행되는 동안 챔버 내에서 방전이 발생하지 않은 것으로 판단할 수 있다.
도 13a 내지 도 13c를 참조하여 설명하는 실시예에서는, 챔버 내에 플라즈마가 형성되고 반도체 공정이 진행되는 동안 제1 내지 제3 포토 디텍터들이 출력하는 제1 내지 제3 전압 신호들 각각이 소정의 시구간(△T) 내에서 정상 범위(△NR)를 벗어나는 레벨로 증가할 수 있다. 다만, 앞서 도 11a 내지 도 11c를 참조하여 설명한 실시예와 비교하면, 제1 내지 제3 전압 신호들 각각이 정상 범위(△NR)를 벗어난 레벨을 갖는 시구간(△T)의 길이가 상대적으로 길 수 있다.
챔버 내부에서 의도치 않은 방전이 발생하는 경우, 제1 내지 제3 전압 신호들은 도 11a 내지 도 11c에 도시한 바와 같이 매우 짧은 시간 동안 정상 범위(△NR)를 벗어난 레벨을 가질 수 있다. 따라서 도 13a 내지 도 13c에 도시한 바와 같이, 제1 내지 제3 전압 신호들이 긴 시구간(△T) 동안 정상 범위(△NR)를 벗어난 레벨을 갖는 경우, 프로세서는 방전이 아닌 다른 이상 상태가 챔버에서 발생한 것으로 판단할 수 있다.
도 14a 내지 도 14c를 참조하여 설명하는 실시예에서는, 챔버 내에 플라즈마가 형성되고 반도체 공정이 진행되는 동안 제1 전압 신호만이 특정 시점에 정상 범위(△NR)를 벗어나는 레벨로 증가할 수 있다. 도 14b와 도 14c를 참조하면, 제2 전압 신호와 제3 전압 신호는 정상 범위(△NR)에 속하는 레벨을 가지며, 도 14a에 도시한 바와 같이 제1 전압 신호만이 특정 시점에 정상 범위(△NR)를 벗어나는 레벨로 증가할 수 있다.
이와 같이, 일부의 포토 디텍터가 출력하는 전압 신호만이 정상 범위(△NR)를 벗어나는 경우에도, 프로세서는 챔버 내에서 방전이 발생한 것으로 판단할 수 있다. 프로세서는 해당 시점의 전압 신호를 로우 데이터로 변환하고, 이를 기초로 공간 이미지를 생성하여 전압 발생 위치를 판단할 수 있다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 도면들이다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 반도체 공정 장비에서, 프로세서가 생성하는 공간 이미지들(600, 600A)을 나타낸 도면들일 수 있다. 일 실시예에서, 도 15 및 도 16을 참조하여 설명하는 공간 이미지들(600, 610)은 도 7 내지 도 10을 참조하여 설명한 실시예들에 따른 반도체 공정 장비들(500, 500A, 500B, 500C) 중 하나에서 생성될 수 있다. 도 15 및 도 16에 도시한 공간 이미지들(600, 610) 각각은 제1 내지 제4 영역들(601-604, 611-614)을 포함하며, 제1 내지 제4 영역들(601-604, 611-614)은 챔버 내부에 구비되는 제1 내지 제4 정전 척들에 대응할 수 있다.
도 15에 도시한 제1 공간 이미지(600)는, 프로세서가 제1 시점에 생성한 이미지일 수 있다. 제1 시점에는 챔버 내부의 제3 정전 척 위에서 방전이 발생할 수 있다. 따라서 제1 공간 이미지(600)에 도시한 바와 같이, 제1 내지 제4 영역들(601-604) 중 제3 영역(603)에서 최대 전압 신호에 대응하는 피크 데이터가 나타날 수 있다. 프로세서는 제1 공간 이미지(600)에 기초하여 제3 정전 척에 인접한 공간에서 방전이 발생한 것으로 판단할 수 있다.
도 16에 도시한 제2 공간 이미지(610)는, 제1 시점과 다른 제2 시점에 프로세서가 생성한 이미지일 수 있다. 제2 시점에는 챔버 내부의 제2 정전 척과 제3 정전 척 위에서 동시에 방전이 발생할 수 있다. 따라서 제2 공간 이미지(610)에 도시한 바와 같이, 제1 내지 제4 영역들(611-614) 중 제2 영역(612)과 제3 영역(613)에서 최대 전압 신호에 대응하는 피크 데이터가 나타날 수 있다. 프로세서는 제1 공간 이미지(610)에 기초하여 제2 정전 척 및 제3 정전 척에 인접한 공간에서 방전이 발생한 것으로 판단할 수 있다.
도 15 및 도 16을 참조하여 설명한 일 실시예에서, 프로세서는 챔버에 장착된 광학계로 유입되는 광 신호에 대응하는 전기 신호를 복수의 포토 디텍터들로부터 수신하고, 전기 신호의 레벨 변화를 모니터링하여 방전이 발생한 것으로 추정되는 시점을 특정할 수 있다. 방전 발생 시점이 특정되면, 프로세서는 공간 이미지를 생성하여 방전 발생 위치를 판단할 수 있다. 일례로 프로세서는 공간 이미지를 연속적으로 생성하지 않으며, 방전 발생이 확인된 시점을 포함하는 일부 시구간에서만 공간 이미지를 생성할 수 있다.
따라서, 프로세서는 방전 발생 시점을 포함하는 시구간 내에서 챔버 내부의 상태를 나타내는 복수의 공간 이미지들을 생성하고, 이를 기초로 방전의 발생 양상을 분석할 수 있다. 방전 발생 시점으로부터 앞선 시점의 공간 이미지를 함께 생성하기 위해, 프로세서는 내부 및/또는 외부의 메모리에 연속적으로 수신되는 전기 신호 중 일부를 저장할 수 있다. 다만 실시예에 따라, 방전 발생 시점에 대한 판단없이, 포토 디텍터들로부터 전기 신호를 수신할 때마다 프로세서가 공간 이미지를 생성할 수도 있다.
도 17은 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작을 설명하기 위해 제공되는 흐름도이다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 반도체 공정 장비의 동작은, 웨이퍼가 투입되는 것으로 시작될 수 있다(S10). 웨이퍼는 반도체 공정 장비가 배치되는 공정 라인에서 FOUP 등의 용기에 담겨 이송되며, 웨이퍼 이송 로봇 등이 웨이퍼를 FOUP에서 인출하여 반도체 공정 장비 내부에 투입할 수 있다. 투입된 웨이퍼는, 반도체 공정 장비의 챔버 내부에 구비되는 정전 척에 안착될 수 있다.
웨이퍼가 정전 척에 안착되면, 챔버 내부의 바이어스 전극들에 RF 전력이 공급되고, 반응 가스가 유입되어 반도체 공정이 시작될 수 있다(S20). 반도체 공정이 진행되는 동안, 정전 척 상부에는 플라즈마가 형성될 수 있다. 반도체 공정이 진행되면, 챔버의 윈도우에 장착된 광학계를 통해 광 신호가 포토 디텍터들에 전달되며, 포토 디텍터들은 광 신호를 전압 신호로 변환할 수 있다. 포토 디텍터들과 연결된 프로세서는, 전압 신호를 획득할 수 있다(S30).
프로세서는 전압 신호의 레벨이, 기준 레벨 이상으로 증가하는지 판단할 수 있다(S40). 일례로 프로세서는 반도체 공정이 진행되는 동안의 챔버 내부의 환경을 고려하여, 전압 신호의 레벨이 소정의 정상 범위 내에서 변동하는 것은 이상으로 판단하지 않을 수 있다. 다시 말해, 기준 레벨은 정상 범위를 벗어나는 레벨로 설정될 수 있다.
기준 레벨은 정상 범위보다 큰 절대적인 값으로 설정되거나, 또는 정상 범위에 대한 소정의 비율로 설정될 수도 있다. 예를 들어, 기준 레벨이 1.5V, 2.0V 와 같이 절대적인 값으로 설정될 수 있다. 또는, 정상 범위의 전압 신호가 갖는 최대 레벨의 1.5배, 2배 등과 같이, 정상 범위에 대한 비율로 기준 레벨이 설정될 수도 있다.
S40 단계의 판단 결과 전압 신호의 레벨이 기준 레벨 이상으로 증가하지 않으면, 프로세서는 별다른 동작 없이 포토 디텍터들로부터 전압 신호를 계속 수신할 수 있다. 반면 S40 단계의 판단 결과 전압 신호의 레벨이 기준 레벨 이상으로 증가하면, 프로세서는 전압 신호를 디지털 변환하여 로우 데이터를 획득하고, 이를 기초로 챔버 내부의 공간 이미지를 구성할 수 있다(S50).
예를 들어, 공간 이미지는 앞서 도 15 및 도 16을 참조하여 설명한 바와 같이 구성될 수 있다. 공간 이미지에서는 챔버 내부의 공간에 대응하는 평면에서 방전으로 인한 피크 데이터가 나타날 수 있으며, 따라서 프로세서는 공간 이미지에 기초하여 방전이 발생한 위치를 결정하고, 그로 인해 영향을 받은 웨이퍼를 판단할 수 있다(S60).
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10, 300: 반도체 공정 시스템
100, 200, 500, 500A, 500B, 500C: 반도체 공정 장비
102, 103, 201, 202, 203, 204, 506, 506A, 507A, 506B, 507B, 506C, 507C, 508C, 509C: 윈도우
220, 310, 420: 센서
230, 320, 430: 프로세서
410: 광 수집부
411, 510, 510A, 520A, 510B, 520B, 510C, 520C, 530C, 540C: 광학계
413: 옵티컬 픽업 유닛들
415: 광 파이버들
600, 610: 공간 이미지

Claims (10)

  1. 상기 윈도우의 서로 다른 위치에 장착되는 제1 광학계와 제2 광학계, 상기 제1 광학계에 공통으로 연결되며 서로 다른 시선(Line Of Sight) 영역을 갖는 복수의 제1 옵티컬 픽업 유닛들, 및 상기 제2 광학계에 공통으로 연결되며 서로 다른 시선 영역을 갖는 복수의 제2 옵티컬 픽업 유닛들을 갖는 광 수집부;
    상기 복수의 제1 옵티컬 픽업 유닛들이 전달하는 제1 광 신호와 상기 복수의 제2 옵티컬 픽업 유닛들이 전달하는 제2 광 신호를 전기 신호로 변환하는 복수의 포토 디텍터들을 갖는 센서; 및
    상기 복수의 포토 디텍터들이 출력하는 상기 전기 신호를 이용하여 상기 챔버 하우징 내부의 공간 이미지를 생성하고, 상기 공간 이미지에 기초하여 상기 챔버 하우징 내부에서 방전(arc)이 발생한 위치를 판단하는 프로세서; 를 포함하는, 반도체 공정 장비.
  2. 제1항에 있어서,
    상기 광 수집부는, 상기 복수의 포토 디텍터들을, 상기 복수의 제1 옵티컬 픽업 유닛들 및 상기 복수의 제2 옵티컬 픽업 유닛들과 연결하는 복수의 광 파이버들; 을 더 포함하는, 반도체 공정 장비.
  3. 제1항에 있어서,
    상기 윈도우는 상기 챔버 하우징에서 서로 다른 위치에 위치하는 제1 윈도우와 제2 윈도우를 포함하며,
    상기 제1 광학계는 상기 제1 윈도우에 장착되고, 상기 제2 광학계는 상기 제2 윈도우에 장착되는, 반도체 공정 장비.
  4. 제3항에 있어서,
    상기 제1 윈도우는 상기 챔버 하우징의 제1 면에 위치하고 상기 제2 윈도우는 상기 챔버 하우징의 제2 면에 위치하며,
    상기 제1 면과 상기 제2 면은 서로 수직하는 반도체 공정 장비.
  5. 제1항에 있어서,
    상기 제1 광학계와 상기 제2 광학계 각각은 하나의 개구(aperture) 영역을 제공하며,
    상기 복수의 제1 옵티컬 픽업 유닛들은 상기 제1 광학계의 상기 개구 영역을 통해 상기 제1 광 신호를 수집하고, 상기 복수의 제2 옵티컬 픽업 유닛들은 상기 제2 광학계의 상기 개구 영역을 통해 상기 제2 광 신호를 수집하는, 반도체 공정 장비.
  6. 제1항에 있어서,
    상기 제1 광학계의 제1 화각은 상기 복수의 제1 옵티컬 픽업 유닛들 각각의 화각의 합에 대응하고, 상기 제2 광학계의 제2 화각은 상기 복수의 제2 옵티컬 픽업 유닛들 각각의 화각의 합에 대응하는, 반도체 공정 장비.
  7. 제6항에 있어서,
    상기 제1 화각은 상기 복수의 제1 옵티컬 픽업 유닛들 각각의 길이에 따라 결정되며, 상기 제2 화각은 상기 복수의 제2 옵티컬 픽업 유닛들 각각의 길이에 따라 결정되는, 반도체 공정 장비.
  8. 제1항에 있어서,
    상기 프로세서는, 상기 챔버 하우징 내부에서 방전이 발생한 것으로 판단되면, 상기 전기 신호에 토모그래피(tomography) 방법으로 처리하여 상기 챔버 하우징 내부의 상기 공간 이미지를 생성하는, 반도체 공정 장비.
  9. 제1 면에 장착되는 제1 윈도우, 및 제1 면과 교차하는 제2 면에 장착되는 제2 윈도우를 포함하는 챔버 하우징;
    상기 제1 윈도우에 장착되며, 제1 화각으로 상기 챔버 하우징 내부에서 제1 광 신호를 수집하는 복수의 제1 옵티컬 픽업 유닛들;
    상기 제2 윈도우에 장착되며, 제2 화각으로 상기 챔버 하우징 내부에서 제2 광 신호를 수집하는 복수의 제2 옵티컬 픽업 유닛들;
    상기 제1 광 신호에 대응하는 제1 전압 신호를 출력하는 복수의 제1 포토 디텍터들, 및 상기 제2 광 신호에 대응하는 제2 전압 신호를 출력하는 복수의 제2 포토 디텍터들을 포함하는 센서; 및
    상기 제1 전압 신호 및 상기 제2 전압 신호를 이용하여 상기 챔버 하우징 내부의 공간 이미지를 생성하는 프로세서; 를 포함하는, 반도체 공정 장비.
  10. 서로 교차하는 제1면과 제2면을 포함하는 챔버 하우징;
    상기 제1면에 배치되는 제1 윈도우;
    상기 제2면에 배치되는 제2 윈도우;
    상기 제1 윈도우에 장착되며 제1 화각을 갖는 제1 광학계;
    상기 제1 광학계를 통해 상기 챔버 하우징 내부로부터 광 신호를 수신하는 복수의 제1 옵티컬 픽업 유닛들;
    상기 제2 윈도우에 장착되며 제2 화각을 갖는 제2 광학계; 및
    상기 제2 광학계를 통해 상기 챔버 하우징 내부로부터 광 신호를 수신하는 복수의 제2 옵티컬 픽업 유닛들; 을 포함하는, 반도체 공정 장비.

KR1020220095874A 2022-08-02 2022-08-02 반도체 공정 장비 KR20240018065A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220095874A KR20240018065A (ko) 2022-08-02 2022-08-02 반도체 공정 장비
US18/184,418 US20240047247A1 (en) 2022-08-02 2023-03-15 Semiconductor process device
CN202310902429.9A CN117497387A (zh) 2022-08-02 2023-07-21 半导体工艺装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220095874A KR20240018065A (ko) 2022-08-02 2022-08-02 반도체 공정 장비

Publications (1)

Publication Number Publication Date
KR20240018065A true KR20240018065A (ko) 2024-02-13

Family

ID=89666598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220095874A KR20240018065A (ko) 2022-08-02 2022-08-02 반도체 공정 장비

Country Status (3)

Country Link
US (1) US20240047247A1 (ko)
KR (1) KR20240018065A (ko)
CN (1) CN117497387A (ko)

Also Published As

Publication number Publication date
US20240047247A1 (en) 2024-02-08
CN117497387A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US20200013657A1 (en) Apparatus and methods for edge ring replacement, inspection and alignment using image sensors
US8658985B2 (en) Drawing apparatus and method of manufacturing article
US20050194535A1 (en) Sample surface inspection method and inspection system
US20070004058A1 (en) Semiconductor manufacturing device with transfer robot
JP2023527047A (ja) 動的制御を伴う高スループットマルチビーム荷電粒子検査システム
US11862442B2 (en) Plasma process monitoring device and plasma processing apparatus including the same
US10309913B2 (en) Pattern inspection method using charged particle beam
US11087950B2 (en) Charge control device for a system with multiple electron beams
US20150155130A1 (en) Drawing apparatus, drawing method, and method for manufacturing article
US20200013596A1 (en) Plasma process monitoring apparatus and plasma processing apparatus comprising the same
KR20240018065A (ko) 반도체 공정 장비
US20210252717A1 (en) End effector measuring module and end effector monitoring apparatus using the same
KR101141521B1 (ko) 웨이퍼 정렬장치 및 이를 포함하는 로드락 챔버
US11488875B2 (en) Semiconductor substrate measuring apparatus and plasma treatment apparatus using the same
JPH10189674A (ja) 半導体製造装置
US10892145B2 (en) Substrate processing apparatus, substrate processing method, and method of fabricating semiconductor device using the same
US20230187233A1 (en) Substrate processing apparatus and substrate processing method
KR102508505B1 (ko) 플라즈마 모니터링 장치 및 플라즈마 처리 시스템
TW202347399A (zh) 帶電粒子工具、校正方法、檢測方法
KR20220129603A (ko) 검사 장치
WO2021122863A1 (en) Multiple charged-particle beam apparatus with low crosstalk
CN115769255A (zh) 扫描电子显微镜图像锚定阵列的设计
KR20220130196A (ko) 하전 입자 검사 툴, 검사 방법
US11996275B2 (en) Device for radical diagnostic in plasma processing chamber, radical diagnostic system having the same, and operating method thereof
US10923371B2 (en) Metrology system for substrate deformation measurement