KR20240005556A - Fan Out Packaging Devices Using Bridge And Manufacturing Method Of Fan Out Packaging Devices Using Bridge - Google Patents

Fan Out Packaging Devices Using Bridge And Manufacturing Method Of Fan Out Packaging Devices Using Bridge Download PDF

Info

Publication number
KR20240005556A
KR20240005556A KR1020220095808A KR20220095808A KR20240005556A KR 20240005556 A KR20240005556 A KR 20240005556A KR 1020220095808 A KR1020220095808 A KR 1020220095808A KR 20220095808 A KR20220095808 A KR 20220095808A KR 20240005556 A KR20240005556 A KR 20240005556A
Authority
KR
South Korea
Prior art keywords
bridge
fan
out packaging
substrate
trace
Prior art date
Application number
KR1020220095808A
Other languages
Korean (ko)
Inventor
한병준
안병훈
Original Assignee
한병준
안병훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한병준, 안병훈 filed Critical 한병준
Priority to US18/121,769 priority Critical patent/US20240014111A1/en
Publication of KR20240005556A publication Critical patent/KR20240005556A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Abstract

본 발명은 팬아웃 패키징 소자 및 팬아웃 패키징 소자의 제조방법에 관한 것으로서, 팬아웃 패키징 소자에 있어서, 둘 이상의 다이(Die)가 집적된 팬아웃 패키징 일측에 형성된 브릿지와, 상기 브릿지에 형성된 하나 이상의 트레이스와, 상기 트레이스 말단에 형성되고, 상기 팬아웃 패키징의 접촉단자와 접촉되는 연결단자를 포함하여, 상기 팬아웃 패키징에 집적된 서로 다른 다이 간을 전기적으로 연결시키는 브릿지를 이용한 팬아웃 패키징 소자 및 그 제조방법을 기술적 요지로 한다. 이에 의해 본 발명은, 팬아웃 패키징 공정에 있어서, 칩 간 보조 연결을 위한 브릿지를 도입함으로써, 일부 트레이스 라우팅을 브릿지에 분산시켜 트레이스 라우팅 밀집도를 완화시켜, 트레이스 라우팅의 설계 자유도를 향상시키고, 생산 효율을 제고할 수 있는 이점이 있다.The present invention relates to a fan-out packaging element and a method of manufacturing the fan-out packaging element, wherein the fan-out packaging element includes a bridge formed on one side of a fan-out packaging in which two or more dies are integrated, and one or more formed on the bridge. A fan-out packaging element using a bridge that electrically connects different dies integrated in the fan-out packaging, including a trace and a connection terminal formed at an end of the trace and in contact with a contact terminal of the fan-out packaging, and The manufacturing method is the technical gist. Accordingly, the present invention reduces the trace routing density by distributing some trace routing to the bridge by introducing a bridge for auxiliary connection between chips in the fan-out packaging process, improves the design freedom of trace routing, and improves production efficiency. There is an advantage to improving .

Description

브릿지를 이용한 팬아웃 패키징 소자 및 브릿지를 이용한 팬아웃 패키징 소자의 제조방법{Fan Out Packaging Devices Using Bridge And Manufacturing Method Of Fan Out Packaging Devices Using Bridge}Fan out packaging device using bridge and manufacturing method of fan out packaging device using bridge {Fan Out Packaging Devices Using Bridge And Manufacturing Method Of Fan Out Packaging Devices Using Bridge}

본 발명은 팬아웃 패키징 공정에 있어서, 트레이스 설계의 자유도를 향상시킨 브릿지를 이용한 팬아웃 패키징 소자 및 팬아웃 패키징 소자의 제조방법에 관한 것이다.The present invention relates to a fan-out packaging device and a method of manufacturing the fan-out packaging device using a bridge that improves the freedom of trace design in the fan-out packaging process.

소위 반도체 8대 공정으로는, 웨이퍼 공정, 산화 공정, 포토 공정, 식각 공정, 박막 공정, 배선 공정, 테스트 공정 및 패키징 공정으로 진행되고 있다.The so-called eight major semiconductor processes are the wafer process, oxidation process, photo process, etching process, thin film process, wiring process, test process, and packaging process.

본 발명에서는 반도체 공정 중 패키징 공정에 관한 것으로서, 일반적으로 반도체 패키징 공정은 웨이퍼 절단(Dicing), 칩부착(Die Attach), 칩 연결(Interconnection), 몰딩(Molting), 패키징 테스트(Packaging Test)의 단계로 이루어지고 있다.The present invention relates to a packaging process among semiconductor processes. Generally, the semiconductor packaging process includes the steps of wafer cutting (Dicing), chip attachment (Die Attach), chip interconnection (Molding), and packaging test (Packaging Test). It is being done.

전통적인 반도체 패키징 공정은 웨이퍼를 절단하고 패키징 공정이 진행되는 것에 반해, 최근에는 다이(Die)를 웨이퍼 상태로 유지한 채로 '웨이퍼 레벨 패키징(Wafer Level Packaging)' 공정으로 진행하고 있으며, 이는 웨이퍼 상태에서 한번에 패키징 공정 및 테스트를 진행 후 칩을 절단하는 것으로 기존 대비 패키지 생산 원가를 절감할 수 있다는 장점이 있다.While the traditional semiconductor packaging process involves cutting the wafer and proceeding with the packaging process, recently, the 'wafer level packaging' process is carried out while maintaining the die in the wafer state, which is carried out in the wafer state. It has the advantage of reducing package production costs compared to existing products by cutting the chips after performing the packaging process and testing all at once.

반도체 소자의 고집적화, 고성능화 및 소형화가 진행되면서 이러한 웨이퍼 레벨 패키징 방식을 기본으로 하여 다양한 패키징 기술로 진화되고 있으며, 특히 팬인 웨이퍼 레벨 패키징(Fan In Wafer Level Packaging), 팬아웃 웨이퍼 레벨 패키징(Fan Out Wafer Level Packaging) 기술 등이 활발히 연구되고 있다.As semiconductor devices become more highly integrated, high-performance, and miniaturized, various packaging technologies are evolving based on this wafer-level packaging method, especially Fan In Wafer Level Packaging and Fan Out Wafer Level Packaging. Level Packaging technology is being actively researched.

또한, 최근 데이터 처리량의 급속한 증대로, 기존의 SoC(System on Chip)의 개념이 아닌 칩렛(Chiplet)의 개념이 도입되고 있으며, 이는 각각 다른 웨이퍼에서 다른 칩(모듈)을 제조하고, 이들을 인테그레이션함(Integration)으로써 칩화하는 것이다. 이와 같이 다른 웨이퍼에서 제조한 칩을 연결함으로써, 어떤 하나의 기능을 가진 SoC를 형성하는 것이 칩렛의 개념이다.In addition, with the recent rapid increase in data throughput, the concept of chiplets, rather than the existing SoC (System on Chip) concept, is being introduced, which involves manufacturing different chips (modules) from different wafers and integrating them. It is converted into a chip through (integration). The concept of a chiplet is to form an SoC with a single function by connecting chips manufactured from different wafers.

또한, 이러한 웨이퍼 레벨 패키징 방식에서, 집적도를 더욱 높이기 위해, 2D 패키징에서, 2.5D 패키징, 3D 패키징 등 다른 기능을 하는 이종의 칩들을 단일 기판 상에 패키징하는 이종 접합 기술(Heterogeneous Integration Techniques) 등이 활발히 연구되고 있다.In addition, in this wafer level packaging method, in order to further increase the degree of integration, heterogeneous integration techniques are used to package heterogeneous chips with different functions, such as 2D packaging, 2.5D packaging, and 3D packaging, on a single substrate. It is being actively researched.

이러한 칩렛 패키징 개념은 최근 반도체 시장의 급증으로 데이터 처리량과 처리 속도의 증가로 인해 다각도로 연구되고 있으나, 도 1에 도시한 바와 같이, 트레이스 디자인 설계상 공간 상의 한계로 그 제약이 있어왔다.This chiplet packaging concept has been studied from various angles due to the recent rapid increase in the semiconductor market and the increase in data throughput and processing speed, but as shown in Figure 1, there have been limitations due to space limitations in trace design.

즉, 트레이스의 라우팅 밀집도가 높아져 칩 간 연결이 어려울 뿐만 아니라, 트레이스 간 간섭도가 높아져 쇼트 불량이나 신호 전달 오류가 발생할 가능성이 높으며, I/O 카운트에 제한이 뒤따른다.In other words, not only does the routing density of traces increase, making it difficult to connect between chips, but the interference between traces also increases, increasing the likelihood of short circuits or signal transmission errors, and limiting I/O counts.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 팬아웃 패키징 공정에 있어서, 보조 연결을 위한 브릿지를 도입하여 트레이스의 라우팅 밀집도를 완화시켜 트레이스 설계의 자유도를 향상시킨 브릿지를 이용한 팬아웃 패키징 소자 및 팬아웃 패키징 소자의 제조방법의 제공을 그 목적으로 한다.The present invention is intended to solve the above problems, and in the fan-out packaging process, a fan-out packaging element and a fan-out device using a bridge that improves the freedom of trace design by reducing the routing density of traces by introducing a bridge for auxiliary connection The purpose is to provide a manufacturing method for packaging elements.

상기 목적을 달성하기 위해 본 발명은, 팬아웃 패키징 소자에 있어서, 둘 이상의 다이(Die)가 집적된 팬아웃 패키징 일측에 형성된 브릿지와, 상기 브릿지에 형성된 하나 이상의 트레이스와, 상기 트레이스 말단에 형성되고, 상기 팬아웃 패키징의 접촉단자와 접촉되는 연결단자를 포함하여, 상기 팬아웃 패키징에 집적된 서로 다른 다이 간을 전기적으로 연결시키는 브릿지를 이용한 팬아웃 패키징 소자를 기술적 요지로 한다.In order to achieve the above object, the present invention provides a fan-out packaging device, comprising a bridge formed on one side of a fan-out packaging in which two or more dies are integrated, one or more traces formed on the bridge, and an end of the trace, , The technical gist is a fan-out packaging element using a bridge that electrically connects different dies integrated in the fan-out packaging, including a connection terminal in contact with a contact terminal of the fan-out packaging.

또한, 본 발명은, 팬아웃 패키징 소자의 제조방법에 있어서, 트레이스 및 연결단자가 구비된 브릿지를 준비하는 단계와, 둘 이상의 다이(Die)가 집적된 팬아웃 패키징 일측에 상기 브릿지를 위치시키는 단계와, 상기 브릿지의 트레이스 및 접촉단자와 상기 팬아웃 패키징의 접촉단자를 전기적으로 접촉시키는 단계를 포함하여, 상기 팬아웃 패키징에 집적된 서로 다른 다이 간을 전기적으로 연결시키는 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법을 또 다른 기술적 요지로 한다.In addition, the present invention relates to a method of manufacturing a fan-out packaging element, comprising the steps of preparing a bridge provided with traces and connection terminals, and positioning the bridge on one side of the fan-out packaging on which two or more dies are integrated. and electrically connecting the traces and contact terminals of the bridge with the contact terminals of the fan-out packaging, thereby electrically connecting different dies integrated in the fan-out packaging. The manufacturing method of the fan-out packaging element is another technical point.

또한, 상기 브릿지는, 실리콘 기판, 고분자 기판, 세라믹 기판, 유무기 복합 소재 기판, 유리 섬유 함침 기판 중 어느 하나인 것이 바람직하며, 또한, 상기 브릿지는, 상기 기판에 고분자 수지를 포함할 수 있으며, 상기 고분자 수지는 에폭시계 절연 수지 또는 폴리이미드계 수지를 포함할 수 있다.In addition, the bridge is preferably one of a silicon substrate, a polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, and a glass fiber-impregnated substrate. Additionally, the bridge may include a polymer resin in the substrate, The polymer resin may include an epoxy-based insulating resin or a polyimide-based resin.

또한, 상기 트레이스는, 상기 브릿지의 일면 또는 양면에 형성될 수 있으며, 복수개의 열 또는 행으로 형성되며, 직선, 곡선 및 꺾여진 선 중 어느 하나, 또는 이들 중 둘 이상의 조합으로 형성될 수 있다. 또한, 상기 트레이스는, 상기 브릿지에 내장 또는 실장될 수 있다.Additionally, the trace may be formed on one or both sides of the bridge, may be formed in a plurality of columns or rows, and may be formed as any one of straight lines, curves, and bent lines, or a combination of two or more of these. Additionally, the trace may be built into or mounted on the bridge.

또한, 상기 연결단자는, 금속 연결부, 솔더범프 및 솔더범프 필러 구조 중 어느 하나, 또는 혼용되어 형성될 수 있으며, 또한 상기 금속 연결부는 상기 브릿지에 형성된 비아 상에 형성되거나, 상기 솔더범프는 상기 브릿지에 형성된 솔더패드 상에 형성될 수 있다.In addition, the connection terminal may be formed of any one of a metal connection part, a solder bump, and a solder bump filler structure, or a combination thereof, and the metal connection part may be formed on a via formed in the bridge, or the solder bump may be formed on a via formed in the bridge. It can be formed on the solder pad formed in .

또한, 상기 연결단자는, 팬아웃 패키징에 있어서 다이 외측 또는 내측에 형성될 수 있다.Additionally, the connection terminal may be formed outside or inside the die in fan-out packaging.

또한, 상기 브릿지를 매개로 실리콘 인터포저(Interposer) 또는 패키징 기판에 팬아웃 패키징 소자가 집적되는 경우, 상기 브릿지와의 높이차를 상쇄시키고자 접촉단자 또는 연결단자의 높이 차이를 두어 상기 실리콘 인터포저 또는 패키징 기판에의 수평 접촉이 되도록 구현할 수 있다.In addition, when a fan-out packaging element is integrated into a silicon interposer or a packaging substrate via the bridge, a height difference between the contact terminals or connection terminals is created to offset the height difference with the bridge, so that the silicon interposer Alternatively, it can be implemented to make horizontal contact with the packaging substrate.

본 발명은 팬아웃 패키징 공정에 있어서, 칩 간 보조 연결을 위한 브릿지를 도입함으로써, 일부 트레이스 라우팅을 브릿지에 분산시켜 트레이스 라우팅 밀집도를 완화시켜, 트레이스 라우팅의 설계 자유도를 향상시키는 효과가 있다.The present invention has the effect of improving the design freedom of trace routing by introducing a bridge for auxiliary connection between chips in the fan-out packaging process, thereby relieving trace routing density by distributing some trace routing to the bridge.

또한 트레이스 라우팅 밀집도를 완화시키고, 트레이스 라우팅의 설계 자유도를 향상시킴으로써, 쇼트 불량률을 감소시키고, 신호 전달 오류를 최소화할 수 있으며, 생산 효율을 제고할 수 있는 효과가 있다.In addition, by alleviating trace routing density and improving the design freedom of trace routing, the short-circuit defect rate can be reduced, signal transmission errors can be minimized, and production efficiency can be improved.

도 1 - 팬아웃 패키징에 대한 모식도.
도 2 - 본 발명의 일실시예에 따른 브릿지를 이용한 팬아웃 패키징 소자에 대한 모식도.
도 3 - 도 2의 실시예의 결합 모식도.
도 4 - 도 2의 실시예에 대한 단면 모식도.
도 5 - 본 발명의 다른 실시예에 따른 브릿지를 이용한 팬아웃 패키징 소자에 대한 모식도.
도 6 - 본 발명의 다른 실시예에 따른 브릿지를 이용한 팬아웃 패키징 소자에 대한 모식도.Figure 1 - Schematic diagram of fan-out packaging.
Figure 2 - A schematic diagram of a fan-out packaging device using a bridge according to an embodiment of the present invention.
Figure 3 - A schematic diagram of the combination of the embodiment of Figure 2.
Figure 4 - Cross-sectional schematic diagram of the embodiment of Figure 2.
Figure 5 - A schematic diagram of a fan-out packaging device using a bridge according to another embodiment of the present invention.
Figure 6 - A schematic diagram of a fan-out packaging device using a bridge according to another embodiment of the present invention.

본 발명은 팬아웃 패키징 공정에 있어서, 칩 간 보조 연결을 위한 브릿지를 도입하여 트레이스의 라우팅 밀집도를 완화시켜 트레이스 설계의 자유도를 향상시킬 수 있는 브릿지를 이용한 팬아웃 패키징 소자 및 보조 연결 브릿지를 이용한 팬아웃 패키징 소자의 제조방법에 관한 것이다.The present invention is a fan-out packaging device using a bridge that can improve the freedom of trace design by reducing the routing density of traces by introducing a bridge for auxiliary connection between chips in the fan-out packaging process, and a fan using an auxiliary connection bridge. It relates to a manufacturing method of an out-packaging device.

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings.

도 2는 본 발명의 일실시예에 따른 브릿지를 이용한 팬아웃 패키징 소자에 대한 모식도이고, 도 3은 도 2의 실시예의 결합 모식도이고, 도 4는 도 2의 실시예에 대한 단면 모식도이며, 도 5는 본 발명의 다른 실시예에 따른 브릿지를 이용한 팬아웃 패키징 소자에 대한 모식도이고, 도 6은 본 발명의 다른 실시예에 따른 브릿지를 이용한 팬아웃 패키징 소자에 대한 모식도이다.FIG. 2 is a schematic diagram of a fan-out packaging device using a bridge according to an embodiment of the present invention, FIG. 3 is a schematic diagram of a combination of the embodiment of FIG. 2, FIG. 4 is a cross-sectional schematic diagram of the embodiment of FIG. 2, and FIG. 5 is a schematic diagram of a fan-out packaging device using a bridge according to another embodiment of the present invention, and Figure 6 is a schematic diagram of a fan-out packaging device using a bridge according to another embodiment of the present invention.

도시된 바와 같이 본 발명에 따른 브릿지(120)를 이용한 팬아웃 패키징 소자(100)는, 둘 이상의 다이(Die)(111)가 집적된 팬아웃 패키징(110) 일측에 형성된 브릿지(120)와, 상기 브릿지(120)에 형성된 하나 이상의 트레이스(121)와, 상기 트레이스(121) 말단에 형성되고, 상기 팬아웃 패키징(110)의 접촉단자(112)와 접촉되는 연결단자(122)를 포함하여, 상기 팬아웃 패키징(110)에 집적된 서로 다른 다이 간을 전기적으로 연결시키는 것을 특징으로 한다.As shown, the fan-out packaging device 100 using the bridge 120 according to the present invention includes a bridge 120 formed on one side of the fan-out packaging 110 in which two or more dies 111 are integrated, Including one or more traces 121 formed on the bridge 120 and a connection terminal 122 formed at an end of the trace 121 and in contact with the contact terminal 112 of the fan-out packaging 110, It is characterized by electrically connecting different dies integrated in the fan-out packaging 110.

또한 본 발명에 따른 브릿지(120)를 이용한 팬아웃 패키징 소자(100)의 제조방법은, 트레이스(121) 및 연결단자(122)가 구비된 브릿지(120)를 준비하는 단계와, 둘 이상의 다이(Die)(111)가 집적된 팬아웃 패키징(110) 일측에 상기 브릿지(120)를 위치시키는 단계와, 상기 브릿지(120)의 트레이스(121) 및 접촉단자(112)와 상기 팬아웃 패키징(110)의 접촉단자(112)를 전기적다이(111) 접촉시키는 단계를 포함하여, 상기 팬아웃 패키징(110)에 집적된 서로 다른 다이(111) 간을 전기적으로 연결시키는 것을 특징으로 한다.In addition, the method of manufacturing the fan-out packaging device 100 using the bridge 120 according to the present invention includes preparing a bridge 120 equipped with traces 121 and connection terminals 122, and two or more dies ( A step of positioning the bridge 120 on one side of the fan-out packaging 110 on which the die 111 is integrated, and connecting the trace 121 and the contact terminal 112 of the bridge 120 to the fan-out packaging 110. It is characterized by electrically connecting different dies 111 integrated in the fan-out packaging 110, including contacting the contact terminal 112 of ) with the electrical die 111.

본 발명의 일실시예에 따른 팬아웃 패키징(110)은, 둘 이상의 다이(칩)(111)가 집적된 것으로, 몰딩되어 내장형(Embedded)으로 제공되는 팬아웃 패키징(110) 또는 표면 실장형 등 다양하게 실시될 수 있다.The fan-out packaging 110 according to an embodiment of the present invention is one in which two or more dies (chips) 111 are integrated, and the fan-out packaging 110 is molded and provided as an embedded type or a surface-mounted type. It can be implemented in various ways.

본 발명에서는 다이(111)와 칩은 일반적으로 동일한 개념으로 사용하고 있으며, 각 부분에 적절하게 선택하여 사용한다.In the present invention, the die 111 and the chip are generally used in the same concept, and are appropriately selected and used for each part.

한편, 내장형 팬아웃 패키징(Embedded Fan Out Packaging)(110)은 일반적으로 실리콘 웨이퍼에 형성된 칩을 다이싱한 다음 정상 작동이 확인된 칩을 캐리어 웨이퍼 상에 재구성(Reconstitution)하여 위치시키고, 칩 및 팬아웃 영역에 재분배층(Redistribution Layer, RDL)을 형성한 다음 솔더범프 또는 솔더패드를 형성하고 각 칩 또는 칩렛 단위(모듈)로 다이싱하는 것이다.Meanwhile, Embedded Fan Out Packaging 110 generally dices the chip formed on a silicon wafer, then reconstitutes and places the chip whose normal operation is confirmed on a carrier wafer, and places the chip and the fan. A redistribution layer (RDL) is formed in the out area, then solder bumps or solder pads are formed and diced into each chip or chiplet unit (module).

상기 재분배층에 따른 솔더범프 또는 솔더패드는 팬아웃 패키징(110)에 입출력 단자(I/O)를 형성하고, 다른 모듈 또는 칩 간의 연결을 위한 접촉단자(112)의 역할을 하게 된다.The solder bump or solder pad according to the redistribution layer forms an input/output terminal (I/O) in the fan-out packaging 110 and serves as a contact terminal 112 for connection between other modules or chips.

전자기기의 고성능화, 데이터 처리량의 증대에 따라 데이터 처리를 위한 칩의 갯수가 늘어나고, I/O의 갯수가 늘어남에 따라 팬아웃 패키징(110)이 유용하게 사용되고 있으며, 하나 이상의 칩을 집적화함으로써, 고도로 통합된 다중 기능 모듈 또는 패키지를 제공하게 된다.As the performance of electronic devices improves and data processing increases, the number of chips for data processing increases, and as the number of I/O increases, the fan-out packaging 110 is usefully used, and by integrating one or more chips, it is highly sophisticated. It provides integrated multi-function modules or packages.

도 1에 도시한 바와 같이 기존의 둘 이상의 다이(111)가 내장된 팬아웃 패키징(110)의 경우, I/O를 재분배하더라도 그 공간 상의 한계로 트레이스(113)의 라우팅에 한계가 있어, 다이(칩)(111) 간의 연결이 용이하지 않으며 이에 대한 설계 공정에 많은 노력과 비용이 소요되게 되며, 다이의 종류에 따라서는 그 밀집도가 높아져 쇼트 불량이나 신호 전달 오류의 가능성이 높아지게 된다.As shown in FIG. 1, in the case of the existing fan-out packaging 110 with two or more dies 111 built-in, even if I/O is redistributed, there is a limit to the routing of the trace 113 due to space limitations, so the die The connection between the (chips) 111 is not easy, and a lot of effort and cost is required in the design process. Depending on the type of die, the density increases, increasing the possibility of short circuit defects or signal transmission errors.

본 발명은 이를 위해 팬아웃 패키징(110)의 일측에 칩 간 연결을 위해 브릿지(120)를 도입하였으며, 본 발명의 일실시예에 따른 브릿지(120)는, 상기 팬아웃 패키징(110)의 일측, 바람직하게는 칩 또는 재분배층 상부에 형성되게 된다. 즉, 칩 전면(Front) 구조의 패키징의 경우에는 패키징 하측에, 칩 배면(Back) 구조의 패키징의 경우 패키징 상측에 형성될 수 있으며, 필요에 따라 상하측에 형성될 수도 있다.For this purpose, the present invention introduces a bridge 120 on one side of the fan-out packaging 110 for inter-chip connection, and the bridge 120 according to an embodiment of the present invention is connected to one side of the fan-out packaging 110. , preferably formed on the chip or redistribution layer. That is, in the case of packaging with a chip front structure, it can be formed on the lower side of the packaging, and in the case of packaging with a chip back structure, it can be formed on the upper side of the packaging. If necessary, it can also be formed on the top and bottom.

또한 본 발명의 일실시예에 따른 브릿지(120)는, 다이(111)의 형태나, 입출력 단자의 배치나 위치 등에 따라 칩 간 사이에 형성되거나, 칩 전면(Total Surface)에 형성되거나, 칩 전면(Total Surface) 보다 더 넓거나 작게 형성될 수 있다.In addition, the bridge 120 according to an embodiment of the present invention is formed between chips, on the front surface of the chip (Total Surface), or on the front surface of the chip, depending on the shape of the die 111, the arrangement or location of the input/output terminals, etc. It can be formed wider or smaller than (Total Surface).

본 발명의 일실시예에 따른 브릿지(120)는 전기적으로 절연재료로 형성되고, 전기 화학적으로 안정되고, 가공이 용이한 재료를 사용하며, 전기적으로 서로 연결하기 위한 다이(111)의 형태나 입출력 단자의 배치에 따라 다양한 형상으로 형성될 수 있다.The bridge 120 according to an embodiment of the present invention is formed of an electrically insulating material, uses an electrochemically stable material that is easy to process, and has a shape or input/output shape of the die 111 for electrical connection to each other. It can be formed into various shapes depending on the arrangement of the terminal.

바람직하게는 얇은 판상의 사각 형상으로 형성될 수 있으며, 단단한 재료(Rigid Material) 또는 유연성이 있는 재료(Flexible Material) 등이 사용될 수 있다. 예컨대, 무기 재료, 유기 재료 또는 유무기 복합재료가 사용될 수 있다.Preferably, it may be formed in a thin plate-like rectangular shape, and a rigid material or a flexible material may be used. For example, inorganic materials, organic materials, or organic-inorganic composite materials may be used.

본 발명의 일실시예로 상기 브릿지(120)는, 실리콘 기판, 고분자 기판, 세라믹 기판, 유무기 복합 소재 기판, 유리 섬유 함침 기판 중 어느 하나를 사용할 수 있다.In one embodiment of the present invention, the bridge 120 may use any one of a silicon substrate, a polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, and a glass fiber-impregnated substrate.

또한, 상기 브릿지(120)는 상기 기판에, 고분자 수지를 포함할 수 있으며, 상기 고분자 수지는 에폭시계 절연 수지 또는 폴리이미드계 수지를 포함할 수 있다.Additionally, the bridge 120 may include a polymer resin on the substrate, and the polymer resin may include an epoxy-based insulating resin or a polyimide-based resin.

여기에서 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있다.Here, when a polymer resin is included, it may include an epoxy-based insulating resin such as FR-4, BT (Bismaleimide Triazine), and ABF (Ajinomoto Build up Film).

이러한 칩 간 연결을 보조하기 위한 브릿지(120)는 필요에 따라 다이 몰딩 패키징 공정에서 동시에 패키징 될 수도 있으며, 다이 몰딩이 완료된 후, 칩 간 연결을 위한 소정 위치에 배치될 수 있다.The bridge 120 to assist the inter-chip connection may be packaged simultaneously in the die molding packaging process as needed, and after die molding is completed, it may be placed at a predetermined location for the inter-chip connection.

그리고 본 발명에 따른 브릿지(120)에는 하나 이상의 트레이스(121)가 형성된다. 상기 트레이스(Trace)(121)는 연결하고자 하는 칩의 접촉단자(재분배층이 형성된 경우 그에 따른 솔더범프 또는 솔더패드)(112)의 배치에 따라 신호 전송 속도를 고려하여 하나 이상의 배선 형태로 형성될 수 있다.And one or more traces 121 are formed in the bridge 120 according to the present invention. The trace 121 may be formed in the form of one or more wires in consideration of the signal transmission speed according to the arrangement of the contact terminal (solder bump or solder pad if a redistribution layer is formed) 112 of the chip to be connected. You can.

또한, 상기 트레이스(121)는 복수개의 열 또는 행으로 형성되며, 직선, 곡선 및 꺾여진 선, 둘 이상으로 분기된 선, 이들이 다양하게 조합된 선(도 5) 등, 다양한 형상의 패턴으로 형성될 수 있다.In addition, the traces 121 are formed of a plurality of columns or rows, and are formed in patterns of various shapes, such as straight lines, curved and bent lines, lines branched into two or more lines, and lines in various combinations thereof (FIG. 5). It can be.

상기 트레이스(121)는 상기 기판 상에 스퍼터(Sputter) 등의 진공증착법으로 형성될 수 있으며, 싱기 브릿지(120)의 일면 또는 양면에 형성되거나, 상기 기판 상에 내장(몰딩)되거나 표면에 실장되어 형성될 수 있다.The trace 121 may be formed on the substrate by a vacuum deposition method such as sputtering, and may be formed on one or both sides of the singe bridge 120, embedded (molded) on the substrate, or mounted on the surface. can be formed.

그리고 이러한 트레이스(121)의 말단에는 팬아웃 패키징(110)의 접촉단자(112)와 연결을 위한 연결단자(122)가 형성될 수 있다.And a connection terminal 122 may be formed at the end of the trace 121 for connection to the contact terminal 112 of the fan-out packaging 110.

상기 팬아웃 패키징(110)의 접촉단자(112)는 일반적으로 칩 영역 및 팬아웃 영역에 칩 간 연결을 위한 재분배층(Redistribution Layer, RDL)에 따른 솔더패드 또는 솔더범프로 형성된 것으로서, 솔더범프 또는 솔더패드 자체가 입출력 단자가 될 수 있다.The contact terminal 112 of the fan-out packaging 110 is generally formed of a solder pad or solder bump according to a redistribution layer (RDL) for inter-chip connection in the chip area and the fan-out area. The solder pad itself can be an input/output terminal.

상기 재분배층은 칩 간 연결을 위한 트레이스(113) 라우팅 설계에 따라 칩 영역 또는 팬아웃 영역에 입출력 단자를 위한 트레이스(113)가 라우팅되어 형성될 수 있으며, 트레이스(113) 말단에는 솔더범프 또는 솔더패드로 마무리될 수 있다.The redistribution layer may be formed by routing traces 113 for input/output terminals in the chip area or fan-out area according to the routing design of the traces 113 for inter-chip connection, and solder bumps or solder at the ends of the traces 113. It can be finished with a pad.

상기 연결단자(122)는 상기 팬아웃 패키징(110)의 접촉단자(112)와 전기적으로 연결되는 것으로, 팬아웃 패키징(110)의 접촉단자(112)의 형상, 다이(111)의 형상이나 칩과 브릿지(120)의 높이, 그리고 패키징 기판(Packaging Substrate) 또는 실리콘 인터포저(Silicon Interposer)(S) 등과의 접촉 거리를 고려하여 금속 연결부(예컨대, 실리콘 관통전극(Through Silicon Via, TSV)), 솔더범프(Solder Bump), 솔더범프 필러(Solder Bump Pillar) 중 어느 하나 또는 이들을 혼용하여 사용할 수 있다.The connection terminal 122 is electrically connected to the contact terminal 112 of the fan-out packaging 110, and is connected to the shape of the contact terminal 112 of the fan-out packaging 110, the shape of the die 111, or the chip. Considering the height of the bridge 120 and the contact distance with the packaging substrate or silicon interposer (S), a metal connection (e.g., a silicon through electrode (Through Silicon Via, TSV)), Either solder bump or solder bump pillar, or a combination of them can be used.

여기에서 상기 연결단자(122)는 트레이스(121)의 실장 형태에 따라 상기 브릿지(120)에 형성된 비아(Via) 상에 형성되거나 또는 브릿지(120)에 형성된 솔더패드 상에 형성될 수 있다.Here, the connection terminal 122 may be formed on a via formed on the bridge 120 or on a solder pad formed on the bridge 120, depending on the mounting type of the trace 121.

예컨대, 상기 금속 연결부는 무전해전기도금법 등에 의해 상기 브릿지(120)에 형성된 비아 상에 형성되거나, 상기 솔더범프는 솔더패드 상에 형성될 수 있다. 상기 솔더범프 필러는 솔더패드 또는 소정의 증착층 상에 필러 및 솔더범프 구조로 형성될 수 있다.For example, the metal connection portion may be formed on a via formed in the bridge 120 by electroless electroplating or the like, or the solder bump may be formed on a solder pad. The solder bump filler may be formed as a filler and solder bump structure on a solder pad or a predetermined deposition layer.

도 2 내지 도 5에 도시된 본 발명의 일실시예에서는 일정한 피치로 배열된 트레이스(121)가 브릿지(120)의 일측면(상측 또는/및 하측)에 형성되고, 상기 트레이스(121)의 양단에 연결단자(122)가 형성된 것을 도시한 것이다.In one embodiment of the present invention shown in FIGS. 2 to 5, traces 121 arranged at a constant pitch are formed on one side (upper or/and lower side) of the bridge 120, and both ends of the traces 121 It shows that the connection terminal 122 is formed.

도 2 내지 도 4의 실시예는, 칩 간 연결을 위해 브릿지(120)를 칩의 전면(Total Surface)과 거의 비슷한 크기로 형성하고, 상기 브릿지(120)에는 3행의 트레이스(121)를 동일한 크기의 직선 형태로 형성한 것이다.2 to 4, the bridge 120 is formed to have a size almost similar to the total surface of the chip for inter-chip connection, and the bridge 120 has three rows of traces 121 of the same size. It is formed in a straight line shape.

이 경우 칩 간 연결을 위해 최외곽 쪽에 있는 접촉단자(112)와 브릿지(120)에 형성된 트레이스(121)의 연결단자(122)와 연결되도록 설계하여, 칩의 모든 접촉단자(112) 간에 연결이 이루어지도록 하면서, 브릿지(120)에 트레이스가 분산되어 트레이스 라우팅 밀집도를 완화시키게 되는 것이다.In this case, for inter-chip connection, the contact terminal 112 on the outermost side is designed to be connected to the connection terminal 122 of the trace 121 formed on the bridge 120, so that the connection between all contact terminals 112 of the chip is possible. While doing this, the traces are distributed on the bridge 120 to alleviate the trace routing density.

도 4의 실시예에서는, 상기 트레이스(121)의 양단에 형성된 연결단자(122)는 상기 브릿지(120)에 비아가 형성되고, 비아 내부에는 금속 연결부(도면 상에는 비아의 내부 표면에만 형성된 것을 도시하였으나, 비아 내부에 금속 필러가 충진될 수도 있다), 비아 외측 표면 상에는 솔더패드가 구현된 것을 도시하였다.In the embodiment of FIG. 4, the connection terminal 122 formed at both ends of the trace 121 has a via formed in the bridge 120, and a metal connection part is formed inside the via (although it is shown in the drawing that it is formed only on the inner surface of the via). , a metal filler may be filled inside the via), and a solder pad is shown implemented on the outer surface of the via.

만약 트레이스(121)가 브릿지(120)의 하측면에 형성된 경우에는 비아는 형성되지 않을 수 있으며, 솔더패드 및 솔더범프의 조합으로 연결단자(122)가 구현될 수 있으며, 활용도를 높이기 위해 비아 및 금속 연결부가 형성되어도 무방하다.If the trace 121 is formed on the lower side of the bridge 120, the via may not be formed, and the connection terminal 122 may be implemented by a combination of solder pads and solder bumps. To increase utilization, vias and A metal connection may be formed.

이러한 연결단자(122)의 구조는 상술한 바와 같이, 팬아웃 패키징(110)의 접촉단자(112)의 형상, 다이(111)의 형상이나 칩과 브릿지(120)의 높이, 그리고 패키징 기판(Packaging Substrate) 또는 실리콘 인터포저(Silicon Interposer)(S) 등과의 접촉 거리를 고려하여 설계한다.As described above, the structure of the connection terminal 122 depends on the shape of the contact terminal 112 of the fan-out packaging 110, the shape of the die 111 or the height of the chip and bridge 120, and the packaging substrate. It is designed considering the contact distance with the substrate or silicon interposer (S).

상기 트레이스(121) 및 연결단자(122)는 구리와 같은 전도성 금속으로 형성될 수 있으며, 상기 트레이스(121) 및 연결단자(122)는 동시에 제작되거나, 순차적으로 제작될 수 있다. 즉, 브릿지(120) 설계에 따라 연결단자(122) 형성 후 트레이스(121)를 형성하거나 트레이스(121) 형성 후 연결단자(122)를 형성할 수도 있다.The trace 121 and the connection terminal 122 may be formed of a conductive metal such as copper, and the trace 121 and the connection terminal 122 may be manufactured simultaneously or sequentially. That is, depending on the design of the bridge 120, the trace 121 may be formed after forming the connection terminal 122, or the connection terminal 122 may be formed after forming the trace 121.

또한, 이러한 연결단자(122)는 팬아웃 패키징(110)에 있어서 다이(111) 외측 또는 내측에 위치할 수 있다. 다이(111) 외측에 위치하는 경우 트레이스(121) 라우팅 밀집도를 더욱 완화할 수 있다. 이는 칩의 종류와 신호 전송 거리를 고려하여 적절하게 설계한다.Additionally, the connection terminal 122 may be located outside or inside the die 111 in the fan-out packaging 110. When located outside the die 111, the trace 121 routing density can be further reduced. This is designed appropriately considering the type of chip and signal transmission distance.

도 5는 칩 간 연결을 위해 칩 간 사이에 소정 크기의 브릿지(120)가 형성된 경우를 도시한 것으로서, 칩 간 직접적으로 연결된 트레이스(113)와 트레이스 밀집도 완화를 위해 브릿지(120)에 분산되어 형성된 트레이스(121)의 배치를 모식화한 것이다. 이는 칩 간 직접적으로 연결된 트레이스(113) 라우팅 설계에 따라 라우팅 밀집도 완화 및 신호 전송 속도 등을 고려하여 브릿지 트레이스(121) 라우팅을 적절하게 분산하여 설계한 것이다. Figure 5 shows a case where a bridge 120 of a predetermined size is formed between chips for inter-chip connection. Traces 113 directly connected between chips and formed dispersed in the bridge 120 to alleviate trace density. This is a schematic of the arrangement of the trace 121. This is designed by appropriately distributing the routing of the bridge traces (121) in consideration of reducing routing density and signal transmission speed according to the routing design of the traces (113) directly connected between chips.

도 5의 실시예에서는 라우팅 밀집도 완화를 위해 서로 길이가 상이하고, 꺾여진 트레이스(121)의 조합으로 형성된 것으로, 도 2 내지 도 4의 실시예보다 입출력 단자가 더 많은 칩의 패키징에 있어서 브릿지(120)를 도입함으로써 트레이스 밀집도를 최적절하게 분산시킨 것이다.In the embodiment of Figure 5, it is formed by a combination of traces 121 of different lengths and bent to alleviate routing density, and is used as a bridge (in the packaging of a chip with more input/output terminals than the embodiment of Figures 2 to 4). By introducing 120), the trace density has been optimally distributed.

이러한 브릿지(120)에 형성된 트레이스 라우팅 설계는, 칩 또는 패키징의 접촉단자(또는 입출력 단자)(112)와 칩 간 직접적 연결을 위한 트레이스(113)의 배치 형태, 개수 등에 대응하여 다양한 형상으로 이루어질 수 있다.The trace routing design formed on the bridge 120 can be made into various shapes corresponding to the arrangement type and number of the traces 113 for direct connection between the contact terminals (or input/output terminals) 112 of the chip or packaging and the chip. there is.

또한, 상술한 바와 같이, 상기 트레이스(121)는 브릿지(120)의 일면 또는 양쪽 표면, 또는 내부에 몰딩되어 형성될 수 있으므로, 트레이스 설계 자유도가 매우 높은 장점이 있다.In addition, as described above, the trace 121 can be formed by molding on one or both surfaces of the bridge 120, or inside, so there is an advantage in that the trace design has a very high degree of freedom.

또한 도 6에 도시한 바와 같이, 상기 브릿지(120)를 매개로 실리콘 인터포저 또는 패키징 기판(S)에 팬아웃 패키징 소자(100)가 집적되는 경우, 상기 브릿지(120)와의 높이차를 상쇄시키고자 접촉단자(또는 연결단자(122))(112)의 높이 차이를 두어 상기 실리콘 인터포저 또는 패키징 기판(S)에의 수평 접촉으로 안정적인 접촉이 구현되도록 한다.In addition, as shown in FIG. 6, when the fan-out packaging element 100 is integrated into the silicon interposer or packaging substrate (S) via the bridge 120, the height difference with the bridge 120 is offset The height difference between the magnetic contact terminals (or connection terminals 122) 112 ensures stable contact through horizontal contact with the silicon interposer or packaging substrate S.

도 6의 실시예에서는 본 발명에 따른 브릿지(120)의 형상이 칩 간 연결부 사이의 일측에 형성된 것으로서, 이 경우 인터포저 또는 패키징 기판(S)과의 높이차가 발생하게 되므로, 칩과 인터포저(S) 등과의 접촉단자(112), 칩 간 사이에 형성된 브릿지(120)와 인터포저(S) 등과의 접촉단자(또는 연결단자(122))(112)의 높이가 상이하게 형성되어, 최종 인터포저 또는 패키징 기판(S)에는 전체적으로 수평 접촉이 이루어지도록 한다.In the embodiment of FIG. 6, the shape of the bridge 120 according to the present invention is formed on one side between the inter-chip connections. In this case, a height difference occurs between the interposer or the packaging substrate (S), so the chip and the interposer ( The contact terminal 112 with S), the bridge 120 formed between chips, and the contact terminal (or connection terminal 122) 112 with the interposer S are formed at different heights, so that the final interposer Ensure overall horizontal contact with the poser or packaging substrate (S).

본 발명의 일실시예로 도 6(a)에서는 상기 접촉단자(112) 또는 연결단자(122)는 솔더범프로 형성된 것이고, 도 6(b)에서는 상기 접촉단자(112) 또는 연결단자(122)가 칩과 인터포저(S) 등, 브릿지(120)와 인터포저(S) 등 간의 이격 거리에 따라 솔드범프 필러 구조가 혼용되어 형성된 것을 나타내었다.In one embodiment of the present invention, in Figure 6(a), the contact terminal 112 or connection terminal 122 is formed of a solder bump, and in Figure 6(b), the contact terminal 112 or connection terminal 122 is formed. It is shown that sold bump filler structures are mixed depending on the separation distance between the chip and the interposer (S), etc., and the bridge 120 and the interposer (S).

이와 같이 본 발명은 팬아웃 패키징에 있어서, 칩의 기능이나 형태, 많은 I/O 카운트에 따라 칩 간 연결이 어렵거나 트레이스 라우팅의 밀집도가 너무 높은 경우, 칩 간 연결을 위한 브릿지를 도입함으로써, 일부 라우팅을 브릿지에 분산시켜 트레이스 라우팅의 설계 자유도를 향상시키고, 이에 따른 생산 효율을 제고할 수 있게 된다.As such, in fan-out packaging, the present invention introduces a bridge for inter-chip connection when inter-chip connection is difficult or trace routing density is too high depending on the function or shape of the chip or a large I/O count, thereby partially By distributing routing to the bridge, the design freedom of trace routing can be improved, thereby improving production efficiency.

100 : 팬아웃 패키징 소자
110 : 팬아웃 패키징 111 : 다이
112 : 접촉단자 113 : 트레이스
120 : 브릿지 121 : 트레이스
122 : 연결단자100: fan-out packaging element
110: fan-out packaging 111: die
112: contact terminal 113: trace
120: Bridge 121: Trace
122: connection terminal

Claims (16)

팬아웃 패키징 소자에 있어서,
둘 이상의 다이(Die)가 집적된 팬아웃 패키징 일측에 형성된 브릿지;
상기 브릿지에 형성된 하나 이상의 트레이스;
상기 트레이스 말단에 형성되고, 상기 팬아웃 패키징의 접촉단자와 접촉되는 연결단자;를 포함하여, 상기 팬아웃 패키징에 집적된 서로 다른 다이 간을 전기적으로 연결시키는 브릿지를 이용한 팬아웃 패키징 소자.In the fan-out packaging device,
A bridge formed on one side of the fan-out packaging in which two or more dies are integrated;
one or more traces formed on the bridge;
A fan-out packaging element using a bridge that electrically connects different dies integrated in the fan-out packaging, including a connection terminal formed at an end of the trace and in contact with a contact terminal of the fan-out packaging. 제 1항에 있어서, 상기 브릿지는,
실리콘 기판, 고분자 기판, 세라믹 기판, 유무기 복합 소재 기판, 유리 섬유 함침 기판 중 어느 하나인 것을 포함하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 1, wherein the bridge:
A fan-out packaging device using a bridge comprising any one of a silicon substrate, a polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, and a glass fiber-impregnated substrate. 제 2항에 있어서, 상기 브릿지는,
상기 기판에 고분자 수지를 포함할 수 있으며, 상기 고분자 수지는 에폭시계 절연 수지 또는 폴리이미드계 수지를 포함하는 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 2, wherein the bridge:
A fan-out packaging device using a bridge, wherein the substrate may include a polymer resin, and the polymer resin includes an epoxy-based insulating resin or a polyimide-based resin. 제 1항에 있어서, 상기 트레이스는,
상기 브릿지의 일면 또는 양면에 형성된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 1, wherein the trace is:
A fan-out packaging device using a bridge, characterized in that formed on one or both sides of the bridge. 제 1항에 있어서, 상기 트레이스는,
복수개의 열 또는 행으로 형성되며,
직선, 곡선 및 꺾여진 선 중 어느 하나, 또는 이들 중 둘 이상의 조합으로 형성된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 1, wherein the trace is:
Formed from multiple columns or rows,
A fan-out packaging device using a bridge, characterized in that it is formed from any one of straight lines, curved lines, and bent lines, or a combination of two or more of them. 제 1항에 있어서, 상기 트레이스는,
내장 또는 실장된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 1, wherein the trace is:
A fan-out packaging device using a bridge that is built-in or mounted. 제 1항에 있어서, 상기 연결단자는,
금속 연결부, 솔더범프 및 솔더범프 필러 구조 중 어느 하나, 또는 혼용되어 형성된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 1, wherein the connection terminal is:
A fan-out packaging device using a bridge, characterized in that it is formed by one or a combination of metal connection, solder bump, and solder bump filler structures. 제 1항에 있어서, 상기 브릿지를 매개로 실리콘 인터포저(Interposer) 또는 패키징 기판에 팬아웃 패키징 소자가 집적되는 경우, 상기 브릿지와의 높이차를 상쇄시키고자 접촉단자 또는 연결단자의 높이 차이를 두어 상기 실리콘 인터포저 또는 패키징 기판에의 수평 접촉이 가능한 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자.The method of claim 1, wherein when a fan-out packaging element is integrated into a silicon interposer or a packaging substrate via the bridge, a height difference between the contact terminals or connection terminals is provided to offset the height difference with the bridge. A fan-out packaging device using a bridge, characterized in that horizontal contact with the silicon interposer or packaging substrate is possible. 팬아웃 패키징 소자의 제조방법에 있어서,
트레이스 및 연결단자가 구비된 브릿지를 준비하는 단계;
둘 이상의 다이(Die)가 집적된 팬아웃 패키징 일측에 상기 브릿지를 위치시키는 단계;
상기 브릿지의 트레이스 및 접촉단자와 상기 팬아웃 패키징의 접촉단자를 전기적으로 접촉시키는 단계;를 포함하여, 상기 팬아웃 패키징에 집적된 서로 다른 다이 간을 전기적으로 연결시키는 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.In the method of manufacturing a fan-out packaging element,
Preparing a bridge equipped with traces and connection terminals;
Positioning the bridge on one side of fan-out packaging where two or more dies are integrated;
A fan using a bridge, characterized in that electrically connecting different dies integrated in the fan-out packaging, including electrically contacting the trace and contact terminal of the bridge with the contact terminal of the fan-out packaging. Manufacturing method of out packaging device. 제 9항에 있어서, 상기 브릿지는,
실리콘 기판, 고분자 기판, 세라믹 기판, 유무기 복합 소재 기판, 유리 섬유 함침 기판 중 어느 하나인 것을 포함하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 9, wherein the bridge:
A method of manufacturing a fan-out packaging device using a bridge comprising any one of a silicon substrate, a polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, and a glass fiber-impregnated substrate. 제 10항에 있어서, 상기 브릿지는,
상기 기판에 고분자 수지를 포함할 수 있으며, 상기 고분자 수지는 에폭시계 절연 수지 또는 폴리이미드계 수지를 포함하는 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 10, wherein the bridge:
A method of manufacturing a fan-out packaging device using a bridge, wherein the substrate may include a polymer resin, and the polymer resin includes an epoxy-based insulating resin or a polyimide-based resin. 제 9항에 있어서, 상기 트레이스는,
상기 브릿지의 일면 또는 양면에 형성된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 9, wherein the trace is:
A method of manufacturing a fan-out packaging element using a bridge, characterized in that formed on one or both sides of the bridge. 제 9항에 있어서, 상기 트레이스는,
복수개의 열 또는 행으로 형성되며,
직선, 곡선 및 꺾여진 선 중 어느 하나, 또는 이들 중 둘 이상의 조합으로 형성된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 9, wherein the trace is:
Formed from multiple columns or rows,
A method of manufacturing a fan-out packaging element using a bridge, characterized in that it is formed by any one of straight lines, curves, and bent lines, or a combination of two or more of these. 제 9항에 있어서, 상기 트레이스는,
내장 또는 실장된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 9, wherein the trace is:
A method of manufacturing a fan-out packaging element using a bridge that is built-in or mounted. 제 9항에 있어서, 상기 연결단자는,
금속 연결부, 솔더범프 및 솔더범프 필러 구조 중 어느 하나, 또는 혼용되어 형성된 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 9, wherein the connection terminal is:
A method of manufacturing a fan-out packaging device using a bridge, characterized in that it is formed by one or a combination of metal connection, solder bump, and solder bump filler structures. 제 9항에 있어서, 상기 브릿지를 매개로 실리콘 인터포저(Interposer) 또는 패키징 기판에 팬아웃 패키징 소자가 집적되는 경우, 상기 브릿지와의 높이차를 상쇄시키고자 접촉단자 또는 연결단자의 높이 차이를 두어 상기 실리콘 인터포저 또는 패키징 기판에의 수평 접촉이 가능한 것을 특징으로 하는 브릿지를 이용한 팬아웃 패키징 소자의 제조방법.The method of claim 9, wherein when a fan-out packaging element is integrated into a silicon interposer or a packaging substrate via the bridge, a height difference between the contact terminals or connection terminals is provided to offset the height difference with the bridge. A method of manufacturing a fan-out packaging device using a bridge, characterized in that horizontal contact with the silicon interposer or packaging substrate is possible.
KR1020220095808A 2022-07-05 2022-08-02 Fan Out Packaging Devices Using Bridge And Manufacturing Method Of Fan Out Packaging Devices Using Bridge KR20240005556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/121,769 US20240014111A1 (en) 2022-07-05 2023-03-15 Fan-out packaging device using bridge and method of manufacturing fan-out packaging device using bridge

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220082753 2022-07-05
KR1020220082753 2022-07-05

Publications (1)

Publication Number Publication Date
KR20240005556A true KR20240005556A (en) 2024-01-12

Family

ID=89541605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220095808A KR20240005556A (en) 2022-07-05 2022-08-02 Fan Out Packaging Devices Using Bridge And Manufacturing Method Of Fan Out Packaging Devices Using Bridge

Country Status (1)

Country Link
KR (1) KR20240005556A (en)

Similar Documents

Publication Publication Date Title
US11456257B2 (en) Semiconductor package with dual sides of metal routing
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
EP3007225B1 (en) Semiconductor package assembly
US8704349B2 (en) Integrated circuit package system with exposed interconnects
US11195816B2 (en) Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8120186B2 (en) Integrated circuit and method
KR101069488B1 (en) Semiconductor package with interposer block therein
US7429798B2 (en) Integrated circuit package-in-package system
CN102456584B (en) Semiconductor device and method of forming pentrable film encapsulant around semiconductor die and interconnect structure
KR101476894B1 (en) Multiple die packaging interposer structure and method
KR101746731B1 (en) Integrated circuit packaging stacking system with redistribution and method of manufacture thereof
US8455300B2 (en) Integrated circuit package system with embedded die superstructure and method of manufacture thereof
TW201906029A (en) Semiconductor package and method of manufacturing same
US20190164942A1 (en) Semiconductor package and method of fabricating the same
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
KR101686199B1 (en) Semiconductor Package Structure
KR20090071381A (en) Mountable integrated circuit package system with stacking interposer
CN111952274B (en) Electronic package and manufacturing method thereof
US11145639B2 (en) Semiconductor package and manufacturing method thereof
WO2018009145A1 (en) A semiconductor package and methods of forming the same
JP2023538538A (en) Mixed-density interconnect architecture with hybrid fanout
US10068841B2 (en) Apparatus and methods for multi-die packaging
US9093392B2 (en) Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8736076B2 (en) Multi-chip stacking of integrated circuit devices using partial device overlap