KR20240005126A - 움직임 모델 시그널링 - Google Patents

움직임 모델 시그널링 Download PDF

Info

Publication number
KR20240005126A
KR20240005126A KR1020237043931A KR20237043931A KR20240005126A KR 20240005126 A KR20240005126 A KR 20240005126A KR 1020237043931 A KR1020237043931 A KR 1020237043931A KR 20237043931 A KR20237043931 A KR 20237043931A KR 20240005126 A KR20240005126 A KR 20240005126A
Authority
KR
South Korea
Prior art keywords
affine
flag
value
slice
inter
Prior art date
Application number
KR1020237043931A
Other languages
English (en)
Inventor
샹 마
하이타오 양
환방 천
젠러 천
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20240005126A publication Critical patent/KR20240005126A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/11—Selection of coding mode or of prediction mode among a plurality of spatial predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H04N19/517—Processing of motion vectors by encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H04N19/517—Processing of motion vectors by encoding
    • H04N19/52—Processing of motion vectors by encoding by predictive encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/537—Motion estimation other than block-based

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Optical Communication System (AREA)
  • Steroid Compounds (AREA)

Abstract

하나 이상의 후보 예측 모드를 결정하는 방법으로서, 방법은, 프로세서에 의해, 비트스트림을 파싱함으로써 제1 표시자를 도출하는 단계 - 제1 표시자는 임의의 아핀 모델이 미리 설정된 영역에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 프로세서에 의해, 제1 표시자가 1에 설정되는 것을 결정하는 단계; 프로세서에 의해 그리고 제1 표시자가 1에 설정되는 결정에 기초하여, 비트스트림을 파싱함으로써 제2 표시자를 도출하는 단계 - 제2 표시자는 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 및 프로세서에 의해, 제1 표시자 및 제2 표시자에 기초하여 이미지 블록에 대한 하나 이상의 후보 예측 모드를 결정하는 단계를 포함한다.

Description

움직임 모델 시그널링{MOTION MODEL SIGNALING}
개시된 실시예들은 일반적으로 비디오 코딩에 및 특히 움직임 모델 시그널링(motion model signaling)에 관한 것이다.
비디오들은 비교적 많은 양의 데이터를 사용하므로, 비디오들의 통신은 비교적 많은 양의 대역폭을 사용한다. 그러나, 많은 네트워크들은 그들의 대역폭 용량들에서 또는 그 근처에서 동작한다. 또한, 고객들은 높은 비디오 품질을 요구하는데, 이는 훨씬 더 많은 데이터를 사용할 것을 요구한다. 따라서, 데이터 비디오 사용의 양을 줄이고 또한 비디오 품질을 개선하려는 요구가 있다. 하나의 해결책은 인코딩 프로세스 동안 비디오들을 압축하고 디코딩 프로세스 동안 비디오들을 압축해제하는 것이다.
제1 양태는 하나 이상의 후보 예측 모드를 결정하는 방법에 관한 것으로, 이 방법은, 프로세서에 의해, 비트스트림을 파싱함으로써 제1 표시자를 도출하는 단계 - 제1 표시자는 임의의 아핀 모델(affine model)이 미리 설정된 영역에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 프로세서에 의해, 제1 표시자가 1에 설정되는 것을 결정하는 단계; 프로세서에 의해 그리고 제1 표시자가 1에 설정된다는 결정에 기초하여, 비트스트림을 파싱함으로써 제2 표시자를 도출하는 단계 - 제2 표시자는 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 및 프로세서에 의해, 제1 표시자 및 제2 표시자에 기초하여 이미지 블록에 대한 하나 이상의 후보 예측 모드를 결정하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같이 제1 양태에 따른 방법의 제1 구현 형태에서, 제2 표시자를 도출하기 전에, 방법은 아핀 모델이 후보 움직임 모델인 것을 결정하는 단계를 추가로 포함하고, 여기서 방법은 아핀 모델이 후보 움직임 모델인 것을 결정한 것에 응답하여 제2 표시자를 추가로 도출하는 단계를 추가로 포함한다.
이와 같은 제1 양태에 따른 방법의 제2 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 제1 표시자를 도출하는 단계는 비트스트림의 시퀀스의 SPS를 파싱하는 단계 - 사전 설정된 영역은 시퀀스, 시퀀스에서의 임의의 슬라이스, 또는 시퀀스에서의 임의의 CU를 포함함 - 를 포함하고, 제2 표시자를 도출하는 단계는 SPS를 파싱하는 단계를 포함한다.
이와 같은 제1 양태에 따른 방법의 제3 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 방법은 아핀 모델이 후보 움직임 모델인 것에 응답하여, 시퀀스에서의 슬라이스의 슬라이스 헤더를 파싱함으로써 제6 표시자를 도출하는 단계를 추가로 포함하고, 여기서 제6 표시자는 임의의 아핀 모델이 슬라이스에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정한다.
이와 같은 제1 양태에 따른 방법의 제4 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 방법은 6-파라미터 아핀 모델이 후보 움직임 모델인 것에 응답하여, 시퀀스에서의 슬라이스의 슬라이스 헤더를 파싱함으로써 제7 표시자를 도출하는 단계를 추가로 포함하고, 여기서 제7 표시자는 6-파라미터 아핀 모델이 슬라이스에서의 이미지 블록에 대한 후보 예측 모델인지를 지정한다.
이와 같은 제1 양태에 따른 방법의 제5 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 방법은 비트스트림의 슬라이스의 슬라이스 헤더를 파싱함으로써 제1 표시자를 도출하는 단계 - 사전 설정된 영역은 슬라이스 또는 슬라이스에서의 임의의 코딩 유닛을 포함함 -; 및 슬라이스 헤더를 파싱함으로써 제2 표시자를 추가로 도출하는 단계를 추가로 포함한다.
이와 같은 제1 양태에 따른 방법의 제6 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 방법은 아핀 모델이 후보 움직임 모델인 것에 응답하여, 비트스트림을 파싱함으로써 제3 표시자를 도출하는 단계를 추가로 포함하고, 여기서 제3 표시자는 이미지 블록의 예측 모드가 아핀 병합 모드인지를 지정한다.
이와 같은 제1 양태에 따른 방법의 제7 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 아핀 모델이 후보 움직임 모델인 것에 응답하여, 방법은 비트스트림을 파싱함으로써 제4 표시자를 도출하는 단계; 제4 표시자가 제1 값인 것에 응답하여, 이미지 블록의 예측 모드가 아핀 인터 모드가 아닌 것을 결정하는 단계; 및 제4 표시자가 제2 값인 것에 응답하여, 예측 모드가 아핀 인터 모드인 것을 결정하는 단계 - 아핀 인터 모드는 6-파라미터 아핀 모델 모드 또는 4-파라미터 아핀 모델 모드임 - 를 추가로 포함한다.
이와 같은 제1 양태에 따른 방법의 제8 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 예측 모드가 아핀 인터 모드인 것에 응답하여, 방법은 비트스트림을 파싱함으로써 제5 표시자를 도출하는 단계; 제5 표시자가 제3 값인 것에 응답하여, 예측 모드가 6-파라미터 아핀 모델 모드인 것을 결정하는 단계; 및 제5 표시자가 제4 값인 것에 응답하여, 예측 모드가 4-파라미터 아핀 모델 모드인 것을 결정하는 단계를 추가로 포함한다.
이와 같은 제1 양태에 따른 방법의 제9 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 제1 값이 1인 것, 제2 값이 0인 것, 제3 값이 0인 것, 및 제4 값이 1인 것에 응답하여, 방법은 제4 표시자 및 제5 표시자의 값들을 가산함으로써 합산 값을 도출하는 단계; 합산 값이 0보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제1 세트의 MVD 정보를 도출하는 단계; 및 합산 값이 1보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제2 세트의 MVD 정보를 도출하는 단계를 추가로 포함한다.
제2 양태는 하나 이상의 후보 예측 모드를 결정하기 위한 장치에 관한 것으로, 이 장치는 메모리; 및 메모리에 결합되고 또한 이와 같은 제1 양태 또는 제1 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제3 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제1 양태 또는 제1 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는, 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제4 양태는 방법에 관한 것인데, 이 방법은 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 지정하는 SPS 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; SPS 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 아핀 타입 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 지정하는 SPS 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 SPS 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같은 제4 양태에 따른 방법의 제1 구현 형태에서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다.
이와 같은 제4 양태에 따른 방법의 제2 구현 형태 또는 제4 양태의 임의의 선행 구현 형태에서, 방법은 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 타입 플래그에 대한 제4 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제4 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다.
이와 같은 제4 양태에 따른 방법의 제3 구현 형태 또는 제4 양태의 임의의 선행 구현 형태에서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 여기서 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다.
제5 양태는 장치에 관한 것인데, 장치는 메모리; 및 메모리에 결합되고 또한 이와 같은 제4 양태 또는 제4 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제6 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제4 양태 또는 제4 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는, 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제7 양태는 방법에 관한 것인데, 방법은 SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; SPS 아핀 인터 플래그의 제1 값에 기초하여, 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 결정하는 단계; 및 SPS 아핀 타입 플래그의 제2 값에 기초하여, 아핀 타입 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 결정하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같은 제7 양태에 따른 방법의 제1 구현 형태에서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다.
이와 같은 제7 양태에 따른 방법의 제2 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 비트스트림은 아핀 인터 플래그 및 아핀 타입 플래그를 추가로 포함하고, 방법은: 아핀 인터 플래그의 제3 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 결정하는 단계; 및 아핀 타입 플래그의 제4 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다.
이와 같은 제7 양태에 따른 방법의 제3 구현 형태 또는 제1 양태의 임의의 선행 구현 형태에서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 여기서 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다.
제8 양태는 장치에 관한 것이고, 장치는 메모리; 및 메모리에 결합되고 또한 이와 같은 제7 양태 또는 제7 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제9 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제7 양태 또는 제7 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제10 양태는 방법에 관한 것인데, 방법은 아핀 인터 모드가 현재 화상의 디코딩에 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; 슬라이스 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 6-파라미터 아핀 모드가 현재 화상의 디코딩에 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 슬라이스 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같은 제10 양태에 따른 방법의 제1 구현 형태에서, 슬라이스 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다.
이와 같은 제10 양태에 따른 방법의 제2 구현 형태 또는 제10 양태의 임의의 선행 구현 형태에서, 방법은 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 타입 플래그에 대한 제4 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제4 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다.
이와 같은 제10 양태에 따른 방법의 제3 구현 형태 또는 제10 양태의 임의의 선행 구현 형태에서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 여기서 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다.
제11 양태는 장치에 관한 것이고, 장치는 메모리; 및 메모리에 결합되고 또한 이와 같은 제10 양태 또는 제10 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제12 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제10 양태 또는 제10 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제13 양태는 슬라이스 아핀 인터 플래그 및 슬라이스 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; 슬라이스 아핀 인터 플래그의 제1 값에 기초하여, 아핀 인터 모드가 현재 화상의 디코딩에서 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 및 슬라이스 아핀 타입 플래그의 제2 값에 기초하여, 6-파라미터 아핀 모드가 현재 화상의 디코딩에서 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 포함하는 방법에 관한 것이다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같이 제13 양태에 따른 방법의 제1 구현 형태에서, 슬라이스 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다.
이와 같은 제13 양태에 따른 방법의 제2 구현 형태 또는 제13 양태의 임의의 선행 구현 형태에서, 비트스트림은 아핀 인터 플래그 및 아핀 타입 플래그를 추가로 포함하고, 방법은 아핀 인터 플래그의 제3 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 결정하는 단계; 및 아핀 타입 플래그의 제4 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다.
이와 같은 제13 양태에 따른 방법의 제3 구현 형태 또는 제13 양태의 임의의 선행 구현 형태에서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다.
제14 양태는 장치에 관한 것이고 장치는 메모리; 및 메모리에 결합되고 이와 같은 제13 양태 또는 제13 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성되는 프로세서를 포함한다.
제15 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제13 양태 또는 제13 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제16 양태는 방법에 관한 것인데, 방법은 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 인터 플래그가 제시되는지 및 비디오 시퀀스의 디코딩에서 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정하는 SPS 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; SPS 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 타입 플래그가 제시되는지 및 비디오 시퀀스의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정하는 SPS 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 SPS 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같은 제16 양태에 따른 방법의 제1 구현 형태에서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다.
이와 같은 제16 양태에 따른 방법의 제2 구현 형태 또는 제16 양태의 임의의 선행 구현 형태에서, 방법은 아핀 인터 모드가 현재 화상의 디코딩에서 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 슬라이스 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터 아핀 모드가 현재 화상의 디코딩에 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 유형 플래그에 대한 제4 값을 결정하는 단계; 및 슬라이스 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다.
제16 양태에 따른 방법의 제3 구현 형태 또는 제16 양태의 임의의 선행 구현 형태에서, 슬라이스 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 슬라이스 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다.
이와 같은 제16 양태에 따른 방법의 제4 구현 형태 또는 제16 양태의 임의의 선행 구현 형태에서, 방법은 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 아핀-모델-기반 움직임 보상이 사용되는지를 지정하는 아핀 인터 플래그에 대한 제5 값을 결정하는 단계; 아핀 인터 플래그에 대한 제5 값을 비트스트림으로 인코딩하는 단계; 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 지정하는 아핀 타입 플래그에 대한 제6 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제6 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다.
이와 같은 제16 양태에 따른 방법의 제5 구현 형태 또는 제16 양태의 임의의 선행 구현 형태에서, 아핀 인터 플래그는 제3 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제4 값에 기초하여 조건부로 시그널링된다.
제17 양태는 장치에 관한 것인데, 장치는 메모리; 및 메모리에 결합되고, 이와 같은 제1 양태 또는 제16 양태의 임의의 선행하는 구현 형태 중 임의의 것을 수행하도록 구성되는 프로세서를 포함한다.
제18 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제1 양태 또는 제16 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제19 양태는 방법에 관한 것인데, 방법은 SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; SPS 아핀 인터 플래그의 제1 값에 기초하여, 슬라이스 아핀 인터 플래그가 슬라이스-세그먼트-헤더-레벨 신택스에 제시되는지 및 비디오 시퀀스의 디코딩에 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 및 SPS 아핀 타입 플래그의 제2 값에 기초하여, 슬라이스 아핀 타입 플래그가 슬라이스-세그먼트-헤더-레벨 신택스에 제시되는지 및 비디오 시퀀스의 디코딩에 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
이와 같은 제19 양태에 따른 방법의 제1 구현 형태에서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다.
이와 같은 제19 양태에 따른 방법의 제2 구현 형태 또는 제19 양태의 임의의 선행 구현 형태에서, 비트스트림은 슬라이스 아핀 인터 플래그 및 슬라이스 아핀 타입 플래그를 추가로 포함하고, 방법은 슬라이스 아핀 인터 플래그의 제3 값에 기초하여, 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 및 슬라이스 아핀 타입 플래그의 제4 값에 기초하여, 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 추가로 포함한다.
이와 같은 제19 양태에 따른 방법의 제3 구현 형태 또는 제19 양태의 임의의 선행 구현 형태에서, 슬라이스 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 슬라이스 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다.
이와 같은 제19 양태에 따른 방법의 제4 구현 형태 또는 제19 양태의 임의의 선행 구현 형태에서, 비트스트림은 아핀 인터 플래그 및 아핀 타입 플래그를 추가로 포함하고, 방법은 아핀 인터 플래그의 제5 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계; 및 아핀 타입 플래그의 제6 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다.
이와 같은 제19 양태에 따른 방법의 제5 구현 형태 또는 제19 양태의 임의의 선행 구현 형태에서, 아핀 인터 플래그는 제3 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제4 값에 기초하여 조건부로 시그널링된다.
제20 양태는 장치에 관한 것이고, 장치는 메모리; 및 메모리에 결합되고 이와 같은 제19 양태 또는 제19 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제21 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제19 양태 또는 제19 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제22 양태는 방법에 관한 것인데, 방법은 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 움직임 모델을 지정하는 움직임 모델 표시자 변수에 대한 제1 값을 결정하는 단계 - 움직임 모델은 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델 중 하나임 -; 제1 값에 기초하여 아핀 인터 플래그에 대한 제2 값을 결정하는 단계; 아핀 인터 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계; 제1 값에 기초하여 아핀 타입 플래그에 대한 제3 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
제23 양태는 장치에 관한 것이고, 장치는 메모리; 및 메모리에 결합되고, 이와 같은 제22 양태 또는 제22 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제24 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제22 양태 또는 제22 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
제25 양태는 방법에 관한 것인데, 방법은 아핀 인터 플래그 및 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; 아핀 인터 플래그의 제1 값 및 아핀 타입 플래그의 제2 값에 기초하여, 움직임 모델 표시자 변수의 제3 값을 결정하는 단계; 및 제3 값에 기초하여, 움직임 모델이 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델인지를 결정하는 단계를 포함한다. 이 방법은 아핀 모델들의 더 효율적인 코딩 및 병진 모델(translation model)의 코딩을 제공한다.
제26 양태는 장치에 관한 것이고, 장치는 메모리; 및 메모리에 결합되고 이와 같은 제25 양태 또는 제25 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하도록 구성된 프로세서를 포함한다.
제27 양태는 프로세서에 의해 실행될 때 장치로 하여금 이와 같은 제25 양태 또는 제25 양태의 임의의 선행 구현 형태 중 임의의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
위의 실시예들 중 임의의 것이 위의 다른 실시예들 중 임의의 것과 조합되어 새로운 실시예를 생성할 수 있다. 이들 및 다른 특징들은 첨부된 도면 및 청구항과 연계하여 기취해진 다음의 상세한 설명으로부터 더욱 명확하게 이해될 것이다.
본 개시 내용의 더욱 완전한 이해를 위해, 첨부된 도면 및 상세한 설명과 연계하여 취해지는 이하의 간략한 설명에 대한 참조가 이제 이루어지는데, 여기서 동일한 참조 번호는 동일한 부분을 나타낸다.
도 1은 코딩 시스템의 개략도이다.
도 2a는 4-파라미터 아핀 모델을 나타내는 현재 블록의 개략도이다.
도 2b는 6-파라미터 아핀 모델을 나타내는 현재 블록의 개략도이다.
도 3은 비디오 비트스트림의 개략도이다.
도 4a는 본 개시내용의 실시예에 따른 SPS 신택스이다.
도 4b는 본 개시내용의 또 다른 실시예에 따른 SPS 신택스이다.
도 4c는 본 개시내용의 실시예에 따른 코딩 유닛 신택스이다.
도 5a는 본 개시내용의 실시예에 따른 슬라이스 세그먼트 헤더 신택스이다.
도 5b는 본 개시내용의 또 다른 실시예에 따른 슬라이스 세그먼트 헤더 신택스이다.
도 5c는 본 개시내용의 실시예에 따른 코딩 유닛 신택스이다.
도 6a는 본 개시내용의 실시예에 따른 SPS 신택스이다.
도 6b는 본 개시내용의 또 다른 실시예에 따른 SPS 신택스이다.
도 6c는 본 개시내용의 실시예에 따른 슬라이스 세그먼트 헤더 신택스이다.
도 6d는 본 개시내용의 실시예에 따른 코딩 유닛 신택스이다.
도 7은 본 개시내용의 실시예에 따른 코딩 유닛 신택스이다.
도 8은 본 개시내용의 실시예에 따른 하나 이상의 후보 예측 모드를 결정하는 방법을 예시하는 흐름도이다.
도 9는 본 개시내용의 실시예에 따른 비트스트림을 인코딩하는 방법을 예시하는 흐름도이다.
도 10은 본 개시내용의 실시예에 따른 비트스트림을 디코딩하는 방법을 예시하는 흐름도이다.
도 11은 본 개시내용의 실시예에 따른 비트스트림을 인코딩하는 방법을 예시하는 흐름도이다.
도 12는 본 개시내용의 실시예에 따른 비트스트림을 디코딩하는 방법을 예시하는 흐름도이다.
도 13은 본 개시내용의 실시예에 따른 비트스트림을 인코딩하는 방법을 예시하는 흐름도이다.
도 14는 본 개시내용의 실시예에 따른 비트스트림을 디코딩하는 방법을 예시하는 흐름도이다.
도 15는 본 개시내용의 실시예에 따른 비트스트림을 인코딩하는 방법을 예시하는 흐름도이다.
도 16은 본 개시내용의 실시예에 따른 비트스트림을 디코딩하는 방법을 예시하는 흐름도이다.
도 17은 본 개시내용의 실시예에 따른 장치의 개략도이다.
도 18은 코딩 수단의 개략도이다.
하나 이상의 실시예의 예시적인 구현이 이하에 제공되지만, 개시된 시스템들 및/또는 방법들은 현재 공지되어 있는지 또는 현존하는지에 관계없이 임의 수의 기술을 이용하여 구현될 수 있다는 것을 먼저 이해해야 한다. 본 개시내용은 본 명세서에 예시되고 설명된 예시적인 설계 및 구현을 포함하여, 이하에 예시된 예시적인 구현들, 도면들 및 기술들로 결코 제한되는 것이 아니며, 첨부된 청구항들의 범위와 그들의 등가물들의 전체 범위 내에서 수정될 수 있다.
다음의 약어들이 적용된다:
ASIC: application-specific integrated circuit
CPU: central processing unit
DSP: digital signal processor
EO: electrical-to-optical
FPGA: field-programmable gate array
Idc: indicator
MVD: motion vector difference
OE: optical-to-electrical
PPS: picture parameter set
RAM: random-access memory
RBSP: raw byte sequence payload
RF: radio frequency
ROM: read-only memory
RX: receiver unit
SPS: sequence parameter set
SRAM: static RAM
TCAM: ternary content-addressable memory
TX: transmitter unit
VPS: video parameter set.
도 1은 코딩 시스템(100)의 개략도이다. 코딩 시스템(100)은 소스 디바이스(110), 매체(150), 및 목적지 디바이스(160)를 포함한다. 소스 디바이스(110) 및 목적지 디바이스(160)는 모바일 폰들, 태블릿 컴퓨터들, 데스크톱 컴퓨터들, 노트북 컴퓨터들, 또는 다른 디바이스들이다. 매체(150)는 로컬 네트워크, 무선 네트워크, 인터넷, 또는 또 다른 통신 매체이다.
소스 디바이스(110)는 비디오 생성기(120), 인코더(130), 및 출력 인터페이스(140)를 포함한다. 비디오 생성기(120)는 비디오들을 생성하는 카메라 또는 또 다른 디바이스이다. 인코더(130)는 코덱이라고 지칭될 수 있다. 인코더(130)는 규칙들의 세트에 따라 비디오들 및 다른 데이터를 비트스트림들로 인코딩한다. 출력 인터페이스(140)는 비트스트림들을 목적지 디바이스(160)에 송신하는 안테나 또는 또 다른 컴포넌트이다. 대안적으로, 비디오 생성기(120), 인코더(130), 및 출력 인터페이스(140)는 디바이스들의 조합으로 되어 있다.
목적지 디바이스(160)는 입력 인터페이스(170), 디코더(180), 및 디스플레이(190)를 포함한다. 입력 인터페이스(170)는 소스 디바이스(110)로부터 비트스트림들을 수신하는 안테나 또는 또 다른 컴포넌트이다. 디코더(180)는 코덱이라고도 지칭될 수 있다. 디코더(180)는 규칙들의 세트에 따라 비트스트림들로부터 비디오들 및 다른 데이터를 디코딩한다. 함께, 인코딩 및 디코딩은 코딩이라고 지칭된다. 디스플레이(190)는 비디오를 디스플레이한다. 대안적으로, 입력 인터페이스(170), 디코더(180), 및 디스플레이(190)는 디바이스들의 조합으로 되어 있다.
비트스트림은 슬라이스들 및 블록들을 포함하는 다양한 레벨들에서 정의된 데이터를 포함한다. 슬라이스는 비디오 프레임에서의 임의의 다른 영역과 별도로 코딩되는 비디오 프레임의 공간적으로 구별된 영역이다. 블록은 직사각형으로 배열된 픽셀들의 그룹이고 가장 작은 코딩 유닛이다. 슬라이스 내의 블록들은 종속 방식으로 코딩될 수 있다. 비디오들이 설명되었지만, 비디오들은 일련의 단일 프레임이고, 따라서 동일한 개념이 단일 프레임에 적용된다.
객체들은 프레임들 간에 이동하고, 따라서 그러한 객체들의 블록들은 대응하는 방식으로 이동한다. 인트라-예측 및 인터-예측은 그 움직임을 표현하는 2가지 주된 방식이다. 인트라-예측은 현재 프레임에서의 참조 블록에 대한 현재 블록의 관계에 기초하여 현재 프레임에서의 현재 블록을 나타낸다. 인터-예측은, 참조 프레임에서의 참조 블록에 대한 현재 블록의 관계에 기초하여 현재 프레임에서의 현재 블록을 나타낸다. 움직임 벡터는 그 관계를 기술한다. 이러한 움직임 벡터들을 결정하는 프로세스가 움직임 추정이고, 코딩에서 이러한 움직임 벡터들을 사용하는 프로세스는 움직임 보상이다. 참조 프레임은 이전 프레임 또는 전방 프레임일 수 있다. P 슬라이스는 코딩을 위해 이전 프레임들을 사용하고, B 슬라이스는 코딩을 위해 이전 프레임들 및 전방 프레임들 둘 다를 사용한다.
병진 인터-예측, 또는 전통적 인터-예측은, 객체들이 단순히 하나의 위치로부터 또 다른 위치로 이동할 때 이용된다. 병진 모델은 병진 인터-예측을 구현한다. 아핀 인터-예측은 카메라 줌, 회전, 원근 움직임, 또는 다른 불규칙적인 움직임으로 인해 객체들이 프레임들 사이에서 형상들을 변경할 때 사용된다. 다양한 아핀 모델들이 아핀 인터-예측을 구현한다. 병진 모델 및 아핀 모델들은 움직임 모델들의 타입들이다.
예측 모드는 코딩 유닛들을 코딩하기 위해 인트라-예측 또는 인터-예측 중 어느 하나를 사용하는 코딩 모드이다. 인트라 모드는 인트라-예측을 사용하는 코딩 모드이고, 인터 모드는 인터-예측을 사용하는 코딩 모드이다. 아핀 병합 모드, 또는 아핀 인터 모드는 아핀 인터-예측을 구현하기 위해 아핀 모델을 사용하는 병합 모드의 타입이다.
도 2a는 4-파라미터 아핀 모델을 나타내는 현재 블록(210)의 개략도이다. 현재 블록(210)은 좌측 상단 코너에 있으며 움직임 벡터 에 대응하는 제0 제어점 및 우측 상단 코너에 있으며 움직임 벡터 에 대응하는 제1 제어점을 포함한다. 및 은 x 및 y 위치들을 가지며, 따라서 제각기 (v0x, v0y) 및 (v1x, v1y)로서 표현될 수 있다. 4-파라미터 아핀 모델은 다음과 같이 표현되는 움직임 벡터 필드이다:
여기서 w는 픽셀 단위로 현재 블록(210)의 폭이고, v0x, v0y, v1x, 및 v1y는 4-파라미터 아핀 모델을 구성하는 4개의 파라미터이다. 유사하게, 현재 블록(210) 내의 서브 블록들은 각각 움직임 벡터를 가질 수 있다.
도 2b는 6-파라미터 아핀 모델을 나타내는 현재 블록(220)의 개략도이다. 현재 블록(220)은 좌측 상단 코너에 있고 움직임 벡터 mv0에 대응하는 제0 제어점, 우측 상단 코너에 있고 움직임 벡터 mv1에 대응하는 제1 제어점, 및 좌측 상단 코너에 있고 움직임 벡터 mv2에 대응하는 제2 제어점을 포함한다. mv0, mv1, 및 mv2는 x 및 y 위치들을 가지며, 따라서 제각기 , , 및 로서 표현될 수 있다. 6-파라미터 아핀 모델은 다음과 같이 표현되는 움직임 벡터 필드이다:
여기서 w는 픽셀 단위로 현재 블록(220)의 폭이고, h는 픽셀 단위로 현재 블록(220)의 높이이며, , 및 및 은 6-파라미터 아핀 모델을 구성하는 6개의 파라미터이다. 유사하게, 현재 블록(220) 내의 서브 블록들은 각각 움직임 벡터를 가질 수 있다.
도 2a 및 도 2b는 움직임 벡터 필드들 (1) 및 (2)에서 다수의 움직임 벡터를 사용하는 아핀 모델들을 나타낸 것이다. 그렇지만, 병진 모델은 단일 움직임 벡터를 사용한다. 따라서, 병진 모델은 단순히 또는 일 수 있다.
도 3은 비디오 비트스트림(300)의 개략도이다. 비디오 비트스트림(300)은 VPS(305); SPS(310); PPS(315); 및 적어도 4개의 슬라이스(320, 325, 330, 및 335)를 포함한다. 슬라이스(320)는 헤더(340) 및 데이터(345)를 포함한다. 슬라이스들(325, 330, 335)은 슬라이스(320)와 유사하다. 데이터(345)는 적어도 3개의 블록(350, 355, 360)을 포함한다. 4개의 슬라이스(320-335)가 도시되지만, 비디오 비트스트림(300)은 임의의 적절한 수의 슬라이스를 포함한다. 3개의 블록(350-360)이 도시되지만, 데이터(345)는 임의의 적절한 수의 블록을 포함한다. 또한, 각각의 나머지 슬라이스(325, 330, 335)는 또한 블록들을 포함한다. 따라서, 비디오 비트스트림(300)이 수많은 블록을 포함하지만, 비디오 비트스트림(300)은 하나의 SPS(310) 및 블록들보다 상당히 적은 슬라이스 헤더들을 포함한다.
하나의 접근법은 2개의 플래그를 각각의 블록(350-360)으로 항상 코딩하는 것이다. 제1 플래그는 블록(350-360)이 아핀 모델을 사용하는지를 지정한다. 제2 플래그는 아핀 모델이 4-파라미터 아핀 모델인지 6-파라미터 아핀 모델인지를 지정한다. 그렇지만, 각각의 블록(350-360)에 제1 플래그 및 제2 플래그를 항상 포함시키는 것은 수많은 이러한 블록들이 있고 모든 블록들이 아핀 모델을 사용하는 것은 아니기 때문에 과도한 비트들을 필요로 한다. 따라서, 아핀 모델들을 보다 효율적으로 코딩하는 것이 바람직하다. 병진 모델을 코딩하는 것이 또한 바람직하다.
움직임 모델 시그널링을 위한 실시예들이 본 명세서에 개시된다. 움직임 모델들은 병진 모델, 4-파라미터 아핀 모델, 및 6-파라미터 아핀 모델을 포함한다. 움직임 모델 시그널링은 SPS 및 슬라이스 헤더를 포함하는, 비디오 비트스트림의 상위 레벨들에 있다. 상위 레벨 시그널링이 어떤 움직임 모델도 사용되지 않는다고 지정하는 경우, 하위 레벨 시그널링이 움직임 모델링을 지정할 필요가 없다. 하위 레벨 시그널링을 감소시킴으로써, 비디오 비트스트림은 모델 모델들을 시그널링하거나 시그널링하지 않는 데에 더 적은 비트들을 요구한다. 그 결과, 비디오 비트스트림의 통신은 더 적은 대역폭을 필요로 한다. SPS 및 슬라이스 헤더가 설명되지만, 동일한 개념들이 비디오 비트스트림의 다른 상위 레벨들에 적용된다. 병진 모델, 4-파라미터 아핀 모델, 및 6-파라미터 아핀 모델이 설명되지만, 동일한 개념들이 다른 움직임 모델들에 구체적으로 그리고 다른 컨텍스트 모델들에 일반적으로 적용된다.
도 4a는 본 개시내용의 실시예에 따른 SPS 신택스(410)이다. 인코더(130)는 SPS 신택스(410)를 이용하여 SPS(310)를 인코딩하고 디코더(180)는 SPS 신택스(410)를 이용하여 SPS(310)를 디코딩한다. SPS 신택스(410)는 SPS 아핀 인터 플래그, Sps_affine_inter_flag, 및 SPS 아핀 타입 플래그, Sps_affine_type_flag를 포함한다.
Sps_affine_inter_flag는 아핀 인터 플래그, affine_inter_flag가 코딩-유닛-레벨 신택스에서 제시되는지를 지정한다. 0과 동일한 Sps_affine_inter_flag는 affine_inter_flag가 코딩-유닛-레벨 신택스에 제시되지 않는 것을 지정한다. 1과 동일한 Sps_affine_inter_flag는 affine_inter_flag가 코딩-유닛-레벨 신택스에 제시되는 것을 지정한다.
Sps_affine_type_flag는 아핀 타입 플래그, affine_type_flag가 코딩-유닛-레벨 신택스에 제시되는지를 지정한다. 0과 동일한 Sps_affine_type_flag는 affine_inter_flag가 코딩-유닛-레벨 신택스에 제시되지 않는 것을 지정한다. 1과 동일한 Sps_affine_type_flag는 affine_type_flag가 코딩-유닛-레벨 신택스에 제시되는 것을 지정한다. Sps_affine_type_flag가 조건부로 시그널링되어, Sps_affine_inter_flag가 0과 동일하면, Sps_affine_type_flag가 시그널링되지 않고, Sps_affine_inter_flag가 1과 동일하면, Sps_affine_type_flag가 시그널링되도록 한다.
도 4b는 본 개시내용의 또 다른 실시예에 따른 SPS 신택스(420)이다. SPS 신택스(420)는 도 4a의 SPS 신택스(410)와 유사하다. 그러나, SPS 신택스(410)에서와는 달리, SPS 신택스(420)에서의 Sps_affine_type_flag는 조건부로 시그널링되지 않는다. 대신에, Sps_affine_inter_flag가 0과 동일하더라도, Sps_affine_type_flag가 항상 시그널링된다.
도 4c는 본 개시내용의 실시예에 따른 코딩 유닛 신택스(430)이다. 인코더(130)는 코딩 유닛 신택스(430)를 이용하여 블록들(350-360)을 인코딩하고, 디코더(180)는 코딩 유닛 신택스(430)를 이용하여 블록들(350-360)을 디코딩한다. 코딩 유닛 신택스(430)는 아핀 인터 플래그, affine_inter_flag, 및 아핀 타입 플래그, affine_type_flag를 포함한다.
affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정한다. 0과 동일한 affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되지 않는 것을 지정한다. 1과 동일한 affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. affine_inter_flag는 조건부로 시그널링되어, SPS 신택스(410) 또는 SPS 신택스(420)에서의 Sps_affine_inter_flag가 0과 동일할 때, affine_inter_flag가 시그널링되지 않고, SPS 신택스(410) 또는 SPS 신택스(420)에서의 Sps_affine_inter_flag가 1과 동일할 때, affine_inter_flag가 시그널링되도록 한다.
affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정한다. 0과 동일한 affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 4-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. 1과 동일한 affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. affine_type_flag는 조건부로 시그널링되어, SPS 신택스(410) 또는 SPS 신택스(420)에서의 Sps_affine_type_flag가 0과 동일할 때 또는 코딩 유닛 신택스(430)에서의 affine_inter_flag가 0과 동일할 때, affine_type_flag가 시그널링되지 않고, SPS 신택스(410) 또는 SPS 신택스(420)에서의 Sps_affine_inter_flag가 1과 동일할 때 그리고 코딩 유닛 신택스(430)에서의 affine_inter_flag가 1과 동일할 때, affine_type_flag가 시그널링되도록 한다.
도 5a는 본 개시내용의 실시예에 따른 슬라이스 세그먼트 헤더 신택스(510)이다. 인코더(130)는 슬라이스 세그먼트 헤더 신택스(510)를 이용하여 헤더(340)를 인코딩하고, 디코더(180)는 슬라이스 세그먼트 헤더 신택스(510)를 이용하여 헤더(340)를 디코딩한다. 슬라이스 세그먼트 헤더 신택스(510)는 슬라이스 아핀 인터 플래그, Slice_affine_inter_flag, 및 슬라이스 아핀 타입 플래그, Slice_affine_type_flag를 포함한다.
Slice_affine_inter_flag는, 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정한다. 0과 동일한 Slice_affine_inter_flag는, 현재 화상의 디코딩에서 어떤 아핀 인터 모드도 사용되지 않도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. 1과 동일한 Slice_affine_inter_flag는 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다.
Slice_affine_type_flag는 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정한다. 0과 동일한 Slice_affine_type_flag는 현재 화상의 디코딩에서 어떤 6-파라미터 아핀 모드도 사용되지 않도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. 1과 동일한 Slice_affine_type_flag는, 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. Slice_affine_type_flag는 조건부로 시그널링되어, Slice_affine_inter_flag가 0과 동일할 때 Slice_affine_type_flag가 시그널링되지 않고 Slice_affine_inter_flag가 1과 동일할 때 Slice_affine_type_flag가 시그널링되도록 한다.
도 5b는 본 개시내용의 또 다른 실시예에 따른 슬라이스 세그먼트 헤더 신택스(520)이다. 슬라이스 세그먼트 헤더 신택스(520)는 도 5a의 슬라이스 세그먼트 헤더 신택스(510)와 유사하다. 그러나, 슬라이스 세그먼트 헤더 신택스(510)에서와는 달리, 슬라이스 세그먼트 헤더 신택스(520)에서의 Slice_affine_type_flag는 조건부로 시그널링되지 않는다. 대신에, Slice_affine_inter_flag가 0인 동일한 경우에도, Slice_affine_type_flag가 항상 시그널링된다.
도 5c는 본 개시내용의 실시예에 따른 코딩 유닛 신택스(530)이다. 인코더(130)는 코딩 유닛 신택스(530)를 이용하여 블록들(350-360)을 인코딩하고, 디코더(180)는 코딩 유닛 신택스(530)를 이용하여 블록들(350-360)을 디코딩한다. 코딩 유닛 신택스(530)는 아핀 인터 플래그, affine_inter_flag, 및 아핀 타입 플래그, affine_type_flag를 포함한다.
affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정한다. 0과 동일한 affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되지 않는 것을 지정한다. 1과 동일한 affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. affine_inter_flag는 조건부로 시그널링되어, 슬라이스 세그먼트 헤더 신택스(510) 또는 슬라이스 세그먼트 헤더 신택스(520)에서의 Slice_affine_inter_flag가 0과 동일할 때, affine_inter_flag가 시그널링되지 않고, 슬라이스 세그먼트 헤더 신택스(510) 또는 슬라이스 세그먼트 헤더 신택스(520)에서의 Slice_affine_inter_flag가 1과 동일할 때, affine_inter_flag가 시그널링되도록 한다.
affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정한다. 0과 동일한 affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 4-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. 1과 동일한 affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. affine_type_flag가 조건부로 시그널링되어, 슬라이스 세그먼트 헤더 신택스(510) 또는 슬라이스 세그먼트 헤더 신택스(520)에서의 slice_affine_type_flag가 0과 동일할 때 또는 코딩 유닛 신택스(530)에서의 affine_inter_flag가 0과 동일할 때, affine_type_flag가 시그널링되지 않고, 슬라이스 세그먼트 헤더 신택스(510) 또는 슬라이스 세그먼트 헤더 신택스(520)에서의 Slice_affine_type_flag가 1과 동일할 때 그리고 코딩 유닛 신택스(530)에서의 affine_inter_flag가 1과 동일할 때, affine_type_flag가 시그널링되도록 한다.
도 6a 내지 도 6d는 도 4a 내지 도 4c와 도 5a 내지 도 5c 사이의 반-하이브리드를 나타낸다. 도 6a는 본 개시내용의 실시예에 따른 SPS 신택스(610)이다. 인코더(130)가 SPS 신택스(610)를 사용하여 SPS(310)를 인코딩하고, 디코더(180)가 SPS 신택스(610)을 사용하여 SPS(310)를 디코딩한다. SPS 신택스(610)는 SPS 아핀 인터 플래그, SPS_affine_inter_flag, 및 SPS 아핀 타입 플래그, SPS_affine_type_flag를 포함한다.
Sps_affine_inter_flag는 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 인터 플래그, Slice_affine_inter_flag가 제시되는지 및 비디오 시퀀스의 디코딩에서 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정한다. 0과 동일한 Sps_affine_inter_flag는 Slice_affine_inter_flag가 슬라이스-세그먼트-헤더-레벨 신택스에서 제시되지 않고 그리고 비디오 시퀀스의 디코딩에서 아핀 인터 모드가 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는 것을 지정한다. 1과 동일한 Sps_affine_inter_flag는 Slice_affine_inter_flag가 슬라이스-세그먼트-헤더-레벨 신택스에서 제시되고 그리고 비디오 시퀀스의 디코딩에서 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는 것을 지정한다.
Sps_affine_type_flag는 슬라이스 아핀 타입 플래그, Slice_affine_type_flag가 슬라이스-세그먼트-헤더-레벨 신택스에서 제시되는지 및 비디오 시퀀스의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정한다. 0과 동일한 Sps_affine_type_flag는 Slice_affine_type_flag가 슬라이스-세그먼트-헤더-레벨 신택스에서 제시되지 않고 그리고 비디오 시퀀스의 디코딩에서 6-파라미터 아핀 모드가 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 한다는 것을 지정한다. 1과 동일한 Sps_affine_type_flag는 Slice_affine_type_flag가 슬라이스-세그먼트-헤더-레벨 신택스에서 제시되고 그리고 비디오 시퀀스의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는 것을 지정한다. Sps_affine_type_flag가 조건부로 시그널링되어, Sps_affine_inter_flag가 0과 동일하면, Sps_affine_type_flag가 시그널링되지 않고, Sps_affine_inter_flag가 1과 동일하면, Sps_affine_type_flag가 시그널링되도록 한다.
도 6b는 본 개시내용의 또 다른 실시예에 따른 SPS 신택스(620)이다. SPS 신택스(620)는 도 6a의 SPS 신택스(610)와 유사하다. 그러나, SPS 신택스(610)에서와는 달리, SPS 신택스(620)에서의 Sps_affine_type_flag는 조건부로 시그널링되지 않는다. 대신에, Sps_affine_inter_flag가 0과 동일하더라도, Sps_affine_type_flag가 항상 시그널링된다.
도 6c는 본 개시내용의 실시예에 따른 슬라이스 세그먼트 헤더 신택스(630)이다. 인코더(130)가 슬라이스 세그먼트 헤더 신택스(630)을 이용하여 헤더(340)를 인코딩하고 디코더(180)가 슬라이스 세그먼트 헤더 신택스(630)을 이용하여 헤더(340)를 디코딩한다. 슬라이스 세그먼트 헤더 신택스(630)는 슬라이스 아핀 인터 플래그, Slice_affine_inter_flag, 및 슬라이스 아핀 타입 플래그, Slice_affine_type_flag를 포함한다.
Slice_affine_inter_flag는, 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정한다. 0과 동일한 Slice_affine_inter_flag는, 현재 화상의 디코딩에서 어떤 아핀 인터 모드도 사용되지 않도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. 1과 동일한 Slice_affine_inter_flag는 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. Slice_affine_inter_flag는 조건부로 시그널링되어, SPS 신택스(610) 또는 SPS 신택스(620)에서의 SPS_affine_inter_flag가 0과 동일할 때 Slice_affine_inter_flag가 시그널링되지 않고, SPS 신택스(610) 또는 SPS 신택스(620)가 1과 동일할 때 Slice_affine_inter_flag가 시그널링되도록 한다.
Slice_affine_type_flag는 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정한다. 0과 동일한 Slice_affine_type_flag는 현재 화상의 디코딩에서 어떤 6-파라미터 아핀 모드도 사용되지 않도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. 1과 동일한 Slice_affine_type_flag는, 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는 것을 지정한다. Slice_affine_type_flag는 조건부로 시그널링되어, SPS 신택스(610) 또는 SPS 신택스(620)에서의 SPS_affine_type_flag가 0과 동일할 때 Slice_affine_type_flag가 시그널링되지 않고, SPS 신택스(610) 또는 SPS 신택스(620)에서의 SPS_affine_type_flag가 1과 동일할 때 Slice_affine_type_flag가 시그널링되도록 한다.
도 6d는 본 개시내용의 실시예에 따른 코딩 유닛 신택스(640)이다. 인코더(130)는 코딩 유닛 신택스(640)를 이용하여 블록들(350-360)을 인코딩하고, 디코더(180)는 코딩 유닛 신택스(640)을 이용하여 블록들(350-360)을 디코딩한다. 코딩 유닛 신택스(640)는 아핀 인터 플래그, affine_inter_flag, 및 아핀 타입 플래그, affine_type_flag를 포함한다.
affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정한다. 0과 동일한 affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되지 않는 것을 지정한다. 1과 동일한 affine_inter_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. affine_inter_flag는 조건부로 시그널링되어, 슬라이스 세그먼트 헤더 신택스(630)에서의 Slice_affine_inter_flag가 0과 동일할 때, affine_inter_flag가 시그널링되지 않고, 슬라이스 세그먼트 헤더 신택스(630)에서의 Slice_affine_inter_flag가 1과 동일할 때, affine_inter_flag가 시그널링되도록 한다.
affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정한다. 0과 동일한 affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 4-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. 1과 동일한 affine_type_flag는, 현재 코딩 유닛에 대해, P 또는 B 슬라이스를 디코딩할 때, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 것을 지정한다. affine_type_flag는 조건부로 시그널링되어, 슬라이스 세그먼트 헤더 신택스(630)에서의 Slice_affine_type_flag가 0과 동일할 때 또는 코딩 유닛 신택스(640)에서의 affine_inter_flag가 0과 동일할 때, affine_type_flag가 시그널링되지 않고, 슬라이스 세그먼트 헤더 신택스(630)에서의 Slice_affine_type_flag가 1과 동일할 때 그리고 코딩 유닛 신택스(640)에서의 affine_inter_flag가 1과 동일할 때, affine_type_flag가 시그널링되도록 한다.
도 7은 본 개시내용의 실시예에 따른 코딩 유닛 신택스(700)이다. 인코더(130)는 코딩 유닛 신택스(700)을 이용하여 블록들(350-360)을 인코딩하고, 디코더(180)는 코딩 유닛 신택스(700)을 이용하여 블록들(350-360)을 디코딩한다. 코딩 유닛 신택스(700)는 움직임 모델 표시자 변수, motion_model_indicator [x0][y0], 및 MVD 코딩 명령어, mvd_coding(x0, y0, refList, cpIdx)를 포함한다.
motion_model_indicator [x0][y0] 는 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 움직임 모델을 지정한다. 신택스(700)는 motion_model_indicator [x0][y0]을 아핀 인터 플래그, affine_inter_flag, 및 아핀 타입 플래그, affine_type_flag의 합과 동일하게 설정한다. affine_inter_flag 및 affine_type_flag는 코딩 유닛 신택스들(430, 530, 640) 또는 다른 곳으로부터 온 것일 수 있다. 표 1에 도시된 바와 같이, motion_model_indicator[x0][y0] 는 0, 1, 또는 2의 값을 갖는다. 0 값은 병진 움직임 모델을 지정하고, 1의 값은 4-파라미터 아핀 모드를 지정하며, 2의 값은 6-파라미터 아핀 모델을 지정한다.
Figure pat00015
대안적으로, motion_model_indicator [x0][y0]에 대한 값들은 또 다른 적절한 방식으로 병진 움직임 모델, 4-파라미터 아핀 모델, 및 6-파라미터 아핀 모델을 지정한다.
mvd_coding(x0, y0, refList, cpIdx)은 현재 코딩 유닛에 대해 MVD를 어떻게 코딩하는지를 지정한다. MVD는 예측된 움직임 벡터와 현재 움직임 벡터 사이의 차이이다. 따라서, 인코더(130)가 움직임 벡터 필드들 (1), (2)와 같은 전체 움직임 벡터 필드 대신에 MVD를 인코딩하고, 디코더(180)가 움직임 벡터 필드들 (1), (2)와 같은 전체 움직임 벡터 필드 대신에 MVD를 디코딩한다. x0 및 y0은 현재 코딩 유닛의 위치를 지정한다. refList는 참조 화상 리스트 List0 또는 List1을 지정한다. List0 및 List1의 가용성은 List0에서의 제1 참조 블록 및 List1에서의 제2 참조 블록에 의한 양방향 예측을 제공한다. cpIdx는 제어점, 예를 들어, 도 2a 또는 도 2b의 제어점들 중 하나를 표시하는 제어점 인덱스를 지정한다. 코딩 유닛 신택스(700)에서, mvd_coding(x0, y0, refList, cpIdx)는 List0 및 제어점 1에 대한 MVD 코딩 명령어를 나타내는 mvd_coding(x0, y0, 0, 1), List0 및 제어점 2에 대한 MVD 코딩 명령어를 나타내는 mvd_coding(x0, y0, 0, 2), List1 및 제어점 1에 대한 MVD 코딩 명령어를 나타내는 mvd_coding(x0, y0, 1, 1), 및 List1 및 제어점 2에 대한 MVD 코딩 명령어를 나타내는 mvd_coding(x0, y0, 1, 2)의 형태를 취한다.
도 8은 본 개시내용의 실시예에 따른 하나 이상의 후보 예측 모드를 결정하는 방법(800)을 예시하는 흐름도이다. 인코더(130) 또는 디코더(180)는 방법(800)을 수행한다. 인코더(130) 또는 디코더(180)는 이하에서 기술되는 바와 같은 프로세서에 있을 수 있다. 단계 810에서, 비트스트림을 파싱함으로써 제1 표시자가 도출된다. 제1 표시자는 임의의 아핀 모델이 미리 설정된 영역에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정한다. 예를 들어, 제1 표시자는 SPS 신택스(410, 420, 610 또는 620)에서의 Sps_affine_inter_flag; 코딩 유닛 신택스(430, 530, 640, 또는 700)에서의 affine_inter_flag; 또는 슬라이스 세그먼트 헤더 신택스(510, 520, 또는 630)에서의 Slice_affine_inter_flag이다. 단계 820에서, 제1 표시자의 존재가 결정된다. 예를 들어, SPS 신택스(410, 420, 610, 또는 620)에서의 Sps_affine_inter_flag; 코딩 유닛 신택스(430, 530, 640, 또는 700)에서의 affine_inter_flag; 또는 슬라이스 세그먼트 헤더 신택스(510, 520, 또는 630)에서의 Slice_affine_inter_flag는 1에 설정된다. 단계 830에서, 비트스트림을 파싱함으로써 제1 표시자의 존재를 결정한 것에 응답하여 제2 표시자가 도출된다. 제2 표시자는 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인지를 지정한다. 예를 들어, 제2 표시자는 SPS 신택스(410, 420, 610 또는 620)에서의 Sps_affine_type_flag; 코딩 유닛 신택스(430, 530, 640, 또는 700)에서의 affine_type_flag; 또는 슬라이스 세그먼트 헤더 신택스(510, 520, 또는 630)에서의 Slice_affine_type_flag이다. 마지막으로, 단계 840에서, 제1 표시자 및 제2 표시자에 기초하여 이미지 블록에 대한 하나 이상의 후보 움직임 모델이 결정된다. 예를 들어, 인코더(130) 또는 디코더(180)는 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델을 결정한다. 방법(800)은 다음과 같은 추가 단계들을 포함할 수 있다.
제2 표시자를 도출하기 전에, 방법(800)은 아핀 모델이 후보 움직임 모델인 것을 결정하는 단계를 추가로 포함한다. 방법(800)은 아핀 모델이 후보 움직임 모델인 것을 결정한 것에 응답하여 제2 표시자를 추가로 도출하는 단계를 추가로 포함한다.
방법(800)에서, 제1 표시자를 도출하는 단계는 비트스트림의 시퀀스의 SPS를 파싱하는 단계를 포함한다. 미리 설정된 영역은 시퀀스, 시퀀스에서의 임의의 슬라이스, 또는 시퀀스에서의 임의의 코딩 유닛을 포함한다. 제2 표시자를 도출하는 단계는 SPS를 파싱하는 단계를 포함한다. 선택적으로, 방법(800)은, 아핀 모델이 후보 움직임 모델인 것에 응답하여, 시퀀스에서의 슬라이스의 슬라이스 헤더를 파싱함으로써 제6 표시자를 도출하는 단계를 추가로 포함한다. 제6 표시자는 임의의 아핀 모델이 슬라이스에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정한다. 선택적으로, 방법(800)은, 6-파라미터 아핀 모델이 후보 움직임 모델인 것에 응답하여, 시퀀스에서의 슬라이스의 슬라이스 헤더를 파싱함으로써 제7 표시자를 도출하는 단계를 추가로 포함한다. 제7 표시자는 6-파라미터 아핀 모델이 슬라이스에서의 이미지 블록에 대한 후보 예측 모델인지를 지정한다.
방법(800)은 비트스트림의 슬라이스의 슬라이스 헤더를 파싱함으로써 제1 표시자를 추가로 도출하는 단계를 추가로 포함한다. 미리 설정된 영역은 슬라이스 또는 슬라이스에서의 임의의 코딩 유닛을 포함한다. 방법(800)은 슬라이스 헤더를 파싱함으로써 제2 표시자를 추가로 도출하는 단계를 추가로 포함한다.
방법(800)은 아핀 모델이 후보 움직임 모델인 것에 응답하여, 비트스트림을 파싱함으로써 제3 표시자를 도출하는 단계를 추가로 포함한다. 제3 표시자는 이미지 블록의 예측 모드가 아핀 병합 모드인지를 지정한다.
아핀 모델이 후보 움직임 모델인 것에 응답하여, 방법(800)은 비트스트림을 파싱함으로써 제4 표시자를 도출하는 단계; 제4 표시자가 제1 값인 것에 응답하여, 이미지 블록의 예측 모드가 아핀 인터 모드가 아닌 것을 결정하는 단계; 및 제4 표시자가 제2 값인 것에 응답하여, 예측 모드가 아핀 인터 모드인 것을 결정하는 단계를 추가로 포함한다. 아핀 인터 모드는 6-파라미터 아핀 모델 모드 또는 4-파라미터 아핀 모델 모드이다. 예측 모드가 아핀 인터 모드인 것에 응답하여, 방법(800)은 비트스트림을 파싱함으로써 제5 표시자를 도출하는 단계; 제5 표시자가 제3 값인 것에 응답하여, 예측 모드가 6-파라미터 아핀 모델 모드인 것을 결정하는 단계; 및 제5 표시자가 제4 값인 것에 응답하여, 예측 모드가 4-파라미터 아핀 모델 모드인 것을 결정하는 단계를 추가로 포함한다. 제1 값이 1이고, 제2 값이 0이고, 제3 값이 0이고, 및 제4 값이 1인 것에 응답하여, 방법은 제4 표시자 및 제5 표시자의 값들을 가산함으로써 합산 값을 도출하는 단계; 합산 값이 0보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제1 세트의 MVD 정보를 도출하는 단계; 및 합산 값이 1보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제2 세트의 MVD 정보를 도출하는 단계를 추가로 포함한다.
도 9는 본 개시내용의 실시예에 따라 비트스트림을 인코딩하는 방법(900)을 예시하는 흐름도이다. 인코더(130)는 방법(900)을 수행한다. 단계 910에서, 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 지정하는 SPS 아핀 인터 플래그에 대한 제1 값이 결정된다. 예를 들어, SPS 아핀 인터 플래그는 SPS 신택스(410 또는 420)에서의 Sps_affine_inter_flag이다. 단계 920에서, SPS 아핀 인터 플래그에 대한 제1 값이 비트스트림으로 인코딩된다. 단계 930에서, 아핀 타입 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 지정하는 SPS 아핀 타입 플래그에 대한 제2 값이 결정된다. 예를 들어, SPS 아핀 타입 플래그는 SPS 신택스(410 또는 420)에서의 Sps_affine_type_flag이다. 마지막으로, 단계 940에서, SPS 아핀 타입 플래그에 대한 제2 값이 비트스트림으로 인코딩된다.
도 10은 본 개시내용의 실시예에 따라 비트스트림을 디코딩하는 방법(1000)을 예시하는 흐름도이다. 디코더(180)는 방법(1000)을 수행한다. 단계 1010에서, SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 포함하는 비트스트림이 수신된다. 예를 들어, SPS 아핀 인터 플래그는 SPS 신택스(410 또는 420)에서의 Sps_affine_inter_flag이고, SPS 아핀 타입 플래그는 SPS 신택스(410 또는 420)에서의 Sps_affine_type_flag이다. 단계 1020에서, SPS 아핀 인터 플래그의 제1 값에 기초하여, 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지가 결정된다. 마지막으로, 단계 1030에서, SPS 아핀 타입 플래그의 제2 값에 기초하여, 아핀 타입 플래그가 코딩-유닛-레벨 신택스에 제시되는지가 결정된다.
도 11은 본 개시내용의 실시예에 따라 비트스트림을 인코딩하는 방법(1100)을 예시하는 흐름도이다. 인코더(130)는 방법(1100)을 수행한다. 단계 1110에서, 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 인터 플래그에 대한 제1 값이 결정된다. 예를 들어, 슬라이스 아핀 인터 플래그는 슬라이스 세그먼트 헤더 신택스(510 또는 520)에서의 Slice_affine_inter_flag이다. 단계 1120에서, 슬라이스 아핀 인터 플래그에 대한 제1 값이 비트스트림으로 인코딩된다. 단계 1130에서, 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 타입 플래그에 대한 제2 값이 결정된다. 예를 들어, 슬라이스 아핀 타입 플래그는 슬라이스 세그먼트 헤더 신택스(510 또는 520)에서의 Slice_affine_type_flag이다. 마지막으로, 단계 1140에서, 슬라이스 아핀 타입 플래그에 대한 제2 값이 비트스트림으로 인코딩된다.
도 12는 본 개시내용의 실시예에 따라 비트스트림을 디코딩하는 방법(1200)을 예시하는 흐름도이다. 디코더(180)는 방법(1200)을 수행한다. 단계 1210에서, 슬라이스 아핀 인터 플래그 및 슬라이스 아핀 타입 플래그를 포함하는 비트스트림이 수신된다. 예를 들어, 슬라이스 아핀 인터 플래그는 슬라이스 세그먼트 헤더 신택스(510 또는 520)에서의 Slice_affine_inter_flag이고, 슬라이스 아핀 타입 플래그는 슬라이스 세그먼트 헤더 신택스(510 또는 520)에서의 Slice_affine_type_flag이다. 단계 1220에서, 슬라이스 아핀 인터 플래그의 제1 값에 기초하여, 현재 화상의 디코딩에 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지가 결정된다. 마지막으로, 단계 1230에서, 슬라이스 아핀 타입 플래그의 제2 값에 기초하여, 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지가 결정된다.
도 13은 본 개시내용의 실시예에 따라 비트스트림을 인코딩하는 방법(1300)을 예시하는 흐름도이다. 인코더(130)는 방법(1300)을 수행한다. 단계 1310에서, 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 인터 플래그가 제시되는지 및 비디오 시퀀스의 디코딩에서 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정하는 SPS 아핀 인터 플래그에 대한 제1 값이 결정된다. 예를 들어, SPS 아핀 인터 플래그는 SPS 신택스(610 또는 620)에서의 Sps_affine_inter_flag이다. 단계 1320에서, SPS 아핀 인터 플래그에 대한 제1 값이 비트스트림으로 인코딩된다. 단계 1330에서, 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 타입 플래그가 제시되는지 및 비디오 시퀀스의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정하는 SPS 아핀 타입 플래그에 대한 제2 값이 결정된다. 예를 들어, SPS 아핀 타입 플래그는 SPS 신택스(610 또는 620)에서의 Sps_affine_type_flag이다. 마지막으로, 단계 1340에서, SPS 아핀 타입 플래그에 대한 제2 값이 비트스트림으로 인코딩된다.
도 14는 본 개시내용의 실시예에 따라 비트스트림을 디코딩하는 방법(1400)을 예시하는 흐름도이다. 디코더(180)는 방법(1400)을 수행한다. 단계 1410에서, SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 포함하는 비트스트림이 수신된다. 예를 들어, SPS 아핀 인터 플래그는 SPS 신택스(610 또는 620)에서의 Sps_affine_inter_flag이고, SPS 아핀 타입 플래그는 SPS 신택스(610 또는 620)에서의 Sps_affine_type_flag이다. 단계 1420에서, SPS 아핀 인터 플래그의 제1 값에 기초하여, 슬라이스 아핀 인터 플래그가 슬라이스-세그먼트-헤더-레벨 신택스에 제시되는지 및 비디오 시퀀스의 디코딩에 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지가 결정된다. 마지막으로, 단계 1430에서, SPS 아핀 타입 플래그의 제2 값에 기초하여, 슬라이스 아핀 타입 플래그가 슬라이스-세그먼트-헤더-레벨 신택스에 제시되는지 및 비디오 시퀀스의 디코딩에 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지가 결정된다.
도 15는 본 개시내용의 실시예에 따라 비트스트림을 인코딩하는 방법(1500)을 예시하는 흐름도이다. 인코더(130)는 방법(1500)을 수행한다. 단계 1510에서, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 움직임 모델을 지정하는 움직임 모델 표시자 변수에 대한 제1 값이 결정된다. 움직임 모델은 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델 중 하나이다. 예를 들어, 움직임 모델 표시자 변수는 코딩 유닛 신택스(700)에서의 motion_model_indicator[x0][y0]이다. 단계 1520에서, 제1 값에 기초하여 아핀 인터 플래그에 대한 제2 값이 결정된다. 예를 들어, 아핀 인터 플래그는 코딩 유닛 신택스(700)에서의 affine_inter_flag이다. 단계 1530에서, 아핀 인터 플래그에 대한 제2 값이 비트스트림으로 인코딩된다. 단계 1540에서, 제1 값에 기초하여 아핀 타입 플래그에 대한 제3 값이 결정된다. 예를 들어, 아핀 타입 플래그는 코딩 유닛 신택스(700)에서의 affine_type_flag이다. 마지막으로, 단계 1550에서, 아핀 타입 플래그에 대한 제3 값이 비트스트림으로 인코딩된다.
도 16은 본 개시내용의 실시예에 따라 비트스트림을 디코딩하는 방법(1600)을 예시하는 흐름도이다. 디코더(180)는 방법(1600)을 수행한다. 단계 1610에서, 아핀 인터 플래그 및 아핀 타입 플래그를 포함하는 비트스트림이 수신된다. 예를 들어, 아핀 인터 플래그는 코딩 유닛 신택스(700)에서의 affine_inter_flag이고, 아핀 타입 플래그는 코딩 유닛 신택스(700)에서의 affine_type_flag이다. 단계 1620에서, 아핀 인터 플래그의 제1 값 및 아핀 타입 플래그의 제2 값에 기초하여, 움직임 모델 표시자 변수의 제3 값이 결정된다. 예를 들어, 움직임 모델 표시자 변수는 코딩 유닛 신택스(700)에서의 motion_model_indicator[x0][y0]이다. 마지막으로, 단계 1630에서, 제3 값에 기초하여, 움직임 모델이 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델인지가 결정된다.
도 17은 본 개시내용의 실시예에 따른 장치(1700)의 개략도이다. 장치(1700)는 개시된 실시예들을 구현할 수 있다. 장치(1700)는 데이터를 수신하기 위한 입구 포트들(1710) 및 RX(1720); 데이터를 처리하기 위한 프로세서, 로직 유닛, 기저대역 유닛, 또는 CPU(1730); 데이터를 송신하기 위한 TX(1740) 및 출구 포트들(1750); 및 데이터를 저장하는 메모리(1760)를 포함한다. 장치(1700)는 또한 광 신호들, 전기 신호들, 또는 RF 신호들의 입구 또는 출구를 제공하기 위해 입구 포트들(1710), RX(1720), TX(1740), 및 출구 포트들(1750)에 결합된 OE 컴포넌트들, EO 컴포넌트들, 또는 RF 컴포넌트들을 포함할 수 있다.
프로세서(1730)는 하드웨어, 미들웨어, 펌웨어, 또는 소프트웨어의 임의의 조합이다. 프로세서(1730)는 하나 이상의 CPU 칩, 코어, FPGA, ASIC, 또는 DSP의 임의의 조합을 포함한다. 프로세서(1730)는 입구 포트들(1710), RX(1720), TX(1740), 출구 포트들(1750), 및 메모리(1760)와 통신한다. 프로세서(1730)는 개시된 실시예들을 구현하는 움직임 모델 시그널링 컴포넌트(1770)를 포함한다. 움직임 모델 시그널링 컴포넌트(1770)의 포함은 따라서 장치(1700)의 기능에 상당한 개선을 제공하고 장치(1700)의 상이한 상태로의 변환을 달성한다. 대안적으로, 메모리(1760)는 움직임 모델 시그널링 컴포넌트(1770)를 명령어들로서 저장하고, 프로세서(1730)는 이러한 명령어들을 실행한다.
메모리(1760)는 디스크들, 테이프 드라이브들, 또는 고체 상태 드라이브들의 임의의 조합을 포함한다. 장치(1700)는 장치(1700)가 실행을 위해 그러한 프로그램들을 선택할 때 프로그램들을 저장하기 위해 그리고 장치(1700)가 그러한 프로그램들의 실행 동안 판독하는 명령어들 및 데이터를 저장하기 위해 메모리(1760)를 오버-플로우 데이터 저장 디바이스로서 사용할 수 있다. 메모리(1760)는 휘발성 또는 비휘발성일 수 있고, ROM, RAM, TCAM, 또는 SRAM의 임의의 조합일 수 있다.
도 18은 코딩 수단(1800)의 개략도이다. 코딩 수단(1800)은 비디오 코딩 디바이스(1802)(예를 들어, 인코더(130) 또는 디코더(180))에서 구현된다. 비디오 코딩 디바이스(1802)는 수신 수단(1801)을 포함한다. 수신 수단(1801)은 인코딩할 화상 또는 디코딩할 비트스트림을 수신하도록 구성된다. 비디오 코딩 디바이스(1802)는 수신 수단(1801)에 결합된 송신 수단(1807)을 포함한다. 송신 수단(1807)은 비트스트림을 디코더에 송신하거나 디코딩된 이미지를 디스플레이 수단(예를 들어, 디스플레이(190))에 송신하도록 구성된다.
비디오 코딩 디바이스(1802)는 저장 수단(1803)을 포함한다. 저장 수단(1803)은 수신 수단(1801) 또는 송신 수단(1807) 중 적어도 하나에 결합된다. 저장 수단(1803)은 명령어들을 저장하도록 구성된다. 비디오 코딩 디바이스(1802)는 처리 수단(1805)도 포함한다. 처리 수단(1805)은 저장 수단(1803)에 결합된다. 처리 수단(1805)은 개시된 실시예들을 수행하기 위해 저장 수단(1803)에 저장된 명령어들을 실행하도록 구성된다.
장치는 메모리 요소; 및 메모리 요소에 결합되고, 하나 이상의 후보 예측 모드를 결정하는 다음의 방법을 수행하도록 구성된 프로세서 요소를 포함하고, 이 방법은 비트스트림을 파싱함으로써 제1 표시자를 도출하는 단계 - 제1 표시자는 임의의 아핀 모델이 미리 설정된 영역에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 비트스트림을 파싱함으로써 제2 표시자를 도출하는 단계 - 제2 표시자는 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 및 제1 표시자 및 제2 표시자에 기초하여 이미지 블록에 대한 하나 이상의 후보 예측 모드를 결정하는 단계를 포함한다.
1. 하나 이상의 후보 예측 모드를 결정하는 방법으로서, 프로세서에 의해, 비트스트림을 파싱함으로써 제1 표시자를 도출하는 단계 - 제1 표시자는 임의의 아핀 모델이 미리 설정된 영역에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 프로세서에 의해, 제1 표시자가 1에 설정되는 것을 결정하는 단계; 프로세서에 의해 그리고 제1 표시자가 1에 설정된다는 결정에 기초하여, 비트스트림을 파싱함으로써 제2 표시자를 도출하는 단계 - 제2 표시자는 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인지를 지정함 -; 및 프로세서에 의해, 제1 표시자 및 제2 표시자에 기초하여 이미지 블록에 대한 하나 이상의 후보 예측 모드를 결정하는 단계를 포함한다. 2. 제1항에 있어서, 제2 표시자를 도출하기 전에, 방법은 아핀 모델이 후보 움직임 모델인 것을 결정하는 단계를 추가로 포함하고, 방법은 아핀 모델이 후보 움직임 모델인 것을 결정한 것에 응답하여 제2 표시자를 추가로 도출하는 단계를 추가로 포함한다. 3. 제1항 또는 제2항에 있어서, 제1 표시자를 도출하는 단계는 비트스트림의 시퀀스의 SPS를 파싱하는 단계를 포함하고, 미리 설정된 영역은 시퀀스, 시퀀스에서의 임의의 슬라이스, 또는 시퀀스에서의 임의의 CU를 포함하고, 제2 표시자를 도출하는 단계는 SPS를 파싱하는 단계를 포함한다. 4. 제1항 내지 제3항 중 어느 한 항에 있어서, 아핀 모델이 후보 움직임 모델인 것에 응답하여, 시퀀스에서의 슬라이스의 슬라이스 헤더를 파싱함으로써 제6 표시자를 도출하는 단계를 추가로 포함하고, 제6 표시자는 임의의 아핀 모델이 슬라이스에서의 이미지 블록에 대한 후보 움직임 모델인지를 지정한다. 5. 제1항 내지 제4항 중 어느 한 항에 있어서, 6-파라미터 아핀 모델이 후보 움직임 모델인 것에 응답하여, 시퀀스에서의 슬라이스의 슬라이스 헤더를 파싱함으로써 제7 표시자를 도출하는 단계를 추가로 포함하고, 제7 표시자는 6-파라미터 아핀 모델이 슬라이스에서의 이미지 블록에 대한 후보 예측 모델인지를 지정한다. 6. 제1항 내지 제5항 중 어느 한 항에 있어서, 비트스트림의 슬라이스의 슬라이스 헤더를 파싱함으로써 제1 표시자를 추가로 도출하는 단계 - 미리 설정된 영역은 슬라이스 또는 슬라이스에서의 임의의 코딩 유닛을 포함함 -; 및 슬라이스 헤더를 파싱함으로써 제2 표시자를 추가로 도출하는 단계를 추가로 포함한다. 7. 제1항 내지 제6항 중 어느 한 항에 있어서, 아핀 모델이 후보 움직임 모델인 것에 응답하여, 비트스트림을 파싱함으로써 제3 표시자를 도출하는 단계를 추가로 포함하고, 제3 표시자는 이미지 블록의 예측 모드가 아핀 병합 모드인지를 지정한다. 8. 제1항 내지 제7항 중 어느 한 항에 있어서, 아핀 모델이 후보 움직임 모델인 것에 응답하여, 방법은: 비트스트림을 파싱함으로써 제4 표시자를 도출하는 단계; 제4 표시자가 제1 값인 것에 응답하여, 이미지 블록의 예측 모드가 아핀 인터 모드가 아닌 것을 결정하는 단계; 및 제4 표시자가 제2 값인 것에 응답하여, 예측 모드가 아핀 인터 모드인 것을 결정하는 단계 - 아핀 인터 모드는 6-파라미터 아핀 모델 모드 또는 4-파라미터 아핀 모델 모드임 - 를 추가로 포함한다. 9. 제1항 내지 제9항 중 어느 한 항에 있어서, 예측 모드가 아핀 인터 모드인 것에 응답하여, 방법은: 비트스트림을 파싱함으로써 제5 표시자를 도출하는 단계; 제5 표시자가 제3 값인 것에 응답하여, 예측 모드가 6-파라미터 아핀 모델 모드인 것을 결정하는 단계; 및 제5 표시자가 제4 값인 것에 응답하여, 예측 모드가 4-파라미터 아핀 모델 모드인 것을 결정하는 단계를 추가로 포함한다. 10. 제1항 내지 제9항 중 어느 한 항에 있어서, 제1 값이 1인 것, 제2 값이 0인 것, 제3 값이 0인 것, 및 제4 값이 1인 것에 응답하여, 방법은: 제4 표시자 및 제5 표시자의 값들을 가산함으로써 합산 값을 도출하는 단계; 합산 값이 0보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제1 세트의 MVD 정보를 도출하는 단계; 및 합산 값이 1보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제2 세트의 MVD 정보를 도출하는 단계를 추가로 포함한다. 11. 하나 이상의 후보 예측 모드를 결정하기 위한 장치로서: 메모리; 및 메모리에 결합되고 제1항 내지 제10항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 12. 프로세서에 의해 실행될 때 장치로 하여금 제1항 내지 제10항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
13. 방법으로서: 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 지정하는 SPS 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; SPS 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 아핀 타입 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 지정하는 SPS 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 SPS 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 14. 제13항에 있어서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다. 15. 제13항 또는 제14항에 있어서, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 타입 플래그에 대한 제4 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제4 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다. 16. 제13항 내지 제15항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 17. 장치로서: 메모리; 및 메모리에 결합되고 제13항 내지 제16항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 18. 프로세서에 의해 실행될 때 장치로 하여금 제13항 내지 제16항 중 어느 한 항의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
19. 방법으로서: SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; SPS 아핀 인터 플래그의 제1 값에 기초하여, 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 결정하는 단계; 및 SPS 아핀 타입 플래그의 제2 값에 기초하여, 아핀 타입 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 결정하는 단계를 포함한다. 20. 제19항에 있어서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다. 21. 제19항 또는 제20항에 있어서, 비트스트림은 아핀 인터 플래그 및 아핀 타입 플래그를 추가로 포함하고, 방법은: 아핀 인터 플래그의 제3 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 결정하는 단계; 및 아핀 타입 플래그의 제4 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다. 22. 제19항 내지 제21항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 23. 장치로서: 메모리; 및 메모리에 결합되고 제19항 내지 제22항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 24. 프로세서에 의해 실행될 때 장치로 하여금 제19항 내지 제22항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
25. 방법으로서: 아핀 인터 모드가 현재 화상의 디코딩에 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; 슬라이스 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 6-파라미터 아핀 모드가 현재 화상의 디코딩에 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 슬라이스 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 26. 제24항에 있어서, 슬라이스 아핀 타입 플래그가 제1 값에 기초하여 조건부로 시그널링된다. 27. 제25항 또는 제26항에 있어서, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 타입 플래그에 대한 제4 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제4 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다. 28. 제25항 내지 제27항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 29. 장치로서: 메모리; 메모리에 결합되고 제25항 내지 제28항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 30. 프로세서에 의해 실행될 때 장치로 하여금 제25항 내지 제28항 중 어느 한 항의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
31. 방법으로서, 슬라이스 아핀 인터 플래그 및 슬라이스 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; 슬라이스 아핀 인터 플래그의 제1 값에 기초하여, 아핀 인터 모드가 현재 화상의 디코딩에서 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 및 슬라이스 아핀 타입 플래그의 제2 값에 기초하여, 6-파라미터 아핀 모드가 현재 화상의 디코딩에서 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 포함한다. 32. 제30항에 있어서, 슬라이스 아핀 타입 플래그가 제1 값에 기초하여 조건부로 시그널링된다. 33. 제31항 또는 제32항에 있어서, 비트스트림은 아핀 인터 플래그 및 아핀 타입 플래그를 추가로 포함하고, 방법은: 아핀 인터 플래그의 제3 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 결정하는 단계; 및 아핀 타입 플래그의 제4 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다. 34. 제31항 내지 제33항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 35. 장치로서: 메모리; 메모리에 결합되고 제31항 내지 제34항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 36. 프로세서에 의해 실행될 때 장치로 하여금 제31항 내지 제34항 중 어느 한 항을 수행하게 하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
37. 방법으로서: 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 인터 플래그가 제시되는지 및 비디오 시퀀스의 신택스 요소들이 비디오 시퀀스의 디코딩에서 아핀 인터 모드가 이용되도록 제약되어야 하는지를 명시하는 SPS 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; SPS 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 슬라이스-세그먼트-헤더-레벨 신택스에서 슬라이스 아핀 타입 플래그가 제시되는지 및 비디오 시퀀스의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정하는 SPS 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 SPS 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 38. 제37항에 있어서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다. 39. 제37항 또는 제38항에 있어서, 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 슬라이스 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터 아핀 모드가 현재 화상의 디코딩에 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 유형 플래그에 대한 제4 값을 결정하는 단계; 및 슬라이스 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다. 40. 제37항 내지 제39항 중 어느 한 항에 있어서, 슬라이스 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 슬라이스 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 41. 제37항 내지 제40항 중 어느 한 항에 있어서, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 인터 플래그에 대한 제5 값을 결정하는 단계; 아핀 인터 플래그에 대한 제5 값을 비트스트림으로 인코딩하는 단계; 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 지정하는 아핀 타입 플래그에 대한 제6 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제6 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다. 42. 제37항 내지 제41항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제3 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제4 값에 기초하여 조건부로 시그널링된다. 43. 장치로서: 메모리; 및 메모리에 결합되고 제37항 내지 제42항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 44. 프로세서에 의해 실행될 때 장치로 하여금 제37항 내지 제42항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
45. 방법으로서: SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; SPS 아핀 인터 플래그의 제1 값에 기초하여, 슬라이스 아핀 인터 플래그가 슬라이스-세그먼트-헤더-레벨 신택스에 제시되는지 및 비디오 시퀀스의 디코딩에 아핀 인터 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 및 SPS 아핀 타입 플래그의 제2 값에 기초하여, 슬라이스 아핀 타입 플래그가 슬라이스-세그먼트-헤더-레벨 신택스에 제시되는지 및 비디오 시퀀스의 디코딩에 6-파라미터 아핀 모드가 사용되도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 포함한다. 46. 제44항에 있어서, SPS 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링된다. 47. 제45항 또는 제46항에 있어서, 비트스트림은 슬라이스 아핀 인터 플래그 및 슬라이스 아핀 타입 플래그를 추가로 포함하고, 방법은: 슬라이스 아핀 인터 플래그의 제3 값에 기초하여, 아핀 인터 모드가 현재 화상의 디코딩에서 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 및 슬라이스 아핀 타입 플래그의 제4 값에 기초하여, 현재 화상의 디코딩에서 6-파라미터 아핀 모드가 사용되도록 현재 화상의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 추가로 포함한다. 48. 제45항 내지 제47항 중 어느 한 항에 있어서, 슬라이스 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 슬라이스 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 49. 제45항 내지 제48항 중 어느 한 항에 있어서, 비트스트림은 아핀 인터 플래그 및 아핀 타입 플래그를 추가로 포함하고, 방법은: 아핀 인터 플래그의 제5 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 결정하는 단계; 및 아핀 타입 플래그의 제6 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다. 50. 제45항 내지 제49항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제3 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제4 값에 기초하여 조건부로 시그널링된다. 51. 장치로서: 메모리; 및 메모리에 결합되고 제45항 내지 제50항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 52. 프로세서에 의해 실행될 때 장치로 하여금 제45항 내지 제50항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
53. 방법으로서: 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 움직임 모델을 지정하는 움직임 모델 표시자 변수에 대한 제1 값을 결정하는 단계 - 움직임 모델은 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델 중 하나임 -; 제1 값에 기초하여 아핀 인터 플래그에 대한 제2 값을 결정하는 단계; 아핀 인터 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계; 제1 값에 기초하여 아핀 타입 플래그에 대한 제3 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계를 포함한다. 54. 장치로서: 메모리; 및 메모리에 결합되고 제53항을 수행하도록 구성된 프로세서를 포함한다. 55. 프로세서에 의해 실행될 때 장치로 하여금 제53항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
56. 방법으로서: 아핀 인터 플래그 및 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; 아핀 인터 플래그의 제1 값 및 아핀 타입 플래그의 제2 값에 기초하여, 움직임 모델 표시자 변수의 제3 값을 결정하는 단계; 및 제3 값에 기초하여, 움직임 모델이 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델인지를 결정하는 단계를 포함한다. 57. 장치로서: 메모리; 및 메모리에 결합되어 제56항을 수행하도록 구성된 프로세서를 포함한다. 58. 프로세서에 의해 실행될 때 장치로 하여금 제56항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
1. 하나 이상의 후보 예측 모드를 결정하는 방법으로서: 프로세서에 의해, 비트스트림을 파싱함으로써 제1 표시자를 도출하는 단계 - 제1 표시자는 임의의 아핀 모델이 미리 설정된 영역에서의 이미지 블록에 대한 후보 움직임 모델인 것이 허용되는지를 지정함-; 프로세서에 의해, 제1 표시자가 아핀 모델이 후보 움직임 모델인 것이 허용된다는 것을 표시하는 제1 값과 동일할 때 비트스트림을 파싱함으로써 제2 표시자를 도출하는 단계 - 제2 표시자는 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인 것이 허용되는지를 지정함 -; 및 프로세서에 의해, 제1 표시자 및 제2 표시자에 기초하여 이미지 블록에 대한 하나 이상의 후보 예측 모드를 결정하는 단계를 포함한다. 2. 제1항에 있어서, 제1 표시자를 도출하는 단계는 비트스트림의 시퀀스의 SPS를 파싱하는 단계를 포함하고, 미리 설정된 영역은 시퀀스, 시퀀스에서의 임의의 슬라이스, 또는 시퀀스에서의 임의의 CU를 포함하고, 제2 표시자를 도출하는 단계는 제2 표시자를 도출하기 위해 SPS를 파싱하는 단계를 포함한다. 3. 제1항 또는 제2항에 있어서, 아핀 모델이 후보 움직임 모델인 것이 허용되는 것에 응답하여, 시퀀스에서의 이미지 블록들의 그룹의 화상/타일/타일 그룹 헤더를 파싱함으로써 제6 표시자를 도출하는 단계를 추가로 포함하고, 제6 표시자는 임의의 아핀 모델이 그룹에서의 이미지 블록에 대한 후보 움직임 모델인 것이 허용되는지를 지정한다. 4. 제1항 내지 제3항 중 어느 한 항에 있어서, 6-파라미터 아핀 모델이 후보 움직임 모델이도록 허용되는 것에 응답하여, 시퀀스에서의 이미지 블록들의 그룹의 화상/타일/타일 그룹 헤더를 파싱함으로써 제7 표시자를 도출하는 단계를 추가로 포함하고, 제7 표시자는 6-파라미터 아핀 모델이 그룹에서의 이미지 블록에 대한 후보 예측 모델인지를 지정한다. 5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 표시자 및/또는 제2 표시자는 이미지 블록들의 그룹의 화상 헤더에서 운반된다. 6. 제1항 내지 제5항 중 어느 한 항에 있어서, 아핀 모델이 후보 움직임 모델이도록 허용되는 것에 응답하여, 비트스트림을 파싱함으로써 제3 표시자를 도출하는 단계를 추가로 포함하고, 제3 표시자는 이미지 블록의 예측 모드가 아핀 병합 모드인지를 지정한다. 7. 제1항 내지 제6항 중 어느 한 항에 있어서, 아핀 모델이 후보 움직임 모델인 것이 허용되는 것에 응답하여, 방법은: 비트스트림을 파싱함으로써 제4 표시자를 도출하는 단계; 제4 표시자가 제2 값인 것에 응답하여, 이미지 블록의 예측 모드가 아핀 인터 모드가 아닌 것을 결정하는 단계; 및 제4 표시자가 제1 값인 것에 응답하여, 예측 모드가 아핀 인터 모드인 것을 결정하는 단계 - 아핀 인터 모드는 제2 표시자가 제1 값인 것에 응답하여 6-파라미터 아핀 모델 모드 또는 4-파라미터 아핀 모델 모드이거나, 또는 아핀 인터 모드는 제2 표시자가 제2 값인 것에 응답하여 4-파라미터 아핀 모델 모드임 - 를 추가로 포함한다. 8. 제1항 내지 제7항 중 어느 한 항에 있어서, 예측 모드가 아핀 인터 모드이고 및 제2 표시자가 6-파라미터 아핀 모델이 이미지 블록에 대한 후보 움직임 모델인 것이 허용되는 것을 나타내는 것에 응답하여, 방법은: 비트스트림을 파싱함으로써 제5 표시자를 도출하는 단계; 제5 표시자가 제1 값인 것에 응답하여, 예측 모드가 6-파라미터 아핀 모델 모드인 것을 결정하는 단계; 및 제5 표시자가 제2 값인 것에 응답하여, 예측 모드가 4-파라미터 아핀 모델 모드인 것을 결정하는 단계를 추가로 포함한다. 9. 제1항 내지 제8항 중 어느 한 항에 있어서, 합산 값이 0보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 제1 세트의 MVD 정보를 도출하는 단계를 추가로 포함하고, 합산 값은 제4 표시자의 값과 제5 표시자의 값의 합이다. 10. 제1항 내지 제9항 중 어느 한 항에 있어서, 합 값이 1보다 큰 것에 응답하여, 비트스트림을 파싱함으로써 2세트의 MVD 정보를 도출하는 단계를 추가로 포함하고, 합 값은 제4 표시자의 값과 제5 표시자의 값의 합이다. 11. 하나 이상의 후보 예측 모드를 결정하기 위한 장치로서: 메모리; 및 메모리에 결합되고 제1항 내지 제10항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 12. 프로세서에 의해 실행될 때 장치로 하여금 제1항 내지 제10항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
13. 방법으로서: SPS에서의 아핀 인터 플래그의 값을 비트스트림으로 인코딩하는 단계 - SPS에서의 아핀 인터 플래그의 값은 아핀 인터 플래그가 코딩 유닛 레벨 신택스에 제시되는지를 지정함 -; 및 SPS 아핀 타입 플래그의 값을 비트스트림으로 인코딩하는 단계 - 아핀 타입 플래그의 값은 아핀 타입 플래그가 코딩-유닛-레벨 신택스에서 제시되는 것을 지정함 - 를 포함한다. 14. 제13항에 있어서, SPS 아핀 타입 플래그는 SPS 아핀 타입 플래그의 값이 제1 값 또는 제2 값인 것에 기초하여 조건부로 시그널링/인코딩된다. 15. 제13항 또는 제14항에 있어서, 아핀 모델 기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 허용되는지를 지정하는 아핀 인터 플래그에 대한 값을 인코딩하는 단계; 및 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터 아핀-모델-기반 움직임 보상이 허용되는지를 지정하는 아핀 타입 플래그에 대한 값을 인코딩하는 단계를 추가로 포함한다. 16. 제15항에 있어서, 아핀 인터 플래그의 값이 제1 값 또는 제2 값인 것에 기초하여 아핀 인터 플래그가 조건부로 시그널링되고, 아핀 타입 플래그의 값이 제1 값 또는 제2 값인 것에 기초하여 아핀 타입 플래그가 조건부로 시그널링된다. 17. 장치로서: 메모리; 및 메모리에 결합되고 제13항 내지 제16항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 18. 프로세서에 의해 실행될 때 장치로 하여금 제13항 내지 제16항 중 어느 한 항의 것을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
19. 방법으로서: 비트스트림으로부터 SPS 아핀 인터 플래그 및 SPS 아핀 타입 플래그를 검색하는 단계; SPS 아핀 인터 플래그의 값에 기초하여, 아핀 인터 플래그가 코딩-유닛-레벨 신택스에 제시되는지를 결정하는 단계; 및 코딩-유닛-레벨 신택스에서의 SPS 아핀 타입 플래그 및 아핀 인터 플래그의 값에 기초하여, 코딩-유닛-레벨 신택스에 아핀 타입 플래그가 제시되는지를 결정하는 단계를 포함한다. 20. 제19항에 있어서, SPS 아핀 타입 플래그는 SPS 아핀 타입 플래그가 비트스트림으로부터 성공적으로 검색될 수 없는 것이나 한 것처럼 제2 값으로서 추론된다. 21. 제19항 또는 제20항에 있어서, 방법은: 비트스트림으로부터 아핀 인터 플래그 및 아핀 타입 플래그를 검색하고, 아핀 인터 플래그의 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하는 데 허용되는지를 결정하는 단계; 및 아핀 타입 플래그의 값에 기초하여, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 허용되는지를 결정하는 단계를 추가로 포함한다. 22. 제19항 내지 제21항 중 어느 한 항에 있어서, 아핀 인터 플래그가 비트스트림으로부터 성공적으로 검색되지 않으면 아핀 인터 플래그는 제2 값인 것으로 추론되고, 아핀 타입 플래그가 비트스트림으로부터 성공적으로 검색되지 않으면 아핀 타입 플래그는 제2 값인 것으로 추론된다. 23. 장치로서: 메모리; 및 메모리에 결합되고 제19항 내지 제22항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 24. 프로세서에 의해 실행될 때 장치로 하여금 제19항 내지 제22항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
25. 방법으로서: 아핀 인터 모드가 슬라이스 아핀 인터 플래그와 연관된 슬라이스의 디코딩에 사용되도록 현재 화상에서의 현재 슬라이스의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 인터 플래그에 대한 제1 값을 결정하는 단계; 슬라이스 아핀 인터 플래그에 대한 제1 값을 비트스트림으로 인코딩하는 단계; 6-파라미터 아핀 모드가 슬라이스 아핀 타입 플래그와 연관된 슬라이스의 디코딩에 사용되도록 현재 화상에서의 현재 슬라이스의 신택스 요소들이 제약되어야 하는지를 지정하는 슬라이스 아핀 타입 플래그에 대한 제2 값을 결정하는 단계; 및 슬라이스 아핀 타입 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계를 포함한다. 26. 제25항에 있어서, 슬라이스 아핀 타입 플래그는 제1 값에 기초하여 조건부로 시그널링/인코딩된다. 27. 제25항 또는 제26항에 있어서, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 인터 플래그에 대한 제3 값을 결정하는 단계; 아핀 인터 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 지정하는 아핀 타입 플래그에 대한 제4 값을 결정하는 단계; 및 아핀 타입 플래그에 대한 제4 값을 비트스트림으로 인코딩하는 단계를 추가로 포함한다. 28. 제25항 내지 제27항 중 어느 한 항에 있어서, 아핀 인터 플래그는 제1 값에 기초하여 조건부로 시그널링되고, 아핀 타입 플래그는 제2 값에 기초하여 조건부로 시그널링된다. 29. 장치로서: 메모리; 및 메모리에 결합되고 제26항 내지 제29항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 30. 프로세서에 의해 실행될 때 장치로 하여금 제26항 내지 제28항 중 어느 한 항의 방법을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
31. 방법으로서: 비트스트림으로부터 슬라이스 아핀 인터 플래그 및 슬라이스 아핀 타입 플래그를 검색하는 단계; 슬라이스 아핀 인터 플래그의 값에 기초하여, 현재 화상의 디코딩에서 아핀 인터 모드가 사용되도록 허용되는지를 결정하는 단계; 및 슬라이스 아핀 타입 플래그의 값에 기초하여, 6-파라미터 아핀 모드가 현재 화상의 디코딩에서 사용되도록 허용되는지를 결정하는 단계를 포함한다. 32. 제31항에 있어서, 슬라이스 아핀 타입 플래그가 비트스트림으로부터 성공적으로 검색되지 않을 때 슬라이스 아핀 타입 플래그는 제2 값인 것으로 추론된다. 33. 제31항 또는 제32항에 있어서, 비트스트림으로부터 아핀 인터 플래그 및 아핀 타입 플래그를 검색하는 단계; 아핀 인터 플래그의 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되도록 허용되는지를 결정하는 단계; 및 아핀 타입 플래그의 값에 기초하여, 6-파라미터-아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되도록 허용되는지를 결정하는 단계를 추가로 포함한다. 34. 제31항 내지 제33항 중 어느 한 항에 있어서, 아핀 인터 플래그가 비트스트림으로부터 성공적으로 검색되지 않으면 아핀 인터 플래그는 제2 값인 것으로 추론되고, 아핀 타입 플래그가 비트스트림으로부터 성공적으로 검색되지 않으면 아핀 타입 플래그는 제2 값인 것으로 추론된다. 35. 장치로서: 메모리; 및 메모리에 결합되고 제32항 내지 제34항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 36. 프로세서에 의해 실행될 때 장치로 하여금 제32항 내지 제34항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
37. 방법으로서: SPS에서 아핀 인터 플래그에 대한 값을 시그널링하는 단계 - 아핀 인터 플래그에 대한 값은 아핀 인터 모드가 비디오 시퀀스의 디코딩에서 사용되도록 허용되는지 또는 비디오 시퀀스의 디코딩에서 어떤 아핀 인터 모드도 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정함 -; 및 아핀 인터 플래그의 값이 아핀 인터 모드가 비디오 시퀀스의 디코딩에서 사용되도록 허용되는 것을 지정하는 경우에 SPS 아핀 타입 플래그에 대한 값을 시그널링하는 단계 - SPS 아핀 타입 플래그에 대한 값은 6-파라미터 아핀 모드가 비디오 시퀀스의 디코딩에서 사용되도록 허용되거나 또는 비디오 시퀀스의 디코딩에서 어떤 6-파라미터 아핀 모드도 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는 것을 지정함- 를 포함한다. 38. 제37항에 있어서, SPS 아핀 타입 플래그는 SPS에서의 아핀 인터 플래그에 대한 값이 제1 값 또는 제2 값인 것에 기초하여 조건부로 시그널링되며, 제1 값은 제2 값과 상이하다. 39. 제37항 또는 제38항에 있어서, 슬라이스 헤더에서 슬라이스 아핀 인터 플래그에 대한 값을 시그널링하는 단계 - 슬라이스 아핀 인터 플래그에 대한 값은 아핀 인터 모드가 슬라이스 아핀 인터 플래그와 연관된 슬라이스의 디코딩에서 사용되도록 허용되는지 또는 슬라이스의 디코딩에서 어떤 아핀 인터 모드도 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 지정함 -; 및 슬라이스 아핀 인터 플래그의 값이 아핀 인터 모드가 슬라이스의 디코딩에서 사용되도록 허용되는 것을 지정하는 경우에 슬라이스 아핀 타입 플래그에 대한 값을 시그널링하는 단계 - 슬라이스 아핀 타입 플래그에 대한 값은 6-파라미터 아핀 모드가 슬라이스의 디코딩에 사용되도록 허용되는 것 또는 어떤 6-파라미터 아핀 모드도 슬라이스의 디코딩에 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는 것을 지정함 - 를 추가로 포함한다. 40. 제37항 내지 제39항 중 어느 한 항에 있어서, 슬라이스 아핀 인터 플래그는 SPS에서의 슬라이스 아핀 인터 플래그에 대한 값이 제3 값 또는 제4 값인 것에 기초하여 조건부로 시그널링되고, 제3 값은 제4 값과 상이하고, 슬라이스 아핀 타입 플래그는 SPS에서의 슬라이스 아핀 타입 플래그에 대한 값이 제5 값 또는 제6 값인 것에 기초하여 조건부로 시그널링되며, 제5 값은 제6 값과 상이하다. 41. 제37항 내지 제40항 중 어느 한 항에 있어서, 아핀 인터 플래그에 대한 값을 비트스트림으로 인코딩함으로써 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 아핀-모델-기반 움직임 보상이 사용되는지를 지정하는 아핀 인터 플래그에 대한 값을 시그널링하는 단계; 및 아핀 타입 플래그에 대한 값을 비트스트림으로 인코딩함으로써 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 지정하는 아핀 타입 플래그에 대한 값을 시그널링하는 단계를 추가로 포함한다. 42. 제37항 내지 제41항 중 어느 한 항에 있어서, 아핀 인터 플래그에 대한 값이 제1 값 또는 제2 값인 것에 기초하여 아핀 인터 플래그가 조건부로 시그널링되고, 아핀 타입 플래그에 대한 값이 제1 값 또는 제2 값인 것에 기초하여 아핀 타입 플래그가 조건부로 시그널링된다. 43. 장치로서: 메모리; 및 메모리에 결합되고 제37항 내지 제42항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 44. 프로세서에 의해 실행될 때 장치로 하여금 제37항 내지 제42항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
45. 방법으로서: 비트스트림으로부터 SPS 아핀 인터 플래그를 검색하는 단계; SPS 아핀 인터 플래그의 값에 기초하여, 아핀 인터 모드가 비디오 시퀀스의 디코딩에서 사용되도록 허용되는지 또는 비디오 시퀀스의 디코딩에서 어떤 아핀 인터 모드도 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 아핀 인터 플래그가 무엇인 경우에, 비트스트림으로부터 SPS 아핀 타입 플래그를 검색하는 단계; 및 SPS 아핀 타입 플래그의 값에 기초하여, 6-파라미터 아핀 모드가 비디오 시퀀스의 디코딩에서 사용되는지 또는 비디오 시퀀스의 디코딩에서 어떤 6-파라미터 아핀 모드도 사용되지 않도록 비디오 시퀀스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 포함한다. 46. 제45항에 있어서, SPS 아핀 타입 플래그는 SPS 아핀 타입 플래그의 값이 제1 값 또는 제2 값인 것에 기초하여 조건부로 시그널링된다. 47. 제45항 또는 제46항에 있어서, 비트스트림으로부터 슬라이스 아핀 인터 플래그를 검색하는 단계; 슬라이스 아핀 인터 플래그의 값에 기초하여, 아핀 인터 모드가 슬라이스 아핀 인터 플래그와 연관된 슬라이스의 디코딩에 사용되도록 허용되는지 또는 슬라이스의 디코딩에 어떤 아핀 인터 모드도 사용되지 않도록 슬라이스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계; 비트스트림으로부터, 아핀 인터 플래그의 값이 무엇인 경우에 슬라이스 아핀 타입 플래그를 검색하는 단계; 및 슬라이스 아핀 타입 플래그의 값에 기초하여, 슬라이스의 디코딩에 6-파라미터 아핀 모드가 사용되는지 또는 슬라이스의 디코딩에 어떤 6-파라미터 아핀 모드도 사용되지 않도록 슬라이스의 신택스 요소들이 제약되어야 하는지를 결정하는 단계를 추가로 포함한다. 48. 제45항 또는 제46항에 있어서, 슬라이스 아핀 인터 플래그의 값이 제3 값 또는 제4 값인 것에 기초하여 슬라이스 아핀 인터 플래그가 조건부로 시그널링되고, 슬라이스 아핀 타입 플래그의 값이 제5 값 또는 제6 값인 것에 기초하여 슬라이스 아핀 타입 플래그가 조건부로 시그널링된다. 49. 제45항 또는 제46항에 있어서, 방법은: 비트스트림으로부터 아핀 인터 플래그를 검색하는 단계; 아핀 인터 플래그의 값에 기초하여, 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는지를 결정하는 단계; 아핀 아핀-모델-기반 움직임 보상이 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 경우에 비트스트림으로부터 아핀 타입 플래그를 검색하는 단계; 및 아핀 타입 플래그의 값에 기초하여, 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 6-파라미터-아핀-모델-기반 움직임 보상이 사용되는지를 결정하는 단계를 추가로 포함한다. 50. 제45항 내지 제49항 중 어느 한 항에 있어서, 아핀 인터 플래그가 성공적으로 검색되지 않으면 아핀 인터 플래그는 제2 값인 것으로 추론되고, 아핀 타입 플래그가 성공적으로 검색되지 않으면 아핀 타입 플래그는 제2 값인 것으로 추론된다. 51. 장치로서: 메모리; 및 메모리에 결합되고 제45항 내지 제50항 중 어느 한 항을 수행하도록 구성된 프로세서를 포함한다. 52. 프로세서에 의해 실행될 때 장치로 하여금 제45항 내지 제50항 중 어느 한 항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
53. 방법으로서: 아핀 인터 플래그에 대한 제2 값을 결정하는 단계; 아핀 인터 플래그에 대한 제2 값을 비트스트림으로 인코딩하는 단계; 아핀 타입 플래그에 대한 제3 값을 결정하는 단계; 아핀 타입 플래그에 대한 제3 값을 비트스트림으로 인코딩하는 단계; 및 현재 코딩 유닛의 예측 샘플들을 생성하기 위해 사용되는 움직임 모델을 지정하는 움직임 모델 표시자 변수에 대한 제1 값을 결정하는 단계 - 움직임 모델은 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델 중 하나이고, 움직임 모델 표시자 변수에 대한 제1 값은 아핀 인터 플래그에 대한 제2 값과 아핀 타입 플래그에 대한 제3 값의 합에 의해 결정됨 - 를 포함한다. 54. 장치로서: 메모리; 및 메모리에 결합되고 제53항을 수행하도록 구성된 프로세서를 포함한다. 55. 프로세서에 의해 실행될 때 장치로 하여금 제53항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
56. 방법으로서: 아핀 인터 플래그 및 아핀 타입 플래그를 포함하는 비트스트림을 수신하는 단계; 아핀 인터 플래그의 제1 값 및 아핀 타입 플래그의 제2 값에 기초하여, 움직임 모델 표시자 변수의 제3 값을 결정하는 단계; 및 제3 값에 기초하여, 움직임 모델이 병진 모델, 4-파라미터 아핀 모델, 또는 6-파라미터 아핀 모델인지를 결정하는 단계를 포함한다. 57. 제56항에 있어서, 아핀 인터 플래그의 제1 값 및 아핀 타입 플래그의 제2 값에 기초하여, 움직임 모델 표시자 변수의 제3 값을 결정하는 단계는: 아핀 인터 플래그의 제1 값과 아핀 타입 플래그의 제2 값의 합에 기초하여, 움직임 모델 표시자 변수의 제3 값을 결정하는 단계를 포함한다. 58. 장치로서: 메모리; 및 메모리에 결합되고 제56항 또는 57항을 수행하도록 구성된 프로세서를 포함한다. 59. 프로세서에 의해 실행될 때 장치로 하여금 제56항 또는 제57항을 수행하게 야기하는 비일시적 매체상에 저장된 컴퓨터 실행가능 명령어들을 포함하는 컴퓨터 프로그램 제품.
몇몇 실시예들이 본 개시내용에서 제공되었지만, 개시된 시스템 및 방법은 본 개시내용의 사상 또는 범위를 벗어나지 않고서 많은 다른 특정한 형태로 구현될 수 있음을 이해할 수 있다. 본 예들은 제한이 아닌 예시로서 고려되어야 하며, 본 명세서에 주어진 세부사항들로만 한정되도록 의도되지 않는다. 예컨대, 여러 요소 또는 컴포넌트가 또 다른 시스템에 조합 또는 통합될 수 있거나, 또는 소정의 특징들이 생략되거나 구현되지 않을 수 있다.
추가로, 다양한 실시예들에서 별개로 또는 분리되어 설명되고 도시된 기술들, 시스템들, 서브시스템들, 및 방법들은 본 개시내용의 범위로부터 벗어나지 않고서 다른 시스템들, 컴포넌트들, 기술들, 또는 방법들과 조합되거나 통합될 수 있다. 결합된 것으로 도시되거나 논의된 다른 아이템들은 직접 결합될 수 있거나, 또는 전기적으로, 기계적으로, 또는 다른 방식으로 일부 인터페이스, 디바이스, 또는 중간 컴포넌트를 통해 간접적으로 결합되거나 통신할 수 있다. 수정, 치환, 및 변경의 다른 예들은 본 기술분야의 통상의 기술자에 의해 확인될 수 있으며, 본 명세서에 개시된 사상 및 범위로부터 벗어나지 않고 만들어질 수 있다.

Claims (1)

  1. 제1항에 기재된 장치.
KR1020237043931A 2018-07-17 2019-03-05 움직임 모델 시그널링 KR20240005126A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201862699554P 2018-07-17 2018-07-17
US62/699,554 2018-07-17
US201862725684P 2018-08-31 2018-08-31
US62/725,684 2018-08-31
US201862732343P 2018-09-17 2018-09-17
US62/732,343 2018-09-17
KR1020217004292A KR102617280B1 (ko) 2018-07-17 2019-03-05 움직임 모델 시그널링
PCT/US2019/020743 WO2020018152A1 (en) 2018-07-17 2019-03-05 Motion model signaling

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004292A Division KR102617280B1 (ko) 2018-07-17 2019-03-05 움직임 모델 시그널링

Publications (1)

Publication Number Publication Date
KR20240005126A true KR20240005126A (ko) 2024-01-11

Family

ID=65818095

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237043931A KR20240005126A (ko) 2018-07-17 2019-03-05 움직임 모델 시그널링
KR1020217004292A KR102617280B1 (ko) 2018-07-17 2019-03-05 움직임 모델 시그널링

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217004292A KR102617280B1 (ko) 2018-07-17 2019-03-05 움직임 모델 시그널링

Country Status (9)

Country Link
US (2) US11277629B2 (ko)
EP (1) EP3815379A1 (ko)
JP (2) JP7214829B2 (ko)
KR (2) KR20240005126A (ko)
CN (1) CN112425176B (ko)
BR (1) BR112021000762A2 (ko)
MX (1) MX2021000615A (ko)
SG (1) SG11202100434TA (ko)
WO (1) WO2020018152A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024074134A1 (en) * 2022-10-04 2024-04-11 Mediatek Inc. Affine motion based prediction in video coding

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017087751A1 (en) 2015-11-20 2017-05-26 Mediatek Inc. Method and apparatus for global motion compensation in video coding system
US20190158870A1 (en) * 2016-01-07 2019-05-23 Mediatek Inc. Method and apparatus for affine merge mode prediction for video coding system
US10560712B2 (en) 2016-05-16 2020-02-11 Qualcomm Incorporated Affine motion prediction for video coding
WO2018049594A1 (en) * 2016-09-14 2018-03-22 Mediatek Inc. Methods of encoder decision for quad-tree plus binary tree structure
JP7026049B2 (ja) 2016-09-27 2022-02-25 シャープ株式会社 アフィン動きベクトル導出装置、予測画像生成装置、動画像復号装置、および動画像符号化装置
US10448010B2 (en) 2016-10-05 2019-10-15 Qualcomm Incorporated Motion vector prediction for affine motion models in video coding
US10555006B2 (en) * 2016-12-22 2020-02-04 Qualcomm Incorporated Deriving bilateral filter information based on a prediction mode in video coding
US10873744B2 (en) 2017-01-03 2020-12-22 Lg Electronics Inc. Method and device for processing video signal by means of affine prediction
US11877001B2 (en) * 2017-10-10 2024-01-16 Qualcomm Incorporated Affine prediction in video coding
GB2588004B (en) * 2018-06-05 2023-03-01 Beijing Bytedance Network Tech Co Ltd Interaction between IBC and affine

Also Published As

Publication number Publication date
US11277629B2 (en) 2022-03-15
KR102617280B1 (ko) 2023-12-27
US11895313B2 (en) 2024-02-06
KR20210028720A (ko) 2021-03-12
MX2021000615A (es) 2021-07-02
US20210168391A1 (en) 2021-06-03
US20220264135A1 (en) 2022-08-18
EP3815379A1 (en) 2021-05-05
BR112021000762A2 (pt) 2021-04-13
CN112425176A (zh) 2021-02-26
JP2023052485A (ja) 2023-04-11
JP2021530920A (ja) 2021-11-11
CN112425176B (zh) 2022-05-24
SG11202100434TA (en) 2021-02-25
JP7214829B2 (ja) 2023-01-30
WO2020018152A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
US11470306B2 (en) Method and device for processing video signal using MPM configuration method for multiple reference lines
US11398058B2 (en) Prediction type signaling and temporal order signaling in point cloud coding (PCC)
US10148977B2 (en) Advanced coding techniques for high efficiency video coding (HEVC) screen content coding (SCC) extensions
TWI814889B (zh) 變換矩陣選擇的係數相關的編解碼
US11831878B2 (en) Video decoding and encoding
KR20200006099A (ko) 비디오 압축에서의 양방향 예측
CN112823518A (zh) 用于译码块的三角划分块的帧间预测的装置及方法
CA3066961C (en) Selection and signaling of motion vector (mv) precisions
KR102616713B1 (ko) 이미지 예측 방법, 장치 및 시스템, 디바이스 및 저장 매체
KR102593525B1 (ko) 비디오 픽처 디코딩 및 인코딩 방법 및 장치
CN114424567B (zh) 使用基于矩阵的帧内预测进行组合的帧间-帧内预测的方法和装置
EP3896974A1 (en) Video encoder, video decoder, and corresponding method
US11895313B2 (en) Motion model signaling
JP6032367B2 (ja) 動画像符号化装置、動画像符号化方法及び動画像復号装置ならびに動画像復号方法
US20220166982A1 (en) Video encoder and qp setting method
CN111937389A (zh) 用于视频编解码的设备和方法
KR20230004797A (ko) 파티션 신택스를 위한 엔트로피 코딩
EP3893505A1 (en) Method and device for determining prediction mode, coding device, and decoding device
EP3878179A1 (en) Parameter grouping among plural coding units for video encoding and decoding
WO2024092425A1 (zh) 视频编解码方法、装置、设备、及存储介质
US20230421765A1 (en) Video coding and decoding method and system, and video coder and video decoder

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination