KR20230173394A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20230173394A KR20230173394A KR1020220074095A KR20220074095A KR20230173394A KR 20230173394 A KR20230173394 A KR 20230173394A KR 1020220074095 A KR1020220074095 A KR 1020220074095A KR 20220074095 A KR20220074095 A KR 20220074095A KR 20230173394 A KR20230173394 A KR 20230173394A
- Authority
- KR
- South Korea
- Prior art keywords
- case
- heat dissipation
- dissipation sheet
- fins
- protrusion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 230000017525 heat dissipation Effects 0.000 claims abstract description 98
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 12
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 4
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 4
- 229910003472 fullerene Inorganic materials 0.000 claims abstract description 4
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 4
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 4
- 239000010439 graphite Substances 0.000 claims abstract description 4
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 102100028902 Hermansky-Pudlak syndrome 1 protein Human genes 0.000 description 6
- 101000838926 Homo sapiens Hermansky-Pudlak syndrome 1 protein Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 102100028716 Hermansky-Pudlak syndrome 3 protein Human genes 0.000 description 5
- 101000985492 Homo sapiens Hermansky-Pudlak syndrome 3 protein Proteins 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 102100033936 AP-3 complex subunit beta-1 Human genes 0.000 description 3
- 101000779239 Homo sapiens AP-3 complex subunit beta-1 Proteins 0.000 description 3
- 101000889443 Homo sapiens Trefoil factor 1 Proteins 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013403 standard screening design Methods 0.000 description 2
- 101100464927 Bacillus subtilis (strain 168) ppsB gene Proteins 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/02—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon
- G11B33/04—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon modified to store record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
- G11B33/1406—Reducing the influence of the temperature
- G11B33/1426—Reducing the influence of the temperature by cooling plates, e.g. fins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
- H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
- H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
- H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
- H05K7/20472—Sheet interfaces
- H05K7/20481—Sheet interfaces characterised by the material composition exhibiting specific thermal properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
- H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thermal Sciences (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
본 발명은 SSD 케이스를 제공한다. SSD 케이스는 평면부, 상기 평면부로부터 돌출된 돌출부, 및 복수 개의 핀들을 포함하고, 내부 공간을 제공하는 케이스, 반도체 소자 및 컨트롤러를 포함하고, 상기 내부 공간에 위치하는 인쇄 회로 기판 및 상기 케이스의 상기 평면부 및 상기 돌출부를 덮는 방열시트를 포함하되, 상기 복수 개의 핀들은 상기 돌출부 및 상기 인쇄 회로 기판과 제1 방향으로 이격되어 위치하고, 상기 반도체 소자의 상면 및 상기 컨트롤러의 상면이 상기 방열시트와 접하며, 상기 방열시트는 그라파이트, 그래핀, 탄소나노튜브, 및 풀러렌 중 적어도 어느 하나를 포함한다.The present invention provides an SSD case. The SSD case includes a flat part, a protrusion protruding from the flat part, and a plurality of pins, and includes a case providing an internal space, a semiconductor element, and a controller, a printed circuit board located in the internal space, and the case of the case. and a heat dissipation sheet covering the flat portion and the protrusion, wherein the plurality of fins are positioned spaced apart from the protrusion and the printed circuit board in a first direction, and the upper surface of the semiconductor device and the upper surface of the controller are aligned with the heat dissipation sheet. In contact with the heat dissipation sheet, the heat dissipation sheet includes at least one of graphite, graphene, carbon nanotubes, and fullerene.
Description
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게 방열시트를 포함하는 SSD 케이스에 관한 것이다.The present invention relates to a semiconductor device, and more specifically to an SSD case including a heat dissipation sheet.
SSD(Solid State Drive 또는 Solid State Disk)는 플래시 메모리와 같은 메모리 소자를 사용하여 데이터를 저장하는 장치로서, 종래의 HDD (Hard Disk Drive) 등을 대체하기 위한 수단으로 이용되고 있다. SSD는 종래의 HDD와 비교하여 기계적으로 움직이는 부분이 없는 고체 상태(solid state)의 드라이브다. 따라서, SSD는 탐색 시간(seek time), 지연시간(latency), 기계적 구동 시간(mechanical driving time) 등을 줄여 고속으로 동작하고, 기계적 마찰로 인한 오류를 감소하여 향상된 신뢰성을 갖는다.SSD (Solid State Drive or Solid State Disk) is a device that stores data using memory elements such as flash memory, and is used as a means to replace conventional HDD (Hard Disk Drive). Compared to conventional HDDs, SSDs are solid-state drives with no mechanical moving parts. Therefore, SSD operates at high speed by reducing seek time, latency, and mechanical driving time, and has improved reliability by reducing errors due to mechanical friction.
SSD는 일반적으로 인쇄 회로 기판(PCB)에 메모리 칩들이 실장된 패키지 형태로 제공되고, 이러한 SSD 패키지는 밀폐형(closed) 또는 오픈형(open) 케이스에 내장된다.SSDs are generally provided in a package with memory chips mounted on a printed circuit board (PCB), and these SSD packages are built into closed or open cases.
본 발명이 해결하고자 하는 과제는 방열 특성이 우수한 SSD 케이스를 제공하는데 있다. The problem to be solved by the present invention is to provide an SSD case with excellent heat dissipation characteristics.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the problems mentioned above, and other problems not mentioned can be clearly understood by those skilled in the art from the description below.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시 예에 따른 SSD 케이스는 평면부, 상기 평면부로부터 돌출된 돌출부, 및 복수 개의 핀들을 포함하고, 내부 공간을 제공하는 케이스, 반도체 소자 및 컨트롤러를 포함하고, 상기 내부 공간에 위치하는 인쇄 회로 기판 및 상기 케이스의 상기 평면부 및 상기 돌출부를 덮는 방열시트를 포함하되, 상기 복수 개의 핀들은 상기 돌출부 및 상기 인쇄 회로 기판과 제1 방향으로 이격되어 위치하고, 상기 반도체 소자의 상면 및 상기 컨트롤러의 상면이 상기 방열시트와 접하며, 상기 방열시트는 그라파이트, 그래핀, 탄소나노튜브, 및 풀러렌 중 적어도 어느 하나를 포함할 수 있다.In order to achieve the problem to be solved, the SSD case according to an embodiment of the present invention includes a flat part, a protrusion protruding from the flat part, and a plurality of pins, and a case providing an internal space, a semiconductor device, and a controller. It includes a printed circuit board located in the internal space and a heat dissipation sheet covering the flat portion and the protrusion of the case, wherein the plurality of fins are spaced apart from the protrusion and the printed circuit board in a first direction, , the upper surface of the semiconductor device and the upper surface of the controller are in contact with the heat dissipation sheet, and the heat dissipation sheet may include at least one of graphite, graphene, carbon nanotubes, and fullerene.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시 예에 따른 SSD 케이스는 제1 평면부, 상기 제1 평면부로부터 돌출된 제1 돌출부 및 제1 복수 개의 핀들을 포함하는 제1 케이스, 상기 제1 케이스와 결합하여 내부 공간을 제공하며, 제2 평면부를 포함하는 제2 케이스, 상기 내부 공간에 위치하며, 반도체 소자 및 컨트롤러를 포함하는 인쇄 회로 기판 및 상기 제1 케이스의 상기 제1 평면부, 상기 제1 돌출부 및 상기 제1 복수 개의 핀들을 덮는 제1 방열시트를 포함하되, 상기 반도체 소자의 상면 및 상기 컨트롤러의 상면이 상기 제1 방열시트와 접할 수 있다.In order to achieve the problem to be solved, an SSD case according to an embodiment of the present invention includes a first case including a first flat portion, a first protrusion protruding from the first flat portion, and a first plurality of pins. 1 A second case that is combined with a case to provide an internal space and includes a second flat part, a printed circuit board located in the inner space and including a semiconductor element and a controller, and the first flat part of the first case, It includes a first heat dissipation sheet covering the first protrusion and the first plurality of fins, and the upper surface of the semiconductor device and the upper surface of the controller may be in contact with the first heat dissipation sheet.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시 예에 따른 반도체 장치는 평면부, 상기 평면부로부터 돌출된 돌출부, 및 복수 개의 핀들을 포함하고, 내부 공간 및 방열 슬릿을 제공하는 케이스, 반도체 소자 및 컨트롤러를 포함하고, 상기 내부 공간에 위치하는 인쇄 회로 기판 및 상기 케이스의 상기 평면부 및 상기 돌출부를 덮는 방열시트를 포함하되, 상기 복수 개의 핀들은 상기 돌출부 및 상기 인쇄 회로 기판과 제1 방향으로 이격되어 위치하고, 상기 방열 슬릿은 상기 케이스를 상기 제1 방향으로 관통하며, 상기 복수 개의 핀들과 인접한 상기 케이스의 측벽에 위치하고, 상기 평면부, 상기 돌출부 및 상기 복수 개의 핀들이 일체형이고, 상기 반도체 소자의 상면 및 상기 컨트롤러의 상면이 상기 방열시트와 접할 수 있다.In order to achieve the problem to be solved, a semiconductor device according to an embodiment of the present invention includes a flat portion, a protrusion protruding from the flat portion, and a plurality of fins, a case providing an internal space and a heat dissipation slit, and a semiconductor device. and a controller, wherein a printed circuit board located in the interior space and a heat dissipation sheet covering the flat portion and the protrusion of the case are provided, wherein the plurality of fins are aligned with the protrusion and the printed circuit board in a first direction. are spaced apart, the heat dissipation slit penetrates the case in the first direction, is located on a sidewall of the case adjacent to the plurality of fins, the flat portion, the protrusion, and the plurality of fins are integrated, and the semiconductor device The upper surface of and the upper surface of the controller may be in contact with the heat dissipation sheet.
본 발명의 실시 예에 따르면, 반도체 장치의 내부에 방열시트를 포함할 수 있다. 방열시트는 반도체 메모리에서 발생하는 열을 돌출부 및 핀 구조체으로 전달하여 반도체 장치의 방열 기능을 개선할 수 있다. 또한, 방열시트는 반도체 장치와 다른 전자기기 간에 전자기파 간섭(EMI: Electromagnetic Interference)을 방지할 수 있다.According to an embodiment of the present invention, a heat dissipation sheet may be included inside the semiconductor device. The heat dissipation sheet can improve the heat dissipation function of the semiconductor device by transferring heat generated from the semiconductor memory to the protrusion and fin structure. Additionally, the heat dissipation sheet can prevent electromagnetic interference (EMI) between semiconductor devices and other electronic devices.
이상에서 본 발명은 기재된 실시 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 통상의 기술자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.In the above, the present invention has been described in detail only with respect to the described embodiments, but it is obvious to those skilled in the art that various variations and modifications are possible within the technical scope of the present invention, and it is natural that such variations and modifications fall within the scope of the appended patent claims. will be.
도 1은 본 발명의 실시 예들에 따른 반도체 장치를 개략적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예들에 다른 반도체 장치를 설명하기 위한 단면도로, 도 1의 Ⅰ-Ⅰ' 선으로 자른 단면이다.
도 3a는 도 1의 반도체 장치를 상측에서 바라본 분해 사시도이다.
도 3b는 도 1의 반도체 장치를 하측에서 바라본 분해 사시도이다.
도 4는 도 2의 A 부분을 확대한 확대도이다.
도 5a 내지 도 5c는 도 2의 B 부분을 확대한 확대도들이다.
도 6a 내지 도 6c는 본 발명의 실시 예들에 다른 반도체 장치를 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ' 선으로 자른 단면들이다.1 is a diagram schematically showing a semiconductor device according to embodiments of the present invention.
FIG. 2 is a cross-sectional view taken along line I-I' of FIG. 1 to illustrate other semiconductor devices according to embodiments of the present invention.
FIG. 3A is an exploded perspective view of the semiconductor device of FIG. 1 viewed from above.
FIG. 3B is an exploded perspective view of the semiconductor device of FIG. 1 viewed from below.
Figure 4 is an enlarged view of part A of Figure 2.
Figures 5a to 5c are enlarged views of portion B of Figure 2.
FIGS. 6A to 6C are cross-sectional views for explaining semiconductor devices according to embodiments of the present invention, taken along line I-I' of FIG. 1.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.Hereinafter, embodiments of the present invention will be described with reference to the attached drawings. The same reference signs may refer to the same elements throughout the specification.
본 명세서의 도면들에서, 설명의 편의 및 간결한 도시를 위해 일부 구성요소들은 실제 비율에 비해 확대되거나 축소될 수 있다. 다시 말해서, 도시된 구성요소들의 크기 및 비율은 실제 크기 및 비율과 상이할 수 있다.In the drawings of this specification, some components may be enlarged or reduced compared to their actual proportions for convenience of explanation and concise illustration. In other words, the sizes and ratios of the depicted components may be different from the actual sizes and ratios.
도 1은 본 발명의 실시 예들에 따른 반도체 장치를 개략적으로 보여주는 도면이다. 도 2는 본 발명의 실시 예들에 다른 반도체 장치를 설명하기 위한 단면도로, 도 1의 Ⅰ-Ⅰ' 선으로 자른 단면이다.1 is a diagram schematically showing a semiconductor device according to embodiments of the present invention. FIG. 2 is a cross-sectional view taken along line I-I' of FIG. 1 to illustrate other semiconductor devices according to embodiments of the present invention.
도 1 및 도 2를 참조하면, 반도체 장치(1)는 제1 케이스(10), 제2 케이스(20), 인쇄 회로 기판(30), 및 방열시트(40)를 포함할 수 있다. 반도체 장치(1)는 메모리 장치일 수 있다. 일 예로, 반도체 장치(1)는 SSD(Solid State Drive 또는 Solid State Disk)일 수 있다.Referring to FIGS. 1 and 2 , the
제1 케이스(10)와 제2 케이스(20)는 서로 결합되어 제1 케이스(10) 및 제2 케이스(20) 사이에 내부 공간(100)을 제공할 수 있다. 내부 공간(100)은 제3 방향(D3)으로 제1 높이(H1)를 가질 수 있다. 일 예로, 제1 케이스(10)는 상부 케이스이고, 제2 케이스(20)는 하부 케이스일 수 있으나, 이에 제한되지 않는다. 제1 케이스(10) 및 제2 케이스(20) 각각은 바닥면을 갖고, 바닥면으로부터 수직하게 돌출된 4개의 측벽들을 포함할 수 있다. 제1 케이스(10)의 측벽들 높이가 제2 케이스(20)의 측벽들의 높이보다 높은 것을 예로 들어 도시하였으나, 이에 제한되지 않는다. 제1 및 제2 케이스들(10, 20)은 알루미늄(Al) 및/또는 알루미늄 합금을 포함할 수 있으며, 보다 상세하게는 다이 캐스팅(Die casting)된 알루미늄 및/또는 알루미늄 합금을 포함할 수 있다. 제1 케이스(10)는 제2 케이스(20)와 서로 동일하거나, 서로 다른 물질을 포함할 수 있다.The
인쇄 회로 기판(30)은 제1 케이스(10)와 제2 케이스(20) 사이에 제공될 수 있다. 즉, 인쇄 회로 기판(30)은 내부 공간(100)에 위치할 수 있다. 인쇄 회로 기판(30) 상에 반도체 소자들(300), 및 컨트롤러(310)가 실장될 수 있다. 인쇄 회로 기판(30)의 상면은 제1 케이스(10)의 바닥면과 대향할 수 있고, 인쇄 회로 기판(30)의 하면은 제2 케이스(20)의 바닥면과 대향할 수 있다. The printed
반도체 소자들(300)은 비휘발성 메모리 칩, 버퍼 메모리 칩 및/또는 수동 소자를 포함할 수 있다. 비휘발성 메모리 칩은 신호들을 입출력하는 입출력 패드들을 포함하며, 인쇄 회로 기판(30)과 전기적으로 연결될 수 있다. 비휘발성 메모리 칩들은 예를 들어, NAND 또는 VNAND 플래시 메모리 칩들일 수 있다. 버퍼 메모리 칩은 휘발성 메모리 칩일 수 있으며, 예를 들어 DRAM(Dynamic random access memory), PRAM(Phase-change random access memory), RRAM(Resistive random access memory), FeRAM(Ferroelectric random access memory), 또는 MRAM(Magnetic random access memory) 칩일 수 있다. 수동 소자는 저항(resistor), 커패시터(capacitor), 인덕터(inductor), 써미스터(thermistor), 오실레이터(oscillator), 페라이트 비드(ferrite bead), 안테나(antenna), 배리스터(varistor), 및 크리스탈(crystal) 중 적어도 어느 하나를 포함할 수 있다. 그러나, 여기에 한정되는 것은 아니며 다른 임의의 수동 소자도 될 수 있다. 수동 소자는 인쇄 회로 기판(30)의 내부 회로 배선들을 통해 컨트롤러(310) 및 버퍼 메모리 칩과 전기적으로 연결될 수 있다. 반도체 소자들(300) 각각은 서로 다른 종류일 수 있다. 반도체 소자들(300)의 종류에 따라 제3 방향(D3)으로 두께가 다를 수 있다.The
컨트롤러(310)는 인쇄 회로 기판(30)의 일 측에 배치될 수 있다. 컨트롤러(310)는 중앙처리장치(CPU), 내부 메모리(internal memory), 버퍼 메모리 제어부(buffer memory control unit), 호스트 인터페이스, 및 플래시 인터페이스를 포함할 수 있다. 컨트롤러(310)는 반도체 소자들(300)과 전기적으로 연결될 수 있다. 컨트롤러(310)는 SATA(serial advanced technology attachment) 표준, PATA (parallel advanced technology attachment) 표준, 또는 SCSI (small computer system interface) 표준에 따른 방식으로 외부 장치와 신호를 주고받을 수 있는 프로그램을 포함할 수 있다. 여기서, SATA 표준은 소위 SATA-1 뿐만 아니라 SATA-2, SATA-3, e-SATA (external SATA) 등의 모든 SATA 계열 표준을 포괄한다. 상기 PATA 표준은 IDE(integrated drive electronics), E-IDE (enhanced-IDE) 등의 모든 IDE 계열 표준을 포괄한다. 도 1 및 도 2에 도시된 반도체 소자들(300) 및 컨트롤러(310)의 개수, 크기, 두께 및 배치는 예시적인 것일 뿐, 이에 제한되지 않는다.The
제1 케이스(10)는 평면부(PP), 돌출부(HP) 및 복수 개의 핀들(FS)을 포함할 수 있다. 평면부(PP)는 바닥면(PPS)을 가질 수 있다. 평면부(PP)의 바닥면(PPS)은 제1 케이스(10)의 바닥면과 동일할 수 있다. 즉, 평면부(PP)의 바닥면(PPS)은 바닥면(PPS)으로부터 수직하게 돌출된 4개의 측벽들과 연결될 수 있다. 평면부(PP)의 바닥면(PPS)은 인쇄 회로 기판(30)의 상면과 대향할 수 있다.The
돌출부(HP)는 평면부(PP)의 바닥면(PPS)으로부터 인쇄 회로 기판(30)을 향해 돌출된 형태일 수 있다. 돌출부(HP)는 제1 내지 제3 면들(HPS1, HPS2, HPS3)을 가질 수 있다. 제1 면(HPS1)은 제3 면(HPS3)과 대향할 수 있다. 제2 면(HPS2)은 인쇄 회로 기판(30)의 상면과 대향할 수 있다. 제2 면(HPS2)은 제1 면(HPS1) 또는 제3 면(HS3)보다 클 수 있다. 돌출부(HP)의 제2 면(HPS2)은 평면부(PP)의 바닥면(PPS)보다 인쇄 회로 기판(30)과 가까울 수 있다. 돌출부(HP)의 제2 면(HPS2)은 그루브들을 포함하는 주름진 면일 수 있으나, 이에 제한되는 것은 아니다. 돌출부(HP)는 평면부(PP)와 일체형일 수 있다. 돌출부(HP)는 반도체 소자들(300)에서 발생한 열을 방열시트(40)를 통해 흡수하여 외부로 방출할 수 있다. 본 발명에서 돌출부(HP)를 사각형 모양으로 예로 들어 도시하였으나, 이에 제한되는 것은 아니다.The protrusion HP may be protruding from the bottom surface PPS of the flat part PP toward the printed
복수 개의 핀들(FS)은 평면부(PP)의 바닥면(PPS)으로부터 제2 케이스(20)를 향해 돌출된 형태일 수 있다. 복수 개의 핀들(FS)은 돌출부(HP)와 제1 방향(D1)으로 이격되어 배치될 수 있다. 또한, 복수 개의 핀들(FS)은 인쇄 회로 기판(30)과 제1 및 제3 방향(D1, D3)으로 이격될 수 있다. 복수 개의 핀들(FS) 각각은 제2 방향(D2)으로 연장되며, 제1 방향(D1)으로 이격될 수 있다. 이와 달리 복수 개의 핀들(FS) 각각은 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 이격될 수 있다. 복수 개의 핀들(FS)은 돌출부(HP) 및 평면부(PP)와 일체형일 수 있다. 복수 개의 핀들(FS)은 반도체 소자들(300) 및 컨트롤러(310)에서 발생한 열을 방열시트(40)를 통해 흡수하여 외부로 방출할 수 있다. 즉, 복수 개의 핀들(FS)은 반도체 장치(1)에서 발생한 열을 흡수하는 히트 싱크(Heat sink) 기능을 수행할 수 있으므로, 이와 인접한 방열 슬릿(105)을 통해 외부로 열이 방출될 수 있다. 복수 개의 핀들(FS) 각각은 다양한 형태를 가질 수 있으며, 이에 대해서는 도 5a 내지 도 5c에서 자세히 설명한다.The plurality of fins FS may protrude from the bottom surface PPS of the flat portion PP toward the
방열시트(40)는 돌출부(HP)와 반도체 소자들(300) 사이에 위치하며, 돌출부(HP)의 제1 내지 제3 면들(HPS1, HPS2, HPS3)을 덮을 수 있다. 또한, 방열시트(40)는 평면부(PP)와 컨트롤러(310) 사이에 위치하며, 평면부(PP)의 바닥면(PPS)을 덮을 수 있다. 돌출부(HP)의 제1 내지 제3 면들(HPS1, HPS2, HPS3) 및 평면부(PP)의 바닥면(PPS)을 덮는 방열시트(40)의 두께는 균일할 수 있다. 방열시트(40)는 복수 개의 핀들(FS) 각각을 덮을 수 있으며, 이에 대해서는 도 5a 내지 도 5c에서 자세히 설명한다. 방열시트(40)는 반도체 소자들(300) 및 컨트롤러(310)에서 발행한 열을 돌출부(HP) 및 복수 개의 핀들(FS)로 전달할 수 있다. 방열시트(40)는 그라파이트(Graphite), 그래핀(Graphene), 탄소나노튜브(Carbon Nanotube), 및 풀러렌(Fullerene) 중 적어도 어느 하나를 포함할 수 있다. 방열시트(40)의 두께는 약 0.1mm 내지 약 0.26mm 일 수 있다. 방열시트(40)의 수평방향으로의 열전도도(Thermal conductivity)는 약 1500W/mK 일 수 있다. 이와 달리, 방열시트(40)의 수직방향으로의 열전도도는 약 10W/mK 일 수 있다. 방열시트(40)는 반도체 소자들(300) 및 컨트롤러(310)에서 발생하는 전자기파가 외부에 영향을 주는 것을 차단할 수 있다. 즉, 방열시트(40)는 반도체 장치(1)의 방열 기능과 전자기파 간섭(EMI) 차폐 기능을 향상시킬 수 있다.The
도 3a는 도 1의 반도체 장치를 상측에서 바라본 분해 사시도이다. 도 3b는 도 1의 반도체 장치를 하측에서 바라본 분해 사시도이다.FIG. 3A is an exploded perspective view of the semiconductor device of FIG. 1 viewed from above. FIG. 3B is an exploded perspective view of the semiconductor device of FIG. 1 viewed from below.
도 3a 및 도 3b를 참조하면, 제1 케이스(10)는 제1 결합부들(12)을 포함할 수 있다. 제1 결합부들(12)의 일부는 제1 케이스(10)를 인쇄 회로 기판(30), 및 제2 케이스(20)와 결합시킬 수 있다. 제1 결합부들(12)의 나머지 일부는 제1 케이스(10)와 제2 케이스(20)만 결합시킬 수 있다. 일 예로, 제1 결합부들(12)은 나사 홀 삽입구일 수 있다. 제1 케이스(10)는 제1 케이스(10)의 측벽을 제1 방향(D1)으로 관통하는 콘택 슬릿(110) 및 방열 슬릿(105)을 제공할 수 있다. 콘택 슬릿(110) 및 방열 슬릿(105)은 제2 방향(D2)으로의 길이가 제3 방향(D3)으로의 길이보다 상대적으로 클 수 있다. 콘택 슬릿(110) 및 방열 슬릿(105)의 제3 방향(D3)으로 길이는 제1 케이스(10)의 두께보다 작을 수 있다. 콘택 슬릿(110) 및 방열 슬릿(105) 각각은 대향하는 측벽 각각에 제공될 수 있다. 콘택 슬릿(110)은 인쇄 회로 기판(30)과 인접한 측벽에 제공될 수 있다. 방열 슬릿(105)은 복수 개의 핀들(도 2의 FS)과 인접한 측벽에 제공될 수 있다. 제1 케이스(10) 및 제2 케이스(20)가 결합하면, 인쇄 회로 기판(30)의 커넥터(C)는 콘택 슬릿(110)을 관통하여 외부에 노출될 수 있다. 인쇄 회로 기판(30)은 커넥터(C)를 통해 외부 소자 또는 전자기기와 전기적으로 연결될 수 있다. 콘택 슬릿(110)의 크기는 방열 슬릿(105)의 크기와 동일할 수 있다.Referring to FIGS. 3A and 3B , the
제2 케이스(20)는 제2 결합부들(22)을 포함할 수 있다. 제2 결합부들(22) 각각은 제1 결합부들(12) 각각과 대응되는 위치에 제공될 수 있다. 제2 결합부들(22)의 일부는 제2 케이스(20)를 인쇄 회로 기판(30), 및 제1 케이스(10)와 결합시킬 수 있다. 제2 결합부들(22)의 나머지 일부는 제2 케이스(20)와 제1 케이스(10)만 결합시킬 수 있다. 일 예로, 제2 결합부들(22)은 나사 홀 체결구일 수 있다. 제1 케이스(10)와 제2 케이스(20)가 서로 결합되는 경우, 제1 결합부들(12) 내에 제2 결합부들(22)이 삽입되고, 나사들(SC)이 제공되어 제1 케이스(10)와 제2 케이스(20)를 결합시킬 수 있다. The
도 4는 도 2의 A 부분을 확대한 확대도이다.Figure 4 is an enlarged view of part A of Figure 2.
이하에서, 설명의 편의를 위하여 도 2를 참조하여 설명한 것과 동일한 사항에 대한 설명을 생략하고 차이점에 대하여 상세히 설명한다.Hereinafter, for convenience of explanation, description of the same items as those described with reference to FIG. 2 will be omitted and differences will be described in detail.
도 4를 참조하면, 제1 케이스(10)의 돌출부(HP)와 반도체 소자들(300) 사이에 방열시트(40)가 위치할 수 있다. 돌출부(HP)와 방열시트(40) 사이 및 반도체 소자들(300)과 방열시트(40) 사이에 접착시트(45)가 위치할 수 있다. 방열시트(40)는 접착시트(45)를 통해 돌출부(HP)의 제2 면(HPS2)과 붙을 수 있다. 방열시트(40)는 접착시트(45)를 통해 반도체 소자들(300)의 상면과 붙을 수 있다. 반도체 소자들(300)에서 발생한 열은 방열시트(40)로 전달되고, 제1 케이스(10)의 돌출부(HP)를 향하여 제3 방향(D3)으로 이동하거나, 방열시트(40)의 내부에서 제1 방향(D1) 또는 제2 방향(D2)으로 이동할 수 있다. 접착시트(45)는 예를 들어, 아크릴 테이프(Acrylate tape)일 수 있으며, 이에 제한되는 것은 아니다.Referring to FIG. 4 , a
도 2 및 도 4를 참조하면, 평면부(PP)의 바닥면(PPS), 돌출부(HP)의 제1 및 제3 면들(HPS1, HPS3) 및 컨트롤러(310)의 상면과 방열시트(40) 사이에 접착시트(45)가 제공될 수 있다. 접착시트(45)의 크기는 방열시트(40)의 크기와 동일하거나 작을 수 있다. 본 발명의 또 다른 실시 예에 의하면, 방열시트(40)와 반도체 소자들(300) 사이 및 방열시트(40)와 컨트롤러(310) 사이에는 접착시트(45)가 배제될 수 있다. 2 and 4, the bottom surface (PPS) of the flat part (PP), the first and third surfaces (HPS1, HPS3) of the protruding part (HP), the upper surface of the
도 5a 내지 도 5c는 도 2의 B 부분을 확대한 확대도들이다.Figures 5a to 5c are enlarged views of portion B of Figure 2.
이하에서, 설명의 편의를 위하여 도 2를 참조하여 설명한 것과 동일한 사항에 대한 설명을 생략하고 차이점에 대하여 상세히 설명한다.Hereinafter, for convenience of explanation, description of the same items as those described with reference to FIG. 2 will be omitted and differences will be described in detail.
도 5a를 참조하면, 본 발명의 일 실시 예에 따르면, 복수 개의 핀들(FS) 각각은 사각형의 모양일 수 있다. 복수 개의 핀들(FS) 각각은 제1 내지 제3 면들(FSS1, FSS2, FSS3)을 가질 수 있다. 복수 개의 핀들(FS) 각각의 제1 면(FSS1)은 제3 면(FSS3)과 대향할 수 있다. 복수 개의 핀들(FS) 각각의 제2 면(FSS2)은 제2 케이스(도 2의 20)와 대향할 수 있다. 방열시트(40)는 제3 방향(D3)으로 제1 두께(T1)를 가질 수 있다. 방열시트(40)는 제1 방향(D1)으로 제2 두께(T2)를 가질 수 있다. 제1 두께(T1) 및 제2 두께(T2)는 실질적으로 동일할 수 있다. 즉, 방열시트(40)는 복수 개의 핀들(FS) 각각의 제1 내지 제3 면들(FFS1, FFS2, FFS3) 및 평면부(PP)의 일부를 균일한 두께로 덮을 수 있다. 복수 개의 핀들(FS) 각각은 제3 방향(D3)으로 제2 높이(H2)를 가질 수 있다.Referring to FIG. 5A, according to an embodiment of the present invention, each of the plurality of fins FS may have a rectangular shape. Each of the plurality of fins FS may have first to third surfaces FSS1, FSS2, and FSS3. The first surface (FSS1) of each of the plurality of fins (FS) may face the third surface (FSS3). The second surface (FSS2) of each of the plurality of fins (FS) may face the second case (20 in FIG. 2). The
도 5b를 참조하면, 본 발명의 일 실시 예에 따르면, 복수 개의 핀들(FS) 각각은 반원형의 모양일 수 있다. 복수 개의 핀들(FS) 각각은 제2 케이스(도 2의 20)를 향해 볼록한 면을 가질 수 있다. 방열시트(40)는 평면부(PP)의 일부와 복수 개의 핀들(FS) 각각의 볼록한 면들을 덮을 수 있다. 복수 개의 핀들(FS) 각각은 제3 방향(D3)으로 제3 높이(H3)를 가질 수 있다.Referring to FIG. 5B, according to an embodiment of the present invention, each of the plurality of fins FS may have a semicircular shape. Each of the plurality of fins FS may have a convex surface facing the second case (20 in FIG. 2). The
도 5c를 참조하면, 본 발명의 일 실시 예에 따르면, 복수 개의 핀들(FS) 각각은 삼각형의 모양일 수 있다. 복수 개의 핀들(FS) 각각은 제2 케이스(도 2의 20)를 향해 돌출된 형태일 수 있다. 복수 개의 핀들(FS) 각각은 2개의 면들을 가질 수 있다. 방열시트(40)는 평면부(PP)의 일부와 복수 개의 핀들(FS) 각각의 2개의 면들을 덮을 수 있다. 복수 개의 핀들(FS) 각각은 제3 방향(D3)으로 제4 높이(H4)를 가질 수 있다. Referring to FIG. 5C, according to an embodiment of the present invention, each of the plurality of fins FS may have a triangular shape. Each of the plurality of fins FS may be protruding toward the second case (20 in FIG. 2). Each of the plurality of fins FS may have two sides. The
도 5a 내지 도 5c를 참조하면, 평면부(PP)와 복수 개의 핀들(FS)은 일체형일 수 있다. 접착시트(45)는 방열시트(40)와 복수 개의 핀들(FS) 사이 및 방열시트(40)와 평면부(PP)의 일부 사이에 위치할 수 있다. 제2 높이(H2)는 제4 높이(H4)보다 클 수 있으며, 제4 높이(H4)는 제3 높이(H3)보다 클 수 있다. 즉, 복수 개의 핀들(FS)의 높이는 복수 개의 핀들(FS)의 모양에 따라 달라질 수 있으며, 제2 내지 제4 높이(H2, H3, H4)는 반도체 장치의 내부 공간(도 2의 100)의 제1 높이(도 2의 H1)보다 작을 수 있다. 보다 상세하게, 제2 내지 제4 높이(H2, H3, H4)는 제1 높이(도 2의 H1)의 약 0.4 내지 0.6 일 수 있다. 이는 복수 개의 핀들(FS)로 전달된 열이 방열 슬릿(도 2의 105)으로 원활하게 방출되기 위함이다. Referring to FIGS. 5A to 5C , the flat portion PP and the plurality of pins FS may be integrated. The
복수 개의 핀들(FS)에 의해 제1 케이스(도2의 10)의 표면적이 증가할 수 있다. 복수 개의 핀들(FS)의 제3 방향(D3)으로 높이가 높을수록 제1 케이스(도 2의 10)의 표면적이 증가할 수 있다. 제1 케이스(도 2의 10)의 표면적이 증가하면, 방열시트(40)와 접하는 면적이 증가하므로 방열 기능이 개선될 수 있다. 다만, 복수 개의 핀들(FS)의 높이가 높을수록 방열시트(40)와 접촉이 불안정하여 방열 기능이 저하될 수도 있다. 도 5a 내지 도 5c에서 복수 개의 핀들(FS) 각각의 모양에 대해 설명했지만, 이에 제한되는 것은 아니다.The surface area of the first case (10 in FIG. 2) may be increased by the plurality of fins FS. As the height of the plurality of fins FS in the third direction D3 increases, the surface area of the first case (10 in FIG. 2) may increase. If the surface area of the first case (10 in FIG. 2) increases, the area in contact with the
도 6a 내지 도 6c는 본 발명의 실시 예들에 다른 반도체 장치를 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ' 선으로 자른 단면들이다.FIGS. 6A to 6C are cross-sectional views for explaining semiconductor devices according to embodiments of the present invention, taken along line I-I' of FIG. 1.
이하에서, 설명의 편의를 위하여 도 2를 참조하여 설명한 것과 동일한 사항에 대한 설명을 생략하고 차이점에 대하여 상세히 설명한다.Hereinafter, for convenience of explanation, description of the same items as those described with reference to FIG. 2 will be omitted and differences will be described in detail.
도 6a를 참조하면, 인쇄 회로 기판(30) 상에 반도체 소자들(300)이 실장될 수 있다. 반도체 소자들(300)은 제1 반도체 소자들(301) 및 제2 반도체 소자들(303)을 포함할 수 있다. 인쇄 회로 기판(30)의 상면 상에 제1 반도체 소자들(301)이 실장될 수 있고, 인쇄 회로 기판(30)의 하면 상에는 제2 반도체 소자들(303)이 실장될 수 있다. 제1 및 제2 반도체 소자들(301, 303)은 비휘발성 메모리 칩, 버퍼 메모리 칩 및/또는 수동 소자를 포함할 수 있다. 제1 및 제2 반도체 소자들(301, 303) 각각은 인쇄 회로 기판(30)과 전기적으로 연결될 수 있다. 제1 반도체 소자들(301)은 제2 반도체 소자들(303)과 다른 종류의 반도체 소자들일 수 있다. 일 예로, 제1 반도체 소자들(301)은 비휘발성 메모리 칩들일 수 있으며, 제2 반도체 소자들(303)은 버퍼 메모리 칩들 및/또는 수동 소자들일 수 있다. 인쇄 회로 기판(30)은 제1 방향(D1)으로 제2 길이(L2)를 가질 수 있다. Referring to FIG. 6A ,
제1 케이스(10)는 제1 평면부(PP1), 제1 돌출부(HP1), 제1 복수 개의 핀들(FS1)을 포함할 수 있다. 이와 달리, 제2 케이스(20)는 제2 평면부(PP2)를 포함할 수 있다. 제1 및 제2 케이스들(10, 20)은 제1 방향(D1)으로 제1 길이(L1)를 가질 수 있다. 제1 케이스(10)의 제1 복수 개의 핀들(FS1)은 제1 방향(D1)으로 제3 길이(L3)를 가질 수 있다. 인쇄 회로 기판(30)의 제2 길이(L2)와 제1 복수 개의 핀들(FS1)의 제3 길이(L3)의 합은 제1 케이스(10)의 제1 길이(L1)보다 작을 수 있다. 즉, 제1 복수 개의 핀들(FS1)은 인쇄 회로 기판(30) 상에 실장된 반도체 소자들(300) 및 컨트롤러(310)에서 발생한 열로부터 직접적으로 영향을 받지 않을 수 있다. 제1 케이스(10)의 제1 평면부(PP1)는 제3 방향(D3)으로 제3 두께(T3)를 가질 수 있다. 제1 케이스(10)의 제1 돌출부(HP1)는 제3 방향(D3)으로 제4 두께(T4)를 가질 수 있다. 제3 두께(T3)와 제4 두께(T4)는 실질적으로 동일할 수 있다. 제1 돌출부(HP1)의 제4 두께(T4)와 제1 반도체 소자들(301)의 두께의 합은 컨트롤러(310)의 두께와 실질적으로 동일할 수 있다.The
인쇄 회로 기판(30)과 제1 케이스(10) 사이에 제1 방열시트(41)가 위치할 수 있다. 제1 방열시트(41)는 제1 돌출부(HP1), 제1 평면부(PP1), 제1 복수 개의 핀들(FS1)을 덮을 수 있다. 제1 방열시트(41)는 제1 반도체 소자들(301) 및 컨트롤러(310)의 상면들과 접할 수 있다. 인쇄 회로 기판(30)과 제2 케이스(20) 사이에 제2 방열시트(43)가 위치할 수 있다. 제2 방열시트(43)는 제2 평면부(PP2)를 덮을 수 있다. 즉, 제2 평면부(PP2)의 바닥면(PPS2)과 접할 수 있다. 제2 방열시트(43)는 제2 반도체 소자들(303)의 상면과 접할 수 있다. 제1 및 제2 방열시트들(41, 43)은 도 2의 방열시트(40)와 동일한 물질일 수 있다. 제2 반도체 소자들(303)에서 발생한 열은 제2 방열시트(43)를 통해 외부로 방출될 수 있다. 도면에 도시하지 않았지만, 제1 방열시트(41)와 제1 케이스(10) 사이 및 제2 방열시트(43)와 제2 케이스(20) 사이에 접착시트(도 4의 45)가 제공될 수 있다.A first
도 6b를 참조하면, 인쇄 회로 기판(30)과 제2 케이스(20) 사이에 방열 플레이트(50)가 제공될 수 있다. 방열 플레이트(50)의 제1 방향(D1)으로 길이는 인쇄 회로 기판(30)의 제1 방향(D1)으로 길이보다 작을 수 있다. 제2 반도체 소자들(303)에서 발생한 열은 제2 방열시트(43)를 통해 방열 플레이트(50)로 이동할 수 있다. 방열 플레이트(50)는 제2 반도체 소자들(303)에서 발생한 열을 흡수하여 외부로 방출시킬 수 있다. 방열 플레이트(50)는 예를 들어 Silicone TIM(Thermal interface material) 또는 Acrylate TIM일 수 있으며, 이에 제한되는 것은 아니다. 도면에 도시하지 않았지만, 제2 방열시트(43)와 방열 플레이트(50) 사이에 접착시트(도 4의 45)가 제공될 수 있다.Referring to FIG. 6B, a
도 6c를 참조하면, 제2 케이스(20)는 제2 돌출부(HP2) 및 제2 복수 개의 핀들(FS2)을 더 포함할 수 있다. 즉, 제2 케이스(20)는 제1 케이스(10)와 대칭인 형태일 수 있다. 일 예로, 인쇄 회로 기판(30)의 하면 상에 제2 반도체 소자들(303)뿐만 아니라 별도의 컨트롤러(310)가 실장될 수 있다. 제1 케이스(10)의 제1 돌출부(HP1)와 제1 반도체 소자들(301) 사이 및 컨트롤러(310)와 제1 평면부(PP1) 사이에 제1 방열시트(41)가 위치할 수 있다. 제2 케이스(20)의 제2 돌출부(HP2)와 제2 반도체 소자들(303) 사이 및 컨트롤러(310)와 제2 평면부(PP2) 사이에 제2 방열시트(43)가 위치할 수 있다. 도 2에서 설명한 것과 마찬가지로, 제2 방열시트(43)는 제2 평면부(PP2), 제2 돌출부(HP2) 및 제2 복수 개의 핀들(FS2)을 덮을 수 있다. 제1 및 제2 복수 개의 핀들(FS1, FS2) 각각의 모양은 도 5a 내지 도 5c에서 설명한 것과 같이 다양할 수 있다. 제1 및 제2 복수 개의 핀들(FS1, FS2)의 모양은 서로 동일하거나 다를 수도 있다. 즉, 제1 복수 개의 핀들(FS1)의 제3 방향(D3)으로 높이는 제2 복수 개의 핀들(FS2)의 제3 방향(D3)으로 높이와 동일할 수도 다를 수도 있다. 제1 복수 개의 핀들(FS1)의 높이와 제2 복수 개의 핀들(FS2)의 높이의 합은 반도체 장치(1)의 내부 공간(100)의 제1 높이(H1)보다 작을 수 있다. 이는 제1 및 제2 복수 개의 핀들(FS1, FS2)로 전달된 열이 방열 슬릿(105)으로 원활하게 방출되기 위함이다. 도면에 도시하지 않았지만, 제1 케이스(10)와 제1 방열시트(41) 사이 및 제2 케이스(20)와 제2 방열시트(43) 사이에 접착시트(도 4의 45)가 제공될 수 있다.Referring to FIG. 6C , the
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Above, embodiments of the present invention have been described with reference to the attached drawings, but those skilled in the art will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. You will understand that it exists. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive.
Claims (10)
반도체 소자 및 컨트롤러를 포함하고, 상기 내부 공간에 위치하는 인쇄 회로 기판; 및
상기 케이스의 상기 평면부 및 상기 돌출부를 덮는 방열시트를 포함하되,
상기 복수 개의 핀들은 상기 돌출부 및 상기 인쇄 회로 기판과 제1 방향으로 이격되어 위치하고,
상기 반도체 소자의 상면 및 상기 컨트롤러의 상면이 상기 방열시트와 접하며,
상기 방열시트는 그라파이트, 그래핀, 탄소나노튜브, 및 풀러렌 중 적어도 어느 하나를 포함하는 SSD 케이스.
A case including a flat part, a protrusion protruding from the flat part, and a plurality of fins, and providing an internal space;
a printed circuit board including semiconductor elements and a controller and located in the internal space; and
Includes a heat dissipation sheet covering the flat portion and the protruding portion of the case,
The plurality of pins are positioned to be spaced apart from the protrusion and the printed circuit board in a first direction,
The upper surface of the semiconductor device and the upper surface of the controller are in contact with the heat dissipation sheet,
An SSD case wherein the heat dissipation sheet includes at least one of graphite, graphene, carbon nanotubes, and fullerene.
상기 케이스의 상기 돌출부는 상기 반도체 소자를 향해 돌출하며, 제1 내지 제3 면들을 갖되,
상기 제1 면 및 상기 제3 면은 상기 평면부에 대해 수직하며,
상기 제2 면은 상기 평면부와 평행하고, 상기 반도체 소자의 상면과 마주보되,
상기 제2 면과 상기 반도체 소자의 상면은 상기 방열시트와 접하는 SSD 케이스.
According to claim 1,
The protrusion of the case protrudes toward the semiconductor device and has first to third sides,
The first surface and the third surface are perpendicular to the flat portion,
The second surface is parallel to the flat portion and faces the top surface of the semiconductor device,
An SSD case where the second surface and the upper surface of the semiconductor device are in contact with the heat dissipation sheet.
상기 방열시트는 균일한 두께를 가지며, 상기 케이스의 상기 돌출부의 제1 내지 제3 면들과 접하는 SSD 케이스.
According to clause 2,
An SSD case wherein the heat dissipation sheet has a uniform thickness and contacts first to third surfaces of the protrusion of the case.
상기 평면부 및 상기 돌출부가 일체형인 SSD 케이스.
According to claim 1,
An SSD case in which the flat portion and the protrusion are integrated.
상기 방열시트와 상기 케이스 사이에 접착시트를 더 포함하는 SSD 케이스.
According to claim 1,
An SSD case further comprising an adhesive sheet between the heat dissipation sheet and the case.
상기 복수 개의 핀들 각각은 적어도 하나 이상의 면을 갖되,
상기 방열시트는 상기 복수 개의 핀들 각각의 면을 덮는 SSD 케이스.
According to claim 1,
Each of the plurality of fins has at least one side,
An SSD case where the heat dissipation sheet covers each surface of the plurality of fins.
상기 평면부, 상기 돌출부 및 상기 복수 개의 핀들이 일체형인 SSD 케이스.
According to claim 1,
An SSD case in which the flat portion, the protruding portion, and the plurality of pins are integrated.
상기 복수 개의 복수 개의 핀들 각각의 높이는 상기 케이스의 상기 내부 공간의 높이의 약 0.4 내지 0.6 인 SSD 케이스.
According to claim 1,
An SSD case where the height of each of the plurality of pins is about 0.4 to 0.6 of the height of the internal space of the case.
상기 케이스는 상기 제1 방향으로 상기 케이스를 관통하는 방열 슬릿을 제공하되,
상기 방열 슬릿은 상기 복수 개의 복수 개의 핀들과 인접한 상기 케이스의 측벽에 위치하는 SSD 케이스.
According to claim 1,
The case provides a heat dissipation slit penetrating the case in the first direction,
The SSD case where the heat dissipation slit is located on a sidewall of the case adjacent to the plurality of fins.
상기 반도체 소자는 비휘발성 메모리 칩을 포함하고,
상기 반도체 소자와 상기 컨트롤러는 전기적으로 연결되는 SSD 케이스.According to claim 1,
The semiconductor device includes a non-volatile memory chip,
An SSD case in which the semiconductor device and the controller are electrically connected.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220074095A KR20230173394A (en) | 2022-06-17 | 2022-06-17 | Semiconductor device |
US18/089,615 US20230411238A1 (en) | 2022-06-17 | 2022-12-28 | Semiconductor device |
CN202310716816.3A CN117253858A (en) | 2022-06-17 | 2023-06-16 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220074095A KR20230173394A (en) | 2022-06-17 | 2022-06-17 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230173394A true KR20230173394A (en) | 2023-12-27 |
Family
ID=89130163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220074095A KR20230173394A (en) | 2022-06-17 | 2022-06-17 | Semiconductor device |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230411238A1 (en) |
KR (1) | KR20230173394A (en) |
CN (1) | CN117253858A (en) |
-
2022
- 2022-06-17 KR KR1020220074095A patent/KR20230173394A/en unknown
- 2022-12-28 US US18/089,615 patent/US20230411238A1/en active Pending
-
2023
- 2023-06-16 CN CN202310716816.3A patent/CN117253858A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117253858A (en) | 2023-12-19 |
US20230411238A1 (en) | 2023-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10551885B2 (en) | Solid state drive apparatus | |
AU2019202222B2 (en) | Thermal management for solid-state drive | |
US11272640B2 (en) | Solid state drive device and computer server system including the same | |
US7773378B2 (en) | Heat-dissipating structure for expansion board architecture | |
US20140036435A1 (en) | Storage system having a heatsink | |
US11310905B2 (en) | Memory device including a conductive plate with a shielding region | |
US9437518B2 (en) | Semiconductor module | |
US10955882B2 (en) | Solid-state drive case and solid-state drive device using the same | |
US9894805B2 (en) | Heat sink and memory module having the same | |
KR20230173394A (en) | Semiconductor device | |
EP3989691B1 (en) | Semiconductor device | |
US20210037685A1 (en) | Solid state drive device including a gasket | |
JP2011134138A (en) | Semiconductor memory device | |
EP2180774B1 (en) | Heat-dissipating structure for expansion board architecture | |
KR20240085753A (en) | Solid state drive apparatus and data storage apparatus including the same |