KR20230171347A

KR20230171347A - Display device

Info

Publication number: KR20230171347A
Application number: KR1020220078476A
Authority: KR
Inventors: 김영지; 윤대상; 이소영; 이영훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2022-06-10
Filing date: 2022-06-27
Publication date: 2023-12-20

Abstract

본 발명은 표시장치를 개시한다. 본 발명은, 서로 분리되는 제1부분과 제2부분을 포함한 지지기판과, 상기 제1부분에 배치된 표시영역, 상기 제2부분에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역을 연결하며, 벤딩되는 벤딩영역을 포함하는 기판과, 상기 표시영역에 배치되는 표시부를 포함하고, 상기 제2부분의 일면은 상기 기판에 고정된다. The present invention discloses a display device. The present invention provides a support substrate including a first part and a second part that are separated from each other, a display area arranged in the first part, a peripheral area arranged in the second part, and connecting the display area and the peripheral area. It includes a substrate including a bending area to be bent, and a display unit disposed in the display area, and one surface of the second portion is fixed to the substrate.

Description

Display device

본 발명의 실시예들은 장치에 관한 것으로서, 더 상세하게는 표시 장치에 관한 것이다. Embodiments of the present invention relate to devices, and more particularly, to display devices.

이동성을 기반으로 하는 전자 기기가 폭 넓게 사용되고 있다. 이동용 전자 기기로는 모바일 폰과 같은 소형 전자 기기 이외에도 최근 들어 태블릿 PC가 널리 사용되고 있다.Electronic devices based on mobility are widely used. In addition to small electronic devices such as mobile phones, tablet PCs have recently been widely used as mobile electronic devices.

이와 같은 이동형 전자 기기는 다양한 기능을 지원하기 위하여, 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 표시 표시 장치를 포함한다. 최근, 표시 장치를 구동하기 위한 기타 부품들이 소형화됨에 따라, 표시 장치가 전자 기기에서 차지하는 비중이 점차 증가하고 있는 추세이며, 평평한 상태에서 소정의 각도를 갖도록 구부릴 수 있는 구조도 개발되고 있다.Such mobile electronic devices include display devices to support various functions and provide visual information such as images or videos to users. Recently, as other components for driving display devices have become smaller, the proportion of display devices in electronic devices is gradually increasing, and structures that can be bent to a predetermined angle in a flat state are also being developed.

상기와 같은 표시 장치는 일부를 구부릴 수 있는 구조를 포함할 수 있다. 이때, 구부릴 수 있는 구조의 경우 표시 장치의 구부러지는 부분이 서로 중첩됨으로써 표시 장치의 부피를 증대시킬 뿐만 아니라 표시 장치를 케이스 등에 배치 시 케이스의 크기가 커지는 문제가 발생할 수 있다. 본 발명의 실시예들은 이러한 문제를 해결하기 위하여 두께를 저감시키는 표시 장치를 제공한다. The display device as described above may include a structure capable of bending a portion of the display device. At this time, in the case of a bendable structure, the bendable parts of the display device overlap each other, which not only increases the volume of the display device, but also increases the size of the case when the display device is placed in a case. Embodiments of the present invention provide a display device with reduced thickness to solve this problem.

본 발명의 일 실시예는 서로 분리되는 제1부분과 제2부분을 포함한 지지기판과, 상기 제1부분에 배치된 표시영역, 상기 제2부분에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역을 연결하며, 벤딩되는 벤딩영역을 포함하는 기판과, 상기 표시영역에 배치되는 표시부를 포함하고, 상기 제2부분의 일면은 상기 기판에 고정되는 표시 장치를 개시한다. One embodiment of the present invention includes a support substrate including a first part and a second part that are separated from each other, a display area arranged in the first part, a peripheral area arranged in the second part, and the display area and the surrounding area. Disclosed is a display device that includes a substrate that connects regions and includes a bending region, and a display portion disposed in the display region, wherein one surface of the second portion is fixed to the substrate.

본 실시예에 있어서, 상기 제1부분은 상기 제2부분이 삽입되는 삽입홈을 포함할 수 있다. In this embodiment, the first part may include an insertion groove into which the second part is inserted.

본 실시예에 있어서, 상기 삽입홈에 배치되는 보호부재를 더 포함할 수 있다. In this embodiment, a protective member disposed in the insertion groove may be further included.

본 실시예에 있어서, 상기 제1부분의 평면의 테두리 중 일부는 상기 표시영역의 평면 형상과 중첩할 수 있다. In this embodiment, a portion of the planar edge of the first portion may overlap the planar shape of the display area.

본 실시예에 있어서, 상기 제2부분의 적어도 일부분은 평면 상에서 상기 표시영역과 중첩될 수 있다. In this embodiment, at least a portion of the second portion may overlap the display area on a plane.

본 실시예에 있어서, 상기 벤딩영역에 대응되도록 상기 기판 상에 배치된 보호층을 더 포함할 수 있다. In this embodiment, a protective layer disposed on the substrate to correspond to the bending area may be further included.

본 실시예에 있어서, 상기 제1부분의 평면 형상의 크기는 상기 제2부분의 평면 형상의 크기보다 클 수 있다. In this embodiment, the size of the planar shape of the first portion may be larger than the size of the planar shape of the second portion.

본 실시예에 있어서, 상기 제1부분의 경계 중 적어도 일부는 상기 표시영역의 하부에 배치될 수 있다. In this embodiment, at least a portion of the boundary of the first portion may be disposed below the display area.

본 실시예에 있어서, 상기 제2부분의 경계 중 적어도 일부는 상기 표시영역의 하부에 배치될 수 있다. In this embodiment, at least a portion of the boundary of the second portion may be disposed below the display area.

본 실시예에 있어서, 평면 상에서 상기 표시영역의 경계는 상기 제1부분의 경계 내부에 배치될 수 있다. In this embodiment, the boundary of the display area on a plane may be disposed inside the boundary of the first portion.

본 발명의 다른 실시예는, 서로 분리되는 제1부분과 제2부분을 포함한 지지기판과, 상기 지지기판 상에 배치되어 상기 제1부분과 상기 제2부분 사이에 배치되는 영역이 벤딩되는 기판을 포함하고, 서로 마주보는 상기 제2부분의 일면과 상기 제2부분의 다른 면은 상기 기판에 부착된 표시 장치를 개시한다. Another embodiment of the present invention includes a support substrate including a first part and a second part that are separated from each other, and a substrate disposed on the support substrate and having a bent area disposed between the first part and the second part. and one side of the second portion facing each other and the other side of the second portion facing each other to form a display device attached to the substrate.

본 실시예에 있어서, 상기 제2부분의 다른 면과 상기 기판 사이에 배치되는 접착부재를 더 포함할 수 있다. In this embodiment, an adhesive member disposed between the other side of the second portion and the substrate may be further included.

본 실시예에 있어서, 상기 제2부분은 상기 제1부분의 내부에 배치될 수 있다. In this embodiment, the second part may be disposed inside the first part.

본 실시예에 있어서, 상기 기판은 표시부가 배치되는 표시영역과 상기 표시영역과 인접하는 주변영역을 포함할 수 있다. In this embodiment, the substrate may include a display area where the display unit is disposed and a peripheral area adjacent to the display area.

본 실시예에 있어서, 상기 제2부분의 적어도 일부분은 평면 상에서 볼 때 상기 표시영역과 서로 중첩될 수 있다. In this embodiment, at least a portion of the second portion may overlap the display area when viewed from a plan view.

본 실시예에 있어서, 상기 표시영역의 경계는 상기 제2부분 상에 배치될 수 있다. In this embodiment, the border of the display area may be disposed on the second portion.

본 실시예에 있어서, 상기 제2부분과 상기 제1부분 사이에 배치되는 보호부재를 더 포함할 수 있다. In this embodiment, a protective member disposed between the second part and the first part may be further included.

본 실시예에 있어서, 벤딩되는 상기 기판 부분에 배치되는 충진재를 더 포함할 수 있다. In this embodiment, a filler disposed on the portion of the substrate that is bent may be further included.

본 발명의 다른 측면은, 서로 구분되는 제1부분 및 제2부분을 포함하는 지지기판과, 상기 제1부분과 상기 제2부분 상에 배치되며, 표시영역을 포함하는 기판과, 상기 표시영역에 배치된 표시부를 포함하고, 상기 제2부분은 상기 기판에 부착되고, 상기 제2부분의 적어도 일부분은 평면 상에서 볼 때 상기 표시영역과 중첩되도록 배치된 표시 장치를 개시한다.Another aspect of the present invention includes a support substrate including a first portion and a second portion that are distinct from each other, a substrate disposed on the first portion and the second portion and including a display area, and the display area Disclosed is a display device comprising a display unit arranged, the second part attached to the substrate, and at least a portion of the second part overlapped with the display area when viewed from a plan view.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages in addition to those described above will become apparent from the following drawings, claims and detailed description of the invention.

본 발명의 실시예들에 관한 표시 장치는 표시 패널의 저장공간을 최소화하는 것이 가능하다. 본 발명의 실시예들에 관한 표시 장치는 두께를 저감시키는 것이 가능하다. Display devices according to embodiments of the present invention can minimize the storage space of the display panel. It is possible to reduce the thickness of display devices according to embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ´선을 따라 취한 단면도이다.
도 3 및 도 4는 도 1에 도시된 표시 패널을 보여주는 회로도이다.
도 5는 도 1에 도시된 표시 장치가 벤딩된 모습을 개략적으로 보여주는 단면도이다.
도 6a 및 도 6b는 도 5에 도시된 지지기판의 하면을 개략적으로 보여주는 배면도이다.
도 7a 내지 도 7e는 도 5에 도시된 표시 장치를 제조하는 방법을 개략적으로 보여주는 순서도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 표시 패널의 일부를 개략적으로 보여주는 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널의 일부를 개략적으로 보여주는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널의 일부를 개략적으로 보여주는 단면도이다.1 is a plan view showing a display device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II′ of FIG. 1.
3 and 4 are circuit diagrams showing the display panel shown in FIG. 1.
FIG. 5 is a cross-sectional view schematically showing the display device shown in FIG. 1 in a bent state.
FIGS. 6A and 6B are rear views schematically showing the lower surface of the support substrate shown in FIG. 5.
FIGS. 7A to 7E are flowcharts schematically showing a method of manufacturing the display device shown in FIG. 5 .
Figure 8 is a cross-sectional view schematically showing a portion of a display panel of a display device according to another embodiment of the present invention.
9 is a cross-sectional view schematically showing a portion of a display panel of a display device according to another embodiment of the present invention.
FIG. 10 is a cross-sectional view schematically showing a portion of a display panel of a display device according to another embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can be modified in various ways and can have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. The effects and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. When describing with reference to the drawings, identical or corresponding components will be assigned the same reference numerals and redundant description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are used not in a limiting sense but for the purpose of distinguishing one component from another component.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, singular terms include plural terms unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that the features or components described in the specification exist, and do not exclude in advance the possibility of adding one or more other features or components.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part of a film, region, component, etc. is said to be on or on another part, it is not only the case where it is directly on top of the other part, but also when another film, region, component, etc. is interposed between them. Also includes cases where there are.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the sizes of components may be exaggerated or reduced for convenience of explanation. For example, the size and thickness of each component shown in the drawings are shown arbitrarily for convenience of explanation, so the present invention is not necessarily limited to what is shown.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In the following embodiments, the x-axis, y-axis, and z-axis are not limited to the three axes in the Cartesian coordinate system, but can be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may also refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.In cases where an embodiment can be implemented differently, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially at the same time, or may be performed in an order opposite to that in which they are described.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 보여주는 평면도이다.1 is a plan view showing a display device according to an embodiment of the present invention.

도 1을 참고하면, 표시 장치(DP)는 표시 패널(1), 표시 회로 보드(51), 표시 구동부(52) 및 터치 센서 구동부(53)을 포함할 수 있다. 표시 패널(1)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(1)은 유기 발광층을 포함하는 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 소자(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다.Referring to FIG. 1 , the display device DP may include a display panel 1, a display circuit board 51, a display driver 52, and a touch sensor driver 53. The display panel 1 may be a light emitting display panel including a light emitting element. For example, the display panel 1 includes an organic light emitting display panel using an organic light emitting diode including an organic light emitting layer, a micro light emitting diode display panel using a micro LED, and a quantum dot light emitting layer. It may be a quantum dot light emitting display panel using a quantum dot light emitting diode, or an inorganic light emitting display panel using an inorganic light emitting device including an inorganic semiconductor.

표시 패널(1)은 유연성이 있어 쉽게 구부러지거나 접히거나 말릴 수 있는 플렉시블(flexible) 표시 패널일 수 있다. 예를 들어, 표시 패널(1)은 접고 펼 수 있는 폴더블(foldable) 표시 패널, 표시면이 구부러진 커브드(curved) 표시 패널, 표시면 이외의 영역이 구부러진 벤디드(bended) 표시 패널, 말거나 펼 수 있는 롤러블(rollable) 표시 패널, 및 연신 가능한 스트레처블(stretchable) 표시 패널일 수 있다.The display panel 1 may be a flexible display panel that is flexible and can be easily bent, folded, or rolled. For example, the display panel 1 may be a foldable display panel that can be folded and unfolded, a curved display panel in which the display surface is curved, a bended display panel in which the area other than the display surface is curved, etc. It may be a rollable display panel that can be unfolded, and a stretchable display panel that can be stretched.

표시 패널(1)은 투명하게 구현되어 표시 패널(1)의 하면에 배치되는 사물이나 배경을 표시 패널(1)의 상면에서 볼 수 있는 투명 표시 패널일 수 있다. 또는, 표시 패널(1)은 표시 패널(1)의 상면의 사물 또는 배경을 반사할 수 있는 반사형 표시 패널일 수 있다.The display panel 1 may be transparent so that objects or backgrounds placed on the lower surface of the display panel 1 can be viewed from the upper surface of the display panel 1 . Alternatively, the display panel 1 may be a reflective display panel capable of reflecting an object or background on the upper surface of the display panel 1.

상기와 같은 표시 패널(1)은 이미지가 구현하는 표시영역(DA)과 표시영역(DA)을 감싸도록 배치된 주변영역(PA)을 포함할 수 있다. 이러한 주변영역(PA)에는 별도의 구동회로, 패드 등이 배치될 수 있다. The display panel 1 as described above may include a display area (DA) in which an image is implemented and a peripheral area (PA) arranged to surround the display area (DA). Separate driving circuits, pads, etc. may be placed in this peripheral area (PA).

또한, 표시 패널(1)은 표시영역(DA)에 배치되는 제1영역(1A), 벤딩축(BAX)을 중심으로 벤딩되는 벤딩영역(BA) 및 벤딩영역(BA)과 연결되며 표시 회로 보드(51)와 연결되는 제2영역(2A)을 포함할 수 있다. 이러한 경우 제2영역(2A) 및 벤딩영역(BA)은 주변영역(PA)에 포함될 수 있으며, 이미지가 구현되지 않을 수 있다. 제1영역(1A)과 연결되는 벤딩영역(BA)은 제1영역(1A)의 일변의 길이보다 작게 형성될 수 있다. 즉, 도 1의 X축 방향으로 측정한 벤딩영역(BA)의 폭은 제1영역(1A)으로부터 제2영역(2A) 측으로 갈수록 작아지다가 일정한 영역에서는 일정할 수 있다.In addition, the display panel 1 is connected to a first area 1A disposed in the display area DA, a bending area BA bent around the bending axis BAX, and a display circuit board. It may include a second area (2A) connected to (51). In this case, the second area (2A) and the bending area (BA) may be included in the peripheral area (PA), and an image may not be implemented. The bending area BA connected to the first area 1A may be formed to be smaller than the length of one side of the first area 1A. That is, the width of the bending area BA measured in the

표시 패널(1)의 일 측 가장자리에는 표시 회로 보드(51)가 부착될 수 있다. 표시 회로 보드(51)의 일 측은 이방성 도전 필름(anisotropic conductive film)을 이용하여 표시 패널(1)의 일 측 가장자리에 부착될 수 있다. A display circuit board 51 may be attached to one edge of the display panel 1. One side of the display circuit board 51 may be attached to one edge of the display panel 1 using an anisotropic conductive film.

표시 구동부(52)는 표시 회로 보드(51) 상에 배치될 수 있다. 표시 구동부(52)는 제어 신호들과 전원 전압들을 인가 받고, 표시 패널(1)을 구동하기 위한 신호들과 전압들을 생성하여 출력할 수 있다. 표시 구동부(52)는 집적회로(integrated circuit, IC)로 형성될 수 있다. The display driver 52 may be disposed on the display circuit board 51 . The display driver 52 may receive control signals and power voltages, generate and output signals and voltages for driving the display panel 1. The display driver 52 may be formed as an integrated circuit (IC).

표시 회로 보드(51)는 표시 패널(1)에 부착될 수 있다. 이때, 표시 회로 보드(51)와 표시 패널(1)은 이방성 도전 필름을 이용하여 서로 부착될 수 있다. 표시 회로 보드(51)는 구부러질 수 있는 연성 인쇄 회로 보드(flexible printed circuit board, FPCB) 또는 단단하여 잘 구부러지지 않는 강성 인쇄 회로 보드(rigid printed circuit board, PCB)와 연성 인쇄 회로 보드를 모두 포함하는 복합 인쇄 회로 보드일 수 있다. The display circuit board 51 may be attached to the display panel 1. At this time, the display circuit board 51 and the display panel 1 may be attached to each other using an anisotropic conductive film. The display circuit board 51 includes both a flexible printed circuit board (FPCB) that can be bent, or a rigid printed circuit board (PCB) that is hard and does not bend easily, and a flexible printed circuit board. It may be a composite printed circuit board that

표시 회로 보드(51) 상에는 터치 센서 구동부(53)가 배치될 수 있다. 터치 센서 구동부(53)는 집적회로로 형성될 수 있다. 터치 센서 구동부(53)는 표시 회로 보드(51) 상에 부착될 수 있다. 터치 센서 구동부(53)는 표시 회로 보드(51)를 통해 표시 패널(1)의 터치전극층의 터치 전극들에 전기적으로 연결될 수 있다. A touch sensor driver 53 may be disposed on the display circuit board 51. The touch sensor driver 53 may be formed as an integrated circuit. The touch sensor driver 53 may be attached to the display circuit board 51 . The touch sensor driver 53 may be electrically connected to touch electrodes of the touch electrode layer of the display panel 1 through the display circuit board 51 .

표시 패널(1)의 터치전극층은 저항막 방식, 정전 용량 방식 등 여러가지 터치 방식 중 적어도 하나를 이용하여 사용자의 터치 입력을 감지할 수 있다. 예를 들어, 표시 패널(1)의 터치전극층이 정전 용량 방식으로 사용자의 터치 입력을 감지하는 경우, 터치 센서 구동부(53)는 터치 전극들 중 구동 전극들에 구동 신호들을 인가하고, 터치 전극들 중 감지 전극들을 통해 구동 전극들과 감지 전극들 사이의 상호 정전 용량(mutual capacitance, 이하 "상호 용량"으로 칭함)들에 충전된 전압들을 감지함으로써, 사용자의 터치 여부를 판단할 수 있다. 사용자의 터치는 접촉 터치와 근접 터치를 포함할 수 있다. 접촉 터치는 사용자의 손가락 또는 펜 등의 물체가 터치전극층 상에 배치되는 커버 부재에 직접 접촉하는 것을 가리킨다. 근접 터치는 호버링(hovering)과 같이, 사용자의 손가락 또는 펜 등의 물체가 커버 부재 상에 근접하게 떨어져 위치하는 것을 가리킨다. 터치 센서 구동부(53)는 감지된 전압들에 따라 센서 데이터를 상기 메인 프로세서로 전송하며, 상기 메인 프로세서는 센서 데이터를 분석함으로써, 터치 입력이 발생한 터치 좌표를 산출할 수 있다.The touch electrode layer of the display panel 1 can detect a user's touch input using at least one of various touch methods, such as a resistive method and a capacitive method. For example, when the touch electrode layer of the display panel 1 detects the user's touch input in a capacitive manner, the touch sensor driver 53 applies driving signals to the driving electrodes among the touch electrodes, and the touch electrodes By detecting voltages charged in mutual capacitances (hereinafter referred to as “mutual capacitance”) between the driving electrodes and the sensing electrodes through the middle sensing electrodes, it is possible to determine whether the user has touched the device. The user's touch may include contact touch and proximity touch. Contact touch refers to direct contact of an object such as a user's finger or pen to a cover member disposed on a touch electrode layer. A close touch refers to an object, such as a user's finger or a pen, being positioned close to the cover member, such as hovering. The touch sensor driver 53 transmits sensor data to the main processor according to the sensed voltages, and the main processor analyzes the sensor data to calculate the touch coordinates where the touch input occurred.

표시 회로 보드(51) 상에는 표시 패널(1)의 화소들, 스캔 구동부, 및 표시 구동부(52)를 구동하기 위한 구동 전압들을 공급하기 위한 전원 공급부가 추가로 배치될 수 있다. 또는, 전원 공급부는 표시 구동부(52)와 통합될 수 있으며, 이 경우 표시 구동부(52)와 전원 공급부는 하나의 집적회로로 형성될 수 있다.A power supply unit for supplying driving voltages for driving the pixels of the display panel 1, the scan driver, and the display driver 52 may be additionally disposed on the display circuit board 51. Alternatively, the power supply unit may be integrated with the display driver 52, and in this case, the display driver 52 and the power supply unit may be formed as one integrated circuit.

도 2는 도 1의 Ⅱ-Ⅱ´선을 따라 취한 단면도이다. FIG. 2 is a cross-sectional view taken along line II-II′ of FIG. 1.

도 2를 참고하면, 표시 패널(1)은 베이스기판(미표기), 버퍼층(11), 회로층(미표기) 및 표시요소층(미표기)을 포함하는 표시부(ELS)를 포함할 수 있다. 또한, 표시 패널(1)은 상기 표시요소층을 차폐시키는 봉지부재(미도시)를 포함할 수 있다. Referring to FIG. 2 , the display panel 1 may include a display portion (ELS) including a base substrate (not shown), a buffer layer 11, a circuit layer (not shown), and a display element layer (not shown). Additionally, the display panel 1 may include an encapsulation member (not shown) that shields the display element layer.

상기 베이스기판은 유리, 석영 및/또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 베이스기판은 기판(10b) 및 지지기판(10a)을 포함할 수 있다. 이때, 지지기판(10a)은 유리 및/또는 석영 등의 절연물질을 포함할 수 있다. 지지기판(10a)은 서로 분리되는 부분을 포함할 수 있다. 예를 들면, 지지기판(10a)은 2개로 분리되거나 3개로 분리될 수 있다. The base substrate may be made of an insulating material such as glass, quartz, and/or polymer resin. The base substrate may include a substrate 10b and a support substrate 10a. At this time, the support substrate 10a may include an insulating material such as glass and/or quartz. The support substrate 10a may include parts that are separated from each other. For example, the support substrate 10a may be divided into two or three pieces.

기판(10b)은 고분자 수지 등의 절연물질을 포함할 수 있다. 이때, 기판(10b)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 기판(10b)이 고분자 수지 등의 절연물질을 포함하는 경우 기판(10b)은 유기물을 포함하는 층 및 무기물을 포함하는 층이 교번하여 적층된 구조를 가질 수 있다. 예를 들면, 기판은 폴리이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리아릴레이트, 폴리카보네이트, 폴리에테르이미드 및 폴리에테르술폰 중 어느 하나를 포함하는 유기물층과 실리콘옥사이드, 실리콘옥시나이트라이드, 실리콘나이트라이드 및 비정질 실리콘 중 적어도 하나를 포함하는 무기물층을 포함할 수 있다.The substrate 10b may include an insulating material such as polymer resin. At this time, the substrate 10b may be a flexible substrate capable of bending, folding, rolling, etc. When the substrate 10b includes an insulating material such as polymer resin, the substrate 10b may have a structure in which layers containing an organic material and layers containing an inorganic material are alternately stacked. For example, the substrate may include an organic material layer containing any one of polyimide, polyethylene naphthalate, polyethylene terephthalate, polyarylate, polycarbonate, polyetherimide, and polyethersulfone, and silicon oxide, silicon oxynitride, and silicon nitride. and an inorganic layer containing at least one of amorphous silicon.

버퍼층(11)은 기판(10) 상에 위치하여, 기판(10)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(10) 상에 평탄면을 제공할 수 있다. 버퍼층(11)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(10)과 버퍼층(11) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(11)은 실리콘 산화물(SiO₂) 또는 실리콘 질화물(SiN_x)으로 구비될 수 있다. 버퍼층(11)은 제1버퍼층(11a) 및 제2버퍼층(11b)이 적층되도록 구비될 수 있다. The buffer layer 11 is located on the substrate 10 and can reduce or block penetration of foreign substances, moisture, or external air from the lower part of the substrate 10 and provide a flat surface on the substrate 10. The buffer layer 11 may include an inorganic material such as oxide or nitride, an organic material, or an organic-inorganic composite, and may have a single-layer or multi-layer structure of an inorganic material and an organic material. A barrier layer (not shown) that blocks penetration of external air may be further included between the substrate 10 and the buffer layer 11. In some embodiments, the buffer layer 11 may be made of silicon oxide (SiO ₂ ) or silicon nitride (SiN _x ). The buffer layer 11 may be provided by stacking a first buffer layer 11a and a second buffer layer 11b.

상기 회로층은 버퍼층(11) 상에 배치되며, 화소회로(PC), 제1게이트절연층(12), 제2게이트절연층(13), 층간절연층(15), 및 평탄화층(17)을 포함할 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다.The circuit layer is disposed on the buffer layer 11, and includes a pixel circuit (PC), a first gate insulating layer 12, a second gate insulating layer 13, an interlayer insulating layer 15, and a planarization layer 17. may include. The pixel circuit (PC) may include a thin film transistor (TFT) and a storage capacitor (Cst).

버퍼층(11) 상부에는 유기발광소자(OLED)와 연결되어 유기발광소자(OLED)를 구동하는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함할 수 있다. A thin film transistor (TFT) that is connected to the organic light emitting device (OLED) and drives the organic light emitting device (OLED) may be disposed on the buffer layer 11. The thin film transistor (TFT) may include a first semiconductor layer (A1), a first gate electrode (G1), a first source electrode (S1), and a first drain electrode (D1).

제1반도체층(A1)은 상기 버퍼층(11) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.The first semiconductor layer A1 is disposed on the buffer layer 11 and may include polysilicon. In another embodiment, the first semiconductor layer A1 may include amorphous silicon. In another embodiment, the first semiconductor layer (A1) is indium (In), gallium (Ga), stanium (Sn), zirconium (Zr), vanadium (V), hafnium (Hf), cadmium (Cd), and germanium. It may include an oxide of at least one material selected from the group including (Ge), chromium (Cr), titanium (Ti), and zinc (Zn). The first semiconductor layer A1 may include a channel region, a source region doped with impurities, and a drain region.

제1반도체층(A1)을 덮도록 제1게이트절연층(12)이 구비될 수 있다. 제1게이트절연층(12)은 실리콘 산화물(SiO₂), 실리콘 질화물(SiN_x), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO_x) 등과 같은 무기 절연물을 포함할 수 있다. 이때, 아연산화물(ZnO_x)은 산화아연(ZnO), 및/또는 과산화아연(ZnO₂)일 수 있다. 제1게이트절연층(12)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다. A first gate insulating layer 12 may be provided to cover the first semiconductor layer A1. The first gate insulating layer 12 is made of silicon oxide (SiO ₂ ), silicon nitride (SiN _x ), silicon oxynitride (SiON), aluminum oxide (Al ₂ O ₃ ), titanium oxide (TiO ₂ ), and tantalum oxide (Ta). ₂ O ₅ ), hafnium oxide (HfO ₂ ), or zinc oxide (ZnO _x ) may include an inorganic insulating material. At this time, zinc oxide (ZnO _x ) may be zinc oxide (ZnO) and/or zinc peroxide (ZnO ₂ ). The first gate insulating layer 12 may be a single layer or a multilayer containing the above-described inorganic insulating material.

제1게이트절연층(12) 상부에는 상기 제1반도체층(A1)과 각각 중첩되도록 제1게이트전극(G1)이 배치된다. 제1게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.A first gate electrode (G1) is disposed on the first gate insulating layer (12) to overlap the first semiconductor layer (A1). The first gate electrode (G1) contains molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc. and may be made of a single layer or multiple layers. For example, the first gate electrode G1 may be a single layer of Mo.

제2게이트절연층(13)은 상기 제1게이트전극(G1)을 덮도록 구비될 수 있다. 제2게이트절연층(13)은 실리콘 산화물(SiO₂), 실리콘 질화물(SiN_x), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO_x)등과 같은 무기 절연물을 포함할 수 있다. 이때, 아연산화물(ZnO_x)은 산화아연(ZnO), 및/또는 과산화아연(ZnO₂)일 수 있다. 제2게이트절연층(13)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.The second gate insulating layer 13 may be provided to cover the first gate electrode (G1). The second gate insulating layer 13 is made of silicon oxide (SiO ₂ ), silicon nitride (SiN _x ), silicon oxynitride (SiON), aluminum oxide (Al ₂ O ₃ ), titanium oxide (TiO ₂ ), and tantalum oxide (Ta). ₂ O ₅ ), hafnium oxide (HfO ₂ ), or zinc oxide (ZnO _x ) may include an inorganic insulating material. At this time, zinc oxide (ZnO _x ) may be zinc oxide (ZnO) and/or zinc peroxide (ZnO ₂ ). The second gate insulating layer 13 may be a single layer or a multilayer containing the above-described inorganic insulating material.

제2게이트절연층(13) 상부에는 스토리지 커패시터(Cst)의 제1상부 전극(CE2)이 배치될 수 있다. The first upper electrode (CE2) of the storage capacitor (Cst) may be disposed on the second gate insulating layer 13.

표시영역(DA)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(13)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 제1하부 전극(CE1)일 수 있다.In the display area DA, the first upper electrode CE2 may overlap the first gate electrode G1 below it. The first gate electrode (G1) and the first upper electrode (CE2) overlapping with the second gate insulating layer 13 therebetween may form a storage capacitor (Cst). The first gate electrode (G1) may be the first lower electrode (CE1) of the storage capacitor (Cst).

제1상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.The first upper electrode (CE2) is made of aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), and iridium ( Ir), chromium (Cr), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and/or copper (Cu), and may be a single layer or multiple layers of the foregoing materials. You can.

층간절연층(15)은 상기 제1상부 전극(CE2)을 덮도록 형성될 수 있다. 층간절연층(15)은 실리콘 산화물(SiO₂), 실리콘 질화물(SiN_x), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO_x)등을 포함할 수 있다. 이때, 아연산화물(ZnO_x)은 산화아연(ZnO), 및/또는 과산화아연(ZnO₂)일 수 있다. 층간절연층(15)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.The interlayer insulating layer 15 may be formed to cover the first upper electrode CE2. The interlayer insulating layer 15 is made of silicon oxide (SiO ₂ ), silicon nitride (SiN _x ), silicon oxynitride (SiON), aluminum oxide (Al ₂ O ₃ ), titanium oxide (TiO ₂ ), and tantalum oxide (Ta ₂ O ₅ ), hafnium oxide (HfO ₂ ), or zinc oxide (ZnO _x ). At this time, zinc oxide (ZnO _x ) may be zinc oxide (ZnO) and/or zinc peroxide (ZnO ₂ ). The interlayer insulating layer 15 may be a single layer or a multilayer containing the above-described inorganic insulating material.

제1소스전극(S1) 및 제1드레인전극(D1)은 층간절연층(15) 상에 배치된다. 제1소스전극(S1) 및 제1드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1소스전극(S1)과 제1드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. The first source electrode (S1) and the first drain electrode (D1) are disposed on the interlayer insulating layer (15). The first source electrode (S1) and the first drain electrode (D1) may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), etc., and the above materials It may be formed as a multi-layer or single layer containing. For example, the first source electrode (S1) and the first drain electrode (D1) may have a multilayer structure of Ti/Al/Ti.

제1소스전극(S1)과 제1드레인전극(D1)를 덮도록 평탄화층(17)이 배치될 수 있다. 평탄화층(17)은 그 상부에 배치되는 화소전극(21)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. The planarization layer 17 may be disposed to cover the first source electrode (S1) and the first drain electrode (D1). The planarization layer 17 may have a flat top surface so that the pixel electrode 21 disposed on it can be formed flat.

평탄화층(17)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 이러한, 평탄화층(17)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(17)은 실리콘 산화물(SiO₂), 실리콘 질화물(SiN_x), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO_x) 등과 같은 무기 절연물을 포함할 수 있다. 이때, 아연산화물(ZnO_x)은 산화아연(ZnO), 및/또는 과산화아연(ZnO₂)일 수 있다. 평탄화층(17)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.The planarization layer 17 may include an organic material or an inorganic material and may have a single-layer structure or a multi-layer structure. The planarization layer 17 is made of general-purpose polymers such as BCB (Benzocyclobutene), polyimide, HMDSO (Hexamethyldisiloxane), Polymethylmethacrylate (PMMA), and polystyrene, polymer derivatives with phenolic groups, acrylic polymers, and imide-based polymers. It may include polymers, aryl ether-based polymers, amide-based polymers, fluorine-based polymers, p-xylene-based polymers, or vinyl alcohol-based polymers. Meanwhile, the planarization layer 17 is made of silicon oxide (SiO ₂ ), silicon nitride (SiN _x ), silicon oxynitride (SiON), aluminum oxide (Al ₂ O ₃ ), titanium oxide (TiO ₂ ), and tantalum oxide (Ta ₂ It may include an inorganic insulating material such as O ₅ ), hafnium oxide (HfO ₂ ), or zinc oxide (ZnO _x ). At this time, zinc oxide (ZnO _x ) may be zinc oxide (ZnO) and/or zinc peroxide (ZnO ₂ ). When forming the planarization layer 17, chemical and mechanical polishing may be performed on the top surface of the layer to provide a flat top surface after forming the layer.

평탄화층(17)은 박막트랜지스터(TFT)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 비아홀을 가지며, 화소전극(21)은 이 비아홀을 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. The planarization layer 17 has a via hole that exposes either the first source electrode (S1) or the first drain electrode (D1) of the thin film transistor (TFT), and the pixel electrode 21 exposes the first source electrode through this via hole. It may be electrically connected to the thin film transistor (TFT) by contacting the electrode (S1) or the first drain electrode (D1).

화소전극(21)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In₂O₃: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 화소전극(21)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 화소전극(21)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In₂O₃로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 화소전극(21) 은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.The pixel electrode 21 is made of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In ₂ O ₃ ), and indium. It may include a conductive oxide such as gallium oxide (IGO) or aluminum zinc oxide (AZO). The pixel electrode 21 is made of silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), and iridium (Ir). , may include a reflective film containing chromium (Cr) or a compound thereof. For example, the pixel electrode 21 may have a structure having films formed of ITO, IZO, ZnO, or In ₂ O ₃ above and below the above-described reflective film. In this case, the pixel electrode 21 may have a laminated structure of ITO/Ag/ITO.

화소정의막(19)은 평탄화층(17) 상에서, 화소전극(21)의 가장자리를 덮으며, 화소전극(21)의 중앙부를 노출하는 제1개구(OP1)를 구비할 수 있다. 제1개구(OP1)에 의해서 유기발광소자(OLED)의 발광영역, 즉, 부화소(Pm)의 크기 및 형상이 정의된다. The pixel defining film 19 covers the edges of the pixel electrode 21 on the planarization layer 17 and may have a first opening OP1 exposing the central portion of the pixel electrode 21. The size and shape of the light-emitting area of the organic light-emitting device (OLED), that is, the sub-pixel (Pm), are defined by the first opening (OP1).

화소정의막(19)은 화소전극(21)의 가장자리와 화소전극(21) 상부의 대향전극(23)의 사이의 거리를 증가시킴으로써 화소전극(21)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(19)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. The pixel definition film 19 prevents arcs, etc. from occurring at the edge of the pixel electrode 21 by increasing the distance between the edge of the pixel electrode 21 and the counter electrode 23 on the top of the pixel electrode 21. can play a role. The pixel defining layer 19 is made of an organic insulating material such as polyimide, polyamide, acrylic resin, benzocyclobutene, HMDSO (hexamethyldisiloxane), and phenol resin, and may be formed by a method such as spin coating.

화소정의막(19)의 제1개구(OP1)의 내부에는 화소전극(21)에 각각 대응되도록 형성된 발광층(22b)이 배치된다. 발광층(22b)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.Inside the first opening OP1 of the pixel defining layer 19, light emitting layers 22b formed to correspond to the pixel electrodes 21 are disposed. The light-emitting layer 22b may include a high-molecular material or a low-molecular material, and may emit red, green, blue, or white light.

발광층(22b)의 상부 및/또는 하부에는 유기 기능층(22e)이 배치될 수 있다. 유기 기능층(22e)은 제1기능층(22a) 및/또는 제2기능층(22c)를 포함할 수 있다. 제1기능층(22a) 또는 제2기능층(22c)는 생략될 수 있다.An organic functional layer 22e may be disposed on and/or below the light emitting layer 22b. The organic functional layer 22e may include a first functional layer 22a and/or a second functional layer 22c. The first functional layer 22a or the second functional layer 22c may be omitted.

제1기능층(22a)은 발광층(22b)의 하부에 배치될 수 있다. 제1기능층(22a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(22a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(22a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(22a)은 표시영역(DA)과 컴포넌트영역(CA)에 포함된 유기발광소자(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다. The first functional layer 22a may be disposed below the light emitting layer 22b. The first functional layer 22a may be a single layer or a multi-layer made of organic material. The first functional layer 22a may be a hole transport layer (HTL) with a single-layer structure. Alternatively, the first functional layer 22a may include a hole injection layer (HIL) and a hole transport layer (HTL). The first functional layer 22a may be formed integrally with the organic light emitting devices (OLED, OLED') included in the display area (DA) and the component area (CA).

제2기능층(22c)은 상기 발광층(22b) 상부에 배치될 수 있다. 제2기능층(22c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(22c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(22c)은 표시영역(DA)에 포함된 유기발광소자(OLED들에 대응되도록 일체로 형성될 수 있다. The second functional layer 22c may be disposed on the light emitting layer 22b. The second functional layer 22c may be a single layer or a multi-layer made of organic material. The second functional layer 22c may include an electron transport layer (ETL) and/or an electron injection layer (EIL). The second functional layer 22c may be formed integrally with the organic light emitting devices (OLEDs) included in the display area DA.

제2기능층(22c) 상부에는 대향전극(23)이 배치된다. 대향전극(23)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(23)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(23)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In₂O₃과 같은 층을 더 포함할 수 있다. 대향전극(23)은 표시영역(DA)에 포함된 유기발광소자(OLED)들에 대응되도록 일체로 형성될 수 있다. A counter electrode 23 is disposed on the second functional layer 22c. The counter electrode 23 may include a conductive material with a low work function. For example, the counter electrode 23 is made of silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), and iridium ( It may include a (semi) transparent layer containing Ir), chromium (Cr), lithium (Li), calcium (Ca), or an alloy thereof. Alternatively, the counter electrode 23 may further include a layer such as ITO, IZO, ZnO, or In ₂ O ₃ on the (semi) transparent layer containing the above-mentioned material. The counter electrode 23 may be formed integrally with the organic light emitting devices (OLEDs) included in the display area DA.

표시영역(DA)에 형성된 화소전극(21)으로부터 대향전극(23)까지의 층들은 유기발광소자(OLED)를 이룰 수 있다. The layers from the pixel electrode 21 to the counter electrode 23 formed in the display area DA may form an organic light emitting device (OLED).

대향전극(23) 상에는 유기물질을 포함하는 상부층(50)이 형성될 수 있다. 상부층(50)은 대향전극(23)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(50)은 대향전극(23) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(50)은 굴절율이 서로 다른 층들이 적층되어 구비될 수 있다. 예컨대, 상부층(50)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.An upper layer 50 containing an organic material may be formed on the counter electrode 23. The upper layer 50 may be a layer provided to protect the counter electrode 23 and increase light extraction efficiency. The upper layer 50 may include an organic material with a higher refractive index than the counter electrode 23. Alternatively, the upper layer 50 may be provided by stacking layers with different refractive indices. For example, the upper layer 50 may be provided by stacking a high refractive index layer/low refractive index layer/high refractive index layer. At this time, the refractive index of the high refractive index layer may be 1.7 or more, and the refractive index of the low refractive index layer may be 1.3 or less.

상부층(50)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(50)은 추가적으로 실리콘 산화물(SiO₂), 실리콘 질화물(SiN_x)와 같은 무기 절연물을 포함할 수 있다. 이러한 상부층(50)은 필요에 따라 생략하는 것도 가능하다. 다만, 이하에서는 설명의 편의를 위하여 대향전극(23) 상에 상부층(50)이 배치되는 경우를 중심으로 상세히 설명하기로 한다. The upper layer 50 may additionally include LiF. Alternatively, the upper layer 50 may additionally include an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiN _x ). This upper layer 50 can also be omitted if necessary. However, for convenience of explanation, hereinafter, the detailed description will focus on the case where the upper layer 50 is disposed on the counter electrode 23.

상기와 같은 표시 장치(DP)는 도면에 도시되어 있지는 않지만 상기 봉지부재는 상부층(50)을 차폐할 수 있다. 이때, 상기 봉지부재는 상부층(50)을 차폐하는 박막 봉지층(60)를 포함하는 것도 가능하다. Although the display device DP as described above is not shown in the drawing, the encapsulation member may shield the upper layer 50. At this time, the encapsulation member may also include a thin film encapsulation layer 60 that shields the upper layer 50.

이러한 박막 봉지층(60)은 상부층(50) 상에 직접 접촉하도록 배치될 수 있다. 이때, 박막 봉지층(60)은 표시영역(DA) 및 주변영역(NDA)의 일부를 덮어, 외부의 습기 및 산소의 침투를 방지할 수 있다. 박막 봉지층(60)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 구비할 수 있다. 이하에서는 설명의 편의를 위하여 박막 봉지층(60)은 상부층(50) 상면에 순차적으로 적층되는 제1무기봉지층(61), 유기봉지층(62) 및 제2무기봉지층(63)을 포함하는 경우를 중심으로 상세히 설명하기로 한다. This thin film encapsulation layer 60 may be placed in direct contact with the upper layer 50. At this time, the thin film encapsulation layer 60 covers a portion of the display area DA and the peripheral area NDA to prevent penetration of external moisture and oxygen. The thin film encapsulation layer 60 may include at least one organic encapsulation layer and at least one inorganic encapsulation layer. Hereinafter, for convenience of explanation, the thin film encapsulation layer 60 includes a first inorganic encapsulation layer 61, an organic encapsulation layer 62, and a second inorganic encapsulation layer 63 sequentially stacked on the upper surface of the upper layer 50. We will explain in detail focusing on the case.

상기와 같은 경우 제1무기봉지층(61)은 상부층(50)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제1무기봉지층(61)은 그 하부의 구조물을 따라 형성되기에, 제1무기봉지층(61) 상면이 평탄하지 않게 된다. 유기봉지층(62)은 이러한 제1무기봉지층(61)을 덮는데, 제1무기봉지층(61)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(62)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(62)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(63)은 유기봉지층(62)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다.In the above case, the first inorganic encapsulation layer 61 covers the upper layer 50 and may include silicon oxide, silicon nitride, and/or silicon oxynitride. Since this first inorganic encapsulation layer 61 is formed along the structure below it, the upper surface of the first inorganic encapsulation layer 61 is not flat. The organic encapsulation layer 62 covers the first inorganic encapsulation layer 61, and unlike the first inorganic encapsulation layer 61, its upper surface can be substantially flat. Specifically, the organic encapsulation layer 62 may have a substantially flat upper surface in a portion corresponding to the display area DA. This organic encapsulation layer 62 may include one or more materials selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polycarbonate, polyimide, polyethylene sulfonate, polyoxymethylene, polyarylate, and hexamethyldisiloxane. there is. The second inorganic encapsulation layer 63 covers the organic encapsulation layer 62 and may include silicon oxide, silicon nitride, and/or silicon oxynitride.

상기와 같은 상기 박막 봉지층 상에는 터치전극층이 배치될 수 있다.A touch electrode layer may be disposed on the thin film encapsulation layer as described above.

도 3 및 도 4는 도 1에 도시된 표시 패널을 보여주는 회로도이다. 3 and 4 are circuit diagrams showing the display panel shown in FIG. 1.

도 3 및 도 4를 참고하면, 화소회로(PC)는 발광 소자(ED)와 연결되어 부화소들의 발광을 구현할 수 있다. 이때, 발광 소자(ED)는 상기 도 2에 도시된 유기발광소자(OLED)일 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다. Referring to Figures 3 and 4, the pixel circuit (PC) is connected to the light emitting element (ED) to implement light emission of subpixels. At this time, the light emitting device (ED) may be an organic light emitting device (OLED) shown in FIG. 2 above. The pixel circuit (PC) includes a driving thin film transistor (T1), a switching thin film transistor (T2), and a storage capacitor (Cst). The switching thin film transistor (T2) is connected to the scan line (SL) and the data line (DL), and the data signal ( Dm) is transmitted to the driving thin film transistor (T1).

스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.The storage capacitor (Cst) is connected to the switching thin film transistor (T2) and the driving voltage line (PL), and corresponds to the difference between the voltage received from the switching thin film transistor (T2) and the driving voltage (ELVDD) supplied to the driving voltage line (PL). Stores the voltage.

구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광 소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 발광 소자(ED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.The driving thin film transistor (T1) is connected to the driving voltage line (PL) and the storage capacitor (Cst), and provides a driving current flowing from the driving voltage line (PL) to the light emitting element (ED) in response to the voltage value stored in the storage capacitor (Cst). You can control it. The light emitting device (ED) can emit light with a predetermined brightness by driving current.

도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.In Figure 3, the case where the pixel circuit (PC) includes two thin film transistors and one storage capacitor is explained, but the present invention is not limited to this.

도 4를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다. Referring to FIG. 4, the pixel circuit (PC) includes a driving thin film transistor (T1), a switching thin film transistor (T2), a compensation thin film transistor (T3), a first initialization thin film transistor (T4), an operation control thin film transistor (T5), It may include a light emission control thin film transistor (T6) and a second initialization thin film transistor (T7).

도 4에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.Figure 4 shows a case where each pixel circuit (PC) is provided with signal lines (SL, SL-1, SL+1, EL, DL), initialization voltage line (VL), and driving voltage line (PL). The present invention is not limited to this. As another embodiment, at least one of the signal lines (SL, SL-1, SL+1, EL, DL) and/or the initialization voltage line (VL) may be shared by neighboring pixel circuits.

구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 소자(ED)에 구동 전류를 공급한다.The drain electrode of the driving thin film transistor T1 may be electrically connected to the light emitting element ED via the light emission control thin film transistor T6. The driving thin film transistor T1 receives the data signal Dm according to the switching operation of the switching thin film transistor T2 and supplies a driving current to the light emitting element ED.

스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. The gate electrode of the switching thin film transistor (T2) is connected to the scan line (SL), and the source electrode is connected to the data line (DL). The drain electrode of the switching thin film transistor (T2) is connected to the source electrode of the driving thin film transistor (T1) and can be connected to the driving voltage line (PL) via the operation control thin film transistor (T5).

스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.The switching thin-film transistor (T2) is turned on according to the scan signal (Sn) received through the scan line (SL) and transfers the data signal (Dm) transmitted through the data line (DL) to the source electrode of the driving thin-film transistor (T1). Performs a switching operation that transmits

보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.The gate electrode of the compensation thin film transistor T3 may be connected to the scan line SL. The source electrode of the compensation thin film transistor T3 may be connected to the drain electrode of the driving thin film transistor T1 and may be connected to the pixel electrode of the light emitting element ED via the emission control thin film transistor T6. The drain electrode of the compensation thin film transistor (T3) may be connected to one electrode of the storage capacitor (Cst), the source electrode of the first initialization thin film transistor (T4), and the gate electrode of the driving thin film transistor (T1). The compensation thin film transistor (T3) is turned on according to the scan signal (Sn) received through the scan line (SL) and connects the gate electrode and drain electrode of the driving thin film transistor (T1) to each other to form a driving thin film transistor ( T1) is connected with a diode.

제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.The gate electrode of the first initialization thin film transistor T4 may be connected to the previous scan line SL-1. The drain electrode of the first initialization thin film transistor T4 may be connected to the initialization voltage line VL. The source electrode of the first initialization thin film transistor (T4) may be connected to one electrode of the storage capacitor (Cst), the drain electrode of the compensation thin film transistor (T3), and the gate electrode of the driving thin film transistor (T1). The first initialization thin film transistor (T4) is turned on according to the previous scan signal (Sn-1) received through the previous scan line (SL-1) and applies the initialization voltage (Vint) to the gate electrode of the driving thin film transistor (T1). An initialization operation can be performed to initialize the voltage of the gate electrode of the driving thin film transistor T1.

동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.The gate electrode of the operation control thin film transistor T5 may be connected to the emission control line EL. The source electrode of the operation control thin film transistor T5 may be connected to the driving voltage line PL. The drain electrode of the operation control thin film transistor (T5) is connected to the source electrode of the driving thin film transistor (T1) and the drain electrode of the switching thin film transistor (T2).

발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 발광 소자(ED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광 소자(ED)에 전달되며, 발광 소자(ED)에 구동 전류가 흐르게 된다.The gate electrode of the emission control thin film transistor T6 may be connected to the emission control line EL. The source electrode of the emission control thin film transistor T6 may be connected to the drain electrode of the driving thin film transistor T1 and the source electrode of the compensation thin film transistor T3. The drain electrode of the light emission control thin film transistor T6 may be electrically connected to the pixel electrode of the light emitting element ED. The operation control thin film transistor (T5) and the light emission control thin film transistor (T6) are simultaneously turned on according to the light emission control signal (En) received through the light emission control line (EL), and the driving voltage (ELVDD) is applied to the light emitting element (ED). is transmitted, and the driving current flows to the light emitting element (ED).

제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 발광 소자(ED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 발광 소자(ED)의 화소전극을 초기화시킬 수 있다. The gate electrode of the second initialization thin film transistor T7 may then be connected to the scan line SL+1. The source electrode of the second initialization thin film transistor T7 may be connected to the pixel electrode of the light emitting device ED. The drain electrode of the second initialization thin film transistor T7 may be connected to the initialization voltage line VL. The second initialization thin film transistor T7 is then turned on according to the scan signal Sn+1 after being transmitted through the scan line SL+1 to initialize the pixel electrode of the light emitting device ED.

도 4에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.In FIG. 4, a case where the first initialization thin film transistor T4 and the second initialization thin film transistor T7 are connected to the previous scan line (SL-1) and the subsequent scan line (SL+1), respectively, is shown. However, the present invention It is not limited to this. As another embodiment, the first initialization thin film transistor T4 and the second initialization thin film transistor T7 are both connected to the previous scan line (SLn-1) and can be driven according to the previous scan signal (Sn-1). .

스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다. The other electrode of the storage capacitor (Cst) may be connected to the driving voltage line (PL). One electrode of the storage capacitor Cst may be connected to the gate electrode of the driving thin film transistor T1, the drain electrode of the compensation thin film transistor T3, and the source electrode of the first initialization thin film transistor T4.

발광 소자(ED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 발광 소자(ED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.The opposing electrode (eg, cathode) of the light emitting element (ED) is provided with a common voltage (ELVSS). The light emitting element (ED) receives a driving current from the driving thin film transistor (T1) and emits light.

화소회로(PC)는 도 3 및 도 4를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.The pixel circuit (PC) is not limited to the number and circuit design of thin film transistors and storage capacitors described with reference to FIGS. 3 and 4, and the number and circuit design can be changed in various ways.

도 5는 도 1에 도시된 표시 장치가 벤딩된 모습을 개략적으로 보여주는 단면도이다.FIG. 5 is a cross-sectional view schematically showing the display device shown in FIG. 1 in a bent state.

도 5를 참고하면, 표시 장치(DP)는 표시 패널(1), 광학적 기능층(POL) 및 커버부재(CV)를 포함할 수 있다. 이때, 표시 패널(1)은 박막 봉지층(60) 상에 배치되는 터치전극층(TS)을 포함할 수 있다. 이러한 터치전극층(TS)은 전극 패턴을 포함할 수 있으며, 패널 형태로 박막 봉지층(60) 상에 배치되거나 박막 봉지층(60) 상에 전극 패턴이 적층되는 형태일 수 있다. 터치전극층(TS)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. Referring to FIG. 5 , the display device DP may include a display panel 1, an optical functional layer (POL), and a cover member (CV). At this time, the display panel 1 may include a touch electrode layer TS disposed on the thin film encapsulation layer 60. This touch electrode layer TS may include an electrode pattern, and may be disposed on the thin film encapsulation layer 60 in the form of a panel or in a form in which the electrode pattern is stacked on the thin film encapsulation layer 60. The touch electrode layer (TS) can acquire coordinate information according to an external input, for example, a touch event.

광학적 기능층(POL)은 외부로부터 표시 장치(DP)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치(DP)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학적 기능층(POL)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.The optical functional layer (POL) can reduce the reflectance of light (external light) incident from the outside toward the display device DP and/or improve the color purity of light emitted from the display device DP. there is. In one embodiment, the optical functional layer (POL) may include a retarder and a polarizer. The phase retarder may be a film type or a liquid crystal coating type, and may include a λ/2 phase retarder and/or a λ/4 phase retarder. The polarizer may also be a film type or a liquid crystal coating type. The film type may include a stretched synthetic resin film, and the liquid crystal coating type may include liquid crystals arranged in a predetermined arrangement. The phase retarder and polarizer may further include a protective film.

다른 실시예로서 광학적 기능층(POL)은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 입자들(예를 들면, 산란체)을 포함할 수 있다. As another example, the functional optical layer (POL) may include a black matrix and color filters. Color filters may be arranged taking into account the color of light emitted from each pixel of the display panel 1. Each of the color filters may contain red, green, or blue pigments or dyes. Alternatively, each of the color filters may further include quantum dots in addition to the pigments or dyes described above. Alternatively, some of the color filters may not contain the pigments or dyes described above, but may contain particles (eg, scatterers) such as titanium oxide.

또 다른 실시예로, 광학적 기능층(POL)은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.In another example, the functional optical layer (POL) may include a destructive interference structure. The destructive interference structure may include a first reflective layer and a second reflective layer disposed on different layers. The first reflected light and the second reflected light reflected from the first reflective layer and the second reflective layer, respectively, may interfere destructively, and thus the external light reflectance may be reduced.

터치전극층(TS) 및 광학적 기능층(POL) 사이에는 접착 부재가 배치될 수 있다. 상기 접착 부재는 당 기술분야에 알려진 일반적인 것을 제한 없이 채용할 수 있다. 상기 접착 부재는 감압성 접착제(pressure sensitive adhesive, PSA)일 수 있다.An adhesive member may be disposed between the touch electrode layer (TS) and the optical functional layer (POL). The adhesive member may be any general type known in the art without limitation. The adhesive member may be a pressure sensitive adhesive (PSA).

커버부재(CV)는 강화 유리(Ultra Thin Glass, UTG), 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다. 이때, 커버부재(CV) 상부 또는 커버부재(CV)의 하부에는 광학적 기능층(POL)이 배치될 수 있다. 이하에서는 설명의 편의를 위하여 광학적 기능층(POL)은 커버부재(CV)의 하부에 배치되는 경우를 중심으로 상세히 설명하기로 한다. The cover member (CV) may be tempered glass (Ultra Thin Glass, UTG) or transparent polyimide (Colorless Polyimide, CPI). At this time, an optical functional layer (POL) may be disposed on the top of the cover member (CV) or on the bottom of the cover member (CV). Hereinafter, for convenience of explanation, the optical functional layer (POL) will be described in detail focusing on the case where it is disposed below the cover member (CV).

표시 패널(1)의 일부는 절곡되어 표시 패널(1)의 다른 부분과 중첩되도록 배치될 수 있다. 예를 들면, 표시 패널(1)은 벤딩영역(BA)에 배치된 기판(10b) 부분이 벤딩될 수 있다. 이때, 기판(10b)은 제1영역(1A), 벤딩영역(BA) 및 제2영역(2A)에 각각 배치되는 부분이 서로 일체로 형성될 수 있다. A portion of the display panel 1 may be bent and arranged to overlap another portion of the display panel 1. For example, the display panel 1 may be bent in a portion of the substrate 10b disposed in the bending area BA. At this time, the portions of the substrate 10b disposed in the first area 1A, the bending area BA, and the second area 2A may be formed integrally with each other.

상기와 같은 기판(10b)의 하부에 배치되는 지지기판(10a)은 서로 이격되도록 배치된 제1지지기판(10a-1) 및 제2지지기판(10a-2)을 포함할 수 있다. 이때, 제1지지기판(10a-1)에는 삽입홈(10a-1c)이 형성될 수 있다. 이러한 경우 제2지지기판(10a-2)은 삽입홈(10a-1c)에 삽입될 수 있다. The support substrate 10a disposed below the substrate 10b as described above may include a first support substrate 10a-1 and a second support substrate 10a-2 spaced apart from each other. At this time, insertion grooves 10a-1c may be formed in the first support substrate 10a-1. In this case, the second support substrate 10a-2 can be inserted into the insertion groove 10a-1c.

구체적으로 표시 패널(1)이 벤딩되는 경우 제2지지기판(10a-2) 상에는 접착부재(80)가 배치될 수 있다. Specifically, when the display panel 1 is bent, the adhesive member 80 may be disposed on the second support substrate 10a-2.

기판(10)은 벤딩영역(BA)에서 벤딩될 수 있다. 이때, 제1지지기판(10a-1)은 기판(10)의 하면을 보호하는 역할을 하기에, 자체적인 강성을 가질 수 있다. The substrate 10 may be bent in the bending area BA. At this time, the first support substrate 10a-1 serves to protect the lower surface of the substrate 10, so it can have its own rigidity.

본 발명의 실시예들은 제1영역(1A)에서의 하면의 일부와 제2영역(2A)에서의 하면의 적어도 일부가 마주보도록 기판(10)이 벤딩축을 중심으로 벤딩된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 상기 도면들에 도시되어 있는 것보다 벤딩영역(BA)에서의 곡률이 작거나, 벤딩영역(BA)에서의 곡률에 큰 변화는 없더라도 벤딩영역(BA)의 면적이 좁아, 제2영역(2A)에서의 하면이 제1영역(1A)에서의 하면과 마주보지 않을 수도 있는 등 다양한 변형이 가능함은 물론이다.Embodiments of the present invention illustrate that the substrate 10 is bent around the bending axis so that a portion of the lower surface in the first area 1A and at least a portion of the lower surface in the second area 2A face each other. The invention is not limited to this. For example, the curvature in the bending area (BA) is smaller than that shown in the drawings, or even if there is no significant change in the curvature in the bending area (BA), the area of the bending area (BA) is narrow, so that the second area (2A) Of course, various modifications are possible, such as the lower surface in ) may not face the lower surface in the first area (1A).

상기와 같이 벤딩된 기판(10b)의 일면에 배치된 제1지지기판(10a-1)과 제2지지기판(10a-2)은 서로 마주볼 수 있다. 이때, 제2지지기판(10a-2)은 제1지지기판(10a-1)에 형성된 삽입홈(10a-1c)에 삽입될 수 있다. The first support substrate 10a-1 and the second support substrate 10a-2 disposed on one side of the substrate 10b bent as described above may face each other. At this time, the second support substrate 10a-2 may be inserted into the insertion groove 10a-1c formed in the first support substrate 10a-1.

상기와 같은 경우 도 1에 도시된 표시영역(DA)은 제1지지기판(10a-1)의 상부에 배치될 수 있다. 이때, 평면 상에서 볼 때, 표시영역(DA)의 테두리(또는 경계)는 제1지지기판(10a-1)의 테두리(또는 경계) 내부에 배치될 수 있다. 평면 상에서 볼 때 제1지지기판(10a-1)의 평면 형상의 크기는 제2지지기판(10a-2)의 평면 형상의 크기보다 클 수 있다. In the above case, the display area DA shown in FIG. 1 may be disposed on the upper part of the first support substrate 10a-1. At this time, when viewed on a plane, the border (or border) of the display area DA may be disposed inside the border (or border) of the first support substrate 10a-1. When viewed from a plane, the size of the planar shape of the first support substrate 10a-1 may be larger than the size of the planar shape of the second support substrate 10a-2.

상기와 같은 경우 평면 상에서 볼 때 제2지지기판(10a-2)의 적어도 일부분은 도 1에 도시된 표시영역(DA)과 중첩되도록 배치될 수 있다. 예를 들면, 평면 상에서 볼 때 제2지지기판(10a-2)의 적어도 일부분은 표시영역(DA)의 내부에 배치될 수 있다. 이러한 경우 평면 상에서 볼 때 제2지지기판(10a-2)의 테두리(또는 경계) 중 적어도 일부는 표시영역(DA)의 테두리(또는 경계) 내부에 배치될 수 있다. In the above case, at least a portion of the second support substrate 10a-2 may be arranged to overlap the display area DA shown in FIG. 1 when viewed from a plan view. For example, when viewed in plan view, at least a portion of the second support substrate 10a-2 may be disposed inside the display area DA. In this case, at least a portion of the edge (or border) of the second support substrate 10a-2 may be disposed inside the border (or border) of the display area DA when viewed from a plan view.

상기와 같은 경우 제2지지기판(10a-2)의 일면에는 접착부재(80)가 배치될 수 있으며, 접착부재(80)는 제2지지기판(10a-2)을 기판(10b)에 고정시킬 수 있다. 이러한 경우 제2지지기판(10a-2)의 일면은 접착부재(80)를 통하여 기판(10b)에 고정되고, 제2지지기판(10a-2)의 다른 일면은 별도의 접착부재 없이 기판(10b)에 직접 고정될 수 있다. In the above case, an adhesive member 80 may be disposed on one surface of the second support substrate 10a-2, and the adhesive member 80 may be used to fix the second support substrate 10a-2 to the substrate 10b. You can. In this case, one side of the second support substrate 10a-2 is fixed to the substrate 10b through the adhesive member 80, and the other side of the second support substrate 10a-2 is fixed to the substrate 10b without a separate adhesive member. ) can be directly fixed to the

상기와 같은 경우 삽입홈(10a-1c)의 내부에는 보호부재(70)가 배치될 수 있다. 보호부재(70)는 폴리우레탄(polyurethane), 폴리카보네이트(polycarbonate), 폴리프로필렌(polypropylene), 폴리에틸렌(polyethylene)등과 같은 고분자 수지로 형성되거나, 고무, 우레탄 계열 물질, 에폭시 계열, 아크릴 계열 물질 또는 그의 조합된 레진의 형태로 삽입홈(10a-1c) 내부에 직접 주입된 후 경화되는 방식으로 채워지거나 고무, 우레탄 계열 물질, 에폭시 계열 또는 아크릴 계열 물질을 발포 성형한 스폰지 등 탄성을 갖는 물질을 포함하여 이루어질 수 있다. 상기와 같은 경우 보호부재(70)는 수지 형태로 삽입홈(10a-1c) 내부에 배치되어 경화될 수 있다. In the above case, a protective member 70 may be disposed inside the insertion grooves 10a-1c. The protective member 70 is formed of a polymer resin such as polyurethane, polycarbonate, polypropylene, or polyethylene, or is made of rubber, urethane-based materials, epoxy-based materials, acrylic-based materials, or the like. It is filled in the form of a combined resin that is directly injected into the insertion groove (10a-1c) and then hardened, or is filled with elastic materials such as sponges foamed and molded with rubber, urethane-based materials, epoxy-based materials, or acrylic-based materials. It can be done. In the above case, the protective member 70 may be placed in the form of a resin inside the insertion grooves 10a-1c and hardened.

보호부재(70)는 삽입홈(10a-1c) 내부에 배치되어 제1지지기판(10a-1)과 제2지지기판(10a-2)이 서로 충돌하는 것을 방지할 수 있다. 또한, 보호부재(70)는 삽입홈(10a-1c)이 표시 장치(DP)의 외부에서 시인되는 것을 저감시킬 수 있다. The protective member 70 is disposed inside the insertion groove 10a-1c to prevent the first support substrate 10a-1 and the second support substrate 10a-2 from colliding with each other. Additionally, the protective member 70 can reduce the insertion grooves 10a-1c from being visible from the outside of the display device DP.

표시 패널(1)은 벤딩영역(BA)에 배치되는 벤딩보호층(BPL)을 포함할 수 있다. 이때, 벤딩보호층(BPL)은 기판(10b)의 벤딩영역(BA) 상에 배치되어 기판(10b)의 벤딩 시 기판(10b)이 파손되는 것을 방지할 수 있다. 이러한 벤딩보호층(BPL)은 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterephthalate), 폴리이미드(PI, polyimide) 등과 같은 고분자 수지를 포함할 수 있다.The display panel 1 may include a bending protection layer (BPL) disposed in the bending area (BA). At this time, the bending protection layer (BPL) is disposed on the bending area (BA) of the substrate 10b to prevent the substrate 10b from being damaged when the substrate 10b is bent. This bending protection layer (BPL) may include a polymer resin such as polyethylene terephthalate (PET), polyimide (PI), etc.

따라서 표시 장치(DP)는 높이 방향으로의 두께를 저감시키는 것이 가능하다. 또한, 표시 장치(DP)는 보호부재(70)를 통하여 표시영역(DA) 하부에 배치된 삽입홈(10a-1c)의 테두리, 제1지지기판(10a-1)의 테두리 및/또는 제2지지기판(10a-2)이 테두리가 시인되는 것을 저감시킬 수 있다. Therefore, it is possible to reduce the thickness of the display device DP in the height direction. In addition, the display device DP is connected to the edge of the insertion groove 10a-1c disposed below the display area DA through the protective member 70, the edge of the first support substrate 10a-1, and/or the second It is possible to reduce the visibility of the edges of the support substrate 10a-2.

도 6a 및 도 6b는 도 5에 도시된 지지기판의 하면을 개략적으로 보여주는 배면도이다.FIGS. 6A and 6B are rear views schematically showing the lower surface of the support substrate shown in FIG. 5.

도 6a 및 도 6b를 참고하면, 지지기판(10a)은 제1지지기판(10a-1)과 제2 지지기판(10a-2)을 포함할 수 있다. 이때, 제1지지기판(10a-1)과 제2지지기판(10a-2)은 기판(10b)의 벤딩영역을 기준으로 서로 분리된 형태일 수 있다. 이러한 경우 기판(10b)의 벤딩영역(BA)에는 지지기판(10a)이 배치되지 않는 별도의 개구영역(10a-1d)이 배치될 수 있다. 이때, 개구영역(10a-1d)을 통하여 기판(10b)의 하면이 외부로 노출될 수 있다. Referring to FIGS. 6A and 6B, the support substrate 10a may include a first support substrate 10a-1 and a second support substrate 10a-2. At this time, the first support substrate 10a-1 and the second support substrate 10a-2 may be separated from each other based on the bending area of the substrate 10b. In this case, separate opening areas 10a-1d in which the support substrate 10a is not disposed may be disposed in the bending area BA of the substrate 10b. At this time, the lower surface of the substrate 10b may be exposed to the outside through the opening areas 10a-1d.

상기와 같은 경우 제1지지기판(10a-1)에는 삽입홈(10a-1c)이 배치될 수 있다. 이때, 삽입홈(10a-1c)은 다양한 형태일 수 있다. In the above case, insertion grooves 10a-1c may be disposed in the first support substrate 10a-1. At this time, the insertion grooves 10a-1c may have various shapes.

일 실시예로서 도 6a에 도시된 바와 같이 삽입홈(10a-1c)의 제1지지기판(10a-1)의 내부에 배치될 수 있다. 이러한 경우 제1지지기판(10a-1)은 삽입홈(10a-1c)을 기준으로 제1부분(10a-1a)과 제2부분(10a-1b)으로 구분될 수 있다. 이때, 제1부분(10a-1a)과 제2부분(10a-1b)은 서로 연결될 수 있다. 평면 상으로 볼 때 삽입홈(10a-1c)의 평면 형상의 크기는 제2지지기판(10a-2)의 평면 형상의 크기보다 크게 형성됨으로써 제2지지기판(10a-2)이 삽입될 때 간섭을 발생시키지 않을 수 있다. 이때, 삽입홈(10a-1c)은 제1지지기판(10a-1)을 복수개로 구분하지 않을 수 있다. As an example, as shown in FIG. 6A, it may be placed inside the first support substrate 10a-1 in the insertion groove 10a-1c. In this case, the first support substrate 10a-1 may be divided into a first part 10a-1a and a second part 10a-1b based on the insertion groove 10a-1c. At this time, the first part 10a-1a and the second part 10a-1b may be connected to each other. When viewed in plan view, the size of the planar shape of the insertion groove 10a-1c is larger than the size of the planar shape of the second support substrate 10a-2, thereby causing interference when the second support substrate 10a-2 is inserted. may not occur. At this time, the insertion groove 10a-1c may not divide the first support substrate 10a-1 into a plurality of pieces.

다른 실시예로서 도 6b에 도시된 것과 같이 삽입홈(10a-1c)은 제1지지기판(10a-1)을 서로 구분되는 2개의 영역으로 구분할 수 있다. 이러한 경우 제1지지기판(10a-1)의 일부분이 일 방향으로 완전히 제거될 수 있다. 즉, 제1부분(10a-1a)과 제2부분(10a-1b)은 삽입홈(10a-1c)을 기준으로 서로 분리되어 기판(10b)에 고정될 수 있다. 이때, 삽입홈(10a-1c)의 폭(예를 들면, 도 6b의 Y축 방향으로 측정)은 제2지지기판(10a-2)의 폭(예를 들면, 도 6b의 Y축 방향으로 측정)보다 클 수 있다. 이를 통하여 제2지지기판(10a-2)은 제1지지기판(10a-1) 내부에 완전히 삽입될 수 있다. In another embodiment, as shown in FIG. 6B, the insertion groove 10a-1c may divide the first support substrate 10a-1 into two distinct regions. In this case, a portion of the first support substrate 10a-1 may be completely removed in one direction. That is, the first part 10a-1a and the second part 10a-1b can be separated from each other based on the insertion groove 10a-1c and fixed to the substrate 10b. At this time, the width of the insertion groove 10a-1c (for example, measured in the Y-axis direction in FIG. 6B) is the width of the second support substrate 10a-2 (for example, measured in the Y-axis direction in FIG. 6B). ) can be larger than Through this, the second support substrate 10a-2 can be completely inserted into the first support substrate 10a-1.

상기와 같은 삽입홈(10a-1c)의 평면 형상은 도 6a 및 도 6b에 도시된 것과 같이 사각형에 한정되지 않는다. 예를 들면, 삽입홈(10a-1c)의 평면 형상은 다각형, 타원형 또는 원형 등 다양할 수 있다. 이러한 경우 제2지지기판(10a-2)이 삽입홈(10a-1c)에 완전히 삽입되도록 삽입홈(10a-1c)의 평면 형상의 크기는 제2지지기판(10a-2)의 평면 형상의 크기보다 클 수 있다. The planar shape of the above-described insertion grooves 10a-1c is not limited to a square as shown in FIGS. 6A and 6B. For example, the planar shape of the insertion grooves 10a-1c may be polygonal, oval, or circular. In this case, the size of the planar shape of the insertion groove (10a-1c) is the size of the planar shape of the second support substrate (10a-2) so that the second support substrate (10a-2) is completely inserted into the insertion groove (10a-1c). It can be bigger than

도 7a 내지 도 7e는 도 5에 도시된 표시 장치를 제조하는 방법을 개략적으로 보여주는 순서도이다.FIGS. 7A to 7E are flowcharts schematically showing a method of manufacturing the display device shown in FIG. 5 .

도 7a을 참고하면, 모재기판(MS)을 준비한 후 모재기판(MS) 상에 기판(10b), 표시부(ELS) 및 박막 봉지층(60)을 형성할 수 있다. 이때, 모재기판(MS)은 지지기판(10a)과 동일한 물질일 수 있으며, 기판(10b)은 모재기판(MS)에 적어도 하나 배치될 수 있다. 일 실시예로서 기판(10b)이 하나인 경우 모재기판(MS) 전체에 기판이 배치될 수 있다. 이때, 표시부(ELS)는 기판(10b) 상에 적어도 하나 배치될 수 있으며, 표시부(ELS)가 복수개인 경우 복수개의 표시부(ELS)는 기판(10b) 상에서 서로 이격되도록 배치될 수 있다. 다른 실시예로서 기판(10b)이 복수개인 경우 복수개의 기판(10b)은 서로 이격되도록 배치될 수 있다. 이때, 표시부(ELS)는 복수개일 수 있으며, 각 표시부(ELS)는 각 기판(10b) 상에 배치될 수 있다. 이하에서는 설명의 편의를 위하여 모재기판(MS) 상에 복수개의 기판(10b)이 배치되고, 각 기판(10b) 상에 각 표시부(ELS)와 각 박막 봉지층(60)이 배치되는 경우를 중심으로 상세히 설명하기로 한다. Referring to FIG. 7A, after preparing the base substrate (MS), the substrate 10b, the display unit (ELS), and the thin film encapsulation layer 60 can be formed on the base substrate (MS). At this time, the base substrate MS may be made of the same material as the support substrate 10a, and at least one substrate 10b may be disposed on the base substrate MS. As an example, when there is only one substrate 10b, the substrate may be disposed on the entire base substrate MS. At this time, at least one display unit (ELS) may be arranged on the substrate 10b, and when there are a plurality of display units (ELS), the plurality of display units (ELS) may be arranged to be spaced apart from each other on the substrate 10b. As another example, when there are a plurality of substrates 10b, the plurality of substrates 10b may be arranged to be spaced apart from each other. At this time, there may be a plurality of display units (ELS), and each display unit (ELS) may be disposed on each substrate 10b. For convenience of explanation, the following will focus on the case where a plurality of substrates 10b are disposed on the base substrate MS, and each display unit ELS and each thin film encapsulation layer 60 are disposed on each substrate 10b. This will be explained in detail.

상기와 같은 기판(10b)이 배치되지 않은 모재기판(MS)의 일면에 보호필름(PF)을 부착할 수 있다. 이때, 보호필름(PF)은 내열성 및 내화학성을 가질 수 있다. 상기와 같은 경우 보호필름(PF)의 일부를 제거할 수 있으며, 보호필름(PF)이 제거된 부분은 제1보호필름개구부(PF-1)와 제2보호필름개구부(PF-2)가 배치될 수 있다. 도 7b를 참고하면, 제1보호필름개구부(PF-1)와 제2보호필름개구부(PF-2)가 구비된 보호필름(PF) 부분에 노즐(NS)을 통하여 에칭액을 분사할 수 있다. 이러한 에칭액은 제1보호필름개구부(PF-1)와 제2보호필름개구부(PF-2)로 노출된 모재기판(MS)에 도달하여 모재기판(MS)을 식각할 수 있다. 이를 통하여 기판(10b)의 하부에 배치된 모재기판(MS) 부분에는 삽입홈(10a-1c)과 개구영역(10a-1d)이 각각 형성될 수 있다. A protective film (PF) may be attached to one surface of the base substrate (MS) on which the above-mentioned substrate (10b) is not disposed. At this time, the protective film (PF) may have heat resistance and chemical resistance. In the above case, part of the protective film (PF) can be removed, and the first protective film opening (PF-1) and the second protective film opening (PF-2) are located in the part from which the protective film (PF) has been removed. It can be. Referring to FIG. 7B, the etching solution can be sprayed through the nozzle NS to the portion of the protective film PF provided with the first protective film opening PF-1 and the second protective film opening PF-2. This etchant can reach the base substrate (MS) exposed through the first protective film opening (PF-1) and the second protective film opening (PF-2) and etch the base substrate (MS). Through this, insertion grooves 10a-1c and opening areas 10a-1d can be formed in the portion of the base substrate MS disposed below the substrate 10b, respectively.

도 7c를 참고하면, 상기와 같은 모재기판(MS)을 커팅라인(CL)을 통하여 복수개로 분리할 수 있다. 이러한 경우 모재기판(MS)을 커팅라인(CL)으로 분리하는 방법은 다양할 수 있다. 일 실시예로서 모재기판(MS)을 커팅라인(CL)을 따라 레이저를 조사하여 기판(10b) 부분을 분리할 수 있다. 다른 실시예로서 모재기판(MS)의 커팅라인(CL) 내부에 별도의 보호필름을 부착한 후 에칭을 통하여 커팅라인을 따라 모재기판(MS)을 복수개로 분리하는 것도 가능하다. 이때, 상기와 같이 모재기판(MS)을 분리하는 방법은 도 7b에 도시된 공정과 별도로 수행되거나 동시에 수행될 수 있다. Referring to FIG. 7C, the base substrate MS as described above can be separated into a plurality of pieces through the cutting line CL. In this case, there may be various methods of separating the base substrate (MS) using the cutting line (CL). As an example, the substrate 10b may be separated by irradiating the base substrate MS with a laser along the cutting line CL. As another example, it is possible to attach a separate protective film to the inside of the cutting line (CL) of the base substrate (MS) and then separate the base substrate (MS) into a plurality of pieces along the cutting line through etching. At this time, the method of separating the base substrate MS as described above may be performed separately or simultaneously with the process shown in FIG. 7B.

도 7d를 참고하면, 커팅라인(CL)을 따라 모재기판(MS)을 분리하는 경우 모재기판(MS)은 복수개로 구분되어 하나의 표시 패널(1)을 형성할 수 있다. 이때, 표시 패널(1)은 기판(10b)을 포함하고, 기판(10b)의 하부에는 삽입홈(10a-1c)이 형성된 제1지지기판(10a-1)과 개구영역(10a-1d)으로 구분되는 제2지지기판(10a-2)이 배치될 수 있다. Referring to FIG. 7D , when the base substrate MS is separated along the cutting line CL, the base substrate MS may be divided into a plurality of pieces to form one display panel 1. At this time, the display panel 1 includes a substrate 10b, and a first support substrate 10a-1 with insertion grooves 10a-1c formed at the bottom of the substrate 10b and an opening area 10a-1d. A separate second support substrate 10a-2 may be disposed.

도 7e를 참고하면, 제2지지기판(10a-2) 상에 접착부재(80)를 배치할 수 있다. 이후 제2지지기판(10a-2)이 배치된 기판(10b) 부분을 벤딩하여 제2지지기판(10a-2)을 삽입홈(10a-1c) 내부로 삽입하여 접착부재(80)를 기판(10b)에 부착시킬 수 있다. 이때, 보호부재(70)는 제2지지기판(10a-2)을 삽입홈(10a-1c) 내부에 삽입하기 전에 삽입홈(10a-1c) 내부에 미리 충진되거나 제2지지기판(10a-2)을 삽입홈(10a-1c) 내부로 삽입한 후 삽입홈(10a-1c) 내부에 충진하는 것도 가능하다. Referring to FIG. 7E, the adhesive member 80 can be placed on the second support substrate 10a-2. Thereafter, the portion of the substrate 10b on which the second support substrate 10a-2 is placed is bent and the second support substrate 10a-2 is inserted into the insertion groove 10a-1c to attach the adhesive member 80 to the substrate ( It can be attached to 10b). At this time, the protective member 70 is pre-filled inside the insertion groove (10a-1c) before inserting the second support substrate (10a-2) into the insertion groove (10a-1c) or is inserted into the second support substrate (10a-2). ) is also possible to fill the inside of the insertion groove (10a-1c) after inserting it into the insertion groove (10a-1c).

도 8은 본 발명의 다른 실시예에 따른 표시 장치의 표시 패널의 일부를 개략적으로 보여주는 단면도이다.Figure 8 is a cross-sectional view schematically showing a portion of a display panel of a display device according to another embodiment of the present invention.

도 8을 참고하면, 표시 패널(1)은 지지기판(10a), 기판(10b), 표시부(ELS) 및 박막 봉지층(60)을 포함할 수 있다. 또한, 표시 패널(1)은 기판(10b)의 벤딩영역에 배치되는 벤딩보호층(BPL)을 포함할 수 있다. Referring to FIG. 8 , the display panel 1 may include a support substrate 10a, a substrate 10b, a display portion (ELS), and a thin film encapsulation layer 60. Additionally, the display panel 1 may include a bending protection layer (BPL) disposed in the bending area of the substrate 10b.

지지기판(10a)은 서로 분리되는 제1지지기판(10a-1)과 제2지지기판(10a-2)을 포함할 수 있다. 이때, 제1지지기판(10a-1)과 제2지지기판(10a-2)은 개구영역(10a-1d)을 기준으로 서로 분리되어 배치될 수 있다. 이러한 경우 제1지지기판(10a-1)의 테두리 중 일부는 도 1에 도시된 표시영역(DA)의 내부에 배치될 수 있다. 이때, 평면 상으로 볼 때 제1지지기판(10a-1)의 평면 형상의 크기는 표시영역(DA)의 평면 형상의 크기보다 작을 수 있다. 이러한 경우 제1지지기판(10a-1)의 평면 형상의 테두리(또는 경계) 중 일부는 표시영역(DA)이 배치된 기판(10b)의 하부에 배치될 수 있다. The support substrate 10a may include a first support substrate 10a-1 and a second support substrate 10a-2 that are separated from each other. At this time, the first support substrate 10a-1 and the second support substrate 10a-2 may be arranged to be separated from each other based on the opening area 10a-1d. In this case, part of the edge of the first support substrate 10a-1 may be disposed inside the display area DA shown in FIG. 1. At this time, when viewed on a plane, the size of the planar shape of the first support substrate 10a-1 may be smaller than the size of the planar shape of the display area DA. In this case, some of the planar edges (or boundaries) of the first support substrate 10a-1 may be disposed below the substrate 10b on which the display area DA is disposed.

상기와 같은 경우 기판(10b)을 벤딩하는 경우 제2지지기판(10a-2)은 개구영역(10a-1d)에 배치될 수 있다. 이때, 제2지지기판(10a-2)의 일면에는 접착부재(80)가 배치될 수 있으며, 접착부재(80)는 기판(10b)에 부착될 수 있다. 제2지지기판(10a-2)은 표시영역(DA)이 배치된 기판(10b)의 하부에 배치될 수 있다. 이때, 제2지지기판(10a-2)의 적어도 일부는 표시영역(DA)과 평면 상에서 중첩되도록 배치될 수 있다. 특히 표시영역(DA)의 테두리(또는 경계) 중 일부는 제2지지기판(10a-2)과 평면 상에서 볼 때 중첩될 수 있다. 이를 통하여 표시영역(DA)이 배치된 부분의 기판(10b)은 제2지지기판(10a-2)을 통하여 지지됨으로써 표시영역(DA)을 평평하게 유지하는 것이 가능하다. In the above case, when bending the substrate 10b, the second support substrate 10a-2 may be placed in the opening area 10a-1d. At this time, an adhesive member 80 may be disposed on one surface of the second support substrate 10a-2, and the adhesive member 80 may be attached to the substrate 10b. The second support substrate 10a-2 may be disposed below the substrate 10b on which the display area DA is disposed. At this time, at least a portion of the second support substrate 10a-2 may be arranged to overlap the display area DA on a plane. In particular, some of the edges (or boundaries) of the display area DA may overlap the second support substrate 10a-2 when viewed in a plan view. Through this, the substrate 10b in the area where the display area DA is placed is supported by the second support substrate 10a-2, thereby making it possible to keep the display area DA flat.

상기와 같은 경우 제2지지기판(10a-2)의 둘레에는 보호부재(70)가 배치될 수 있다. 이때, 보호부재(70)는 제2지지기판(10a-2)과 제1지지기판(10a-1) 사이 이외에도 벤딩된 기판(10b) 부분에 배치되는 것도 가능하다. 즉, 도면에 도시되어 있지는 않지만 보호부재(70)는 제2지지기판(10a-2)과 벤딩된 기판(10b) 사이를 완전히 채우는 것도 가능하다. In the above case, a protective member 70 may be disposed around the second support substrate 10a-2. At this time, the protective member 70 may be disposed not only between the second support substrate 10a-2 and the first support substrate 10a-1 but also on the bent portion of the substrate 10b. That is, although not shown in the drawing, it is possible for the protection member 70 to completely fill the space between the second support substrate 10a-2 and the bent substrate 10b.

상기와 같은 경우 보호부재(70)는 평면 상에서 표시영역(DA)의 테두리 부분과 중첩되도록 배치될 수 있다. 이를 통하여 표시영역(DA)에서 제2지지기판(10a-2)의 테두리가 시인되거나 제1지지기판(10a-1)의 테두리가 시인되는 것을 저감시킬 수 있다. In the above case, the protection member 70 may be arranged to overlap the edge of the display area DA on a plane. Through this, it is possible to reduce the visibility of the edge of the second support substrate 10a-2 or the edge of the first support substrate 10a-1 in the display area DA.

도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널의 일부를 개략적으로 보여주는 단면도이다. 9 is a cross-sectional view schematically showing a portion of a display panel of a display device according to another embodiment of the present invention.

도 9를 참고하면, 표시 패널(1)은 지지기판(10a), 기판(10b), 표시부(ELS) 및 박막 봉지층(60)을 포함할 수 있다. 또한, 표시 패널(1)은 기판(10b)의 벤딩영역에 배치되는 벤딩보호층(BPL)을 포함할 수 있다. 이때, 지지기판(10a)은 삽입홈(10a-1c)을 구비하는 제1지지기판(10a-1)과, 개구영역(10a-1d)을 통하여 제1지지기판(10a-1)과 분리된 제2지지기판(10a-2)을 포함할 수 있다. 이러한 경우 제2지지기판(10a-2)이 기판(10b)에 부착되는 방식은 상기에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다. Referring to FIG. 9 , the display panel 1 may include a support substrate 10a, a substrate 10b, a display portion (ELS), and a thin film encapsulation layer 60. Additionally, the display panel 1 may include a bending protection layer (BPL) disposed in the bending area of the substrate 10b. At this time, the support substrate 10a is a first support substrate 10a-1 having an insertion groove 10a-1c, and is separated from the first support substrate 10a-1 through an opening area 10a-1d. It may include a second support substrate 10a-2. In this case, the method of attaching the second support substrate 10a-2 to the substrate 10b is the same or similar to that described above, so detailed description will be omitted.

표시 패널(1)은 기판(10b)의 벤딩영역에 배치되는 충진재(90)를 포함할 수 있다. 이때, 충진재(90)는 탄성 재질을 포함할 수 있으며, 기판(10b)의 벤딩 시 기판(10b)의 벤딩을 유지시킬 수 있다. 또한, 충진재(90)는 벤딩영역에 외력이 가해지는 경우 충격을 흡수함으로써 벤딩영역의 기판(10b)이 파손되는 것을 방지할 수 있다. The display panel 1 may include a filler 90 disposed in a bending area of the substrate 10b. At this time, the filler 90 may include an elastic material and can maintain the bending of the substrate 10b when the substrate 10b is bent. Additionally, the filler 90 can prevent the substrate 10b in the bending area from being damaged by absorbing shock when an external force is applied to the bending area.

상기와 같은 경우 도면에 도시되어 있지는 않지만 제2지지기판(10a-2)은 도 8에 도시된 형태와 같이 기판(10b)에 고정되는 것도 가능하다. In the above case, although not shown in the drawing, it is possible for the second support substrate 10a-2 to be fixed to the substrate 10b as shown in FIG. 8.

도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널의 일부를 개략적으로 보여주는 단면도이다.FIG. 10 is a cross-sectional view schematically showing a portion of a display panel of a display device according to another embodiment of the present invention.

도 10을 참고하면, 표시 패널(1)은 지지기판(10a), 기판(10b), 표시부(ELS) 및 박막 봉지층(60)을 포함할 수 있다. 또한, 표시 패널(1)은 기판(10b)의 벤딩영역에 배치되는 벤딩보호층(BPL)을 포함할 수 있다. 이때, 지지기판(10a)은 삽입홈(10a-1c)을 구비하는 제1지지기판(10a-1)과, 개구영역(10a-1d)을 통하여 제1지지기판(10a-1)과 분리된 제2지지기판(10a-2)을 포함할 수 있다. 이러한 경우 제2지지기판(10a-2)이 기판(10b)에 부착되는 방식은 상기에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.Referring to FIG. 10 , the display panel 1 may include a support substrate 10a, a substrate 10b, a display portion (ELS), and a thin film encapsulation layer 60. Additionally, the display panel 1 may include a bending protection layer (BPL) disposed in the bending area of the substrate 10b. At this time, the support substrate 10a is a first support substrate 10a-1 having an insertion groove 10a-1c, and is separated from the first support substrate 10a-1 through an opening area 10a-1d. It may include a second support substrate 10a-2. In this case, the method of attaching the second support substrate 10a-2 to the substrate 10b is the same or similar to that described above, so detailed description will be omitted.

표시 패널(1)은 쿠션층(CU)을 포함할 수 있다. 이때, 쿠션층(CU)은 실리콘, 고무, 우레탄 등과 같은 탄성물질을 포함할 수 있다. 쿠션층(CU)은 제1지지기판(10a-1)과 제2지지기판(10a-2)에 대응되도록 서로 분리된 제1쿠션층(CU-1)과 제2쿠션층(CU-2)을 포함할 수 있다. 이때, 제1쿠션층(CU-1)은 삽입홈(10a-1c)에 대응되도록 홈이 형성될 수 있으며 홈을 기준으로 제1부분(10a-1a)에 배치된 제1-1쿠션층(CU-1a)과 제2부분(10a-1b)에 배치된 제1-2쿠션층(CU-1b)으로 구분될 수 있다. 이러한 경우 제1쿠션층(CU-1)에 형성되는 홈은 상기 도 6a 또는 도 6b에 도시된 삽입홈(10a-1c)과 동일하거나 유사한 형태일 수 있다. The display panel 1 may include a cushion layer (CU). At this time, the cushion layer CU may include an elastic material such as silicone, rubber, urethane, etc. The cushion layer (CU) includes a first cushion layer (CU-1) and a second cushion layer (CU-2) separated from each other to correspond to the first support substrate (10a-1) and the second support substrate (10a-2). may include. At this time, the first cushion layer (CU-1) may have a groove formed to correspond to the insertion groove (10a-1c), and the 1-1 cushion layer disposed in the first portion (10a-1a) based on the groove ( It can be divided into a 1-2 cushion layer (CU-1b) disposed in the CU-1a) and the second part (10a-1b). In this case, the groove formed in the first cushion layer (CU-1) may be the same or similar to the insertion groove (10a-1c) shown in FIG. 6A or 6B.

상기와 같은 경우 제2쿠션층(CU-2)은 삽입홈(10a-1c) 내부에 삽입될 수 있다. 이때, 접착부재(80)는 제2쿠션층(CU-2)의 일면에 배치되어 제2쿠션층(CU-2)을 기판(10b)에 고정시킬 수 있다. In the above case, the second cushion layer (CU-2) may be inserted into the insertion grooves (10a-1c). At this time, the adhesive member 80 may be disposed on one surface of the second cushion layer CU-2 to fix the second cushion layer CU-2 to the substrate 10b.

상기와 같은 경우 도면에 도시되어 있지는 않지만 쿠션층(CU)과 지지기판(10a) 사에에는 별도의 점착층이 배치될 수 있다. In the above case, although not shown in the drawing, a separate adhesive layer may be disposed between the cushion layer CU and the support substrate 10a.

도면에 도시되어 있지는 않지만 제2쿠션층(CU-2)은 도 8에 도시된 제2지지기판(10a-2)과 유사하게 배치되는 것도 가능하다. 즉, 제1쿠션층(CU-1)은 표시영역의 경계보다 내측에 배치되고 제2쿠션층(CU-2)이 표시영역의 경계 부분에 배치되는 형태일 수 있다. Although not shown in the drawing, the second cushion layer CU-2 may be arranged similarly to the second support substrate 10a-2 shown in FIG. 8. That is, the first cushion layer (CU-1) may be disposed inside the boundary of the display area, and the second cushion layer (CU-2) may be disposed at the boundary of the display area.

상기와 같은 경우 쿠션층(CU)은 도 7d에 도시된 것과 같이 삽입홈(10a-1c)과 개구영역(10a-1d)을 형성한 후 제1지지기판(10a-1)과 제2지지기판(10a-2)에 배치될 수 있다. 다른 실시예로서 쿠션층(CU)은 삽입홈(10a-1c)과 개구영역(10a-1d)을 덮도록 배치된 후 삽입홈(10a-1c)과 개구영역(10a-1d)에 각각 대응되는 쿠션층(CU) 부분을 제거하는 것도 가능하다. 또 다른 실시예로써 쿠션층(CU)은 도 7b에 도시된 보호필름(PF)과 유사한 형태로 배열되고, 보호필름(PF)이 쿠션층(CU) 상에 배치되고 모재기판(MS)을 식각하는 것도 가능하다. In the above case, the cushion layer CU is formed with an insertion groove 10a-1c and an opening area 10a-1d as shown in FIG. 7D, and then is attached to the first support substrate 10a-1 and the second support substrate. It can be placed in (10a-2). In another embodiment, the cushion layer (CU) is arranged to cover the insertion groove (10a-1c) and the opening area (10a-1d), and then is disposed to cover the insertion groove (10a-1c) and the opening area (10a-1d), respectively. It is also possible to remove the cushion layer (CU) portion. In another embodiment, the cushion layer (CU) is arranged in a similar form to the protective film (PF) shown in FIG. 7B, and the protective film (PF) is disposed on the cushion layer (CU) and etching the base substrate (MS). It is also possible to do so.

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to an embodiment shown in the drawings, but this is merely an example, and those skilled in the art will understand that various modifications and variations of the embodiment are possible therefrom. Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached patent claims.

1: 표시 패널
10: 기판
10a: 지지기판
10a-1: 제1지지기판
10a-2: 제2지지기판
10b: 기판
60: 박막 봉지층
70: 보호부재
80: 접착부재
90: 충진재1: Display panel
10: substrate
10a: support substrate
10a-1: First support substrate
10a-2: Second support substrate
10b: substrate
60: Thin film encapsulation layer
70: protective member
80: Adhesive member
90: Filler

Claims

A support substrate including a first part and a second part separated from each other;
a substrate including a display area arranged in the first part, a peripheral area arranged in the second part, and a bending area that connects the display area and the peripheral area and is bent; and
A display unit disposed in the display area,
A display device wherein one surface of the second portion is fixed to the substrate.

According to claim 1,
The first part is an insertion groove into which the second part is inserted.

According to claim 2,
A display device further comprising a protective member disposed in the insertion groove.

According to claim 1,
A display device wherein a portion of a plane border of the first portion overlaps a plane shape of the display area.

According to claim 1,
A display device wherein at least a portion of the second portion overlaps the display area on a plane.

According to claim 1,
The display device further includes a protective layer disposed on the substrate to correspond to the bending area.

According to claim 1,
A display device in which the size of the planar shape of the first portion is larger than the size of the planar shape of the second portion.

According to claim 1,
At least a portion of the boundary of the first portion is disposed below the display area.

According to claim 1,
At least a portion of the boundary of the second portion is disposed below the display area.

According to claim 1,
A display device in which a boundary of the display area on a plane is disposed inside a boundary of the first portion.

A support substrate including a first part and a second part separated from each other; and
A substrate disposed on the support substrate and bent in a region disposed between the first portion and the second portion,
A display device wherein one side of the second portion facing each other and the other side of the second portion are attached to the substrate.

According to claim 11,
The display device further comprising: an adhesive member disposed between the other side of the second portion and the substrate.

According to claim 11,
The second portion is disposed inside the first portion.

According to claim 11,
A display device wherein the substrate includes a display area where a display unit is disposed and a peripheral area adjacent to the display area.

According to claim 14,
A display device wherein at least a portion of the second portion overlaps the display area when viewed from a plan view.

According to claim 14,
A border of the display area is disposed on the second portion.

According to claim 11,
The second portion is disposed inside the first portion.

According to claim 11,
A display device further comprising a protection member disposed between the second part and the first part.

According to claim 11,
A display device further comprising a filler disposed on a portion of the substrate that is bent.

A support substrate including a first part and a second part that are distinct from each other;
a substrate disposed on the first part and the second part and including a display area;
A display unit disposed in the display area,
The second part is attached to the substrate, and at least a portion of the second part is arranged to overlap the display area when viewed from a plan view.