KR20230168650A - Expectation method of the examination quality and method of manufacturing display apparatus using the same - Google Patents

Expectation method of the examination quality and method of manufacturing display apparatus using the same Download PDF

Info

Publication number
KR20230168650A
KR20230168650A KR1020220069108A KR20220069108A KR20230168650A KR 20230168650 A KR20230168650 A KR 20230168650A KR 1020220069108 A KR1020220069108 A KR 1020220069108A KR 20220069108 A KR20220069108 A KR 20220069108A KR 20230168650 A KR20230168650 A KR 20230168650A
Authority
KR
South Korea
Prior art keywords
data
inspection
display
display area
display module
Prior art date
Application number
KR1020220069108A
Other languages
Korean (ko)
Inventor
문창윤
이진욱
김창엽
김태욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220069108A priority Critical patent/KR20230168650A/en
Priority to CN202310125720.XA priority patent/CN117198173A/en
Publication of KR20230168650A publication Critical patent/KR20230168650A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2632Circuits therefor for testing diodes
    • G01R31/2635Testing light-emitting diodes, laser diodes or photodiodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 불량 여부를 디스플레이 장치 제조과정의 초기 단계에서 예측할 수 있도록 하는 검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법을 위하여, 디스플레이 패널에 대한 점등검사를 통해 제1데이터를 획득하는 제1단계와, 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 디스플레이 모듈을 준비하는 제2단계와, 디스플레이 모듈에 대한 점등검사를 통해 제2데이터를 획득하는 제3단계와, 제1데이터와 제2데이터를 연관시키는 제4단계와, 상기 제1단계 내지 상기 제4단계를 반복하여 데이터베이스를 구축하는 단계와, 검사대상 디스플레이 패널에 대한 점등검사를 통해 제1검사데이터를 획득하는 단계와, 데이터베이스를 이용하여 제1검사데이터로부터 검사대상 디스플레이 패널이 디스플레이 모듈이 되었을 시의 제2검사데이터를 예측하여 예측데이터를 획득하는 단계를 포함하는, 검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법을 제공한다.The present invention provides an inspection quality prediction method that allows predicting defects in the early stages of the display device manufacturing process and a display device manufacturing method using the same, including a first step of acquiring first data through a lighting inspection of the display panel; , a second step of preparing a display module by attaching a printed circuit board and a driving chip to the display panel, a third step of acquiring second data through a lighting inspection of the display module, and first and second data. A fourth step of associating, a step of constructing a database by repeating the first to fourth steps, a step of obtaining first inspection data through a lighting inspection of the display panel to be inspected, and using the database A method for predicting inspection quality and a method for manufacturing a display device using the same are provided, including the step of obtaining predicted data by predicting second inspection data when a display panel to be inspected becomes a display module from first inspection data.

Description

검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법{Expectation method of the examination quality and method of manufacturing display apparatus using the same}{Expectation method of the examination quality and method of manufacturing display apparatus using the same}

본 발명의 실시예들은 검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법에 관한 것으로서, 더 상세하게는 불량 여부를 디스플레이 장치 제조과정의 초기 단계에서 예측할 수 있도록 하는 검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법에 관한 것이다.Embodiments of the present invention relate to a method for predicting inspection quality and a method for manufacturing a display device using the same. More specifically, a method for predicting inspection quality that allows predicting defects in the early stages of the display device manufacturing process and manufacturing a display device using the same. It's about method.

일반적으로 디스플레이 장치는 디스플레이영역을 가지며, 디스플레이영역 내에는 많은 화소들이 위치하게 된다. 이러한 디스플레이 장치를 제조하는 과정에서 디스플레이영역 내에 불량이 발생하면 디스플레이 장치가 구현하는 이미지의 품질이 저하될 수 있다. 따라서 제조과정에서 디스플레이영역에서 불량이 발생하는지 여부를 정확하게 판단하는 것이 필요하다.Generally, a display device has a display area, and many pixels are located within the display area. If a defect occurs in the display area during the manufacturing process of such a display device, the quality of the image produced by the display device may deteriorate. Therefore, it is necessary to accurately determine whether defects occur in the display area during the manufacturing process.

그러나 이러한 종래의 경우 디스플레이영역에서 불량이 발생하는지 여부를 정확하게 판단하지 못하는 경우가 있다는 문제점이 있었다.However, in this conventional case, there was a problem in that it was sometimes difficult to accurately determine whether a defect occurred in the display area.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 불량 여부를 디스플레이 장치 제조과정의 초기 단계에서 예측할 수 있도록 하는 검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention is intended to solve various problems including the problems described above. The purpose of the present invention is to provide an inspection quality prediction method that allows predicting defects at an early stage of the display device manufacturing process and a display device manufacturing method using the same. do. However, these tasks are illustrative and do not limit the scope of the present invention.

본 발명의 일 관점에 따르면, 디스플레이 패널에 대한 점등검사를 통해 제1데이터를 획득하는 제1단계와, 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 디스플레이 모듈을 준비하는 제2단계와, 디스플레이 모듈에 대한 점등검사를 통해 제2데이터를 획득하는 제3단계와, 제1데이터와 제2데이터를 연관시키는 제4단계와, 상기 제1단계 내지 상기 제4단계를 반복하여 데이터베이스를 구축하는 단계와, 검사대상 디스플레이 패널에 대한 점등검사를 통해 제1검사데이터를 획득하는 단계와, 데이터베이스를 이용하여 제1검사데이터로부터 검사대상 디스플레이 패널이 디스플레이 모듈이 되었을 시의 제2검사데이터를 예측하여 예측데이터를 획득하는 단계를 포함하는, 검사 품질 예측방법이 제공된다.According to one aspect of the present invention, a first step of acquiring first data through a lighting inspection of the display panel, a second step of preparing a display module by attaching a printed circuit board and a driving chip to the display panel, and a display step. A third step of acquiring second data through a lighting inspection of the module, a fourth step of associating the first data with the second data, and a step of building a database by repeating the first to fourth steps. A step of acquiring first inspection data through a lighting inspection of the display panel to be inspected, and using a database to predict the second inspection data when the display panel to be inspected becomes a display module from the first inspection data. A method for predicting inspection quality is provided, including the step of acquiring data.

검사대상 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 검사대상 디스플레이 모듈을 준비하는 단계와, 검사대상 디스플레이 모듈에 대한 점등검사를 통해 제2검사데이터를 획득하는 단계와, 예측데이터와 제2검사데이터를 비교하는 단계를 더 포함할 수 있다.A step of preparing a display module to be inspected by attaching a printed circuit board and a driving chip to a display panel to be inspected; obtaining second inspection data through a lighting inspection of the display module to be inspected; predicting data and a second inspection; A step of comparing data may be further included.

상기 예측데이터와 제2검사데이터를 비교하는 단계는, 예측데이터와 제2검사데이터의 차이가 사전설정된 범위 이내일 경우 디스플레이 모듈 검사장치가 정상인 것으로 판단하는 단계를 포함할 수 있다.Comparing the predicted data and the second inspection data may include determining that the display module inspection device is normal when the difference between the predicted data and the second inspection data is within a preset range.

상기 예측데이터와 제2검사데이터를 비교하는 단계는, 예측데이터와 제2검사데이터의 차이가 사전설정된 범위를 벗어날 경우 디스플레이 모듈 검사장치가 비정상인 것으로 판단하는 단계를 포함할 수 있다.The step of comparing the predicted data and the second inspection data may include determining that the display module inspection device is abnormal when the difference between the predicted data and the second inspection data is outside a preset range.

예측데이터와 제2검사데이터는 동일한 물리적 특성에 대한 데이터일 수 있다.The prediction data and the second inspection data may be data about the same physical characteristics.

예측데이터와 제2검사데이터는, 디스플레이영역의 평균휘도에 대한 데이터와, 디스플레이영역의 최대휘도와 최소휘도의 차이에 대한 데이터와, 디스플레이영역의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터 중 어느 하나를 포함할 수 있다.The predicted data and the second inspection data include any one of data on the average luminance of the display area, data on the difference between the maximum and minimum luminance of the display area, and data on the color coordinate that is most different from the normal color coordinate of the display area. It can be included.

제1검사데이터와 제1데이터는 동일한 물리적 특성에 대한 데이터일 수 있다.The first inspection data and the first data may be data about the same physical characteristics.

제1검사데이터와 제1데이터는, 디스플레이영역의 평균휘도에 대한 데이터와, 디스플레이영역의 최대휘도와 최소휘도의 차이에 대한 데이터와, 디스플레이영역의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터 중 어느 하나를 포함할 수 있다.The first inspection data and the first data are any one of data on the average luminance of the display area, data on the difference between the maximum luminance and minimum luminance of the display area, and data on the color coordinate that is most different from the normal color coordinate of the display area. may include.

상기 예측데이터와 제2데이터는 동일한 물리적 특성에 대한 데이터일 수 있다.The predicted data and the second data may be data about the same physical characteristics.

상기 예측데이터와 제2데이터는, 디스플레이영역의 평균휘도에 대한 데이터와, 디스플레이영역의 최대휘도와 최소휘도의 차이에 대한 데이터와, 디스플레이영역의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터 중 어느 하나를 포함할 수 있다.The predicted data and the second data include any one of data on the average luminance of the display area, data on the difference between the maximum and minimum luminance of the display area, and data on the color coordinate that is most different from the normal color coordinate of the display area. It can be included.

본 발명의 일 관점에 따르면, 전술한 방법에 따라 획득한 예측데이터가 정상인 디스플레이 모듈에 대한 데이터인지 여부를 판단하는 단계와, 예측데이터가 정상인 디스플레이 모듈에 대한 데이터일 경우 검사대상 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하는 단계를 포함하는, 디스플레이 장치 제조방법이 제공된다.According to one aspect of the present invention, the step of determining whether the predicted data obtained according to the above-described method is data for a normal display module, and if the predicted data is data for a normal display module, installing a printed circuit on the display panel to be inspected. A display device manufacturing method is provided, including the step of attaching a substrate and a driving chip.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the detailed description, claims and drawings for carrying out the invention below.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 불량 여부를 디스플레이 장치 제조과정의 초기 단계에서 예측할 수 있도록 하는 검사 품질 예측방법 및 이를 이용한 디스플레이 장치 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, an inspection quality prediction method that allows predicting defects at an early stage of the display device manufacturing process and a display device manufacturing method using the same can be implemented. Of course, the scope of the present invention is not limited by this effect.

도 1은 본 발명의 일 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치의 제조과정 중의 일 모습을 개략적으로 도시하는 개념도이다.
도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이다.
도 3은 도 2의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 2의 IV-IV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5는 도 1의 디스플레이영역 내의 일부분을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치의 제조과정 중의 일부분의 단면을 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 검사 품질 예측방법을 개략적으로 도시하는 플로우차트이다.
도 8은 본 발명의 일 실시예에 따른 검사 품질 예측방법을 개략적으로 도시하는 플로우차트이다.
도 9는 본 발명의 일 실시예에 따른 검사 품질 예측방법을 개략적으로 도시하는 플로우차트이다.
도 10은 본 발명의 일 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치의 제조과정 중의 일부분의 단면을 개략적으로 도시하는 단면도이다.
1 is a conceptual diagram schematically illustrating a manufacturing process of a display device that is the subject of quality prediction in the inspection quality prediction method according to an embodiment of the present invention.
FIG. 2 is a conceptual diagram schematically showing part A of FIG. 1.
FIG. 3 is a cross-sectional view schematically showing a cross-section taken along line III-III in FIG. 2.
FIG. 4 is a cross-sectional view schematically showing a cross-section taken along line IV-IV in FIG. 2.
FIG. 5 is a cross-sectional view schematically showing a portion of the display area of FIG. 1.
Figure 6 is a cross-sectional view schematically showing a portion of the manufacturing process of a display device that is the subject of quality prediction in the inspection quality prediction method according to an embodiment of the present invention.
Figure 7 is a flow chart schematically showing a method for predicting inspection quality according to an embodiment of the present invention.
Figure 8 is a flow chart schematically showing a method for predicting inspection quality according to an embodiment of the present invention.
Figure 9 is a flow chart schematically showing a method for predicting inspection quality according to an embodiment of the present invention.
Figure 10 is a cross-sectional view schematically showing a portion of the manufacturing process of a display device that is the subject of quality prediction in the inspection quality prediction method according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.Since the present invention can be modified in various ways and can have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. The effects and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. When describing with reference to the drawings, identical or corresponding components will be assigned the same reference numerals and redundant description thereof will be omitted. .

이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the following embodiments, when various components such as layers, films, regions, and plates are said to be “on” other components, this does not only mean that they are “directly on” the other components, but also when other components are interposed between them. Also includes cases where Additionally, for convenience of explanation, the sizes of components may be exaggerated or reduced in the drawings. For example, the size and thickness of each component shown in the drawings are shown arbitrarily for convenience of explanation, so the present invention is not necessarily limited to what is shown.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In the following embodiments, the x-axis, y-axis, and z-axis are not limited to the three axes in the Cartesian coordinate system, but can be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may also refer to different directions that are not orthogonal to each other.

도 1은 본 발명의 일 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치의 제조과정 중의 일 모습을 개략적으로 도시하는 개념도이고, 도 2는 도 1의 A 부분을 개략적으로 도시하는 개념도이며, 도 3은 도 2의 III-III 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 4는 도 2의 IV-IV 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.FIG. 1 is a conceptual diagram schematically showing one aspect of the manufacturing process of a display device that is the subject of quality prediction in the inspection quality prediction method according to an embodiment of the present invention, and FIG. 2 is a conceptual diagram schematically showing part A of FIG. 1. , FIG. 3 is a cross-sectional view schematically showing a cross-section taken along line III-III of FIG. 2, and FIG. 4 is a cross-sectional view schematically showing a cross-section taken along line IV-IV of FIG. 2.

본 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치는 도 1에 도시된 것과 같이 복수개의 화소들이 위치하는 디스플레이영역(DA)과, 이 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다. 주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함한다.In the inspection quality prediction method according to this embodiment, the display device that is the subject of quality prediction has a display area (DA) where a plurality of pixels are located, as shown in FIG. 1, and a peripheral area (PA) located outside the display area (DA). ) has. This may be understood as the substrate 100 having such a display area (DA) and a peripheral area (PA). The peripheral area (PA) includes the pad area (PADA), which is an area where various electronic devices or printed circuit boards are electrically attached.

도 1은 제조과정 중의 기판 등의 모습을 나타낸 평면도로 이해될 수도 있다. 즉, 도 1은 최종적인 디스플레이 장치가 아닌, 인쇄회로기판이나 구동칩이 부착되기 전의 상태인 디스플레이 패널을 도시하는 평면도로 이해될 수 있다. 최종적인 디스플레이 장치는 스마트폰, 휴대폰, 내비게이션 장치, 게임기, TV, 차량용 헤드 유닛, 노트북 컴퓨터, 랩탑 컴퓨터, 태블릿(tablet) 컴퓨터, PMP(personal media player) 또는 PDA(personal digital assistants) 등의 전자장치일 수 있다. 또한, 이러한 전자장치는 플렉서블 장치일 수 있다. 도 1에서는 최종적인 디스플레이 장치가 예시적으로 스마트폰인 경우의 디스플레이 패널을 도시하고 있다.Figure 1 may be understood as a plan view showing a substrate during the manufacturing process. That is, Figure 1 can be understood as a plan view showing a display panel in a state before a printed circuit board or driving chip is attached, rather than a final display device. The final display device is an electronic device such as a smartphone, mobile phone, navigation device, game console, TV, vehicle head unit, notebook computer, laptop computer, tablet computer, personal media player (PMP), or personal digital assistants (PDA). It can be. Additionally, these electronic devices may be flexible devices. Figure 1 shows a display panel when the final display device is an exemplary smartphone.

최종적인 디스플레이 장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판 등의 일부가 벤딩될 수도 있다. 예컨대 주변영역(PA)이 벤딩영역을 포함하여, 벤딩영역이 패드영역(PADA)과 디스플레이영역(DA) 사이에 위치하도록 할 수 있다. 이 경우 벤딩영역에서 기판이 벤딩되도록 하여, 패드영역(PADA)의 적어도 일부가 디스플레이영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 이 경우 패드영역(PADA)이 디스플레이영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 디스플레이영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 디스플레이영역(DA)이 디스플레이 장치의 대부분을 차지하는 것으로 인식하게 된다.In the final display device, a portion of the substrate may be bent to minimize the area of the peripheral area (PA) perceived by the user. For example, the peripheral area (PA) may include a bending area, so that the bending area is located between the pad area (PADA) and the display area (DA). In this case, the substrate may be bent in the bending area so that at least a portion of the pad area (PADA) overlaps the display area (DA). Of course, in this case, the bending direction is set so that the pad area (PADA) does not cover the display area (DA), but rather the pad area (PADA) is located behind the display area (DA). Accordingly, the user perceives the display area (DA) as taking up most of the display device.

이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 나아가 기판(100)이 벤딩되지 않는 경우라면, 기판(100)은 글라스 등으로 형성될 수도 있다.This substrate 100 may include various materials having flexible or bendable properties, such as polyethersulphone (PES), polyacrylate, polyetherimide (PEI), polyethylene or Phthalate (polyethylene naphthalate, PEN), polyethylene terephthalate (PET), polyphenylene sulfide (PPS), polyarylate (PAR), polyimide (PI), polycarbonate , PC) or cellulose acetate propionate (CAP). Of course, the substrate 100 has a multi-layer structure including two layers each containing such a polymer resin and a barrier layer containing an inorganic material (such as silicon oxide, silicon nitride, silicon oxynitride, etc.) sandwiched between the layers. Various modifications are possible, such as having . Furthermore, if the substrate 100 is not bent, the substrate 100 may be formed of glass or the like.

디스플레이영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 유사한 형상을 가질 수 있다. 하지만 도 1에 도시된 것과 같이, 디스플레이영역(DA)은 가장자리가 뾰족한 부분을 갖지 않을 수도 있다. 구체적으로, 디스플레이영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 상호 마주보되 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치한 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다. 패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다. 이때 제1가장자리(E1)와 제4가장자리(E4)를 연결하는 부분이 라운드 형상을 가질 수 있다. 물론 디스플레이영역(DA)은 제2가장자리(E2)와 제4가장자리(E4)를 연결하는 부분도 라운드 형상을 가질 수 있으며, 그 외의 부분에서도 라운드 형상을 가질 수도 있다.The edges of the display area DA may have an overall shape similar to a rectangle or square. However, as shown in FIG. 1, the display area DA may not have sharp edges. Specifically, the display area (DA) has a first edge (E1) and a second edge (E2) facing each other, and a third edge (E1) and a third edge (E2) facing each other but located between the first edge (E1) and the second edge (E2). It may include E3) and the fourth edge (E4). The pad area (PADA) is adjacent to the fourth edge (E4) of the first to fourth edges (E1) to (E4). At this time, the portion connecting the first edge (E1) and the fourth edge (E4) may have a round shape. Of course, the part connecting the second edge E2 and the fourth edge E4 of the display area DA may have a round shape, and other parts may also have a round shape.

도 2에 도시된 것과 같이, 디스플레이 패널은 주변영역(PA), 구체적으로는 패드영역(PADA)에 위치하는 복수개의 테스트용 박막트랜지스터(TT)들을 구비한다. 이 복수개의 테스트용 박막트랜지스터(TT)들은 제조과정에서 디스플레이영역(DA)의 화소들이 정상적으로 작동하는지 여부를 확인하기 위한 테스트용 박막트랜지스터들이다.As shown in FIG. 2, the display panel includes a plurality of test thin film transistors (TT) located in the peripheral area (PA), specifically, the pad area (PADA). These plurality of test thin film transistors (TT) are test thin film transistors to check whether the pixels of the display area (DA) operate normally during the manufacturing process.

복수개의 테스트용 박막트랜지스터(TT)들 각각은 도 2 내지 도 4에 도시된 것과 같이, 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(120), 게이트전극(141), 소스전극(161) 및 드레인전극(162)을 포함한다. 반도체층(120)과 게이트전극(141)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(130)이 반도체층(120)과 게이트전극(141) 사이에 개재될 수 있다. 아울러 게이트전극(141)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(150)이 배치될 수 있으며, 소스전극(161) 및 드레인전극(162)은 그러한 층간절연막(150) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 같이 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.As shown in FIGS. 2 to 4, each of the plurality of test thin film transistors (TT) has a semiconductor layer 120, a gate electrode 141, and a source electrode ( 161) and a drain electrode 162. In order to ensure insulation between the semiconductor layer 120 and the gate electrode 141, a gate insulating film 130 containing an inorganic material such as silicon oxide, silicon nitride, and/or silicon oxynitride is formed between the semiconductor layer 120 and the gate electrode 141. It may be interposed between the gate electrodes 141. In addition, an interlayer insulating film 150 containing an inorganic material such as silicon oxide, silicon nitride, and/or silicon oxynitride may be disposed on the top of the gate electrode 141, and the source electrode 161 and the drain electrode 162 may be disposed on such interlayer insulating film 150. In this way, an insulating film containing an inorganic material can be formed through CVD or ALD (atomic layer deposition). This also applies to the embodiments and modifications thereof described later.

테스트용 박막트랜지스터(TT)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 테스트용 박막트랜지스터(TT)의 반도체층(120)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.A buffer layer 110 containing an inorganic material such as silicon oxide, silicon nitride, and/or silicon oxynitride may be interposed between the test thin film transistor (TT) and the substrate 100. This buffer layer 110 serves to increase the smoothness of the upper surface of the substrate 100 or to prevent or minimize impurities from the substrate 100 from penetrating into the semiconductor layer 120 of the thin film transistor (TT) for testing. You can.

이러한 복수개의 테스트용 박막트랜지스터(TT)들의 게이트전극(141)들은 서로 전기적으로 연결될 수 있다. 예컨대 도 2에서와 같이 복수개의 테스트용 박막트랜지스터(TT)들의 게이트전극(141)들이 일체(一體)일 수 있다. 도 2에서는 일체인 게이트전극(141)이 일 방향(x축 방향)으로 연장된 형상을 갖는 것으로 도시하고 있다. 물론 이와 달리 복수개의 테스트용 박막트랜지스터(TT)들의 게이트전극(141)들은 상호 이격되고 이들이 브릿지배선들에 의해 전기적으로 연결되도록 할 수도 있다. 이 경우 게이트전극(141)들 및 브릿지배선들은 일 방향(x축 방향)을 따라 연장된 가상의 일직선 상에 위치할 수 있다.The gate electrodes 141 of the plurality of test thin film transistors (TT) may be electrically connected to each other. For example, as shown in FIG. 2, the gate electrodes 141 of a plurality of test thin film transistors (TT) may be integrated. In Figure 2, the integrated gate electrode 141 is shown as having a shape extending in one direction (x-axis direction). Of course, unlike this, the gate electrodes 141 of the plurality of test thin film transistors (TT) may be spaced apart from each other and electrically connected to each other by bridge wires. In this case, the gate electrodes 141 and bridge wires may be located on a virtual straight line extending along one direction (x-axis direction).

게이트전극(141)은 예컨대 몰리브덴이나 알루미늄 등의 금속으로 형성되는데, 스퍼터 등의 방법으로 형성될 수 있다. 게이트전극(141)은 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대 게이트전극(141)은 Mo/Al의 2층구조를 가질 수 있다.The gate electrode 141 is made of a metal such as molybdenum or aluminum, and may be formed by a method such as sputtering. The gate electrode 141 may have a single-layer structure or a multi-layer structure. For example, the gate electrode 141 may have a two-layer structure of Mo/Al.

소스전극(161) 및 드레인전극(162)은 티타늄이나 알루미늄 등의 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 예컨대 소스전극(161) 및 드레인전극(162)은 티타늄/알루미늄/티타늄의 3층구조를 가질 수 있다.The source electrode 161 and the drain electrode 162 may contain metal such as titanium or aluminum and may have a single-layer or multi-layer structure. For example, the source electrode 161 and the drain electrode 162 may have a three-layer structure of titanium/aluminum/titanium.

도 1에 도시된 것과 같이 복수개의 데이터라인(DL)들이 디스플레이영역(DA)을 가로지르며 주변영역(PA)으로 연장된다. 복수개의 테스트용 박막트랜지스터(TT)들 각각은 복수개의 데이터라인(DL)들 중 대응하는 것에 전기적으로 연결된다. 이에 따라 복수개의 테스트용 박막트랜지스터(TT)들의 서로 전기적으로 연결된 게이트전극(141)들에 동시에 전기적 신호가 인가되면 복수개의 테스트용 박막트랜지스터(TT)들의 반도체층(120)들에 동시에 채널이 형성된다. 이처럼 복수개의 테스트용 박막트랜지스터(TT)들이 동시에 턴온(turn on)되면, 테스트신호선(168)으로부터의 전기적 신호를 복수개의 데이터라인(DL)들에 전달한다. 이에 따라 복수개의 데이터라인(DL)들에 전기적으로 연결된 디스플레이영역(DA)의 화소들이 발광하게 되어, 디스플레이 영역(DA) 내의 화소들의 불량여부를 검사할 수 있다.As shown in FIG. 1, a plurality of data lines DL cross the display area DA and extend into the peripheral area PA. Each of the plurality of test thin film transistors (TT) is electrically connected to a corresponding one of the plurality of data lines (DL). Accordingly, when an electrical signal is simultaneously applied to the gate electrodes 141 electrically connected to each other of a plurality of test thin film transistors (TT), a channel is simultaneously formed in the semiconductor layers 120 of the plurality of test thin film transistors (TT). do. When a plurality of test thin film transistors (TT) are simultaneously turned on, an electrical signal from the test signal line 168 is transmitted to the plurality of data lines DL. Accordingly, the pixels in the display area (DA) electrically connected to the plurality of data lines (DL) emit light, and it is possible to inspect whether the pixels in the display area (DA) are defective.

상술한 것과 같이 복수개의 데이터라인(DL)들이 디스플레이영역(DA)을 가로지르며 주변영역(PA)으로 연장된다. 이러한 복수개의 데이터라인(DL)들은 테스트용 박막트랜지스터(TT)의 소스전극(161) 및 드레인전극(162)과 동일 물질, 예컨대 티타늄이나 알루미늄 등의 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 나아가, 복수개의 데이터라인(DL)들은 소스전극(161) 및 드레인전극(162)이 배치된 층과 동일한 층에 배치될 수 있다. 복수개의 테스트용 박막트랜지스터(TT)들 각각은 이와 같은 복수개의 데이터라인(DL)들 중 대응하는 것에 전기적으로 연결되는바, 이는 연결배선(143)들에 의해 이루어질 수 있다. 즉, 연결배선(143)들은 복수개의 데이터라인(DL)들과 복수개의 테스트용 박막트랜지스터(TT)들을 연결한다.As described above, a plurality of data lines DL cross the display area DA and extend to the peripheral area PA. These plurality of data lines (DL) may contain the same material as the source electrode 161 and drain electrode 162 of the test thin film transistor (TT), for example, a metal such as titanium or aluminum, and may have a single-layer or multi-layer structure. You can have it. Furthermore, the plurality of data lines DL may be disposed on the same layer as the source electrode 161 and the drain electrode 162. Each of the plurality of test thin film transistors (TT) is electrically connected to the corresponding one of the plurality of data lines (DL), and this can be done by the connection wires 143. That is, the connection wires 143 connect a plurality of data lines (DL) and a plurality of test thin film transistors (TT).

이러한 연결배선(143)들은 게이트전극(141)들과 동일 물질, 예컨대 몰리브덴이나 알루미늄 등의 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 나아가 연결배선(143)들은 게이트전극(141)들이 배치된 층과 동일한 층에 배치될 수 있다. 물론 연결배선(143)의 데이터라인(DL) 방향의 끝단은 층간절연막(150)에 형성된 컨택홀을 통해 상부의 데이터라인(DL)에 연결되며, 연결배선(143)의 테스트용 박막트랜지스터(TT) 방향의 끝단은 층간절연막(150)에 형성된 컨택홀을 통해 상부의 드레인전극(162)에 연결된다. 한편 테스트용 박막트랜지스터(TT)들의 소스전극(161)들은 (x축 방향으로 연장된) 테스트신호선(168)과 연결되는데, 구체적으로 소스전극(161)들은 테스트신호선(168)과 일체(一體)일 수 있다.These connection wires 143 may contain the same material as the gate electrodes 141, for example, a metal such as molybdenum or aluminum, and may have a single-layer or multi-layer structure. Furthermore, the connection wires 143 may be placed on the same layer as the gate electrodes 141. Of course, the end of the connection wire 143 in the data line (DL) direction is connected to the upper data line (DL) through a contact hole formed in the interlayer insulating film 150, and the test thin film transistor (TT) of the connection wire 143 The end in the ) direction is connected to the upper drain electrode 162 through a contact hole formed in the interlayer insulating film 150. Meanwhile, the source electrodes 161 of the test thin film transistors (TT) are connected to the test signal line 168 (extending in the x-axis direction). Specifically, the source electrodes 161 are integrated with the test signal line 168. It can be.

한편 도 2 및 도 3에 도시된 것과 같이, 디스플레이 장치는 복수개의 출력패드(165)들을 더 구비할 수 있다. 복수개의 출력패드(165)들 각각은 연결배선(143)들 중 대응하는 것 상부에 위치하며, 연결배선(143)들 중 대응하는 것에 컨택할 수 있다. 이러한 복수개의 출력패드(165)들 각각은 테스트용 박막트랜지스터(TT)의 소스전극(161) 및 드레인전극(162)과 동일 물질, 예컨대 티타늄이나 알루미늄 등의 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 또는 출력패드(165)들은 티타늄/알루미늄/티타늄의 3층구조를 가질 수 있다. 나아가, 복수개의 출력패드(165)들은 소스전극(161) 및 드레인전극(162)이 배치된 층과 동일한 층에 배치될 수 있다. 이에 따라 복수개의 출력패드(165)들은 층간절연막(150)에 형성된 컨택홀을 통해 하부의 연결배선(143)에 연결될 수 있다.Meanwhile, as shown in FIGS. 2 and 3, the display device may further include a plurality of output pads 165. Each of the plurality of output pads 165 is located above a corresponding one of the connection wires 143, and can contact the corresponding one of the connection wires 143. Each of these plurality of output pads 165 may contain the same material as the source electrode 161 and drain electrode 162 of the test thin film transistor (TT), for example, a metal such as titanium or aluminum, and may be a single layer or a multilayer. It can have a structure. Alternatively, the output pads 165 may have a three-layer structure of titanium/aluminum/titanium. Furthermore, the plurality of output pads 165 may be disposed on the same layer as the source electrode 161 and the drain electrode 162. Accordingly, the plurality of output pads 165 may be connected to the lower connection wire 143 through the contact hole formed in the interlayer insulating film 150.

복수개의 출력패드(165)들이 위치한 복수개의 테스트용 박막트랜지스터(TT)들의 (+y 방향) 일측의 반대측인 타측에는 복수개의 입력패드(166)들이 위치할 수 있다. 이러한 복수개의 입력패드(166)들 각각은 테스트용 박막트랜지스터(TT)의 소스전극(161) 및 드레인전극(162)과 동일 물질, 예컨대 티타늄이나 알루미늄 등의 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 또는 입력패드(166)들은 티타늄/알루미늄/티타늄의 3층구조를 가질 수 있다. 나아가, 복수개의 입력패드(166)들은 소스전극(161) 및 드레인전극(162)이 배치된 층과 동일한 층에 배치될 수 있다.A plurality of input pads 166 may be located on the other side opposite to one side (+y direction) of the plurality of test thin film transistors (TT) where the plurality of output pads 165 are located. Each of these plurality of input pads 166 may contain the same material as the source electrode 161 and drain electrode 162 of the test thin film transistor (TT), for example, a metal such as titanium or aluminum, and may be a single layer or a multilayer. It can have a structure. Alternatively, the input pads 166 may have a three-layer structure of titanium/aluminum/titanium. Furthermore, the plurality of input pads 166 may be disposed on the same layer as the source electrode 161 and the drain electrode 162.

이와 같은 입력패드(166)들과 출력패드(165)들은 추후 디스플레이 모듈 또는 디스플레이 장치가 구비하는 구동칩(180, 도 6 참조)과 연결될 수 있다. 이에 대해서는 후술한다. 아울러 구동칩(180)에는 디스플레이영역(DA)에서 구현하고자 하는 이미지에 대한 정보가 입력될 수 있다. 이를 위해 복수개의 입력패드(166)들은 복수개의 테스트용 박막트랜지스터(TT)들로부터 멀어지는 방향으로 연장되고, 복수개의 입력패드(166)들의 복수개의 테스트용 박막트랜지스터(TT)들로부터 먼 방향 부분(167)에는 디스플레이 모듈 또는 디스플레이 장치가 구비하는 인쇄회로기판(190, 도 6 참조)의 출력단자들과 전기적으로 연결될 수 있다. 이에 대해서는 후술한다.These input pads 166 and output pads 165 may later be connected to a display module or a driving chip 180 (see FIG. 6) included in the display device. This will be described later. In addition, information about the image to be implemented in the display area (DA) may be input to the driving chip 180. To this end, the plurality of input pads 166 extend in a direction away from the plurality of test thin film transistors (TT), and the portion of the plurality of input pads 166 in the direction away from the plurality of test thin film transistors (TT) ( 167) may be electrically connected to the output terminals of the printed circuit board 190 (see FIG. 6) provided in the display module or display device. This will be described later.

이처럼 디스플레이 패널에 추후 부착될 구동칩(180)의 입력단자들이 입력패드(166)들에 연결되고, 구동칩(180)의 출력단자들이 출력패드(165)들에 연결된다. 이때 구동칩(180)이 안정적으로 위치하도록 하기 위해, 기판(100)의 저면에서 출력패드(165)들 상면까지의 높이(h1)와, 기판(100)의 저면에서 입력패드(166)들 상면까지의 높이(h2)가 같도록 할 필요가 있다.In this way, the input terminals of the driving chip 180, which will be later attached to the display panel, are connected to the input pads 166, and the output terminals of the driving chip 180 are connected to the output pads 165. At this time, in order to ensure that the driving chip 180 is positioned stably, the height h1 from the bottom of the substrate 100 to the top of the output pads 165, and the height h1 from the bottom of the substrate 100 to the top of the input pads 166 It is necessary to ensure that the height (h2) is the same.

이를 위해, 출력패드(165)들의 하부에는 연결배선(143)들이 위치하므로, 입력패드(166)들 각각의 복수개의 테스트용 박막트랜지스터(TT)들 방향의 부분 하부에 단차조절부(145)가 위치하도록 할 수 있다. 이러한 단차조절부(145)는 연결배선(143)들과 동일 물질, 즉 게이트전극(141)들과 동일 물질, 예컨대 몰리브덴이나 알루미늄 등의 금속을 포함할 수 있으며, 단층 또는 다층구조를 가질 수 있다. 물론 도 2 및 도 3에 도시된 것과 달리, 입력패드(166)들 각각의 복수개의 테스트용 박막트랜지스터(TT)들로부터 먼 방향의 부분(167), 즉 인쇄회로기판(190)의 출력단자(191)와 연결되는 부분(167) 하부에도 단차조절부가 위치할 수도 있다.For this purpose, since the connection wires 143 are located at the bottom of the output pads 165, a step adjustment unit 145 is provided at the bottom of the portion in the direction of the plurality of test thin film transistors (TT) of each of the input pads 166. It can be positioned. This step adjustment unit 145 may contain the same material as the connection wires 143, that is, the same material as the gate electrodes 141, for example, a metal such as molybdenum or aluminum, and may have a single-layer or multi-layer structure. . Of course, unlike what is shown in FIGS. 2 and 3, the portion 167 in the direction away from the plurality of test thin film transistors (TT) of each of the input pads 166, that is, the output terminal of the printed circuit board 190 ( A step adjustment portion may also be located below the portion 167 connected to 191).

도 5는 도 1의 디스플레이영역(DA) 내의 일부분을 개략적으로 도시하는 단면도이다. 도 5에 도시된 것과 같이, 기판(100)의 디스플레이영역(DA)에는 디스플레이소자(310), 그리고 디스플레이소자(310)가 전기적으로 연결되는 박막트랜지스터(210)가 위치할 수 있다. 도 5에서는 디스플레이소자(310)로서 유기발광소자가 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소전극(311)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다.FIG. 5 is a cross-sectional view schematically showing a portion of the display area DA of FIG. 1. As shown in FIG. 5, a display element 310 and a thin film transistor 210 to which the display element 310 is electrically connected may be located in the display area DA of the substrate 100. FIG. 5 shows that an organic light emitting element as the display element 310 is located in the display area DA. The fact that such an organic light emitting device is electrically connected to the thin film transistor 210 can be understood as the pixel electrode 311 being electrically connected to the thin film transistor 210.

디스플레이영역(DA) 내의 박막트랜지스터(210)의 반도체층(211), 게이트전극(213), 소스전극(215a) 및 드레인전극(215b)은, 전술한 것과 같은 주변영역(PA)의 테스트용 박막트랜지스터(TT)의 반도체층(120), 게이트전극(141), 소스전극(161) 및 드레인전극(162)과 동일 물질을 포함하며 동일층에 위치할 수 있다. 다만 도 5에서는 박막트랜지스터(210)가 소스전극(215a) 및 드레인전극(215b)을 포함하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 소스전극(215a) 및/또는 드레인전극(215b)은 배선의 일부일 수 있다. 또는 박막트랜지스터(210)는 소스전극(215a) 및/또는 드레인전극(215b)을 갖지 않고, 반도체층(211)의 소스영역이 소스전극 역할을 하거나 드레인영역이 드레인전극 역할을 할 수도 있다. 예컨대 박막트랜지스터(210)의 반도체층(211)의 소스영역이 다른 박막트랜지스터의 드레인영역과 일체(一體)일 수 있으며, 이 경우 그 다른 박막트랜지스터의 드레인전극이 박막트랜지스터(210)의 소스전극에 전기적으로 연결된 것으로 이해될 수 있다.The semiconductor layer 211, gate electrode 213, source electrode 215a, and drain electrode 215b of the thin film transistor 210 in the display area (DA) are thin films for testing in the peripheral area (PA) as described above. It includes the same material as the semiconductor layer 120, gate electrode 141, source electrode 161, and drain electrode 162 of the transistor (TT) and may be located on the same layer. However, in Figure 5, the thin film transistor 210 is shown as including a source electrode 215a and a drain electrode 215b, but the present invention is not limited thereto. For example, the source electrode 215a and/or the drain electrode 215b may be part of the wiring. Alternatively, the thin film transistor 210 may not have a source electrode 215a and/or a drain electrode 215b, and the source region of the semiconductor layer 211 may serve as a source electrode or the drain region may serve as a drain electrode. For example, the source region of the semiconductor layer 211 of the thin film transistor 210 may be integrated with the drain region of another thin film transistor, in which case the drain electrode of the other thin film transistor is connected to the source electrode of the thin film transistor 210. It can be understood as being electrically connected.

박막트랜지스터(210) 상에는 평탄화층(170)이 배치될 수 있다. 예컨대 도 5에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(170)은 박막트랜지스터(210)의 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(170)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 5에서는 평탄화층(170)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.A planarization layer 170 may be disposed on the thin film transistor 210. For example, when an organic light emitting device is disposed on the thin film transistor 210 as shown in FIG. 5, the planarization layer 170 may serve to substantially planarize the upper part of the thin film transistor 210. This planarization layer 170 may be formed of an organic material such as acrylic, benzocyclobutene (BCB), or hexamethyldisiloxane (HMDSO). In FIG. 5, the planarization layer 170 is shown as a single layer, but various modifications are possible, such as a multi-layer structure.

기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(170) 상에는 디스플레이소자(310)가 위치할 수 있다. 디스플레이소자(310)는 예컨대 화소전극(311), 대향전극(315) 및 그 사이에 개재되며 발광층을 포함하는 중간층(313)을 갖는 유기발광소자일 수 있다.In the display area DA of the substrate 100, the display element 310 may be located on the planarization layer 170. The display device 310 may be, for example, an organic light emitting device having a pixel electrode 311, a counter electrode 315, and an intermediate layer 313 interposed between them and including a light emitting layer.

화소전극(311)은 도 5에 도시된 것과 같이 평탄화층(170) 등에 형성된 개구부를 통해 소스전극(215a) 및 드레인전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다. 화소전극(311)은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함할 수 있다. 예컨대 화소전극(311)은 ITO/Ag/ITO의 3층구조를 가질 수 있다.The pixel electrode 311 is electrically connected to the thin film transistor 210 by contacting either the source electrode 215a or the drain electrode 215b through an opening formed in the planarization layer 170, etc., as shown in FIG. 5. . The pixel electrode 311 may include a translucent conductive layer formed of a translucent conductive oxide such as ITO, In 2 O 3 or IZO, and a reflective layer formed of a metal such as Al or Ag. For example, the pixel electrode 311 may have a three-layer structure of ITO/Ag/ITO.

평탄화층(170) 상부에는 화소정의막(175)이 배치될 수 있다. 이 화소정의막(175)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(311)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 5에 도시된 바와 같은 경우, 화소정의막(175)은 화소전극(311)의 가장자리와 화소전극(311) 상부의 대향전극(315)과의 사이의 거리를 증가시킴으로써 화소전극(311)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(175)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.A pixel defining layer 175 may be disposed on the planarization layer 170. This pixel definition film 175 serves to define a pixel by having an opening corresponding to each subpixel, that is, an opening that exposes at least the central portion of the pixel electrode 311. In addition, in the case shown in FIG. 5, the pixel defining film 175 increases the distance between the edge of the pixel electrode 311 and the counter electrode 315 on the top of the pixel electrode 311, thereby ) plays a role in preventing arcs from occurring at the edges. The pixel defining layer 175 may be formed of an organic material such as polyimide or hexamethyldisiloxane (HMDSO).

유기발광소자의 중간층(313)은 저분자 또는 고분자 물질을 포함할 수 있다. 중간층(313)이 저분자 물질을 포함할 경우, 중간층(313)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층(313)이 고분자 물질을 포함할 경우, 중간층(313)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(313)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.The intermediate layer 313 of the organic light emitting device may include a low molecule or high molecule material. When the middle layer 313 includes a low molecular material, the middle layer 313 includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), and an electron transport layer (ETL). : Electron Transport Layer), Electron Injection Layer (EIL), etc. may have a single or complex laminated structure and may be formed by vacuum deposition. When the middle layer 313 includes a polymer material, the middle layer 313 may have a structure including a hole transport layer (HTL) and an emission layer (EML). At this time, the hole transport layer may include PEDOT, and the light-emitting layer may include a polymer material such as poly-phenylenevinylene (PPV)-based or polyfluorene-based. This intermediate layer 313 can be formed by screen printing, inkjet printing, laser induced thermal imaging (LITI), or the like.

물론 중간층(313)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있다. 그리고 중간층(313)의 발광층 외의 층들은 복수개의 화소전극(311)들에 걸쳐서 일체(一體)일 수도 있다. 발광층은 복수개의 화소전극(311)들 각각에 대응하도록 형성될 수 있다.Of course, the middle layer 313 is not necessarily limited to this and may have various structures. In addition, the layers other than the light emitting layer of the middle layer 313 may be integrated across the plurality of pixel electrodes 311. The light emitting layer may be formed to correspond to each of the plurality of pixel electrodes 311.

대향전극(315)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(315)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(311)들에 대응할 수 있다. 대향전극(315)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al이나 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수 있다. 예컨대 대향전극(315)은, MgAg를 포함하는 반투과막을 포함할 수 있다.The counter electrode 315 is disposed on top of the display area (DA) and may be arranged to cover the display area (DA). That is, the counter electrode 315 is formed integrally with the plurality of organic light emitting elements and can correspond to the plurality of pixel electrodes 311. The counter electrode 315 may include a transmissive conductive layer made of ITO, In 2 O 3 or IZO, and may also include a semi-transmissive film containing a metal such as Al or Ag. For example, the counter electrode 315 may include a semi-permeable membrane containing MgAg.

이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층은 디스플레이영역(DA)을 덮으며 주변영역(PA)의 적어도 일부에까지 연장될 수 있다. 이러한 봉지층은 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있다.Since these organic light emitting devices can be easily damaged by moisture or oxygen from the outside, an encapsulation layer (not shown) can cover these organic light emitting devices to protect them. The encapsulation layer covers the display area (DA) and may extend to at least a portion of the peripheral area (PA). This encapsulation layer may include a first inorganic encapsulation layer, an organic encapsulation layer, and a second inorganic encapsulation layer.

이와 같은 디스플레이 패널을 준비한 후, 디스플레이 패널에 대한 점등검사를 통해 제1데이터를 획득한다. 구체적으로, 주변영역(PA)에 위치한 복수개의 박막트랜지스터(TT)들의 공통 게이트전극(141)에 전기적 신호가 인가되도록 하여 복수개의 테스트용 박막트랜지스터(TT)들의 반도체층(120)들에 동시에 채널이 형성되도록 함으로써 복수개의 테스트용 박막트랜지스터(TT)들이 동시에 턴온(turn on)되도록 한다. 이에 따라 테스트신호선(168)으로부터의 전기적 신호가 복수개의 테스트용 박막트랜지스터(TT)들을 통해 복수개의 테스트용 박막트랜지스터(TT)들에 전기적으로 연결된 복수개의 데이터라인(DL)들로 전달된다. 그 결과 복수개의 데이터라인(DL)들에 전기적으로 연결된 디스플레이영역(DA)의 화소들이 발광하게 되어, 디스플레이 영역(DA) 내의 화소들의 불량여부를 검사할 수 있다. 특히, 테스트신호선(168)으로부터의 동일한 전기적 신호가 복수개의 테스트용 박막트랜지스터(TT)들을 통해 복수개의 데이터라인(DL)들에 전기적으로 연결된 디스플레이영역(DA)의 화소들에 전달되기에, 상이한 휘도로 발광하는 화소들의 존재여부를 확인할 수 있다.After preparing such a display panel, first data is obtained through a lighting inspection of the display panel. Specifically, an electrical signal is applied to the common gate electrode 141 of a plurality of thin film transistors (TT) located in the peripheral area (PA) to simultaneously apply a channel to the semiconductor layers 120 of a plurality of test thin film transistors (TT). By forming this, a plurality of test thin film transistors (TT) are turned on at the same time. Accordingly, the electrical signal from the test signal line 168 is transmitted through a plurality of test thin film transistors (TT) to a plurality of data lines (DL) electrically connected to the test thin film transistors (TT). As a result, the pixels in the display area (DA) electrically connected to the plurality of data lines (DL) emit light, and it is possible to inspect whether the pixels in the display area (DA) are defective. In particular, since the same electrical signal from the test signal line 168 is transmitted to the pixels of the display area (DA) electrically connected to the plurality of data lines (DL) through a plurality of test thin film transistors (TT), different The presence of pixels that emit light can be confirmed by luminance.

물론 공통의 게이트전극(141)을 갖는 복수개의 테스트용 박막트랜지스터(TT)들은 적색광을 방출하는 화소들에 연결된 데이터라인(DL)들에만 연결될 수 있다. 녹색광을 방출하는 화소들에 연결된 데이터라인들에 연결된 복수개의 테스트용 박막트랜지스터들의 공통의 게이트전극은, 도 2에 도시된 공통의 게이트전극(141)과 상이한 것일 수 있다. 이 경우, 적색광을 방출하는 화소들만 불량여부를 검사할 수도 있고, 녹색광을 방출하는 화소들만 불량여부를 검사할 수도 있다. 이는 청색광을 방출하는 화소들의 경우에도 마찬가지로 적용될 수 있다.Of course, a plurality of test thin film transistors (TT) having a common gate electrode 141 can be connected only to data lines (DL) connected to pixels that emit red light. The common gate electrode of the plurality of test thin film transistors connected to the data lines connected to the pixels emitting green light may be different from the common gate electrode 141 shown in FIG. 2. In this case, only pixels that emit red light may be inspected for defects, or only pixels that emit green light may be inspected for defects. This can also be applied to pixels that emit blue light.

한편, 적색광을 방출하는 화소들, 녹색광을 방출하는 화소들 및 청색광을 방출하는 화소들을 모두 동시에 발광시켜, 디스플레이영역(DA)이 화이트 이미지를 디스플레이하도록 한 상태에서 색좌표를 확인함으로써, 이상적인 백색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있다. 물론 적색광을 방출하는 화소들만을 발광시킨 상태에서 색좌표를 확인함으로써 이상적인 적색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있고, 녹색광을 방출하는 화소들만을 발광시킨 상태에서 색좌표를 확인함으로써 이상적인 녹색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있으며, 청색광을 방출하는 화소들만을 발광시킨 상태에서 색좌표를 확인함으로써 이상적인 청색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있다.Meanwhile, the pixels emitting red light, the pixels emitting green light, and the pixels emitting blue light all emit simultaneously, and the color coordinates are confirmed with the display area DA displaying a white image, thereby determining the color coordinates of the ideal white light. You can also check how much of a difference there is. Of course, you can check the color coordinates of ideal red light by checking the color coordinates with only the pixels emitting red light, and you can check the color coordinates of the ideal green light by checking the color coordinates with only the pixels emitting green light. You can check to what extent there is a difference, and by checking the color coordinates with only the pixels that emit blue light emitting light, you can also check to what extent there is a difference from the color coordinates of ideal blue light.

이처럼 디스플레이 패널에 대한 점등검사를 통해 획득하는 제1데이터는, 디스플레이영역(DA)의 평균휘도에 대한 데이터일 수도 있고, 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터일 수도 있으며, 디스플레이영역(DA)의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터일 수도 있다. 물론 제1데이터는 이러한 상이한 종류의 데이터들을 포함할 수도 있다. 참고로 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터는, 디스플레이영역(DA)에서 가장 밝은 부분의 휘도와 가장 어두운 부분의 휘도의 차이에 대한 데이터를 의미할 수 있다.In this way, the first data obtained through the lighting inspection of the display panel may be data about the average luminance of the display area (DA) or data about the difference between the maximum luminance and minimum luminance of the display area (DA). , It may be data for the color coordinates that are most different from the normal color coordinates of the display area (DA). Of course, the first data may include these different types of data. For reference, data about the difference between the maximum luminance and minimum luminance of the display area (DA) may mean data about the difference between the luminance of the brightest part and the darkest part of the display area (DA).

이와 같이 디스플레이 패널에 대한 제1데이터를 획득한 후, 본 발명의 일 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치의 제조과정 중의 일부분의 단면을 개략적으로 도시하는 단면도인 도 6에 도시된 것과 같이, 디스플레이 패널에 인쇄회로기판(190) 및 구동칩(180)을 부착하여 디스플레이 모듈을 준비한다. 도 6은 디스플레이 패널에 인쇄회로기판(190) 및 구동칩(180)을 부착한 디스플레이 모듈을 도 2의 III-III 선을 따라 취한 단면으로 이해될 수 있다.After acquiring the first data on the display panel in this way, it is shown in Figure 6, which is a cross-sectional view schematically showing a part of the manufacturing process of the display device that is the subject of quality prediction in the inspection quality prediction method according to an embodiment of the present invention. As described above, a display module is prepared by attaching the printed circuit board 190 and the driving chip 180 to the display panel. FIG. 6 can be understood as a cross-section taken along line III-III of FIG. 2 of a display module in which a printed circuit board 190 and a driving chip 180 are attached to a display panel.

구동칩(180)은 바디(183) 및 바디(183) 양측에 위치하는 출력단자(181)들과 입력단자(182)들을 구비한다. 도 6에서는 단면도이기에 구동칩(180)의 한 개의 출력단자(181)와 한 개의 입력단자(182)만 도시되어 있으나, 구동칩(180)은 (x축 방향을 따라 배열된) 복수개의 출력단자(181)들과 복수개의 입력단자(182)들을 구비할 수 있다. 이러한 구동칩(180)은 예컨대 IC칩 등일 수 있다.The driving chip 180 includes a body 183 and output terminals 181 and input terminals 182 located on both sides of the body 183. In Figure 6, because it is a cross-sectional view, only one output terminal 181 and one input terminal 182 of the driving chip 180 are shown. However, the driving chip 180 has a plurality of output terminals (arranged along the x-axis direction). (181) and a plurality of input terminals (182) may be provided. This driving chip 180 may be, for example, an IC chip.

구동칩(180)의 입력단자(182)들은 디스플레이 패널의 입력패드(166)들에 연결되고, 구동칩(180)의 출력단자(181)들은 디스플레이 패널의 출력패드(165)들에 연결된다. 이에 따라 디스플레이 모듈 또는 디스플레이 장치를 구동할 시, 구동칩(180)으로부터의 전기적 신호가 구동칩(180)의 출력단자(181)들에서 출력패드(165)들 및 연결배선(143)들을 거쳐 데이터라인(DL)들로 전달되어, 결과적으로 디스플레이영역(DA) 내의 복수개의 화소들에 전달될 수 있다.Input terminals 182 of the driving chip 180 are connected to input pads 166 of the display panel, and output terminals 181 of the driving chip 180 are connected to output pads 165 of the display panel. Accordingly, when driving a display module or display device, an electrical signal from the driving chip 180 is transmitted from the output terminals 181 of the driving chip 180 through the output pads 165 and connection wires 143. It can be transmitted through lines DL, and as a result, it can be transmitted to a plurality of pixels in the display area DA.

물론 이러한 구동칩(180)에는 구동칩(180)의 입력단자(182)들을 통해 디스플레이영역(DA)에서 구현하고자 하는 이미지에 대한 정보가 입력될 수 있다. 이를 위해 디스플레이 모듈은 플레이트(192)와 출력단자(191)들을 포함하는 인쇄회로기판(190)을 구비할 수 있다. 디스플레이 패널의 복수개의 입력패드(166)들은 복수개의 테스트용 박막트랜지스터(TT)들로부터 멀어지는 방향으로 연장되고, 복수개의 입력패드(166)들의 복수개의 테스트용 박막트랜지스터(TT)들로부터 먼 방향 부분(167)에는 인쇄회로기판(190)의 출력단자(191)들이 전기적으로 연결될 수 있다.Of course, information about the image to be implemented in the display area DA can be input to the driving chip 180 through the input terminals 182 of the driving chip 180. For this purpose, the display module may be provided with a printed circuit board 190 including a plate 192 and output terminals 191. The plurality of input pads 166 of the display panel extend in a direction away from the plurality of test thin film transistors (TT), and the portion of the plurality of input pads 166 in the direction away from the plurality of test thin film transistors (TT) The output terminals 191 of the printed circuit board 190 may be electrically connected to (167).

한편, 구동칩(180)의 입력단자(182)들이 입력패드(166)들에 연결되고, 구동칩(180)의 출력단자(181)들이 출력패드(165)들에 연결됨에 따라, 도 6에 도시된 것과 같이 구동칩(180)은 테스트용 박막트랜지스터(TT)들 상부에 위치하게 된다. 이때 구동칩(180)이 안정적으로 위치하도록 하기 위해, 기판(100)의 저면에서 출력패드(165)들 상면까지의 높이(h1)와, 기판(100)의 저면에서 입력패드(166)들 상면까지의 높이(h2)가 같도록 할 필요가 있다.Meanwhile, as the input terminals 182 of the driving chip 180 are connected to the input pads 166 and the output terminals 181 of the driving chip 180 are connected to the output pads 165, as shown in FIG. As shown, the driving chip 180 is located on top of the thin film transistors (TT) for testing. At this time, in order to ensure that the driving chip 180 is positioned stably, the height h1 from the bottom of the substrate 100 to the top of the output pads 165, and the height h1 from the bottom of the substrate 100 to the top of the input pads 166 It is necessary to ensure that the height (h2) is the same.

이를 위해, 전술한 것과 같이 입력패드(166)들 각각의 복수개의 테스트용 박막트랜지스터(TT)들 방향의 부분 하부에 단차조절부(145)가 위치하도록 할 수 있다. 물론 도 6에 도시된 것과 달리, 입력패드(166)들 각각의 복수개의 테스트용 박막트랜지스터(TT)들로부터 먼 방향의 부분(167), 즉 인쇄회로기판(190)의 출력단자(191)와 연결되는 부분(167) 하부에도 단차조절부가 위치할 수도 있다.To this end, as described above, the step adjustment unit 145 may be located at the lower part of each of the input pads 166 in the direction of the plurality of test thin film transistors (TT). Of course, unlike what is shown in FIG. 6, the portion 167 in the direction away from the plurality of test thin film transistors (TT) of each of the input pads 166, that is, the output terminal 191 of the printed circuit board 190 and A step adjustment portion may also be located at the bottom of the connected portion 167.

한편, 도 6에서는 구동칩(180)의 입력단자(182)들이 입력패드(166)들에 직접 컨택하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 구동칩(180)의 입력단자(182)들과 입력패드(166)들 사이에는 이방성도전필름 등이 개재될 수 있다. 이는 구동칩(180)의 출력단자(181)들과 출력패드(165)들 사이에도 적용될 수 있고, 입력패드(166)들의 테스트용 박막트랜지스터(TT)들로부터 먼 방향 부분(167)과 인쇄회로기판(190)의 출력단자(191)들 사이에도 적용될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.Meanwhile, in FIG. 6, the input terminals 182 of the driving chip 180 are shown as directly contacting the input pads 166, but the present invention is not limited thereto. For example, an anisotropic conductive film, etc. may be interposed between the input terminals 182 and the input pads 166 of the driving chip 180. This can also be applied between the output terminals 181 and the output pads 165 of the driving chip 180, and the portion 167 in the direction away from the test thin film transistors (TT) of the input pads 166 and the printed circuit. It can also be applied between the output terminals 191 of the substrate 190. This also applies to the embodiments and modifications thereof described later.

이와 같이 디스플레이 모듈을 준비한 후, 디스플레이 모듈에 대한 점등검사를 통해 제2데이터를 획득한다. 제2데이터를 획득하는 과정에서는, 제1데이터를 획득하는 것과 달리 복수개의 테스트용 박막트랜지스터(TT)들을 이용하는 것이 아니라, 인쇄회로기판(190)을 통해 테스트용 신호를 구동칩(180)으로 인가하고, 구동칩(180)으로부터의 신호가 출력패드(165)들을 통해 데이터라인(DL)들로 전달되도록 한다. 그 결과 복수개의 데이터라인(DL)들에 전기적으로 연결된 디스플레이영역(DA)의 화소들이 발광하게 되어, 디스플레이 영역(DA) 내의 화소들의 불량여부를 검사할 수 있다. 구동칩(180)을 통해 데이터라인(DL)들로 전달되는 신호는, 구동칩(180)에서 감마보정 등이 이루어진 신호일 수 있다.After preparing the display module in this way, second data is obtained through a lighting inspection of the display module. In the process of acquiring the second data, unlike acquiring the first data, a plurality of test thin film transistors (TT) are not used, but a test signal is applied to the driving chip 180 through the printed circuit board 190. And, the signal from the driving chip 180 is transmitted to the data lines DL through the output pads 165. As a result, the pixels in the display area (DA) electrically connected to the plurality of data lines (DL) emit light, and it is possible to inspect whether the pixels in the display area (DA) are defective. The signal transmitted to the data lines DL through the driving chip 180 may be a signal that has undergone gamma correction, etc. in the driving chip 180.

참고로 이와 같은 제2데이터 획득을 위한 점등검사 시, 복수개의 테스트용 박막트랜지스터(TT)들은 턴오프(turn off)상태로 유지된다. 구체적으로, 복수개의 테스트용 박막트랜지스터(TT)들이 게이트전극(141)에 로우 신호가 인가되면 턴온(turn on)되는 PMOS 박막트랜지스터들인 경우, 게이트전극(141)에 아무런 신호를 인가하지 않는 것이 아니라 하이 신호를 인가함으로써, 복수개의 테스트용 박막트랜지스터(TT)들은 턴오프(turn off)상태로 유지되도록 할 수 있다.For reference, when performing a lighting test for obtaining second data, a plurality of test thin film transistors (TT) are maintained in a turned off state. Specifically, when the plurality of test thin film transistors (TT) are PMOS thin film transistors that turn on when a low signal is applied to the gate electrode 141, no signal is applied to the gate electrode 141. By applying a high signal, a plurality of test thin film transistors (TT) can be maintained in a turned off state.

이와 같이 제2데이터를 획득할 시, 디스플레이영역(DA)의 화소들 중 의도된 휘도가 아닌 상이한 휘도로 발광하는 화소들의 존재여부를 확인할 수 있다. 그리고 디스플레이영역(DA)에 있어서 적색광을 방출하는 화소들만 불량여부를 검사할 수도 있고, 녹색광을 방출하는 화소들만 불량여부를 검사할 수도 있으며, 청색광을 방출하는 화소들만 불량여부를 검사할 수도 있다.When acquiring the second data in this way, it can be confirmed whether there are pixels in the display area DA that emit light at a different luminance than the intended luminance. And in the display area (DA), only pixels that emit red light can be inspected for defects, only pixels that emit green light can be inspected for defects, and only pixels that emit blue light can be inspected for defects.

한편, 제2데이터를 획득할 시, 적색광을 방출하는 화소들, 녹색광을 방출하는 화소들 및 청색광을 방출하는 화소들을 모두 동시에 발광시켜, 디스플레이영역(DA)이 화이트 이미지를 디스플레이하도록 한 상태에서 색좌표를 확인함으로써, 이상적인 백색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있다. 물론 적색광을 방출하는 화소들만을 발광시킨 상태에서 색좌표를 확인함으로써 이상적인 적색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있고, 녹색광을 방출하는 화소들만을 발광시킨 상태에서 색좌표를 확인함으로써 이상적인 녹색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있으며, 청색광을 방출하는 화소들만을 발광시킨 상태에서 색좌표를 확인함으로써 이상적인 청색광의 색좌표와 어느 정도 차이가 나는지 확인할 수도 있다.Meanwhile, when acquiring the second data, the pixels emitting red light, the pixels emitting green light, and the pixels emitting blue light all emit simultaneously, so that the display area DA displays a white image, and the color coordinates By checking , you can also check how much it differs from the color coordinates of ideal white light. Of course, you can check the color coordinates of ideal red light by checking the color coordinates with only the pixels emitting red light, and you can check the color coordinates of the ideal green light by checking the color coordinates with only the pixels emitting green light. You can check to what extent there is a difference, and by checking the color coordinates with only the pixels that emit blue light emitting light, you can also check to what extent there is a difference from the color coordinates of ideal blue light.

이처럼 디스플레이 모듈에 대한 점등검사를 통해 획득하는 제2데이터는, 디스플레이영역(DA)의 평균휘도에 대한 데이터일 수도 있고, 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터일 수도 있으며, 디스플레이영역(DA)의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터일 수도 있다. 물론 제2데이터는 이러한 상이한 종류의 데이터들을 포함할 수도 있다. 참고로 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터는, 디스플레이영역(DA)에서 가장 밝은 부분의 휘도와 가장 어두운 부분의 휘도의 차이에 대한 데이터를 의미할 수 있다.In this way, the second data obtained through the lighting inspection of the display module may be data about the average luminance of the display area (DA) or data about the difference between the maximum luminance and minimum luminance of the display area (DA). , It may be data for the color coordinates that are most different from the normal color coordinates of the display area (DA). Of course, the second data may include these different types of data. For reference, data about the difference between the maximum luminance and minimum luminance of the display area (DA) may mean data about the difference between the luminance of the brightest part and the darkest part of the display area (DA).

이처럼 제2데이터를 획득한 후, 제2데이터를 기 획득한 제1데이터와 연관시킬 수 있다. 제2데이터를 기 획득한 제1데이터와 연관시킨다는 것은, 제1데이터와 제2데이터의 쌍을 데이터베이스에 저장한다는 의미이다. 복수개의 디스플레이 패널들 각각에 대해 이처럼, 디스플레이 패널의 점등검사를 통해 제1데이터를 획득하고, 해당 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 디스플레이 모듈을 만들며, 그와 같이 만들어진 디스플레이 모듈의 점등검사를 통해 제2데이터를 획득하고, 제1데이터와 제2데이터를 연관시킨다. 이러한 단계를 반복하여 제1데이터와 제2데이터가 서로 연결되어 저장된 데이터베이스를 구축할 수 있다.After acquiring the second data in this way, the second data can be associated with the previously acquired first data. Associating second data with previously acquired first data means storing the pair of first data and second data in the database. For each of the plurality of display panels, first data is obtained through a lighting inspection of the display panel, a printed circuit board and a driving chip are attached to the display panel to create a display module, and the display module thus made is turned on. The second data is obtained through inspection, and the first data and the second data are related. By repeating these steps, a database in which the first data and the second data are linked and stored can be built.

도 7은 이와 같이 데이터베이스를 구축하는 과정을 개략적으로 도시하는 플로우차트이다. 전술한 것과 같이 디스플레이 패널에 대한 점등검사를 통해 제1데이터를 획득하고(S110), 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 디스플레이 모듈을 준비한 후(S120), 디스플레이 모듈에 대한 점등검사를 통해 제2데이터를 획득하고(S130), 제1데이터와 제2데이터를 연관시키며(S140), 복수개의 디스플레이 패널들에 대해 이 과정을 거쳐 데이터베이스를 구축할 수 있다(S150).Figure 7 is a flow chart schematically showing the process of building a database in this way. As described above, first data is obtained through a lighting inspection of the display panel (S110), a display module is prepared by attaching a printed circuit board and a driving chip to the display panel (S120), and then a lighting inspection of the display module is performed. Through this process, second data can be acquired (S130), the first data and second data can be associated (S140), and a database can be built for a plurality of display panels through this process (S150).

이와 같이 구축된 데이터베이스의 경우, 정상인 디스플레이 패널의 제1데이터와 그 디스플레이 패널을 이용해 준비된 정상인 디스플레이 모듈의 제2데이터와, 정상인 디스플레이 패널의 제1데이터와 그 디스플레이 패널을 이용해 준비되었지만 비정상인 디스플레이 모듈의 제2데이터와, 비정상인 디스플레이 패널의 제1데이터와 그 디스플레이 패널을 이용해 준비되었지만 정상인 디스플레이 모듈의 제2데이터와, 비정상인 디스플레이 패널의 제1데이터와 그 디스플레이 패널을 이용해 준비된 비정상인 디스플레이 모듈의 제2데이터 등을 포함할 수 있다.In the case of a database constructed in this way, first data of a normal display panel and second data of a normal display module prepared using the display panel, first data of a normal display panel and an abnormal display module prepared using the display panel second data of an abnormal display panel, first data of an abnormal display panel, and second data of a normal display module prepared using the display panel, first data of an abnormal display panel, and an abnormal display module prepared using the display panel. It may include secondary data, etc.

이와 같이 데이터베이스를 구축한 후에는, 이를 활용하여 디스플레이 모듈에 대한 점등검사를 실시하지 않더라도, 디스플레이 모듈의 점등검사에 대한 예측데이터를 획득할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 검사 품질 예측방법을 개략적으로 도시하는 플로우차트인 도 8에 도시된 것과 같이, 데이터베이스를 구축한 후(S100), 도 1 내지 도 4를 참조하여 전술한 것과 같은 검사대상 디스플레이 패널을 준비할 수 있다. 그리고 이 검사대상 디스플레이 패널에 대한 점등검사를 통해, 제1검사데이터를 획득할 수 있다(S200). 제1검사데이터는 데이터베이스에 저장된 제1데이터와 동일한 물리적 특성에 대한 데이터일 수 있다. 즉, 제1검사데이터는 검사대상 디스플레이 패널의 디스플레이영역(DA)의 평균휘도에 대한 데이터일 수도 있고, 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터일 수도 있으며, 디스플레이영역(DA)의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터일 수도 있다. 물론 제1검사데이터는 이러한 상이한 종류의 데이터들을 포함할 수도 있다.After constructing the database in this way, it is possible to use it to obtain predicted data for the lighting inspection of the display module even if the lighting inspection is not performed on the display module. Specifically, as shown in FIG. 8, which is a flowchart schematically showing the inspection quality prediction method according to an embodiment of the present invention, after building the database (S100), the above-mentioned data with reference to FIGS. 1 to 4 A display panel to be inspected similar to the above can be prepared. Then, first inspection data can be obtained through a lighting inspection of the display panel to be inspected (S200). The first inspection data may be data about the same physical characteristics as the first data stored in the database. That is, the first inspection data may be data about the average luminance of the display area (DA) of the display panel to be inspected, or may be data about the difference between the maximum and minimum luminance of the display area (DA), and the display area (DA) It may be data for the color coordinate that is most different from the normal color coordinate of DA). Of course, the first inspection data may include these different types of data.

이후, 구축된 데이터베이스를 이용하여, 제1검사데이터로부터 검사대상 디스플레이 패널이 디스플레이 모듈이 되었을 시의 제2검사데이터를 예측하여 예측데이터를 획득할 수 있다(S300). 그리고 이 예측데이터가 정상인 디스플레이 모듈에 대한 데이터라면, 이 디스플레이 패널을 이용하여 디스플레이 장치 제조 공정을 계속 진행하고, 예측데이터가 비정상인 디스플레이 모듈에 대한 데이터일 경우 이 디스플레이 패널을 불량으로 처리하고 제조 공정을 더 이상 진행하지 않을 수 있다.Afterwards, using the constructed database, prediction data can be obtained by predicting the second inspection data when the display panel to be inspected becomes a display module from the first inspection data (S300). If the predicted data is for a normal display module, the display device manufacturing process continues using this display panel. If the predicted data is for an abnormal display module, the display panel is treated as defective and the manufacturing process continues. You may not proceed any further.

참고로 예측데이터는 검사대상 디스플레이 패널을 이용하여 제조될 검사대상 디스플레이 모듈의 디스플레이영역(DA)의 평균휘도에 대한 예측데이터일 수도 있고, 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 예측데이터일 수도 있으며, 디스플레이영역(DA)의 정상 색좌표와 가장 상이한 색좌표에 대한 예측데이터일 수도 있다. 물론 예측데이터는 이러한 상이한 종류의 데이터들을 포함할 수도 있다. 즉, 예측데이터는 전술한 제2데이터와 동일한 물리적 특성에 대한 데이터일 수 있다.For reference, the prediction data may be prediction data about the average luminance of the display area (DA) of the display module to be inspected using the display panel to be inspected, or the difference between the maximum and minimum luminance of the display area (DA). It may be prediction data, or it may be prediction data for the color coordinates that are most different from the normal color coordinates of the display area (DA). Of course, prediction data may include these different types of data. That is, the predicted data may be data about the same physical characteristics as the above-described second data.

이와 같은 본 실시예에 따른 검사 품질 예측방법의 경우, 인쇄회로기판과 구동칩을 디스플레이 패널에 실제로 부착하기 전에 디스플레이 모듈의 품질을 예측함으로써, 불필요한 공정을 거친 후에 검사를 실시하여 시간과 부품 등의 낭비가 발생하는 것을 효과적으로 방지할 수 있다.In the case of the inspection quality prediction method according to this embodiment, the quality of the display module is predicted before the printed circuit board and driving chip are actually attached to the display panel, and inspection is performed after unnecessary processes, saving time and parts, etc. Waste can be effectively prevented.

한편, 본 발명의 일 실시예에 따른 검사 품질 예측방법을 개략적으로 도시하는 플로우차트인 도 9에 도시된 것과 같이, 예측데이터를 획득한 후(S300), 도 6을 참조하여 전술한 것과 같은 검사대상 디스플레이 패널을 준비할 수 있다(S400). 즉, 검사대상 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 검사대상 디스플레이 모듈을 준비할 수 있다(S400). 이후, 검사대상 디스플레이 모듈에 대한 점등검사를 통해 제2검사데이터를 획득할 수 있다고(S500).Meanwhile, as shown in FIG. 9, which is a flowchart schematically showing the inspection quality prediction method according to an embodiment of the present invention, after obtaining the prediction data (S300), the inspection as described above with reference to FIG. 6 is performed. The target display panel can be prepared (S400). In other words, a display module to be inspected can be prepared by attaching a printed circuit board and a driving chip to the display panel to be inspected (S400). Afterwards, the second inspection data can be obtained through a lighting inspection of the display module to be inspected (S500).

제2검사데이터는 데이터베이스를 이용하여 획득한 예측데이터와 동일한 물리적 특성에 대한 데이터일 수 있다. 즉, 제2검사데이터는 검사대상 디스플레이 모듈의 디스플레이영역(DA)의 평균휘도에 대한 데이터일 수도 있고, 디스플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터일 수도 있으며, 디스플레이영역(DA)의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터일 수도 있다. 물론 제2검사데이터는 이러한 상이한 종류의 데이터들을 포함할 수도 있다. 즉, 제2검사데이터는 예측데이터와 동일한 물리적 특성에 대한 데이터일 수 있다.The second inspection data may be data on the same physical characteristics as the prediction data obtained using a database. That is, the second inspection data may be data about the average luminance of the display area (DA) of the display module to be inspected, or may be data about the difference between the maximum and minimum luminance of the display area (DA), and the display area (DA) It may be data for the color coordinate that is most different from the normal color coordinate of DA). Of course, the second inspection data may include these different types of data. That is, the second inspection data may be data about the same physical characteristics as the prediction data.

이후, 예측데이터와 제2검사데이터를 비교할 수 있다(S600). 예측데이터와 제2검사데이터를 비교하는 것은, 디스플레이 모듈 검사장치가 정상인지 여부를 판단하기 위함이다. 즉, 예측데이터와 제2검사데이터의 차이가 사전설정된 범위 이내일 경우 디스플레이 모듈 검사장치가 정상인 것으로 판단하고, 예측데이터와 제2검사데이터의 차이가 사전설정된 범위를 벗어날 경우 디스플레이 모듈 검사장치가 비정상인 것으로 판단할 수 있다.Afterwards, the predicted data and the second inspection data can be compared (S600). Comparing the predicted data and the second inspection data is to determine whether the display module inspection device is normal. That is, if the difference between the predicted data and the second inspection data is within the preset range, the display module inspection device is judged to be normal, and if the difference between the predicted data and the second inspection data is outside the preset range, the display module inspection device is abnormal. It can be judged that it is.

예컨대 예측데이터와 제2검사데이터 각각이 디플레이영역(DA)의 평균휘도에 대한 데이터일 경우, 예측데이터와 제2검사데이터의 차이가 예측데이터의 10% 이내일 경우에는 디스플레이 모듈 검사장치가 정상인 것으로 판단하고, 그 외의 경우에는 디스플레이 모듈 검사장치가 비정상인 것으로 판단할 수 있다. 예측데이터와 제2검사데이터 각각이 디플레이영역(DA)의 최대휘도와 최소휘도의 차이에 대한 데이터일 경우, 예측데이터와 제2검사데이터의 차이가 예측데이터의 10% 이내이고 예측데이터에서의 최대휘도와 제2검사데이터에서의 최대휘도의 차이가 예측데이터에서의 최대휘도의 10%이내일 경우에는 디스플레이 모듈 검사장치가 정상인 것으로 판단하고, 그 외의 경우에는 디스플레이 모듈 검사장치가 비정상인 것으로 판단할 수 있다. 예측데이터와 제2검사데이터 각각이 디플레이영역(DA)의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터일 경우, 예측데이터의 색좌표 수치와 제2검사데이터의 색좌표 수치의 차이가 예측데이터의 색좌표 수치의 10% 이내일 경우에는 디스플레이 모듈 검사장치가 정상인 것으로 판단하고, 그 외의 경우에는 디스플레이 모듈 검사장치가 비정상인 것으로 판단할 수 있다.For example, if the predicted data and the second inspection data are each data about the average luminance of the display area (DA), and the difference between the predicted data and the second inspection data is within 10% of the predicted data, the display module inspection device is normal. In other cases, it can be determined that the display module inspection device is abnormal. If each of the predicted data and the second inspection data is data about the difference between the maximum and minimum luminance of the display area (DA), the difference between the predicted data and the second inspection data is within 10% of the predicted data and the difference in the predicted data is If the difference between the maximum brightness and the maximum brightness in the second inspection data is within 10% of the maximum brightness in the predicted data, the display module inspection device is judged to be normal, and in other cases, the display module inspection device is judged to be abnormal. can do. If each of the predicted data and the second inspection data is data for a color coordinate that is most different from the normal color coordinate of the display area (DA), the difference between the color coordinate value of the predicted data and the color coordinate value of the second inspection data is the color coordinate value of the predicted data. If it is within 10%, the display module inspection device can be judged to be normal, and in other cases, the display module inspection device can be judged to be abnormal.

이와 같은 과정을 통해 디스플레이 모듈 검사장치가 비정상인 것으로 판단될 경우 디스플레이 모듈 검사장치를 점검하거나 정상인 디스플레이 모듈 검사장치로 교체할 수 있다. 이처럼 디스플레이 장치의 제조과정에서 디스플레이 모듈 검사장치의 정상/비정상 여부가 자동으로 판별되도록 함으로써, 고품질의 디스플레이 장치의 제조 효율성을 획기적으로 높일 수 있다.Through this process, if the display module inspection device is determined to be abnormal, the display module inspection device can be inspected or replaced with a normal display module inspection device. In this way, by automatically determining whether the display module inspection device is normal or abnormal during the manufacturing process of the display device, the manufacturing efficiency of high-quality display devices can be dramatically increased.

도 10은 본 발명의 일 실시예에 따른 검사 품질 예측방법에서 품질 예측 대상인 디스플레이 장치의 제조과정 중의 일부분의 단면을 개략적으로 도시하는 단면도이다. 도 5를 참조하여 전술한 것과 같이 디스플레이영역(DA) 내에 평탄화층(170)이 위치할 수 있다. 이 경우, 이 평탄화층(170)이 주변영역(PA)에도 위치할 수 있다. 도 10은 이와 같은 경우의 디스플레이 모듈의 주변영역(PA)의 일부분을 개략적으로 도시하는 단면도로서, 도 6에 도시된 디스플레이 모듈의 변형예라 할 수 있다.Figure 10 is a cross-sectional view schematically showing a portion of the manufacturing process of a display device that is the subject of quality prediction in the inspection quality prediction method according to an embodiment of the present invention. As described above with reference to FIG. 5 , the planarization layer 170 may be located within the display area DA. In this case, the planarization layer 170 may also be located in the peripheral area (PA). FIG. 10 is a cross-sectional view schematically showing a portion of the peripheral area (PA) of the display module in this case, and can be said to be a modified example of the display module shown in FIG. 6.

도시된 것과 같이, 평탄화층(170)은 입력패드(166)들 및 출력패드(165)들을 덮을 수 있다. 이에 따라 입력패드(166)들 및 출력패드(165)들에 대응하도록, 평탄화층(170) 상에 추가입력패드(172)들 및 추가출력패드(171)들이 위치할 수 있다. 물론 추가입력패드(172)들 및 추가출력패드(171)들은 평탄화층(170)에 형성된 컨택홀을 통해 하부의 입력패드(166)들 및 출력패드(165)들에 연결된다. 그리고 추가입력패드(172)들은 구동칩(180)의 입력단자(182)들에 연결되고, 추가출력패드(171)들은 구동칩(180)의 출력단자(181)들에 연결된다. 이러한 추가입력패드(172)들 및 추가출력패드(171)들은 디스플레이영역(DA) 내의 디스플레이소자(310)의 화소전극(311)과 동일 물질, 예컨대 ITO, IZO 및/또는 In2O3 등을 포함할 수 있다.As shown, the planarization layer 170 may cover the input pads 166 and output pads 165. Accordingly, additional input pads 172 and additional output pads 171 may be positioned on the planarization layer 170 to correspond to the input pads 166 and output pads 165. Of course, the additional input pads 172 and the additional output pads 171 are connected to the lower input pads 166 and output pads 165 through contact holes formed in the planarization layer 170. Additionally, the additional input pads 172 are connected to the input terminals 182 of the driving chip 180, and the additional output pads 171 are connected to the output terminals 181 of the driving chip 180. These additional input pads 172 and additional output pads 171 are made of the same material as the pixel electrode 311 of the display element 310 in the display area DA, such as ITO, IZO, and/or In 2 O 3 . It can be included.

물론 평탄화층(170)은 입력패드(166)들을 덮기에, 평탄화층(170)은 입력패드(166)들의 테스트용 박막트랜지스터(TT)로부터 먼 방향의 부분(167)들도 덮는다. 따라서 입력패드(166)들의 테스트용 박막트랜지스터(TT)로부터 먼 방향의 부분(167)들에 대응하도록, 평탄화층(170) 상에 추가신호패드(173)들이 위치할 수 있다. 물론 추가신호패드(173)들은 평탄화층(170)에 형성된 컨택홀을 통해 하부의 입력패드(166)들의 부분(167)들에 연결된다. 그리고 추가신호패드(173)들은 인쇄회로기판(190)의 출력단자(191)들에 연결된다. 이러한 추가신호패드(173)들도 디스플레이영역(DA) 내의 디스플레이소자(310)의 화소전극(311)과 동일 물질, 예컨대 ITO, IZO 및/또는 In2O3 등을 포함할 수 있다.Of course, since the planarization layer 170 covers the input pads 166, the planarization layer 170 also covers the portions 167 of the input pads 166 in a direction away from the test thin film transistor (TT). Accordingly, additional signal pads 173 may be positioned on the planarization layer 170 to correspond to portions 167 of the input pads 166 facing away from the test thin film transistor TT. Of course, the additional signal pads 173 are connected to the portions 167 of the lower input pads 166 through contact holes formed in the planarization layer 170. And the additional signal pads 173 are connected to the output terminals 191 of the printed circuit board 190. These additional signal pads 173 may also include the same material as the pixel electrode 311 of the display element 310 in the display area DA, such as ITO, IZO, and/or In 2 O 3 .

물론 본 발명이 이에 한정되는 것은 아니며, 디스플레이 패널, 디스플레이 모듈 및/또는 디스플레이 장치는 도 10에 도시된 것과 상이한 층구조를 가질 수 있다. 예컨대 화소전극(311) 하부에 추가적인 절연층이 배치되고, 추가적인 배선층이 절연층들 사이에 개재될 수 있다.Of course, the present invention is not limited to this, and the display panel, display module, and/or display device may have a different layer structure from that shown in FIG. 10. For example, an additional insulating layer may be disposed below the pixel electrode 311, and an additional wiring layer may be interposed between the insulating layers.

지금까지는 검사 품질 예측방법에 대해 중점적으로 설명하였으나, 이러한 검사 품질 예측방법을 이용한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다. 예컨대, 도 8을 참조하여 전술한 것과 같이 구축된 데이터베이스를 이용하여, 제1검사데이터로부터 검사대상 디스플레이 패널이 디스플레이 모듈이 되었을 시의 제2검사데이터를 예측하여 예측데이터를 획득하고, 이 예측데이터가 정상인 디스플레이 모듈에 대한 데이터라면, 이 디스플레이 패널을 이용하여 디스플레이 장치 제조 공정을 계속 진행하고, 예측데이터가 비정상인 디스플레이 모듈에 대한 데이터일 경우 이 디스플레이 패널을 불량으로 처리하고 제조 공정을 더 이상 진행하지 않을 수 있다.So far, the explanation has been focused on the inspection quality prediction method, but the display device manufacturing method using this inspection quality prediction method is also within the scope of the present invention. For example, using the database constructed as described above with reference to FIG. 8, predicted data is obtained by predicting the second inspection data when the display panel to be inspected becomes a display module from the first inspection data, and this predicted data If the predicted data is data for a normal display module, the display device manufacturing process continues using this display panel. If the predicted data is data for an abnormal display module, this display panel is treated as defective and the manufacturing process continues. You may not.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiments shown in the drawings, but these are merely illustrative, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached claims.

100: 기판 110: 버퍼층
120: 반도체층 130: 게이트절연막
141: 게이트전극 143: 연결배선
145: 단차조절부 150: 층간절연막
161: 소스전극 162: 드레인전극
165: 출력패드 166: 입력패드
168: 테스트신호선 170: 평탄화층
171: 추가출력패드 172: 추가입력패드
173: 추가신호패드 175: 화소정의막
180: 구동칩 190: 인쇄회로기판
100: substrate 110: buffer layer
120: semiconductor layer 130: gate insulating film
141: Gate electrode 143: Connection wiring
145: Step adjustment unit 150: Interlayer insulating film
161: source electrode 162: drain electrode
165: output pad 166: input pad
168: Test signal line 170: Flattening layer
171: Additional output pad 172: Additional input pad
173: Additional signal pad 175: Pixel definition film
180: Driving chip 190: Printed circuit board

Claims (11)

디스플레이 패널에 대한 점등검사를 통해 제1데이터를 획득하는 제1단계;
디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 디스플레이 모듈을 준비하는 제2단계;
디스플레이 모듈에 대한 점등검사를 통해 제2데이터를 획득하는 제3단계;
제1데이터와 제2데이터를 연관시키는 제4단계;
상기 제1단계 내지 상기 제4단계를 반복하여 데이터베이스를 구축하는 단계;
검사대상 디스플레이 패널에 대한 점등검사를 통해 제1검사데이터를 획득하는 단계; 및
데이터베이스를 이용하여 제1검사데이터로부터 검사대상 디스플레이 패널이 디스플레이 모듈이 되었을 시의 제2검사데이터를 예측하여 예측데이터를 획득하는 단계;
를 포함하는, 검사 품질 예측방법.
A first step of acquiring first data through a lighting inspection of the display panel;
A second step of preparing a display module by attaching a printed circuit board and a driving chip to the display panel;
A third step of acquiring second data through a lighting inspection of the display module;
A fourth step of associating first data and second data;
Building a database by repeating the first to fourth steps;
Obtaining first inspection data through a lighting inspection of a display panel to be inspected; and
Obtaining predicted data by predicting second inspection data when the display panel to be inspected becomes a display module from the first inspection data using a database;
Including, inspection quality prediction method.
제1항에 있어서,
검사대상 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하여 검사대상 디스플레이 모듈을 준비하는 단계;
검사대상 디스플레이 모듈에 대한 점등검사를 통해 제2검사데이터를 획득하는 단계; 및
예측데이터와 제2검사데이터를 비교하는 단계;
를 더 포함하는, 검사 품질 예측방법.
According to paragraph 1,
Preparing a display module to be inspected by attaching a printed circuit board and a driving chip to the display panel to be inspected;
Obtaining second inspection data through a lighting inspection of a display module to be inspected; and
Comparing predicted data and second inspection data;
A method for predicting inspection quality, further comprising:
제2항에 있어서,
상기 예측데이터와 제2검사데이터를 비교하는 단계는, 예측데이터와 제2검사데이터의 차이가 사전설정된 범위 이내일 경우 디스플레이 모듈 검사장치가 정상인 것으로 판단하는 단계를 포함하는, 검사 품질 예측방법.
According to paragraph 2,
The step of comparing the predicted data and the second inspection data includes determining that the display module inspection device is normal when the difference between the predicted data and the second inspection data is within a preset range.
제2항에 있어서,
상기 예측데이터와 제2검사데이터를 비교하는 단계는, 예측데이터와 제2검사데이터의 차이가 사전설정된 범위를 벗어날 경우 디스플레이 모듈 검사장치가 비정상인 것으로 판단하는 단계를 포함하는, 검사 품질 예측방법.
According to paragraph 2,
The step of comparing the predicted data and the second inspection data includes determining that the display module inspection device is abnormal when the difference between the predicted data and the second inspection data is outside a preset range.
제2항 내지 제4항 중 어느 한 항에 있어서,
예측데이터와 제2검사데이터는 동일한 물리적 특성에 대한 데이터인, 검사 품질 예측방법.
According to any one of claims 2 to 4,
An inspection quality prediction method in which the predicted data and the second inspection data are data about the same physical characteristics.
제2항 내지 제4항 중 어느 한 항에 있어서,
예측데이터와 제2검사데이터는, 디스플레이영역의 평균휘도에 대한 데이터와, 디스플레이영역의 최대휘도와 최소휘도의 차이에 대한 데이터와, 디스플레이영역의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터 중 어느 하나를 포함하는, 검사 품질 예측방법.
According to any one of claims 2 to 4,
The predicted data and the second inspection data include any one of data on the average luminance of the display area, data on the difference between the maximum and minimum luminance of the display area, and data on the color coordinate that is most different from the normal color coordinate of the display area. Including, inspection quality prediction method.
제1항 내지 제4항 중 어느 한 항에 있어서,
제1검사데이터와 제1데이터는 동일한 물리적 특성에 대한 데이터인, 검사 품질 예측방법.
According to any one of claims 1 to 4,
An inspection quality prediction method in which the first inspection data and the first data are data about the same physical characteristics.
제1항 내지 제4항 중 어느 한 항에 있어서,
제1검사데이터와 제1데이터는, 디스플레이영역의 평균휘도에 대한 데이터와, 디스플레이영역의 최대휘도와 최소휘도의 차이에 대한 데이터와, 디스플레이영역의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터 중 어느 하나를 포함하는, 검사 품질 예측방법.
According to any one of claims 1 to 4,
The first inspection data and the first data are any one of data on the average luminance of the display area, data on the difference between the maximum luminance and minimum luminance of the display area, and data on the color coordinate that is most different from the normal color coordinate of the display area. Including, inspection quality prediction method.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 예측데이터와 제2데이터는 동일한 물리적 특성에 대한 데이터인, 검사 품질 예측방법.
According to any one of claims 1 to 4,
A method for predicting inspection quality, wherein the predicted data and the second data are data about the same physical characteristics.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 예측데이터와 제2데이터는, 디스플레이영역의 평균휘도에 대한 데이터와, 디스플레이영역의 최대휘도와 최소휘도의 차이에 대한 데이터와, 디스플레이영역의 정상 색좌표와 가장 상이한 색좌표에 대한 데이터 중 어느 하나를 포함하는, 검사 품질 예측방법.
According to any one of claims 1 to 4,
The predicted data and the second data include any one of data on the average luminance of the display area, data on the difference between the maximum and minimum luminance of the display area, and data on the color coordinate that is most different from the normal color coordinate of the display area. Including, inspection quality prediction method.
제1항의 방법에 따라 획득한 예측데이터가 정상인 디스플레이 모듈에 대한 데이터인지 여부를 판단하는 단계; 및
예측데이터가 정상인 디스플레이 모듈에 대한 데이터일 경우 검사대상 디스플레이 패널에 인쇄회로기판 및 구동칩을 부착하는 단계;
를 포함하는, 디스플레이 장치 제조방법.
Determining whether the predicted data obtained according to the method of claim 1 is data for a normal display module; and
If the predicted data is for a normal display module, attaching a printed circuit board and a driving chip to the display panel to be inspected;
A method of manufacturing a display device, including.
KR1020220069108A 2022-06-07 2022-06-07 Expectation method of the examination quality and method of manufacturing display apparatus using the same KR20230168650A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220069108A KR20230168650A (en) 2022-06-07 2022-06-07 Expectation method of the examination quality and method of manufacturing display apparatus using the same
CN202310125720.XA CN117198173A (en) 2022-06-07 2023-02-15 Inspection quality prediction method and display device manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220069108A KR20230168650A (en) 2022-06-07 2022-06-07 Expectation method of the examination quality and method of manufacturing display apparatus using the same

Publications (1)

Publication Number Publication Date
KR20230168650A true KR20230168650A (en) 2023-12-15

Family

ID=89002274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069108A KR20230168650A (en) 2022-06-07 2022-06-07 Expectation method of the examination quality and method of manufacturing display apparatus using the same

Country Status (2)

Country Link
KR (1) KR20230168650A (en)
CN (1) CN117198173A (en)

Also Published As

Publication number Publication date
CN117198173A (en) 2023-12-08

Similar Documents

Publication Publication Date Title
CN111081732B (en) display device
JP6456903B2 (en) Organic light emitting display
KR102552266B1 (en) Display device
US20220140026A1 (en) Display device
KR102417112B1 (en) Display apparatus
US9716248B2 (en) Organic light-emitting diode displays with reduced border area
US10600859B2 (en) Display device
KR102469299B1 (en) Display apparatus
US11706959B2 (en) Testing structure and display device including the same
KR102601293B1 (en) Display device, test apparatus for display device and test method for display device
US8940553B2 (en) Flat panel display device and method for manufacturing flat panel display
JP7320407B2 (en) Display device
WO2022088955A1 (en) Display substrate, display device, and detection method for display substrate
KR20230168650A (en) Expectation method of the examination quality and method of manufacturing display apparatus using the same
JP2023054800A (en) Display device including touch sensor and method for manufacturing the same
US11626465B2 (en) Display device having test pad and bridge
KR20190126958A (en) Light-emitting display apparatus
KR20240010650A (en) Method of detecting anomaly of device for manufacturing display
US20220115491A1 (en) Display apparatus
US20240237436A9 (en) Display apparatus and method of inspecting defects of the same
US20240138213A1 (en) Display apparatus and method of inspecting defects of the same
US20230146971A1 (en) Display apparatus
KR102682193B1 (en) Array substrate and Display device including the same
KR20220016407A (en) Display apparatus
CN116419599A (en) Display device