KR20230161299A - Display apparatus and manufacturing the same - Google Patents

Display apparatus and manufacturing the same Download PDF

Info

Publication number
KR20230161299A
KR20230161299A KR1020220082699A KR20220082699A KR20230161299A KR 20230161299 A KR20230161299 A KR 20230161299A KR 1020220082699 A KR1020220082699 A KR 1020220082699A KR 20220082699 A KR20220082699 A KR 20220082699A KR 20230161299 A KR20230161299 A KR 20230161299A
Authority
KR
South Korea
Prior art keywords
layer
opening
bank layer
display device
bank
Prior art date
Application number
KR1020220082699A
Other languages
Korean (ko)
Inventor
김지윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/119,969 priority Critical patent/US20230380219A1/en
Priority to CN202321153835.1U priority patent/CN220359681U/en
Priority to CN202310538151.1A priority patent/CN117082907A/en
Publication of KR20230161299A publication Critical patent/KR20230161299A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화소전극, 발광 물질을 포함하는 발광층 및 대향전극을 포함하는 표시요소, 상기 화소전극의 중앙부를 노출하는 제1개구를 갖는, 제1뱅크층, 상기 제1뱅크층 상에 배치되고, 상기 제1개구와 중첩하는 제2개구를 갖는 제2뱅크층 및 상기 제1뱅크층과 상기 제2뱅크층 사이에 위치하고, 상기 제2뱅크층과 중첩하는 잔여희생층을 포함하고, 상기 제2뱅크층의 상면 및 상기 제2개구를 정의하는 상기 제2뱅크층의 내측면은 발액성인 디스플레이 장치를 제공한다.The present invention provides a display element including a pixel electrode, a light-emitting layer containing a light-emitting material, and a counter electrode, a first bank layer having a first opening exposing a central portion of the pixel electrode, and disposed on the first bank layer, a second bank layer having a second opening overlapping the first opening, and a residual sacrificial layer located between the first bank layer and the second bank layer and overlapping the second bank layer; A display device is provided in which the top surface of the bank layer and the inner surface of the second bank layer defining the second opening are liquid-repellent.

Description

디스플레이 장치 및 그 제조방법{Display apparatus and manufacturing the same}Display device and manufacturing method thereof {Display apparatus and manufacturing the same}

본 발명은 디스플레이 장치 및 그 제조방법에 관한 것이다.The present invention relates to a display device and a method of manufacturing the same.

일반적으로 디스플레이 장치는 화상을 디스플레이하기 위하여, 전기적 신호를 받아 발광하는 복수의 화소들을 포함한다. 유기발광 디스플레이 장치(Organic Light Emitting Display Device: OLED)의 화소는 표시요소로서 유기발광다이오드를 포함한다. 유기발광다이오드는 화소전극, 발광층 및 대향전극을 구비한다. 유기발광다이오드의 발광층은 발광물질을 포함하는 잉크를 화소전극 상에 토출하여 형성할 수 있다.Generally, a display device includes a plurality of pixels that receive electrical signals and emit light in order to display an image. A pixel of an Organic Light Emitting Display Device (OLED) includes an organic light emitting diode as a display element. The organic light emitting diode includes a pixel electrode, a light emitting layer, and a counter electrode. The light-emitting layer of an organic light-emitting diode can be formed by discharging ink containing a light-emitting material onto the pixel electrode.

그러나 이러한 종래의 디스플레이 장치 및 그 제조방법에는, 유기발광다이오드의 발광층의 두께를 균일하게 형성하기 어려운 문제점이 존재하였다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 발광층의 두께 균일도를 향상시켜 고품질의 화상을 표시하는 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.However, in these conventional display devices and their manufacturing methods, there was a problem in that it was difficult to form a uniform thickness of the light emitting layer of the organic light emitting diode. The present invention is intended to solve various problems including the problems described above, and its purpose is to provide a display device that displays high-quality images by improving the thickness uniformity of the light-emitting layer and a method of manufacturing the same. However, these tasks are illustrative and do not limit the scope of the present invention.

본 발명의 일 관점에 따르면, 화소전극, 발광 물질을 포함하는 발광층 및 대향전극을 포함하는 표시요소, 상기 화소전극의 중앙부를 노출하는 제1개구를 갖는 제1뱅크층, 상기 제1뱅크층 상에 배치되고, 상기 제1개구와 중첩하는 제2개구를 갖는 제2뱅크층 및 상기 제1뱅크층과 상기 제2뱅크층 사이에 위치하고, 상기 제2뱅크층과 중첩하는 잔여희생층을 포함하고, 상기 제2뱅크층의 상면 및 상기 제2개구를 정의하는 상기 제2뱅크층의 내측면은 발액성을 갖는 디스플레이 장치가 제공된다.According to one aspect of the present invention, a display element including a pixel electrode, a light-emitting layer including a light-emitting material, and a counter electrode, a first bank layer having a first opening exposing a central portion of the pixel electrode, and an upper portion of the first bank layer. It is disposed in and includes a second bank layer having a second opening overlapping the first opening and a residual sacrificial layer located between the first bank layer and the second bank layer and overlapping the second bank layer; , the upper surface of the second bank layer and the inner surface of the second bank layer defining the second opening are provided with a display device having liquid repellency.

일 실시예에서, 상기 제1개구를 정의하는 상기 제1뱅크층의 내측면과 상기 제2뱅크층의 내측면 사이에 상기 잔여희생층의 내측면이 위치하고, 상기 발광층의 경계는 상기 잔여희생층의 내측면 또는 상기 잔여희생층의 내측면과 인접한 상기 제1뱅크층의 내측면에 위치할 수 있다.In one embodiment, the inner surface of the remaining sacrificial layer is located between the inner surface of the first bank layer defining the first opening and the inner surface of the second bank layer, and the boundary of the light emitting layer is the remaining sacrificial layer. It may be located on the inner surface of or the inner surface of the first bank layer adjacent to the inner surface of the remaining sacrificial layer.

일 실시예에서, 상기 제1뱅크층의 표면은 친액성을 가질 수 있다.In one embodiment, the surface of the first bank layer may have lyophilic properties.

일 실시예에서, 상기 화소전극의 상면은 친액성을 가질 수 있다.In one embodiment, the top surface of the pixel electrode may have lyophilic properties.

일 실시예에서, 상기 잔여희생층과 접하는 상기 제2뱅크층의 하부면은 친액성을 가질 수 있다.In one embodiment, the lower surface of the second bank layer in contact with the remaining sacrificial layer may have lyophilic properties.

일 실시예에서, 상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 구비되고, 상기 제1개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 구비되고, 상기 제2개구는 상기 복수의 제1개구들과 중첩하도록 상기 제1방향으로 연장된 라인 형상을 가질 수 있다. In one embodiment, a plurality of pixel electrodes are provided to be spaced apart from each other along a first direction, a plurality of first openings are provided corresponding to each of the plurality of pixel electrodes, and the second openings are provided in plurality of the plurality of pixel electrodes. It may have a line shape extending in the first direction so as to overlap the first openings.

일 실시예에서, 상기 발광층은 상기 제1방향을 따라 일체(一體)로 구비될 수 있다.In one embodiment, the light emitting layer may be provided integrally along the first direction.

다른 일 실시예에서, 상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 구비되고, 상기 제1개구 및 상기 제2개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 구비될 수 있다.In another embodiment, a plurality of the pixel electrodes may be provided to be spaced apart from each other along a first direction, and a plurality of the first openings and the second openings may be provided to correspond to each of the plurality of pixel electrodes.

일 실시예에서, 상기 발광층은 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성될 수 있다.In one embodiment, a plurality of light emitting layers may be formed to correspond to each of the plurality of pixel electrodes.

일 실시예에서, 제1뱅크층의 두께는 200 nm 내지 500 nm일 수 있다.In one embodiment, the thickness of the first bank layer may be 200 nm to 500 nm.

일 실시예에서, 제2뱅크층의 두께는 500 nm 내지 1,000 nm일 수 있다.In one embodiment, the thickness of the second bank layer may be 500 nm to 1,000 nm.

일 실시예에서, 상기 잔여희생층은 텅스텐 산화물(WOx), 몰리브덴 산화물(MoOx) 또는 이들의 혼합물을 포함할 수 있다.In one embodiment, the remaining sacrificial layer may include tungsten oxide (WO x ), molybdenum oxide (MoO x ), or a mixture thereof.

본 발명의 다른 일 관점에 따르면, 기판 상에 화소전극을 형성하는 단계, 상기 화소전극의 중앙부를 노출하는 제1개구를 갖는 제1뱅크층을 형성하는 단계, 상기 제1뱅크층 상에 희생층을 형성하는 단계, 상기 희생층 상에 상기 제1개구와 중첩하는 제2개구를 갖는 제2뱅크층을 형성하는 단계, 상기 제2뱅크층이 위치하는 상기 기판의 전면(前面)에 플라즈마 처리를 하는 단계, 상기 제2개구를 통하여 노출된 상기 희생층을 제거하여 잔여희생층을 형성하는 단계 및 상기 화소전극 상에 발광 물질을 포함하는 잉크를 토출하여 발광층을 형성하는 단계를 포함하는, 디스플레이 장치의 제조방법이 제공된다.According to another aspect of the present invention, forming a pixel electrode on a substrate, forming a first bank layer having a first opening exposing a central portion of the pixel electrode, and forming a sacrificial layer on the first bank layer. forming a second bank layer having a second opening overlapping the first opening on the sacrificial layer, performing plasma treatment on the front surface of the substrate where the second bank layer is located. forming a remaining sacrificial layer by removing the sacrificial layer exposed through the second opening, and forming a light-emitting layer by discharging ink containing a light-emitting material on the pixel electrode. A manufacturing method is provided.

일 실시예에서, 상기 제1개구를 정의하는 상기 제1뱅크층의 내측면과 상기 제2개구를 정의하는 상기 제2뱅크층의 내측면 사이에 상기 잔여희생층의 내측면이 위치하고, 상기 발광 물질을 포함하는 잉크의 경계는 상기 잔여희생층의 내측면 또는 상기 잔여희생층의 내측면과 인접한 상기 제1뱅크층의 내측면에 위치할 수 있다.In one embodiment, the inner surface of the remaining sacrificial layer is located between the inner surface of the first bank layer defining the first opening and the inner surface of the second bank layer defining the second opening, and the light emitting layer is positioned between the inner surface of the first bank layer defining the first opening. The boundary of the ink containing the material may be located on the inner side of the remaining sacrificial layer or on the inner side of the first bank layer adjacent to the inner side of the remaining sacrificial layer.

일 실시예에서, 상기 플라즈마 처리를 하는 단계에서, 상기 제2뱅크층의 상면, 상기 제2뱅크층의 내측면 및 상기 제2개구를 통하여 노출된 상기 희생층의 상면은 발액성을 가질 수 있다.In one embodiment, in the plasma treatment step, the top surface of the second bank layer, the inner surface of the second bank layer, and the top surface of the sacrificial layer exposed through the second opening may have liquid repellency. .

일 실시예에서, 상기 희생층은 텅스텐 산화물(WOx), 몰리브덴 산화물(MoOx) 또는 이들의 혼합물을 포함할 수 있다.In one embodiment, the sacrificial layer may include tungsten oxide (WO x ), molybdenum oxide (MoO x ), or a mixture thereof.

일 실시예에서, 상기 희생층의 두께는 20 nm 내지 50 nm일 수 있다.In one embodiment, the sacrificial layer may have a thickness of 20 nm to 50 nm.

일 실시예에서, 상기 제1뱅크층의 표면 및 상기 화소전극의 상면은 친액성을 가질 수 있다.In one embodiment, the surface of the first bank layer and the top surface of the pixel electrode may have lyophilic properties.

일 실시예에서, 상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 형성되고, 상기 제1개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성되고, 상기 제2개구는 상기 복수의 제1개구들과 중첩하도록 상기 제1방향으로 연장된 라인 형상을 갖도록 형성될 수 있다.In one embodiment, a plurality of pixel electrodes are formed to be spaced apart from each other along a first direction, a plurality of first openings are formed corresponding to each of the plurality of pixel electrodes, and the second openings are formed in a plurality of the plurality of pixel electrodes. It may be formed to have a line shape extending in the first direction so as to overlap the first openings.

일 실시예에서, 상기 발광층을 형성하는 단계에서, 상기 발광 물질을 포함하는 잉크는 상기 제1방향을 따라 토출되고, 상기 발광층은 상기 제1방향을 따라 일체(一體)로 형성될 수 있다.In one embodiment, in forming the light-emitting layer, ink containing the light-emitting material may be discharged along the first direction, and the light-emitting layer may be formed integrally along the first direction.

일 실시예에서, 상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 형성되고, 상기 제1개구 및 상기 제2개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성될 수 있다.In one embodiment, a plurality of pixel electrodes may be formed to be spaced apart from each other along a first direction, and a plurality of first openings and second openings may be formed to correspond to each of the plurality of pixel electrodes.

일 실시예에서, 상기 발광층을 형성하는 단계에서, 상기 발광층은 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성될 수 있다.In one embodiment, in forming the light-emitting layer, a plurality of light-emitting layers may be formed to correspond to each of the plurality of pixel electrodes.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages in addition to those described above will become apparent from the following drawings, claims and detailed description of the invention.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 발광층의 두께 균일도를 향상시켜 고품질의 화상을 표시하는 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention as described above, a display device that displays high-quality images by improving the thickness uniformity of the light-emitting layer and a method of manufacturing the same can be implemented. Of course, the scope of the present invention is not limited by this effect.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함된 어느 하나의 화소의 등가회로도이다.
도 3a은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 6은 도 5의 디스플레이 장치의 Ⅰ-Ⅰ' 선을 따른 단면을 개략적으로 나타낸 단면도이다.
도 7은 도 5의 디스플레이 장치의 Ⅱ-Ⅱ' 선을 따른 단면을 개략적으로 나타낸 단면도이다.
도 8온 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 9는 도 8의 디스플레이 장치의 Ⅲ-Ⅲ' 선을 따른 단면을 개략적으로 나타낸 단면도이다.
도 10은 도 8의 디스플레이 장치의 Ⅳ-Ⅳ' 선을 따른 단면을 개략적으로 나타낸 단면도이다.
도 11 내지 도 16은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법을 순차적으로 나타내는 단면도들이다.
1 is a perspective view schematically showing a display device according to an embodiment of the present invention.
Figure 2 is an equivalent circuit diagram of one pixel included in a display device according to an embodiment of the present invention.
Figure 3a is a cross-sectional view schematically showing a display device according to an embodiment of the present invention.
Figure 3b is a cross-sectional view schematically showing a display device according to an embodiment of the present invention.
Figure 4 is a plan view schematically showing a display device according to an embodiment of the present invention.
Figure 5 is a plan view schematically showing a display device according to an embodiment of the present invention.
FIG. 6 is a cross-sectional view schematically showing a cross-section of the display device of FIG. 5 taken along line I-I'.
Figure 7 is a cross-sectional view schematically showing a cross-section taken along line II-II' of the display device of Figure 5.
Figure 8 is a plan view schematically showing a display device according to an embodiment of the present invention.
FIG. 9 is a cross-sectional view schematically showing a cross-section taken along line III-III' of the display device of FIG. 8.
FIG. 10 is a cross-sectional view schematically showing a cross-section taken along line IV-IV' of the display device of FIG. 8.
11 to 16 are cross-sectional views sequentially showing a method of manufacturing a display device according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can be modified in various ways and can have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. The effects and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. When describing with reference to the drawings, identical or corresponding components will be assigned the same reference numerals and redundant description thereof will be omitted. .

본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In this specification, terms such as first and second are used not in a limiting sense but for the purpose of distinguishing one component from another component.

본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In this specification, singular expressions include plural expressions, unless the context clearly dictates otherwise.

본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In this specification, terms such as include or have mean that the features or components described in the specification exist, and do not exclude in advance the possibility of adding one or more other features or components.

본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In this specification, when a part of a membrane, region, component, etc. is said to be on or on another part, it does not only mean that it is directly on top of the other part, but also when another membrane, region, component, etc. is interposed between them. Includes.

본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다. In this specification, when membranes, regions, components, etc. are said to be connected, the membranes, regions, and components are directly connected, or/and other membranes, regions, and components are interposed between the membranes, regions, and components. This also includes cases where it is indirectly connected. For example, in this specification, when membranes, regions, components, etc. are said to be electrically connected, when the membranes, regions, components, etc. are directly electrically connected, and/or other membranes, regions, components, etc. are interposed. indicates a case of indirect electrical connection.

본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.In this specification, “A and/or B” refers to A, B, or A and B. And, “at least one of A and B” indicates the case of A, B, or A and B.

본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In this specification, the x-axis, y-axis, and z-axis are not limited to the three axes in the Cartesian coordinate system, but can be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may also refer to different directions that are not orthogonal to each other.

본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. In cases where an embodiment can be implemented differently in this specification, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially at the same time, or may be performed in an order opposite to that in which they are described.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the sizes of components may be exaggerated or reduced for convenience of explanation. For example, the size and thickness of each component shown in the drawings are shown arbitrarily for convenience of explanation, so the present invention is not necessarily limited to what is shown.

본 명세서에서 디스플레이 장치는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다. 후술할 디스플레이 장치는 액정 디스플레이 장치(Liquid Crystal Display), 전기영동 디스플레이 장치(Electrophoretic Display), 유기 발광 디스플레이 장치(Organic Light Emitting Display), 무기 EL 디스플레이 장치(Inorganic Light Emitting Display), 전계 방출 디스플레이 장치(Field Emission Display), 표면 전도 전자 방출 디스플레이 장치(Surface-conduction Electron-emitter Display), 양자점 디스플레이 장치(Quantum dot display), 플라즈마 디스플레이 장치(Plasma Display), 음극선관 디스플레이 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 디스플레이 장치가 사용될 수 있다.In this specification, a display device is a device that displays images and may be a portable mobile device such as a game console, multimedia device, or ultra-small PC. Display devices to be described later include a liquid crystal display device, an electrophoretic display device, an organic light emitting display device, an inorganic light emitting display device, and a field emission display device ( Field Emission Display, Surface-conduction Electron-emitter Display, Quantum dot display, Plasma Display, Cathode Ray Display, etc. can do. Hereinafter, a display device according to an embodiment of the present invention will be described by taking an organic light emitting display device as an example. However, various types of display devices as described above may be used in embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 나타낸 사시도이다.Figure 1 is a perspective view schematically showing a display device 1 according to an embodiment of the present invention.

도 1을 참조하면, 디스플레이 장치(1)는 기판(100) 상에 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다.Referring to FIG. 1 , the display device 1 may include a display area (DA) and a non-display area (NDA) on the substrate 100 .

표시영역(DA)은 화상을 구현할 수 있다. 표시영역(DA)에는 평면 상에서 2차원적으로 배열된 복수의 화소(PX)들이 배치될 수 있다. 본 명세서에서 각 화소(PX)는 각각 서로 다른 색을 발광하는 부화소(Sub-Pixel)을 의미하며, 각 화소(PX)는 예컨대 적색 부화소, 녹색 부화소, 및 청색 부화소 중 어느 하나일 수 있다. 디스플레이 장치(1)는 복수의 화소(PX)들에서 방출되는 빛을 이용하여 화상을 제공할 수 있다.The display area (DA) can implement an image. In the display area DA, a plurality of pixels PX may be arranged two-dimensionally on a plane. In this specification, each pixel (PX) refers to a sub-pixel that emits different colors, and each pixel (PX) may be, for example, one of a red sub-pixel, a green sub-pixel, and a blue sub-pixel. You can. The display device 1 can provide an image using light emitted from a plurality of pixels (PX).

비표시영역(NDA)은 화상을 제공하지 않는 영역으로, 화소(PX)가 배치되지 않는다. 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 화소(PX)들에 전기적 신호나 전원을 제공하기 위한 드라이버 또는 전압배선 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드부(미도시)를 포함할 수 있다.The non-display area (NDA) is an area that does not provide an image, and pixels (PX) are not arranged. The non-display area (NDA) may entirely surround the display area (DA). In the non-display area (NDA), drivers or voltage wiring, etc. may be placed to provide electrical signals or power to the pixels (PX). The non-display area (NDA) may include a pad portion (not shown), which is an area where electronic devices, printed circuit boards, etc. can be electrically connected.

표시영역(DA)은 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 도 1에 도시된 바와 같이 가로의 길이가 세로의 길이보다 큰 직사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 정사각형의 형상을 가질 수 도 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.The display area DA may have a polygonal shape. For example, the display area DA may have a rectangular shape with a horizontal length greater than a vertical length, as shown in FIG. 1 . Alternatively, the display area DA may have a square shape. Alternatively, the display area DA may have various shapes, such as an ellipse or a circle.

도 2는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함된 어느 하나의 화소(PX)의 등가회로도이다.Figure 2 is an equivalent circuit diagram of one pixel (PX) included in a display device according to an embodiment of the present invention.

도 2를 참조하면, 화소(PX)는 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소, 예를 들어, 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.Referring to FIG. 2 , the pixel PX may include a pixel circuit (PC) and a display element connected to the pixel circuit (PC), for example, an organic light emitting diode (OLED). The pixel circuit (PC) may include a first thin film transistor (T1), a second thin film transistor (T2), and a storage capacitor (Cst). Each pixel (PX) may emit, for example, red, green, or blue light, or may emit red, green, blue, or white light through an organic light emitting diode (OLED).

제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압 또는 스위칭 신호(Sn)에 따라 데이터선(DL)으로부터 입력된 데이터 전압 또는 데이터 신호(Dm)를 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.The second thin film transistor (T2) is a switching thin film transistor, connected to the scan line (SL) and the data line (DL), and is connected to the data line (DL) according to the switching voltage or switching signal (Sn) input from the scan line (SL). ) can be transmitted to the first thin film transistor (T1). The storage capacitor (Cst) is connected to the second thin film transistor (T2) and the driving voltage line (PL), and is connected to the voltage received from the second thin film transistor (T2) and the first power voltage (ELVDD) supplied to the driving voltage line (PL). The voltage corresponding to the difference can be stored.

제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예를 들어, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.The first thin film transistor (T1) is a driving thin film transistor, which is connected to the driving voltage line (PL) and the storage capacitor (Cst), and emits an organic light emitting diode (OLED) from the driving voltage line (PL) in response to the voltage value stored in the storage capacitor (Cst). The driving current flowing through the OLED can be controlled. Organic light-emitting diodes (OLEDs) can emit light with a certain brightness by driving current. The opposing electrode (eg, cathode) of the organic light emitting diode (OLED) may be supplied with the second power voltage (ELVSS).

도 2는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 다른 실시예에서 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.Figure 2 illustrates that the pixel circuit (PC) includes two thin film transistors and one storage capacitor. However, in other embodiments, the number of thin film transistors and the number of storage capacitors vary depending on the design of the pixel circuit (PC). may be changed.

도 3a은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 나타낸 단면도이다. 도 3b는 본 발명의 다른 실시예에 따른 디스플레이 장치(1)를 개략적으로 나타낸 단면도이다.Figure 3a is a cross-sectional view schematically showing a display device 1 according to an embodiment of the present invention. Figure 3b is a cross-sectional view schematically showing a display device 1 according to another embodiment of the present invention.

도 3a을 참조하면, 디스플레이 장치(1)의 기판(100) 상에는 표시층(DPL) 및 박막봉지층(TFE)을 포함할 수 있다. 표시층(DPL)은 화소회로와 절연층들을 포함하는 화소회로층(PCL) 및 화소회로층(PCL) 상에 배치되고 복수의 표시요소들을 포함하는 표시요소층(DEL)을 포함할 수 있다.Referring to FIG. 3A, the display device 1 may include a display layer (DPL) and a thin film encapsulation layer (TFE) on the substrate 100. The display layer (DPL) may include a pixel circuit layer (PCL) including a pixel circuit and insulating layers, and a display element layer (DEL) disposed on the pixel circuit layer (PCL) and including a plurality of display elements.

기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 또는 이들의 혼합물을 포함할 수 있다. 물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.The substrate 100 may include glass, metal, or polymer resin. Polymer resins include, for example, polyethersulphone, polyacrylate, polyetherimide, polyethylene naphthalate, polyethylene terephthalate, and polyphenylene sulfide. , polyarylate, polyimide, polycarbonate, cellulose acetate propionate, or mixtures thereof. Of course, the substrate 100 includes two layers containing such a polymer resin and an inorganic material (such as silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiON), etc.) sandwiched between the layers. Various modifications are possible, such as having a multi-layer structure including a barrier layer.

표시요소층(DEL)은 표시요소들, 예를 들어, 유기발광다이오드를 포함할 수 있다. 화소회로층(PCL)은 유기발광다이오드에 연결된 화소회로와 절연층들을 포함할 수 있다. 예컨대, 화소회로층(PCL)은 복수의 트랜지스터들 및 복수의 스토리지 커패시터들, 그리고 이들 사이에 개재된 절연층들을 포함할 수 있다.The display element layer DEL may include display elements, for example, organic light emitting diodes. The pixel circuit layer (PCL) may include a pixel circuit connected to an organic light emitting diode and insulating layers. For example, the pixel circuit layer (PCL) may include a plurality of transistors, a plurality of storage capacitors, and insulating layers interposed between them.

표시요소들은 박막봉지층(TFE)과 같은 봉지부재로 덮힐 수 있다. 박막봉지층(TFE)은 표시요소층(DEL)을 덮는 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 하프늄산화물(HfO2), 징크산화물(ZnO), 실리콘산화물(SiOx), 실리콘질화물(SiNx), 또는 실리콘산질화물(SiON) 등과 같은 무기 절연물질을 포함할 수 있다. 유기봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.The display elements may be covered with an encapsulation material such as a thin film encapsulation layer (TFE). The thin film encapsulation layer (TFE) may include at least one inorganic encapsulation layer and at least one organic encapsulation layer covering the display element layer (DEL). The inorganic encapsulation layer is aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), zinc oxide (ZnO), silicon oxide (SiO x ), and silicon. It may include an inorganic insulating material such as nitride (SiN x ) or silicon oxynitride (SiON). The organic encapsulation layer may include a polymer-based material. Polymer-based materials may include acrylic resin, epoxy resin, polyimide, and polyethylene. In one embodiment, the organic encapsulation layer may include acrylate.

도 3b를 참조하면, 디스플레이 장치(1)의 기판(100) 상에는 표시층(DPL) 및 밀봉기판(400)을 포함할 수 있다. 기판(100) 및 밀봉기판(400) 사이에는 밀봉부재(300)가 배치될 수 있다. 밀봉기판(400)은 투명한 부재일 수 있다. 기판(100) 및 밀봉기판(400)은 밀봉부재(300)로 결합되어, 기판(100)과 밀봉기판(400) 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때, 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재(300)는 실런트일 수 있으며, 다른 실시예에서, 밀봉부재(300)는 레이저에 의해서 경화되는 물질로 구성될 수 있다. 예를 들어, 밀봉부재(300)는 프릿(frit)일 수 있다. 구체적으로 밀봉부재(300)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로 이루어질 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헬실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재(300)는 열에 의해서 경화되는 물질로 구성될 수도 있다.Referring to FIG. 3B, the display device 1 may include a display layer (DPL) and a sealing substrate 400 on the substrate 100. A sealing member 300 may be disposed between the substrate 100 and the sealing substrate 400. The sealing substrate 400 may be a transparent member. The substrate 100 and the sealing substrate 400 may be joined by a sealing member 300, so that the internal space between the substrate 100 and the sealing substrate 400 is sealed. At this time, moisture absorbents or fillers, etc. may be located in the internal space. The sealing member 300 may be a sealant, and in another embodiment, the sealing member 300 may be made of a material that is hardened by a laser. For example, the sealing member 300 may be a frit. Specifically, the sealing member 300 may be made of an organic sealant such as urethane resin, epoxy resin, or acrylic resin, or an inorganic sealant such as silicone. As the urethane-based resin, for example, urethane acrylate can be used. As the acrylic resin, for example, butyl acrylate, ethyl helsyl acrylate, etc. can be used. Meanwhile, the sealing member 300 may be made of a material that hardens by heat.

일부 실시예에서, 표시요소층(DEL)은 도 3a의 박막봉지층(TFE)과 함께 도 3b의 밀봉기판(400) 및 밀봉부재(300)에 의해 덮힐 수 있다. In some embodiments, the display element layer DEL may be covered by the sealing substrate 400 and the sealing member 300 of FIG. 3B along with the thin film encapsulation layer (TFE) of FIG. 3A.

박막봉지층(TFE) 및/또는 밀봉기판(400) 상에는 터치전극층(미도시)이 배치될 수 있으며, 터치전극층 상에는 광학기능층(미도시)이 배치될 수 있다. 터치전극층은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 광학기능층은 외부로부터 디스플레이 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 또는 광학기능층은 디스플레이 장치(1)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학기능층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, /2 위상지연자 및/또는 /4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.A touch electrode layer (not shown) may be disposed on the thin film encapsulation layer (TFE) and/or the sealing substrate 400, and an optical function layer (not shown) may be disposed on the touch electrode layer. The touch electrode layer can acquire coordinate information according to an external input, for example, a touch event. The optical functional layer can reduce the reflectance of light (external light) incident from the outside toward the display device 1. Alternatively, the optical functional layer can improve the color purity of light emitted from the display device 1. In one embodiment, the optical functional layer may include a phase retarder and/or a polarizer. The phase retarder may be a film type or a liquid crystal coating type, /2 phase retardant and/or /4 may include a phase retardant. The polarizer may also be a film type or a liquid crystal coating type. The film type may include a stretched synthetic resin film, and the liquid crystal coating type may include liquid crystals arranged in a predetermined arrangement. The phase retarder and polarizer may further include a protective film.

다른 실시예로, 광학기능층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 디스플레이 장치(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.In another embodiment, the optical functional layer may include a black matrix and color filters. Color filters may be arranged taking into account the color of light emitted from each pixel of the display device 1. Each of the color filters may contain red, green, or blue pigments or dyes. Alternatively, each of the color filters may further include quantum dots in addition to the pigments or dyes described above. Alternatively, some of the color filters may not contain the above-mentioned pigments or dyes, but may contain scattering particles such as titanium oxide.

터치전극층 및 광학기능층 사이에는 접착 부재가 배치될 수 있다. 접착 부재는 당 기술분야에 알려진 일반적인 것을 제한 없이 채용할 수 있다. 일 실시예로, 접착 부재는 감압성 접착제(pressure sensitive adhesive, PSA)일 수 있다.An adhesive member may be disposed between the touch electrode layer and the optical function layer. The adhesive member may be any general material known in the art without limitation. In one embodiment, the adhesive member may be a pressure sensitive adhesive (PSA).

도 4는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이고, 도 5은 도 4의 디스플레이 장치의 Ⅰ-Ⅰ' 선을 따른 단면을 개략적으로 나타낸 단면도이고, 도 6은 도 4의 디스플레이 장치의 Ⅱ-Ⅱ' 선을 따른 단면을 개략적으로 나타낸 단면도이다.FIG. 4 is a plan view schematically showing a display device according to an embodiment of the present invention, FIG. 5 is a cross-sectional view schematically showing a cross section along line I-I' of the display device of FIG. 4, and FIG. This is a cross-sectional view schematically showing the cross-section along the line II-II' of the display device.

도 4를 참조하면, 표시영역(DA)에는 평면 상에서 2차원적으로 배열된 복수의 화소전극(210)들이 배치될 수 있다. 화소전극(210)들은 제1방향(예, -y 방향) 및 제2방향(예, x 방향)으로 소정의 거리만큼 이격되어 배치될 수 있다. 예컨대, 제1화소전극(211)과 제2화소전극(212)은 제1방향(예, -y 방향)을 따라 소정의 거리만큼 이격되고, 제1화소전극(211)과 제3화소전극(213)은 제2방향(예, x 방향)을 따라 소정의 거리만큼 이격될 수 있다.Referring to FIG. 4, a plurality of pixel electrodes 210 arranged two-dimensionally on a plane may be disposed in the display area DA. The pixel electrodes 210 may be arranged to be spaced apart by a predetermined distance in the first direction (eg, -y direction) and the second direction (eg, x direction). For example, the first pixel electrode 211 and the second pixel electrode 212 are spaced apart by a predetermined distance along the first direction (e.g. -y direction), and the first pixel electrode 211 and the third pixel electrode ( 213) may be spaced apart by a predetermined distance along the second direction (eg, x direction).

일 실시예에서, 평면 상에서 볼 때, 화소전극(210)들은 직사각형, 마름모형, 정사각형, 원형 또는 타원형과 같은 다양한 형상을 가질 수 있다. 이와 관련하여, 도 4는 화소전극(210)들이 제1방향(예, -y 방향)으로 긴 변을 갖는 직사각형 형상인 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다.In one embodiment, when viewed on a plane, the pixel electrodes 210 may have various shapes, such as rectangular, diamond, square, circular, or oval shapes. In this regard, Figure 4 shows that the pixel electrodes 210 have a rectangular shape with long sides in the first direction (eg, -y direction), but the present invention is not limited thereto.

일 실시예에서, 화소전극(210)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 화소전극(210)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 일 실시예에서, 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 일 실시예에서, 화소전극(210)은 ITO/Ag/ITO의 다층 구조를 가질 수 있다.In one embodiment, the pixel electrode 210 may include a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), titanium (Ti), and a multilayer or It can be formed as a single layer. In one embodiment, the pixel electrode 210 is made of indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), and indium oxide (In 2 O 3 ). It may include a conductive oxide such as indium oxide (IGO), indium gallium oxide (IGO), or aluminum zinc oxide (AZO). In one embodiment, the pixel electrode 210 is made of silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), and neodymium (Nd). , may include a reflective film containing iridium (Ir), chromium (Cr), or a compound thereof. In one embodiment, the pixel electrode 210 may have a multilayer structure of ITO/Ag/ITO.

일 실시예에서, 화소전극(210)의 표면은 친액성을 가질 수 있다. 본 명세서에서 친액성이란 소정의 용액에 대한 친화력이 우수한 성질을 의미하고, 이와 다른 성질로서 발액성이란 소정의 용액을 밀어내고 용액이 잘 스며들지 않는 성질을 의미한다.In one embodiment, the surface of the pixel electrode 210 may have lyophilic properties. In this specification, lyophilicity refers to the property of having excellent affinity for a given solution, and as a different property, lyophilicity refers to the property of repelling a given solution and preventing the solution from permeating well.

예컨대, 소정의 용액은 친액성을 갖는 표면과 표면 결합력이 우수하여, 친액성을 갖는 일면 상에 배치된 소정의 용액은 표면 장력이 감소할 수 있다. 소정의 용액은 발액성을 갖는 표면과 표면 결합력이 낮으며, 발액성을 갖는 일면 상에 배치된 소정의 용액은 표면 장력이 커질 수 있다. For example, a given solution has excellent surface bonding strength with a lyophilic surface, so the surface tension of a given solution placed on a lyophilic surface may decrease. A given solution has a low surface bonding force with a liquid-repellent surface, and a given solution disposed on a liquid-repellent surface may have high surface tension.

친액성이 커질수록, 또는 표면 장력이 감소할 수록 소정의 용액의 표면의 접선과 소정의 용액이 위치하는 일 면이 이루는 각인 접촉각이 감소할 수 있다. 마찬가지로, 발액성이 커질수록 또는 표면 장력이 증가할수록 소정의 표면과 소정의 용액이 위치하는 일 면의 접촉각이 증가할 수 있다.As the lyophilicity increases or the surface tension decreases, the contact angle, which is the angle formed between the tangent to the surface of the given solution and one surface on which the given solution is located, may decrease. Likewise, as the liquid repellency increases or the surface tension increases, the contact angle between a given surface and one side where the given solution is located may increase.

여기서, 소정의 용액은 발광층을 형성하는 발광 물질을 포함하는 잉크, 또는 잉크의 용매일 수 있다. 본 명세서에서, 친액성을 갖는 표면은 메틸벤조네이트(MeB: methyl benzonate) 용액을 기준으로 접촉각이 5°이하인 표면일 수 있다. 또한, 발액성을 갖는 표면은 메틸벤조네이트 용액을 기준으로 접촉각이 60°이상인 표면일 수 있다.Here, the predetermined solution may be an ink containing a light-emitting material forming a light-emitting layer, or a solvent for the ink. In this specification, a surface having lyophilicity may be a surface having a contact angle of 5° or less based on a methyl benzonate (MeB) solution. Additionally, the surface having liquid repellency may be a surface having a contact angle of 60° or more based on the methylbenzonate solution.

제1뱅크층(121)은 복수의 화소전극(210)들 각각의 가장자리를 덮도록 배치될 수 있다. 다시 말해, 제1뱅크층(121)은 화소전극(210)들 각각의 중심부를 노출하는 복수의 제1개구(121OP)들을 가질 수 있다. 제1개구(121OP)들은 화소전극(210)들에 대응하여, 평면 상에서 제1방향(예, -y 방향) 및 제2방향(예, x 방향)으로 소정의 거리만큼 상호 이격되어 배치될 수 있다.The first bank layer 121 may be arranged to cover the edges of each of the plurality of pixel electrodes 210. In other words, the first bank layer 121 may have a plurality of first openings 121OP exposing the center of each pixel electrode 210. The first openings 121OP may be arranged to be spaced apart from each other by a predetermined distance in a first direction (e.g., -y direction) and a second direction (e.g., x direction) on a plane, corresponding to the pixel electrodes 210. there is.

예컨대, 제1뱅크층(121)은 제1화소전극(211)의 중심부를 노출하는 제1-1개구(121OP1), 제2화소전극(212)의 중심부를 노출하는 제1-2개구(121OP2) 및 제3화소전극(213)의 중심부를 노출하는 제1-3개구(121OP3)을 포함할 수 있다. 제1-1개구(121OP1)와 제1-2개구(121OP2)는 제1방향(예, -y 방향)을 따라 소정의 거리만큼 이격되고, 제1-1개구(121OP1)와 제1-3개구(121OP3)는 제2방향(예, x 방향)을 따라 소정의 거리만큼 이격될 수 있다.For example, the first bank layer 121 has a 1-1 opening (121OP1) exposing the center of the first pixel electrode 211 and a 1-2 opening (121OP2) exposing the center of the second pixel electrode 212. ) and a first-third opening 121OP3 exposing the center of the third pixel electrode 213. The 1-1 opening (121OP1) and the 1-2 opening (121OP2) are spaced apart by a predetermined distance along the first direction (e.g. -y direction), and the 1-1 opening (121OP1) and the 1-3 opening The openings 121OP3 may be spaced apart by a predetermined distance along the second direction (eg, x direction).

일 실시예에서, 도 4에 도시된 바와 같이, 제1개구(121OP)는 대응하는 화소전극(210)과 유사하게, 제1방향(예, -y 방향)으로 긴 변을 갖는 직사각형 형상일 수 있다. 일 실시예에서, 제1개구(121OP)는 대응하는 화소전극(210)과 다른 형상을 가질 수도 있다. 제1개구(121OP)에 의해 표시요소의 발광영역을 정의할 수 있으며, 이하, 본 명세서에서 화소의 형상 및 위치는 표시요소의 발광영역의 형상 및 위치를 의미할 수 있다.In one embodiment, as shown in FIG. 4, the first opening 121OP may have a rectangular shape with long sides in the first direction (e.g., -y direction), similar to the corresponding pixel electrode 210. there is. In one embodiment, the first opening 121OP may have a shape different from that of the corresponding pixel electrode 210. The light emitting area of the display element can be defined by the first opening 121OP, and hereinafter, the shape and position of the pixel in this specification may mean the shape and position of the light emitting area of the display element.

일 실시예에서, 도 4에 도시된 바와 같이, 제1뱅크층(121)은 제1방향(예, -y 방향)으로 연장된 격벽과 제2방향(예, x 방향)으로 연장된 격벽이 교차하는 격자 형상을 가질 수 있다.In one embodiment, as shown in FIG. 4, the first bank layer 121 has a partition extending in a first direction (eg, -y direction) and a partition extending in a second direction (eg, x direction). It may have an intersecting grid shape.

제1뱅크층(121)은 무기 절연물질 또는 유기 절연물질을 포함할 수 있다. 일 실시예에서, 제1뱅크층(121)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 등을 포함할 수 있다. 일 실시예에서, 제1뱅크층(121)은 에폭시계 폴리머, 아크릴계 폴리머 또는 이들의 혼합물을 포함할 수 있다.The first bank layer 121 may include an inorganic insulating material or an organic insulating material. In one embodiment, the first bank layer 121 may include silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiON), etc. In one embodiment, the first bank layer 121 may include an epoxy-based polymer, an acrylic-based polymer, or a mixture thereof.

제1뱅크층(121)의 표면은 친액성을 가질 수 있다. 또는, 적어도 제2개구(125OP)를 통하여 노출된 제1뱅크층(121)의 상면 및 제1개구(121OP)를 정의하는 제1뱅크층(121)의 내측면은 친액성을 가질 수 있다.The surface of the first bank layer 121 may have lyophilic properties. Alternatively, at least the top surface of the first bank layer 121 exposed through the second opening 125OP and the inner surface of the first bank layer 121 defining the first opening 121OP may have lyophilic properties.

제2뱅크층(125)은 제1뱅크층(121) 상에 위치할 수 있다. 일 실시예에서, 제2뱅크층(125)은 제1방향(예, -y 방향)을 따라 배치된 화소전극(210)들의 중심부를 노출하는 제2개구(125OP)들을 포함할 수 있다. 제2개구(125OP)들은 제1방향(예, -y 방향)을 따라 연장된 라인 형상을 가지며, 복수의 제1개구(121OP)들과 중첩할 수 있다. 이와 관련하여, 도 4는 라인 형상의 제2-1개구(125OPL1)이 제1화소전극(211) 및 제2화소전극(212)의 중심부를 노출하며, 제1-1개구(121OP1) 및 제1-2개구(121OP2)와 중첩하는 것을 도시하고 있다. 라인 형상의 제2-2개구(125OPL2)는 제2-1개구(125OPL1)으로부터 제2방향(예, x 방향)으로 소정의 거리만큼 이격될 수 있다.The second bank layer 125 may be located on the first bank layer 121. In one embodiment, the second bank layer 125 may include second openings 125OP that expose the central portions of the pixel electrodes 210 arranged along the first direction (eg, -y direction). The second openings 125OP have a line shape extending along a first direction (eg, -y direction) and may overlap a plurality of first openings 121OP. In this regard, Figure 4 shows the line-shaped 2-1 opening 125OPL1 exposing the central portions of the first pixel electrode 211 and the second pixel electrode 212, and the 1-1 opening 121OP1 and the second pixel electrode 212. It is shown overlapping with 1-2 openings (121OP2). The line-shaped 2-2 opening 125OPL2 may be spaced apart from the 2-1 opening 125OPL1 by a predetermined distance in the second direction (eg, x direction).

일 실시예에서, 제2뱅크층(125)은 평면 상에서 화소전극(210)들의 제1방향(예, -y 방향)으로 연장된 가장자리를 덮을 수 있다. 예컨대, 도 4에 도시된 바와 같이, 제2뱅크층(125)은 제1방향(예, -y 방향)으로 연장된 격벽을 가질 수 있다. 제2뱅크층(125)의 제1방향(예, -y 방향)으로 연장된 격벽은 제1뱅크층(121)의 제1방향(예, -y 방향)으로 연장된 격벽과 중첩할 수 있다. 제1뱅크층(121)의 제2방향(예, x 방향)으로 연장된 격벽은 제2개구(125OP)에 의하여 노출될 수 있다. 예컨대, 제1-1개구(121OP1)와 제1-2개구(121OP2) 사이에 위치한 제1뱅크층(121)의 일부분은 라인 형상의 제2-1개구(125OPL1)에 의해 노출될 수 있다.In one embodiment, the second bank layer 125 may cover edges extending in the first direction (eg, -y direction) of the pixel electrodes 210 on a plane. For example, as shown in FIG. 4, the second bank layer 125 may have a partition extending in the first direction (eg, -y direction). The partition wall extending in the first direction (eg, -y direction) of the second bank layer 125 may overlap with the partition wall extending in the first direction (eg, -y direction) of the first bank layer 121. . The partition wall extending in the second direction (eg, x direction) of the first bank layer 121 may be exposed through the second opening 125OP. For example, a portion of the first bank layer 121 located between the 1-1 opening 121OP1 and the 1-2 opening 121OP2 may be exposed by the line-shaped 2-1 opening 125OPL1.

제2뱅크층(125)은 유기 절연물질을 포함할 수 있다. 예컨대, 제2뱅크층(125)은 에폭시계 감광성 수지, 아크릴계 감광성 수지 또는 이들의 혼합물을 포함할 수 있다. 일 실시예로, 제2뱅크층(125)은 포지티브(positive)형 감광성 수지를 포함할 수 있다. 일 실시예로, 제2뱅크층(125)은 감광성 폴리이미드(photosensitive polyimide)일 수 있다. 제2뱅크층(125)의 상면 및 제2개구(125OP)를 정의하는 제2뱅크층(125)의 내측면은 발액성을 가질 수 있다. 반면, 일 실시예에서, 제2뱅크층(125)의 하부면은 친액성을 가질 수도 있다.The second bank layer 125 may include an organic insulating material. For example, the second bank layer 125 may include an epoxy-based photosensitive resin, an acrylic-based photosensitive resin, or a mixture thereof. In one embodiment, the second bank layer 125 may include positive photosensitive resin. In one embodiment, the second bank layer 125 may be photosensitive polyimide. The top surface of the second bank layer 125 and the inner surface of the second bank layer 125 defining the second opening 125OP may be liquid-repellent. On the other hand, in one embodiment, the lower surface of the second bank layer 125 may have lyophilic properties.

상술한 바와 같이, 본 명세서에서 화소의 위치와 형상은 제1뱅크층(121)의 제1개구(121OP)에 의해 정의되는 발광영역의 위치와 형상에 대응할 수 있다. 예컨대, 제1화소(PX1)은 제1-1개구(121OP1)에 대응하고, 제2화소(PX2)는 제1-2개구(121OP2)에 대응하고, 제3화소(PX3)는 제1-3개구(121OP3)에 대응할 수 있다.As described above, in this specification, the location and shape of the pixel may correspond to the location and shape of the light emitting area defined by the first opening 121OP of the first bank layer 121. For example, the first pixel (PX1) corresponds to the 1-1 opening (121OP1), the second pixel (PX2) corresponds to the 1-2 opening (121OP2), and the third pixel (PX3) corresponds to the 1-1 opening (121OP1). It can support 3 districts (121OP3).

제1화소(PX1)와 제2화소(PX2)는 제1방향(예, -y 방향)을 따라 배치되어 제1열을 이루고, 제3화소(PX3)와 제4화소(PX4)가 제1방향(예, -y 방향)을 따라 배치되어 제2열을 이루고, 제5화소(PX5)와 제6화소(PX6)가 제1방향(예, -y 방향)을 따라 배치되어 제3열을 이룰 수 있다. 마찬가지로, 제1화소(PX1), 제3화소(PX3) 및 제5화소(PX5)가 제2방향(예, x 방향)을 따라 배치되어 제1행을 이루고, 제2화소(PX2), 제4화소(PX4) 및 제6화소(PX6)가 제2방향(예, x 방향)을 따라 배치되어 제2행을 이룰 수 있다.The first pixel (PX1) and the second pixel (PX2) are arranged along the first direction (e.g. -y direction) to form a first column, and the third pixel (PX3) and fourth pixel (PX4) are in the first column. They are arranged along a direction (e.g., -y direction) to form the second column, and the fifth pixel (PX5) and the sixth pixel (PX6) are arranged along the first direction (e.g., -y direction) to form the third row. It can be achieved. Likewise, the first pixel (PX1), the third pixel (PX3), and the fifth pixel (PX5) are arranged along the second direction (e.g., x direction) to form the first row, and the second pixel (PX2) The fourth pixel (PX4) and the sixth pixel (PX6) may be arranged along the second direction (eg, x direction) to form the second row.

동일 열에 배치되는 화소들은 동일한 색으로 발광할 수 있다. 예컨대, 제1화소(PX1)과 제2화소(PX2)는 제1색으로 발광하고, 제3화소(PX3)와 제4화소(PX4)는 제2색으로 발광하고, 제5화소(PX5)와 제6화소(PX6)는 제3색으로 발광할 수 있다. 여기서, 제1색, 제2색 및 제3색은 각각 적색, 녹색 또는 청색일 수 있다. 따라서, 동일 열에 배치되는 화소들은 동일한 발광 물질을 포함할 수 있다.Pixels arranged in the same row may emit light in the same color. For example, the first pixel (PX1) and the second pixel (PX2) emit light in the first color, the third pixel (PX3) and the fourth pixel (PX4) emit light in the second color, and the fifth pixel (PX5) and the sixth pixel (PX6) can emit light in a third color. Here, the first color, second color, and third color may be red, green, or blue, respectively. Accordingly, pixels arranged in the same row may include the same light emitting material.

도 4는 각 화소의 크기(또는 면적)가 동일한 것으로 도시하고 있으나, 발광하는 색상에 따라 화소의 크기(또는 면적)이 상이할 수도 있다. 예컨대, 녹색으로 발광하는 화소의 크기(또는 면적)는 적색 또는 청색으로 발광하는 화소의 크기(또는 면적)보다 작을 수 있다.Figure 4 shows that the size (or area) of each pixel is the same, but the size (or area) of the pixel may be different depending on the color it emits. For example, the size (or area) of a pixel that emits green light may be smaller than the size (or area) of a pixel that emits red or blue light.

도 5 및 도 6을 참조하면, 기판(100) 상에는 화소회로층(PCL)이 배치될 수 있다. 화소회로층(PCL)은 제1트랜지스터(TR1), 제2트랜지스터(TR2) 및 제3트랜지스터(TR3)와, 트랜지스터의 구성요소들 아래 또는/및 위에 배치되는 버퍼층(111), 제1게이트절연층(113), 제2게이트절연층(115), 층간절연층(117) 및 평탄화층(119)을 포함할 수 있다. 여기서 제1트랜지스터(TR1), 제2트랜지스터(TR2) 및 제3트랜지스터(TR3)는 도 2에 도시된 제1박막트랜지스터(T1)에 대응할 수 있다. 제2트랜지스터(TR2)의 구조와 제3트랜지스터(TR3)의 구조는 제1트랜지스터(TR1)의 구조와 동일하거나 유사하므로, 이에 대하여 중복되는 설명은 생략한다.Referring to Figures 5 and 6, a pixel circuit layer (PCL) may be disposed on the substrate 100. The pixel circuit layer (PCL) includes a first transistor (TR1), a second transistor (TR2), and a third transistor (TR3), a buffer layer 111 disposed below or/and above the components of the transistors, and a first gate insulation. It may include a layer 113, a second gate insulating layer 115, an interlayer insulating layer 117, and a planarization layer 119. Here, the first transistor (TR1), the second transistor (TR2), and the third transistor (TR3) may correspond to the first thin film transistor (T1) shown in FIG. 2. Since the structure of the second transistor TR2 and the third transistor TR3 are the same or similar to the structure of the first transistor TR1, overlapping descriptions thereof will be omitted.

버퍼층(111)은 실리콘질화물(SiNx), 실리콘산질화물(SiON) 또는 실리콘산화물(SiOx) 등의 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 구조 또는 다층 구조일 수 있다. 버퍼층(111)은 기판(100) 상면의 평활성을 높이고, 기판(100) 등으로부터 불순물이 반도체층(Act)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.The buffer layer 111 may include an inorganic insulating material such as silicon nitride (SiN . The buffer layer 111 may serve to increase the smoothness of the upper surface of the substrate 100 and prevent or minimize impurities from penetrating into the semiconductor layer (Act) from the substrate 100, etc.

제1트랜지스터(TR1)는 반도체층(Act)을 포함하며, 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체 물질을 포함하거나, 유기 반도체 물질을 포함할 수 있다.The first transistor TR1 includes a semiconductor layer (Act), and the semiconductor layer (Act) may include polysilicon. Alternatively, the semiconductor layer (Act) may include amorphous silicon, an oxide semiconductor material, or an organic semiconductor material.

게이트전극(GE)은 반도체층(Act)의 일부와 중첩할 수 있다. 게이트전극(GE)은 도전성 물질을 포함할 수 있다. 예컨대, 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al) 또는 티타늄(Ti) 등의 도전성 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 구조 또는 단층 구조를 가질 수 있다.The gate electrode (GE) may overlap a portion of the semiconductor layer (Act). The gate electrode (GE) may include a conductive material. For example, the gate electrode GE may include a conductive material such as molybdenum (Mo), aluminum (Al), or titanium (Ti), and may have a multi-layer structure or a single-layer structure including the above materials.

반도체층(Act)과 게이트전극(GE) 사이의 제1게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등의 같은 무기 절연물질을 포함할 수 있다.The first gate insulating layer 113 between the semiconductor layer (Act) and the gate electrode (GE) is made of silicon oxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiON), and aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ).

제2게이트절연층(115)은 게이트전극(GE)을 덮도록 구비될 수 있다. 제2게이트절연층(115)은 제1게이트절연층(113)과 유사하게 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등의 무기 절연물질을 포함할 수 있다.The second gate insulating layer 115 may be provided to cover the gate electrode GE. Similar to the first gate insulating layer 113, the second gate insulating layer 115 is made of silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), It may include an inorganic insulating material such as titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ).

제2게이트절연층(115) 상부에는 스토리지 커패시터(Cst)의 상부전극(CE2)이 배치될 수 있다. 상부전극(CE2)은 그 아래의 게이트전극(GE)과 중첩할 수 있다. 이 때, 제2게이트절연층(115)을 사이에 두고 중첩하는 게이트전극(GE) 및 상부전극(CE2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트전극(GE)은 스토리지 커패시터(Cst)의 하부전극(CE1)으로 기능할 수 있다.The upper electrode (CE2) of the storage capacitor (Cst) may be disposed on the second gate insulating layer 115. The upper electrode (CE2) may overlap the gate electrode (GE) below it. At this time, the gate electrode GE and the upper electrode CE2 that overlap with the second gate insulating layer 115 therebetween may form a storage capacitor Cst. That is, the gate electrode (GE) can function as the lower electrode (CE1) of the storage capacitor (Cst).

이와 같이, 스토리지 커패시터(Cst)와 제1트랜지스터(TR1)가 중첩되어 배치될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1트랜지스터(TR1)와 중첩되지 않도록 배치될 수도 있다.In this way, the storage capacitor Cst and the first transistor TR1 may be arranged to overlap. In some embodiments, the storage capacitor Cst may be arranged not to overlap the first transistor TR1.

상부전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 또는 구리(Cu) 등의 도전 물질을 포함할 수 있으며, 전술한 물질의 단층 구조 또는 다층 구조를 가질 수 있다.The upper electrode (CE2) is aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), and iridium (Ir). , may contain conductive materials such as chromium (Cr), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), or copper (Cu), and may have a single-layer or multi-layer structure of the foregoing materials. You can have

층간절연층(117)은 상부전극(CE2)을 덮을 수 있다. 층간절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈륨산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등의 무기 절연물질을 포함할 수 있다. 층간절연층(117)은 전술한 무기 절연물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.The interlayer insulating layer 117 may cover the upper electrode (CE2). The interlayer insulating layer 117 is made of silicon oxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), and tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZnO 2 ). The interlayer insulating layer 117 may have a single-layer structure or a multi-layer structure including the above-described inorganic insulating material.

드레인전극(SD1) 및 소스전극(SD2)은 각각 층간절연층(117) 상에 위치할 수 있다. 드레인전극(SD1) 및 소스전극(SD2)은 각각 제1게이트절연층(113), 제2게이트절연층(115), 층간절연층(117)에 구비된 컨택홀을 통해 반도체층(Act)에 전기적으로 연결될 수 있다. 드레인전극(SD1) 및 소스전극(SD2)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(SD1) 및 소스전극(SD2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 또는 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 구조 또는 단층 구조를 가질 수 있다. 일 실시예로, 드레인전극(SD1) 및 소스전극(SD2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다. 일 실시예에서, 드레인전극(SD1) 및 소스전극(SD2) 중 어느 하나는 생략되어, 반도체층(Act)의 일부분이 도전화되어 이를 갈음할 수 도 있다.The drain electrode (SD1) and the source electrode (SD2) may each be located on the interlayer insulating layer 117. The drain electrode (SD1) and the source electrode (SD2) are connected to the semiconductor layer (Act) through contact holes provided in the first gate insulating layer 113, the second gate insulating layer 115, and the interlayer insulating layer 117, respectively. Can be electrically connected. The drain electrode (SD1) and the source electrode (SD2) may include a material with good conductivity. The drain electrode (SD1) and the source electrode (SD2) may contain a conductive material including molybdenum (Mo), aluminum (Al), copper (Cu), or titanium (Ti), and may include the above materials. It may have a multi-layer structure or a single-layer structure. In one embodiment, the drain electrode (SD1) and the source electrode (SD2) may have a multilayer structure of Ti/Al/Ti. In one embodiment, one of the drain electrode (SD1) and the source electrode (SD2) may be omitted, and a portion of the semiconductor layer (Act) may be made conductive to replace it.

평탄화층(119)은 제1트랜지스터(TR1)를 덮으며, 제1트랜지스터(TR1)의 일부를 노출하는 컨택홀을 포함할 수 있다. 평탄화층(119)은 유기절연층을 포함할 수 있다. 평탄화층(119)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물질을 포함할 수 있다.The planarization layer 119 covers the first transistor TR1 and may include a contact hole exposing a portion of the first transistor TR1. The planarization layer 119 may include an organic insulating layer. The planarization layer 119 is made of general-purpose polymers such as polymethylmethacrylate (PMMA) or polystyrene (PS), polymer derivatives with phenolic groups, acrylic polymers, imide polymers, aryl ether polymers, amide polymers, fluorine polymers, p- It may include organic insulating materials such as xylene-based polymers, vinyl alcohol-based polymers, and blends thereof.

화소회로층(PCL) 상에 표시요소층(DEL)이 배치될 수 있다. 표시요소층(DEL)은 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2) 및 제3유기발광다이오드(OLED3)와, 유기발광다이오드의 구성요소들 아래 또는/및 위에 배치되는 제1뱅크층(121), 잔여희생층(123) 및 제2뱅크층(125)을 포함할 수 있다. 제2유기발광다이오드(OLED2)의 구조와 제3유기발광다이오드(OLED3)의 구조는 제1유기발광다이오드(OLED1)의 구조와 동일하거나 유사하므로, 이에 대하여 중복되는 설명은 생략한다.A display element layer (DEL) may be disposed on the pixel circuit layer (PCL). The display element layer (DEL) includes the first organic light-emitting diode (OLED1), the second organic light-emitting diode (OLED2), and the third organic light-emitting diode (OLED3), and a first organic light-emitting diode (OLED1) disposed below or/and above the components of the organic light-emitting diode (OLED3). It may include a first bank layer 121, a remaining sacrificial layer 123, and a second bank layer 125. Since the structure of the second organic light emitting diode (OLED2) and the third organic light emitting diode (OLED3) are the same or similar to the structure of the first organic light emitting diode (OLED1), overlapping descriptions thereof will be omitted.

일 실시예에서, 제1화소전극(211)은 화소회로층(PCL) 상에 배치될 수 있다. 제1화소전극(211)은 평탄화층(119)을 관통하는 컨택홀을 통해 제1트랜지스터(TR1)의 드레인전극(SD1) 또는 소스전극(SD2)과 전기적으로 연결될 수 있다. 도 4 및 도 5에 도시된 바와 같이, 제2화소전극(212)은 제1화소전극(211)으로부터 제1방향(예, -y 방향)으로 소정 거리만큼 이격되어 배치될 수 있다. 도 4 및 도 6에 도시된 바와 같이, 제3화소전극(213)은 제1화소전극(211)으로부터 제2방향(예, x 방향)으로 소정 거리만큼 이격되어 배치될 수 있다.In one embodiment, the first pixel electrode 211 may be disposed on the pixel circuit layer (PCL). The first pixel electrode 211 may be electrically connected to the drain electrode (SD1) or the source electrode (SD2) of the first transistor (TR1) through a contact hole penetrating the planarization layer (119). As shown in FIGS. 4 and 5 , the second pixel electrode 212 may be arranged to be spaced apart from the first pixel electrode 211 by a predetermined distance in a first direction (eg, -y direction). As shown in FIGS. 4 and 6 , the third pixel electrode 213 may be disposed at a predetermined distance from the first pixel electrode 211 in the second direction (eg, x-direction).

제1뱅크층(121)은 화소회로층(PCL) 상에 배치될 수 있다. 제1뱅크층(121)은 제1화소전극(211)의 중앙부를 노출하는 제1-1개구(121OP1), 제2화소전극(212)의 중앙부를 노출하는 제1-2개구(121OP2) 및 제3화소전극(213)의 중앙부를 노출하는 제1-3개구(121OP3)를 가질 수 있다. 제1-1개구(121OP1)는 제1유기발광다이오드(OLED1)의 발광영역(EA1)을 정의하고, 제1-2개구(121OP2)는 제2유기발광다이오드(OLED2)의 발광영역(EA2)을 정의하고, 제1-3개구(121OP3)는 제3유기발광다이오드(OLED3)의 발광영역(EA3)을 정의할 수 있다. 또한, 제1뱅크층(121)은 화소전극(210)들의 가장자리와 대향전극(230)의 거리를 증가시킴으로써, 화소전극(210)들의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다.The first bank layer 121 may be disposed on the pixel circuit layer (PCL). The first bank layer 121 includes a 1-1 opening 121OP1 exposing the central portion of the first pixel electrode 211, a 1-2 opening 121OP2 exposing the central portion of the second pixel electrode 212, and It may have a 1-3 opening 121OP3 exposing the central portion of the third pixel electrode 213. The 1-1 opening (121OP1) defines the light emitting area (EA1) of the first organic light emitting diode (OLED1), and the 1-2 opening (121OP2) defines the light emitting area (EA2) of the second organic light emitting diode (OLED2). and the 1-3 opening 121OP3 may define the light emitting area EA3 of the third organic light emitting diode OLED3. Additionally, the first bank layer 121 serves to prevent arcs from occurring at the edges of the pixel electrodes 210 by increasing the distance between the edges of the pixel electrodes 210 and the opposing electrode 230.

제1뱅크층(121)은 제1두께(t1)를 가질 수 있다. 제1두께(t1)는 약 200 nm 내지 약 500 nm일 수 있다.The first bank layer 121 may have a first thickness t1. The first thickness t1 may be about 200 nm to about 500 nm.

제2뱅크층(125)은 제1뱅크층(121) 상에 배치될 수 있다. 제2뱅크층(125)은 제1개구(121OP)와 중첩하고 화소전극(210)들의 중심부를 노출하는 제2개구(125OP)를 가질 수 있다. 일 실시예에서, 제2개구(125OP)는 도 4에 도시된 바와 같이, 제1방향(예, -y 방향)을 따라 연장된 라인 형상을 가질 수 있다.The second bank layer 125 may be disposed on the first bank layer 121. The second bank layer 125 may have a second opening 125OP that overlaps the first opening 121OP and exposes the center of the pixel electrodes 210. In one embodiment, the second opening 125OP may have a line shape extending along a first direction (eg, -y direction), as shown in FIG. 4 .

이와 관련하여, 도 4 내지 도 6은 라인 형상의 제2-1개구(125OPL1)가 제1화소전극(211) 및 제2화소전극(212)의 중심부를 노출하며, 제1-1개구(121OP1) 및 제1-2개구(121OP2)와 중첩하는 것을 도시하고 있다. 라인 형상의 제2-2개구(125OPL2)는 라인 형상의 제2-1개구(125OPL1)로부터 제2방향(예, x 방향)으로 소정의 거리만큼 이격될 수 있다.In this regard, FIGS. 4 to 6 show that the line-shaped 2-1 opening 125OPL1 exposes the central portions of the first pixel electrode 211 and the second pixel electrode 212, and the 1-1 opening 121OP1 ) and overlapping with the 1-2 opening (121OP2). The line-shaped 2-2 opening 125OPL2 may be spaced apart from the line-shaped 2-1 opening 125OPL1 by a predetermined distance in a second direction (eg, x direction).

따라서, 도 5에 도시된 바와 같이, 제1-1개구(121OP1)과 제1-2개구(121OP2) 사이에서 제1뱅크층(121)의 상면(121US1)은 라인 형상의 제2-1개구(125OPL1)에 의하여 노출될 수 있다. 반면, 도 6에 도시된 바와 같이, 제1-1개구(121OP1)와 제1-3개구(121OP3) 사이에서 제1뱅크층(121)의 상면(121US2)에는 제2뱅크층(125)이 위치할 수 있다.Therefore, as shown in FIG. 5, the upper surface 121US1 of the first bank layer 121 between the 1-1 opening 121OP1 and the 1-2 opening 121OP2 is a line-shaped 2-1 opening. It can be exposed by (125OPL1). On the other hand, as shown in FIG. 6, the second bank layer 125 is located on the upper surface 121US2 of the first bank layer 121 between the 1-1 opening 121OP1 and the 1-3 opening 121OP3. can be located

제2뱅크층(125)은 제2두께(t2)를 가질 수 있다. 제2두께(t2)는 제1두께(t1)보다 크고, 발광 물질을 포함하는 잉크를 분리하기에 충분한 두께일 수 있다. 예컨대, 제2두께(t2)는 약 500 nm 내지 1,000 nm일 수 있다. The second bank layer 125 may have a second thickness t2. The second thickness t2 is greater than the first thickness t1 and may be sufficient to separate the ink containing the light-emitting material. For example, the second thickness t2 may be about 500 nm to 1,000 nm.

제1뱅크층(121)과 제2뱅크층(125) 사이에 잔여희생층(123)이 위치할 수 있다. 잔여희생층(123)은 평면 상에서 제2뱅크층(125)과 중첩하여 위치할 수 있다. 잔여희생층(123)은 제2뱅크층(125)과 중첩하는 영역에만 위치하므로, 평면 상에서 잔여희생층(123)은 제2뱅크층(125)과 동일하거나 거의 동일한 패턴을 가질 수 있다. 잔여희생층(123)은 제2개구(125OP)와 중첩하는 제3개구를 가질 수 있다.A remaining sacrificial layer 123 may be located between the first bank layer 121 and the second bank layer 125. The remaining sacrificial layer 123 may be positioned overlapping the second bank layer 125 in a plane view. Since the remaining sacrificial layer 123 is located only in the area overlapping with the second bank layer 125, the remaining sacrificial layer 123 may have the same or almost the same pattern as the second bank layer 125 on a plane. The remaining sacrificial layer 123 may have a third opening that overlaps the second opening 125OP.

잔여희생층(123)은 물 또는 TMAH(tetramethylammonium hydroxide) 용액 등의 현상액에 의해 제거되는 물질을 포함할 수 있다. 예컨대, 잔여희생층(123)은 텅스텐 산화물(WOx), 몰리브덴 산화물(MoOx) 또는 이들의 혼합물을 포함할 수 있다.The remaining sacrificial layer 123 may include a material removed by a developer such as water or tetramethylammonium hydroxide (TMAH) solution. For example, the remaining sacrificial layer 123 may include tungsten oxide (WO x ), molybdenum oxide (MoO x ), or a mixture thereof.

제1방향(예, -y 방향)으로 연장된 제1개구(121OP)의 경계는 제2개구(125OP)의 경계와 중첩할 수 있다. 예컨대, 도 6에 도시된 바와 같이, 제1개구(121OP)를 정의하는 제1뱅크층(121)의 내측면(121SS)은 제3개구를 정의하는 잔여희생층(123)의 내측면(123SS) 및 제2개구(125OP)를 정의하는 제2뱅크층(125)의 내측면(125SS)과 연속될 수 있다.The boundary of the first opening 121OP extending in the first direction (eg, -y direction) may overlap the boundary of the second opening 125OP. For example, as shown in FIG. 6, the inner surface 121SS of the first bank layer 121 defining the first opening 121OP is the inner surface 123SS of the remaining sacrificial layer 123 defining the third opening. ) and may be continuous with the inner surface 125SS of the second bank layer 125 defining the second opening 125OP.

제1발광층(221)은 제1화소전극(211) 상에 배치될 수 있다. 예컨대, 제1발광층(221)은 제1-1개구(121OP1)에 대응하여 배치될 수 있다. 일 실시예에서, 동일한 제2개구(125OP) 내에 위치하는 복수의 화소전극(210)들에 걸쳐 하나의 발광층이 배치될 수도 있다. 예컨대, 도 5에 도시된 바와 같이, 제1발광층(221)은 제1-1개구(121OP1)과 제1-2개구(121OP2) 사이의 제1뱅크층(121)의 상면(121US1)을 가로질러, 제1화소전극(211) 및 제2화소전극(212)에 걸쳐 일체(一體)로 구비될 수 있다. 제1발광층(221)은 라인 형상의 제2-1개구(125OPL1)과 중첩할 수 있다.The first light emitting layer 221 may be disposed on the first pixel electrode 211. For example, the first light emitting layer 221 may be disposed to correspond to the 1-1 opening 121OP1. In one embodiment, one light emitting layer may be disposed across a plurality of pixel electrodes 210 located within the same second opening 125OP. For example, as shown in FIG. 5, the first light emitting layer 221 extends across the upper surface 121US1 of the first bank layer 121 between the 1-1 opening 121OP1 and the 1-2 opening 121OP2. In other words, it may be provided integrally with the first pixel electrode 211 and the second pixel electrode 212. The first light emitting layer 221 may overlap the line-shaped 2-1 opening 125OPL1.

제1발광층(221)은 소정의 색상을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 이 때, 제1발광층(221)은 발광 물질을 포함하는 잉크를 제1화소전극(211) 및 제2화소전극(212) 상에 토출하여 형성될 수 있다. 예컨대, 제1발광층(221)은 잉크젯 프린팅 공정으로 형성될 수 있다.The first light-emitting layer 221 may include a polymer or low-molecular organic material that emits a predetermined color. At this time, the first light-emitting layer 221 may be formed by discharging ink containing a light-emitting material onto the first pixel electrode 211 and the second pixel electrode 212. For example, the first light emitting layer 221 may be formed through an inkjet printing process.

도시되지는 않았으나, 제1발광층(221)은 아래와 위에 각각 제1기능층 및/또는 제2기능층을 포함할 수 있다. 제1기능층은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 선택적으로 배치될 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.Although not shown, the first light emitting layer 221 may include a first functional layer and/or a second functional layer below and above, respectively. For example, the first functional layer may include a hole transport layer (HTL), or may include a hole transport layer and a hole injection layer (HIL). The second functional layer may be selectively disposed. The second functional layer may include an electron transport layer (ETL) and/or an electron injection layer (EIL).

제1발광층(221)은 중심부에서 제1개구(121OP)의 가장자리 측으로 향할수록 두꺼워지는 오목한 형상을 가질 수 있다. 제1발광층(221)의 제1방향(예, -y 방향)을 따른 경계(221BP)는 잔여희생층(123)의 내측면 또는 잔여희생층(123)의 내측면과 인접한 제1뱅크층(121)의 내측면(121SS)에 위치할 수 있다.The first light emitting layer 221 may have a concave shape that becomes thicker from the center toward the edge of the first opening 121OP. The boundary 221BP along the first direction (e.g., -y direction) of the first light emitting layer 221 is the inner surface of the remaining sacrificial layer 123 or the first bank layer adjacent to the inner surface of the remaining sacrificial layer 123 ( 121) may be located on the inner surface (121SS).

제2발광층(222)은 제3화소전극(213) 상에 배치될 수 있다. 제2발광층(222)은 라인 형상의 제2-2개구(125OPL2)과 중첩할 수 있으며, 제2-1개구(125OPL1)와 제2-2개구(125OPL2) 사이에 위치한 제2뱅크층(125)에 의하여 제1발광층(221)과 이격될 수 있다. 제1발광층(221)은 제1색을 발광하는 발광 물질을 포함하고, 제2발광층(222)은 제2색을 발광하는 발광 물질을 포함할 수 있다. 제2발광층(222)은 제1발광층(221)과 동일하거나 유사한 구조를 가지는 바, 중복되는 설명은 생략한다.The second light emitting layer 222 may be disposed on the third pixel electrode 213. The second light emitting layer 222 may overlap the line-shaped 2-2 opening 125OPL2, and the second bank layer 125 located between the 2-1 opening 125OPL1 and the 2-2 opening 125OPL2. ) may be spaced apart from the first light emitting layer 221. The first light-emitting layer 221 may include a light-emitting material that emits a first color, and the second light-emitting layer 222 may include a light-emitting material that emits a second color. Since the second light-emitting layer 222 has the same or similar structure as the first light-emitting layer 221, overlapping descriptions will be omitted.

대향전극(230)은 제1발광층(221), 제1뱅크층(121) 및 제2뱅크층(125)을 덮으며 배치될 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.The counter electrode 230 may be disposed to cover the first light emitting layer 221, the first bank layer 121, and the second bank layer 125. The counter electrode 230 may be made of a conductive material with a low work function. For example, the counter electrode 230 is made of silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), and iridium ( It may include a (semi) transparent layer containing Ir), chromium (Cr), lithium (Li), calcium (Ca), or an alloy thereof. Alternatively, the counter electrode 230 may further include a layer such as ITO, IZO, ZnO, or In 2 O 3 on the (semi) transparent layer containing the above-mentioned material.

도시하지는 않았으나, 일 실시예에서, 대향전극(230) 상에 박막봉지층 또는 봉지기판이 배치될 수 있다.Although not shown, in one embodiment, a thin film encapsulation layer or an encapsulation substrate may be disposed on the counter electrode 230.

본 발명의 실시예들은 제1뱅크층(121) 및 잔여희생층(123)의 위치를 조절하여, 발광층의 두께의 균일도를 향상시킬 수 있다. 본 발명의 실시예들에서 잔여희생층(123)의 내측면(123SS)을 사이에 두고, 제1뱅크층(121)의 내측면(121SS)은 친액성을 가지고, 제2뱅크층(125)의 내측면(125SS)은 발액성을 가질 수 있다. 따라서, 발광층을 형성하기 위하여, 발광 물질을 포함하는 잉크를 토출하였을 때, 발광 물질을 포함하는 잉크의 경계는 잔여희생층(123)의 내측면(123SS) 또는 잔여희생층(123)과 인접한 제1뱅크층(121)의 내측면(121SS)에 위치할 수 있다. 건조 공정에 의하여 발광 물질을 포함하는 잉크의 용매가 증발되어 부피가 수축할 때, 잔여희생층(123)의 내측면(123SS) 또는 잔여희생층(123)과 인접한 제1뱅크층(121)의 내측면(121SS)에 위치하는 잉크의 경계는 중심부에 비하여 적게 변화할 수 있다. 따라서, 제1뱅크층(121) 및 잔여희생층(123)의 위치를 조절하여, 발광층의 두께의 균일도를 향상시킬 수 있다.Embodiments of the present invention can improve the uniformity of the thickness of the light emitting layer by adjusting the positions of the first bank layer 121 and the remaining sacrificial layer 123. In embodiments of the present invention, with the inner surface 123SS of the remaining sacrificial layer 123 interposed therebetween, the inner surface 121SS of the first bank layer 121 has lyophilicity, and the second bank layer 125 The inner surface (125SS) may have liquid repellency. Therefore, when ink containing a light-emitting material is discharged to form a light-emitting layer, the boundary of the ink containing the light-emitting material is the inner surface 123SS of the remaining sacrificial layer 123 or the second adjacent to the remaining sacrificial layer 123. It may be located on the inner surface (121SS) of the first bank layer (121). When the solvent of the ink containing the light-emitting material evaporates and shrinks in volume during the drying process, the inner surface 123SS of the remaining sacrificial layer 123 or the first bank layer 121 adjacent to the remaining sacrificial layer 123 The border of ink located on the inner surface (121SS) may change less than the center. Accordingly, by adjusting the positions of the first bank layer 121 and the remaining sacrificial layer 123, the uniformity of the thickness of the light emitting layer can be improved.

또한, 제2뱅크층(125)의 상면(125US)은 발액성을 가지므로, 발광 물질을 포함하는 잉크는 제2뱅크층(125)의 상면 상으로 넘치지 않으며, 발광층을 원하는 위치에 보다 정확하게 형성할 수 있다.In addition, since the upper surface 125US of the second bank layer 125 has liquid repellency, ink containing a light-emitting material does not overflow onto the upper surface of the second bank layer 125, and the light-emitting layer is more accurately formed at the desired location. can do.

도 7은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이고, 도 8는 도 7의 디스플레이 장치의 Ⅲ-Ⅲ' 선을 따른 단면을 개략적으로 나타낸 단면도이고, 도 9는 도 7의 디스플레이 장치의 Ⅳ-Ⅳ' 선을 따른 단면을 개략적으로 나타낸 단면도이다. FIG. 7 is a plan view schematically showing a display device according to an embodiment of the present invention, FIG. 8 is a cross-sectional view schematically showing a cross section along line III-III' of the display device of FIG. 7, and FIG. 9 is a cross-sectional view schematically showing a display device of FIG. 7. This is a cross-sectional view schematically showing the cross-section along line IV-IV' of the display device.

도 7은 도 5와 유사하나, 제2뱅크층(125)이 제1개구(121OP) 각각에 대응하는 제2개구(125OP)를 갖는 점에서 차이가 있다. 이하에서는, 중복되는 설명은 생략하고, 차이점을 중심으로 설명한다. FIG. 7 is similar to FIG. 5 , but differs in that the second bank layer 125 has second openings 125OP corresponding to each of the first openings 121OP. Hereinafter, overlapping descriptions will be omitted and description will focus on differences.

도 7을 참조하면, 표시영역(DA)에는 평면 상에서 2차원적으로 배열된 복수의 화소전극(210)들이 배치될 수 있다. 화소전극(210)들은 제1방향(예, -y 방향) 및 제2방향(예, x 방향)으로 소정의 거리만큼 이격되어 배치될 수 있다. 예컨대, 제1화소전극(211)과 제2화소전극(212)은 제1방향(예, -y 방향)을 따라 소정의 거리만큼 이격되고, 제1화소전극(211)과 제3화소전극(213)은 제2방향(예, x 방향)을 따라 소정의 거리만큼 이격될 수 있다.Referring to FIG. 7, a plurality of pixel electrodes 210 arranged two-dimensionally on a plane may be disposed in the display area DA. The pixel electrodes 210 may be arranged to be spaced apart by a predetermined distance in the first direction (eg, -y direction) and the second direction (eg, x direction). For example, the first pixel electrode 211 and the second pixel electrode 212 are spaced apart by a predetermined distance along the first direction (e.g. -y direction), and the first pixel electrode 211 and the third pixel electrode ( 213) may be spaced apart by a predetermined distance along the second direction (eg, x direction).

제1뱅크층(121)은 복수의 화소전극(210)들 각각의 가장자리를 덮도록 배치될 수 있다. 다시 말해, 제1뱅크층(121)은 화소전극(210)들 각각의 중심부를 노출하는 복수의 제1개구(121OP)들을 가질 수 있다. 제1개구(121OP)들은 화소전극(210)들에 대응하여, 평면 상에서 제1방향(예, -y 방향) 및 제2방향(예, x 방향)으로 소정의 거리만큼 상호 이격되어 배치될 수 있다.The first bank layer 121 may be arranged to cover the edges of each of the plurality of pixel electrodes 210. In other words, the first bank layer 121 may have a plurality of first openings 121OP exposing the center of each pixel electrode 210. The first openings 121OP may be arranged to be spaced apart from each other by a predetermined distance in a first direction (e.g., -y direction) and a second direction (e.g., x direction) on a plane, corresponding to the pixel electrodes 210. there is.

예컨대, 제1뱅크층(121)은 제1화소전극(211)의 중심부를 노출하는 제1-1개구(121OP1), 제2화소전극(212)의 중심부를 노출하는 제1-2개구(121OP2) 및 제3화소전극(213)의 중심부를 노출하는 제1-3개구(121OP3)을 포함할 수 있다. 제1-1개구(121OP1)와 제1-2개구(121OP2)는 제1방향(예, -y 방향)을 따라 소정의 거리만큼 이격되고, 제1-1개구(121OP1)와 제1-3개구(121OP3)는 제2방향(예, x 방향)을 따라 소정의 거리만큼 이격될 수 있다.For example, the first bank layer 121 has a 1-1 opening (121OP1) exposing the center of the first pixel electrode 211 and a 1-2 opening (121OP2) exposing the center of the second pixel electrode 212. ) and a first-third opening 121OP3 exposing the center of the third pixel electrode 213. The 1-1 opening (121OP1) and the 1-2 opening (121OP2) are spaced apart by a predetermined distance along the first direction (e.g. -y direction), and the 1-1 opening (121OP1) and the 1-3 opening The openings 121OP3 may be spaced apart by a predetermined distance along the second direction (eg, x direction).

제2뱅크층(125)은 제1뱅크층(121) 상에 위치할 수 있다. 일 실시예에서, 제2뱅크층(125)은 제1방향(예, -y 방향)을 따라 배치된 화소전극(210)들의 중심부를 노출하고 제1개구(121OP) 각각에 대응하는 제2개구(125OP)들을 포함할 수 있다. 예컨대, 제2-1개구(125OP1)는 제1화소전극(211)의 중심부를 노출하는 제1-1개구(121OP1)과 중첩하고, 제2-2개구(125OP2)는 제2화소전극(212)의 중심부를 노출하는 제1-2개구(121OP2)와 중첩하고, 제2-3개구(125OP3)는 제3화소전극(213)의 중심부를 노출하는 제1-3개구(121OP3)와 중첩할 수 있다. 제2-1개구(125OP1)과 제2-2개구(125OP2)는 제1방향(예, -y 방향)으로 소정의 거리만큼 상호 이격되어 배치되고, 제2-1개구(125OP1)과 제2-3개구(125OP3)는 제2방향(예, x 방향)으로 소정의 거리만큼 상호 이격되어 배치될 수 있다.The second bank layer 125 may be located on the first bank layer 121. In one embodiment, the second bank layer 125 exposes the center of the pixel electrodes 210 arranged along the first direction (e.g., -y direction) and opens a second opening corresponding to each of the first openings 121OP. (125OP) may be included. For example, the 2-1 opening 125OP1 overlaps the 1-1 opening 121OP1 exposing the center of the first pixel electrode 211, and the 2-2 opening 125OP2 overlaps the second pixel electrode 212. ), and the 2-3 opening (125OP3) overlaps with the 1-3 opening (121OP3) exposing the center of the third pixel electrode 213. You can. The 2-1 opening (125OP1) and the 2-2 opening (125OP2) are arranged to be spaced apart from each other by a predetermined distance in the first direction (e.g. -y direction), and the 2-1 opening (125OP1) and the second opening (125OP1) -The three openings 125OP3 may be arranged to be spaced apart from each other by a predetermined distance in the second direction (eg, x direction).

일 실시예에서, 도 7에 도시된 바와 같이, 제2뱅크층(125)은 제1방향(예, -y 방향)으로 연장된 격벽과 제2방향(예, x 방향)으로 연장된 격벽이 교차하는 격자 형상을 가질 수 있다. 일 실시예에서, 제2뱅크층(125)은 제1뱅크층(121)의 상면을 덮을 수 있다.In one embodiment, as shown in FIG. 7, the second bank layer 125 includes a partition extending in a first direction (eg, -y direction) and a partition extending in a second direction (eg, x direction). It may have an intersecting grid shape. In one embodiment, the second bank layer 125 may cover the top surface of the first bank layer 121.

도 8 및 도 9를 참조하면, 제1뱅크층(121)은 화소회로층(PCL) 상에 배치될 수 있다. 제1뱅크층(121)은 제1화소전극(211)의 중앙부를 노출하는 제1-1개구(121OP1), 제2화소전극(212)의 중앙부를 노출하는 제1-2개구(121OP2) 및 제3화소전극(213)의 중앙부를 노출하는 제1-3개구(121OP3)를 가질 수 있다. 제1-1개구(121OP1)는 제1유기발광다이오드(OLED1)의 발광영역(EA1)을 정의하고, 제1-2개구(121OP2)는 제2유기발광다이오드(OLED2)의 발광영역(EA2)을 정의하고, 제1-3개구(121OP3)는 제3유기발광다이오드(OLED3)의 발광영역(EA3)을 정의할 수 있다.Referring to Figures 8 and 9, the first bank layer 121 may be disposed on the pixel circuit layer (PCL). The first bank layer 121 includes a 1-1 opening 121OP1 exposing the central portion of the first pixel electrode 211, a 1-2 opening 121OP2 exposing the central portion of the second pixel electrode 212, and It may have a 1-3 opening 121OP3 exposing the central portion of the third pixel electrode 213. The 1-1 opening (121OP1) defines the light emitting area (EA1) of the first organic light emitting diode (OLED1), and the 1-2 opening (121OP2) defines the light emitting area (EA2) of the second organic light emitting diode (OLED2). and the 1-3 opening 121OP3 may define the light emitting area EA3 of the third organic light emitting diode OLED3.

제2뱅크층(125)은 제1뱅크층(121) 상에 배치될 수 있다. 제2뱅크층(125)은 제1개구(121OP)와 중첩하고 화소전극(210)들의 중심부를 노출하는 제2개구(125OP)를 가질 수 있다. 제2-1개구(125OP1)는 제1화소전극(211)의 중심부를 노출하는 제1-1개구(121OP1)과 중첩하고, 제2-2개구(125OP2)는 제2화소전극(212)의 중심부를 노출하는 제1-2개구(121OP2)와 중첩하고, 제2-3개구(125OP3)는 제3화소전극(213)의 중심부를 노출하는 제1-3개구(121OP3)와 중첩할 수 있다.The second bank layer 125 may be disposed on the first bank layer 121. The second bank layer 125 may have a second opening 125OP that overlaps the first opening 121OP and exposes the center of the pixel electrodes 210. The 2-1 opening (125OP1) overlaps the 1-1 opening (121OP1) exposing the center of the first pixel electrode 211, and the 2-2 opening (125OP2) overlaps the 1-1 opening (121OP1) exposing the center of the first pixel electrode 211. It may overlap with the 1-2 opening (121OP2) exposing the center, and the 2-3 opening (125OP3) may overlap with the 1-3 opening (121OP3) exposing the center of the third pixel electrode 213. .

제1뱅크층(121)과 제2뱅크층(125) 사이에 잔여희생층(123)이 위치할 수 있다. 잔여희생층(123)은 평면 상에서 제2뱅크층(125)과 중첩하여 위치할 수 있다. 잔여희생층(123)은 제2뱅크층(125)과 중첩하는 영역에만 위치하므로, 평면 상에서 잔여희생층(123)은 제2뱅크층(125)과 동일하거나 거의 동일한 패턴을 가질 수 있다. 잔여희생층(123)은 제2개구(125OP)와 중첩하는 제3개구를 가질 수 있다.A remaining sacrificial layer 123 may be located between the first bank layer 121 and the second bank layer 125. The remaining sacrificial layer 123 may be positioned overlapping the second bank layer 125 in a plane view. Since the remaining sacrificial layer 123 is located only in the area overlapping with the second bank layer 125, the remaining sacrificial layer 123 may have the same or almost the same pattern as the second bank layer 125 on a plane. The remaining sacrificial layer 123 may have a third opening that overlaps the second opening 125OP.

제1-1발광층(221a)은 제1화소전극(211) 상에 배치되고, 제1-2발광층(221b)은 제2화소전극(212) 상에 배치되고, 제2-1발광층(222a)은 제3화소전극(213) 상에 배치될 수 있다. 여기서, 제1-1발광층(221a)과 제1-2발광층(221b)은 제1뱅크층(121) 및 제2뱅크층(125)을 사이에 두고 제1방향(예, -y 방향)으로 이격될 수 있다. 제1-1발광층(221a)과 제2-1발광층(222a)은 제1뱅크층(121) 및 제2뱅크층(125)을 사이에 두고 제2방향(예, x 방향)으로 이격될 수 있다.The 1-1 light emitting layer 221a is disposed on the first pixel electrode 211, the 1-2 light emitting layer 221b is disposed on the second pixel electrode 212, and the 2-1 light emitting layer 222a may be disposed on the third pixel electrode 213. Here, the 1-1 light emitting layer 221a and the 1-2 light emitting layer 221b are oriented in the first direction (e.g., -y direction) with the first bank layer 121 and the second bank layer 125 interposed therebetween. may be separated. The 1-1 light emitting layer 221a and the 2-1 light emitting layer 222a may be spaced apart in a second direction (e.g., x direction) with the first bank layer 121 and the second bank layer 125 interposed therebetween. there is.

제1-1발광층(221a), 제1-2발광층(221b) 및 제2-1발광층(222a) 각각은 중심부에서 제1개구(121OP)의 가장자리 측으로 향할수록 두꺼워지는 오목한 형상을 가질 수 있다. 제1-1발광층(221a)의 경계(221BP)는 잔여희생층(123)의 내측면 또는 잔여희생층(123)의 내측면과 인접한 제1뱅크층(121)의 내측면(121SS)에 위치할 수 있다.Each of the 1-1st emission layer 221a, the 1-2nd emission layer 221b, and the 2-1st emission layer 222a may have a concave shape that becomes thicker from the center toward the edge of the first opening 121OP. The boundary 221BP of the 1-1 light emitting layer 221a is located on the inner side of the remaining sacrificial layer 123 or the inner side 121SS of the first bank layer 121 adjacent to the inner side of the remaining sacrificial layer 123. can do.

본 실시예에서는, 제1-1발광층(221a)과 제1-2발광층(221b)이 제2뱅크층(125)에 의하여 분리됨에 따라, 제1방향(예, -y 방향)으로 이웃하는 화소 사이의 누설전류가 감소될 수 있다.In this embodiment, as the 1-1st emission layer 221a and the 1-2nd emission layer 221b are separated by the second bank layer 125, neighboring pixels in the first direction (e.g., -y direction) The leakage current between them can be reduced.

제1-1발광층(221a)과 제1-2발광층(221b)은 제1색을 발광하는 발광 물질을 포함하고, 제2-1발광층(222a)은 제2색을 발광하는 발광 물질을 포함할 수 있다.The 1-1 light emitting layer 221a and the 1-2 light emitting layer 221b may include a light emitting material that emits a first color, and the 2-1 light emitting layer 222a may include a light emitting material that emits a second color. You can.

대향전극(230)은 제1발광층(221), 제1뱅크층(121) 및 제2뱅크층(125)을 덮으며 배치될 수 있다. 도시하지는 않았으나, 일 실시예에서, 대향전극(230) 상에 박막봉지층 또는 봉지기판이 배치될 수 있다.The counter electrode 230 may be disposed to cover the first light emitting layer 221, the first bank layer 121, and the second bank layer 125. Although not shown, in one embodiment, a thin film encapsulation layer or an encapsulation substrate may be disposed on the counter electrode 230.

도 10 내지 도 16은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법을 순차적으로 나타내는 단면도들이다. 도 10 내지 도 16은 제2방향(예, x 방향)으로 이웃하는 제1화소(PX1)와 제3화소(PX3)의 제조방법을 순차적으로 도시하고 있다.10 to 16 are cross-sectional views sequentially showing a method of manufacturing a display device according to an embodiment of the present invention. 10 to 16 sequentially illustrate a method of manufacturing the first pixel PX1 and the third pixel PX3 adjacent to each other in the second direction (eg, x direction).

도 10을 참조하면, 기판(100) 상에 적어도 하나의 트랜지스터를 포함하는 화소회로층(PCL)을 형성하고, 화소회로층(PCL) 상에 제1화소전극(211) 및 제3화소전극(213)을 형성할 수 있다. Referring to FIG. 10, a pixel circuit layer (PCL) including at least one transistor is formed on a substrate 100, and a first pixel electrode 211 and a third pixel electrode ( 213) can be formed.

제1화소전극(211) 및 제3화소전극(213)의 상면은 친액성을 가질 수 있다.The upper surfaces of the first pixel electrode 211 and the third pixel electrode 213 may have lyophilic properties.

도 11을 참조하면, 화소회로층(PCL) 상에 제1뱅크층(121)을 형성할 수 있다. 제1뱅크층(121)은 무기 절연물질막 또는 유기 절연물질막을 형성한 뒤, 제1화소전극(211) 및 제3화소전극(213) 각각의 중심부가 노출되도록 제1-1개구(121OP1) 및 제1-3개구(121OP3)를 패터닝하여 형성할 수 있다.Referring to FIG. 11, the first bank layer 121 may be formed on the pixel circuit layer (PCL). The first bank layer 121 is formed by forming an inorganic insulating material film or an organic insulating material film, and then forming a 1-1 opening 121OP1 so that the center of each of the first pixel electrode 211 and the third pixel electrode 213 is exposed. And the first-third opening (121OP3) can be formed by patterning.

일 실시예에서, 제1뱅크층(121)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 등을 포함할 수 있다. 일 실시예에서, 제1뱅크층(121)은 에폭시계 폴리머, 아크릴계 폴리머 또는 이들의 혼합물을 포함할 수 있다. In one embodiment, the first bank layer 121 may include silicon oxide (SiO x ), silicon nitride (SiN x ), silicon oxynitride (SiON), etc. In one embodiment, the first bank layer 121 may include an epoxy-based polymer, an acrylic-based polymer, or a mixture thereof.

일 실시예에서, 제1뱅크층(121)은 제1두께(t1)를 가지도록 형성될 수 있다. 제1두께(t1)는 발광 물질을 포함하는 잉크를 토출하였을 때, 잉크의 경계의 위치를 고려하여 결정될 수 있다. 제1두께(t1)는 약 200 nm 내지 약 500 nm일 수 있다. 제1뱅크층(121)의 상면 및 제1개구(121OP)를 정의하는 제1뱅크층(121)의 내측면(121SS)은 친액성을 가질 수 있다.In one embodiment, the first bank layer 121 may be formed to have a first thickness t1. The first thickness t1 may be determined by considering the position of the boundary of the ink when the ink containing the light-emitting material is ejected. The first thickness t1 may be about 200 nm to about 500 nm. The top surface of the first bank layer 121 and the inner surface 121SS of the first bank layer 121 defining the first opening 121OP may have lyophilic properties.

도 12를 참조하면, 제1화소전극(211), 제3화소전극(213) 및 제1뱅크층(121)을 덮도록 희생층(122)을 형성할 수 있다.Referring to FIG. 12, the sacrificial layer 122 can be formed to cover the first pixel electrode 211, the third pixel electrode 213, and the first bank layer 121.

일 실시예에서, 희생층(122)은 물 또는 TMAH(tetramethylammonium hydroxide) 용액 등의 현상액에 의해 제거되는 물질을 포함할 수 있다. 예컨대, 희생층(122)은 텅스텐 산화물(WOx), 몰리브덴 산화물(MoOx) 또는 이들의 혼합물을 포함할 수 있다.In one embodiment, the sacrificial layer 122 may include a material that is removed by a developer such as water or a tetramethylammonium hydroxide (TMAH) solution. For example, the sacrificial layer 122 may include tungsten oxide (WO x ), molybdenum oxide (MoO x ), or a mixture thereof.

일 실시예에서, 희생층(122)은 제3두께(t3)를 가질 수 있다. 제3두께(t3)는 후술하는 제2뱅크층(125)을 형성하는 단계에서, 현상액에 의하여 희생층(122)이 제거되는 두께를 고려하여 결정될 수 있다. 예컨대, 제3두께(t3)는 적어도 한 번의 포토리소그래피 공정 후에도 희생층(122)이 제1화소전극(211)의 노출된 상면(211US), 제3화소전극(213)의 노출된 상면(213US) 및 제1뱅크층(121)의 내측면(121SS)을 덮기에 충분한 두께일 수 있다. 일 실시예에서, 제3두께(t3)는 약 20 nm 내지 50 nm일 수 있다.In one embodiment, the sacrificial layer 122 may have a third thickness t3. The third thickness t3 may be determined by considering the thickness at which the sacrificial layer 122 is removed by a developer in the step of forming the second bank layer 125, which will be described later. For example, the third thickness t3 is such that the sacrificial layer 122 remains at the exposed top surface 211US of the first pixel electrode 211 and the exposed top surface 213US of the third pixel electrode 213 even after at least one photolithography process. ) and may be sufficient to cover the inner surface 121SS of the first bank layer 121. In one embodiment, the third thickness t3 may be about 20 nm to 50 nm.

도 13을 참조하면, 희생층(122) 상에 제2뱅크층(125)을 형성할 수 있다. 제2뱅크층(125)은 유기 절연물질막을 형성한 뒤에, 제1화소전극(211) 및 제3화소전극(213) 각각의 중심부가 노출되도록 제2개구(125OP)들을 패터닝하여 형성할 수 있다.Referring to FIG. 13, the second bank layer 125 may be formed on the sacrificial layer 122. The second bank layer 125 can be formed by forming an organic insulating material film and then patterning the second openings 125OP to expose the central portions of each of the first and third pixel electrodes 211 and 213. .

상술한 바와 같이, 일 실시예에서, 제2개구(125OP)들은 제1방향(예, -y 방향)으로 연장된 라인 형상을 가질 수 있다. 다른 일 실시예에서, 제2개구(125OP)들은 제1개구(121OP) 각각에 대응하는 형상을 가질 수 있다. 이와 관련하여 도 13은 제2뱅크층(125)이 제1-1개구(121OP1)에 대응하는 제2-1개구(125OP1) 및 제1-3개구(121OP3)에 대응하는 제2-3개구(125OP3)를 갖는 것을 도시하고 있다.As described above, in one embodiment, the second openings 125OP may have a line shape extending in the first direction (eg, -y direction). In another embodiment, the second openings 125OP may have a shape corresponding to each of the first openings 121OP. In this regard, Figure 13 shows that the second bank layer 125 has a 2-1 opening (125OP1) corresponding to the 1-1 opening (121OP1) and a 2-3 opening corresponding to the 1-3 opening (121OP3). It is shown having (125OP3).

일 실시예로, 제2뱅크층(125)은 에폭시계 감광성 수지, 아크릴계 감광성 수지 또는 이들의 혼합물을 포함할 수 있다. 일 실시예로, 제2뱅크층(125)은 포지티브(positive)형 감광성 수지를 포함할 수 있다. 일 실시예로, 제2뱅크층(125)은 감광성 폴리이미드(photosensitive polyimide)일 수 있다. 플라즈마 처리 이전에 제2뱅크층(125)의 표면은 친액성을 가질 수 있다.In one embodiment, the second bank layer 125 may include an epoxy-based photosensitive resin, an acrylic-based photosensitive resin, or a mixture thereof. In one embodiment, the second bank layer 125 may include positive photosensitive resin. In one embodiment, the second bank layer 125 may be photosensitive polyimide. Before plasma treatment, the surface of the second bank layer 125 may have lyophilic properties.

제2뱅크층(125)은 제2두께(t2)를 갖도록 형성될 수 있다. 제2두께(t2)는 제1두께(t1)보다 크고, 발광 물질을 포함하는 잉크를 분리하기에 충분한 두께일 수 있다. 예컨대, 제2두께(t2)는 약 500 nm 내지 1,000 nm일 수 있다.The second bank layer 125 may be formed to have a second thickness t2. The second thickness t2 is greater than the first thickness t1 and may be sufficient to separate the ink containing the light-emitting material. For example, the second thickness t2 may be about 500 nm to 1,000 nm.

제2-1개구(125OP1) 및 제2-3개구(125OP3)를 패터닝하는 과정에서, 희생층(122)의 일부가 제거되어, 희생층(122)의 두께가 감소할 수 있다. 희생층(122)은 제2뱅크층(125)이 형성된 이후에도 제1화소전극(211)의 상면(211US), 제3화소전극(213)의 상면(213US) 및 제1뱅크층(121)의 내측면(121SS)을 덮을 수 있다.In the process of patterning the 2-1st opening 125OP1 and the 2-3rd opening 125OP3, a portion of the sacrificial layer 122 may be removed, thereby reducing the thickness of the sacrificial layer 122. Even after the second bank layer 125 is formed, the sacrificial layer 122 remains on the top surface 211US of the first pixel electrode 211, the top surface 213US of the third pixel electrode 213, and the top surface 213US of the first bank layer 121. It can cover the inner side (121SS).

제2뱅크층(125) 및 제2개구(125OP)를 통하여 노출된 희생층(122)의 표면이 발액성을 갖도록 플라즈마 처리를 할 수 있다. 일 실시예에서, 제2뱅크층(125) 및 제2개구(125OP)를 통하여 노출된 희생층(122)의 표면에 테트라플루오르메탄(CF4) 플라즈마 처리를 할 수 있다.The surface of the sacrificial layer 122 exposed through the second bank layer 125 and the second opening 125OP may be plasma treated to make it liquid-repellent. In one embodiment, tetrafluoromethane (CF 4 ) plasma treatment may be performed on the surface of the sacrificial layer 122 exposed through the second bank layer 125 and the second opening 125OP.

플라즈마 처리를 통하여, 제2뱅크층(125)의 상면(125US), 제2뱅크층(125)의 내측면(125SS) 및 제2개구(125OP)를 통하여 노출된 희생층(122)의 표면은 발액성을 가질 수 있다. Through plasma processing, the surface of the sacrificial layer 122 exposed through the upper surface 125US of the second bank layer 125, the inner surface 125SS of the second bank layer 125, and the second opening 125OP is It may have liquid repellency.

반면, 희생층(122)에 의하여 덮여있는 제1화소전극(211)의 상면(211US), 제3화소전극(213)의 상면(213US) 및 제1뱅크층(121)의 내측면(121SS)은 여전히 친액성을 가질 수 있다. 일 실시예에서, 제2뱅크층(125)의 하부면은 여전히 친액성을 가질 수 있다.ㅔOn the other hand, the top surface 211US of the first pixel electrode 211, the top surface 213US of the third pixel electrode 213, and the inner surface 121SS of the first bank layer 121 are covered by the sacrificial layer 122. may still be lyophilic. In one embodiment, the lower surface of the second bank layer 125 may still have lyophilic properties.

도 14를 참조하면, 현상액을 이용하여 제2개구(125OP)에 의하여 노출된 희생층을 제거하여 잔여희생층(123)을 형성할 수 있다. 여기서, 현상액은 물 또는 TMAH(tetramethylammonium hydroxide) 용액일 수 있다.Referring to FIG. 14 , the sacrificial layer exposed by the second opening 125OP can be removed using a developer to form the remaining sacrificial layer 123. Here, the developer may be water or TMAH (tetramethylammonium hydroxide) solution.

제2뱅크층(125)에 의해 덮인 영역에만 잔여희생층(123)이 남기 때문에, 평면 상에서 잔여희생층(123)은 제2뱅크층(125)과 동일하거나 거의 동일한 패턴을 가질 수 있다. 잔여희생층(123)은 제2개구(125OP)와 중첩하는 제3개구를 가질 수 있다.Since the remaining sacrificial layer 123 remains only in the area covered by the second bank layer 125, the remaining sacrificial layer 123 may have the same or almost the same pattern as the second bank layer 125 on a plane. The remaining sacrificial layer 123 may have a third opening that overlaps the second opening 125OP.

희생층이 제거되어 노출된 제1화소전극(211)의 상면(211US), 제3화소전극(213)의 상면(213US) 및 제1뱅크층(121)의 내측면(121SS)은 여전히 친액성을 가질 수 있다.The top surface 211US of the first pixel electrode 211, the top surface 213US of the third pixel electrode 213, and the inner surface 121SS of the first bank layer 121 exposed by removing the sacrificial layer are still lyophilic. You can have

제1뱅크층(121)의 내측면(121SS)은 잔여희생층(123)의 내측면(123SS)와 제2뱅크층(125)의 내측면(125SS)과 연속될 수 있다. 잔여희생층(123)의 내측면(123SS)을 경계로, 하부에 위치하는 제1뱅크층(121)의 내측면(121SS)은 친액성을 가지고, 상부에 위치하는 제2뱅크층(125)의 내측면(125SS)는 발액성을 가질 수 있다.The inner surface 121SS of the first bank layer 121 may be continuous with the inner surface 123SS of the remaining sacrificial layer 123 and the inner surface 125SS of the second bank layer 125. Boundary by the inner surface 123SS of the remaining sacrificial layer 123, the inner surface 121SS of the first bank layer 121 located at the lower portion has lyophilic properties, and the second bank layer 125 located at the upper portion thereof has lyophilic properties. The inner surface (125SS) may have liquid repellency.

도 15를 참조하면, 발광 물질을 포함하는 잉크(Ink)를 토출하여 제1화소전극(211) 상에 제1발광층 형성 물질(221P)을 형성하고, 제3화소전극(213) 상에 제2발광층 형성 물질(222P)을 형성할 수 있다.Referring to FIG. 15, ink containing a light-emitting material is ejected to form a first light-emitting layer forming material 221P on the first pixel electrode 211, and a second light-emitting layer forming material 221P is formed on the third pixel electrode 213. The light emitting layer forming material 222P can be formed.

일 실시예에서, 제1발광층 형성 물질(221P) 및 제2발광층 형성 물질(222P)은 잉크젯 프린팅 공정으로 형성될 수 있다.In one embodiment, the first light-emitting layer forming material 221P and the second light-emitting layer forming material 222P may be formed through an inkjet printing process.

제1화소전극(211)의 상면(211US), 제3화소전극(213)의 상면(213US) 및 제1뱅크층(121)의 내측면(121SS)은 친액성을 가지므로, 제1발광층 형성 물질(221P) 및 제2발광층 형성 물질(222P)이 불균일하게 도포되는 것을 억제 또는 방지할 수 있다.The top surface 211US of the first pixel electrode 211, the top surface 213US of the third pixel electrode 213, and the inner surface 121SS of the first bank layer 121 have lyophilic properties, thereby forming a first light-emitting layer. It is possible to suppress or prevent the material 221P and the second light emitting layer forming material 222P from being applied unevenly.

제2뱅크층(125)의 상면(125US)은 발액성을 가지므로, 제1발광층 형성 물질(221P) 및 제2발광층 형성 물질(222P)은 제2뱅크층(125)의 상면(125US)에 형성되지 않을 수 있다. 따라서, 고해상도의 디스플레이 장치에서도 발광층을 원하는 위치에 보다 정확하게 형성할 수 있다.Since the top surface 125US of the second bank layer 125 has liquid repellency, the first light-emitting layer forming material 221P and the second light-emitting layer forming material 222P are attached to the top surface 125US of the second bank layer 125. may not be formed. Therefore, even in a high-resolution display device, the light emitting layer can be formed more accurately at a desired location.

일 실시예에서, 제1발광층 형성 물질(221P) 및 제2발광층 형성 물질(222P)은 표면 장력 및 건조 후 부피의 수축량을 고려하여 중심부가 두꺼운 볼록한 형상을 가질 수 있다. In one embodiment, the first light-emitting layer forming material 221P and the second light-emitting layer forming material 222P may have a convex shape with a thick center in consideration of surface tension and volume shrinkage after drying.

상술한 바와 같이 제1뱅크층(121)의 내측면(121SS)은 친액성을 가지고, 제2뱅크층(125)의 내측면(125SS)는 발액성을 가질 수 있다. 따라서, 제1발광층 형성 물질(221P)의 경계(221BPa) 및 제2발광층 형성 물질(222P)의 경계(222BPa)는 잔여희생층(123)의 내측면(123SS) 또는 잔여희생층(123)과 인접한 제1뱅크층(121)의 내측면(121SS)에 위치할 수 있다.As described above, the inner surface 121SS of the first bank layer 121 may have lyophilic properties, and the inner surface 125SS of the second bank layer 125 may have liquid-repellent properties. Accordingly, the boundary 221BPa of the first light-emitting layer forming material 221P and the boundary 222BPa of the second light-emitting layer forming material 222P are connected to the inner surface 123SS of the remaining sacrificial layer 123 or the remaining sacrificial layer 123. It may be located on the inner surface 121SS of the adjacent first bank layer 121.

도 16을 참조하면, 제1발광층 형성 물질(221P) 및 제2발광층 형성 물질(222P)을 건조하여 제1발광층(221) 및 제2발광층(222)을 형성할 수 있다.Referring to FIG. 16, the first light-emitting layer forming material 221P and the second light-emitting layer forming material 222P may be dried to form the first light-emitting layer 221 and the second light-emitting layer 222.

제1화소전극(211)의 상면(211US), 제3화소전극(213)의 상면(213US) 및 제1뱅크층(121)의 내측면(121SS)은 친액성을 가지므로, 건조 과정에서 제1발광층(221) 및 제2발광층(222)이 불균일하게 형성되는 것을 억제 또는 방지할 수 있다.Since the top surface 211US of the first pixel electrode 211, the top surface 213US of the third pixel electrode 213, and the inner surface 121SS of the first bank layer 121 are lyophilic, they may be removed during the drying process. It is possible to suppress or prevent the first light emitting layer 221 and the second light emitting layer 222 from being formed unevenly.

발광 물질을 포함하는 잉크의 용매가 증발됨에 따라, 제1발광층(221) 및 제2발광층(222) 각각은 중심부에서 제1개구(121OP)의 가장자리 측으로 향할수록 두꺼워지는 오목한 형상을 가질 수 있다.As the solvent of the ink containing the light-emitting material evaporates, each of the first light-emitting layer 221 and the second light-emitting layer 222 may have a concave shape that becomes thicker from the center toward the edge of the first opening 121OP.

이 때, 발광층 형성 물질의 경계는 건조 공정 후에도 위치가 크게 변화하지 않을 수 있다. 따라서, 제1발광층(221)의 경계(221BP)와 제2발광층(222)의 경계(222B)는 잔여희생층(123)의 내측면(123SS) 또는 잔여희생층(123)과 인접한 제1뱅크층(121)의 내측면(121SS)에 위치할 수 있다.At this time, the boundary of the light-emitting layer forming material may not change significantly in position even after the drying process. Accordingly, the boundary 221BP of the first light emitting layer 221 and the boundary 222B of the second light emitting layer 222 are the inner surface 123SS of the remaining sacrificial layer 123 or the first bank adjacent to the remaining sacrificial layer 123. It may be located on the inner surface 121SS of the layer 121.

이후 제2뱅크층(125), 제1발광층(221) 및 제2발광층(222) 상에 대향전극(230)이 형성될 수 있다. 대향전극(230)은 기판(100)의 전면(全面)에 걸쳐 일체로 형성될 수 있다.Thereafter, the counter electrode 230 may be formed on the second bank layer 125, the first light emitting layer 221, and the second light emitting layer 222. The counter electrode 230 may be formed integrally over the entire surface of the substrate 100.

본 발명의 실시예들은 희생층(222)을 이용하여 플라즈마 처리를 하여 제2뱅크층(125)의 표면에 선택적으로 발액성을 부여할 수 있다. 제2뱅크층(125)은 친액성을 갖는 물질로 형성될 수 있다. 예컨대, 제2뱅크층(125)은 포지티브(positive)형 감광성 수지로 형성될 수 있다. 제2뱅크층(125)이 감광성 폴리이미드를 포함할 때, 플라즈마 처리 전 제2뱅크층(125)의 표면에 메틸벤조네이트 용액 방울을 떨어뜨릴 경우, 용액의 접촉각은 약 4.7°일 수 있다. 테트라플루오르메탄(CF4) 플라즈마 처리 이후에 제2뱅크층(125)의 표면과 메틸벤조네이트 용액의 접촉각은 약 64.4° 이상일 수 있다. 물을 이용하여 세정한 이후에도, 제2뱅크층(125)의 표면과 메틸벤조네이트 용액의 접촉각은 약 63.0°일 수 있다.Embodiments of the present invention can selectively impart liquid repellency to the surface of the second bank layer 125 by performing plasma treatment using the sacrificial layer 222. The second bank layer 125 may be formed of a lyophilic material. For example, the second bank layer 125 may be formed of positive photosensitive resin. When the second bank layer 125 includes photosensitive polyimide, when drops of the methylbenzonate solution are dropped on the surface of the second bank layer 125 before plasma treatment, the contact angle of the solution may be about 4.7°. After tetrafluoromethane (CF 4 ) plasma treatment, the contact angle between the surface of the second bank layer 125 and the methylbenzonate solution may be about 64.4° or more. Even after washing with water, the contact angle between the surface of the second bank layer 125 and the methylbenzonate solution may be about 63.0°.

제1화소전극(211)의 상면(211US) 및 제3화소전극(213)의 상면(213US)은 친액성을 가질 수 있다. 제1화소전극(211)의 상면(211US) 및 제3화소전극(213)의 상면(213US)이 ITO층으로 형성될 때, 메틸벤조네이트 용액의 접촉각은 약 4.6°일 수 있다. 비교예로써, 희생층을 형성하지 않고 플라즈마 처리를 한 경우, 제1화소전극의 상면 및 제3화소전극의 상면과 메틸벤조네이트 용액의 접촉각은 약 15.1° 이상일 수 있다. 물을 이용하여 세정한 이후에도, 제1화소전극의 상면 및 제3화소전극의 상면과 메틸벤조네이트 용액의 접촉각은 약 12.4°일 수 있다. 이러한 경우, 발광 물질을 포함하는 잉크가 제1화소전극의 상면 및 제3화소전극의 상면에 균일하게 도포되지 않을 수 있다.The top surface 211US of the first pixel electrode 211 and the top surface 213US of the third pixel electrode 213 may have lyophilic properties. When the top surface 211US of the first pixel electrode 211 and the top surface 213US of the third pixel electrode 213 are formed of an ITO layer, the contact angle of the methylbenzonate solution may be about 4.6°. As a comparative example, when plasma treatment is performed without forming a sacrificial layer, the contact angle between the top surface of the first pixel electrode and the top surface of the third pixel electrode and the methylbenzonate solution may be about 15.1° or more. Even after washing with water, the contact angle between the top surface of the first pixel electrode and the top surface of the third pixel electrode and the methylbenzonate solution may be about 12.4°. In this case, the ink containing the light-emitting material may not be uniformly applied to the top surface of the first pixel electrode and the top surface of the third pixel electrode.

발광층의 중심부와 외측의 두께 차이가 커질 경우 발광층의 외측에서 빛이 취출되지 않아 발광영역이 감소할 수 있다. 본 발명의 실시예들은 희생층(222)ㅇ르 적용한 플라즈마 처리를 이용하여, 제2뱅크층(125)의 상면(125US) 및 제2뱅크층(125)의 내측면(125SS)에 선택적으로 발액성을 부여함으로써, 발광층 두께의 균일도를 향상시킬 수 있다. If the difference in thickness between the center and the outside of the light-emitting layer increases, light may not be extracted from the outside of the light-emitting layer, thereby reducing the light-emitting area. Embodiments of the present invention selectively provide liquid repellency to the top surface 125US of the second bank layer 125 and the inner surface 125SS of the second bank layer 125 by using plasma treatment applied to the sacrificial layer 222. By providing , the uniformity of the thickness of the light emitting layer can be improved.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다. The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the attached patent claims.

1: 디스플레이 장치
100: 기판
111: 버퍼층
113: 제1게이트절연층
115: 제2게이트절연층
117: 층간절연층
119: 평탄화층
121: 제1뱅크층
121OP: 제1개구
122: 희생층
123: 잔여희생층
125: 제2뱅크층
125OP: 제2개구
210: 화소전극
221P: 제1발광층 형성 물질
221: 제1발광층
230: 대향전극
300: 밀봉부재
400: 밀봉기판
1: Display device
100: substrate
111: buffer layer
113: First gate insulating layer
115: second gate insulating layer
117: Interlayer insulation layer
119: Flattening layer
121: First bank layer
121OP: 1st opening
122: Sacrificial Layer
123: Remaining victim layer
125: Second bank layer
125OP: 2nd opening
210: Pixel electrode
221P: First light-emitting layer forming material
221: first light emitting layer
230: Counter electrode
300: Sealing member
400: Sealed substrate

Claims (22)

화소전극, 발광 물질을 포함하는 발광층 및 대향전극을 포함하는 표시요소;
상기 화소전극의 중앙부를 노출하는 제1개구를 갖는, 제1뱅크층;
상기 제1뱅크층 상에 배치되고, 상기 제1개구와 중첩하는 제2개구를 갖는 제2뱅크층; 및
상기 제1뱅크층과 상기 제2뱅크층 사이에 위치하고, 상기 제2뱅크층과 중첩하는 잔여희생층;을 포함하고,
상기 제2뱅크층의 상면 및 상기 제2개구를 정의하는 상기 제2뱅크층의 내측면은 발액성을 갖는 디스플레이 장치.
A display element including a pixel electrode, a light-emitting layer containing a light-emitting material, and a counter electrode;
a first bank layer having a first opening exposing a central portion of the pixel electrode;
a second bank layer disposed on the first bank layer and having a second opening overlapping the first opening; and
A residual sacrificial layer located between the first bank layer and the second bank layer and overlapping the second bank layer,
A display device wherein a top surface of the second bank layer and an inner surface of the second bank layer defining the second opening are liquid-repellent.
제1항에 있어서,
상기 제1개구를 정의하는 상기 제1뱅크층의 내측면과 상기 제2뱅크층의 내측면 사이에 상기 잔여희생층의 내측면이 위치하고,
상기 발광층의 경계는 상기 잔여희생층의 내측면 또는 상기 잔여희생층의 내측면과 인접한 상기 제1뱅크층의 내측면에 위치하는, 디스플레이 장치.
According to paragraph 1,
The inner surface of the remaining sacrificial layer is located between the inner surface of the first bank layer defining the first opening and the inner surface of the second bank layer,
A display device wherein the boundary of the light emitting layer is located on an inner side of the remaining sacrificial layer or an inner side of the first bank layer adjacent to the inner side of the remaining sacrificial layer.
제1항에 있어서,
상기 제1뱅크층의 표면은 친액성을 갖는, 디스플레이 장치.
According to paragraph 1,
A display device wherein the surface of the first bank layer has lyophilic properties.
제1항에 있어서,
상기 화소전극의 상면은 친액성을 갖는, 디스플레이 장치.
According to paragraph 1,
A display device wherein the upper surface of the pixel electrode has lyophilic properties.
제1항에 있어서,
상기 잔여희생층과 접하는 상기 제2뱅크층의 하부면은 친액성을 갖는, 디스플레이 장치.
According to paragraph 1,
A display device wherein a lower surface of the second bank layer in contact with the remaining sacrificial layer has lyophilic properties.
제1항에 있어서,
상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 구비되고,
상기 제1개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 구비되고,
상기 제2개구는 상기 복수의 제1개구들과 중첩하도록 상기 제1방향으로 연장된 라인 형상을 갖는, 디스플레이 장치.
According to paragraph 1,
The pixel electrodes are provided in plural numbers spaced apart from each other along a first direction,
A plurality of first openings are provided corresponding to each of the plurality of pixel electrodes,
The second opening has a line shape extending in the first direction to overlap the plurality of first openings.
제6항에 있어서,
상기 발광층은 상기 제1방향을 따라 일체(一體)로 구비되는, 디스플레이 장치.
According to clause 6,
A display device, wherein the light emitting layer is provided integrally along the first direction.
제1항에 있어서,
상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 구비되고,
상기 제1개구 및 상기 제2개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 구비되는, 디스플레이 장치.
According to paragraph 1,
The pixel electrodes are provided in plural numbers spaced apart from each other along a first direction,
A display device, wherein a plurality of the first opening and the second opening are provided to correspond to each of the plurality of pixel electrodes.
제8항에 있어서,
상기 발광층은 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성되는, 디스플레이 장치.
According to clause 8,
A display device wherein a plurality of light emitting layers are formed corresponding to each of the plurality of pixel electrodes.
제1항에 있어서,
제1뱅크층의 두께는 200 nm 내지 500 nm인, 디스플레이 장치.
According to paragraph 1,
A display device, wherein the first bank layer has a thickness of 200 nm to 500 nm.
제1항에 있어서,
제2뱅크층의 두께는 500 nm 내지 1000 nm인, 디스플레이 장치.
According to paragraph 1,
A display device, wherein the second bank layer has a thickness of 500 nm to 1000 nm.
제1항에 있어서,
상기 잔여희생층은 텅스텐 산화물(WOx), 몰리브덴 산화물(MoOx) 또는 이들의 혼합물을 포함하는, 디스플레이 장치.
According to paragraph 1,
The display device wherein the remaining sacrificial layer includes tungsten oxide (WOx), molybdenum oxide (MoOx), or a mixture thereof.
기판 상에 화소전극을 형성하는 단계;
상기 화소전극의 중앙부를 노출하는 제1개구를 갖는 제1뱅크층을 형성하는 단계;
상기 제1뱅크층 상에 희생층을 형성하는 단계;
상기 희생층 상에 상기 제1개구와 중첩하는 제2개구를 갖는 제2뱅크층을 형성하는 단계;
상기 제2뱅크층이 위치하는 상기 기판의 전면(前面)에 플라즈마 처리를 하는 단계;
상기 제2개구를 통하여 노출된 상기 희생층을 제거하여 잔여희생층을 형성하는 단계; 및
상기 화소전극 상에 발광 물질을 포함하는 잉크를 토출하여 발광층을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조방법.
Forming a pixel electrode on a substrate;
forming a first bank layer having a first opening exposing a central portion of the pixel electrode;
forming a sacrificial layer on the first bank layer;
forming a second bank layer on the sacrificial layer and having a second opening overlapping the first opening;
performing plasma treatment on the front surface of the substrate where the second bank layer is located;
forming a remaining sacrificial layer by removing the sacrificial layer exposed through the second opening; and
A method of manufacturing a display device comprising: forming a light-emitting layer by ejecting ink containing a light-emitting material on the pixel electrode.
제13항에 있어서,
상기 제1개구를 정의하는 상기 제1뱅크층의 내측면과 상기 제2개구를 정의하는 상기 제2뱅크층의 내측면 사이에 상기 잔여희생층의 내측면이 위치하고,
상기 발광 물질을 포함하는 잉크의 경계는 상기 잔여희생층의 내측면 또는 상기 잔여희생층의 내측면과 인접한 상기 제1뱅크층의 내측면에 위치하는, 디스플레이 장치의 제조방법.
According to clause 13,
The inner surface of the remaining sacrificial layer is located between the inner surface of the first bank layer defining the first opening and the inner surface of the second bank layer defining the second opening,
A method of manufacturing a display device, wherein the boundary of the ink containing the light-emitting material is located on the inner side of the remaining sacrificial layer or the inner side of the first bank layer adjacent to the inner side of the remaining sacrificial layer.
제13항에 있어서.
상기 플라즈마 처리를 하는 단계에서, 상기 제2뱅크층의 상면, 상기 제2뱅크층의 내측면 및 상기 제2개구를 통하여 노출된 상기 희생층의 상면은 발액성을 갖는, 디스플레이 장치의 제조방법.
In paragraph 13.
In the step of performing the plasma treatment, the top surface of the second bank layer, the inner surface of the second bank layer, and the top surface of the sacrificial layer exposed through the second opening have liquid repellency.
제13항에 있어서,
상기 희생층은 텅스텐 산화물(WOx), 몰리브덴 산화물(MoOx) 또는 이들의 혼합물을 포함하는, 디스플레이 장치의 제조방법.
According to clause 13,
The sacrificial layer includes tungsten oxide (WOx), molybdenum oxide (MoOx), or a mixture thereof.
제16항에 있어서,
상기 희생층의 두께는 20 nm 내지 50 nm인, 디스플레이 장치의 제조방법.
According to clause 16,
A method of manufacturing a display device, wherein the sacrificial layer has a thickness of 20 nm to 50 nm.
제13항에 있어서,
상기 제1뱅크층의 표면 및 상기 화소전극의 상면은 친액성을 갖는, 디스플레이 장치의 제조방법.
According to clause 13,
A method of manufacturing a display device, wherein the surface of the first bank layer and the upper surface of the pixel electrode have lyophilic properties.
제13항에 있어서,
상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 형성되고,
상기 제1개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성되고,
상기 제2개구는 상기 복수의 제1개구들과 중첩하도록 상기 제1방향으로 연장된 라인 형상을 갖도록 형성되는, 디스플레이 장치의 제조방법.
According to clause 13,
A plurality of pixel electrodes are formed and spaced apart from each other along a first direction,
A plurality of first openings are formed corresponding to each of the plurality of pixel electrodes,
The second opening is formed to have a line shape extending in the first direction to overlap the plurality of first openings.
제19항에 있어서,
상기 발광층을 형성하는 단계에서,
상기 발광 물질을 포함하는 잉크는 상기 제1방향을 따라 토출되고,
상기 발광층은 상기 제1방향을 따라 일체(一體)로 형성되는, 디스플레이 장치의 제조방법.
According to clause 19,
In the step of forming the light emitting layer,
Ink containing the light-emitting material is ejected along the first direction,
The method of manufacturing a display device, wherein the light emitting layer is formed integrally along the first direction.
제13항에 있어서,
상기 화소전극은 제1방향을 따라 상호 이격되어 복수 개 형성되고,
상기 제1개구 및 상기 제2개구는 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성되는, 디스플레이 장치의 제조방법.
According to clause 13,
A plurality of pixel electrodes are formed and spaced apart from each other along a first direction,
A method of manufacturing a display device, wherein a plurality of the first opening and the second opening are formed to correspond to each of the plurality of pixel electrodes.
제21항에 있어서,
상기 발광층을 형성하는 단계에서,
상기 발광층은 상기 복수의 화소전극들 각각에 대응하여 복수 개 형성되는, 디스플레이 장치의 제조방법.
According to clause 21,
In the step of forming the light emitting layer,
A method of manufacturing a display device, wherein a plurality of light emitting layers are formed corresponding to each of the plurality of pixel electrodes.
KR1020220082699A 2022-05-17 2022-07-05 Display apparatus and manufacturing the same KR20230161299A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/119,969 US20230380219A1 (en) 2022-05-17 2023-03-10 Display apparatus and method of manufacturing the same
CN202321153835.1U CN220359681U (en) 2022-05-17 2023-05-12 Display apparatus
CN202310538151.1A CN117082907A (en) 2022-05-17 2023-05-12 Display device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220060445 2022-05-17
KR1020220060445 2022-05-17

Publications (1)

Publication Number Publication Date
KR20230161299A true KR20230161299A (en) 2023-11-27

Family

ID=88968164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220082699A KR20230161299A (en) 2022-05-17 2022-07-05 Display apparatus and manufacturing the same

Country Status (1)

Country Link
KR (1) KR20230161299A (en)

Similar Documents

Publication Publication Date Title
US11983346B2 (en) Flexible organic light emitting display device and method of manufacturing the same
US20220238839A1 (en) Organic light emitting display device
US10263210B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9634288B2 (en) Organic light emitting display device
KR20210008240A (en) Display device
KR20170056770A (en) Organic light emitting display apparatus and method for manufacturing the same
US10381418B2 (en) Organic light emitting diode display device
KR20210048005A (en) Display Device and Method of manufacturing of the display device
KR20190091395A (en) Organic light emitting display device
KR20190118221A (en) Organic light emitting display device
CN113675238A (en) Display device and method of manufacturing the same
US10319711B2 (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
KR102620972B1 (en) Display apparatus
KR20200128287A (en) Display device
US11706942B2 (en) Display device including valley and circuit portions
JP2021015270A (en) Display device
KR20230161299A (en) Display apparatus and manufacturing the same
CN220359681U (en) Display apparatus
US20230380219A1 (en) Display apparatus and method of manufacturing the same
CN114078937A (en) Display device and method for manufacturing the same
US20240040849A1 (en) Display apparatus, mask for manufacturing the same, and manufacturing method of display apparatus
KR20210024360A (en) Display apparatus and Method of manufacturing of the same
US12022685B2 (en) Display device including upper and lower light-shielding layers
US20220149125A1 (en) Display device and method of manufacturing the same
US20240032394A1 (en) Display device and method of manufacturing the same