KR20230158118A - 멀티-심볼 산술 코딩을 위한 방법, 디바이스, 및 저장 매체 - Google Patents

멀티-심볼 산술 코딩을 위한 방법, 디바이스, 및 저장 매체 Download PDF

Info

Publication number
KR20230158118A
KR20230158118A KR1020237036264A KR20237036264A KR20230158118A KR 20230158118 A KR20230158118 A KR 20230158118A KR 1020237036264 A KR1020237036264 A KR 1020237036264A KR 20237036264 A KR20237036264 A KR 20237036264A KR 20230158118 A KR20230158118 A KR 20230158118A
Authority
KR
South Korea
Prior art keywords
array
cumulative distribution
video
coding
function
Prior art date
Application number
KR1020237036264A
Other languages
English (en)
Inventor
크리슈난 마두 페링가세리
신 자오
샨 리우
Original Assignee
텐센트 아메리카 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텐센트 아메리카 엘엘씨 filed Critical 텐센트 아메리카 엘엘씨
Publication of KR20230158118A publication Critical patent/KR20230158118A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/149—Data rate or code amount at the encoder output by estimating the code amount by means of a model, e.g. mathematical model or statistical model
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

비디오 디코딩에서의 멀티-심볼 산술 코딩을 위한 방법, 장치, 및 컴퓨터 판독가능 저장 매체. 방법은 코딩된 비디오 비트스트림을 수신하는 단계; 누적 분포 함수의 어레이 및 대응하는 M개의 심볼을 획득하는 단계 - M은 1 초과인 정수임 -; 및 각각의 추출된 심볼에 대하여, 적어도 하나의 확률 업데이트 레이트에 기초하여 추출된 심볼에 따라 누적 분포 함수의 어레이를 업데이트함으로써, 그리고 업데이트된 누적 분포 함수의 어레이에 기초하여, 다음 심볼을 추출하기 위하여 코딩된 비디오 비트스트림에 대해 산술 디코딩을 계속함으로써, 누적 분포 함수의 어레이에 기초하여, 적어도 하나의 심볼을 추출하기 위하여 코딩된 비디오 비트스트림에 대해 산술 디코딩을 수행하는 단계를 포함한다.

Description

멀티-심볼 산술 코딩을 위한 방법, 디바이스, 및 저장 매체
관련된 출원
이 출원은 2022년 2월 3일자로 출원된 미국 가출원 제63/306,386호 및 2022년 7월 21일자로 출원된 미국 정규 출원 제17/869,964호에 기초하고 이에 대한 우선권의 이익을 주장하고, 두 미국 출원은 그 전체적으로 참조로 본 명세서에 통합된다.
본 개시내용은 비디오 코딩 및/또는 디코딩 기술, 특히, 멀티-심볼 산술 코딩 및/또는 디코딩의 개선된 설계 및/또는 구현에 관한 것이다.
본 명세서에서 제공된 배경 설명은 개시내용의 맥락을 일반적으로 제시하는 목적을 위한 것이다. 이 배경 섹션에서 설명되는 한도까지의, 현재 거명된 발명자의 작업 뿐만 아니라, 이 출원의 출원 시에 종래 기술로서 이와 다르게 자격부여하지 않을 수 있는 설명의 측면은 본 개시내용에 대하여 종래 기술로서 명백히 또는 묵시적으로 인정되지 않는다.
비디오 코딩 및 디코딩은 모션 보상(motion compensation)을 갖는 인터-픽처 예측(inter-picture prediction)을 이용하여 수행될 수 있다. 비압축된 디지털 비디오는 일련의 픽처(picture)를 포함할 수 있고, 각각의 픽처는 예를 들어, 1920 x 1080 루미넌스(luminance) 샘플 및 연관된 전체 또는 서브샘플링된 크로미넌스(chrominance) 샘플의 공간적 차원(spatial dimension)을 가질 수 있다. 일련의 픽처는 예를 들어, 초(second) 당 60 픽처 또는 초 당 60 프레임의 고정된 또는 가변적인 픽처 레이트(대안적으로, 프레임 레이트로 칭해짐)를 가질 수 있다. 비압축된 비디오는 스트리밍 또는 데이터 프로세싱을 위한 구체적인 비트레이트 요건을 가진다. 예를 들어, 1920 x 1080의 픽셀 해상도, 60 프레임/초의 프레임 레이트, 및 컬러 채널마다 8 픽셀 당 비트(bit per pixel)에서의 4:2:0의 크로마 서브샘플링을 갖는 비디오는 1.5 Gbit/s 대역폭에 근접하도록 요구한다. 이러한 비디오의 1 시간은 600 GByte 초과의 저장 공간을 요구한다.
비디오 코딩 및 디코딩의 하나의 목적은 압축을 통한, 비압축된 입력 비디오 신호에서의 중복성(redundancy)의 감소일 수 있다. 압축은 일부 경우에는 2 자릿수 이상만큼 전술한 대역폭 및/또는 저장 공간 요건을 감소시키는 것을 도울 수 있다. 무손실 압축(lossless compression) 및 손실 압축(lossy compression)의 둘 모두 뿐만 아니라 그 조합이 채용될 수 있다. 무손실 압축은 원래의 신호의 정확한 복사본이 디코딩 프로세스를 통해 압축된 원래의 신호로부터 재구성될 수 있는 기법을 지칭한다. 손실 압축은 원래의 비디오 정보가 코딩 동안에 완전히 유지되지 않고 디코딩 동안에는 완전히 복원가능하지 않은 코딩/디코딩 프로세스를 지칭한다. 손실 압축을 이용할 때, 재구성된 신호는 원래의 신호와 동일하지 않을 수 있지만, 원래 및 재구성된 신호 사이의 왜곡은 재구성된 신호가 일부 정보 손실에도 불구하고 의도된 애플리케이션을 위하여 유용하게 하기에 충분히 작아지게 된다. 비디오의 경우에, 손실 압축은 많은 애플리케이션에서 폭넓게 채용된다. 용인가능한 왜곡의 양은 애플리케이션에 종속된다. 예를 들어, 어떤 소비자 비디오 스트리밍 애플리케이션의 이용자는 영화 또는 텔레비전 방송 애플리케이션의 이용자보다 높은 왜곡을 용인할 수 있다. 특정한 코딩 알고리즘에 의해 달성가능한 압축 비율은 다양한 왜곡 공차(distortion tolerance)를 반영하기 위하여 선택되거나 조절될 수 있다: 더 높은 용인가능한 왜곡은 일반적으로, 더 높은 손실 및 더 높은 압축 비율을 산출하는 코딩 알고리즘을 허용한다.
비디오 인코더 및 디코더는 예를 들어, 모션 보상(motion compensation), 푸리에 변환(Fourier transform), 양자화(quantization), 및 엔트로피 코딩(entropy coding)을 포함하는, 몇몇 넓은 카테고리 및 단계로부터의 기법을 사용할 수 있다.
비디오 코덱(video codec) 기술은 인트라 코딩(intra coding)으로서 공지된 기법을 포함할 수 있다. 인트라 코딩에서, 샘플 값은 이전에 재구성된 참조 픽처로부터의 샘플 또는 다른 데이터를 참조하지 않으면서 표현된다. 일부 비디오 코덱에서, 픽처는 샘플의 블록으로 공간적으로 하위분할된다. 샘플의 모든 블록이 인트라 모드에서 코딩될 때, 그 픽처는 인트라 픽처(intra picture)로서 지칭될 수 있다. 인트라 픽처, 및 독립적 디코더 리프레시 픽처(independent decoder refresh picture)와 같은 그 파생물은 디코더 상태를 재설정하기 위하여 이용될 수 있고, 그러므로, 코딩된 비디오 비트스트림 및 비디오 세션 내의 제1 픽처로서, 또는 스틸 이미지(still image)로서 이용될 수 있다. 인트라 예측 후의 블록의 샘플은 그 다음으로, 주파수 도메인으로의 변환의 대상이 될 수 있고, 그렇게 생성된 변환 계수는 엔트로피 코딩 전에 양자화될 수 있다. 인트라 예측은 사전-변환 도메인(pre-transform domain)에서 샘플 값을 최소화하는 기법을 나타낸다. 일부 경우에는, 변환 후의 DC 값이 더 작고, AC 계수가 더 작을수록, 엔트로피 코딩 후의 블록을 나타내기 위하여 주어진 양자화 스텝 크기(step size)에서 요구되는 비트가 더 적다.
예를 들어, MPEG-2 세대 코딩 기술로부터 공지된 것과 같은 전통적인 인트라 코딩은 인트라 예측을 이용하지 않는다. 그러나, 일부 더 새로운 비디오 압축 기술은, 공간적으로 이웃하는 것의 인코딩 및/또는 디코딩 동안에 획득되고, 인트라 코딩되거나 디코딩되고 있는 데이터의 블록을 디코딩 순서에서 선행하는, 예를 들어, 포위하는 샘플 데이터 및/또는 메타데이터에 기초하여 블록의 코딩/디코딩을 시도하는 기법을 포함한다. 이러한 기법은 "인트라 예측(intra prediction)" 기법으로 이하 칭해진다. 적어도 일부 경우에는, 인트라 예측이 다른 참조 픽처로부터가 아니라, 재구성 중인 오직 현재 픽처로부터의 참조 데이터를 이용한다는 것에 주목한다.
많은 상이한 형태의 인트라 예측이 있을 수 있다. 하나 초과의 이러한 기법이 주어진 비디오 코딩 기술에서 이용가능할 때, 이용 중인 기법은 인트라 예측 모드로서 지칭될 수 있다. 하나 이상의 인트라 예측 모드는 특정한 코덱에서 제공될 수 있다. 어떤 경우에는, 모드가 서브모드를 가질 수 있고 및/또는 다양한 파라미터와 연관될 수 있고, 비디오의 블록에 대한 모드/서브모드 정보 및 인트라 코딩 파라미터는 개별적으로 코딩될 수 있거나 모드 코드워드(mode codeword) 내에 집합적으로 포함될 수 있다. 주어진 모드, 서브모드, 및/또는 파라미터 조합에 대하여 어느 코드워드를 이용할 것인지는 인트라 예측을 통한 코딩 효율 이득에 있어서 영향을 가질 수 있고, 코드워드를 비트스트림으로 변환하기 위하여 이용된 엔트로피 코딩 기술도 그러할 수 있다.
어떤 인트라 예측의 모드는 H.264로 도입되었고, H.265에서 정제되었고, 공동 탐구 모델(JEM : joint exploration model), 다용도 비디오 코딩(VVC : versatile video coding), 및 벤치마크 세트(BMS : benchmark set)와 같은 더 새로운 코딩 기술에서 추가로 정제되었다. 일반적으로, 인트라 예측을 위하여, 예측자 블록은 이용가능하게 된 이웃하는 샘플 값을 이용하여 형성될 수 있다. 예를 들어, 어떤 방향 및/또는 라인을 따르는 이웃하는 샘플의 특정한 세트의 이용가능한 값은 예측자 블록으로 복사될 수 있다. 이용 중인 방향에 대한 참조는 비트스트림에서 코딩될 수 있거나, 스스로 예측될 수 있다.
도 1a를 참조하면, 하부 우측에서 도시된 것은 (H.265에서 특정된 35개의 인트라 모드의 33개의 각도 모드에 대응하는) H.265의 33개의 가능한 인트라 예측자 방향에서 특정된 9개의 예측자 방향의 서브세트이다. 화살표가 수렴하는 포인트(101)는 예측되고 있는 샘플을 나타낸다. 화살표는 이웃하는 샘플이 101에서 그 방향으로부터 샘플을 예측하기 위하여 이용되는 방향을 나타낸다. 예를 들어, 화살표(102)는 샘플(101)이 수평 방향으로부터 45도 각도에서, 이웃하는 샘플 또는 상위 우측의 샘플로부터 예측된다는 것을 지시한다. 유사하게, 화살표(103)는 샘플(101)이 수평 방향으로부터 22.5도 각도에서, 샘플(101)의 이웃하는 샘플 또는 하위 좌측의 샘플로부터 예측된다는 것을 지시한다.
도 1a를 여전히 참조하면, 상부 좌측 상에는, (파선된 굵은 글씨 라인에 의해 지시된) 4 x 4 샘플의 정사각형 블록(104)이 도시되어 있다. 정사각형 블록(104)은 16개의 샘플을 포함하고, 샘플의 각각에는 "S", Y 차원에서의 그 포지션(position)(예컨대, 행 인덱스(row index)), 및 X 차원에서의 그 포지션(예컨대, 열 인덱스(column index))으로 라벨이 붙여진다. 예를 들어, 샘플 S21은 (상부로부터) Y 차원에서의 제2 샘플 및 X 차원에서의 (좌측으로부터) 제1 샘플이다. 유사하게, 샘플 S44는 Y 및 X 차원의 둘 모두에서의 블록(104) 내의 제4 샘플이다. 블록은 크기에 있어서 4 x 4 샘플이므로, S44는 하부 우측에 있다. 추가로 도시된 것은 유사한 번호부여 방식을 따르는 예시적인 참조 샘플이다. 참조 샘플에는 R, 블록(104)에 대한 그 Y 포지션(예컨대, 행 인덱스) 및 X 포지션(열 인덱스)으로 라벨이 붙여진다. H.264 및 H.265의 둘 모두에서, 재구성 중인 블록에 인접하게 이웃하는 예측 샘플이 이용된다.
블록(104)의 인트라 픽처 예측은 시그널링된 예측 방향에 따라 이웃하는 샘플로부터 참조 샘플 값을 복사함으로써 시작될 수 있다. 예를 들어, 코딩된 비디오 비트스트림은, 이 블록(104)에 대하여, 화살표(102)의 예측 방향, 즉, 샘플이 수평 방향으로부터 45-도 각도에서, 예측 샘플 또는 상위 우측의 샘플로부터 예측된다는 것을 지시하는 시그널링(signaling)을 포함하는 것으로 가정한다. 이러한 경우에는, 샘플 S41, S32, S23, 및 S14가 동일한 참조 샘플 R05로부터 예측된다. 샘플 S44는 그 다음으로, 참조 샘플 R08로부터 예측된다.
어떤 경우에는, 참조 샘플을 계산하기 위하여; 특히, 방향이 45도에 의해 균등하게 분할가능하지 않을 때, 다수의 참조 샘플의 값이 예를 들어, 보간(interpolation)을 통해 조합될 수 있다.
비디오 코딩 기술이 발전하는 것을 계속함에 따라, 가능한 방향의 수는 증가하였다. H.264(2003년)에서는, 예를 들어, 9개의 상이한 방향이 인트라 예측을 위하여 이용가능하다. 그것은 H.265(2013년)에서 33으로 증가하였고, JEM/VVC/BMS는 이 개시내용의 시점에 최대 65개의 방향을 지원할 수 있다. 실험적 연구는 가장 적당한 인트라 예측 방향을 식별하는 것을 돕도록 행해졌고, 엔트로피 코딩에서의 어떤 기법은 작은 수의 비트로 그 가장 적당한 방향을 인코딩하기 위하여 이용될 수 있어서, 방향에 대한 어떤 비트 벌칙을 수락할 수 있다. 추가로, 방향 자체는 때때로, 디코딩되었던 이웃하는 블록의 인트라 예측에서 이용된 이웃하는 방향으로부터 예측될 수 있다.
도 1b는 시간이 지남에 따라 개발된 다양한 인코딩 기술에서의 증가하는 수의 예측 방향을 예시하기 위하여 JEM에 따른 65개의 인트라 예측 방향을 도시하는 개략도(180)를 도시한다.
인트라 예측 방향을 나타내는 비트를 코딩된 비디오 비트스트림에서의 예측 방향으로 매핑하기 위한 방식은 비디오 코딩 기술마다 변동될 수 있고; 예를 들어, 인트라 예측 모드로의 예측 방향의 단순한 직접적인 매핑으로부터, 코드워드(codeword), 가장 고확률 모드를 수반하는 복잡한 적응적 방식, 및 유사한 기법까지의 범위일 수 있다. 그러나, 모든 경우에는, 어떤 다른 방향보다 비디오 컨텐츠에서 발생할 가능성이 통계적으로 더 적을 가능성이 있는 인트라 예측을 위한 어떤 방향이 있을 수 있다. 비디오 압축의 목표는 중복성의 감소이므로, 그 가능성이 적은 방향은 양호하게-설계된 비디오 코딩 기술에서, 더 가능성이 많은 방향보다 더 큰 수의 비트에 의해 표현될 수 있다.
인터 픽처 예측 또는 인터 예측은 모션 보상에 기초할 수 있다. 모션 보상에서, 이전에 재구성된 픽처 또는 그 일부(참조 픽처)로부터의 샘플 데이터는 모션 벡터(motion vector)(이하 MV)에 의해 지시된 방향으로 공간적으로 시프팅된 후에, 새롭게 재구성된 픽처 또는 픽처 부분(예컨대, 블록)의 예측을 위하여 이용될 수 있다. 일부 경우에는, 참조 픽처가 현재 재구성 중인 픽처와 동일할 수 있다. MV는 2개의 X 및 Y, 또는 3개의 차원을 가질 수 있고, 제3 차원은 (시간 차원과 유사한) 이용 중인 참조 픽처의 지시일 수 있다.
일부 비디오 압축 기법에서, 샘플 데이터의 어떤 영역에 적용가능한 현재 MV는 다른 MV로부터, 예를 들어, 재구성 중인 영역에 공간적으로 인접하고 디코딩 순서에서 현재 MV를 선행하는 샘플 데이터의 다른 영역에 관련되는 그 다른 MV로부터 예측될 수 있다. 그렇게 행하는 것은 상관된 MV에서의 중복성을 제거하는 것에 의존함으로써 MV를 코딩하기 위하여 요구된 전체적인 데이터량을 실질적으로 감소시킬 수 있고, 이에 의해, 압축 효율을 증가시킬 수 있다. MV 예측은 효과적으로 작동할 수 있는데, 예를 들어, 그 이유는 (내추럴 비디오(natural video)로서 공지된) 카메라로부터 도출된 입력된 비디오 신호를 코딩할 때, 단일 MV가 적용가능한 영역보다 더 큰 영역이 비디오 시퀀스에서 유사한 방향으로 이동하고, 일부 경우에는, 이웃하는 영역의 MV로부터 도출된 유사한 모션 벡터를 이용하여 예측될 수 있을 통계적 가능성이 있기 때문이다. 그것은 주어진 영역에 대한 실제적인 MV가 포위하는 MV로부터 예측된 MV와 유사하거나 동일한 것으로 귀착된다. 이러한 MV는 궁극적으로, 엔트로피 코딩 후에, MV가 이웃하는 MV(들)로부터 예측되는 것이 아니라 직접적으로 코딩될 경우에 이용될 것보다 더 작은 비트의 수로 표현될 수 있다. 일부 경우에는, MV 예측이 원래의 신호(즉: 샘플 스트림)로부터 도출된 신호(즉: MV)의 무손실 압축의 예일 수 있다. 다른 경우에는, MV 예측 자체는 예를 들어, 몇몇 포위하는 MV로부터 예측자(predictor)를 계산할 때에 라운딩 오차(rounding error) 때문에 손실성일 수 있다.
다양한 MV 예측 메커니즘은 H.265/HEVC(ITU-T Rec. H.265, "High Efficiency Video Coding(고효율 비디오 코딩", 2016년 12월)에서 설명된다. H.265가 특정하는 많은 MV 예측 메커니즘 중에서, 이하에서 설명된 것은 "공간적 병합(spatial merge)"으로서 이하에서 지칭된 기법이다.
구체적으로, 도 2를 참조하면, 현재 블록(201)은 모션 검색 프로세스 동안에 인코더에 의해 공간적으로 시프팅되었던 동일 크기의 이전 블록으로부터 예측가능한 것으로 밝혀진 샘플을 포함한다. 그 MV를 직접적으로 코딩하는 대신에, MV는 A0, A1, 및 B0, B1, B2(각각 202 내지 206)로 나타낸 5개의 포위하는 샘플 중의 어느 하나와 연관된 MV를 이용하여, 하나 이상의 참조 픽처와 연관된 메타데이터로부터, 예를 들어, (디코딩 순서에서) 가장 최근 참조 픽처로부터 도출될 수 있다. H.265에서, MV 예측은 이웃하는 블록이 이용하는 것과 동일한 참조 픽처로부터의 예측자를 이용할 수 있다.
본 개시내용은 비디오 인코딩 및/또는 디코딩을 위한 방법, 장치, 및 컴퓨터-판독가능 저장 매체의 다양한 실시예를 설명한다.
하나의 측면에 따르면, 본 개시내용의 실시예는 비디오 디코딩에서의 멀티-심볼 산술 코딩을 위한 방법을 제공한다. 방법은 디바이스에 의해, 코딩된 비디오 비트스트림을 수신하는 단계를 포함한다. 디바이스는 명령을 저장하는 메모리, 및 메모리와 통신하는 프로세서를 포함한다. 방법은 또한, 디바이스에 의해, 누적 분포 함수의 어레이 및 대응하는 M개의 심볼을 획득하는 단계 - M은 1 초과인 정수임 -; 및 각각의 추출된 심볼에 대하여, 디바이스에 의해, 적어도 하나의 확률 업데이트 레이트에 기초하여 추출된 심볼에 따라 누적 분포 함수의 어레이를 업데이트함으로써, 그리고 디바이스에 의해, 업데이트된 누적 분포 함수의 어레이에 기초하여, 다음 심볼을 추출하기 위하여 코딩된 비디오 비트스트림에 대해 산술 디코딩을 계속함으로써, 디바이스에 의해, 누적 분포 함수의 어레이에 기초하여, 적어도 하나의 심볼을 추출하기 위하여 코딩된 비디오 비트스트림에 대해 산술 디코딩을 수행하는 단계를 포함한다.
또 다른 측면에 따르면, 본 개시내용의 실시예는 비디오 디코딩에서의 멀티-심볼 산술 코딩을 위한 장치를 제공한다. 장치는 명령을 저장하는 메모리; 및 메모리와 통신하는 프로세서를 포함한다. 프로세서가 명령을 실행할 때, 프로세서는 장치로 하여금, 비디오 디코딩 및/또는 인코딩을 위한 위의 방법을 수행하게 하도록 구성된다.
또 다른 측면에서, 본 개시내용의 실시예는, 비디오 디코딩 및/또는 인코딩을 위한 컴퓨터에 의해 실행될 때, 컴퓨터로 하여금, 비디오 디코딩 및/또는 인코딩을 위한 위의 방법을 수행하게 하는 명령을 저장하는 비-일시적 컴퓨터-판독가능 매체를 제공한다.
위의 다른 측면 및 그 구현예는 도면, 설명, 및 청구항에서 더 상세하게 설명된다.
개시된 발명 요지의 추가의 특징, 본질, 및 다양한 장점은 다음의 상세한 설명 및 첨부 도면으로부터 더 분명할 것이다.
도 1a는 인트라 예측 방향성 모드의 예시적인 서브세트의 개략적인 예시도를 도시한다.
도 1b는 예시적인 인트라 예측 방향의 예시도를 도시한다.
도 2는 하나의 예에서 현재 블록 및 모션 벡터 예측을 위한 그 포위하는 공간적 병합 후보의 개략적인 예시도를 도시한다.
도 3은 예시적인 실시예에 따라, 통신 시스템(300)의 단순화된 블록도의 개략적인 예시도를 도시한다.
도 4는 예시적인 실시예에 따라, 통신 시스템(400)의 단순화된 블록도의 개략적인 예시도를 도시한다.
도 5는 예시적인 실시예에 따라, 비디오 디코더의 단순화된 블록도의 개략적인 예시도를 도시한다.
도 6은 예시적인 실시예에 따라, 비디오 인코더의 단순화된 블록도의 개략적인 예시도를 도시한다.
도 7은 또 다른 예시적인 실시예에 따라, 비디오 인코더의 블록도를 도시한다.
도 8은 또 다른 예시적인 실시예에 따라, 비디오 디코더의 블록도를 도시한다.
도 9는 개시내용의 예시적인 실시예에 따른 코딩 블록 파티셔닝의 방식을 도시한다.
도 10은 개시내용의 예시적인 실시예에 따른 코딩 블록 파티셔닝의 또 다른 방식을 도시한다.
도 11은 개시내용의 예시적인 실시예에 따른 코딩 블록 파티셔닝의 또 다른 방식을 도시한다.
도 12는 예시적인 파티셔닝 방식에 따른, 코딩 블록으로의 기본 블록의 예시적인 파티셔닝을 도시한다.
도 13은 예시적인 3진 파티셔닝 방식(ternary partitioning scheme)을 도시한다.
도 14는 예시적인 쿼드트리 2진 트리 코딩 블록 파티셔닝 방식(quadtree binary tree coding block partitioning scheme)을 도시한다.
도 15는 개시내용의 예시적인 실시예에 따른, 코딩 블록을 다수의 변환 블록으로 파티셔닝하기 위한 방식, 및 변환 블록의 코딩 순서를 도시한다.
도 16은 개시내용의 예시적인 실시예에 따른, 코딩 블록을 다수의 변환 블록으로 파티셔닝하기 위한 또 다른 방식, 및 변환 블록의 코딩 순서를 도시한다.
도 17은 빈(bin)을 디코딩하기 위한 예시적인 흐름도를 도시한다.
도 18은 개시내용의 예시적인 실시예에 따른 방법의 흐름도를 도시한다.
도 19는 개시내용의 예시적인 실시예에 따라, 컴퓨터 시스템의 개략적인 예시도를 도시한다.
본 발명의 일부를 형성하고, 예시로서, 실시예의 특정 예를 도시하는 첨부 도면을 참조하여, 발명이 이하에서 상세하게 설명될 것이다. 그러나, 발명은 다양한 상이한 형태로 구체화될 수 있고, 그러므로, 포괄되거나 청구된 발명 요지는 이하에서 기재될 실시예 중의 임의의 실시예로 제한되지 않는 것으로서 해석되도록 의도된다는 것에 주목한다. 또한, 발명은 방법, 디바이스, 컴포넌트, 또는 시스템으로서 구체화될 수 있다는 것에 주목한다. 따라서, 발명의 실시예는 예를 들어, 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합의 형태를 취할 수 있다.
명세서 및 청구항의 전반에 걸쳐, 용어는 명시적으로 기재된 의미를 초월하여 문맥에서 제안되거나 암시된 미묘한 차이가 있는 의미를 가질 수 있다. 본 명세서에서 이용된 바와 같은 어구 "하나의 실시예에서" 또는 "일부 실시예에서"는 반드시 동일한 실시예를 지칭하지는 않고, 본 명세서에서 이용된 바와 같은 어구 "또 다른 실시예에서" 또는 "다른 실시예에서"는 반드시 상이한 실시예를 지칭하지는 않는다. 마찬가지로, 본 명세서에서 이용된 바와 같은 어구 "하나의 구현예에서" 또는 "일부 구현예에서"는 반드시 동일한 구현예를 지칭하지는 않고, 본 명세서에서 이용된 바와 같은 어구 "또 다른 구현예에서" 또는 "다른 구현예에서"는 반드시 상이한 구현예를 지칭하지는 않는다. 예를 들어, 청구된 발명 요지는 전체적으로 또는 부분적으로 예시적인 실시예/구현예의 조합을 포함하는 것으로 의도된다.
일반적으로, 기술용어는 문맥에서의 용법으로부터 적어도 부분적으로 이해될 수 있다. 예를 들어, 본 명세서에서 이용된 바와 같은 "및", "또는", 또는 "및/또는"과 같은 용어는 이러한 용어가 이용되는 문맥에 적어도 부분적으로 종속될 수 있는 다양한 의미를 포함할 수 있다. 통상적으로, A, B 또는 C와 같이 리스트를 연관시키는데 사용되면, "또는"은, 포괄적인 의미로 본 명세서에서 사용되는 A, B, 및 C 뿐만 아니라 배타적인 의미로 본 명세서에서 사용되는 A, B 또는 C를 의미하도록 의도된다. 추가적으로, 본 명세서에서 이용된 바와 같은 용어 "하나 이상" 또는 "적어도 하나"는 적어도 부분적으로 문맥에 따라, 임의의 특징, 구조, 또는 특성을 단수의 의미로 설명하기 위하여 이용될 수 있거나, 특징, 구조, 또는 특성의 조합을 복수의 의미로 설명하기 위하여 이용될 수 있다. 유사하게, 다시 "하나(a)", "하나(an)", 또는 "상기(the)"와 같은 용어는 적어도 부분적으로 문맥에 따라, 단수의 용법을 전달하거나 복수의 용법을 전달하는 것으로 이해될 수 있다. 추가적으로, 용어 "~에 기초하여" 또는 "~에 의해 결정된"은 인자의 배타적인 세트를 전달하도록 반드시 의도되지는 않는 것으로서 이해될 수 있고, 그 대신에, 적어도 부분적으로 문맥에 따라, 다시, 반드시 명백히 설명되지는 않은 추가적인 인자의 존재를 허용할 수 있다.
도 3은 본 개시내용의 실시예에 따른 통신 시스템(300)의 단순화된 블록도를 예시한다. 통신 시스템(300)은 예를 들어, 네트워크(350)를 통해 서로 통신할 수 있는 복수의 단말 디바이스를 포함한다. 예를 들어, 통신 시스템(300)은 네트워크(350)를 통해 상호접속된 제1 쌍의 단말 디바이스(310 및 320)를 포함한다. 도 3의 예에서, 제1 쌍의 단말 디바이스(310 및 320)는 데이터의 단방향성 송신을 수행할 수 있다. 예를 들어, 단말 디바이스(310)는 네트워크(350)를 통한 다른 단말 디바이스(320)로의 송신을 위하여 (예컨대, 단말 디바이스(310)에 의해 캡처되는 비디오 픽처의 스트림의) 비디오 데이터를 코딩할 수 있다. 인코딩된 비디오 데이터는 하나 이상의 코딩된 비디오 비트스트림의 형태로 송신될 수 있다. 단말 디바이스(320)는 네트워크(350)로부터 코딩된 비디오 데이터를 수신할 수 있고, 비디오 픽처를 복원하기 위하여 코딩된 비디오 데이터를 디코딩할 수 있고, 복원된 비디오 데이터에 따라 비디오 픽처를 디스플레이할 수 있다. 단방향성 데이터 송신은 미디어 서빙 애플리케이션 등에서 구현될 수 있다.
또 다른 예에서, 통신 시스템(300)은 예를 들어, 비디오회의 애플리케이션(videoconferencing application) 동안에 구현될 수 있는 코딩된 비디오 데이터의 양방향성 송신을 수행하는 제2 쌍의 단말 디바이스(330 및 340)를 포함한다. 데이터의 양방향성 송신을 위하여, 예에서, 단말 디바이스(330 및 340)의 각각의 단말 디바이스는 네트워크(350)를 통한 단말 디바이스(330 및 340)의 다른 단말 디바이스로의 송신을 위하여 (예컨대, 단말 디바이스에 의해 캡처되는 비디오 픽처의 스트림의) 비디오 데이터를 코딩할 수 있다. 단말 디바이스(330 및 340)의 각각의 단말 디바이스는 또한, 단말 디바이스(330 및 340)의 다른 단말 디바이스에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 비디오 픽처를 복원하기 위하여 코딩된 비디오 데이터를 디코딩할 수 있고, 복원된 비디오 데이터에 따라 액세스가능한 디스플레이 디바이스에서 비디오 픽처를 디스플레이할 수 있다.
도 3의 예에서, 단말 디바이스(310, 320, 330, 및 340)는 서버, 개인용 컴퓨터, 및 스마트 폰으로서 구현될 수 있지만, 본 개시내용의 기초적인 원리의 적용가능성은 그렇게 제한되지 않을 수 있다. 본 개시내용의 실시예는 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 미디어 플레이어(media player), 웨어러블 컴퓨터, 전용 비디오 회의 장비, 및/또는 등에서 구현될 수 있다. 네트워크(350)는 예를 들어, 유선(wired) 및/또는 무선 통신 네트워크를 포함하는, 단말 디바이스(310, 320, 330, 및 340) 사이에서 코딩된 비디오 데이터를 운반하는 임의의 수 또는 유형의 네트워크를 나타낸다. 통신 네트워크(350)9는 회선-교환, 패킷-교환, 및/또는 다른 유형의 채널에서 데이터를 교환할 수 있다. 대표적인 네트워크는 전기통신 네트워크, 로컬 영역 네트워크, 광역 네트워크, 및/또는 인터넷을 포함한다. 본 논의의 목적을 위하여, 네트워크(350)의 아키텍처(architecture) 및 토폴로지(topology)는 본 명세서에서 명시적으로 설명되지 않으면, 본 개시내용의 동작에 중요하지 않을 수 있다.
도 4는 개시된 발명 요지를 위한 애플리케이션에 대한 예로서, 비디오 스트리밍 환경에서 비디오 인코더 및 비디오 디코더의 배치를 예시한다. 개시된 발명 요지는 예를 들어, 비디오 회의, 디지털 TV 방송, 게이밍, 가상 현실(virtual reality), CD, DVD, 메모리 스틱 등을 포함하는 디지털 매체 상에서의 압축된 비디오의 저장 등을 포함하는 다른 비디오 애플리케이션에 동일하게 적용가능할 수 있다.
비디오 스트리밍 시스템은 비압축되는 비디오 픽처 또는 이미지의 스트림(402)을 생성하기 위한 비디오 소스(401), 예컨대, 디지털 카메라를 포함할 수 있는 비디오 캡처 서브시스템(413)을 포함할 수 있다. 예에서, 비디오 픽처의 스트림(402)은 비디오 소스(401)의 디지털 카메라에 의해 레코딩되는 샘플을 포함한다. 인코딩된 비디오 데이터(404)(또는 코딩된 비디오 비트스트림)와 비교할 때에 높은 데이터 용량(data volume)을 강조하기 위하여 굵은 라인으로서 도시된 비디오 픽처의 스트림(402)은 비디오 소스(401)에 결합된 비디오 인코더(403)를 포함하는 전자 디바이스(420)에 의해 프로세싱될 수 있다. 비디오 인코더(403)는 이하에서 더 상세하게 설명된 바와 같은 개시된 발명 요지의 측면을 가능하게 하거나 구현하기 위한 하드웨어, 소프트웨어, 또는 그 조합을 포함할 수 있다. 비압축된 비디오 픽처의 스트림(402)과 비교할 때에 더 낮은 데이터 용량을 강조하기 위하여 얇은 라인으로서 도시된 인코딩된 비디오 데이터(404)(또는 인코딩된 비디오 비트스트림(404))는 미래의 이용을 위하여 스트리밍 서버(405) 상에서 또는 직접적으로 다운스트림 비디오 디바이스(도시되지 않음)로 저장될 수 있다. 도 4에서의 클라이언트 서브시스템(406 및 408)과 같은 하나 이상의 스트리밍 클라이언트 서브시스템은 인코딩된 비디오 데이터(404)의 복사본(407 및 409)을 인출(retrieve)하기 위하여 스트리밍 서버(405)를 액세스할 수 있다. 클라이언트 서브시스템(406)은 예를 들어, 전자 디바이스(430) 내의 비디오 디코더(410)를 포함할 수 있다. 비디오 디코더(410)는 인코딩된 비디오 데이터의 유입하는(incoming) 복사본(407)을 디코딩하고, 비압축되고 디스플레이(412)(예컨대, 디스플레이 스크린) 또는 다른 렌더링 디바이스(도시되지 않음) 상에서 렌더링(render)될 수 있는 비디오 픽처의 유출하는(outgoing) 스트림(411)을 생성한다. 비디오 디코더(410)는 이 개시내용에서 설명된 다양한 기능의 일부 또는 전부를 수행하도록 구성될 수 있다. 일부 스트리밍 시스템에서, 인코딩된 비디오 데이터(404, 407, 및 409)(예컨대, 비디오 비트스트림)는 어떤 비디오 코딩/압축 표준에 따라 인코딩될 수 있다. 그 표준의 예는 ITU-T 추천안 H.265를 포함한다. 예에서, 개발 중인 비디오 코딩 표준은 다용도 비디오 코딩(VVC)으로서 비공식적으로 공지된다. 개시된 발명 요지는 VVC 및 다른 비디오 코딩 표준의 맥락에서 이용될 수 있다.
전자 디바이스(420 및 430)는 다른 컴포넌트(도시되지 않음)를 포함할 수 있다는 것이 주목된다. 예를 들어, 전자 디바이스(420)는 비디오 디코더(도시되지 않음)를 포함할 수 있고, 전자 디바이스(430)는 비디오 인코더(도시되지 않음)를 마찬가지로 포함할 수 있다.
도 5는 이하의 본 개시내용의 임의의 실시예에 따른 비디오 디코더(510)의 블록도를 도시한다. 비디오 디코더(510)는 전자 디바이스(530) 내에 포함될 수 있다. 전자 디바이스(530)는 수신기(531)(예컨대, 수신 회로부)를 포함할 수 있다. 비디오 디코더(510)는 도 4의 예에서 비디오 디코더(410) 대신에 이용될 수 있다.
수신기(531)는 비디오 디코더(510)에 의해 디코딩되어야 할 하나 이상의 코딩된 비디오 시퀀스를 수신할 수 있다. 동일한 또는 또 다른 실시예에서, 하나의 코딩된 비디오 시퀀스는 한 번에 디코딩될 수 있고, 여기서, 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스로부터 독립적이다. 각각의 비디오 시퀀스는 다수의 비디오 프레임 또는 이미지와 연관될 수 있다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스 또는 인코딩된 비디오 데이터를 송신하는 스트리밍 소스에 대한 하드웨어/소프트웨어 링크일 수 있는 채널(501)로부터 수신될 수 있다. 수신기(531)는 그 개개의 프로세싱 회로부(도시되지 않음)로 포워딩될 수 있는, 코딩된 오디오 데이터 및/또는 부수적인 데이터 스트림과 같은 다른 데이터와 함께, 인코딩된 비디오 데이터를 수신할 수 있다. 수신기(531)는 다른 데이터로부터 코딩된 비디오 시퀀스를 분리시킬 수 있다. 네트워크 지터(network jitter)를 방지하기 위하여, 버퍼 메모리(515)는 수신기(531)와 엔트로피 디코더/파서(parser)(520)(이하 "파서(520)") 사이에서 배치될 수 있다. 어떤 애플리케이션에서, 버퍼 메모리(515)는 비디오 디코더(510)의 일부로서 구현될 수 있다. 다른 애플리케이션에서, 그것은 비디오 디코더(510)(도시되지 않음)의 외부에 있고 그로부터 별도일 수 있다. 여전히 다른 애플리케이션에서는, 예를 들어, 네트워크 지터를 방지하는 목적을 위하여 비디오 디코더(510)의 외부에 버퍼 메모리(도시되지 않음)가 있을 수 있고, 예를 들어, 재생 타이밍을 처리하기 위하여 비디오 디코더(510)의 내부에 또 다른 추가적인 버퍼 메모리(515)가 있을 수 있다. 수신기(531)가 충분한 대역폭 및 제어가능성의 저장/포워딩 디바이스로부터, 또는 비동기식 네트워크로부터 데이터를 수신하고 있을 때, 버퍼 메모리(515)는 필요하지 않을 수 있거나 작을 수 있다. 인터넷과 같은 최선-노력(best-effort) 패킷 네트워크 상에서의 이용을 위하여, 충분한 크기의 버퍼 메모리(515)가 요구될 수 있고, 그 크기는 비교적 클 수 있다. 이러한 버퍼 메모리는 적응적 크기로 구현될 수 있고, 비디오 디코더(510) 외부의 오퍼레이팅 시스템 또는 유사한 엘리먼트(도시되지 않음)에서 적어도 부분적으로 구현될 수 있다.
비디오 디코더(510)는 코딩된 비디오 시퀀스로부터 심볼(symbol)(521)을 재구성하기 위한 파서(520)를 포함할 수 있다. 이러한 심볼의 카테고리는 비디오 디코더(510)의 동작을 관리하기 위하여 이용된 정보, 및 잠재적으로, 전자 디바이스(530)의 일체부일 수 있거나 일체부가 아닐 수 있지만, 도 5에서 도시되어 있는 바와 같이, 전자 디바이스(530)에 결합될 수 있는 디스플레이(512)(예컨대, 디스플레이 스크린)과 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)를 위한 제어 정보는 보충적 강화 정보(Supplemental Enhancement Information)(SEI 메시지) 또는 비디오 이용가능성 정보(VUI : Video Usability Information) 파라미터 세트 프래그먼트(fragment)(도시되지 않음)의 형태일 수 있다. 파서(520)는 파서(520)에 의해 수신되는 코딩된 비디오 시퀀스를 파싱/엔트로피-디코딩할 수 있다. 코딩된 비디오 시퀀스의 엔트로피 코딩은 비디오 코딩 기술 또는 표준에 따른 것일 수 있고, 가변 길이 코딩(variable length coding), 허프만 코딩(Huffman coding), 컨텍스트 감도(context sensitivity)를 갖거나 갖지 않는 산술 코딩 등을 포함하는 다양한 원리들을 따를 수 있다. 파서(520)는 서브그룹(subgroup)에 대응하는 적어도 하나의 파라미터에 기초하여, 코딩된 비디오 시퀀스로부터, 비디오 디코더에서의 픽셀의 서브그룹 중의 적어도 하나에 대한 서브그룹 파라미터의 세트를 추출할 수 있다. 서브그룹은 픽처의 그룹(GOP : Group of Pictures), 픽처(picture), 타일(tile), 슬라이스(slice), 매크로블록(macroblock), 코딩 유닛(CU : Coding unit), 블록(block), 변환 유닛(TU : Transform Unit), 예측 유닛(PU : Prediction Unit) 등을 포함할 수 있다. 파서(520)는 또한, 코딩된 비디오 시퀀스로부터, 변환 계수(예컨대, 푸리에 변환 계수), 양자화기 파라미터 값, 모션 벡터 등과 같은 정보를 추출할 수 있다.
파서(520)는 심볼(521)을 생성하기 위하여, 버퍼 메모리(515)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행할 수 있다.
심볼(521)의 재구성은 코딩된 비디오 픽처 또는 (인터 및 인트라 픽처, 인터 및 인트라 블록과 같은) 그 부분의 유형, 및 다른 인자에 따라 다수의 상이한 프로세싱 또는 기능적 유닛을 수반할 수 있다. 수반되는 유닛, 및 이들이 어떻게 수반되는지는 파서(520)에 의해 코딩된 비디오 시퀀스로부터 파싱되었던 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(520)와 이하의 다수의 프로세싱 또는 기능적 유닛 사이의 이러한 서브그룹 제어 정보의 흐름은 단순함을 위하여 도시되지 않는다.
이미 언급된 기능적 블록 이외에, 비디오 디코더(510)는 이하에서 설명된 바와 같은 다수의 기능적 유닛으로 개념적으로 하위분할될 수 있다. 상업적인 제약 하에서의 실제적인 구현 동작에서, 이 기능적 유닛의 많은 것은 서로 근접하게 상호작용하고, 서로 적어도 부분적으로 통합될 수 있다. 그러나, 명료하게 개시된 발명 요지의 다양한 기능을 설명하는 목적을 위하여, 기능적 유닛으로의 개념적인 하위분할은 이하의 개시내용에서 채택된다.
제1 유닛은 스케일러(scaler)/역 변환 유닛(551)을 포함할 수 있다. 스케일러/역 변환 유닛(551)은 파서(520)로부터 심볼(들)(521)로서, 양자화된 변환 계수 뿐만 아니라, 어느 유형의 역 변환을 이용할 것인지, 블록 크기, 양자화 인자/파라미터, 양자화 스케일링 행렬 등을 지시하는 정보를 포함하는 제어 정보를 수신할 수 있다. 스케일러/역 변환 유닛(551)은 어그리게이터(aggregator)(555)로 입력될 수 있는 샘플 값을 포함하는 블록을 출력할 수 있다.
일부 경우에는, 스케일러/역 변환(551)의 출력 샘플은 인트라 코딩된 블록, 즉, 이전에 재구성된 픽처로부터의 예측 정보를 이용하는 것이 아니라, 현재 픽처의 이전에 재구성된 부분으로부터의 예측 정보를 이용할 수 있는 블록에 속할 수 있다. 이러한 예측 정보는 인트라 픽처 예측 유닛(552)에 의해 제공될 수 있다. 일부 경우에는, 인트라 픽처 예측 유닛(552)은 현재 픽처 버퍼(558)에서 이미 재구성되고 저장되어 있는 포위하는 블록 정보를 이용하여 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성할 수 있다. 현재 픽처 버퍼(558)는 예를 들어, 부분적으로 재구성된 현재 픽처 및/또는 완전히 재구성된 현재 픽처를 버퍼링한다. 일부 구현예에서, 어그리게이터(555)는 샘플마다에 기초하여, 인트라 예측 유닛(552)이 생성하였던 예측 정보를, 스케일러/역 변환 유닛(551)에 의해 제공된 바와 같은 출력 샘플 정보에 추가할 수 있다.
다른 경우에는, 스케일러/역 변환 유닛(551)의 출력 샘플은 인터 코딩된 그리고 잠재적으로 모션 보상된 블록에 속할 수 있다. 이러한 경우에, 모션 보상 예측 유닛(553)은 인터-픽처 예측을 위하여 이용된 샘플을 페치(fetch)하기 위하여 참조 픽처 메모리(557)를 액세스할 수 있다. 블록에 속하는 심볼(521)에 따라 페치된 샘플을 모션 보상한 후에, 이 샘플은 출력 샘플 정보를 생성하기 위하여, 어그리게이터(555)에 의해 스케일러/역 변환 유닛(551)의 출력(유닛(551)의 출력은 잔차 샘플(residual sample) 또는 잔차 신호로서 지칭될 수 있음)에 추가될 수 있다. 모션 보상 예측 유닛(553)이 예측 샘플을 페치하는 참조 픽처 메모리(557) 내의 어드레스는 예를 들어, X, Y 컴포넌트(시프트) 및 참조 픽처 컴포넌트(시간)를 가질 수 있는 심볼(521)의 형태로 모션 보상 예측 유닛(553)에 의해 이용가능한 모션 벡터에 의해 제어될 수 있다. 모션 보상은 또한, 서브-샘플 정확한 모션 벡터가 이용 중일 때, 참조 픽처 메모리(557)로부터 페치된 바와 같은 샘플 값의 보간(interpolation)을 포함할 수 있고, 또한, 모션 벡터 예측 메커니즘 등과 연관될 수 있다.
어그리게이터(555)의 출력 샘플은 루프 필터 유닛(556)에서의 다양한 루프 필터링 기법의 대상이 될 수 있다. 비디오 압축 기술은, 코딩된 비디오 시퀀스(또한, 코딩된 비디오 비트스트림으로서 지칭됨) 내에 포함되고 파서(520)로부터의 심볼(521)로서 루프 필터 유닛(556)에 의해 이용가능하게 된 파라미터에 의해 제어되지만, 또한, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 (디코딩 순서에서의) 이전 부분의 디코딩 동안에 획득된 메타-정보에 응답할 수 있을 뿐만 아니라, 이전에 재구성되고 루프-필터링된 샘플 값에 응답할 수 있는 인-루프 필터(in-loop filter) 기술을 포함할 수 있다. 몇몇 유형의 루프 필터는 이하에서 더욱 상세하게 설명되는 바와 같이, 다양한 순서로 루프 필터 유닛(556)의 일부로서 포함될 수 있다.
루프 필터 유닛(556)의 출력은, 렌더링 디바이스(512)로 출력될 수 있을 뿐만 아니라, 미래의 인터-픽처 예측에서의 이용을 위하여 참조 픽처 메모리(557) 내에 저장될 수 있는 샘플 스트림일 수 있다.
어떤 코딩된 픽처는, 일단 완전히 재구성되면, 미래의 인터-픽처 예측을 위한 참조 픽처로서 이용될 수 있다. 예를 들어, 일단 현재 픽처에 대응하는 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 (예를 들어, 파서(520)에 의해) 참조 픽처로서 식별되었으면, 현재 픽처 버퍼(558)는 참조 픽처 메모리(557)의 일부가 될 수 있고, 신선한 현재 픽처 버퍼는 후행하는 코딩된 픽처의 재구성을 시작하기 전에 재할당될 수 있다.
비디오 디코더(510)는 ITU-T Rec. H.265와 같은 표준에서 채택된 미리 결정된 비디오 압축 기술에 따라 디코딩 동작을 수행할 수 있다. 코딩된 비디오 시퀀스가 비디오 압축 기술 또는 표준의 신택스, 및 비디오 압축 기술 또는 표준에서 문서화된 바와 같은 프로파일의 둘 모두를 고수한다는 의미에서, 코딩된 비디오 시퀀스는 이용되고 있는 비디오 압축 기술 또는 표준에 의해 특정된 신택스를 준수할 수 있다. 구체적으로, 프로파일은 비디오 압축 기술 또는 표준에서 이용가능한 모든 툴(tool)로부터, 그 프로파일 하에서의 이용을 위해 이용가능한 유일한 툴로서 어떤 툴을 선택할 수 있다. 표준-준수적으로 되도록 하기 위하여, 코딩된 비디오 시퀀스의 복잡도는 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 바와 같은 경계 내에 있을 수 있다. 일부 경우에는, 레벨이 최대 픽처 크기, 최대 프레임 레이트, (예를 들어, 초 당 메가샘플(megasample)로 측정된) 최대 재구성 샘플 레이트, 최대 참조 픽처 크기 등을 한정한다. 레벨에 의해 설정된 제한은 일부 경우에는, 코딩된 비디오 시퀀스에서 시그널링된 가상적 참조 디코더(HRD : Hypothetical Reference Decoder) 버퍼 관리를 위한 가상적 참조 디코더(HRD) 사양 및 메타데이터를 통해 추가로 한정될 수 있다.
일부 예시적인 실시예에서, 수신기(531)는 인코딩된 비디오와 함께 추가적인(중복적인) 데이터를 수신할 수 있다. 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 추가적인 데이터는 데이터를 적절하게 디코딩하고 및/또는 원래의 비디오 데이터를 더 정확하게 재구성하기 위하여 비디오 디코더(510)에 의해 이용될 수 있다. 추가적인 데이터는 예를 들어, 시간적, 공간적, 또는 신호 잡음 비율(SNR : signal noise ratio) 강화 계층, 중복적인 슬라이스, 중복적인 픽처, 순방향 에러 정정 코드(forward error correction code) 등의 형태일 수 있다.
도 6은 본 개시내용의 예시적인 실시예에 따른 비디오 인코더(603)의 블록도를 도시한다. 비디오 인코더(603)는 전자 디바이스(620) 내에 포함될 수 있다. 전자 디바이스(620)는 송신기(640)(예컨대, 송신 회로부)를 더 포함할 수 있다. 비디오 인코더(603)는 도 4의 예에서의 비디오 인코더(403) 대신에 이용될 수 있다.
비디오 인코더(603)는 비디오 인코더(603)에 의해 코딩되어야 할 비디오 이미지(들)를 캡처할 수 있는 (도 6의 예에서 전자 디바이스(620)의 일부가 아닌) 비디오 소스(601)로부터 비디오 샘플을 수신할 수 있다. 또 다른 예에서, 비디오 소스(601)는 전자 디바이스(620)의 부분으로서 구현될 수 있다.
비디오 소스(601)는, 임의의 적당한 비트 깊이(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 컬러공간(예를 들어, BT.601 YCrCb, RGB, XYZ...), 및 임의의 적당한 샘플링 구조(예를 들어, YCrCb 4:2:0, YCrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형태로 비디오 인코더(603)에 의해 코딩되어야 할 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(601)는 이전에 준비된 비디오를 저장할 수 있는 저장 디바이스일 수 있다. 비디오회의 시스템에서, 비디오 소스(601)는 로컬 이미지 정보를 비디오 시퀀스로서 캡처하는 카메라일 수 있다. 비디오 데이터는 순서대로 관측될 때에 모션을 부여하는 복수의 개별적인 픽처 또는 이미지로서 제공될 수 있다. 픽처 자체는 픽셀의 공간적 어레이로서 편성될 수 있고, 여기서, 각각의 픽셀은 이용 중인 샘플링 구조, 컬러 공간 등에 따라 하나 이상의 샘플을 포함할 수 있다. 본 기술분야에서의 통상의 기술자는 픽셀과 샘플 사이의 관계를 용이하게 이해할 수 있다. 이하의 설명은 샘플에 초점을 맞춘다.
일부 예시적인 실시예에 따르면, 비디오 인코더(603)는 실시간으로, 또는 애플리케이션에 의해 요구된 바와 같은 임의의 다른 시간 제약 하에서, 소스 비디오 시퀀스의 픽처를 코딩된 비디오 시퀀스(643)로 코딩할 수 있고 압축할 수 있다. 적절한 코딩 속력을 강제하는 것은 제어기(650)의 하나의 기능을 구성한다. 일부 실시예에서, 제어기(650)는 이하에서 설명된 바와 같은 다른 기능적 유닛에 기능적으로 결합될 수 있고 이러한 다른 기능적 유닛을 제어할 수 있다. 결합은 단순함을 위하여 도시되지 않는다. 제어기(650)에 의해 설정된 파라미터는 레이트 제어 관련된 파라미터(픽처 스킵(picture skip), 양자화기, 레이트-왜곡 최적화 기법의 람다 값(lambda value), ...), 픽처 크기, 픽처의 그룹(GOP) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 제어기(650)는 어떤 시스템 설계를 위하여 최적화된 비디오 인코더(603)에 속하는 다른 적당한 기능을 가지도록 구성될 수 있다.
일부 예시적인 실시예에서, 비디오 인코더(603)는 코딩 루프에서 동작하도록 구성될 수 있다. 과다단순화된 설명으로서, 예에서, 코딩 루프는 (예컨대, 코딩되어야 할 입력 픽처, 및 참조 픽처(들)에 기초하여 심볼 스트림과 같은 심볼을 생성하는 것을 담당하는) 소스 코더(630), 및 비디오 인코더(603) 내에 내장된 (로컬) 디코더(633)를 포함할 수 있다. (엔트로피 코딩에서 심볼과 코딩된 비디오 비트스트림 사이의 임의의 압축은 개시된 발명 요지에서 고려된 비디오 압축 기술에서 무손실일 수 있으므로) 내장된 디코더(633)가 엔트로피 코딩 없이 소스 코더(630)에 의해 코딩된 비디오 스트림을 프로세싱하더라도, 디코더(633)는 (원격) 디코더가 생성하는 것과 유사한 방식으로 샘플 데이터를 생성하기 위하여 심볼을 재구성한다. 재구성된 샘플 스트림(샘플 데이터)은 참조 픽처 메모리(634)로 입력된다. 심볼 스트림의 디코딩은 디코더 위치(로컬 또는 원격)에 독립적인 비트-정확한 결과를 초래하므로, 참조 픽처 메모리(634) 내의 내용은 또한, 로컬 인코더와 원격 인코더 사이에서 비트가 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안에 예측을 이용할 때에 디코더가 "간주하는(see)" 것과 정확하게 동일한 샘플 값을 참조 픽처 샘플로서 "간주한다". 참조 픽처 동기성(synchronicity)(및 예를 들어, 채널 에러들로 인해, 동기성이 유지될 수 없을 경우의 결과적인 드리프트(drift))의 이러한 기본적인 원리는 코딩 품질을 개선시키기 위하여 이용된다.
"로컬" 디코더(633)의 동작은 도 5와 함께 위에서 상세하게 이미 설명된 비디오 디코더(510)와 같은 "원격" 디코더의 것과 동일할 수 있다. 그러나, 도 5를 또한 간략하게 참조하면, 심볼이 이용가능하고, 엔트로피 코더(645) 및 파서(520)에 의한 코딩된 비디오 시퀀스로의 심볼의 인코딩/디코딩은 무손실일 수 있으므로, 버퍼 메모리(515) 및 파서(520)를 포함하는 비디오 디코더(510)의 엔트로피 디코딩 부분은 인코더 내의 로컬 디코더(633)에서 완전히 구현되지 않을 수 있다.
이 시점에서 행해질 수 있는 관찰은, 디코더에서 오직 존재할 수 있는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 대응하는 인코더에서 실질적으로 동일한 기능적 형태로 반드시 또한 존재할 필요가 있다는 것이다. 이러한 이유로, 개시된 발명 요지는 때때로, 인코더의 디코딩 부분에 제휴되는 디코더 동작에 초점을 맞출 수 있다. 인코더 기술의 설명은 이에 따라, 이들이 철저하게 설명된 디코더 기술의 역이므로 축약될 수 있다. 오직 어떤 영역 또는 측면에서, 인코더의 더 상세한 설명이 이하에서 제공된다.
일부 예시적인 구현예에서의 동작 동안에, 소스 코더(630)는 "참조 픽처"로서 지정되었던 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 픽처를 참조하여 입력 픽처를 예측적으로 코딩하는 모션 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(632)은 입력 픽처의 픽셀 블록과, 입력 픽처에 대한 예측 참조(들)로서 선택될 수 있는 참조 픽처(들)의 픽셀 블록 사이의 컬러 채널에서의 차이(또는 잔차)를 코딩한다. 용어 "잔차(residue)" 및 그 형용사 형태 "잔차(residual)"는 상호 교환가능하게 이용될 수 있다.
로컬 비디오 디코더(633)는 소스 코더(630)에 의해 생성되는 심볼에 기초하여, 참조 픽처로서 지정될 수 있는 픽처의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(632)의 동작은 유리하게도 손실 프로세스일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 6에서 도시되지 않음)에서 디코딩될 수 있을 때, 재구성된 비디오 시퀀스는 전형적으로, 일부 오차를 갖는 소스 비디오 시퀀스의 복제본(replica)일 수 있다. 로컬 비디오 디코더(633)는 참조 픽처에 대해 비디오 디코더에 의해 수행될 수 있고 재구성된 참조 픽처가 참조 픽처 캐시(634) 내에 저장되게 할 수 있는 디코딩 프로세스를 복제한다. 이러한 방식으로, 비디오 인코더(603)는 원단(far-end)(원격) 비디오 디코더(송신 에러가 없음)에 의해 획득될 재구성된 참조 픽처로서 공통적인 내용을 가지는 재구성된 참조 픽처의 복사본을 로컬 방식으로 저장할 수 있다.
예측기(635)는 코딩 엔진(632)에 대한 예측 검색을 수행할 수 있다. 즉, 코딩되어야 할 새로운 픽처에 대하여, 예측기(635)는 (후보 참조 픽셀 블록으로서) 샘플 데이터, 또는 새로운 픽처에 대한 적절한 예측 참조로서 역할을 할 수 있는 참조 픽처 모션 벡터, 블록 형상 등과 같은 어떤 메타데이터를 위하여 참조 픽처 메모리(634)를 검색할 수 있다. 예측기(635)는 적절한 예측 참조를 구하기 위하여 샘플 블록-대-픽셀 블록(sample block-by-pixel block)에 기초하여 동작할 수 있다. 일부 경우에는, 예측기(635)에 의해 획득된 검색 결과에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(634) 내에 저장된 다수의 참조 픽처로부터 유인된 예측 참조를 가질 수 있다.
제어기(650)는 예를 들어, 비디오 데이터를 인코딩하기 위하여 이용된 파라미터 및 서브그룹 파라미터의 설정을 포함하는, 소스 코더(630)의 코딩 동작을 관리할 수 있다.
모든 전술한 기능적 유닛의 출력은 엔트로피 코더(645)에서 엔트로피 코딩의 대상이 될 수 있다. 엔트로피 코더(645)는 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 기술에 따른 심볼의 무손실 압축에 의해, 다양한 기능적 유닛에 의해 생성된 바와 같은 심볼을 코딩된 비디오 시퀀스로 변환한다.
송신기(640)는 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는 통신 채널(660)을 통한 송신을 준비하기 위하여, 엔트로피 코더(645)에 의해 생성된 바와 같은 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(640)는 비디오 코더(603)로부터의 코딩된 비디오 데이터를, 송신되어야 할 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 부수적인 데이터 스트림(소스가 도시되지 않음)과 병합할 수 있다.
제어기(650)는 비디오 인코더(603)의 동작을 관리할 수 있다. 코딩 동안에, 제어기(650)는 개개의 픽처에 적용될 수 있는 코딩 기법에 영향을 줄 수 있는 어떤 코딩된 픽처 유형을 각각의 코딩된 픽처에 배정할 수 있다. 예를 들어, 픽처는 종종 다음의 픽처 유형 중의 하나로서 배정될 수 있다:
인트라 픽처(I 픽처)는 예측의 소스로서 시퀀스에서의 임의의 다른 픽처를 이용하지 않으면서 코딩될 수 있고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱은 예를 들어, 독립적 디코더 리프레시(IDR : Independent Decoder Refresh) 픽처를 포함하는 상이한 유형의 인트라 픽처를 허용한다. 본 기술분야에서의 통상의 기술자는 I 픽처의 변형 및 그 개개의 애플리케이션 및 특징을 인지한다.
예측 픽처(P 픽처)는 각각의 블록의 샘플 값을 예측하기 위하여 최대한 하나의 모션 벡터 및 참조 인덱스를 이용하는 인트라 예측(intra prediction) 또는 인터 예측(inter prediction)을 이용하여 코딩될 수 있고 디코딩될 수 있는 것일 수 있다.
양방향 예측 픽처(B 픽처)는 각각의 블록의 샘플 값을 예측하기 위하여 최대한 2개의 모션 벡터 및 참조 인덱스를 이용하는 인트라 예측 또는 인터 예측을 이용하여 코딩될 수 있고 디코딩될 수 있는 것일 수 있다. 유사하게, 다수-예측 픽처는 단일 블록의 재구성을 위하여 2개 초과의 참조 픽처 및 연관된 메타데이터를 이용할 수 있다.
소스 픽처는 통상적으로, 복수의 샘플 블록(예를 들어, 각각 4 x 4, 8 x 8, 4 x 8, 또는 16 x 16 샘플의 블록)으로 공간적으로 하위분할될 수 있고, 블록-대-블록(block-by-block)에 기초하여 코딩될 수 있다. 블록은 블록의 개개의 픽처에 적용되는 코딩 배정에 의해 결정되는 바와 같은 다른(이미 코딩된) 블록을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처의 블록은 비-예측적으로 코딩될 수 있거나, 이들은 동일한 픽처의 이미 코딩된 블록을 참조하여 예측적으로 코딩될 수 있다(공간적 예측 또는 인트라 예측). P 픽처의 픽셀 블록은 하나의 이전에 코딩된 참조 픽처를 참조하여 공간적 예측을 통해 또는 시간적 예측을 통해 예측적으로 코딩될 수 있다. B 픽처의 블록은 1개 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간적 예측을 통해 또는 시간적 예측을 통해 예측적으로 코딩될 수 있다. 소스 픽처 또는 중간 프로세싱된 픽처는 다른 목적을 위하여 다른 유형의 블록으로 하위분할될 수 있다. 코딩 블록 및 다른 유형의 블록의 분할은 이하에서 더욱 상세하게 설명된 바와 같이, 동일한 방식을 따를 수 있거나 동일한 방식을 따르지 않을 수 있다.
비디오 인코더(603)는 ITU-T Rec. H.265와 같은 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작을 수행할 수 있다. 그 동작 시에, 비디오 인코더(603)는 입력 비디오 시퀀스에서의 시간적 및 공간적 중복성을 활용하는 예측 코딩 동작을 포함하는 다양한 압축 동작을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 이용되고 있는 비디오 코딩 기술 또는 표준에 의해 특정된 신택스를 준수할 수 있다.
일부 예시적인 실시예에서, 송신기(640)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(630)는 이러한 데이터를 코딩된 비디오 시퀀스의 일부로서 포함할 수 있다. 추가적인 데이터는 시간적/공간적/SNR 강화 계층, 중복적인 픽처 및 슬라이스와 같은 다른 형태의 중복적인 데이터, SEI 메시지, VUI 파라미터 세트 프래그먼트 등을 포함할 수 있다.
비디오는 시간적 시퀀스에서의 복수의 소스 픽처(비디오 픽처)로서 캡처될 수 있다. 인트라-픽처 예측(종종 인트라 예측으로 축약됨)은 주어진 픽처에서의 공간적 상관(correlation)을 사용하고, 인터-픽처 예측은 픽처 사이의 공간적 또는 다른 상관을 사용한다. 예를 들어, 현재 픽처로서 지칭되는, 인코딩/디코딩 중인 구체적인 픽처는 블록으로 파티셔닝될 수 있다. 현재 픽처 내의 블록은, 비디오에서의 이전에 코딩되고 여전히 버퍼링된 참조 픽처 내의 참조 블록과 유사할 때, 모션 벡터로서 지칭되는 벡터에 의해 코딩될 수 있다. 모션 벡터는 참조 픽처 내의 참조 블록을 가리키고, 다수의 참조 픽처가 이용 중일 경우에, 참조 픽처를 식별하는 제3 차원을 가질 수 있다.
일부 예시적인 실시예에서, 양방향-예측(bi-prediction) 기법은 인터-픽처 예측을 위하여 이용될 수 있다. 이러한 양방향-예측 기법에 따르면, 디코딩 순서에서 비디오에서의 현재 픽처를 둘 모두 선행하는(그러나, 각각 디스플레이 순서에서 과거 또는 미래에 있을 수 있음) 제1 참조 픽처 및 제2 참조 픽처와 같은 2개의 참조 픽처가 이용된다. 현재 픽처 내의 블록은 제1 참조 픽처 내의 제1 참조 블록을 가리키는 제1 모션 벡터, 및 제2 참조 픽처 내의 제2 참조 블록을 가리키는 제2 모션 벡터에 의해 코딩될 수 있다. 블록은 제1 참조 블록 및 제2 참조 블록의 조합에 의해 공동으로 예측될 수 있다.
또한, 병합 모드 기법은 코딩 효율을 개선시키기 위하여 인터-픽처 예측에서 이용될 수 있다.
개시내용의 일부 예시적인 실시예에 따르면, 인터-픽처 예측 및 인트라-픽처 예측과 같은 예측은 블록의 단위로 수행된다. 예를 들어, 비디오 픽처의 시퀀스 내의 픽처는 압축을 위하여 코딩 트리 유닛(CTU : coding tree unit)으로 파티셔닝되고, 픽처 내의 CTU는 64 x 64 픽셀, 32 x 32 픽셀, 또는 16 x 16 픽셀과 같은 동일한 크기를 가질 수 있다. 일반적으로, CTU는 3개의 병렬 코딩 트리 블록(CTB : coding tree block): 1개의 루마(luma) CTB 및 2개의 크로마(chroma) CTB를 포함할 수 있다. 각각의 CTU는 하나 또는 다수의 코딩 유닛(CU)으로 재귀적으로 쿼드트리 분할(recursively quadtree split)될 수 있다. 예를 들어, 64 x 64 픽셀의 CTU는 64 x 64 픽셀의 1개의 CU, 또는 32 x 32 픽셀의 4개의 CU로 분할될 수 있다. 32 x 32 블록 중의 하나 이상의 블록의 각각은 16 x 16 픽셀의 4개의 CU로 추가로 분할될 수 있다. 일부 예시적인 실시예에서, 각각의 CU는 인터 예측 유형 또는 인트라 예측 유형과 같은 다양한 예측 유형 중에서 CU에 대한 예측 유형을 결정하기 위하여 인코딩 동안에 분석될 수 있다. CU는 시간적 및/또는 공간적 예측가능성에 따라 하나 이상의 예측 유닛(PU)으로 분할될 수 있다. 일반적으로, 각각의 PU는 루마 예측 블록(PB : prediction block) 및 2개의 크로마 PB를 포함한다. 실시예에서, 코딩(인코딩/디코딩)에서의 예측 동작은 예측 블록의 단위로 수행된다. PU(또는 상이한 컬러 채널의 PB)로의 CU의 분할은 다양한 공간적 패턴으로 수행될 수 있다. 예를 들어, 루마 또는 크로마 PB는 예를 들어, 8 x 8 픽셀, 16 x 16 픽셀, 8 x 16 픽셀, 16 x 8 샘플 등과 같은 샘플에 대한 값(예컨대, 루마 값)의 행렬을 포함할 수 있다.
도 7은 본 개시내용의 또 다른 예시적인 실시예에 따른 비디오 인코더(703)의 도면을 도시한다. 비디오 인코더(703)는 비디오 픽처의 시퀀스 내의 현재 비디오 픽처 내에서의 샘플 값의 프로세싱 블록(예컨대, 예측 블록)을 수신하고, 프로세싱 블록을, 코딩된 비디오 시퀀스의 일부인 코딩된 픽처로 인코딩하도록 구성된다. 예시적인 비디오 인코더(703)는 도 4의 예에서의 비디오 인코더(403) 대신에 이용될 수 있다.
예를 들어, 비디오 인코더(703)는 8 x 8 샘플의 예측 블록 등과 같은 프로세싱 블록에 대한 샘플 값의 행렬을 수신한다. 비디오 인코더(703)는 그 다음으로, 프로세싱 블록이 인트라 모드, 인터 모드, 또는 예를 들어, 레이트-왜곡 최적화(RDO : rate-distortion optimization)를 이용하는 양방향-예측 모드를 이용하여 최상으로 코딩되는지 여부를 결정한다. 프로세싱 블록이 인트라 모드에서 코딩되는 것으로 결정될 때, 비디오 인코더(703)는 프로세싱 블록을 코딩된 픽처로 인코딩하기 위하여 인트라 예측 기법을 이용할 수 있고; 프로세싱 블록이 인터 모드 또는 양방향-예측 모드에서 코딩되는 것으로 결정될 때, 비디오 인코더(703)는 프로세싱 블록을 코딩된 픽처로 인코딩하기 위하여 인터 예측 또는 양방향-예측 기법을 각각 이용할 수 있다. 일부 예시적인 실시예에서, 병합 모드는 예측자 외부의 코딩된 모션 벡터 컴포넌트의 이익 없이, 모션 벡터가 하나 이상의 모션 벡터 예측자로부터 도출되는 인터 픽처 예측의 서브모드(submode)로서 이용될 수 있다. 일부 다른 예시적인 실시예에서, 대상 블록에 적용가능한 모션 벡터 컴포넌트가 존재할 수 있다. 따라서, 비디오 인코더(703)는 프로세싱 블록의 예측 모드를 결정하기 위하여, 모드 판정 모듈과 같은, 도 7에서 명시적으로 도시되지 않은 컴포넌트를 포함할 수 있다.
도 7의 예에서, 비디오 인코더(703)는 도 7에서의 예시적인 배열에서 도시된 바와 같이 함께 결합된 인터 인코더(730), 인트라 인코더(722), 잔차 계산기(723), 스위치(726), 잔차 인코더(724), 일반 제어기(721), 및 엔트로피 인코더(725)를 포함한다.
인터 인코더(730)는 현재 블록(예컨대, 프로세싱 블록)의 샘플을 수신하고, 블록을 참조 픽처 내의 하나 이상의 참조 블록(예컨대, 디스플레이 순서에서 이전 픽처 및 더 이후의 픽처 내의 블록)과 비교하고, 인터 예측 정보(예컨대, 인터 인코딩 기법, 모션 벡터, 병합 모드 정보에 따른 중복적인 정보의 설명)를 생성하고, 임의의 적당한 기법을 이용하여 인터 예측 정보에 기초하여 인터 예측 결과(예컨대, 예측된 블록)를 계산하도록 구성된다. 일부 예에서, 참조 픽처는 (이하에서 더욱 상세하게 설명된 바와 같이, 도 7의 잔차 디코더(728)로서 도시된) 도 6의 예시적인 인코더(620) 내에 내장된 디코딩 유닛(633)을 이용하여 인코딩된 비디오 정보에 기초하여 디코딩되는 디코딩된 참조 픽처이다.
인트라 인코더(722)는 현재 블록(예컨대, 프로세싱 블록)의 샘플을 수신하고, 블록을 동일한 픽처에서 이미 코딩된 블록과 비교하고, 변환 후의 양자화된 계수를 생성하고, 일부 경우에는, 또한, 인트라 예측 정보(예컨대, 하나 이상의 인트라 인코딩 기법에 따른 인트라 예측 방향 정보)를 생성하도록 구성된다. 인트라 인코더(722)는 인트라 예측 정보 및 동일한 픽처 내의 참조 블록에 기초하여 인트라 예측 결과(예컨대, 예측된 블록)를 계산할 수 있다.
일반 제어기(721)는 일반 제어 데이터를 결정하고 일반 제어 데이터에 기초하여 비디오 인코더(703)의 다른 컴포넌트를 제어하도록 구성될 수 있다. 예에서, 일반 제어기(721)는 블록의 예측 모드를 결정하고, 예측 모드에 기초하여 제어 신호를 스위치(726)에 제공한다. 예를 들어, 예측 모드가 인트라 모드일 때, 일반 제어기(721)는 잔차 계산기(723)에 의한 이용을 위한 인트라 모드 결과를 선택하도록 스위치(726)를 제어하고, 인트라 예측 정보를 선택하고 인트라 예측 정보를 비트스트림 내에 포함하도록 엔트로피 인코더(725)를 제어하고; 블록에 대한 예측 모드가 인터 모드일 때, 일반 제어기(721)는 잔차 계산기(723)에 의한 이용을 위한 인터 예측 결과를 선택하도록 스위치(726)를 제어하고, 인터 예측 정보를 선택하고 인터 예측 정보를 비트스트림 내에 포함하도록 엔트로피 인코더(725)를 제어한다.
잔차 계산기(723)는 수신된 블록과, 인트라 인코더(722) 또는 인터 인코더(730)로부터 선택된 블록에 대한 예측 결과 사이의 차이(잔차 데이터)를 계산하도록 구성될 수 있다. 잔차 인코더(724)는 변환 계수를 생성하기 위하여 잔차 데이터를 인코딩하도록 구성될 수 있다. 예를 들어, 잔차 인코더(724)는 변환 계수를 생성하기 위하여 잔차 데이터를 공간적 도메인으로부터 주파수 도메인으로 변환하도록 구성될 수 있다. 변환 계수는 그 다음으로, 양자화된 변환 계수를 획득하기 위하여 양자화 프로세싱의 대상이 된다. 다양한 예시적인 실시예에서, 비디오 인코더(703)는 또한, 잔차 디코더(728)를 포함한다. 잔차 디코더(728)는 역-변환을 수행하고, 디코딩된 잔차 데이터를 생성하도록 구성된다. 디코딩된 잔차 데이터는 인트라 인코더(722) 및 인터 인코더(730)에 의해 적당하게 이용될 수 있다. 예를 들어, 인터 인코더(730)는 디코딩된 잔차 데이터 및 인터 예측 정보에 기초하여 디코딩된 블록을 생성할 수 있고, 인트라 인코더(722)는 디코딩된 잔차 데이터 및 인트라 예측 정보에 기초하여 디코딩된 블록을 생성할 수 있다. 디코딩된 블록은 디코딩된 픽처를 생성하기 위하여 적당하게 프로세싱되고, 디코딩된 픽처는 메모리 회로(도시되지 않음) 내에 버퍼링될 수 있고 참조 픽처로서 이용될 수 있다.
엔트로피 인코더(725)는 인코딩된 블록을 포함하고 엔트로피 코딩을 수행하기 위하여 비트스트림을 포맷(format)하도록 구성될 수 있다. 엔트로피 인코더(725)는 비트스트림 내에 다양한 정보를 포함하도록 구성된다. 예를 들어, 엔트로피 인코더(725)는 일반 제어 데이터, 선택된 예측 정보(예컨대, 인트라 예측 정보 또는 인터 예측 정보), 잔차 정보, 및 다른 적당한 정보를 비트스트림 내에 포함하도록 구성될 수 있다. 인터 모드 또는 양방향-예측 모드의 어느 하나의 병합 서브모드에서 블록을 코딩할 때, 잔차 정보가 없을 수 있다.
도 8은 본 개시내용의 또 다른 실시예에 따른 예시적인 비디오 디코더(810)의 도면을 도시한다. 비디오 디코더(810)는 코딩된 비디오 시퀀스의 일부인 코딩된 픽처를 수신하고, 재구성된 픽처를 생성하기 위하여 코딩된 픽처를 디코딩하도록 구성된다. 예에서, 비디오 디코더(810)는 도 4의 예에서 비디오 디코더(410) 대신에 이용될 수 있다.
도 8의 예에서, 비디오 디코더(810)는 도 8의 예시적인 배열에서 도시된 바와 같이 함께 결합된 엔트로피 디코더(871), 인터 디코더(880), 잔차 디코더(873), 재구성 모듈(874), 및 인트라 디코더(872)를 포함한다.
엔트로피 디코더(871)는 코딩된 픽처로부터, 코딩된 픽처가 이루어지는 신택스 엘리먼트(syntax element)를 나타내는 어떤 심볼을 재구성하도록 구성될 수 있다. 이러한 심볼은 예를 들어, 블록이 코딩되는 모드(예컨대, 인트라 모드, 인터 모드, 양방향-예측된 모드, 병합 서브모드, 또는 또 다른 서브모드), 인트라 디코더(872) 또는 인터 디코더(880)에 의한 예측을 위하여 이용된 어떤 샘플 또는 메타데이터를 식별할 수 있는 예측 정보(예컨대, 인트라 예측 정보 또는 인터 예측 정보), 예를 들어, 양자화된 변환 계수의 형태인 잔차 정보 등을 포함할 수 있다. 예에서, 예측 보드가 인터 또는 양방향-예측된 모드일 때, 인터 예측 정보는 인터 디코더(880)에 제공되고; 예측 유형이 인트라 예측 유형일 때, 인트라 예측 정보는 인트라 디코더(872)에 제공된다. 잔차 정보는 역 양자화의 대상이 될 수 있고, 잔차 디코더(873)에 제공된다.
인터 디코더(880)는 인터 예측 정보를 수신하고, 인터 예측 정보에 기초하여 인터 예측 결과를 생성하도록 구성될 수 있다.
인트라 디코더(872)는 인트라 예측 정보를 수신하고 인트라 예측 정보에 기초하여 예측 결과를 생성하도록 구성될 수 있다.
잔차 디코더(873)는 탈-양자화된(de-quantized) 변환 계수를 추출하기 위하여 역 양자화(inverse quantization)를 수행하고, 잔차를 주파수 도메인으로부터 공간적 도메인으로 변환하기 위하여 탈-양자화된 변환 계수를 프로세싱하도록 구성될 수 있다. 잔차 디코더(873)는 또한, 엔트로피 디코더(871)에 의해 제공될 수 있는 (양자화기 파라미터(Quantizer Parameter)(QP)를 포함하기 위한) 어떤 제어 정보를 사용할 수 있다(이것은 오직 낮은 데이터 용량 제어 정보일 수 있으므로, 데이터 경로가 도시되지 않음).
재구성 모듈(874)은 재구성된 비디오의 일부로서 재구성된 픽처의 일부를 형성하는 재구성된 블록을 형성하기 위하여, 공간적 도메인에서, 잔차 디코더(873)에 의한 출력으로서의 잔차 및 (경우에 따라 인터 또는 인트라 예측 모듈에 의한 출력으로서의) 예측 결과를 조합하도록 구성될 수 있다. 디블록킹 동작 등과 같은 다른 적당한 동작은 또한, 시각적 품질을 개선시키기 위하여 수행될 수 있다는 것이 주목된다.
비디오 인코더(403, 603, 및 703) 및 비디오 디코더(410, 510, 및 810)는 임의의 적당한 기법을 이용하여 구현될 수 있다는 것이 주목된다. 일부 예시적인 실시예에서, 비디오 인코더(403, 603, 및 703) 및 비디오 디코더(410, 510, 및 810)는 하나 이상의 집적 회로를 이용하여 구현될 수 있다. 다른 실시예에서, 비디오 인코더(403, 603, 및 603) 및 비디오 디코더(410, 510, 및 810)는 소프트웨어 명령을 실행하는 하나 이상의 프로세서를 이용하여 구현될 수 있다.
코딩 및 디코딩을 위한 블록 파티셔닝으로 돌아가면, 일반적인 파티셔닝은 기본 블록(base block)으로부터 시작할 수 있고, 사전정의된 규칙세트(ruleset), 특정한 패턴, 파티션 트리(partition tree), 또는 임의의 파티션 구조 또는 방식을 따를 수 있다. 파티셔닝은 계층적이고 재귀적일 수 있다. 예시적인 파티셔닝 절차 또는 이하에서 설명된 다른 절차 중의 임의의 절차, 또는 그 조합을 따라 기본 블록을 분할하거나 파티셔닝한 후에, 파티션 또는 코딩 블록의 최종적인 세트가 획득될 수 있다. 이 파티션의 각각은 파티셔닝 계층에서의 다양한 파티셔닝 레벨 중의 하나에 있을 수 있고, 다양한 형상일 수 있다. 파티션의 각각은 코딩 블록(CB : coding block)으로서 지칭될 수 있다. 이하에서 추가로 설명된 다양한 예시적인 파티셔닝 구현예에 대하여, 각각의 결과적인 CB는 허용된 크기 및 파티셔닝 레벨 중의 임의의 것일 수 있다. 이러한 파티션은 코딩 블록으로서 지칭되는데, 그 이유는 이들이, 일부 기본적인 코딩/디코딩 판정이 행해질 수 있으며, 코딩/디코딩 파라미터가 인코딩된 비디오 비트스트림에서 최적화되고, 결정되고, 시그널링될 수 있는 유닛을 형성할 수 있다. 최종적인 파티션에서의 가장 높은 또는 가장 깊은 레벨은 트리의 코딩 블록 파티셔닝 구조의 심도(depth)를 나타낸다. 코딩 블록은 루마 코딩 블록(luma coding block) 또는 크로마 코딩 블록(chroma coding block)일 수 있다. 각각의 컬러의 CB 트리 구조는 코딩 블록 트리(CBT : coding block tree)로서 지칭될 수 있다.
모든 컬러 채널의 코딩 블록은 집합적으로, 코딩 유닛(CU)으로서 지칭될 수 있다. 모든 컬러 채널의 계층적인 구조는 집합적으로 코딩 트리 유닛(CTU)으로서 지칭될 수 있다. CTU 내의 다양한 컬러 채널에 대한 파티셔닝 패턴 또는 구조는 동일할 수 있거나 동일하지 않을 수 있다.
일부 구현예에서, 루마 및 크로마 채널에 대해 이용된 파티션 트리 방식 또는 구조는 동일할 필요가 없을 수 있다. 다시 말해서, 루마 및 크로마 채널은 별도의 코딩 트리 구조 또는 패턴을 가질 수 있다. 추가로, 루마 및 크로마 채널이 동일하거나 상이한 코딩 파티션 트리 구조를 이용하는지 여부와, 이용되어야 할 실제적인 코딩 파티션 트리 구조는, 코딩되고 있는 슬라이스가 P, B, 또는 I 슬라이스인지 여부에 종속될 수 있다. 예를 들어, I 슬라이스에 대하여, 크로마 채널 및 루마 채널은 별도의 코딩 파티션 트리 구조 또는 코딩 파티션 트리 구조 모드를 가질 수 있는 반면, P 또는 B 슬라이스에 대하여, 루마 및 크로마 채널은 동일한 코딩 파티션 트리 방식을 공유할 수 있다. 별도의 코딩 파티션 트리 구조 또는 모드가 적용될 때, 루마 채널은 하나의 코딩 파티션 트리 구조에 의해 CB로 파티셔닝될 수 있고, 크로마 채널은 또 다른 코딩 파티션 트리 구조에 의해 크로마 CB로 파티셔닝될 수 있다.
일부 예시적인 구현예에서는, 미리 결정된 파티셔닝 패턴이 기본 블록에 적용될 수 있다. 도 9에서 도시된 바와 같이, 예시적인 4-방향(4-way) 파티션 트리는 제1 사전정의된 레벨(예컨대, 기본 블록 크기로서, 64 x 64 블록 레벨 또는 다른 크기)로부터 시작할 수 있고, 기본 블록은 사전정의된 가장 낮은 레벨(예컨대, 4 x 4 레벨)로 계층적으로 아래로 파티셔닝될 수 있다. 예를 들어, 기본 블록은 902, 904, 906, 및 908에 의해 지시된 4개의 사전정의된 파티셔닝 옵션 또는 패턴의 대상이 될 수 있고, R로서 지정된 파티션은 도 9에서 지시된 바와 같은 동일한 파티션 옵션은 가장 낮은 레벨(예컨대, 4 x 4 레벨)까지 더 낮은 스케일에서 반복될 수 있다는 점에서 재귀적 파티셔닝을 위하여 허용될 수 있다. 일부 구현예에서는, 추가적인 한정이 도 9의 파티셔닝 방식에 적용될 수 있다. 도 9의 구현예에서는, 직사각형 파티션(예컨대, 1:2/2:1 직사각형 파티션)이 허용될 수 있지만, 이들은 재귀적으로 되도록 허용되지 않을 수 있는 반면, 정사각형 파티션은 재귀적으로 되도록 허용된다. 재귀성(recursion)을 갖는 도 9를 따르는 파티셔닝은 필요한 경우에, 코딩 블록의 최종적인 세트를 생성한다. 코딩 트리 심도는 루트 노드(root node) 또는 루트 블록(root block)으로부터의 분할 심도를 지시하도록 추가로 정의될 수 있다. 예를 들어, 루트 노드 또는 루트 블록, 예컨대, 64 x 64 블록에 대한 코딩 트리 심도는 0으로 설정될 수 있고, 루트 블록이 도 9를 따라 한 번 추가로 분할된 후에, 코딩 트리 심도는 1만큼 증가된다. 64 x 64 기본 블록으로부터 4 x 4의 최소 파티션까지의 최대 또는 가장 깊은 레벨은 위의 방식에 대하여 (레벨 0으로부터 시작하여) 4일 것이다. 이러한 파티셔닝 방식은 컬러 채널 중의 하나 이상에 적용될 수 있다. 각각의 컬러 채널은 도 9의 방식을 따라 독립적으로 파티셔닝될 수 있다(예컨대, 사전정의된 패턴 중에서 파티셔닝 패턴 또는 옵션은 각각의 계층적인 레벨에서 컬러 채널의 각각에 대하여 독립적으로 결정될 수 있음). 대안적으로, 컬러 채널 중의 2개 이상은 도 9의 동일한 계층적인 패턴 트리를 공유할 수 있다(예컨대, 사전정의된 패턴 중에서 동일한 파티셔닝 패턴 또는 옵션은 각각의 계층적인 레벨에서 2개 이상의 컬러 채널에 대하여 선택될 수 있음).
도 10은 파티셔닝 트리를 형성하기 위하여 재귀적 파티셔닝을 허용하는 또 다른 예시적인 사전정의된 파티셔닝 패턴을 도시한다. 도 10에서 도시된 바와 같이, 예시적인 10-방향(10-way) 파티셔닝 구조 또는 패턴이 사전정의될 수 있다. 루트 블록은 사전정의된 레벨에서(예컨대, 128 x 128 레벨, 또는 64 x 64 레벨에서 기본 블록으로부터) 시작할 수 있다. 도 10의 예시적인 파티셔닝 구조는 다양한 2:1/1:2 및 4:1/1:4 직사각형 파티션을 포함한다. 도 10의 두 번째 행(row)에서 1002, 1004, 1006, 및 1008로 지시된, 3개의 서브-파티션을 갖는 파티션 유형은 "T-유형" 파티션으로서 지칭될 수 있다. "T-유형" 파티션(1002, 1004, 1006, 및 1008)은 좌측 T-유형, 상부 T-유형, 우측 T-유형, 및 하부 T-유형으로서 지칭될 수 있다. 일부 예시적인 구현예에서, 도 10의 직사각형 파티션의 어느 것도 추가로 하위분할되도록 허용되지 않는다. 코딩 트리 심도(coding tree depth)는 루트 노드 또는 루트 블록으로부터의 분할 심도를 지시하도록 추가로 정의될 수 있다. 예를 들어, 루트 노드 또는 루트 블록, 예컨대, 128 x 128 블록에 대한 코딩 트리 심도는 0으로 설정될 수 있고, 루트 블록이 도 10을 따라 한 번 추가로 분할된 후에, 코딩 트리 심도는 1만큼 증가된다. 일부 구현예에서는, 1010에서의 전부-정사각형 파티션만이 도 10의 패턴을 따라 파티셔닝 트리의 다음 레벨로의 재귀적 파티셔닝을 위하여 허용될 수 있다. 다시 말해서, 재귀적 파티셔닝은 T-유형 패턴(1002, 1004, 1006, 및 1008) 내의 정사각형 파티션에 대하여 허용되지 않을 수 있다. 재귀성을 갖는 도 10을 따르는 파티셔닝 절차는 필요한 경우에, 코딩 블록의 최종적인 세트를 생성한다. 이러한 방식은 컬러 채널 중의 하나 이상에 적용될 수 있다. 일부 구현예에서는, 더 많은 유연성(flexibility)이 8 x 8 레벨 미만인 파티션의 이용에 추가될 수 있다. 예를 들어, 2 x 2 크로마 인터 예측이 어떤 경우에 이용될 수 있다.
코딩 블록 파티셔닝을 위한 일부 다른 예시적인 구현예에서는, 쿼드트리 구조가 기본 블록 또는 중간 블록을 쿼드트리 파티션으로 분할하기 위하여 이용될 수 있다. 이러한 쿼드트리 분할은 임의의 정사각형 형상 파티션에 계층적으로 그리고 재귀적으로 적용될 수 있다. 기본 블록 또는 중간 블록 또는 패턴이 추가로 쿼드트리 분할되는지 여부는 기본 블록 또는 중간 블록/파티션의 다양한 로컬 특성에 적응될 수 있다. 픽처 경계에서의 쿼드트리 파티셔닝은 추가로 적응될 수 있다. 예를 들어, 묵시적 쿼드트리 분할은 픽처 경계에서 수행될 수 있어서, 이로써 블록은 크기가 픽처 경계에 맞을 때까지 쿼드트리 분할을 유지할 것이다.
일부 다른 예시적인 구현예에서는, 기본 블록으로부터의 계층적인 2진 파티셔닝(hierarchical binary partitioning)이 이용될 수 있다. 이러한 방식에 대하여, 기본 블록 또는 중간 레벨 블록은 2개의 파티션으로 파티셔닝될 수 있다. 2진 파티셔닝은 수평 또는 수직 중의 어느 하나일 수 있다. 예를 들어, 수평 2진 파티셔닝(horizontal binary partitioning)은 기본 블록 또는 중간 블록을 동일한 우측 및 좌측 파티션으로 분할할 수 있다. 마찬가지로, 수직 2진 파티셔닝(vertical binary partitioning)은 기본 블록 또는 중간 블록을 동일한 상부 및 하부 파티션으로 분할할 수 있다. 이러한 2진 파티셔닝은 계층적이고 재귀적일 수 있다. 2진 파티셔닝 방식이 계속되어야 하는지와, 그 방식이 추가로 계속되는 경우에, 수평 또는 수직 2진 파티셔닝이 이용되어야 하는지에 대한 판정은 기본 블록 또는 중간 블록의 각각에서 행해질 수 있다. 일부 구현예에서, 추가의 파티셔닝은 (하나 또는 둘 모두의 차원에서) 사전정의된 가장 낮은 파티션 크기에서 정지될 수 있다. 대안적으로, 추가의 파티셔닝은 일단 기본 블록으로부터의 사전정의된 파티셔닝 레벨 또는 심도에 도달하면 정지될 수 있다. 일부 구현예에서, 파티션의 종횡비(aspect ratio)는 한정될 수 있다. 예를 들어, 파티션의 종횡비는 1:4보다 작지(또는 4:1보다 크지) 않을 수 있다. 이와 같이, 4:1의 수직 대 수평 종횡비를 갖는 수직 스트립 파티션(vertical strip partition)은 2:1의 수직 대 수평 종횡비를 각각 가지는 상부 및 하부 파티션으로 추가로 수직으로 오직 2진 파티셔닝될 수 있다.
또 일부 다른 예에서, 3진 파티셔닝 방식(ternary partitioning scheme)은 도 13에서 도시된 바와 같이, 기본 블록 또는 임의의 중간 블록을 파티셔닝하기 위하여 이용될 수 있다. 3진 패턴은 도 13의 1302에서 도시된 바와 같이 수직으로, 또는 도 13의 1304에서 도시된 바와 같이 수평으로 구현될 수 있다. 도 13에서의 예시적인 분할 비율은 수직으로 또는 수평으로 중의 어느 하나로 1:2:1로서 도시되지만, 다른 비율이 사전정의될 수 있다. 일부 구현예에서는, 2개 이상의 상이한 비율이 사전정의될 수 있다. 이러한 트리플-트리 파티셔닝이 하나의 인접 파티션 내의 블록 중심에서 위치된 객체를 캡처할 수 있다는 점에서, 이러한 3진 파티셔닝 방식은 쿼드트리 또는 2진 파티셔닝 구조를 보완하기 위하여 이용될 수 있는 반면, 쿼드트리 및 2진-트리는 블록 중심을 따라 항상 분할하고 있고, 이에 따라, 객체를 별도의 파티션으로 분할할 것이다. 일부 구현예에서, 예시적인 트리플 트리의 파티션의 폭 및 높이는 추가적인 변환을 회피하기 위하여 항상 2의 거듭제곱이다.
위의 파티셔닝 방식은 상이한 파티셔닝 레벨에서 임의의 방식으로 조합될 수 있다. 하나의 예로서, 위에서 설명된 쿼드트리 및 2진 파티셔닝 방식은 기본 블록을 쿼드트리-2진-트리(QTBT : quadtree-binary-tree) 구조로 파티셔닝하도록 조합될 수 있다. 이러한 방식에서, 기본 블록 또는 중간 블록/파티션은 특정될 경우에, 사전정의된 조건의 세트의 대상인 쿼드트리 분할 또는 2진 분할의 어느 하나일 수 있다. 특정한 예는 도 14에서 예시되어 있다. 도 14의 예에서, 기본 블록은 먼저, 1402, 1404, 1406, 및 1408에 의해 도시된 바와 같이, 4개의 파티션으로 쿼드트리 분할된다. 그 후에, 결과적인 파티션의 각각은 (1408과 같은) 4개의 추가의 파티션으로 쿼트트리 파티셔닝되는 것, 또는 다음 레벨에서 2개의 추가의 파티션으로 2진으로 분할되는 것(1402 또는 1406과 같이 수평으로 또는 수직으로 중의 어느 하나로, 예를 들어, 이 둘은 대칭적임), 또는 (1404와 같이) 비-분할되는 것 중의 어느 하나이다. 2진 또는 쿼드트리 분할은 1410의 전체적인 예시적인 파티션 패턴 및 1420에서의 대응하는 트리 구조/표현에 의해 도시된 바와 같이, 정사각형 형상 파티션에 대하여 재귀적으로 허용될 수 있고, 여기서, 실선 라인은 쿼드트리 분할을 나타내고, 점선 라인은 2진 분할을 나타낸다. 플래그(flag)는 2진 분할이 수평 또는 수직인지 여부를 지시하기 위하여 각각의 2진 분할 노드(비-리프 2진 파티션(non-leaf binary partition))에 대하여 이용될 수 있다. 예를 들어, 1420에서 도시된 바와 같이, 1410의 파티셔닝 구조와 부합하게도, 플래그 "0"은 수평 2진 분할을 나타낼 수 있고, 플래그 "1"은 수직 2진 분할을 나타낼 수 있다. 쿼드트리-분할 파티션에 대하여, 쿼드트리 분할은 동일한 크기를 갖는 4개의 서브-블록/파티션을 생성하기 위하여 블록 또는 파티션을 수평으로 그리고 수직으로의 둘 모두로 항상 분할하므로, 분할 유형을 지시하기 위한 필요성이 없다. 일부 구현예에서, 플래그 "1"은 수평 2진 분할을 나타낼 수 있고, 플래그 "0"은 수직 2진 분할을 나타낼 수 있다.
QTBT의 일부 예시적인 구현예에서, 쿼드트리 및 2진 분할 규칙세트는 다음의 사전정의된 파라미터 및 이와 연관된 대응하는 기능에 의해 표현될 수 있다:
- CTU 크기: 쿼드트리의 루트 노드 크기(기본 블록의 크기)
- MinQTSize: 최소 허용된 쿼드트리 리프 노드 크기(quadtree leaf node size)
- MaxBTSize: 최대 허용된 2진 트리 루트 노드 크기
- MaxBTDepth: 최대 허용된 2진 트리 심도
- MinBTSize: 최소 허용된 2진 트리 리프 노드 크기
QTBT 파티셔닝 구조의 일부 예시적인 구현예에서, CTU 크기는 (예시적인 크로마 서브-샘플링이 고려되고 이용될 때) 크로마 샘플의 2개의 대응하는 64 x 64 블록을 갖는 128 x 128 루마 샘플로서 설정될 수 있고, MinQTSize는 16 x 16으로서 설정될 수 있고, MaxBTSize는 64 x 64로서 설정될 수 있고, (폭 및 높이의 둘 모두에 대한) MinBTSize는 4 x 4로서 설정될 수 있고, MaxBTDepth는 4로서 설정될 수 있다. 쿼드트리 파티셔닝은 쿼드트리 리프 노드를 생성하기 위하여 먼저 CTU에 적용될 수 있다. 쿼드트리 리프 노드는 16 x 16의 그의 최소 허용된 크기(즉, MinQTSize)로부터 128 x 128(즉, CTU 크기)까지의 크기를 가질 수 있다. 노드가 128x128인 경우에, 크기가 MaxBTSize(즉, 64 x 64)를 초과하므로, 노드는 2진 트리에 의해 먼저 분할되지 않을 것이다. 이와 다를 경우에, MaxBTSize를 초과하지 않는 노드는 2진 트리에 의해 파티셔닝될 수 있다. 도 14의 예에서, 기본 블록은 128 x 128이다. 기본 블록은 사전정의된 규칙세트에 따라 오직 쿼드트리 분할될 수 있다. 기본 블록은 0의 파티셔닝 심도를 가진다. 결과적인 4개의 파티션의 각각은 64 x 64이고, MaxBTSize를 초과하지 않고, 레벨 1에서 추가로 쿼드트리 또는 2진-트리 분할될 수 있다. 프로세스가 계속된다. 2진 트리 심도가 MaxBTDepth(즉, 4)에 도달할 때, 추가의 분할이 고려되지 않을 수 있다. 2진 트리 노드가 MinBTSize(즉, 4)과 같은 폭을 가질 때, 추가의 수평 분할이 고려되지 않을 수 있다. 유사하게, 2진 트리 노드가 MinBTSize과 같은 높이를 가질 때, 추가의 수직 분할이 고려되지 않는다.
일부 예시적인 구현예에서, 위의 QTBT 방식은 동일한 QTBT 구조 또는 별도의 QTBT 구조를 가지기 위하여 루마 및 크로마에 대한 유연성을 지원하도록 구성될 수 있다. 예를 들어, P 및 B 슬라이스에 대하여, 하나의 CTU 내의 루마 및 크로마 CTB는 동일한 QTBT 구조를 공유할 수 있다. 그러나, I 슬라이스에 대하여, 루마 CTB는 QTBT 구조에 의해 CB로 파티셔닝될 수 있고, 크로마 CTB는 또 다른 QTBT 구조에 의해 크로마 CB로 파티셔닝될 수 있다. 이것은 CU가 I 슬라이스 내의 상이한 컬러 채널을 지칭하기 위하여 이용될 수 있고, 예컨대, I 슬라이스는 루마 컴포넌트의 코딩 블록 또는 2개의 크로마 컴포넌트의 코딩 블록으로 구성될 수 있고, P 또는 B 슬라이스 내의 CU는 모두 3개의 컬러 컴포넌트의 코딩 블록으로 구성될 수 있다는 것을 의미한다.
일부 다른 구현예에서, QTBT 방식은 위에서 설명된 3진 방식으로 보충될 수 있다. 이러한 구현예는 멀티-유형-트리(MTT : multi-type-tree) 구조로서 지칭될 수 있다. 예를 들어, 노드의 2진 분할에 추가적으로, 도 13의 3진 파티션 패턴 중의 하나가 선택될 수 있다. 일부 구현예에서는, 정사각형 노드만이 3진 분할의 대상이 될 수 있다. 추가적인 플래그는 3진 파티셔닝이 수평 또는 수직인지 여부를 지시하기 위하여 이용될 수 있다.
QTBT 구현예, 및 3진 분할에 의해 보충된 QTBT 구현예와 같은, 2-레벨 또는 멀티-레벨 트리의 설계는 복잡도 감소에 의해 주로 동기부여될 수 있다. 이론적으로, 트리를 횡단하는 복잡도는 T D 이고, 여기서, T는 분할 유형의 수를 나타내고, D는 트리의 심도이다. 심도(D)를 감소시키면서 다수의 유형(T)을 이용함으로써 절충이 행해질 수 있다.
일부 구현예에서, CB는 추가로 파티셔닝될 수 있다. 예를 들어, 코딩 및 디코딩 프로세스 동안에 인트라 또는 인터-프레임 예측의 목적을 위하여, CB는 다수의 예측 블록으로 추가로 파티셔닝될 수 있다. 다시 말해서, CB는 상이한 서브파티션으로 추가로 분할될 수 있고, 여기서, 개별적인 예측 판정/구성이 행해질 수 있다. 이와 병행하여, 비디오 데이터의 변환 또는 역 변환이 수행되는 레벨을 서술하는 목적을 위하여, CB는 복수의 변환 블록(TB : transform block)으로 추가로 파티셔닝될 수 있다. PB 및 TB로의 CB의 파티셔닝 방식은 동일할 수 있거나 동일하지 않을 수 있다. 예를 들어, 각각의 파티셔닝 방식은 예를 들어, 비디오 데이터의 다양한 특성에 기초한 그 자신의 절차를 이용하여 수행될 수 있다. PB 및 TB 파티셔닝 방식은 일부 예시적인 구현예에서 독립적일 수 있다. PB 및 TB 파티셔닝 방식 및 경계는 일부 다른 예시적인 구현예에서 상관될 수 있다. 일부 구현예에서, 예를 들어, TB는 PB 파티션 후에 파티셔닝될 수 있고, 특히, 코딩 블록의 파티셔닝을 따라 결정된 후의 각각의 PB는 그 다음으로, 하나 이상의 TB로 추가로 파티셔닝될 수 있다. 예를 들어, 일부 구현예에서, PB는 1개, 2개, 4개, 또는 다른 수의 TB로 분할될 수 있다.
일부 구현예에서, 코딩 블록으로의, 그리고 추가로 예측 블록 및/또는 변환 블록으로의 기본 블록의 파티셔닝을 위하여, 루마 채널 및 크로마 채널은 상이하게 취급될 수 있다. 예를 들어, 일부 구현예에서, 예측 블록 및/또는 변환 블록으로의 코딩 블록의 파티셔닝은 루마 채널에 대하여 허용될 수 있는 반면, 예측 블록 및/또는 변환 블록으로의 코딩 블록의 이러한 파티셔닝은 크로마 채널(들)에 대하여 허용되지 않을 수 있다. 이러한 구현예에서, 루마 블록의 변환 및/또는 예측은 이에 따라, 코딩 블록 레벨에서만 수행될 수 있다. 또 다른 예에 대하여, 루마 채널 및 크로마 채널(들)에 대한 최소 변환 블록 크기는 상이할 수 있고, 예컨대, 루마 채널에 대한 코딩 블록은 크로마 채널보다 작은 변환 및/또는 예측 블록으로 파티셔닝되도록 허용될 수 있다. 또 다른 예에 대하여, 변환 블록 및/또는 예측 블록으로의 코딩 블록의 파티셔닝의 최대 심도는 루마 채널과 크로마 채널 사이에서 상이할 수 있고, 예컨대, 루마 채널에 대한 코딩 블록은 크로마 채널(들)보다 깊은 변환 및/또는 예측 블록으로 파티셔닝되도록 허용될 수 있다. 특정 예에 대하여, 루마 코딩 블록은 최대 2개의 레벨만큼 내려가는 재귀적 파티션에 의해 표현될 수 있는 다수의 크기의 변환 블록으로 파티셔닝될 수 있고, 정사각형의 2:1/1:2, 및 4:1/1:4와 같은 변환 블록 형상, 및 4 x 4로부터 64 x 64까지의 변환 블록 크기가 허용될 수 있다. 그러나, 크로마 블록에 대하여, 루마 블록에 대하여 특정된 가장 큰 가능한 변환 블록만이 허용될 수 있다.
PB로의 코딩 블록의 파티셔닝을 위한 일부 예시적인 구현예에서, PB 파티셔닝의 심도, 형상, 및/또는 다른 특성은 PB가 인트라 또는 인터 코딩되는지 여부에 종속될 수 있다.
변환 블록으로의 코딩 블록(또는 예측 블록)의 파티셔닝은 재귀적으로 또는 비-재귀적으로, 그리고 코딩 블록 또는 예측 블록의 경계에서의 변환 블록을 추가적으로 고려하여, 쿼드트리 분할 및 사전정의된 패턴 분할을 포함하지만, 이것으로 제한되지 않는 다양한 예시적인 방식으로 구현될 수 있다. 일반적으로, 결과적인 변환 블록은 상이한 분할 레벨에 있을 수 있고, 동일한 크기가 아닐 수 있고, 형상에 있어서 정사각형일 필요가 없을 수 있다(예컨대, 이들은 일부 허용된 크기 및 종횡비를 갖는 직사각형일 수 있음). 추가의 예는 도 15, 도 16, 및 도 17과 관련하여 이하에서 더욱 상세하게 설명된다.
그러나, 일부 다른 구현예에서, 위의 파티셔닝 방식 중의 임의의 파티셔닝 방식을 통해 획득된 CB는 예측 및/또는 변환을 위한 기본적인 또는 가장 작은 코딩 블록으로서 이용될 수 있다. 다시 말해서, 인터-예측/인트라-예측 목적을 수행하고 및/또는 변환 목적을 위하여 추가의 분할이 수행되지 않는다. 예를 들어, 위의 QTBT 방식으로부터 획득된 CB는 예측을 수행하기 위한 유닛으로서 직접적으로 이용될 수 있다. 구체적으로, 이러한 QTBT 구조는 다수의 파티션 유형의 개념을 제거하고, 즉, 그것은 CU, PU, 및 TU의 분리를 제거하고, 위에서 설명된 바와 같은 CU/CB 파티션 형상에 대한 더 많은 유연성을 지원한다. 이러한 QTBT 블록 구조에서, CU/CB는 정사각형 또는 직사각형 형상의 어느 하나를 가질 수 있다. 이러한 QTBT의 리프 노드는 임의의 추가의 파티셔닝 없이, 예측 및 변환 프로세싱을 위한 유닛으로서 이용된다. 이것은 CU, PU, 및 TU가 이러한 예시적인 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가진다는 것을 의미한다.
위의 다양한 CB 파티셔닝 방식, 및 (PB/TB 파티셔닝을 포함하지 않는) PB 및/또는 TB로의 CB의 추가의 파티셔닝은 임의의 방식으로 조합될 수 있다. 다음의 특정한 구현예는 비-제한적인 예로서 제공된다.
코딩 블록 및 변환 블록 파티셔닝의 특정 예시적인 구현예가 이하에서 설명된다. 이러한 예시적인 구현예에서, 기본 블록은 재귀적 쿼드트리 분할, 또는 (도 9 및 도 10에서의 것들과 같은) 위에서 설명된 사전정의된 분할 패턴을 이용하여 코딩 블록으로 분할될 수 있다. 각각의 레벨에서, 특정한 파티션의 추가의 쿼드트리 분할이 계속되어야 하는지 여부는 로컬 비디오 데이터 특성에 의해 결정될 수 있다. 결과적인 CB는 다양한 쿼드트리 분할 레벨에 있을 수 있고 다양한 크기일 수 있다. 인터-픽처(시간적) 또는 인트라-픽처(공간적) 예측을 이용하여 픽처 영역을 코딩할 것인지 여부에 대한 판정은 CB 레벨(또는 모든 3-컬러 채널에 대하여, CU 레벨)에서 행해질 수 있다. 각각의 CB는 사전정의된 PB 분할 유형에 따라 1개, 2개, 4개, 또는 다른 수의 PB로 추가로 분할될 수 있다. 하나의 PB 내부에서, 동일한 예측 프로세스가 적용될 수 있고, 관련된 정보는 PB에 기초하여 디코더로 송신될 수 있다. PB 분할 유형에 기초하여 예측 프로세스를 적용함으로써 잔차 블록을 획득한 후에, CB는 CB에 대한 코딩 트리와 유사한 또 다른 쿼드트리 구조에 따라 TB로 파티셔닝될 수 있다. 이 특정한 구현예에서, CB 또는 TB는 정사각형 형상으로 제한될 수 있지만, 이와 같이 제한될 필요가 없다. 추가로, 이 특정한 예에서, PB는 인터-예측을 위하여 정사각형 또는 직사각형 형상일 수 있고, 인트라-예측을 위하여 오직 정사각형일 수 있다. 코딩 블록은 예컨대, 4개의 정사각형-형상 TB로 분할될 수 있다. 각각의 TB는 잔차 쿼드트리(RQT : Residual Quadtree)로서 지칭된 더 작은 TB로 (쿼드트리 분할을 이용하여) 추가로 재귀적으로 분할될 수 있다.
CB, PB, 및/또는 TB로의 기본 블록의 파티셔닝을 위한 또 다른 예시적인 구현예가 이하에서 추가로 설명된다. 예를 들어, 도 9 또는 도 10에서 도시된 것과 같은 다수의 파티션 유닛 유형을 이용하는 것이 아니라, 2진 및 3진 분할 세그먼트화 구조를 이용하는 네스팅된 멀티-유형 트리를 갖는 쿼드트리(예컨대, QTBT, 또는 위에서 설명된 바와 같은 3진 분할을 갖는 QTBT)가 이용될 수 있다. CB, PB, 및 TB의 분리(즉, PB 및/또는 TB로의 CB의 파티셔닝, 및 TB로의 PB의 파티셔닝)는, 최대 변환 길이를 위하여 너무 큰 크기를 가지는 CB에 대하여 필요할 때를 제외하고는 포기될 수 있고, 여기서, 이러한 CB는 추가의 분할을 필요로 할 수 있다. 이 예시적인 파티셔닝 방식은 CB 파티션 형상에 대하여 더 많은 유연성을 지원하도록 설계될 수 있어서, 이로써 예측 및 변환은 둘 모두 추가의 파티셔닝 없이 CB 레벨에 대해 수행될 수 있다. 이러한 코딩 트리 구조에서, CB는 정사각형 또는 직사각형 형상 중의 어느 하나를 가질 수 있다. 구체적으로, 코딩 트리 블록(CTB)은 쿼드트리 구조에 의해 먼저 파티셔닝될 수 있다. 그 다음으로, 쿼드트리 리프 노드는 네스팅된 멀티-유형 트리 구조에 의해 추가로 파티셔닝될 수 있다. 2진 또는 3진 분할을 이용하는 네스팅된 멀티-유형 트리 구조의 예는 도 11에서 도시되어 있다. 구체적으로, 도 11의 예시적인 멀티-유형 트리 구조는 수직 2진 분할(SPLIT_BT_VER)(1102), 수평 2진 분할(SPLIT_BT_HOR)(1104), 수직 3진 분할(SPLIT_TT_VER)(1106), 및 수평 3진 분할(SPLIT_TT_HOR)(1108)로서 지칭된 4개의 분할 유형을 포함한다. 그 다음으로, CB는 멀티-유형 트리의 리프에 대응한다. 이 예시적인 구현예에서, CB가 최대 변환 길이를 위하여 너무 크지 않다면, 이 세그먼트화는 임의의 추가의 파티셔닝 없이 예측 및 변환 프로세싱의 둘 모두를 위하여 이용된다. 이것은 대부분의 경우에, CB, PB, 및 TB가 네스팅된 멀티-유형 트리 코딩 블록 구조를 갖는 쿼드트리에서 동일한 블록 크기를 가진다는 것을 의미한다. 최대 지원된 변환 길이가 CB의 컬러 컴포넌트의 폭 또는 높이보다 작을 때, 예외가 발생한다. 일부 구현예에서, 2진 또는 3진 분할에 추가적으로, 도 11의 네스팅된 패턴은 쿼드트리 분할을 더 포함할 수 있다.
하나의 기본 블록에 대한 (쿼드트리, 2진, 및 3진 분할 옵션을 포함하는) 블록 파티션의 네스팅된 멀티-유형 트리 코딩 블록을 갖는 쿼드트리에 대한 하나의 특정 예는 도 12에서 도시되어 있다. 더 상세하게, 도 12는 기본 블록(1200)이 4개의 정사각형 파티션(1202, 1204, 1206, 및 1208)로 쿼드트리 분할된다는 것을 도시한다. 도 11의 멀티-유형 트리 구조 및 추가의 분할을 위한 쿼드트리를 추가로 이용하기 위한 판정은 쿼드트리-분할 파티션의 각각에 대하여 행해진다. 도 12의 예에서, 파티션(1204)은 추가로 분할되지 않는다. 파티션(1202 및 1208) 각각은 또 다른 쿼드트리 분할을 채택한다. 파티션(1202)에 대하여, 제2 레벨 쿼드트리-분할 상부-좌측, 상부-우측, 하부-좌측, 및 하부-우측 파티션은 각각 쿼드트리의 제3 레벨 분할, 도 11의 수평 2진 분할(1104), 비-분할, 및 도 11의 수평 3진 분할(1108)을 채택한다. 파티션(1208)은 또 다른 쿼드트리 분할을 채택하고, 제2 레벨 쿼드트리-분할 상부-좌측, 상부-우측, 하부-좌측, 및 하부-우측 파티션은 각각 도 11의 수직 3진 분할의 제3 레벨 분할, 비-분할, 비-분할, 및 도 11의 수평 2진 분할을 채택한다. 1208의 제3-레벨 상부-좌측 파티션의 서브파티션 중의 2개는 각각 도 11의 수평 2진 분할(1104) 및 수평 3진 분할(1108)에 따라 추가로 분할된다. 파티션(1206)은 도 11의 수평 3진 분할(1108) 및 수직 2진 분할(1102)에 따라 제3-레벨에서 추가로 분할되는 2개의 파티션으로의 도 11의 수직 2진 분할(1102)을 따르는 제2 레벨 분할 패턴을 채택한다. 제4 레벨 분할은 도 11의 수평 2진 분할(1104)에 따라 이들 중의 하나에 추가로 적용된다.
위의 특정 예에 대하여, 최대 루마 변환 크기는 64x64일 수 있고, 최대 지원된 크로마 변환 크기는 예컨대, 32x32에서 루마와는 상이할 수 있다. 도 12에서의 위의 예시적인 CB가 일반적으로, 더 작은 PB 및/또는 TB로 추가로 분할되지 않더라도, 루마 코딩 블록 또는 크로마 코딩 블록의 폭 또는 높이가 최대 변환 폭 또는 높이보다 클 때, 루마 코딩 블록 또는 크로마 코딩 블록은 그 방향에서의 변환 크기 한정을 충족시키기 위하여 수평 및/또는 수직 방향에서 자동적으로 분할될 수 있다.
위의 CB로의 기본 블록의 파티셔닝을 위한 특정 예에서, 그리고 위에서 설명된 바와 같이, 코딩 트리 방식은 별도의 블록 트리 구조를 가지기 위한 루마 및 크로마의 능력을 지원할 수 있다. 예를 들어, P 및 B 슬라이스에 대하여, 하나의 CTU 내의 루마 및 크로마 CTB는 동일한 코딩 트리 구조를 공유할 수 있다. 예를 들어, I 슬라이스에 대하여, 루마 및 크로마는 별도의 코딩 블록 트리 구조를 가질 수 있다. 별도의 블록 트리 구조가 적용될 때, 루마 CTB는 하나의 코딩 트리 구조에 의해 루마 CB로 파티셔닝될 수 있고, 크로마 CTB는 또 다른 코딩 트리 구조에 의해 크로마 CB로 파티셔닝된다. 이것은 I 슬라이스 내의 CU가 루마 컴포넌트의 코딩 블록 또는 2개의 크로마 컴포넌트의 코딩 블록으로 구성될 수 있고, 비디오가 단색(monochrome)이 아니면, P 또는 B 슬라이스 내의 CU가 비디오가 모든 3개의 컬러 컴포넌트의 코딩 블록으로 항상 구성된다는 것을 의미한다.
코딩 블록이 다수의 변환 블록으로 추가로 파티셔닝될 때, 그 안의 변환 블록은 다양한 순서 또는 스캐닝 방식을 따르는 비트스트림에서의 순서일 수 있다. 코딩 블록 또는 예측 블록을 변환 블록으로 파티셔닝하기 위한 예시적인 구현예, 및 변환 블록의 코딩 순서가 이하에서 더 상세하게 설명된다. 일부 예시적인 구현예에서, 위에서 설명된 바와 같이, 변환 파티셔닝은 다수의 유형의 변환 블록, 예컨대, 1:1(정사각형), 1:2/2:1, 및 1:4/4:1을 지원할 수 있고, 변환 블록 크기는 예컨대, 4 x 4로부터 64 x 64까지의 범위이다. 일부 구현예에서, 코딩 블록이 64 x 64 이하인 경우에, 변환 블록 파티셔닝은 루마 컴포넌트에 오직 적용될 수 있어서, 크로마 블록에 대하여, 변환 블록 크기는 코딩 블록 크기와 동일하다. 이와 다르게, 코딩 블록 폭 또는 높이가 64 초과인 경우에, 루마 및 크로마 코딩 블록의 둘 모두는 각각 min(W, 64) x min(H, 64) 및 min(W, 32) x min(H, 32) 변환 블록의 배수로 묵시적으로 분할될 수 있다.
변환 블록 파티셔닝의 일부 예시적인 구현예에서, 인트라 및 인터 코딩된 블록의 둘 모두에 대하여, 코딩 블록은 사전정의된 수의 레벨(예컨대, 2개의 레벨)까지의 파티셔닝 심도를 갖는 다수의 변환 블록으로 추가로 파티셔닝될 수 있다. 변환 블록 파티셔닝 심도 및 크기가 관련될 수 있다. 일부 예시적인 구현예에 대하여, 현재 심도의 변환 크기로부터 다음 심도의 변환 크기로의 매핑은 표 1에서 다음으로 도시되어 있다.
표 1의 예시적인 매핑에 기초하여, 1:1 정사각형 블록에 대하여, 다음 레벨 변환 분할은 4개의 1:1 정사각형 서브-변환 블록을 생성할 수 있다. 변환 파티션은 예를 들어, 4 x 4에서 정지될 수 있다. 이와 같이, 4 x 4의 현재 심도에 대한 변환 크기는 다음 심도에 대한 4 x 4의 동일한 크기에 대응한다. 표 1의 예에서, 1:2/2:1 비-정사각형 블록에 대하여, 다음 레벨 변환 분할은 2개의 1:1 정사각형 서브-변환 블록을 생성할 수 있는 반면, 1:4/4:1 비-정사각형 블록에 대하여, 다음 레벨 변환 분할은 2개의 1:2/2:1 서브-변환 블록을 생성할 수 있다.
일부 예시적인 구현예에서, 인트라 코딩된 블록의 루마 컴포넌트에 대하여, 추가적인 한정은 변환 블록 파티셔닝에 대하여 적용될 수 있다. 예를 들어, 변환 파티셔닝의 각각의 레벨에 대하여, 모든 서브-변환 블록은 동일한 크기를 가지는 것으로 한정될 수 있다. 예를 들어, 32 x 16 코딩 블록에 대하여, 레벨 1 변환 분할은 2개의 16 x 16+ 서브-변환 블록을 생성하고, 레벨 2 변환 분할은 8개의 8 x 8 서브-변환 블록을 생성한다. 다시 말해서, 제2 레벨 분할은 변환 유닛을 동일한 크기에서 유지하기 위하여 모든 제1 레벨 서브 블록에 적용되어야 한다. 표 1을 따르는 인트라 코딩된 정사각형 블록에 대한 변환 블록 파티셔닝의 예는 화살표에 의해 예시된 코딩 순서와 함께, 도 15에서 도시되어 있다. 구체적으로, 1502는 정사각형 코딩 블록을 도시한다. 표 1에 따른 4개의 동일 크기의 변환 블록으로의 제1-레벨 분할은 화살표에 의해 지시된 코딩 순서로 1504에서 도시되어 있다. 표 1에 따른 16개의 동일 크기의 변환 블록으로의 제1-레벨 동일 크기의 블록의 전부의 제2-레벨 분할은 화살표에 의해 지시된 코딩 순서로 1506에서 도시되어 있다.
일부 예시적인 구현예에서, 인터 코딩된 블록의 루마 컴포넌트에 대하여, 인트라 코딩에 대한 위의 한정은 적용되지 않을 수 있다. 예를 들어, 제1 레벨의 변환 분할 후에, 서브-변환 블록의 임의의 하나는 또 하나의 레벨과는 독립적으로 추가로 분할될 수 있다. 이에 따라, 결과적인 변환 블록은 동일한 크기일 수 있거나 동일한 크기가 아닐 수 있다. 그 코딩 순서에 의한 변환 블록으로의 인터 코딩된 블록의 예시적인 분할은 도 16에서 도시되어 있다. 도 16의 예에서, 인터 코딩된 블록(1602)은 표 1에 따라 2개의 레벨에서 변환 블록으로 분할된다. 제1 레벨에서, 인터 코딩된 블록은 동일한 크기의 4개의 변환 블록으로 분할된다. 그 다음으로, 4개의 변환 블록의 오직 하나(이들의 전부가 아님)는 4개의 서브-변환 블록으로 추가로 분할되어, 1604에 의해 도시된 바와 같이, 총 7개의 변환 블록이 2개의 상이한 크기를 가지는 것으로 귀착된다. 이 7개의 변환 블록의 예시적인 코딩 순서는 도 16의 1604에서 화살표에 의해 도시되어 있다.
다양한 실시예에서, 비디오 코딩 프로세스 동안에, 동작에 대한 데이터는 엔트로피 인코더, 예를 들어, 도 6에서 도시된 바와 같은 엔트로피 코더(645) 또는 도 7에서 도시된 바와 같은 엔트로피 인코더(725)의 입력으로 전송될 수 있다. 엔트로피 인코더는 송신 채널을 통해 또 다른 디바이스로 송신될 수 있는 비트 스트림(또는 코딩된 비디오 시퀀스/비트스트림)을 출력할 수 있다. 송신 채널은 유선 라인, 무선 채널, 또는 이 둘의 조합을 포함할 수 있지만, 이것으로 제한되지 않는다. 다양한 실시예에서, 비디오 디코딩 프로세스 동안에, 코딩된 비디오 시퀀스/비트스트림은 엔트로피 디코더, 예를 들어, 도 8에서의 엔트로피 디코더(871)의 입력으로 전송될 수 있다. 엔트로피 디코더는 코딩된 비디오 시퀀스/비트스트림에 기초하여, 인트라 예측 정보, 잔차 정보 등을 포함할 수 있는, 동작에 대한 데이터를 출력할 수 있다.
다양한 실시예에서, 엔트로피 코더/디코더는 산술 코딩의 기저(basis)로서의 심볼(또는 문자)의 발생 확률에 기초하여 산술 코딩 알고리즘에 따라 인코딩/디코딩할 수 있다. 일부 구현예에서, 심볼(또는 문자)의 발생 확률은 코딩/디코딩 프로세스 동안에 동적으로 업데이트될 수 있다. 예를 들어, 오직 2개의 가능한 문자("a" 및 "b")가 있고, "a" 발생 확률은 p_a로서 나타내어지고, "b" 발생 확률은 p_b로서 나타내어지고, 그 다음으로, p_a + p_b = 1(또는 임의의 다른 상수 값)이다. 이에 따라, "a"가 코딩/디코딩 프로세스에서 조우될 때, p_a는 더 큰 값으로 업데이트될 수 있고; p_b는 더 작은 값으로 업데이트될 수 있는데, 그 이유는 그 합산이 상수일 수 있기 때문이다. 이 확률 업데이트 프로세스는 일부 구현예에서 확률 전이 프로세스, 또는 일부 다른 구현예에서 확률 상태 인덱스 업데이트 프로세스로서 칭해질 수 있다.
일부 구현예에서는, 예를 들어, HEVC에서, 엔트로피 코더/디코더는 컨텍스트 적응적 2진 산술 코딩(CABAC : context adaptive binary arithmetic coding) 알고리즘을 이용할 수 있다. CABAC 알고리즘은 무손실 압축 알고리즘일 수 있고, 64개의 상이한 대표 확률 상태 사이의 룩업 테이블-기반 확률 전이 프로세스를 이용할 수 있다.
일부 구현예에서, 비디오 프레임 컨텐츠를 설명하는 신택스 엘리먼트는 인코딩된 스트림을 2진 빈 스트림(binary bin stream)으로서 획득하기 위하여 2진 산술 코딩의 대상이 된다. CABAC 동안에, 초기 간격 [0,1)은 정수 승수(예컨대, 512)에 의해 스트레칭(stretch)될 수 있고, 가장 저확률 심볼 확률(PLPS : probability of a least probable symbol)은 몫(quotient)을 반올림한 정수 양수(integer divisor)로서 제시될 수 있다. 그 다음으로, 전형적인 산술 코딩을 갖는 간격 분할 동작들은 특정된 해상도를 갖는 정수 산술을 이용하여 근사적 연산으로서 수행될 수 있다.
일부 구현예에서, LPS(RLPS)에 대응하는 업데이트된 간격 길이는 RLPS = R * PLPS로서 컴퓨팅될 수 있고, 여기서, R은 현재 간격 길이의 값이다. 시간을 절약하고 효율을 증가시키기 위하여, 위의 연산 집약적 승산 동작은 프리-컴퓨팅된(pre-computed) 승산 결과로 파퓰레이팅된 룩업 테이블로 대체될 수 있고; 이에 따라, LPS에 대응하는 업데이트된 간격 길이(ivLpsRange)는 2개의 인덱스 pStateIdx 및 qRangeIdx에 의해 획득될 수 있다(즉, ivlLpsRange = rangeTabLps [ pStateIdx ][ qRangeIdx ]).
인코딩/디코딩 동안에, 확률 값 PLPS는 인코딩/디코딩되어야 할 빈의 새로운 값(binVal))이 획득될 때마다 재귀적으로 업데이트될 수 있다. 예를 들어, k 번째 단계에서(즉, k 번째 빈의 인코딩 또는 디코딩 동안에) PLPS의 새로운 값은 binVal이 LPS의 값일 때에 더 큰 값이 되도록 컴퓨팅될 수 있거나; PLPS의 새로운 값은 binVal이 가장 고확률 심볼(MPS : most probable symbol)의 값일 때에 가장 작은 값이 되도록 컴퓨팅될 수 있다.
일부 구현예에서, PLPS는 6-비트 pStateIdx 변수에 의해 인덱싱되는 64개의 가능한 값 중의 하나일 수 있다. 확률 값을 업데이트하는 것은 연산력을 저장하고 및/또는 효율을 개선시키기 위하여, 프리-컴퓨팅된 테이블로부터 값을 룩업함으로써 수행될 수 있다.
일부 구현예에서, 코딩 엔진의 상태를 나타내는 범위 ivlCurrRange는 새로운 간격 범위의 계산 이전에 4개의 값의 세트로 양자화될 수 있다. 상태 전이는 ivlCurrRange * pLPS( pStateIdx )의 값을 근사화하기 위하여 모든 64x4 8-비트 프리-컴퓨팅된 값을 포함하는 테이블을 이용하여 구현될 수 있다. 또한, 디코드 판정(decode decision)은 하나의 프리-컴퓨팅된 룩업 테이블(LUT)을 이용하여 구현될 수 있다. 먼저, ivlLpsRange는 LUT를 이용하여 획득되고, 그 다음으로, ivlLpsRange는 하나의 LUT에 기초하여 ivlCurrRange를 업데이트하고 출력 binVal을 계산하기 위하여 이용된다.
일부 구현예에서는, 예를 들어, VCC에서, 확률은 확률 인덱스 pStateIdx에 의해 선형적으로 표현될 수 있다. 그러므로, 모든 계산은 LUT 동작 없이 수학식으로 행해질 수 있다. 확률 추정의 정확도를 개선시키기 위하여, 도 17에서 도시된 바와 같이, 멀티-가설 확률 업데이트 모델이 이용될 수 있다. 2진 산술 코더에서의 간격 하위분할에서 이용되는 pStateIdx는 2개의 확률 pStateIdx0 및 pStateIdx1의 조합이다. 2개의 확률은 각각의 컨텍스트 모델과 연관되고, 상이한 적응 레이트와는 독립적으로 업데이트된다. 각각의 컨텍스트 모델에 대한 pStateIdx0 및 pStateIdx1의 적응 레이트는 연관된 빈의 통계에 기초하여 사전-훈련된다. 확률 추정치 pStateIdx는 2개의 가설로부터의 추정치의 평균이다.
도 17은 산술 디코딩 엔진(RenomD, 1740)에서의 재정규화 프로세스(renormalization process)를 포함하는 단일 판정(DecodeDecision)을 디코딩하기 위한 흐름도를 도시한다. 일부 구현예에서, DecodeDecision에 대한 입력은 컨텍스트 테이블(ctxTable) 및 컨텍스트 인덱스(ctxIdx)일 수 있다. 변수 ivlLpsRange의 값은 단계(1710)에서와 같이 도출된다. ivlCurrRange의 현재 값이 주어지면, 변수 qRangeIdx는 qRangeIdx = ivlCurrRange >> 5로서 도출된다. qRangeIdx, ctxTable 및 ctxIdx와 연관된 pStateIdx0 및 pStateIdx1이 주어지면, valMps 및 ivlLpsRange는 pState = pStateIdx1 + 16 * pStateIdx0; valMps = pState >> 14; 및 ivlLpsRange = ( qRangeIdx * ( ( valMps ? 32767 - pState : pState ) >> 9 ) >> 1 ) + 4로서 도출된다. 변수 ivlCurrRange는 ivlCurrRange - ivlLpsRange인 것으로 설정된다. ivlOffset가 ivlCurrRange 이상일 때, 변수 binVal은 1 - valMps과 같도록 설정되고, ivlOffset는 ivlCurrRange만큼 감분(decrement)되고, ivlCurrRange는 ivlLpsRange와 같도록 설정되고; 이와 다를 경우에, 변수 binVal은 valMps와 같도록 설정된다.
확률을 업데이트하기 위하여, 상태 전이 프로세스 동안에는, 이 프로세스에 대한 입력이 현재의 pStateIdx0 및 pStateIdx1, 및 디코딩된 값 binVal이고; 이 프로세스의 출력은 ctxTable 및 ctxIdx와 연관된 컨텍스트 변수의 업데이트된 pStateIdx0 및 pStateIdx1이다. 변수 shift0 및 shift1은 1730에서의 ctxTable 및 ctxIdx와 연관된 shiftIdx 값: shift0 = ( shiftIdx >> 2 ) + 2; 및 shift1 = (shiftIdx & 3 ) + 3 + shift0으로부터 도출되고; 디코딩된 값 binVal에 따라, ctxTable 및 ctxIdx와 연관된 2개의 변수 pStateIdx0 및 pStateIdx1의 업데이트는 pStateIdx0 = pStateIdx0 - ( pStateIdx0 >> shift0 ) + ( 1023 * binVal >> shift0 ) 및 pStateIdx1 = pStateIdx1 - ( pStateIdx1 >> shift1 ) + ( 16383 * binVal >> shift1 )로서 도출된다.
일부 구현예에서, 예를 들어, VVC CABAC는 각각의 슬라이스의 시작 시에 호출되는 양자화 파라미터(QP : quantization parameter) 종속적 초기화 프로세스를 가질 수 있다. 슬라이스에 대한 루마 QP의 초기 값이 주어지면, preCtxState로서 나타내어진, 컨텍스트 모델의 초기 확률 상태는 m = slopeIdx × 5 - 45, n = (offsetIdx << 3) +7; 및 preCtxState = Clip3(1, 127, ((m × (QP - 32)) >> 4) + n)에 의해 도출될 수 있다. 일부 구현예에서, slopeIdx 및 offsetIdx는 3개 비트로 한정되고, 총 초기화 값은 6-비트 정밀도에 의해 표현된다. 확률 상태 preCtxState는 직접적으로 선형 도메인에서의 확률을 나타낼 수 있다. 이 때문에, preCtxState는 산술 코딩 엔진으로의 입력 전에 적절한 시프팅 동작(shifting operation)을 오직 필요로 할 수 있고, 선형 도메인 매핑 뿐만 아니라 256-바이트 테이블에 대한 대수가 사전-정의될 수 있고, 메모리 내에 저장/보관될 수 있다. pStateIdx0 및 pStateIdx1은 pStateIdx0 = preCtxState << 3; 및 pStateIdx1 = preCtxState << 7에 의해 획득될 수 있다.
일부 구현예에서, CABAC 알고리즘은 2개의 가능한 문자/심볼(예컨대, "0" 및 "1")을 포함하는 2진 기저(binary basis)를 이용할 수 있다. 2진-기반 산술 코딩 알고리즘에서, 2개의 가능한 문자/심볼은 또한, 가장 저확률 심볼(LPS : least probable symbol) 및 가장 고확률 심볼(MPS : most probable symbol)로서 나타내어질 수 있다.
본 개시내용은 멀티-심볼 산술 코딩 및/또는 디코딩을 구현하기 위한 다양한 실시예를 설명하고, 이 실시예는 2진-심볼 산술 시스템과 연관된 적어도 하나의 쟁점/문제를 해결하여, 효율을 개선시키고 및/또는 유연성을 강화한다.
일부 구현예에서, 엔트로피 인코더 또는 디코더는 M개의 가능한 문자/심볼을 포함하는 M-ary 기저를 갖는 산술 알고리즘을 이용할 수 있다. M은 2 내지 16 사이의 임의의 정수 값일 수 있다. 비-제한적인 예에 대하여, M=5일 때, M-ary 기저는 "0", "1", "2", "3", 및 "4"로서 표현될 수 있는 5개의 가능한 문자/심볼을 포함한다.
M-ary 산술 코딩 엔진은 신택스 엘리먼트를 엔트로피 코딩하기 위하여 이용된다. 각각의 신택스 엘리먼트는 M개의 엘리먼트의 알파벳(alphabet)과 연관된다. 인코더 또는 디코더에 대한 입력으로서, 코딩 컨텍스트는 M개의 확률의 세트를 갖는 M-ary 심볼의 시퀀스를 포함할 수 있다. M개의 확률의 각각은 M-ary 심볼의 각각에 대응할 수 있고; 누적 분포 함수(CDF : cumulative distribution function)에 의해 표현될 수 있다. 일부 구현예에서, M-ary 심볼에 대한 누적 분포 함수는 으로서 나타내어질 수 있다. 일부 구현예에서, M-ary 심볼에 대한 누적 분포 함수는 M개의 15-비트 정수의 어레이에 의해 표현될 수 있고, 여기서, 이고, 은 이하인 심볼의 확률이고, 은 0으로부터 M-1까지의 정수이다.
일부 구현예에서, M개의 확률(즉, 누적 분포 함수의 어레이)은 각각의 신택스 엘리먼트를 코딩/파싱 후에 업데이트될 수 있다. 일부 구현예에서, M개의 확률(즉, 누적 분포 함수의 어레이)은 각각의 M-ary 심볼을 코딩/디코딩한 후에 업데이트될 수 있다. 비-제한적인 예에 대하여, 누적 분포 함수의 어레이는 을 포함하므로, M = 4일 때, 누적 분포 함수의 어레이는 을 포함한다.
일부 구현예에서, M개의 확률(즉, 누적 분포 함수의 어레이)의 업데이트는 다음의 수학식을 이용하여 수행될 수 있다:
여기서, 심볼은 현재 코딩/디코딩되고 있는 M-ary 심볼이고, 는 심볼이 코딩되거나 디코딩된 횟수(최대 32에 이름)에 기초하여 적응되는 확률 업데이트 레이트이고, 은 CDF 내의 엘리먼트의 인덱스이다. 의 이러한 적응은 신택스 엘리먼트를 코딩/파싱의 시작 시의 더 빠른 확률 업데이트를 허용한다. 비-제한적인 예에 대하여, M = 5이고, 현재 디코딩되고 있는 M-ary 심볼이 "3"일 때, 은 m이 0 내지 3 미만인 정수를 포함하는(즉, m은 0, 1, 및 2를 포함함) 일 수 있고; 은 m이 3 내지 4 미만 사이의 임의의 정수를 포함하는(즉, m은 3만을 포함함) 일 수 있다.
일부 구현예에서, M-ary 산술 코딩 프로세스는 기존의 산술 코딩 엔진 설계를 따를 수 있지만; 그러나, 15-비트 확률 값의 최상위 9개 비트가 산술 인코더/디코더로 입력된다. 심볼과 연관된 확률 업데이트 레이트 는 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수에 기초하여 계산되고, 의 값은 프레임 또는 타일의 시작 시에 다음의 공식을 이용하여 재설정된다.
일부 구현예에서는, 하나의 예에 대하여, 이고, 여기서, count는 비트스트림을 코딩/파싱할 때, 연관된 심볼에 대한 출현 횟수이다. 분명히, 위의 수학식에 의해 지시된 바와 같이, 확률 업데이트 레이트는 시작 시에(count가 상대적으로 작을 때, 예를 들어, 16일 때) 더 큰 값을 가지고, 그 다음으로, 더 이후에(count가 상대적으로 클 때, 예를 들어, 32 회의 출현, 또는 40 후에) 포화한다.
일부 구현예는 모든 컨텍스트에 대한 단일 확률 업데이트 모델을 이용할 수 있고, 이것은 상이한 신택스에 대하여, 확률 업데이트 모델의 최적의 설계가 상이할 수 있고, 및/또는 단일 확률 업데이트 모듈이 차선책일 수 있다는 사실을 간과할 수 있다. 본 개시내용은 신택스-종속적 확률 업데이트 모델 및 멀티-파라미터 확률 업데이트 모델을 적용하기 위한 다양한 실시예를 설명하고, 이것은 적어도 위에서 논의된 쟁점/문제를 해결할 수 있고, 및/또는 코딩/디코딩 성능을 잠재적으로 개선시킬 수 있다.
도 18은 비디오 디코딩/인코딩에서의 멀티-심볼 산술 코딩을 위한 예시적인 방법(1800)의 흐름도를 도시한다. 예시적인 디코딩 방법 흐름은 S1801에서 시작되고, 예시적인 방법은 S1899에서 정지된다. 방법(1800)은 다음의 단계의 부분 또는 전부를 포함할 수 있다: S1810, 명령을 저장하는 메모리 및 메모리와 통신하는 프로세서를 포함하는 디바이스에 의해, 코딩된 비디오 비트스트림을 수신하는 단계; S1820, 디바이스에 의해, 누적 분포 함수의 어레이 및 대응하는 M개의 심볼을 획득하는 단계 - M은 1 초과인 정수임 -; 및/또는 S1830, 각각의 추출된 심볼에 대하여, 디바이스에 의해, 적어도 하나의 확률 업데이트 레이트에 기초하여 추출된 심볼에 따라 누적 분포 함수의 어레이를 업데이트함으로써, 그리고 디바이스에 의해, 업데이트된 누적 분포 함수의 어레이에 기초하여, 다음 심볼을 추출하기 위하여 코딩된 비디오 비트스트림에 대해 산술 디코딩을 계속함으로써, 디바이스에 의해, 누적 분포 함수의 어레이에 기초하여, 적어도 하나의 심볼을 추출하기 위하여 코딩된 비디오 비트스트림에 대해 산술 디코딩을 수행하는 단계. 일부 구현예에서, 누적 분포 함수의 어레이는 를 포함할 수 있다. 비-제한적인 예에 대하여, M = 4일 때, 누적 분포 함수의 어레이는 을 포함하고, 어레이 내의 각각의 멤버(member)는 15-비트 정수로서 계산될 수 있다.
이 개시내용의 실시예 및 구현예에서, 임의의 단계 및/또는 동작은 희망된 바와 같이, 임의의 양 또는 순서로 조합되거나 배열될 수 있다. 단계 및/또는 동작 중의 2개 이상은 병렬로 수행될 수 있다. 개시내용에서의 실시예 및 구현예는 별도로 이용될 수 있거나 임의의 순서로 조합될 수 있다. 또한, 방법(또는 실시예)의 각각, 인코더, 및 디코더는 프로세싱 회로부(예컨대, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 하나의 예에서, 하나 이상의 프로세서는 비-일시적 컴퓨터-판독가능 매체 내에 저장되는 프로그램을 실행한다. 개시내용에서의 실시예는 루마 블록 또는 크로마 블록에 적용될 수 있다. 용어 블록은 예측 블록, 코딩 블록, 또는 코딩 유닛, 즉, CU로서 해독될 수 있다. 용어 블록은 또한, 변환 블록을 지칭하기 위하여 이용될 수 있다. 다음의 항목에서, 블록 크기를 말할 때, 그것은 블록 폭 또는 높이, 또는 폭 및 높이의 최대 값, 또는 폭 및 높이의 최소, 또는 영역 크기(폭 * 높이), 또는 블록의 종횡비(폭:높이, 또는 높이:폭) 중의 어느 하나를 지칭할 수 있다.
방법(1800)에 관한 일부 구현예에서, 적어도 하나의 확률 업데이트 레이트는 확률 업데이트 레이트를 포함하고; 및/또는 확률 업데이트 레이트는 함수 f(N, M)을 포함하고, 여기서, N은 코딩된 비디오 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수이다.
방법(1800)에 관한 일부 구현예에서, 함수 f(N, M)은 를 포함하고, 여기서, A, B, C, 및 D는 사전-정의된 함수 파라미터이고, g(M, D)는 함수 파라미터로서 D를 갖는 M의 함수이다.
방법(1800)에 관한 일부 구현예에서, g(M, D)는 를 포함한다.
방법(1800)에 관한 일부 구현예에서, 사전-정의된 함수 파라미터는 타일 또는 프레임을 디코딩하기 위하여 초기화된다.
방법(1800)에 관한 일부 구현예에서, 사전-정의된 함수 파라미터는 다음: 비디오 파라미터 세트(VPS : video parameter set), 픽처 파라미터 세트(PPS : picture parameter set), 시퀀스 파라미터 세트(SPS : sequence parameter set), 적응 파라미터 세트(APS : adaptation parameter set), 픽처 헤더, 프레임 헤더, 슬라이스 헤더, 타일 헤더, 또는 코딩 트리 유닛(CTU : coding tree unit) 헤더 중의 적어도 하나를 포함하는 하이-레벨 신택스(high-level syntax)로부터 획득된다.
방법(1800)에 관한 일부 구현예에서, 함수 f(N, M)은 를 포함하고, 여기서, A, B, C, D, 및 E는 사전-정의된 함수 파라미터이고, g(M, E)는 함수 파라미터로서 E를 갖는 M의 함수이다. 일부 구현예에서, A, B, C, D, 및 E는 양의 정수이다.
방법(1800)에 관한 일부 구현예에서, 함수 f(N, M)은 를 포함하고, 여기서, A 및 B는 사전-정의된 함수 파라미터이고, LUT(N)은 인덱스로서 N을 갖는 룩업 테이블이고, g(M, B)는 함수 파라미터로서 B를 갖는 M의 함수이다. 일부 구현예에서, A, B, N, 및 M은 양의 정수이다.
방법(1800)에 관한 일부 구현예에서, 적어도 하나의 확률 업데이트 레이트는 K개의 확률 업데이트 레이트를 포함하고, K는 1 초과인 정수이다.
방법(1800)에 관한 일부 구현예에서, 각각의 확률 업데이트 레이트는 함수 f(N, M)를 포함하고, 여기서, N은 코딩된 비디오 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수이고; 및/또는 적어도 하나의 확률 업데이트 레이트에 기초하여 추출된 심볼에 따라 누적 분포 함수의 어레이를 업데이트하는 것은, 그 대응하는 K개의 확률 업데이트 레이트에 기초하여 K개의 누적 분포 함수의 어레이를 업데이트하는 것, 및/또는 누적 분포 함수의 어레이를 업데이트된 K개의 누적 분포 함수의 어레이의 가중화된 합으로서 업데이트하는 것을 포함한다.
방법(1800)에 관한 일부 구현예에서, K는 2이고; 및/또는 누적 분포 함수의 어레이를 업데이트된 K개의 누적 분포 함수의 어레이의 가중화된 합으로서 업데이트하는 것은, 누적 분포 함수의 어레이를 w1*p1+w2*p2로서 업데이트하는 것을 포함하고, 여기서, w1은 제1 가중치이고, p1은 제1 확률 업데이트 레이트에 기초한 업데이트된 제1 누적 분포 함수의 어레이이고, w2는 제2 가중치이고, p2는 제2 확률 업데이트 레이트에 기초한 업데이트된 제2 누적 분포 함수의 어레이이다.
방법(1800)에 관한 일부 구현예에서, 제1 가중치 및 제2 가중치는 같거나; 제1 가중치 및 제2 가중치는 상이하고 사전-정의된다.
방법(1800)에 관한 일부 구현예에서, K개의 확률 업데이트 레이트 중의 하나는 를 포함하고, 여기서, A, B, C, 및 D는 사전-정의된 모델 파라미터이다.
방법(1800)에 관한 일부 구현예에서, K개의 확률 업데이트 레이트 중의 하나는 를 포함하고, K개의 확률 업데이트 레이트 중의 다른 것은 를 포함하고, 여기서, A, B, C, D, 및 E는 사전-정의된 모델 파라미터이고, A 및 E는 상이하다. 일부 구현예에서, A, B, C, D, 및 E는 양의 정수이다.
방법(1800)에 관한 일부 구현예에서, 사전-정의된 함수 파라미터는 다음: 비디오 파라미터 세트(VPS), 픽처 파라미터 세트(PPS), 시퀀스 파라미터 세트(SPS), 적응 파라미터 세트(APS), 픽처 헤더, 프레임 헤더, 슬라이스 헤더, 타일 헤더, 또는 코딩 트리 유닛(CTU) 헤더 중의 적어도 하나를 포함하는 하이-레벨 신택스로부터 획득된다.
하나의 비-제한적인 예에 대하여, 확률 업데이트 레이트 는 count 및 M의 함수 일 수 있고, 여기서, count는 디코딩 동안에 비트스트림을 파싱할 때, 연관된 심볼/컨텍스트에 대한 출현 횟수이거나, 인코딩 동안에 신택스 엘리먼트의 시퀀스에 대응하는 데이터를 코딩할 때, 연관된 심볼/컨텍스트에 대한 출현 횟수이고; M은 연관된 신택스/컨텍스트에 대한 상이한 심볼 값의 수를 의미한다. 함수 은 상이한 신택스/컨텍스트에 대하여 상이할 수 있다.
일부 구현예에서, 함수 이고, A, B, C, 및 D는 어느 신택스/컨텍스트가 선택되고 있는지에 종속되는 사전-정의된 함수 파라미터이고, 는 함수 파라미터로서 D를 갖는 M의 함수이다. 의 예는 를 포함하지만, 이것으로 제한되지 않는다. 일부 구현예에서, A, B, C, 및/또는 D는 양의 정수이다. 일부 구현예에서, count, M, A, B, C, 및 D의 값에 대한 제한이 있을 수 있어서, 는 15 미만 및/또는 15와 같다. 일부 구현예에서, A, B, C, 및 D의 값은 타일 또는 프레임의 인코딩의 시작 시에 초기화된다. 일부 구현예에서, A, B, C, 및 D는 양의 정수이다.
일부 구현예에서, 이고, A, B, C, D, 및 E는 어느 신택스/컨텍스트가 선택되고 있는지에 종속되는 사전-정의된 함수 파라미터이다. 는 함수 파라미터로서 E를 갖는 M의 함수이다. 의 예는 를 포함하지만, 이것으로 제한되지 않는다. 일부 구현예에서, A, B, C, 및 D의 값은 타일 또는 프레임의 인코딩의 시작 시에 초기화된다. 일부 구현예에서, A, B, C, D, 및 E는 양의 정수이다.
일부 구현예에서, 함수 이고, A 및 B는 어느 신택스/컨텍스트가 선택되고 있는지에 종속되는 사전-정의된 모델 파라미터이고, LUT(count)는 인덱스로서 count를 이용하는 룩업 테이블이고, 이 룩업 테이블의 엔트리는 또한, 어느 신택스/컨텍스트가 선택되고 있는지에 종속될 수 있다.
일부 구현예에서, 위에서와 같이 정의된 함수 파라미터의 값은, VPS, PPS, SPS, APS, 픽처/프레임 헤더, 슬라이스 헤더, 타일 헤더, 또는 CTU-헤더를 포함하지만 이것으로 제한되지 않는 하이-레벨 신택스/컨텍스트에서 특정될 수 있다.
일부 구현예에서, 확률은 상이한 확률 업데이트 레이트 를 이용하여 도출되는 다수의(예컨대, N) 확률의 가중화된 합으로서 업데이트될 수 있는 반면, 각각의 확률 업데이트 레이트 는 count 및 M의 함수 이고, 여기서, count는 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수이고, M은 연관된 신택스/컨텍스트에 대한 상이한 심볼 값의 수를 의미한다.
일부 구현예에서, 확률은 N개의 확률의 가중화된 합으로서 업데이트되고, 비-제한적인 예에 대하여, N은 2와 같고, 2개의 확률( 및 )은 각각 상이한 확률 업데이트 레이트 및 을 이용하여 도출될 수 있다. 일부 구현예에서, 가중치는 같다. 일부 구현예에서, 가중치는 같지 않고 사전-정의된다.
일부 구현예에서, 확률은 다수의(예컨대, N) 확률의 가중화된 합으로서 업데이트되고, 확률 중의 하나는 인 확률 업데이트 레이트를 이용하여 도출되고, A, B, C, 및 D는 어느 신택스/컨텍스트가 선택되고 있는지에 종속될 수 있는 사전-정의된 모델 파라미터이다. 일부 구현예에서, 다수의(예컨대, N) 확률의 또 다른 확률(또는 다른 확률)은 위에서 설명된 구현예의 임의의 함수일 수 있다.
일부 구현예에서, 확률은 다수의(예컨대, N) 확률의 가중화된 합으로서 업데이트되고, 확률 중의 하나는 인 확률 업데이트 레이트를 이용하여 도출되고, 또 다른 확률은 인 확률 업데이트 레이트를 이용하여 도출되고, A'은 A와는 상이한 사전-정의된 모델 파라미터이다. 일부 구현예에서, 다수의(예컨대, N) 확률의 또 다른 확률(또는 다른 확률)은 위에서 설명된 구현예의 임의의 함수일 수 있다.
일부 구현예에서, 함수 은 상이한 신택스/컨텍스트에 대하여 상이하다.
일부 구현예에서, 위에서 설명된 다양한 구현예에서의 함수 파라미터 및/또는 가중화 파라미터의 값은, VPS, PPS, SPS, APS, 픽처/프레임 헤더, 슬라이스 헤더, 타일 헤더, 또는 CTU-헤더를 포함하지만 이것으로 제한되지 않는 하이-레벨 신택스/컨텍스트에서 특정될 수 있다.
본 개시내용에서 설명된 다양한 실시예 및/또는 구현예는 별도로 이용될 수 있거나 임의의 순서로 조합될 수 있다. 추가로, 이 실시예 및/또는 구현예의 부분, 전부, 또는 임의의 부분적 또는 전체적 조합은 인코더 및/또는 디코더의 부분으로서 구체화될 수 있고, 하드웨어 및/또는 소프트웨어로 구현될 수 있다. 예를 들어, 이들은 전용 프로세싱 회로부(예컨대, 하나 이상의 집적 회로)에서 하드 코딩될 수 있다. 하나의 다른 예에서, 이들은 비-일시적 컴퓨터-판독가능 매체 내에 저장되는 프로그램을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 또한, 방법(또는 실시예)의 각각, 인코더, 및 디코더는 프로세싱 회로부(예컨대, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 하나의 예에서, 하나 이상의 프로세서는 비-일시적 컴퓨터-판독가능 매체 내에 저장되는 프로그램을 실행한다. 개시내용에서의 실시예는 루마 블록 또는 크로마 블록에 적용될 수 있고, 크로마 블록에서는, 실시예가 하나 초과의 컬러 컴포넌트에 별도로 적용될 수 잇거나, 하나 초과의 컬러 컴포넌트에 함께 적용될 수 있다.
위에서 설명된 기법은 컴퓨터-판독가능 명령을 이용하고 하나 이상의 컴퓨터-판독가능 매체 내에 물리적으로 저장된 컴퓨터 소프트웨어로서 구현될 수 있다. 예를 들어, 도 19는 개시된 발명 요지의 어떤 실시예를 구현하기 위하여 적당한 컴퓨터 시스템(2000)을 도시한다.
컴퓨터 소프트웨어는, 하나 이상의 컴퓨터 중앙 프로세싱 유닛(CPU : central processing unit), 그래픽 프로세싱 유닛(GPU : Graphics Processing Unit) 등에 의해 직접적으로, 또는 해독, 마이크로-코드 실행 등을 통해 실행될 수 있는 명령을 포함하는 코드를 생성하기 위하여 어셈블리(assembly), 컴파일링(compilation), 링크(linking) 등의 대상이 될 수 있는 임의의 적당한 머신 코드 또는 컴퓨터 언어를 이용하여 코딩될 수 있다.
명령은 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하는 다양한 유형의 컴퓨터 또는 그 컴포넌트 상에서 실행될 수 있다.
컴퓨터 시스템(2000)에 대하여 도 20에서 도시된 컴포넌트는 본질적으로 예시적이고, 본 개시내용의 실시예를 구현하는 컴퓨터 소프트웨어의 이용 또는 기능성의 범위에 대한 임의의 제한을 제안하도록 의도되지는 않는다. 컴포넌트의 구성은 컴퓨터 시스템(2000)의 예시적인 실시예에서 예시된 컴포넌트의 임의의 하나 또는 그 조합에 관련되는 임의의 종속성 또는 요건을 가지는 것으로서 해독되지 않아야 한다.
컴퓨터 시스템(2000)은 어떤 인간 인터페이스 입력 디바이스를 포함할 수 있다. 이러한 인간 인터페이스 입력 디바이스는 예를 들어, (키스트로크(keystroke), 스와이프(swipe), 데이터 글러브(data glove) 이동과 같은) 촉각적 입력, (보이스, 클랩핑(clapping)과 같은) 오디오 입력, (제스처(gesture)와 같은) 시각적 입력, 후각적 입력(도시되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 인간 인터페이스 디바이스는 또한, (음성, 음악, 주변 사운드와 같은) 오디오, (스캐닝된 이미지, 스틸 이미지 카메라로부터 획득된 사진 이미지와 같은) 이미지, (2 차원 비디오, 입체적 비디오를 포함하는 3 차원 비디오와 같은) 비디오와 같은, 인간에 의한 지각적 입력에 반드시 직접적으로 관련되지 않은 어떤 미디어를 캡처하기 위하여 이용될 수 있다.
입력 인간 인터페이스 디바이스는 키보드(2001), 마우스(2002), 트랙패드(2003), 터치 스크린(2010), 데이터-글러브(도시되지 않음), 조이스틱(2005), 마이크로폰(2006), 스캐너(2007), 카메라(2008) 중의 하나 이상(각각의 도시된 것의 오직 하나)을 포함할 수 있다.
컴퓨터 시스템(2000)은 또한, 어떤 인간 인터페이스 출력 디바이스를 포함할 수 있다. 이러한 인간 인터페이스 출력 디바이스는 예를 들어, 촉각적 출력, 음, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각을 자극하는 것일 수 있다. 이러한 인간 인터페이스 출력 디바이스는 촉각적 출력 디바이스(예를 들어, 터치-스크린(2010), 데이터-글로브(도시되지 않음), 또는 조이스틱(2005)에 의한 촉각적 피드백이지만, 입력 디바이스로서 역할을 하지 않는 촉각적 피드백 디바이스가 또한 있을 수 있음), (스피커(2009), 헤드폰(도시되지 않음)과 같은) 오디오 출력 디바이스, (각각이 터치-스크린 입력 능력을 갖거나 갖지 않고, 각각이 촉각적 피드백 능력을 갖거나 갖지 않고, 그 일부는 입체적 출력, 가상 현실 안경(도시되지 않음), 홀로그래픽 디스플레이, 및 연기 탱크(smoke tank)(도시되지 않음)와 같은 수단을 통해 2 차원 시각적 출력 또는 3 차원 초과 출력을 출력하는 것이 가능할 수 있는, CRT 스크린, LCD 스크린, 플라즈마 스크린, OLED 스크린을 포함하기 위한 스크린(2010)과 같은) 시각적 출력 디바이스, 및 프린터(도시되지 않음)를 포함할 수 있다.
컴퓨터 시스템(2000)은 또한, CD/DVD 또는 유사한 매체(2021)를 갖는 CD/DVD ROM/RW(2020)를 포함하는 광학 매체, 썸-드라이브(thumb-drive)(2022), 분리가능 하드 드라이브 또는 솔리드 스테이트 드라이브(2023), 테이프 및 플로피 디스크(도시되지 않음)와 같은 레거시 자기 매체, 보안 동글(security dongle)(도시되지 않음)과 같은 특화된 ROM/ASIC/PLD 기반 디바이스 등과 같은 인간 액세스가능한 저장 디바이스 및 그 연관된 매체를 포함할 수 있다.
본 기술분야에서의 통상의 기술자는 또한, 현재 개시된 발명 요지와 관련하여 이용된 바와 같은 용어 "컴퓨터 판독가능 매체"가 송신 매체, 반송파, 또는 다른 일시적 신호를 망라하지 않는다는 것을 이해해야 한다.
컴퓨터 시스템(2000)은 또한, 하나 이상의 통신 네트워크(2055)에 대한 인터페이스(2054)를 포함할 수 있다. 네트워크는 예를 들어, 무선, 유선, 광학일 수 있다. 네트워크는 추가로, 로컬, 광역, 대도시, 차량 및 산업, 실시간, 내지연성(delay-tolerant) 등일 수 있다. 네트워크의 예는 이더넷(Ethernet), 무선 LAN, GSM, 3G, 4G, 5G, LTE 등을 포함하기 위한 셀룰러 네트워크, 케이블 TV, 위성 TV, 및 지상 방송 TV를 포함하기 위한 TV 유선 또는 무선 광역 디지털 네트워크, CANBus를 포함하기 위한 차량 및 산업 등과 같은 로컬 영역 네트워크를 포함한다. 어떤 네트워크는 (예를 들어, 컴퓨터 시스템(2000)의 USB 포트와 같은) 어떤 범용 데이터 포트 또는 주변 버스(2049)에 연결된 외부 네트워크 인터페이스 어댑터를 통상적으로 요구하고; 다른 것은 통상적으로, 이하에서 설명된 바와 같은 시스템 버스로의 연결(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스, 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스)에 의해 컴퓨터 시스템(2000)의 코어로 통합된다. 이 네트워크 중의 임의의 네트워크를 이용하여, 컴퓨터 시스템(2000)은 다른 엔티티와 통신할 수 있다. 이러한 통신은 단방향성 수신 단독(예를 들어, 방송 TV), 단방향성 전송-단독(예를 들어, 어떤 CANbus 디바이스로의 CANbus), 또는 예를 들어, 로컬 또는 광역 디지털 네트워크를 이용하는 다른 컴퓨터 시스템으로의 양방향성일 수 있다. 어떤 프로토콜 및 프로토콜 스택(protocol stack)은 위에서 설명된 바와 같은 그 네트워크 및 네트워크 인터페이스의 각각 상에서 이용될 수 있다.
전술한 인간 인터페이스 디바이스, 인간-액세스가능한 저장 디바이스, 및 네트워크 인터페이스는 컴퓨터 시스템(2000)의 코어(2040)에 연결될 수 있다.
코어(2040)는 하나 이상의 중앙 프로세싱 유닛(CPU : Central Processing Unit)(2041), 그래픽 프로세싱 유닛(GPU : Graphics Processing Unit)(2042), 필드 프로그래밍가능 게이트 어레이(FPGA : Field Programmable Gate Area)의 형태인 특화된 프로그래밍가능 프로세싱 유닛(2043), 어떤 태스크를 위한 하드웨어 가속기(2044), 그래픽 어댑터(2050) 등을 포함할 수 있다. 이 디바이스는 판독-전용 메모리(ROM : Read-only memory)(2045), 랜덤-액세스 메모리(2046), 내부 비-사용자 액세스가능한 하드 드라이브와 같은 내부 대용량 스토리지, SSD(2047) 등과 함께, 시스템 버스(2048)를 통해 접속될 수 있다. 일부 컴퓨터 시스템에서, 시스템 버스(2048)는 추가적인 CPU, GPU 등에 의한 확장을 가능하게 하기 위하여 하나 이상의 물리적 플러그의 형태로 액세스가능할 수 있다. 주변 디바이스는 직접적으로 코어의 시스템 버스(2048)에, 또는 주변 버스(2049)를 통해 연결될 수 있다. 예에서, 스크린(2010)은 그래픽 어댑터(2050)에 접속될 수 있다. 주변 버스를 위한 아키텍처는 PCI, USB 등을 포함한다.
CPU(2041), GPU(2042), FPGA(2043), 및 가속기(2044)는 전술한 컴퓨터 코드를 조합으로 구성할 수 있는 어떤 명령을 실행할 수 있다. 그 컴퓨터 코드는 ROM(2045) 또는 RAM(2046) 내에 저장될 수 있다. 과도적 데이터는 또한, RAM(2046) 내에 저장될 수 있는 반면, 영구적 데이터는 예를 들어, 내부 대용량 스토리지(2047) 내에 저장될 수 있다. 메모리 디바이스 중의 임의의 것에 대한 고속 저장 및 인출은 하나 이상의 CPU(2041), GPU(2042), 대용량 스토리지(2047), ROM(2045), RAM(2046) 등과 밀접하게 연관될 수 있는 캐시 메모리의 이용을 통해 가능하게 될 수 있다.
컴퓨터 판독가능 매체는 다양한 컴퓨터-구현된 동작을 수행하기 위하여 그 상에서 컴퓨터 코드를 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위하여 특수하게 설계되고 구성된 것일 수 있거나, 이들은 컴퓨터 소프트웨어 기술분야에서 통상의 기술자에게 널리 공지되고 이용가능한 종류일 수 있다.
비-제한적인 예로서, 아키텍처(2000) 및 구체적으로 코어(2040)를 가지는 컴퓨터 시스템은 (CPU, GPU, FPGA, 가속기 등을 포함하는) 프로세서(들)가 하나 이상의 유형의 컴퓨터-판독가능 매체 내에 내장된 소프트웨어를 실행하는 결과로서, 기능성을 제공할 수 있다. 이러한 컴퓨터-판독가능 매체는 위에서 도입된 바와 같은 사용자-액세스가능한 대용량 스토리지 뿐만 아니라, 코어-내부 대용량 스토리지(2047) 또는 ROM(2045)과 같은, 비-일시적 본질인 코어(2040)의 어떤 스토리지와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예를 구현하는 소프트웨어는 이러한 디바이스 내에 저장될 수 있고 코어(2040)에 의해 실행될 수 있다. 컴퓨터-판독가능 매체는 특정한 필요성에 따라, 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(2040) 및 구체적으로, (CPU, GPU, FPGA 등을 포함하는) 그 안의 프로세서로 하여금, RAM(2046) 내에 저장된 데이터 구조를 정의하는 것, 및 소프트웨어에 의해 정의된 프로세스에 따라 이러한 데이터 구조를 수정하는 것을 포함하는, 본 명세서에서 설명된 특정한 프로세스 또는 특정한 프로세스의 특정한 부분을 실행하게 할 수 있다. 추가적으로 또는 대안으로서, 컴퓨터 시스템은 본 명세서에서 설명된 특정한 프로세스 또는 특정한 프로세스의 특정한 부분을 실행하기 위하여 소프트웨어 대신에 또는 소프트웨어와 함께 동작할 수 있는, 회로(예를 들어, 가속기(2044))에서 와이어링되거나 또는 구체화된 로직의 결과로서의 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는 로직을 망라할 수 있고, 적절할 경우에 그 반대도 마찬가지이다. 컴퓨터-판독가능 매체에 대한 참조는 실행을 위한 소프트웨어를 저장하는 (집적 회로(IC : integrated circuit)와 같은) 회로, 실행을 위한 로직을 구체화하는 회로, 또는 적절할 경우에 둘 모두를 망라할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적당한 조합을 망라한다.
특정한 발명은 예시적인 실시예를 참조하여 설명되었지만, 이 설명은 제한적으로 되도록 의도되지 않는다. 발명의 예시적인 실시예 및 추가적인 실시예의 다양한 수정은 이 설명으로부터 본 기술분야에서의 통상의 기술자에게 분명할 것이다. 본 기술분야에서의 통상의 기술자는 본 발명의 사상 및 범위로부터 이탈하지 않으면서, 이러한 다양한 다른 수정이 본 명세서에서 예시되고 설명된 예시적인 실시예에 대해 행해질 수 있다는 것을 용이하게 인식할 것이다. 그러므로, 첨부된 청구항은 임의의 이러한 수정 및 대안적인 실시예를 포괄할 것으로 고려된다. 예시 내의 어떤 비율은 과장될 수도 있는 반면, 다른 비율이 최소화될 수 있다. 따라서, 개시내용 및 도면은 한정적인 것이 아니라 예시적인 것으로서 간주되어야 한다.

Claims (22)

  1. 비디오 디코딩에서의 멀티-심볼 산술 코딩을 위한 방법으로서,
    명령을 저장하는 메모리, 및 상기 메모리와 통신하는 프로세서를 포함하는 디바이스에 의해, 코딩된 비디오 비트스트림을 수신하는 단계;
    상기 디바이스에 의해, 누적 분포 함수의 어레이 및 대응하는 M개의 심볼을 획득하는 단계 - M은 1 초과인 정수임 -; 및
    각각의 추출된 심볼에 대하여, 상기 디바이스에 의해, 적어도 하나의 확률 업데이트 레이트에 기초하여 상기 추출된 심볼에 따라 상기 누적 분포 함수의 어레이를 업데이트함으로써, 그리고
    상기 디바이스에 의해, 상기 업데이트된 누적 분포 함수의 어레이에 기초하여, 다음 심볼을 추출하기 위하여 상기 코딩된 비디오 비트스트림에 대해 산술 디코딩을 계속함으로써,
    상기 디바이스에 의해, 상기 누적 분포 함수의 어레이에 기초하여, 적어도 하나의 심볼을 추출하기 위하여 상기 코딩된 비디오 비트스트림에 대해 산술 디코딩을 수행하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 적어도 하나의 확률 업데이트 레이트는 하나의 확률 업데이트 레이트로 이루어지고,
    상기 하나의 확률 업데이트 레이트는 함수 f(N, M)을 포함하고, 여기서, N은 상기 코딩된 비디오 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수인, 방법.
  3. 제2항에 있어서,
    상기 함수 f(N, M)은 를 포함하고, 여기서, A, B, C, 및 D는 사전-정의된 함수 파라미터이고, g(M, D)는 함수 파라미터로서 D를 갖는 M의 함수인, 방법.
  4. 제3항에 있어서,
    g(M, D)는 를 포함하는, 방법.
  5. 제3항에 있어서,
    상기 사전-정의된 함수 파라미터는 타일 또는 프레임을 디코딩하기 위하여 초기화되는, 방법.
  6. 제3항에 있어서,
    상기 사전-정의된 함수 파라미터는 다음: 비디오 파라미터 세트(VPS : video parameter set), 픽처 파라미터 세트(PPS : picture parameter set), 시퀀스 파라미터 세트(SPS : sequence parameter set), 적응 파라미터 세트(APS : adaptation parameter set), 픽처 헤더, 프레임 헤더, 슬라이스 헤더, 타일 헤더, 또는 코딩 트리 유닛(CTU : coding tree unit) 헤더 중의 적어도 하나를 포함하는 하이-레벨 신택스(high-level syntax)로부터 획득되는, 방법.
  7. 제2항에 있어서,
    상기 함수 f(N, M)은 를 포함하고, 여기서, A, B, C, D, 및 E는 사전-정의된 함수 파라미터이고, g(M, E)는 함수 파라미터로서 E를 갖는 M의 함수인, 방법.
  8. 제2항에 있어서,
    상기 함수 f(N, M)은 를 포함하고, 여기서, A 및 B는 사전-정의된 함수 파라미터이고, LUT(N)은 인덱스로서 N을 갖는 룩업 테이블(look-up table)이고, g(M, B)는 함수 파라미터로서 B를 갖는 M의 함수인, 방법.
  9. 제1항에 있어서,
    상기 적어도 하나의 확률 업데이트 레이트는 K개의 확률 업데이트 레이트를 포함하고, K는 1 초과인 정수이고,
    각각의 확률 업데이트 레이트는 함수 f(N, M)을 포함하고, 여기서, N은 상기 코딩된 비디오 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수이고,
    상기 적어도 하나의 확률 업데이트 레이트에 기초하여 상기 추출된 심볼에 따라 상기 누적 분포 함수의 어레이를 업데이트하는 것은,
    대응하는 K개의 확률 업데이트 레이트에 기초하여 K개의 누적 분포 함수의 어레이를 업데이트하는 것, 및
    상기 누적 분포 함수의 어레이를 상기 업데이트된 K개의 누적 분포 함수의 어레이의 가중화된 합으로서 업데이트하는 것
    을 포함하는, 방법.
  10. 제9항에 있어서,
    K는 2이고,
    상기 누적 분포 함수의 어레이를 상기 업데이트된 K개의 누적 분포 함수의 어레이의 가중화된 합으로서 업데이트하는 것은,
    상기 누적 분포 함수의 어레이를 w1*p1+w2*p2로서 업데이트하는 것을 포함하고, 여기서, w1은 제1 가중치이고, p1은 제1 확률 업데이트 레이트에 기초한 업데이트된 제1 누적 분포 함수의 어레이이고, w2는 제2 가중치이고, p2는 제2 확률 업데이트 레이트에 기초한 업데이트된 제2 누적 분포 함수의 어레이인, 방법.
  11. 제10항에 있어서,
    상기 제1 가중치 및 상기 제2 가중치는 같거나,
    상기 제1 가중치 및 상기 제2 가중치는 상이하고 사전-정의되는, 방법.
  12. 제9항에 있어서,
    상기 K개의 확률 업데이트 레이트 중의 하나는 를 포함하고, 여기서, A, B, C, 및 D는 사전-정의된 모델 파라미터인, 방법.
  13. 제9항에 있어서,
    상기 K개의 확률 업데이트 레이트 중의 하나는 를 포함하고,
    상기 K개의 확률 업데이트 레이트 중의 다른 것은 를 포함하고,
    여기서, A, B, C, D, 및 E는 사전-정의된 모델 파라미터이고, A 및 E는 상이한, 방법.
  14. 제13항에 있어서,
    상기 사전-정의된 함수 파라미터는 다음: 비디오 파라미터 세트(VPS), 픽처 파라미터 세트(PPS), 시퀀스 파라미터 세트(SPS), 적응 파라미터 세트(APS), 픽처 헤더, 프레임 헤더, 슬라이스 헤더, 타일 헤더, 또는 코딩 트리 유닛(CTU) 헤더 중의 적어도 하나를 포함하는 하이-레벨 신택스로부터 획득되는, 방법.
  15. 비디오 디코딩에서의 멀티-심볼 산술 코딩을 위한 장치로서,
    명령을 저장하는 메모리; 및
    상기 메모리와 통신하는 프로세서
    를 포함하고, 상기 프로세서가 상기 명령을 실행할 때, 상기 프로세서는, 상기 장치로 하여금,
    코딩된 비디오 비트스트림을 수신하게 하고,
    누적 분포 함수의 어레이 및 대응하는 M개의 심볼을 획득하게 하고 - M은 1 초과인 정수임 -,
    각각의 추출된 심볼에 대하여, 적어도 하나의 확률 업데이트 레이트에 기초하여 상기 추출된 심볼에 따라 상기 누적 분포 함수의 어레이를 업데이트함으로써, 그리고
    상기 업데이트된 누적 분포 함수의 어레이에 기초하여, 다음 심볼을 추출하기 위하여 상기 코딩된 비디오 비트스트림에 대해 산술 디코딩을 계속함으로써,
    상기 누적 분포 함수의 어레이에 기초하여, 적어도 하나의 심볼을 추출하기 위하여 상기 코딩된 비디오 비트스트림에 대해 산술 디코딩을 수행하게 하도록
    구성되는, 장치.
  16. 제15항에 있어서,
    상기 적어도 하나의 확률 업데이트 레이트는 하나의 확률 업데이트 레이트를 포함하고,
    상기 하나의 확률 업데이트 레이트는 함수 f(N, M)을 포함하고, 여기서, N은 상기 코딩된 비디오 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수인, 장치.
  17. 제16항에 있어서,
    상기 함수 f(N, M)은 를 포함하고, 여기서, A, B, C, 및 D는 사전-정의된 함수 파라미터이고, g(M, D)는 함수 파라미터로서 D를 갖는 M의 함수인, 장치.
  18. 제16항에 있어서,
    상기 함수 f(N, M)은 를 포함하고, 여기서, A, B, C, D, 및 E는 사전-정의된 함수 파라미터이고, g(M, E)는 함수 파라미터로서 E를 갖는 M의 함수인, 장치.
  19. 제15항에 있어서,
    상기 적어도 하나의 확률 업데이트 레이트는 K개의 확률 업데이트 레이트를 포함하고, K는 1 초과인 정수이고,
    각각의 확률 업데이트 레이트는 함수 f(N, M)을 포함하고, 여기서, N은 상기 코딩된 비디오 비트스트림을 파싱할 때, 연관된 심볼에 대한 출현 횟수이고,
    상기 적어도 하나의 확률 업데이트 레이트에 기초하여 상기 추출된 심볼에 따라 상기 누적 분포 함수의 어레이를 업데이트하는 것은,
    대응하는 K개의 확률 업데이트 레이트에 기초하여 K개의 누적 분포 함수의 어레이를 업데이트하는 것, 및
    상기 누적 분포 함수의 어레이를 상기 업데이트된 K개의 누적 분포 함수의 어레이의 가중화된 합으로서 업데이트하는 것
    을 포함하는, 장치.
  20. 명령을 저장하는 비-일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령이 프로세서에 의해 실행될 때, 상기 명령은, 상기 프로세서로 하여금,
    코딩된 비디오 비트스트림을 수신하게 하고,
    누적 분포 함수의 어레이 및 대응하는 M개의 심볼을 획득하게 하고 - M은 1 초과인 정수임 -,
    각각의 추출된 심볼에 대하여, 적어도 하나의 확률 업데이트 레이트에 기초하여 상기 추출된 심볼에 따라 상기 누적 분포 함수의 어레이를 업데이트함으로써, 그리고
    상기 업데이트된 누적 분포 함수의 어레이에 기초하여, 다음 심볼을 추출하기 위하여 상기 코딩된 비디오 비트스트림에 대해 산술 디코딩을 계속함으로써,
    상기 누적 분포 함수의 어레이에 기초하여, 적어도 하나의 심볼을 추출하기 위하여 상기 코딩된 비디오 비트스트림에 대해 산술 디코딩을 수행하게 하도록
    구성되는, 비-일시적 컴퓨터 판독가능 저장 매체.
  21. 비디오 디코딩에서의 멀티-심볼 산술 코딩을 위한 장치로서,
    명령을 저장하는 메모리; 및
    상기 메모리와 통신하는 프로세서
    를 포함하고, 상기 프로세서가 상기 명령을 실행할 때, 상기 프로세서는, 상기 장치로 하여금, 제4항, 제5항, 제6항, 제8항, 제10항, 제11항, 제12항, 제13항, 및 제14항 중 어느 한 항에 따른 상기 방법을 수행하게 하도록 구성된, 장치.
  22. 명령을 저장하는 비-일시적 컴퓨터 판독가능 저장 매체로서,
    상기 명령이 프로세서에 의해 실행될 때, 상기 명령은, 상기 프로세서로 하여금, 제2항 내지 제14항 중 어느 한 항에 따른 상기 방법을 수행하게 하도록 구성되는, 비-일시적 컴퓨터 판독가능 저장 매체.
KR1020237036264A 2022-02-03 2022-07-27 멀티-심볼 산술 코딩을 위한 방법, 디바이스, 및 저장 매체 KR20230158118A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202263306386P 2022-02-03 2022-02-03
US63/306,386 2022-02-03
US17/869,964 2022-07-21
US17/869,964 US20230247206A1 (en) 2022-02-03 2022-07-21 Methods, devices, and storage medium for multi-symbol arithmetic coding
PCT/US2022/038477 WO2023149923A1 (en) 2022-02-03 2022-07-27 Methods, devices, and storage medium for multi-symbol arithmetic coding

Publications (1)

Publication Number Publication Date
KR20230158118A true KR20230158118A (ko) 2023-11-17

Family

ID=87432929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237036264A KR20230158118A (ko) 2022-02-03 2022-07-27 멀티-심볼 산술 코딩을 위한 방법, 디바이스, 및 저장 매체

Country Status (5)

Country Link
US (1) US20230247206A1 (ko)
JP (1) JP2024515888A (ko)
KR (1) KR20230158118A (ko)
CN (1) CN117044204A (ko)
WO (1) WO2023149923A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003092169A1 (en) * 2002-04-26 2003-11-06 Ntt Docomo, Inc. Signal encoding method, signal decoding method, signal encoding device, signal decoding device, signal encoding program, and signal decoding program
CN107517384B (zh) * 2011-06-16 2020-06-30 Ge视频压缩有限责任公司 解码器、编码器、解码方法、编码方法以及存储介质
CN111684812B (zh) * 2017-12-06 2023-12-22 V-诺瓦国际有限公司 解码经编码二维数据流的方法及解码器
US11218737B2 (en) * 2018-07-23 2022-01-04 Google Llc Asymmetric probability model update and entropy coding precision
US20230085142A1 (en) * 2020-07-06 2023-03-16 Google Llc Efficient update of cumulative distribution functions for image compression
US20220086445A1 (en) * 2020-12-03 2022-03-17 Intel Corporation Methods, apparatus, and articles of manufacture for multi-symbol equiprobable mode entropy coding
US11595665B2 (en) * 2021-02-11 2023-02-28 Qualcomm Incorporated Upsampling reference pixels for intra-prediction in video coding
US20230010869A1 (en) * 2021-06-30 2023-01-12 Qualcomm Incorporated Signaled adaptive loop filter with multiple classifiers in video coding
US20230224464A1 (en) * 2022-01-10 2023-07-13 Qualcomm Incorporated Context adaptive binary arithmetic coding (cabac) probability estimation for video coding
US20240129473A1 (en) * 2023-11-01 2024-04-18 Iole Moccagatta Probability estimation in multi-symbol entropy coding

Also Published As

Publication number Publication date
JP2024515888A (ja) 2024-04-10
US20230247206A1 (en) 2023-08-03
WO2023149923A1 (en) 2023-08-10
CN117044204A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
US10638161B2 (en) Methods and apparatus for most probable mode derivation
US20230156182A1 (en) Joint signaling method for motion vector difference
US20230283796A1 (en) Determining applicability of intra block copy in semi-decoupled partitioning
US20230099329A1 (en) Deriving offsets in cross-component transform coefficient level reconstruction
US11979596B2 (en) Joint coding for adaptive motion vector difference resolution
US20220321909A1 (en) Harmonized design between multiple reference line intra prediction and transform partitioning
KR20230124072A (ko) 단일 참조 시그널링에 의한 도출된 모션 벡터
US11563977B2 (en) Method and apparatus for video coding
KR20230133351A (ko) 모션 벡터 차이의 적응형 해상도와 모션 벡터-관련파라미터들의 시그널링/도출 사이의 상호의존
US11252443B2 (en) Method and apparatus for video coding
WO2022186907A1 (en) Decoupled transform partitioning
WO2023282937A1 (en) Entropy coding for intra prediction modes
KR20230158118A (ko) 멀티-심볼 산술 코딩을 위한 방법, 디바이스, 및 저장 매체
US20220400275A1 (en) Zero Residual Flag Coding
US20220417547A1 (en) Skip transform flag coding
US20240146902A1 (en) Context Design for Coding and Decoding Syntax Elements in Inter Prediction Modes
KR20230162068A (ko) 산술 코딩을 위한 블록 레벨 윈도우 크기 업데이트
KR20230117598A (ko) 모션 벡터 차이의 공동 코딩
KR20230152747A (ko) 인트라 예측을 수행하기 위한 방법 및 디바이스, 그리고 컴퓨터 판독가능 매체
KR20240093604A (ko) 인터 예측 모드들에서 신택스 요소들을 코딩 및 디코딩하기 위한 컨텍스트 설계
WO2023069140A1 (en) Adaptive resolution for motion vector difference
WO2023096668A1 (en) Adaptive resolution for single-reference motion vector difference
KR20230145144A (ko) 모션 벡터 차이에 대한 적응형 해상도를 조정하기 위한 방식
KR20230159603A (ko) 다중 예측 모드에 기반한 교차 채널 예측
WO2023003596A1 (en) Cross-component transform coefficient level reconstruction

Legal Events

Date Code Title Description
A201 Request for examination