KR20230157321A

KR20230157321A - 집적화 버랙터 회로를 갖는 메타표면 안테나

Info

Publication number: KR20230157321A
Application number: KR1020237030014A
Authority: KR
Inventors: 모센 사제갈; 후세인 에스파라니; 카그다스 바렐; 세예드 모하마드 아민 모메니 하산 아바디; 텅 팜; 라이언 스티븐슨; 위톨드 텔러; 모하마드 란자바르니카; 폴 클라센
Original assignee: 카이메타 코퍼레이션
Priority date: 2021-03-01
Filing date: 2022-02-28
Publication date: 2023-11-16
Also published as: EP4302363A1; JP2024510409A; WO2022187154A1; TW202308226A; IL305257A

Abstract

집적화 버랙터 회로를 갖는 안테나가 개시된다. 안테나는 메타표면 안테나를 구비할 수 있다. 몇몇 실시예에 있어서, 안테나는 안테나 엘리먼트의 어레이를 구비하고, 각 안테나 엘리먼트는 아이리스와 아이리스의 일부를 가로질러 결합된 집적 회로(IC) 칩 상에 집적된 버랙터 다이오드를 구비한다. 안테나는 또한 복수의 트랜지스터를 구비할 수 있고, 각 트랜지스터는 하나의 버랙터 다이오드에 튜닝 전압을 제공하기 위해 안테나 엘리먼트의 어레이의 버랙터 다이오드 중 별개의 다이오드에 결합된다.

Description

집적화 버랙터 회로를 갖는 메타표면 안테나

본 출원은 2021년 3월 1일에 출원된 미국 가특허출원 제63/155,152호 및 발명의 명칭이 "집적화 버랙터 회로를 갖는 메타표면 안테나"인 2022년 2월 25일에 출원된 미국 비-가특허출원 제17/681,375호의 비-가출원이면서 그 이익을 주장하고, 그 전체가 참조로 통합된다.

본 발명의 실시예는 무선 통신에 관한 것으로; 특히, 본 발명의 실시예는 무선 주파수(RF) 방사 안테나 엘리먼트를 튜닝하기 위해 버랙터 다이오드 장치를 활용하는 무선 통신용 안테나에 관한 것이다.

메타표면 안테나는 최근 경량, 저비용, 및 평면 물리적 플랫폼으로부터 스티어링된 지향성 빔(steered, directive beams)을 발생시키기 위한 새로운 기술로 등장했다. 이러한 메타표면 안테나는, 예컨대 위성 통신과 같은 다수의 애플리케이션에서 최근에 이용되고 있다.

메타표면 안테나는 통신에 이용하기 위해 제어될 수 있는 빔을 생산하도록 피드파(feed wave)로부터 에너지를 선택적으로 결합시킬 수 있는 메타물질 안테나 엘리먼트를 구비할 수 있다. 이들 안테나는 저렴하고 제조하기 쉬운 하드웨어 플랫폼으로부터 위상 어레이 안테나와 비교할 수 있는 성능을 달성할 수 있다.

위상 어레이에 비해 간단한 엘리먼트를 이용하는 것에 의해, 메타표면의 동작이 더 쉽고 빠르다. 그러나, 이들 엘리먼트는 위상 어레이 아키텍처에 공통적인 위상 시프터 및 증폭기로 달성할 수 있는 것과 동일한 수준의 제어를 나타내지는 않는다. 메타표면 기반 안테나의 몇몇 구현은 어레이의 각 개별 엘리먼트의 크기와 위상 양쪽의 독립적 제어를 제공하지 않는다.

본 발명은 상기한 점을 감안하여 발명된 것으로, 집적화 버랙터 회로를 갖는 안테나를 제공함에 그 목적이 있다.

본 발명에 따른 안테나는 메타표면 안테나를 구비할 수 있다. 몇몇 실시예에 있어서, 안테나는 안테나 엘리먼트의 어레이를 구비하고, 각 안테나 엘리먼트는 아이리스와 아이리스의 일부를 가로질러 결합된 집적 회로(IC) 칩 상에 집적된 버랙터 다이오드를 구비한다. 안테나는 또한 복수의 트랜지스터를 구비할 수 있고, 각 트랜지스터는 하나의 버랙터 다이오드에 튜닝 전압을 제공하기 위해 안테나 엘리먼트의 어레이의 버랙터 다이오드 중 별개의 다이오드에 결합된다.

설명된 실시예 및 그 이점은 첨부된 도면과 함께 취해진 다음의 설명을 참조하여 가장 잘 이해될 수 있다. 이들 도면은 설명된 실시예의 사상 및 범위를 벗어나는 것 없이 당업자에 의해 설명된 실시예에 대해 이루어질 수 있는 형태 및 세부사항의 소정의 변경을 결코 제한하지는 않는다.
도 1은 단일 접합 구성(single junction configuration)의 일 실시예를 예시한다.
도 2는 집적화 정적 캐패시턴스(integrated static capacitance)를 갖는 단일 접합 다이오드 IC의 몇몇 실시예를 예시한다.
도 3은 집적화 정적 캐패시턴스와 집적화 트랜지스터를 갖는 단일 접합의 일 실시예를 예시한다.
도 4는 이중 접합 다이오드의 몇몇 실시예를 예시한다.
도 5는 집적화 버랙터/트랜지스터의 일 실시예를 예시한다.
도 6은 집적화 버랙터/트랜지스터/증폭기의 일 실시예를 예시한다.
도 7은 집적화 버랙터/트랜지스터/센서(예컨대, 전압 샘플링)의 일 실시예를 예시한다.
도 8은 안테나 제어 유닛(ACU; antenna control unit)의 몇몇 실시예를 예시한다.
도 9는 다이오드-TFT 어레이-아리리스 연결(diode-TFT array-iris connection)의 단면도이다.
도 10은 다이오드-TFT 어레이-아이리스 연결의 단면도이다.
도 11은 안테나의 안테나 엘리먼트를 제어하기 위해 버랙터 다이오드 장치를 이용하기 위한 프로세스의 몇몇 실시예의 흐름도이다.
도 12는 원통형 급전 홀로그래픽 방사 개구면 안테나(cylindrically fed holographic radial aperture antenna)의 일 실시예의 개략도를 예시한다.
도 13a는 접지 평면(ground plane) 및 재구성가능 공진기 층(reconfigurable resonator layer)을 포함하는 하나의 행의 안테나 엘리먼트의 사시도를 예시한다.
도 13b는 원통형 급전 안테나 구조체(cylindrically fed antenna structure)의 일 실시예의 측면도를 예시한다.
도 14는 유출 파(outgoing wave)를 갖는 안테나 시스템의 다른 실시예를 예시한다.
도 15는 안테나 엘리먼트에 대한 매트릭스 드라이브 회로(matrix drive circuitry)의 배치의 일 실시예를 예시한다.
도 16은 TFT 패키지의 일 실시예를 예시한다.
도 17은 동시 송신 및 수신 경로(simultaneous transmit and receive paths)를 갖춘 통신 시스템의 일 실시예의 블록도이다.

집적 회로(IC) 상에 집적된 버랙터 다이오드를 포함하는 안테나에 대한 방법 및 장치가 여기에 개시된다. 몇몇 실시예에 있어서, 여기에 개시된 버랙터 다이오드는 여러 레벨의 집적을 갖는 집적 회로(IC)로서 고려될 수 있다. 몇몇 실시예에 있어서, 각각 버랙터 다이오드를 갖는 하나 이상의 IC는 안테나 엘리먼트(예컨대, 무선 주파수(RF) 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등)를 갖는 안테나 개구면을 갖춘 메타표면 안테나에 집적된다. 이러한 경우에 있어서, IC는 안테나 엘리먼트의 RF 특성을 조정한다. 몇몇 실시예에 있어서, IC는 버랙터 다이오드에 튜닝 전압을 인가하기 위한 스위치로서 작용하는 하나 이상의 트랜지스터를 포함할 수 있다. 트랜지스터를 포함하는 것에 의해, 스위치가 IC에 집적됨에 따라 외부 트랜지스터(예컨대, 매트릭스 드라이브 트랜지스터, 직접 드라이브 트랜지스터)에 대한 필요성을 제거한다. 예컨대, 저항, 캐패시터 및 인덕터와 같은 다른 구성요소도 IC의 일부가 될 수 있다.

몇몇 실시예에 있어서, 센서가 버랙터에서 실제 전압의 모니터링을 허용하기 위해 IC에 통합된다. 이는 안테나 성능 문제를 해결하고 안테나의 현장 최적화를 개선하는데 도움이 된다. 몇몇 실시예에 있어서, 메타표면 어레이는 모든 단위 셀에서, 또는 대안적으로 어레이에 걸쳐 분포된 단위 셀의 서브세트에서만, 센서 기능을 갖는 다이오드를 갖는다. 단위 셀의 서브세트에서 센서 기능을 갖추는 것에 의해, 튜닝 및 센싱 회로의 복잡성이 낮게 유지될 수 있는 한편, 원하는 파라미터의 충분한 센싱을 허용한다. 몇몇 실시예에 있어서, 센서는 전압 샘플링 회로로 구현된다.

다른 구성에 있어서, 액티브 메타표면 안테나(active metasurface antenna)는 매트릭스 드라이브를 위한 집적화 트랜지스터뿐만 아니라 RF 증폭기로서 작용하는 트랜지스터 회로와 함께 이러한 IC를 이용한다. 이는 수신 경로에서의 중앙화 저잡음 블록 다운 컨버터(LNB)와 송신 경로에서의 전력 증폭기에 대한 필요성을 제거하는 액티브 메타표면을 생성한다.

메타표면 안테나의 메타표면 엘리먼트, 특히 메타표면 또는 메타물질 안테나의 튜닝가능 구성요소에 대한 개선된 설계가 여기서 다양한 실시예로 설명된다. 다양한 설계는 기판 상의 단위 셀 및 아이리스 개구부(iris openings)의 어레이를 위한 것이고, 아이리스 개구부의 공진 주파수를 튜닝하기 위해 버랙터로서 다이오드를 이용한다. 메타표면 안테나의 예는 발명의 명칭이 "넓은 튜닝가는 대역폭 방사형 라인 슬롯 안테나(Broad Tunable Bandwidth Radial Line Slot Antenna)"인 미국 특허 제10,892,553호에 설명되어 있다.

이하의 설명에 있어서, 많은 세부 사항이 본 발명의 보다 철저한 설명을 제공하기 위해 설명된다. 그러나, 당업자에게는 본 발명이 이들 구체적인 세부사항 없이 실행될 수 있다는 것이 명백할 것이다. 다른 경우에 있어서, 본 발명을 모호하게 하는 것을 회피하기 위해, 잘 알려진 구조 및 장치는 상세하게 보다는 블록도 형태로 도시된다.

여기서 설명된 실시예는 아래에 제공된 상세한 설명 및 본 발명의 다양한 실시예의 첨부 도면으로부터 보다 완전하게 이해될 것이지만, 이는 특정 실시예로 본 발명을 한정하는 것이 아니라 설명 및 이해만을 위한 것이다.

도 1은 단일 접합 구성의 일 실시예를 예시한다. 도 1을 참조하면, 본 실시예는 (슬롯 어레이 안테나의) 슬롯 안테나 엘리먼트와 집적된 버랙터 다이오드(110)를 이용한다. 다이오드(110)는 집적 회로(IC) 칩(120)의 일부이고 아이리스 슬롯(102)의 다른 측을 향하여 아이리스 슬롯(102)의 일측으로부터 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 또는 그렇지않으면 도전적으로 부착되는, RF 단자(113)에 결합된 일단을 갖는다. 다이오드(110)의 타단은 튜닝 전압을 인가하기 위해 외부 IC(120)인 정적 캐패시터(111)에 직렬로 결합된다. 일 실시예에 있어서, 정적 캐패시터(111)는, 예컨대 MIM(metal-insulator-metal) 또는 IDC(interdigital capacitor)와 같은 많은 여러 형태 중 하나로 실현된다.

다이오드(110)와 정적 캐패시터(111)의 직렬 회로는 안테나의 아이리스 슬롯(102)을 가로지르는 브릿지(bridge)를 형성한다. 바이어스 라인(103)은 IC 칩(120) 상의 패드(115)를 매개로 IC 칩(120)에 결합되고 버랙터 다이오드(110)에 튜닝 전압을 인가한다. 바이어스 라인(103)은 트랜지스터(112)로부터 캐패시터(111)와 다이오드(110)가 연결되는 패드(115)에 전압을 제공하도록 결합된다. 몇몇 실시예에 있어서, 전압은 안테나 엘리먼트(예컨대, RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등)에 전압을 구동하는데 이용되는 매트릭스 드라이브 회로의 일부인 트랜지스터(112)에 의해 제어 및 스위칭된다. 대안적으로, 트랜지스터(112)는 다이렉트 드라이브 회로(direct drive circuit)의 일부이다. 몇몇 실시예에 있어서, 정적 캐패시터(111) 및 트랜지스터(112)는 드라이브 회로를 포함하는 백플레인(backplane)의 일부이다. 박막 트랜지스터(TFT)가 트랜지스터(112)로서 이용될 수 있지만, 다른 형태의 트랜지스터(예컨대, 실리콘 트랜지스터, 갈륨-비소 트랜지스터 등)가 이용될 수도 있다.

RF 초크(121)는 RF 신호로부터 바이어스 라인(103) 상의 DC 전압을 격리한다. 몇몇 다른 실시예에 있어서, RF 초크(121)는 격리 저항(isolation resistor)을 구비한다. 몇몇 실시예에 있어서, RF 초크(121)는 격리 인덕터(isolation inductor)를 구비한다. 몇몇 실시예에 있어서, RF 초크(121)는 저역 통과 필터를 구비한다.

도 2는 집적화 정적 캐패시턴스를 갖는 단일 접합 다이오드 IC의 몇몇 실시예를 예시한다. 본 실시예는 안테나 백플레인으로부터 정적 캐패시터를 제거하고 이를 다이오드에 집적한다. 다이오드의 더 높은 분해능과 제조 정확도에 기인하여, 정적 캐패시턴스가 제조 중에 더 적은 허용오차로 생성될 수 있다. 바이어스 라인을 매개로 튜닝 전압을 공급하는 트랜지스터는 여전히 백플레인의 일부이다.

도 2를 참조하면, IC 칩(220)은 안테나의 아이리스 슬롯(102)을 가로질러 브릿지를 형성하기 위해 RF 단자(213A, 213B) 사이에서 직렬로 정적 캐패시터(211)에 결합된 버랙터 다이오드(210)를 포함한다. RF 단자(213A, 213B)는 아이리스 슬롯(102)의 일측으로부터 아이리스 슬롯(102) 타측으로 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 그렇지않으면 도전적으로 부착된다.

도 1과 유사하게, 바이어스 라인(103)은 IC 칩(220) 상의 패드(215)를 매개로 IC 칩(220)에 결합되고 버랙터 다이오드(210)에 튜닝 전압을 인가한다. 바이어스 라인(103)은 캐패시터(211)와 다이오드(210)가 연결되는 패드(215)에 트랜지스터(112)로부터의 전압을 제공하도록 결합된다. 몇몇 실시예에 있어서, 튜닝 전압은 안테나 엘리먼트(예컨대, RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등)에 전압을 구동하는데 이용되는 매트릭스 드라이브 회로의 일부인 트랜지스터(112)에 의해 제어 및 스위칭된다. 대안적으로, 트랜지스터(112)는 다이렉트 드라이브 회로의 일부이다. 박막 트랜지스터(TFT)가 트랜지스터(112)로서 이용될 수 있지만, 다른 형태의 트랜지스터(예컨대, 실리콘 트랜지스터, 갈륨-비소 트랜지스터 등)가 이용될 수도 있다.

RF 초크(221)는 RF 신호로부터 바이어스 라인(103)으로부터의 DC 전압을 격리한다. 몇몇 다른 실시예에 있어서, RF 초크(221)는 격리 저항을 구비한다. 몇몇 실시예에 있어서, RF 초크(221)는 격리 인덕터를 구비한다. 몇몇 실시예에 있어서, RF 초크(221)는 저역 통과 필터를 구비한다.

도 3은 집적화 정적 캐패시턴스 및 집적화 트랜지스터를 갖는 단일 접합의 일 실시예를 예시한다. 본 실시예는 도 2의 개념을 확장하고 트랜지스터가 버랙터 다이오드 IC 칩에 집적됨에 따라 트랜지스터를 갖는 백플레인에 대한 필요성을 제거한다. 몇몇 실시예에 있어서, 회로는 버랙터에 연결되는 홀드-업 캐패시터(hold-up capacitor)를 포함한다. 일 실시예에 있어서, 저항성 또는 도전성 전극이 단일 접합 회로와 트랜지스터를 연결하기 위해 이용된다.

도 3을 참조하면, IC 칩(320)은 안테나의 아이리스 슬롯(102)을 가로질러 브릿지를 형성하기 위해 RF 단자(313A, 313B) 사이에서 직렬로 정적 캐패시터(311)에 결합된 버랙터 다이오드(310)를 포함한다. RF 단자(313A, 313B)는 아이리스 슬롯(102)의 일측으로부터 아이리스 슬롯(102) 타측으로 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 그렇지않으면 도전적으로 부착된다.

IC 칩(320)은 IC 칩(320) 상의 패드(315)를 매개로 바이어스 라인(103)에 결합되는 트랜지스터(312)를 포함한다. 트랜지스터(312)는 바이어스 라인(103)으로부터 튜닝 전압을 수신하고 그를 캐패시터(311)와 다이오드(310)가 연결되는 접합부에 제공한다. 다른 형태의 트랜지스터(예컨대, 실리콘 트랜지스터, 갈륨-비소 트랜지스터 등)가 이용될 수도 있고 IC 칩(320)의 반도체 프로세싱을 기초로 하지만, 박막 트랜지스터(TFT)가 트랜지스터(312)로서 이용될 수 있다. 이러한 방식에 있어서, 트랜지스터(312)는 안테나 엘리먼트(예컨대, RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등)에 대해 전압을 구동하는 매트릭스 직접 구동 회로의 일부 또는 다이렉트 드라이브 회로의 일부로서 작용할 수 있다.

RF 초크(321)는 RF 신호로부터 바이어스 라인(103)으로부터의 DC 전압을 격리한다. 몇몇 다른 실시예에 있어서, RF 초크(321)는 격리 저항을 구비한다. 몇몇 실시예에 있어서, RF 초크(321)는 격리 인덕터를 구비한다. 몇몇 실시예에 있어서, RF 초크(321)는 저역 통과 필터를 구비한다.

몇몇 실시예에 있어서, 이중 접합/공통 캐소드 접근법(dual junction/common cathode approach)이 단일 접합 접근법 대신 이용된다. 이러한 경우에 있어서, 올바른 접합 설계에 따라, 본 구성은 단일 접합 접근 방식에서 야기될 수 있는 비-선형성을 완전하게 제거할 수 있다. 도 4 및 도 5는 이러한 형태의 이중 접합/공통 캐소드 접근법의 예이다.

도 4는 이중 접합 다이오드의 몇몇 실시예를 예시한다. 도 4를 참조하면, 몇몇 실시예에 있어서, IC 칩(420)은 2개의 다이오드를 갖고 안테나를 튜닝하기 위한 튜닝가능 캐패시터를 생성하기 위해 아이리스 슬롯(102)을 브릿징하도록 직렬로 2개의 접합 캐패시터를 집적하는 버랙터 다이오드 장치(410)를 포함한다. 일 실시예에 있어서, 다이오드는 공통 캐소드를 공유한다. IC 칩(420)은 또한 안테나의 아이리스 슬롯(102)을 가로질러 RF 전류를 위한 브릿지를 형성하기 위해 집적화 캐패시터를 갖는 2개의 다이오드의 직렬 연결에 결합된 2개의 RF 단자(413A, 413B)를 포함한다. RF 단자(413A, 413B)는 아이리스 슬롯(102)의 일측으로부터 아이리스 슬롯(102) 타측으로 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 그렇지않으면 도전적으로 부착된다. 2개의 접합부 사이의 연결 지점에서 튜닝 전압을 삽입하는 제3 단자인 패드(414)가 포함된다. 몇몇 실시예에 있어서, 전압은 백플레인의 일부인 트랜지스터(112) 및 드라이브 회로(예컨대, 매트릭스 드라이브 회로, 다이렉트 드라이브 회로 등)에 의해 제어 및 스위칭된다.

몇몇 실시예에 있어서, 홀드-업 캐패시터(도 4에는 도시되지 않았음)는 안테나의 백플레인의 일부로서 트랜지스터(112)에 부가하여 이용된다. 이는 아이리스 기판의 아이리스 금속층에 결합될 수 있다. 일 실시예에 있어서, 트랜지스터(112)는 TFT이다. 이중 접합 캐패시터를 갖는 아이리스는 훨씬 낮은 캐패시턴스 튜닝 비율을 갖는 다이오드를 필요로 한다. 단일 접합은 Ku-대역 또는 Ka-대역 안테나의 튜닝 대역폭을 커버하기 위해 약 1:8의 캐패시턴스 비율을 필요로 하는 반면, 이중 접합 실시예는 1:2 내지 1:3의 범위의 캐패시턴스 비율을 이용한다. 튜닝 비율의 감소는 다이오드의 Q-팩터를 크게 증가시킬 수 있고, 그에 의해 안테나 방사 효율을 향상시킨다.

도 5는 집적화 버랙터/트랜지스터의 일 실시예를 예시한다. 본 실시예는 도 4에서 상기한 이중 접합 회로를 확장하고 칩에 다이오드용 스위치로서 작용하는 트랜지스터를 집적한다. 트랜지스터 회로를 설계하는 여러 방법이 있다. 도 5에 예가 도시된다. 이 개념은 그들이 버랙터 다이오드 칩에 집적됨에 따라 튜닝 전압을 구동하기 위한 트랜지스터를 갖는 백플레인에 대한 필요성을 제거한다. 일 실시예에 있어서, 회로는 버랙터에 연결되는 홀드-업 캐패시터를 포함한다. 몇몇 실시예에 있어서, 저항성 또는 도전성 전극이 이중 접합 회로와 트랜지스터를 연결하기 위해 이용된다.

도 5를 참조하면, 일 실시예에 있어서, IC 칩(520)은 2개의 다이오드를 갖고 안테나를 튜닝하기 위한 튜닝가능 캐패시터를 생성하기 위해 아이리스 슬롯(102)을 브릿징하도록 직렬로 2개의 접합 캐패시터를 집적하는 버랙터 다이오드 장치(510)를 포함한다. 일 실시예에 있어서, 다이오드는 공통 캐소드를 공유한다. IC 칩(520)은 또한 안테나의 아이리스 슬롯(102)을 가로질러 RF 전류를 위한 브릿지를 형성하기 위해 집적화 캐패시터를 갖는 2개의 다이오드의 직렬 연결에 결합된 2개의 RF 단자(513A, 513B)를 포함한다. RF 단자(513A, 513B)는 아이리스 슬롯(102)의 일측으로부터 아이리스 슬롯(102) 타측으로 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 그렇지않으면 도전적으로 부착된다. 또한 IC 칩(520)의 일부인 트랜지스터(512)의 게이트에 튜닝 전압을 인가하는 제3 단자인 패드(514A)가 포함된다. 몇몇 실시예에 있어서, 튜닝 전압은 백플레인의 일부인 바이어스 라인(103) 및 드라이브 회로(예컨대, 매트릭스 드라이브 회로, 다이렉트 드라이브 회로 등)를 매개로 트랜지스터(512)의 게이트에 인가된다. 다른 단자인 패드(514B)가 도 15의 열 컨트롤러(1502)에 트랜지스터(512)의 소스를 결합시킨다. 트랜지스터(512)의 드레인은 캐패시터 및 RF 초크(521)와 직렬로 연결된다. RF 초크(521)의 단부는 RF 단자(513A)에 연결된다.

RF 초크(521)는 RF 신호로부터 바이어스 라인(103)으로부터의 DC 전압을 격리한다. 몇몇 다른 실시예에 있어서, RF 초크(521)는 격리 저항을 구비한다. 몇몇 실시예에 있어서, RF 초크(521)는 격리 인덕터를 구비한다. 몇몇 실시예에 있어서, RF 초크(521)는 저역 통과 필터를 구비한다.

도 6은 집적화 버랙터/트랜지스터/증폭기의 일 실시예를 예시한다. 본 실시예는 버랙터 다이오드 및 트랜지스터 회로와 함께, 다이오드 칩에 RF 증폭기를 집적한다. 증폭기는 슬롯 안테나 엘리먼트를 통해 수신되거나 송신된 신호를 증폭하기 위한 역할을 한다. 파(wave)가 슬롯 안테나 엘리먼트에 결합되면, 전류와 전압이 슬롯 안테나 엘리먼트에 유도되고, 이는 통해 지나가기 전에 증폭된다. 버랙터 다이오드는 슬롯 안테나 엘리먼트의 공진 주파수를 튜닝하는 것인 위에서 논의된 것과 동일한 기능을 갖는다. 이러한 실시예를 이용하면, 액티브 메타표면 안테나는 RF 체인에서 증폭기를 가질 필요가 없다. 더욱이, 증폭기의 집적은 버랙터에 의해 조정된 위상과 관계없이 송신된 전력의 진폭을 제어할 수 있다. 이는 안테나의 더 높은 성능을 초래하거나 어레이의 밀도를 감소시킬 수 있을 것이다.

도 6을 참조하면, IC 칩(620)은 안테나의 아이리스 슬롯(102)을 가로질러 브릿지를 형성하기 위해 RF 단자(613A, 613B) 사이에 직렬로 증폭기(617)에 결합된 버랙터 다이오드(610)를 포함한다. RF 단자(613A, 613B)는 아이리스 슬롯(102)의 일측으로부터 아이리스 슬롯(102) 타측으로 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 그렇지않으면 도전적으로 부착된다.

IC 칩(620)은 IC 칩(620) 상의 패드(614)를 매개로 바이어스 라인(103)에 결합되는 트랜지스터(612)를 포함한다. 트랜지스터(612)는 바이어스 라인(103)으로부터 튜닝 전압을 수신하고 그를 증폭기(617)와 다이오드(610)가 연결되는 접합부에 제공한다. 다른 형태의 트랜지스터(예컨대, 실리콘 트랜지스터, 갈륨-비소 트랜지스터 등)가 이용될 수도 있고 IC 칩(620)의 반도체 프로세싱을 기초로 하지만, 박막 트랜지스터(TFT)가 트랜지스터(612)로서 이용될 수 있다. 이러한 방식에 있어서, 트랜지스터(612)는 안테나 엘리먼트(예컨대, RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등)에 대해 전압을 구동하는 매트릭스 드라이브 회로의 일부 또는 다이렉트 드라이브 회로의 일부로서 작용할 수 있다.

RF 초크(621)는 트랜지스터(612)와, 다이오드(610)와 증폭기(617) 사이의 연결부 사이에 결합된다. RF 초크(621)는 RF 신호로부터 바이어스 라인(103)으로부터의 DC 전압을 격리한다. 몇몇 다른 실시예에 있어서, RF 초크(621)는 격리 저항을 구비한다. 몇몇 실시예에 있어서, RF 초크(621)는 격리 인덕터를 구비한다. 몇몇 실시예에 있어서, RF 초크(621)는 저역 통과 필터를 구비한다.

결합된 수신/송신 개구면(예컨대, 송신 및 수신 안테나 엘리먼트(예컨대, RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등) 양쪽을 갖춘 개구면)에 있어서, 증폭기는 이용 사례에 따라 수신 및 송신 양쪽 또는 그들 중 하나에 대해서만 메타표면에 집적될 수 있다.

여러 증폭기 클래스 및 아키텍처가, 네거티브 임피던스 변환기를 포함하는, 본 범주에 대해 구상 및 구현될 수 있다.

도 7은 집적화 버랙터/트랜지스터/센서(예컨대, 전압 샘플링)의 일 실시예를 예시한다. 본 실시예는 다이오드 상의 전압을 판독하기 위해 트랜지스터와 함께 다이오드 칩에 센서(예컨대, 전압 샘플링 회로 등)를 집적한다. 이는 환경 변화 또는 장치 특성의 변동을 기초로 구동 전압의 현장 교정을 허용할 것이다. 버랙터를 집적하는 다이오드 칩, 트랜지스터, 및 증폭기에 대한 센서/전압 샘플링 회로의 집적이 도 7에 도시된다. 그러나, 이는 또한 위에서 설명되는 도 1 내지 도 6에 도시된 모든 다른 구성에 대해 집적될 수 있다.

도 7을 참조하면, IC 칩(720)은 안테나의 아이리스 슬롯(102)을 가로질러 브릿지를 형성하기 위해 RF 단자(713A, 713B) 사이에 직렬로 증폭기(717)에 결합된 버랙터 다이오드(710)를 포함한다. RF 단자(713A, 713B)는 아이리스 슬롯(102)의 일측으로부터 아이리스 슬롯(102) 타측으로 RF 전류를 운반하도록 아이리스 기판(예컨대, 유리 기판 등)(도시되지 않았음)에 부착된 아이리스 금속층(101)에 본딩되거나, 그렇지않으면 도전적으로 부착된다.

IC 칩(720)은 IC 칩(720) 상의 패드(714)를 매개로 바이어스 라인(103)에 결합되는 트랜지스터(712)를 포함한다. 트랜지스터(712)는 바이어스 라인(103)으로부터 튜닝 전압을 수신하고 그를 증폭기(717)와 다이오드(710)가 연결되는 접합부에 제공한다. 다른 형태의 트랜지스터(예컨대, 실리콘 트랜지스터, 갈륨-비소 트랜지스터 등)가 이용될 수도 있고 IC 칩(720)의 반도체 프로세싱을 기초로 하지만, 박막 트랜지스터(TFT)가 트랜지스터(712)로서 이용될 수 있다. 이러한 방식에 있어서, 트랜지스터(712)는 안테나 엘리먼트(예컨대, RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등)에 대해 전압을 구동하는 매트릭스 드라이브 회로의 일부 또는 다이렉트 드라이브 회로의 일부로서 작용할 수 있다.

전압 샘플링 회로의 형태인 센서(718)는 패드(715)와 트랜지스터(712)의 출력을 결합하고 트랜지스터(712)로부터의 전압 출력을 샘플링한다. 몇몇 실시예에 있어서, 감지된 전압은 튜닝 전압을 교정하는데 이용하기 위해, 패드(715)를 매개로, 안테나 제어 유닛(ACU)으로 보내진다. 예컨대, 바이어스 라인(103)을 매개로 다이오드(710)에 인가되는 튜닝 전압이 10V이고 트랜지스터(712)의 출력이 9.8V이면, 드라이브 회로로부터의 전압은 트랜지스터(712)로부터의 전압 출력이 10V임을 보장하도록 조정될 수 있다.

도 8은 안테나 제어 유닛(ACU)의 몇몇 실시예를 예시한다. 도 8을 참조하면, ACU(801)는, 예컨대 안테나 엘리먼트를 튜닝하기 위한 버랙터 다이오드를 포함하는 IC 칩과 같은 IC 칩 상의 센서에 의해 취해진 튜닝 전압 판독값을 포함하는 피드백(810)을 수신한다. 피드백(810)에 응답하여, ACU(801)는 안테나 엘리먼트를 튜닝하는데 이용하기 위해 안테나 엘리먼트 구동 전압 또는 그러한 전압의 표시(811)를 발생시킨다. 전압 표시의 경우에 있어서, ACU(801)는 안테나 엘리먼트에 대한 튜닝 전압을 생성하고 구동시키도록 표시를 이용하는 드라이브 회로(예컨대, 매트릭스 드라이브 회로, 다이렉트 드라이브 회로 등)에 이를 제공할 수 있다. 이들 전압의 발생은 안테나 엘리먼트를 제어하기 위해 발생된 제어 패턴을 기초로 및/또는 협력하여 수행될 수 있다.

도 9는 다이오드-TFT 어레이-아이리스 연결의 단면도이다. 일 실시예에 있어서, 제조는 유리 기판(910) 상에 TFT 매트릭스를 생성하는 것으로 시작한다. 예시적으로, 다양한 TFT 제조 기술 중 어느 하나가 이용될 수 있다. TFT 매트릭스 제조를 위해 이용되는 층은 전형적으로 전기 연결을 위한 다중 금속층과 패시베이션을 위한 다중 유전체층을 포함한다. 이 방법에 대해, TFT 어레이 제조는 TFT 매트릭스를 덮는 패시베이션 층(912)으로 종료된다. 아이리스 상호연결 영역에 정렬되는 개구부는 버랙터 다이오드 IC(906)가 나중에 TFT 매트릭스에 연결되는 이 패시베이션층(912)에 생성된다. 부가적으로, 패시베이션층(912)의 개구부와 아이리스 상호연결부에 정렬되는 금속 트레이스(916)가 TFT 매트릭스에 대한 연결을 이루도록 패터닝된다. TFT 매트릭스 제조에서의 금속층 중 하나(예컨대, 게이트 금속, 소스 금속)가 이 연결을 위해 이용될 수 있다.

일 실시예에 있어서, 아이리스 금속(904) 층은 수 마이크로미터 두께이고 예컨대 스퍼터링, 전기도금 또는 e-빔 증착(e-beam evaporation), 또는 고안될 수 있는 다른 프로세스를 이용하여 유리 기판(910) 상에 퇴적된다. 이 금속층은 아이리스 개구부 영역의 모든 금속이 제거되는 아이리스 슬롯, 또는 개구부를 생성하기 위해 나중에 에칭된다. 예시적으로, 아이리스 금속은 이미 그 위해 패턴화된 TFT 매트릭스를 갖는 유리 기판(910) 상에 퇴적된다. 부가적으로, 일반적으로 아이리스 상호연결부로서 언급되는 아이리스 금속층의 일부는 버랙터 다이오드 IC(906)와 TFT 매트릭스 사이의 전기적 연결을 위해 유지된다. 아이리스 금속(904) 및 아이리스 상호연결부는, 유전체층(예컨대, SiNx)인, 아이리스 패시베이션층(902)에 의해 보호된다.

더욱이, 개구부가 각각의 엘리먼트 본드 패드(908)를 통해 버랙터 다이오드 IC(906)를 아이리스 금속(904) 및 아이리스 상호연결부에 연결하기 위한 아이리스 패시베이션층에 생성된다. 버랙터 다이오드 IC(906)의 본딩 또는 본드 패드(908)에 대한 이 연결은 땜납(914; solder)을 이용하여 이루어질 수 있다. 대안적으로, 본 실시예 및 다른 개시된 실시예에서 튜닝가능 엘리먼트의 본딩 패드와 아이리스 금속 사이의 이러한 연결은 땜납 대신 도전성 페이스트, 도전성 폴리머, 도전성 에폭시, 은 에폭시 등으로 이루어질 수 있다. 개별 부품은, 이에 한정되는 것은 아니지만, 픽 앤 플레이스, 자가 조립 등과 같은 다양한 방법을 이용하여 이 기판에 조립될 수 있다.

버랙터 다이오드 IC(906)는 직사각형일 수 있다. 그러나, 당업자는 본 출원의 측면이 직사각형 개별 엘리먼트에 제한되지 않는다는 것을 이해할 것이다. 예컨대, 원, 삼각형 등과 같은 다른 형상을 가질 수 있다. 버랙터 다이오드 IC(906) 상의 본딩 패드는 또한 다른 면 상에 있을 수도 있다. 예컨대, 본딩 패드는 상부 표면 상에 존재할 수 있고 다른 본딩 패드는 하부 표면에 존재할 수 있다. 본딩 패드는 표면의 일부 또는 전체 표면을 덮을 수 있다. 이 경우, 제1 전기 연결은 위에서 설명한 방법과 같이 도전성 페이스트 또는 땜납으로 이루어지고, 2차 전기 연결은 아이리스에 상부 전극을 연결하기 위해 부가 금속층의 퇴적에 의해 달성된다.

도 10은 다이오드-TFT 어레이-아이리스 연결의 단면도이다. 몇몇 실시예에 있어서, 제조는 유리 기판(1010) 상에 TFT 매트릭스를 생성하는 것으로 시작한다. 예시적으로, 다양한 TFT 제조 기술 중 소정의 하나가 이용될 수 있다. TFT 매트릭스 제조를 위해 이용되는 층은 전형적으로 전기적 연결을 위한 다중 금속층과 패시베이션을 위한 다중 유전체층을 포함한다. 이 방법에 대해, TFT 어레이 제조는 TFT 매트릭스를 덮는 패시베이션층(1041)으로 종료된다. 개구부가 TFT 어레이를 아이리스 금속(1006)에 연결하는 비어 구조체(via structure)에 정렬되는 해당 패시베이션층(1040)에 생성된다. 아이리스 금속층(1006)은 아이리스 금속층으로부터 분리되는 금속층 상에 형성된다. 아이리스 개구부로부터 분리되는, 아이리스 금속층의 개구부는 TFT 어레이 대 아이리스 금속(TFT array-to-iris metal; 1006) 비어 위치에 생성된다. 이 비어 구조체는 도 10에는 도시되어 있지 않다. 드라이버 IC에 각 TFT를 연결하는 금속 트레이스, 즉 TFT 매트릭스의 행 트레이스와 열 트레이스는 TFT 매트릭스용 금속층을 이용하여 아이리스 금속 아래 또는 부가 금속층을 이용하여 아이리스 금속 위에 제조될 수 있다.

몇몇 실시예에 있어서, 아이리스 금속층(1004)(예컨대, 아이리스 개구부가 형성되는 금속층)은 수 마이크로미터 두께이고, 스퍼터링, 전기도금 또는 e-빔 증착을 이용하여 유리 기판(1010) 상에 퇴적된다. 이 금속층은 아이리스 개구부 영역의 모든 금속이 제거되는 아이리스 슬롯, 또는 개구부(1004)를 생성하기 위해 나중에 에칭된다. 예시적으로, 아이리스 금속은 이미 그 위해 패턴화된 TFT 매트릭스를 갖는 유리 기판(910) 상에 퇴적된다. 아이리스 개구부(1004)가 형성되는 아이리스 금속층은, 몇몇 실시예에 있어서, 예컨대 유전체층(예컨대, SiNx)인, 아이리스 패시베이션층(1031)에 의해 보호된다. 추가 실시예에 있어서, TFT 매트릭스(예컨대, 박막 트랜지스터를 갖는 회로)는 아이리스 금속 위, 예컨대 아이리스 패시베이션층(1031)의 상부에 증착된다.

더욱이, 개구부가 아이리스 금속층(1006) 상의 패드(1012)를 다른 아이리스 금속에 연결하기 위해 아이리스 패시베이션층에 생성된다. 비어(1010)를 포함하는 부가 개구부가 아이리스 금속층(1010) 및 패드(1012)를 각각의 엘리먼트 본드 패드(1012)를 통해 버랙터 다이오드 IC(1008)에 연결하기 위해 아이리스 금속층(1006)을 덮는 패시베이션층(1031)에 생성된다. 버랙터 다이오드 IC(1008)의 본딩 또는 본드 패드(1012)에 대한 이 연결은 땜납(1030)을 이용하여 이루어질 수 있다. 대안적으로, 본 실시예 및 다른 개시된 실시예에서 튜닝가능 엘리먼트의 본딩 패드와 아이리스 금속 사이의 이러한 연결은 땜납 대신 도전성 페이스트, 폴리머, 도전성 에폭시, 은 에폭시 등으로 이루어질 수 있다. 개별 부품은, 이에 한정되는 것은 아니지만, 픽 앤 플레이스, 자가 조립 등과 같은 다양한 방법을 이용하여 이 기판에 조립될 수 있다.

버랙터 다이오드 IC(1008)는 도 10에서 직사각형 형상으로 도시된다. 그러나, 당업자는 본 출원의 측면이 직사각형 개별 엘리먼트로 한정되지 않는다는 것을 이해할 것이다. 예컨대, 원, 삼각형 등과 같은 다른 형상을 가질 수 있다. 버랙터 다이오드 IC(1008)의 본딩 패드는 또한 다른 면 상에 있을 수 있다. 예컨대, 본딩 패드는 상부 표면 상에 존재할 수 있고 다른 본딩 패드는 하부 표면에 존재할 수 있다. 본딩 패드는 표면의 일부 또는 전체 표면을 덮을 수 있다. 이 경우에 있어서, 제1 전기적 연결은 위에서 설명된 방법과 같이 도전성 페이스트 또는 땜납으로 이루어지고, 제2 전기적 연결은 아이리스에 상부 전극을 연결하기 위해 부가 금속층의 증착에 의해 달성된다.

도 11은 안테나의 안테나 엘리먼트를 제어하기 위해 버랙터 다이오드 장치를 이용하기 위한 프로세스의 몇몇 실시예의 흐름도이다. 안테나 엘리먼트는 RF 방사 안테나 엘리먼트, 표면 산란 메타물질 안테나 엘리먼트 등일 수 있는 한편, 안테나는 위성 단말기용 위성 통신 안테나 또는 다른 무선 장치 안테나일 수 있다.

도 11을 참조하면, 프로세스는 트랜지스터로부터 버랙터 다이오드 장치를 갖춘 IC 칩 상의 튜닝 전압을 수신하는 것에 의해 시작된다(1101). 버랙터 다이오드 장치는, 여기에 개시된 바와 같이, 단일 버랙터 다이오드, DC 블록으로서 캐패시터를 갖는 단일 버랙터 다이오드, 한 쌍의 버랙터 다이오드, 또는 IC 칩의 다른 튜닝 장치일 수 있다. 트랜지스터는, 여기에 개시된 바와 같은, IC 칩에서 떨어진 트랜지스터 또는 IC 칩 상의 트랜지스터일 수 있다.

프로세스는 또한 버랙터 다이오드에 튜닝 전압을 인가하는 것에 의해 IC 칩에 결합된 안테나 엘리먼트의 RF 특성을 조정하는 것을 포함한다(1102). 예컨대, 안테나 엘리먼트의 RF 특성은 안테나 엘리먼트를 튜닝하기 위해 버랙터 다이오드에 인가되는 튜닝 전압을 기초로 변경될 수 있다.

수신 후 버랙터 다이오드에 튜닝 전압을 인가하는 동안, 프로세스는 IC 칩 상의 센서(예컨대, 전압 샘플링 회로)를 이용하여 버랙터 다이오드 장치에 인가될 튜닝 전압을 감지하고, 그 후 감지 결과(예컨대, 감지된 전압, 감지된 전압의 표시)를 IC 칩에서 떨어진 제어 유닛으로 되돌려 보낸다(1103). 몇몇 실시예에 있어서, 센서는 IC 칩 상에 전압 샘플링 회로를 포함한다. 몇몇 실시예에 있어서, 센서는 감지된 전압을 안테나 제어 유닛(ACU)으로 되돌려 보낸다. 몇몇 다른 실시예에 있어서, 센서는 감지된 전압의 표시를 ACU로 되돌려 보낸다. ACU는 안테나 엘리먼트 또는 안테나의 다른 안테나 엘리먼트에 인가되는 튜닝 전압을 조정하기 위해 감지 결과를 이용할 수 있다. 후자의 경우는 안테나 엘리먼트 중 단지 몇몇만이 튜닝을 위해 버랙터 다이오드에 인가되는 전압을 측정하도록 센서를 갖출때 야기된다.

몇몇 실시예에 있어서, 프로세스는 IC 칩 상의 증폭기를 이용하여 안테나 엘리먼트의 아이리스 슬롯을 통해 수신 또는 송신된 RF 신호를 증폭하는 것을 포함한다(1104). 즉, 안테나 엘리먼트의 아이리스 슬롯이 RF 신호를 수신하기 위해 이용되면, RF 신호는 RF 신호를 수신하면서 IC 칩의 증폭기에 의해 증폭되고, 안테나 엘리먼트의 아이리스 슬롯이 RF 신호를 송신하기 위해 이용되면, RF 신호는 RF 신호를 송신하는 동안 IC 칩 상의 증폭기에 의해 증폭된다.

안테나 실시예의 예

상기 설명된 기술은 평면 패널 위성 안테나(flat panel satellite antennas)와 함께 이용될 수 있다. 이러한 평면 패널 안테나의 실시예가 개시된다. 평면 패널 안테나는 안테나 개구면 상에서 안테나 엘리먼트의 하나 이상의 어레이를 포함한다. 일 실시예에 있어서, 안테나 개구면은, 예컨대 이하 설명되는 안테나 개구면과 같은 메타표면 안테나 개구면이다. 일 실시예에 있어서, 안테나 엘리먼트는 상기한 바와 같은 다이오드 및 버랙터를 구비한다. 일 실시예에 있어서, 평면 패널 안테나는 행 및 열로 배치되지 않은 각각의 안테나 엘리먼트를 고유하게 어드레싱하고 구동하기 위해 매트릭스 드라이브 회로를 포함하는 원통형 급전 안테나(cylindrically fed antenna)이다. 일 실시예에 있어서, 엘리먼트는 링으로 배치된다.

일 실시예에 있어서, 안테나 엘리먼트의 하나 이상의 어레이를 갖춘 안테나 개구면은 함께 결합된 다수 세그먼트로 구성된다. 함께 결합될 때, 세그먼트의 결합은 안테나 엘리먼트의 폐쇄된 동심 링(closed concentric rings)을 형성한다. 일 실시예에 있어서, 동심 링은 안테나 피드에 대해 동심(concentric)이다.

도 12는 원통형으로 급전된 홀로그래픽 방사형 개구면 안테나의 일 실시예의 개략도를 예시한다. 도 12를 참조하면, 안테나 개구면은 원통형 급전 안테나의 입력 피드(1202; input feed) 주위에서 동심 링으로 배치되는 안테나 엘리먼트(1203)의 하나 이상의 어레이(1201)를 갖는다. 일 실시예에 있어서, 안테나 엘리먼트(1203)는 RF 에너지를 방사하는 무선 주파수(RF) 공진기이다. 일 실시예에 있어서, 안테나 엘리먼트(1203)는 안테나 개구면의 전체 표면 상에서 인터리브(interleaved) 및 분포(distributed)되는 Rx 및 Tx 아이리스 (irises) 양쪽을 구비한다. 이러한 Rx 및 Tx 아이리스, 또는 슬롯은 각 세트가 개별적으로 동시에 제어되는 대역을 위한 3개 이상의 세트의 그룹에 있을 수 있다. 아이리스를 갖는 이러한 안테나 엘리먼트의 예는 이하 더욱 상세히 개시된다. 여기에 개시된 RF 공진기는 원통형 피드(cylindrical feed)를 포함하지 않는 안테나에 이용될 수 있음을 주지해야 한다.

일 실시예에 있어서, 안테나는 입력 피드(1202; input feed)를 통해 원통형 파 피드(cylindrical wave feed)를 제공하기 위해 이용되는 동축 피드(coaxial feed)를 포함한다. 일 실시예에 있어서, 원통형 파 피드 구조는 피드 지점으로부터 원통형 방식으로 바깥쪽으로 확산하는 여기(excitation)로 중심점으로부터 안테나를 급전한다. 즉, 원통형 급전 안테나는 바깥쪽으로 진행하는 동심 피드파(outward travelling concentric feed wave)를 생성한다. 그럼에도 불구하고, 원통형 피드 주위의 원통형 피드 안테나의 형상은 원형, 정사각형 또는 소정의 형상일 수 있다. 다른 실시예에 있어서, 원통형 급전 안테나는 안쪽으로 진행하는 피드파(inward travelling feed wave)를 생성한다. 이러한 경우에, 피드파는 가장 자연스럽게 원형 구조체로부터 도래한다.

일 실시예에 있어서, 안테나 엘리먼트(1203)는 아이리스(아이리스 개구부)를 구비하고, 도 12의 개구면 안테나는 튜닝가능한 다이오드 및/또는 버랙터를 통해 아이리스 개구부를 방사하기 위해 원통형 피드파로부터 여기(excitation)를 이용하여 형상화된 메인 빔을 발생시키는데 이용된다. 일 실시예에 있어서, 안테나는 원하는 스캔 각도에서 수평 또는 수직 편파 전계(horizontally or vertically polarized electric field)를 방사하도록 여기될 수 있다.

일 실시예에 있어서, 안테나 시스템의 각 산란 엘리먼트는 상기 설명한 바와 같은 단위 셀의 일부분이다. 일 실시예에 있어서, 단위 셀은 상기한 다이렉트 드라이브 실시예에 의해 구동된다. 일 실시예에 있어서, 각 단위 셀의 다이오드/버랙터는 그 튜닝 전극(예컨대, , 아이리스 금속)과 연관된 상부 전도체로부터 아이리스 슬롯과 연관된 하부 도전체를 갖는다. 다이오드/버랙터는 아이리스 개구부와 패치 전극 사이의 바이어스 전압을 조정하도록 제어될 수 있다. 이 특성을 이용하면, 일 실시예에 있어서, 다이오드/버랙터는 유도파(guided wave)로부터 단위 셀로의 에너지 전달을 위한 온/오프 스위치를 집적한다. 스위치가 온될 때, 단위 셀은 전기적으로 작은 다이폴 안테나(dipole antenna)와 같은 전자기 파(electromagnetic wave)를 방출한다. 여기서의 교시는 에너지 전달과 관련하여 이진 방식(binary fashion)으로 동작하는 단위셀을 갖춘 것으로 제한되지 않음을 주지해야 한다.

일 실시예에 있어서, 이 안테나 시스템의 피드 형상은 안테나 엘리먼트가 파 피드(wave feed)에서 파의 벡터에 대해 45도(45°) 각도로 위치되도록 할 수 있다. 다른 위치(예컨대, 40° 각도)가 이용될 수 있음을 주지해야 한다. 엘리먼트의 이러한 위치는 엘리먼트에 의해 수신되거나 엘리먼트로부터 송신/방사되는 자유 공간파(free space wave)의 제어를 가능하게 한다. 일 실시예에 있어서, 안테나 엘리먼트는 안테나의 동작 주파수의 자유-공간 파장(free-space wavelength)보다 작은 엘리먼트간 공간(inter-element spacing)으로 배열된다. 예컨대, 파장 당 4개의 산란 엘리먼트가 있다면, 30GHz 송신 안테나에서의 엘리먼트는 약 2.5mm이다(즉, 30GHz의 10mm 자유 공간 파장의 1/4).

일 실시예에 있어서, 엘리먼트의 2개의 세트는 서로 직교하고 동일한 튜닝 상태로 제어되면 동일한 진폭 여기(equal amplitude excitation)를 갖는다. 피드파 여기에 대해 +/-45도 회전하면 원하는 특징을 한 번에 달성할 수 있다. 한 세트를 0도 회전시키고 다른 하나를 90도 회전시키면 수직 목표는 달성되지만, 동일한 진폭 여기 목표는 달성되지 않는다. 2개의 측으로부터 단일 구조체로 안테나 엘리먼트의 어레이를 피딩(feeding)할 때 0도 및 90도가 격리(isolation)를 달성하는데 이용될 수 있다.

각 단위 셀로부터 방사되는 전력의 양은 컨트롤러를 이용하여 패치에 전압을 인가하는 것에 의해 제어된다. 각 패치 전극에 대한 트레이스(traces)는 패치 전극에 전압을 제공하는데 이용된다. 전압은 캐패시턴스를 튜닝 또는 디튜닝하기 위해 이용되고, 따라서 빔포밍을 유발하기 위한 개별 엘리먼트의 공명 주파수(resonance frequency)이다. 필요로 돠는 한 전압은 이용 중인 다이오드/버랙터에 따른다.

일 실시예에 있어서, 위에서 논의된 바와 같이, 매트릭스 드라이브(matrix drive)는 각 셀에 대한 별도의 연결을 갖는 것 없이 모든 다른 셀로부터 개별적으로 각 셀을 구동하기 위해 (다이렉트 드라이브) 패치 전극에 전압을 인가하는데 이용된다. 엘리먼트의 높은 밀도 때문에, 매트릭스 드라이브는 각 셀을 개별적으로 처리하는데 효율적인 방법이다.

일 실시예에 있어서, 안테나 시스템의 제어 구조체는 2개의 주요 구성요소를 갖는다: 안테나 시스템을 위한 구동 전자기기(drive electronics)를 포함하는 안테나 어레이 컨트롤러는 여기서 설명된 바와 같은 표면 산란 안테나 엘리먼트의 파 산란 구조체(wave scattering structure) 아래에 있는 한편, 매트릭스 드라이브 스위칭 어레이(matrix drive switching array)는 방사를 방해하지 않는 방식으로 방사 RF 어레이(radiating RF array) 전체에 걸쳐 산재된다. 일 실시예에 있어서, 안테나 시스템을 위한 구동 전자기기는 해당 엘리먼트에 대한 AC 바이어스 신호의 진폭 또는 듀티 사이클을 조정하는 것에 의해 각 산란 엘리먼트에 대한 바이어스 전압을 조정하는 상업용 텔레비전 기기에 이용되는 상용 기성품 LCD 제어기기를 구비한다.

일 실시예에 있어서, 안테나 어레이 컨트롤러는 또한 소프트웨어를 실행하는 마이크로프로세서를 포함한다. 제어 구조체는 프로세서에 위치(location) 및 방위(orientation) 정보를 제공하기 위해 센서(예컨대, GPS 수신기, 3축 나침반, 3축 가속도계, 3축 자이로, 3축 자력계 등)를 통합할 수 있다. 위치 및 방위 정보는 지구국의 다른 시스템 및/또는 안테나 시스템의 일부가 아닐 수 있는 다른 시스템에 의해 프로세서에 제공될 수 있다.

특히, 안테나 어레이 컨트롤러는 동작 주파수에서 어느 위상 및 진폭 레벨로 어느 엘리먼트가 턴 오프되고 이들 엘리먼트가 턴 온되는지를 제어한다. 엘리먼트는 전압 인가에 의해 주파수 동작에 대해 선택적으로 디튜닝된다(detuned).

송신을 위해, 컨트롤러는 변조 또는 제어 패턴을 생성하기 위해 RF 패치에 전압 신호의 어레이를 공급한다. 제어 패턴은 엘리먼트가 다른 상태로 튜닝되도록 한다. 일 실시예에 있어서, 다중상태 제어는 다양한 엘리먼트가 다양한 레벨로 턴 온 및 오프되는데 이용되고, 구형파(즉, 정현파 회색 음영 변조 패턴(sinusoid gray shade modulation pattern))와는 대조적으로 정현파 제어 패턴(sinusoidal control pattern)과 더 유사하다. 일 실시예에 있어서, 몇몇 엘리먼트가 방사되고 몇몇은 그렇지 않기 보다는, 몇몇 엘리먼트는 다른 엘리먼트보다 더 강하게 방사된다. 가변 방사(Variable radiation)는, 변하는 양에 대해 액정 유전율을 조정하는, 특정 전압 레벨을 인가하는 것에 의해 달성되고, 그에 의해 엘리먼트를 가변적으로 디튜닝하고 몇몇 엘리먼트는 다른 엘리먼트보다 더 많이 방사하도록 한다.

엘리먼트의 메타물질 어레이에 의한 집속 빔(focused beam)의 발생은 보강 및 상쇄 간섭의 현상에 의해 설명될 수 있다. 개별 전자기파는 자유 공간에서 만날 때 동일한 위상을 갖으면 합산되고(보강 간섭(constructive interference)), 자유 공간에서 만날 때 반대 위상에 있으면 서로 상쇄된다(상쇄 간섭(destructive interference)). 각 연속 슬롯이 유도 파(guided wave)의 여기 지점과 다른 거리에 위치하도록 슬롯형 안테나(slotted antenna)의 슬롯이 배치되면, 해당 엘리먼트로부터의 산란파(scattered wave)는 이전 슬롯의 산란파와 다른 위상을 가질 것이다. 슬롯이 유도 파장(guided wavelength)의 1/4로 공간지워져 떨어지면, 각 슬롯은 이전 슬롯으로부터 1/4 위상 지연으로 파를 산란시킬 것이다.

어레이를 이용하면, 발생될 수 있는 보강 및 상쇄 간섭의 패턴의 수가 증가될 수 있어 빔은 홀로그래피의 원리를 이용하여 안테나 어레이의 보어 사이트(bore sight)로부터 플러스 또는 마이너스 90도(90°)의 소정 방향으로 이론적으로 가리킬 수 있다. 따라서, 어느 메타물질 단위 셀이 턴 온 또는 오프되는지를 제어하는 것에 의해(즉, 어느 셀이 턴 온되고 어느 셀이 턴 오프되는지의 패턴을 변경하는 것에 의해), 보강 및 상쇄 간섭의 여러 패턴이 발생될 수 있고, 안테나는 메인 빔의 방향을 변경시킬 수 있다. 단위 셀을 턴 온 및 오프하는데 요구되는 시간은 빔이 한 위치에서 다른 위치로 스위칭될 수 있는 속도를 좌우한다.

일 실시예에 있어서, 안테나 시스템은 업링크 안테나(uplink antenna)를 위한 하나의 스티어링가능 빔(steerable beam) 및 다운링크 안테나를 위한 하나의 스티어링가능 빔을 발생시킨다. 일 실시예에 있어서, 안테나 시스템은 빔을 수신하고 위성으로부터 신호를 디코딩하며 위성을 직접 향하게 되는 송신 빔을 형성하기 위해 메타물질 기술을 이용한다. 일 실시예에 있어서, 안테나 시스템은 (예컨대, 위상 어레이 안테나와 같이) 빔을 전기적으로 형성하고 스티어링하기 위해 디지털 신호 처리를 채택하는 안테나 시스템과는 달리 아날로그 시스템이다. 일 실시예에 있어서, 안테나 시스템은, 특히 종래의 위성 접시 수신기(satellite dish receivers)와 비교할 때, 평면이고 비교적 낮은 프로파일인 "표면(surface)" 안테나로 고려된다.

도 13a는 접지 평면(ground plane; 1345) 및 재구성가능 공진기 층(reconfigurable resonator layer; 1330)을 포함하는 안테나 엘리먼트의 하나의 행의 사시도를 예시한다. 재구성 가능한 공진기 층(1330)은 튜닝가능 슬롯(1310; tunable slots)의 어레이(1312)를 포함한다. 튜닝가능 슬롯(1310)의 어레이(1312)는 원하는 방향으로 안테나가 향하도록 구성될 수 있다. 각 튜닝가능 슬롯(1310)은 전압을 변화시키는 것에 의해 튜닝/조정될 수 있고, 이는 버랙터 다이오드의 캐패시턴스를 변경시키고 주파수 시프트를 초래하며, 결국 방사 안테나 엘리먼트의 진폭과 위상을 변화시킨다. 어레이에서의 안테나 엘리먼트의 적절한 위상 및 진폭 조정은 빔 형성 및 빔 스티어링을 초래할 것이다다.

제어 모듈(1380), 또는 컨트롤러는 다이오드/버랙터에 대한 전압을 변경시키는 것에 의해 튜닝가능 슬롯(1310)의 어레이(1312)를 변조하기 위해 재구성가능 공진기 층(1330)에 결합된다. 제어 모듈(1380)은 "FPGA"(Field Programmable Gate Array), 마이크로프로세서, 컨트롤러, SoC(System-on-a-Chip), 또는 다른 처리 로직을 포함할 수 있다. 일 실시예에 있어서, 제어 모듈(1380)은 튜닝가능 슬롯(1310)의 어레이(1312)를 구동하기 위한 논리 회로(예컨대, 멀티플렉서(multiplexer))를 포함한다. 일 실시예에 있어서, 제어 모듈(1380)은 튜닝가능 슬롯(1310)의 어레이(1312) 상에서 구동되어질 홀로그래픽 회절 패턴(holographic diffraction pattern)에 대한 사양을 포함하는 데이터를 수신한다. 홀로그래픽 회절 패턴은 홀로그래픽 회절 패턴이 통신을 위해 적절한 방향으로 다운링크 빔(및 안테나 시스템이 송신을 수행하면 업링크 빔)을 스티어링하기 위해 안테나와 위성 사이의 공간적 관계에 응답하여 발생될 수 있다. 각 도면에 도시되지는 않았음에도 불구하고, 제어 모듈(1380)과 유사한 제어 모듈이 본 개시의 다양한 실시예에 기술된 튜닝가능 슬롯의 각 어레이를 구동할 수 있다.

무선 주파수(Radio Frequency)("RF") 홀로그래피는 또한 RF 참조 빔(RF reference beam)이 RF 홀로그래픽 회절 패턴에 직면할 때 원하는 RF 빔이 발생될 수 있는 유사한 기술을 이용하는 것이 가능하다. 위성 통신의 경우, 참조 빔은, 피드파(1305; feed wave)(몇몇 실시예에서 대략 20GHz)와 같은, 피드파의 형태이다. (송신 또는 수신 목적을 위해) 피드파를 방사 빔(radiated beam)으로 변환시키기 위해, 간섭 패턴이 원하는 RF 빔(대상 빔(object beam))과 피드파(참조 빔(reference beam)) 사이에서 계산된다. 간섭 패턴은 피드파가 (원하는 형상 및 방향을 갖춘) 원하는 RF 빔으로 "스티어링(steered)"되도록 회절 패턴으로서 튜닝가능 슬롯(1310)의 어레이 상에서 구동된다. 즉, 홀로그래픽 회절 패턴에 직면하는 피드파는 대상 빔을 "재구성(reconstructs)"하고, 이는 통신 시스템의 설계 요구사항에 따라 형성된다. 홀로그래픽 회절 패턴은 각 엘리먼트의 여기를 포함하고, 도파관에서의 파동 식으로서 및 유출 파에 대한 파동 식으로서 를 갖는, 에 의해 계산된다.

패치 전극과 아이리스 개구부 사이의 전압은 안테나 엘리먼트(예컨대, 튜닝가능 공진기/슬롯)를 튜닝하기 위해 변조될 수 있다. 전압을 조정하는 것은 슬롯(예컨대, 튜닝가능 공진기/슬롯)의 캐패시턴스를 변화시킨다. 따라서, 슬롯(예컨대, 튜닝가능 공진기/슬롯)의 리액턴스가 캐패시턴스를 변화시키는 것에 의해 변경될 수 있다. 슬롯의 공진 주파수는 또한 식 에 따라 변하고, 여기서, 는 슬롯의 공진 주파수, L 및 C는 각각 슬롯의 인덕턴스 및 캐패시턴스이다. 슬롯의 공진 주파수는 도파관을 통해 전파되는 피드파(1305)로부터 방사된 에너지에 영향을 미친다. 예로서, 피드파(1305)가 20GHz이면, 슬롯(1310)은 피드파(1305)로부터 실질적으로 결합하는 에너지가 없도록 슬롯(1310)의 공진 주파수는 (캐패시턴스를 변경시키는 것에 의해) 17GHz로 조정될 수 있다. 또는, 슬롯(1310)의 공진 주파수는 슬롯(1310)이 피드파(1305)로부터 에너지를 결합하고 해당 에너지를 자유 공간으로 방사하도록 20GHz로 조정될 수 있다. 주어진 예가 (완전히 방사하거나 또는 전혀 방사하지 않는) 이진(binary)의, 리액턴스의 풀 그레이 스케일 제어(full gray scale control)임에도 불구하고, 따라서 슬롯(1310)의 공진 주파수는 다중 값 범위에 걸쳐 전압 변동(voltage variance)으로 가능하다. 따라서, 상세한 홀로그래픽 회절 패턴이 튜닝가능 슬롯의 어레이에 의해 형성될 수 있도록 각 슬롯(1310)으로부터 방사된 에너지는 미세하게 제어될 수 있다.

일 실시예에 있어서, 행에서의 튜닝가능 슬롯은 λ/5만큼 서로로부터 공간지워진다. 다른 공간(spacings)이 이용될 수 있다. 일 실시예에 있어서, 행에서의 각 튜닝가능 슬롯은 λ/2 만큼 인접하는 행의 가장 가까운 튜닝가능 슬롯으로부터 공간지워지고, 따라서 다른 행에서 공통으로 배향된 튜닝가능 슬롯은 λ/4만큼 공간지워지지만, 다른 공간이 가능하다(예컨대, λ/5, λ/6.3). 다른 실시예에 있어서, 행의 각 튜닝가능 슬롯은 λ/3 만큼 인접하는 행에서 가장 가까운 튜닝가능 슬롯으로부터 공간지워진다.

도 13b는 원통형 급전 안테나 구조체(cylindrically fed antenna structure)의 일 실시예의 측면도를 예시한다. 안테나는 이중 층 피드 구조체(double layer feed structure)(즉, 피드 구조체의 2개의 층)를 이용하여 안쪽으로 향하는 진행 파(inwardly travelling wave)를 발생시킨다. 일 실시예에 있어서, 안테나는 원형 외부 형상(circular outer shape)을 포함하지만, 이는 요구되는 것은 아니다. 즉, 비-원형 내향 진행 구조체(non-circular inward travelling structures)가 이용될 수 있다. 일 실시예에 있어서, 도 13b의 안테나 구조체는, 예컨대, 2014년 11월 21일자로 출원되고, 발명의 명칭이 "스티어링가능 원통형 급전 홀로그래픽 안테나로부터의 동적 편파 및 커플링 제어"인 미국 공개공보 제2015/0236412호에 기술된 바와 같은, 동축 피드(coaxial feed)를 포함한다.

도 13b를 참조하면, 동축 핀(1301; coaxial pin)은 안테나의 더 낮은 레벨에 대해 필드(field)를 여기시키는데 이용된다. 일 실시예에 있어서, 동축 핀(1301)은 용이하게 이용가능한 50Ω 동축 핀이다. 동축 핀(1301)은 접지 평면(1302)을 도전하는 안테나 구조체의 바닥에 결합(예컨대, 볼트 고정)된다.

도전성 접지 평면(1302)과는 별도로, 내부 도전체인, 삽입 도전체(1303; interstitial conductor)가 있다. 일 실시예에 있어서, 도전성 접지 평면(1302; conducting ground plane)과 삽입 도전체(1303; interstitial conductor)는 서로 평행하다. 일 실시예에 있어서, 접지 평면(1302)과 삽입 도전체(1303) 사이의 거리는 0.1-0.15"이다. 다른 실시예에 있어서, 이 거리는 λ/2일 수 있고, 여기서 λ는 동작 주파수에서 진행파의 파장이다.

접지 평면(1302)은 스페이서(1304)를 매개로 삽입 도전체(1303)로부터 분리된다. 일 실시예에 있어서, 스페이서(1304)는 발포체(foam) 또는 공기와 같은 스페이서(air-like spacer)이다. 일 실시예에 있어서, 스페이서(1304)는 플라스틱 스페이서(plastic spacer)를 포함한다.

삽입 도전체(1303)의 상부에는 유전층(1305; dielectric layer)이 있다. 일 실시예에 있어서, 유전체 층(1305)은 플라스틱이다. 유전체 층(1305)의 목적은 자유 공간 속도에 비해 진행파를 늦추는 것이다. 일 실시예에 있어서, 유전체 층(1305)은 자유 공간에 비해 진행파를 30% 만큼 느리게 한다. 일 실시예에 있어서, 빔 포밍을 위해 적절한 굴절률의 범위는 1.2-1.8이고, 여기서 자유 공간은 1과 동일한 굴절률을 정의에 의해 갖는다. 예컨대 플라스틱과 같은 다른 유전체 스페이서 물질이 이 효과를 달성하기 위해 이용될 수 있다. 플라스틱 이외의 물질은 원하는 파 지연 효과를 달성하는 한 이용될 수 있다. 대안적으로, 분포 구조체를 갖는 물질이, 예컨대 기계 가공 또는 리소그래피로 정의될 수 있는 주기적인 서브-파장 금속 구조체(periodic sub-wavelength metallic structures)와 같은, 유전체층(1305)으로서 이용될 수 있다.

RF-어레이(1306)는 유전체(1305)의 상부에 있다. 일 실시예에 있어서, 삽입 도전체(1303)와 RF-어레이(1306) 사이의 거리는 0.1-0.15"이다. 다른 실시예에 있어서, 이 거리는 일 수 있고, 여기서 는 설계 주파수에서 매체의 유효 파장(effective wavelength)이다.

안테나는 측면(1307 및 1308)을 포함한다. 측면(1307 및 1308)은 동축 핀(1301)으로부터의 진행파 피드가 삽입 도전체(1303) 아래의 영역(스페이서 층)으로부터 반사를 통해 삽입 도전체(1303) 위의 영역(유전체 층)으로 전파되어지도록 하기 위해 각도지워져 있다. 일 실시예에 있어서, 측면(1307 및 1308)의 각도는 45°각도이다. 대안적인 실시예에 있어서, 측면(1307 및 1308)은 반사를 달성하기 위해 연속 반경(continuous radius)으로 대체될 수 있다. 도 13b는 45도의 각도를 갖는 각이진 측면을 도시하고, 하위 레벨 피드(lower level feed)로부터 상위 레벨 피드(upper level feed)로 신호 송신을 달성하는 다른 각도가 이용될 수 있다. 즉, 하위 피드에서 유효 파장이 일반적으로 상위 피드와는 다르게 될 것임을 고려하면, 이상적인 45°각도로부터의 몇몇 편차는 하위에서 상위 피드 레벨까지의 송신을 돕는데 이용될 수 있다. 예컨대, 다른 실시예에 있어서, 45° 각도는 단일 스텝으로 대체된다. 안테나의 일단 상의 스텝은 유전체 층, 삽입 도전체, 및 스페이서 층 주외로 간다. 동일한 두 스텝이 이들 층의 타단에 있다.

동작에 있어서, 피드파가 동축 핀(1301)으로부터 공급될 때, 파는 접지 평면(1302)과 삽입 도전체(1303) 사이의 영역에서 동축 핀(1301)으로부터 동심적으로 배향되어 진행한다. 동심적 유출 파는 측면(1307 및 1308)에 의해 반사되고 삽입 도전체(1303)와 RF 어레이(1306) 사이의 영역에서 안쪽으로 진행한다. 원형 둘레(circular perimeter)의 에지로부터의 반사는 파가 동 위상을 유지하도록 한다(즉, 이는 동-위상 반사이다(in-phase reflection)). 진행 파는 유전체 층(1305)에 의해 느려진다. 이 시점에서, 진행 파는 원하는 산란을 얻기 위해 RF 어레이(1306)에서 엘리먼트와 상호작용하고 여기하는 것을 시작한다.

진행파를 종료시키기 위해, 말단(1309)이 안테나의 기하학적 중심에서 안테나에 포함된다. 일 실시예에 있어서, 말단(1309)은 핀 말단(예컨대, 50Ω 핀)을 구비한다. 다른 실시예에 있어서, 말단(1309)은 안테나의 피드 구조체를 통해 되돌아오는 이용되지 않은 에너지의 반사를 방지하기 위해 이용되지 않은 에너지를 종료하는 RF 흡수기(RF absorber)를 구비한다. 이들은 RF 어레이(1306)의 상부에서 이용될 수 있다.

도 14는 유출 파를 갖는 안테나 시스템의 다른 실시예를 예시한다. 도 14를 참조하면, 2개의 접지 평면(1410, 1411)은 접지 평면(1410, 1411) 사이에서 유전체 층(1412)(예컨대, 플라스틱 층 등)과 서로 실질적으로 평행하다. RF 흡수기(1419)(예컨대, 저항기)는 2개의 접지 평면(1410, 1411)을 함께 결합시킨다. 동축 핀(1415)(예컨대, 50Ω)이 안테나에 공급된다. RF 어레이(1416)는 유전체 층(1412) 및 접지 평면(1411)의 상부에 있다.

동작에 있어서, 피드파는 동축 핀(1415)을 통해 공급되고 동심으로 바깥쪽으로 진행하고 RF 어레이(1416)의 엘리먼트와 상호작용한다.

도 13b 및 도 14의 양쪽 안테나에서 원통형 피드는 안테나의 서비스 각도를 향상시킨다. 안테나 시스템의 플러스 또는 마이너스 45도 방위각 (±45°Az) 및 플러스 또는 마이너스 25도 고도(±25°El)의 서비스 각도 대신, 일 실시예에 있어서, 안테나 시스템은 모든 방향에서의 보어 사이트로부터 75도(75°)의 서비스 각도를 갖는다. 많은 개별 방사기로 구성된 소정의 빔 포밍 안테나와 같이, 전체 안테나 이득은 구성엘리먼트 엘리먼트의 이득에 의존하고, 그들 자체는 각도 의존적(angle-dependent)이다. 공통 방사 엘리먼트를 이용할 때, 빔이 보어 사이트를 더 벗어나 향하게 됨에 따라 전체 안테나 이득이 감소한다. 보어 사이트를 벗어나는 75도에서, 약 6dB의 상당한 이득 저하가 예상된다.

원통형 피드를 갖춘 안테나의 실시예는 하나 이상의 문제를 해결한다. 이들은 회사 분배기 네트워크(corporate divider network)로 급전된 안테나에 비해 피드 구조체를 획기적으로 단순화하여 전체 요구되는 안테나 및 안테나 피드 체적(antenna feed volume)을 감소시키는 것과; 더 거친 제어기기(coarser controls)로 높은 빔 성능을 유지하는 것에 의해 제조 및 제어 에러에 대한 민감도 감소시키는 것 (완전히 이진 제어까지 확장); 원통형으로 배향된 피드파가 원거리 필드에서 공간적으로 다양한 측면 로브(diverse side lobes)를 초래하기 때문에 직선형 피드(rectilinear feeds)와 비교하여 더 유리한 측면 로브 패턴을 부여하는 것; 및 편파기(polarizer)를 필요로 하지 않으면서 좌측 원편파, 우측 원편파 및 선형 편파를 허용하는 것을 포함하는 동적으로 되는 편파를 허용하는 것;을 포함한다.

파 산란 엘리먼트의 어레이

도 13b의 RF 어레이(1306) 및 도 14의 RF 어레이(1416)는 방사기(radiators)로서 작용하는 패치 안테나의 그룹(예컨대, 산란기(scatterers))을 포함하는 파 산란 서브시스템(wave scattering subsystem)을 포함한다. 이 패치 안테나의 그룹은 산란 메타물질 엘리먼트의 어레이를 구비한다.

일 실시예에 있어서, 이 안테나 시스템의 원통형 피드 기하학적 구조는 단위 셀 엘리먼트가 파 피드에서 파의 벡터에 대해 45도(45°) 각도로 위치될 수 있도록 한다. 엘리먼트의 이러한 위치는 엘리먼트로부터 발생되거나 엘리먼트에 의해 수신된 자유 공간 파의 편파(polarization)의 제어를 가능하게 한다. 일 실시예에 있어서, 단위 셀은 안테나의 동작 주파수의 자유 공간 파장보다 작은 엘리먼트간 공간(inter-element spacing)으로 배열된다. 예컨대, 파장 당 4개의 산란 엘리먼트가 있다면, 30GHz 송신 안테나에서의 엘리먼트는 약 2.5mm이다(즉, 30GHz의 10mm 자유 공간 파장의 1/4).

셀 배치

일 실시예에 있어서, 안테나 엘리먼트는 시스템적 매트릭스 드라이브 회로(systematic matrix drive circuit)를 허용하는 방식으로 원통형 피드 안테나 개구면 상에 배치된다. 셀의 배치는 매트릭스 드라이브를 위한 트랜지스터의 배치를 포함한다. 도 15는 안테나 엘리먼트에 대한 매트릭스 드라이브 회로의 배치의 일 실시예를 예시한다. 도 15를 참조하면, 행 컨트롤러(1501; row controller)는 각각 행 선택 신호(row select signals)(Row1 및 Row2)를 매개로 트랜지스터(1511 및 1512)에 결합되고, 열 컨트롤러(1502; column controller)는 열 선택 신호(column select signal)(Colum1)를 매개로 트랜지스터(1511 및 1512)에 결합된다. 트랜지스터(1511)는 또한 다이오드(1531)에 대한 연결을 매개로 안테나 엘리먼트(1521)에 결합되는 한편, 트랜지스터(11512)는 다이오드(1532)에 대한 연결을 매개로 안테나 엘리먼트(1522)에 결합된다.

비-균일 그리드(non-regular grid)로 배치된 단위 셀을 갖는 원통형 피드 안테나 상의 매트릭스 드라이브 회로를 실현하기 위한 초기 접근법에 있어서, 2가지 단계가 수행된다. 첫 번째 단계에서, 셀이 동심원 링 상에 배치되고, 각 셀은 셀 옆에 배치되고 각 셀을 개별적으로 구동하기 위한 스위치로서 작용하는 트랜지스터에 연결된다. 두 번째 단계에서, 매트릭스 드라이브 회로는 매트릭스 구동 접근법이 요구하는 바와 같이 모든 트랜지스터를 고유 어드레스(unique address)와 연결하기 위해 구축된다. 매트릭스 드라이브 회로는 (LCD와 유사한) 행 및 열 트레이스(row and column traces)에 의해 구축되지만 셀은 링에 배치되기 때문에, 각 트랜지스터에 대해 고유 어드레스를 할당하는 시스템적 방법은 없다. 이 매핑 문제는 모든 트랜지스터를 포괄하기 위해 매우 복잡한 회로를 초래하고 라우팅(routing)을 달성하기 위해 물리적 트레이스 수에서의 상당한 증가로 이어진다. 셀의 고 밀도 때문에, 이러한 트레이스는 커플링 효과에 기인하여 안테나의 RF 성능을 방해한다. 또한, 트레이스의 복잡성과 높은 패킹 밀도에 기인하여, 트레이스의 라우팅이 상업적으로 이용가능한 레이아웃 도구에 의해서는 달성될 수 없다.

일 실시예에 있어서, 매트릭스 드라이브 회로는 셀 및 트랜지스터가 배치되기 전에 미리 정의된다. 이는 각 고유 어드레스로 모든 셀을 구동하는데 필요한 트레이스의 최소 수를 확실히 한다. 이 전략은 구동 회로의 복잡성을 줄이고 라우팅을 단순화하여 안테나의 RF 성능을 실질적으로 향상시킨다.

특히, 하나의 접근법에서, 첫 번째 단계에서, 셀은 각 셀의 고유 어드레스를 설명하는 행과 열로 구성된 규칙적인 직사각형 그리드(regular rectangular grid) 상에 배치된다. 두 번째 단계에서, 셀은 첫 번째 단계에서 정의된 바와 같이 행과 열에 대해 그들의 어드레스와 연결을 유지하는 동안 동심원으로 그룹화되어 변환된다. 이 변환의 목표는 링 상에 셀을 놓을뿐만 아니라 셀 사이의 거리 및 전체 개구면에 걸쳐 일정한 링 사이의 거리를 유지하는 것이다. 이 목표를 달성하기 위해, 셀을 그룹화하기 위한 몇 가지 방법이 있다.

일 실시예에 있어서, TFT 패키지는 매트릭스 드라이브의 배치 및 고유 어드레싱을 가능하게 하는데 이용된다. 도 16은 TFT 패키지의 일 실시예를 예시한다. 도 16을 참조하면, 입력 및 출력 포트를 갖는 TFT 및 홀드 캐패시터(1603; hold capacitor)가 도시된다. 행과 열을 이용하여 TFT를 함께 연결하기 위해 트레이스(1601)에 연결된 2개의 입력 포트와 트레이스(1602)에 연결된 2개의 출력 포트가 있다. 일 실시예에 있어서, 행 및 열 트레이스는 행 및 열 트레이스 사이의 결합을 감소시키고, 그리고 잠재적으로 최소화하기 위해 90 ° 각도로 교차한다. 일 실시예에 있어서, 행 및 열 트레이스는 다른 층 상에 있다

동시 송수신(Full Duplex) 통신 시스템의 예

다른 실시예에 있어서, 결합된 안테나 개구면은 동시 송수신 통신 시스템(full duplex communication system)에서 이용된다. 도 17은 동시 송신 및 수신 경로를 갖춘 통신 시스템의 실시예의 블록도이다. 하나의 송신 경로 및 하나의 수신 경로 만이 도시되어 있지만, 통신 시스템은 하나 이상의 송신 경로 및/또는 하나 이상의 수신 경로를 포함할 수 있다.

도 17을 참조하면, 안테나(1701)는 상기한 바와 같이 다른 주파수에서 동시에 송신 및 수신하도록 독립적으로 동작가능한 2개의 공간적으로 인터리브된(interleaved) 안테나 어레이(spatially interleaved antenna arrays)를 포함한다. 일 실시예에 있어서, 안테나(1701)는 다이플렉서(1745; diplexer)에 연결된다. 커플링은 하나 이상의 피딩 네트워크(feeding networks)에 의해 이루어질 수 있다. 일 실시예에 있어서, 방사형 피드 안테나(radial feed antenna)의 경우, 다이플렉서(1745)는 두 신호를 결합하고, 안테나(1701)와 다이플렉서(1745) 사이의 연결은 양쪽 주파수를 반송할 수 있는 단일 광대역 피딩 네트워크(single broad-band feeding network)이다.

다이플렉서(1745)는 저잡음 블록 다운 컨버터(LNBs; low noise block down converter)(1727)에 결합되고, 이는 당 업계에서 공지된 방식으로 잡음 필터링 기능(noise filtering function) 및 다운 변환 및 증폭 기능(down conversion and amplification function)을 수행한다. 일 실시예에 있어서, LNB(1727)는 실외 유닛(ODU; out-door unit)에 있다. 다른 실시예에 있어서, LNB(1727)는 안테나 장치에 통합된다. LNB(1727)는 컴퓨팅 시스템(1740) (예컨대, 컴퓨터 시스템, 모뎀 등)에 결합되는 모뎀(1760)에 결합된다.

모뎀(1760)은 다이플렉서(1745)로부터 출력된 수신된 신호를 디지털 포맷으로 변환시키기 위해 LNB(1727)에 결합되는 아날로그-디지털 변환기(ADC; analog-to-digital converter)(1722)를 포함한다. 일단 디지털 포맷으로 변환되면, 신호는 복조기(1723)에 의해 복조되고 수신된 파 상에서 인코딩된 데이터를 얻기 위해 디코더(1724)에 의해 디코딩된다. 디코딩된 데이터는 이어 이를 컴퓨팅 시스템(1740)으로 전송하는 컨트롤러(1725)로 전송된다.

모뎀(1760)은 또한 컴퓨팅 시스템(1740)으로부터 송신될 데이터를 인코딩하는 인코더(1730)를 포함한다. 인코딩된 데이터는 변조기(1731)에 의해 변조되고, 이어 DAC(digital-to-analog converter)(1732)에 의해 아날로그로 변환된다. 이어, 아날로그 신호는 BUC(업-컨버트 및 고역 증폭기; up-convert and high pass amplifier)(1733)에 의해 필터링되고 다이플렉서(1745)의 하나의 포트에 제공된다. 일 실시예에 있어서, BUC(1733)는 실외 유닛(ODU)에 있다.

당 업계에서 공지된 방식으로 동작하는 다이플렉서(1745)는 송신을 위해 송신 신호를 안테나(1701)에 제공한다.

컨트롤러(1750)는 안테나(1701)를 제어하고, 단일 결합된 물리적 개구면 상에서 안테나 엘리먼트의 2개의 어레이를 포함한다.

통신 시스템은 상기한 결합기/조정기(combiner/arbiter)를 포함하도록 변형될 것이다. 이러한 경우, 결합기/조정기는 모뎀 이후 그러나 BUC 및 LNB 이전에 있다.

도 17에 도시된 동시 송수신 통신 시스템은, 이에 한정되는 것은 아니지만, 인터넷 통신, (소프트웨어 업데이팅을 포함하는) 차량 통신 등을 포함하는 다수의 어플리케이션을 갖는다는 점을 주지해야 한다.

도 1 내지 도 17을 참조하면, 다른 튜닝가능 캐패시터, 튜닝가능 캐패시턴스 다이, 패키지 다이, MEMS(micro-electromechanical systems) 장치, 또는 튜닝가능 캐패시턴스 장치는, 추가 실시예에 대해, 여기에 설명된 실시예의 변형에서, 개구면 또는 다른 곳에 배치될 수 있다. 대량 전달을 위한 기술은, 전자 스캔 어레이 및 다양한 추가 전기, 전자 및 전 기계 장치를 위한 다양한 기판 상의 다양한 다이, 패키징된 다이 또는 MEMS 장치의 배치를 포함하는 추가 실시예에 적용할 수 있다.

여기에 개시된 다수의 예시적 실시예가 있다.

예 1은 안테나 엘리먼트의 어레이로서, 각 안테나 엘리먼트가 아이리스와 아이리스의 일부를 가로질러 결합된 집적 회로(IC) 칩 상에 집적된 버랙터 다이오드를 구비하는, 안테나 엘리먼트의 어레이; 및 복수의 트랜지스터로서, 각 트랜지스터가 하나의 버랙터 다이오드에 튜닝 전압을 제공하기 위해 안테나 엘리먼트의 어레이의 버랙터 다이오드 중 별개의 다이오드에 결합된, 복수의 트랜지스터;를 구비하여 구성되는 안테나이다.

예 2는 다이오드가 단일 접합 버랙터 다이오드를 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 3은 다이오드가 이중 접합 버랙터 다이오드를 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 4는 이중 접합 버랙터 다이오드가 직렬로 두 개의 접합 캐패시터를 구비하는 것을 선택적으로 포함할 수 있는 예 3의 안테나이다.

예 5는 각 안테나 엘리먼트가 다이오드와 직렬로 결합된 캐패시터를 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 6은 캐패시터가 IC 칩의 일부인 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 7은 각 트랜지스터가 하나의 버랙터 다이오드를 갖는 IC 칩의 일부인 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 8은 IC 칩이 IC를 가로지르는 무선 주파수(RF) 전류를 증폭시키기 위해 버랙터 다이오드에 결합된 증폭기를 더 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 9는 IC 칩이 버랙터 다이오드에서의 전압을 모니터링하기 위한 센서를 더 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 10은 센서가 전압 샘플링 회로를 구비하는 것을 선택적으로 포함할 수 있는 예 9의 안테나이다.

예 11은 복수의 트랜지스터가 매트릭스 드라이브의 일부인 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 12는 복수의 트랜지스터가 다이렉트 드라이브의 일부인 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.

예 13은 복수의 아이리스를 갖춘 안테나 개구면; 및 복수의 아이리스에 결합된 복수의 집적 회로(IC) 칩으로, 각 IC가 복수의 아이리스 중 아이리스의 일부를 가로질러 결합되고 무선 주파수(RF) 단자 사이에 결합된 버랙터 다이오드를 갖추는, 복수의 집적 회로(IC) 칩;을 구비하여 구성되고, 상기 각 IC가, 버랙터 다이오드에 튜닝 전압을 제공하도록 결합된 트랜지스터, 및 RF 단자를 가로질러 IC를 통해 전파되는 RF 신호를 증폭하기 위해 버랙터 다이오드에 결합된 증폭기를 더 구비하는 안테나이다.

예 14는 다이오드가 단일 접합 버랙터 다이오드를 구비하는 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.

예 15는 IC 칩이 센서를 더 구비하는 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.

예 16은 센서가 버랙터 다이오드에서의 전압을 모니터링하가 위한 것임을 선택적으로 포함할 수 있는 예 15의 안테나이다.

예 17은 센서가 전압 샘플링 회로를 구비하는 것을 선택적으로 포함할 수 있는 예 15의 안테나이다.

예 18은 복수의 아이리스를 갖춘 안테나 개구면; 복수의 아이리스에 결합된 복수의 집적 회로(IC) 칩으로, 각 IC가 복수의 아이리스 중 아이리스의 일부를 가로질러 결합되고 RF 단자 사이에 결합된 이중 접합 버랙터 다이오드를 갖춘, 복수의 집적 회로(IC) 칩; 및 복수의 트랜지스터로서, 각 트랜지스터가 하나의 이중 접합 버랙터 다이오드에 튜닝 전압을 제공하기 위해 이중 접합 버랙터 다이오드 중 별개의 다이오드에 결합되는, 복수의 트랜지스터;를 구비하여 구성되는 안테나이다.

예 19는 이중 접합 버랙터 다이오드가 접합에서 직렬로 결합된 2개의 접합 커패시터를 구비하고, 상기 각 트랜지스터가 접합에 튜닝 전압을 제공하도록 구성되는 것을 선택적으로 포함할 수 있는 예 18의 안테나이다.

예 20은 복수의 IC의 각각이 복수의 트랜지스터 중 하나를 더 구비하는 것을 선택적으로 포함할 수 있는 예 18의 안테나이다.

예 21은 이중 접합 버랙터 다이오드가 공통 캐소드를 갖는 것을 선택적으로 포함할 수 있는 예 18의 안테나이다.

여기서 설명된 모든 방법 및 작업은 컴퓨터 시스템에 의해 수행되고 완전히 자동화될 수 있다. 몇몇 경우에 있어서, 컴퓨터 시스템은 설명된 기능을 수행하기 위해 네트워크를 거쳐 통신하고 상호운용하는 다수 개별 컴퓨터 또는 컴퓨팅 장치(예컨대, 물리적 서버, 워크스테이션, 저장 어레이, 클라우드 컴퓨팅 리소스 등)를 포함할 수 있다. 각각의 이러한 컴퓨팅 장치는 전형적으로 메모리 또는 다른 비-일시적 컴퓨터 판독가능 저장 매체 또는 장치(예컨대, 솔리드 스테이트 저장 장치, 디스크 드라이브 등)에 저장된 프로그램 명령 또는 모듈을 실행하는 프로세서(또는 다중 프로세서)를 포함한다. 여기에 개시된 다양한 기능은 이러한 프로그램 명령으로 구현될 수 있거나, 또는 컴퓨터 시스템의 애플리케이션 특정 회로(예컨대, ASIC 또는 FPGA)에서 구현될 수 있다. 컴퓨터 시스템이 다수 컴퓨팅 장치를 포함하는 경우, 반드시 그럴 필요는 없지만, 이들 장치는 공동-위치될 수 있다. 개시된 방법 및 작업의 결과는, 반도체 메모리 칩 또는 자기 디스크와 같은, 물리적 저장 장치를 다른 상태로 변환시키는 것에 의해 지속적으로 저장될 수 있다. 몇몇 실시예에 있어서, 컴퓨터 시스템은 그 처리 리소스가 다수 개별 사업체 또는 다른 이용자에 의해 공유되는 클라우드 기반 컴퓨팅 시스템일 수 있다.

실시예에 따라, 여기서 설명된 프로세스 또는 알고리즘 중 어느 것의 소정 동작, 이벤트, 또는 기능은 다른 순서로 수행될 수 있고, 부가, 병합 또는 모두 생략될 수 있다(예컨대, 모든 설명된 작업 또는 이벤트가 알고리즘의 실행을 위해 필요한 것은 아니다.). 더욱이, 소정의 실시예에 있어서, 동작 또는 이벤트는 예컨대 다중 스레드 처리, 인터럽트 처리, 또는 다수 프로세서 또는 프로세서 코어를 통해 또는 다른 병렬 아키텍처에서 순차적이라기 보다는 동시에 수행될 수 있다.

여기에 개시된 실시예와 관련하여 설명된 다양한 예시적인 논리 블록, 모듈, 루틴 및 알고리즘 단계는 전자 하드웨어(예컨대, ASIC 또는 FPGA 장치), 컴퓨터 하드웨어 상에서 실행되는 컴퓨터 소프트웨어, 또는 양쪽의 조합으로 구현될 수 있다. 더욱이, 여기에 개시된 실시예와 관련하여 설명된 다양한 예시적인 논리 블록 및 모듈은, 프로세서 장치, DSP(디지털 신호 프로세서), ASIC(주문형 집적 회로), FPGA(필드 프로그래밍 가능 게이트 어레이) 또는 다른 프로그램가능 논리 장치, 이산 게이트 또는 트랜지스터 논리, 이산 하드웨어 구성요소, 또는 여기서 설명된 기능을 수행하도록 설계된 소정의 조합과 같은, 머신에 의해 구현되거나 수행될 수 있다. 프로세서 장치는 마이크로프로세서일 수 있지만, 대안적으로 프로세서 장치는 컨 트롤러, 마이크로컨트롤러, 또는 상태 머신, 그 조합 등일 수 있다. 프로세서 장치는 컴퓨터 실행가능 명령을 처리하도록 구성된 전기 회로를 포함할 수 있다. 다른 실시예에 있어서, 프로세서 장치는 FPGA 또는 컴퓨터 실행가능 명령을 처리하는 것 없이 논리 연산을 수행하는 다른 프로그램 가능 장치를 포함한다. 프로세서 장치는 또한 컴퓨팅 장치의 조합, 예컨대 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 결합된 하나 이상의 마이크로프로세서, 또는 소정의 다른 이러한 구성으로 구현될 수 있다. 여기서는 주로 디지털 기술에 대해 설명하였음에도 불구하고, 프로세서 장치는 또한 주로 아날로그 구성요소를 포함할 수 있다. 예컨대, 여기서 설명된 렌더링 기술의 몇몇 또는 전부는 아날로그 회로 또는 혼합 아날로그 및 디지털 회로로 구현될 수 있다. 컴퓨팅 환경은, 이에 한정되는 것은 아니지만, 마이크로프로세서를 기초로 하는 컴퓨터 시스템, 메인프레임 컴퓨터, 디지털 신호 프로세서, 휴대용 컴퓨팅 장치, 장치 컨트롤러, 또는 기기 내에 계산 엔진을 포함하는, 소정 형태의 컴퓨터 시스템을 포함할 수 있다.

여기서 개시된 실시예와 관련하여 설명된 방법, 프로세스, 루틴, 또는 알고리즘의 엘리먼트는 하드웨어로, 프로세서 장치에 의해 실행되는 소프트웨어 모듈로, 또는 2가지의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 이동식 디스크, CD-ROM, 또는 소정의 다른 형태의 비-일시적 컴퓨터 판독가능 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서 장치가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서 장치에 결합될 수 있다. 대안에 있어서, 저장 매체는 프로세서 장치에 집적될 수 있다. 프로세서 장치와 저장 매체는 ASIC에 상주할 수 있다. ASIC은 이용자 터미널에 상주할 수 있다. 대안에 있어서, 프로세서 장치 및 저장 매체는 이용자 터미널에서 별개의 구성요소로서 상주할 수 있다.

특히, "can" "could" "might" "may", "e.g." 등과 같은 여기서 이용된 조건부 언어는, 달리 구체적으로 언급되지 않거나 이용된 문맥 내에서 다르게 이해되지 않는 한, 일반적으로 소정 실시예는 소정 특징, 엘리먼트 또는 단계를 포함하지만 다른 실시예는 포함하지 않는다는 것을 전달하도록 의도된다. 따라서, 이러한 조건부 언어는, 이들 특징, 엘리먼트 또는 단계가 포함되거나 소정의 특정 실시예에서 수행되어야 하는지 여부를, 다른 입력이나 설득이 있든 없든, 일반적으로 특징, 엘리먼트 또는 단계가 하나 이상의 실시예에 대해 소정의 방식으로 필요로 되거나 하나 이상의 실시예가 반드시 결정하기 위한 로직을 포함함을 암시하도록 의도되지는 않는다. 용어 "구비하는", "포함하는", "갖춘" 등은 동의어이고 포괄적으로 개방형 방식으로 이용되며, 부가 엘리먼트, 특징, 행위, 동작 등을 배제하지는 않는다. 또한, 용어 "또는"은 포괄적인 의미(배타적인 의미가 아님)로 이용되어, 예컨대 엘리먼트 목록을 연결하는데 이용될 때, 용어 "또는"은 목록의 엘리먼트 중 하나, 몇몇 또는 모두를 의미한다.

달리 구체적으로 언급되지 않는 한, 문구 "X, Y 또는 Z 중 적어도 하나"와 같은 택일적 언어는 아이템, 용어 등이 X, Y 또는 Z, 또는 그 소정의 조합(예컨대, X, Y 또는 Z)일 수 있음을 나타내기 위해 일반적으로 이용되는 문맥으로 이해된다. 따라서, 이러한 택일적 언어는 일반적으로 소정 실시예가 각각 X 중 적어도 하나, Y 중 적어도 하나, 및 Z 중 적어도 하나가 존재할 것을 요구함을 암시하도록 의도되지 않으며 암시해서도 안된다.

상기 상세한 설명은 다양한 실시예에 적용되는 새로운 특징을 나타내고, 설명하고, 지적했지만, 설명된 장치 또는 알고리즘의 형식 및 세부 사항에서 다양한 생략, 대체, 및 변경이 개시 내용의 정신에서 벗어나지 않고 이루어질 수 있음을 이해할 수 있다. 인지할 수 있는 바와 같이, 여기서 설명된 소정 실시예는, 몇몇 특징이 다른 것과 별도로 이용되거나 실시될 수 있음에 따라, 여기서 설명된 모든 특징 및 이점을 제공하지 않는 형태 내에서 구현될 수 있다. 여기서 개시된 소정 실시예의 범위는 상기한 설명보다는 첨부된 청구범위에 의해 표시된다. 청구범위의 의미 및 범위 내에서 발생하는 모든 변경은 그 범위 내에 포함된다.

Claims

안테나 엘리먼트의 어레이로서, 각 안테나 엘리먼트가 아이리스와 아이리스의 일부를 가로질러 결합된 집적 회로(IC) 칩 상에 집적된 버랙터 다이오드를 구비하는, 안테나 엘리먼트의 어레이; 및
복수의 트랜지스터로서, 각 트랜지스터가 하나의 버랙터 다이오드에 튜닝 전압을 제공하기 위해 안테나 엘리먼트의 어레이의 버랙터 다이오드 중 별개의 다이오드에 결합된, 복수의 트랜지스터;를 구비하여 구성되는 것을 특징으로 하는 안테나.
제1항에 있어서,
다이오드가 단일 접합 버랙터 다이오드를 구비하는 것을 특징으로 하는 안테나.
제1항에 있어서,
다이오드가 이중 접합 버랙터 다이오드를 구비하는 것을 특징으로 하는 안테나.
제3항에 있어서,
이중 접합 버랙터 다이오드가 직렬로 두 개의 접합 캐패시터를 구비하는 것을 특징으로 하는 안테나.
제1항에 있어서,
각 안테나 엘리먼트가 다이오드와 직렬로 결합된 캐패시터를 구비하는 것을 특징으로 하는 안테나.
제1항에 있어서,
캐패시터가 IC 칩의 일부인 것을 특징으로 하는 안테나.
제1항에 있어서,
상기 각 트랜지스터가 하나의 버랙터 다이오드를 갖는 IC 칩의 일부인 것을 특징으로 하는 안테나.
제1항에 있어서,
IC 칩이 IC를 가로지르는 무선 주파수(RF) 전류를 증폭시키기 위해 버랙터 다이오드에 결합된 증폭기를 더 구비하는 것을 특징으로 하는 안테나.
제1항에 있어서,
IC 칩이 버랙터 다이오드에서의 전압을 모니터링하기 위한 센서를 더 구비하는 것을 특징으로 하는 안테나.
제9항에 있어서,
센서가 전압 샘플링 회로를 구비하는 것을 특징으로 하는 안테나.
제1항에 있어서,
복수의 트랜지스터가 매트릭스 드라이브의 일부인 것을 특징으로 하는 안테나.
제1항에 있어서,
복수의 트랜지스터가 다이렉트 드라이브의 일부인 것을 특징으로 하는 안테나.
복수의 아이리스를 갖춘 안테나 개구면; 및
복수의 아이리스에 결합된 복수의 집적 회로(IC) 칩으로, 각 IC가 복수의 아이리스 중 아이리스의 일부를 가로질러 결합되고 무선 주파수(RF) 단자 사이에 결합된 버랙터 다이오드를 갖추는, 복수의 집적 회로(IC) 칩;을 구비하여 구성되고,
상기 각 IC가,
버랙터 다이오드에 튜닝 전압을 제공하도록 결합된 트랜지스터, 및
RF 단자를 가로질러 IC를 통해 전파되는 RF 신호를 증폭하기 위해 버랙터 다이오드에 결합된 증폭기를 더 구비하는 것을 특징으로 하는 안테나.
제13항에 있어서,
다이오드가 단일 접합 버랙터 다이오드를 구비하는 것을 특징으로 하는 안테나.
제13항에 있어서,
IC 칩이 센서를 더 구비하는 것을 특징으로 하는 안테나.
제15항에 있어서,
센서가 버랙터 다이오드에서의 전압을 모니터링하가 위한 것임을 특징으로 하는 안테나.
제15항에 있어서,
센서가 전압 샘플링 회로를 구비하는 것을 특징으로 하는 안테나.
복수의 아이리스를 갖춘 안테나 개구면;
복수의 아이리스에 결합된 복수의 집적 회로(IC) 칩으로, 각 IC가 복수의 아이리스 중 아이리스의 일부를 가로질러 결합되고 RF 단자 사이에 결합된 이중 접합 버랙터 다이오드를 갖춘, 복수의 집적 회로(IC) 칩; 및
복수의 트랜지스터로서, 각 트랜지스터가 하나의 이중 접합 버랙터 다이오드에 튜닝 전압을 제공하기 위해 이중 접합 버랙터 다이오드 중 별개의 다이오드에 결합되는, 복수의 트랜지스터;를 구비하여 구성되는 것을 특징으로 하는 안테나.
제18항에 있어서,
이중 접합 버랙터 다이오드가 접합에서 직렬로 결합된 2개의 접합 캐패시터를 구비하고, 상기 각 트랜지스터가 접합에 튜닝 전압을 제공하도록 구성되는 것을 특징으로 하는 안테나.
제18항에 있어서,
복수의 IC의 각각이 복수의 트랜지스터 중 하나를 더 구비하는 것을 특징으로 하는 안테나.
제18항에 있어서,
이중 접합 버랙터 다이오드가 공통 캐소드를 갖는 것을 특징으로 하는 안테나.